JP2021040113A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2021040113A JP2021040113A JP2019162332A JP2019162332A JP2021040113A JP 2021040113 A JP2021040113 A JP 2021040113A JP 2019162332 A JP2019162332 A JP 2019162332A JP 2019162332 A JP2019162332 A JP 2019162332A JP 2021040113 A JP2021040113 A JP 2021040113A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- protrusion
- semiconductor device
- electrode
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 140
- 229920005989 resin Polymers 0.000 claims abstract description 83
- 239000011347 resin Substances 0.000 claims abstract description 83
- 238000007789 sealing Methods 0.000 claims abstract description 79
- 239000012212 insulator Substances 0.000 claims abstract description 32
- 239000004020 conductor Substances 0.000 claims description 48
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 35
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 6
- 230000017525 heat dissipation Effects 0.000 abstract description 19
- 239000010410 layer Substances 0.000 description 44
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- 230000008646 thermal stress Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000004132 cross linking Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002577 polybenzoxazole Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
この明細書における開示は、半導体装置に関する。 The disclosure herein relates to semiconductor devices.
特許文献1は、リードフレームの一面に半導体素子が配置され、半導体素子が一面とともに樹脂封止された半導体装置が記載されている。先行技術文献の記載内容は、この明細書における技術的要素の説明として、参照により援用される。
特許文献1では、表面および裏面のそれぞれに主電極を有する縦型構造の半導体素子が用いられる。半導体素子の裏面電極は、接合材を介して配線部材(ダイパッド)に電気的に接続されている。よって、半導体素子の生じた熱を、配線部材を介して裏面側に放熱できる。半導体素子の表面電極は、ワイヤを介して端子に接続されている。樹脂封止体は、端子の一部、配線部材の素子搭載面および側面、半導体素子、ワイヤを一体的に封止している。ワイヤを覆うように樹脂封止体を設けているため、表面側の熱抵抗が大きい。上述の観点において、または言及されていない他の観点において、半導体装置にはさらなる改良が求められている。
In
開示されるひとつの目的は、放熱性の高い半導体装置を提供することにある。 One object disclosed is to provide a semiconductor device with high heat dissipation.
ここに開示された半導体装置は、
一面(21a、121a、221a)を有する配線部材(20、120、220)と、
一面上に配置された半導体素子であって、主電極として、一面側に形成され、配線部材と電気的に接続された裏面電極(32)、および、裏面電極とは反対の面に形成された表面電極(31)を有するパワー素子(30)と、
配線部材の一面上に配置され、一面とともにパワー素子を封止する封止樹脂体(50)と、
封止樹脂体上に積層された絶縁体(61)と、絶縁体に設けられた配線であって、主電極と電気的に接続され、一部が絶縁体に設けられた開口部(61b)から露出して外部電極をなす主配線(63)と、を有する再配線部(60)と、
を備え、
主配線は、表面電極と電気的に接続された表面電極配線(64)を含む。
The semiconductor device disclosed herein is
Wiring members (20, 120, 220) having one surface (21a, 121a, 221a) and
A semiconductor element arranged on one surface, which is formed as a main electrode on the back surface electrode (32) formed on the one surface side and electrically connected to the wiring member, and on the surface opposite to the back surface electrode. A power element (30) having a surface electrode (31) and
A sealing resin body (50) that is arranged on one surface of the wiring member and seals the power element together with the one surface.
An insulator (61) laminated on a sealing resin body and a wiring provided in the insulator, which is electrically connected to the main electrode and partly provided in the insulator (61b). A rewiring portion (60) having a main wiring (63) exposed from the outside to form an external electrode, and
With
The main wiring includes a surface electrode wiring (64) electrically connected to the surface electrode.
開示された半導体装置によると、パワー素子の裏面電極に配線部材が接続されている。よって、パワー素子の熱を、配線部材を介して裏面側に放熱することができる。一方、表面電極には、再配線部の表面電極配線(主配線)が接続されている。表面電極配線の一部は、絶縁体に設けられた開口部から露出して外部電極をなしている。よって、パワー素子の熱を、表面電極配線を介して表面側に放熱することができる。また、ボンディングワイヤを用いないため、半導体装置の厚み、特にパワー素子の表面電極上における封止樹脂体の厚みを薄くすることができる。これによっても、表面側の熱抵抗を小さくし、放熱性を高めることができる。この結果、放熱性の高い半導体装置を提供することができる。 According to the disclosed semiconductor device, a wiring member is connected to the back electrode of the power element. Therefore, the heat of the power element can be dissipated to the back surface side via the wiring member. On the other hand, the surface electrode wiring (main wiring) of the rewiring portion is connected to the surface electrode. A part of the surface electrode wiring is exposed from an opening provided in the insulator to form an external electrode. Therefore, the heat of the power element can be dissipated to the surface side via the surface electrode wiring. Further, since the bonding wire is not used, the thickness of the semiconductor device, particularly the thickness of the sealing resin body on the surface electrode of the power element can be reduced. This also makes it possible to reduce the thermal resistance on the surface side and improve the heat dissipation. As a result, it is possible to provide a semiconductor device having high heat dissipation.
この明細書における開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲およびこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、および効果は、後続の詳細な説明、および添付の図面を参照することによってより明確になる。 The disclosed aspects herein employ different technical means to achieve their respective objectives. The claims and the reference numerals in parentheses described in this section exemplify the correspondence with the parts of the embodiments described later, and are not intended to limit the technical scope. The objectives, features, and effects disclosed herein will be made clearer by reference to the subsequent detailed description and accompanying drawings.
以下、図面に基づいて複数の実施形態を説明する。複数の実施形態において、機能的におよび/または構造的に対応する部分および/または関連付けられる部分には同一の参照符号、または百以上の位が異なる参照符号が付される場合がある。対応する部分および/または関連付けられる部分については、他の実施形態の説明を参照することができる。 Hereinafter, a plurality of embodiments will be described with reference to the drawings. In a plurality of embodiments, functionally and / or structurally corresponding parts and / or related parts may be designated with the same reference code or reference numerals having a hundreds or more different digits. References can be made to the description of other embodiments for the corresponding and / or associated parts.
(第1実施形態)
先ず、図1および図2に基づき、半導体装置の構造について説明する。半導体装置は、たとえば車両に搭載され、電力制御に用いられる。
(First Embodiment)
First, the structure of the semiconductor device will be described with reference to FIGS. 1 and 2. The semiconductor device is mounted on a vehicle, for example, and is used for electric power control.
<半導体装置の構造>
図1および図2に示すように、半導体装置10は、リードフレーム20と、パワー素子30と、回路素子40と、封止樹脂体50と、再配線部60を備えている。半導体装置10は、半導体パッケージと称されることがある。以下において、半導体素子の厚み方向をZ方向と示す。また、Z方向に直交する一方向、具体的にはパワー素子30と回路素子40との並び方向をX方向と示す。そして、Z方向およびX方向に直交する方向をY方向と示す。特に断わりのない限り、X方向およびY方向により規定されるXY平面に沿う形状を単に平面形状と示す。また、Z方向からの平面視を単に平面視と示す。図2では、半導体素子の表面の保護膜を省略している。
<Structure of semiconductor device>
As shown in FIGS. 1 and 2, the
リードフレーム20は、Cuなどを材料とする金属部材である。リードフレーム20は、パワー素子30と電気的に接続され、配線として機能する配線部材である。リードフレーム20は、基部21と、基部21の一面21aから再配線部60側に延びる突起部22を有している。基部21の一面21aには、パワー素子30および回路素子40が配置されている。一面21aは、リードフレーム20において半導体素子の搭載面である。突起部22は、一面21aから、半導体素子の表面よりも高い位置まで延設されている。基部21は、一面21aとはZ方向において反対の裏面21bを有している。
The
本実施形態において、リードフレーム20は、板厚がほぼ均一な平板ではなく、部分的に板厚の異なる異形条である。板厚とは、Z方向の長さである。基部21は、薄肉部210と、薄肉部210よりも板厚の厚い部分である厚肉部211を有している。薄肉部210には回路素子40が配置され、厚肉部211にはパワー素子30が配置されている。裏面21bは、薄肉部210と厚肉部211とで面一である。裏面21bは、その全面がZ方向に略直交する平面である。一面21aは、薄肉部210と厚肉部211とで、Z方向の位置が異なる。一面21aは、薄肉部210および厚肉部211のそれぞれにおいて、Z方向に略直交する平面である。
In the present embodiment, the
薄肉部210と厚肉部211は、リードフレーム20(基部21)の長手方向であるX方向に並んで設けられている。基部21の一端側に薄肉部210が設けられ、他端側に厚肉部211が設けられている。薄肉部210と厚肉部211との間に、板厚が徐々に変化する連結部が介在している。突起部22は、厚肉部211においてパワー素子30の搭載部分とは異なる位置から突出している。突起部22は、平面視においてパワー素子30との間に間隙を有するように設けられている。突起部22とパワー素子30は、平面視においてX方向に並んでいる。突起部22は、リードフレーム20の長手方向の端部付近に設けられている。X方向において、突起部22と回路素子40との間に、パワー素子30が配置されている。突起部22は、平面略矩形の柱状体である。突起部22は、Y方向においてパワー素子30を跨ぐ(横切る)ように設けられている。
The thin-
リードフレーム20において、突起部22を含む部分の板厚T1は、半導体素子が搭載される部分の板厚T2、T3よりも厚い。T2は、薄肉部210の板厚であり、T3は厚肉部211において突起部22が連なる部分以外の板厚である。T1は、厚肉部211の板厚T3と、一面21aを基準とする突起部22の厚みとの和である。また、裏面21bには、絶縁層24が設けられている。絶縁層24により、裏面21bの全面が保護されている。絶縁層24は、樹脂などの電気絶縁性材料を用いて形成されている。
In the
パワー素子30および回路素子40は、半導体素子、半導体チップと称されることがある。パワー素子30は、シリコン(Si)、シリコンカーバイド(SiC)、窒化ガリウム(GaN)などの半導体基板に、縦型構造の素子が形成された半導体チップである。パワー素子30は、板厚方向であるZ方向の両面に主電極を有している。この主電極間に、電流が流れる。パワー素子30は、再配線部60側の主電極である表面電極と、リードフレーム20側(一面21a側)の主電極である裏面電極を有している。以下では、再配線部60側の面を表面、リードフレーム20側の面を裏面と示す。パワー素子30は、裏面が一面21aに対向するように、リードフレーム20上に配置されている。
The
本実施形態では、縦型構造の素子として、MOSFETが形成されている。パワー素子30は、表面電極であるソース電極31と、裏面電極であるドレイン電極32と、パッド33を有している。パッド33は、表面において、ソース電極31とは異なる位置に形成された信号用の電極である。パッド33は、MOSFETのゲート電極に駆動電圧を印加するためのゲートパッドを含んでいる。半導体基板には、複数のチャンネル(ch)に対応する複数の素子(MOSFET)が形成されている。具体的には、2ch分の素子が形成されている。半導体基板には、ch数に対応する複数のアクティブ領域を有している。
In this embodiment, a MOSFET is formed as an element having a vertical structure. The
ドレイン電極32は、パワー素子30の裏面の全面に形成されており、複数chで共通である。ソース電極31は、アクティブ領域に対応して形成され、chごとに区分されている。図1に示すように、パワー素子30は2つのソース電極31を有しており、2つのソース電極31はY方向に並んで設けられている。パッド33も、chごとに形成されている。パッド33は、パワー素子30において、回路素子40側の端部付近に形成されている。
The
パワー素子30は、接合材34を介してリードフレーム20(基部21)の一面21aに固定されている。パワー素子30のドレイン電極32は、接合材34を介してリードフレーム20に電気的に接続されている。パワー素子30の生じた熱は、接合材34を介してリードフレーム20に伝達される。よって、接合材34としては、はんだ、Au、Agの焼結体など、導電性、熱伝導性に優れる接合材を用いることができる。
The
パワー素子30の表面側の電極、すなわちソース電極31およびパッド33上には、ピラー35が形成されている。ピラー35は、Cuなどの金属材料を用いて形成された柱状体であり、直下の電極と電気的に接続されている。ピラー35は、金属柱状体に相当する。ソース電極31のそれぞれに対して、複数のピラー35が形成されている。複数のピラー35は、ソース電極31上において分散配置されている。ピラー35は、信号配線66が接続されるパッド33上に形成されている。
回路素子40は、半導体基板に、パワー素子30の駆動回路が形成された半導体チップである。回路素子40は、ICチップと称されることがある。回路素子40は、たとえばASICである。回路素子40は、ソース電極31と同じ側の面である表面に、パッド43を有している。パッド43は、パッド33同様、信号用の電極である。本実施形態では、複数のパッド43が、回路素子40の表面の外周端に沿って並んでおり、複数のパッド43全体で非連続的な略矩形環状をなしている。回路素子40は、裏面に電極を有していない。回路素子40は、裏面が一面21aに対向するように、リードフレーム20上に配置されている。
The
回路素子40は、接合材44を介してリードフレーム20の一面21aに固定されている。回路素子40の裏面には電極が形成されておらず、回路素子40の発熱量は、発熱素子であるパワー素子30に較べて小さい。よって、接合材44として、Agペーストなどの樹脂系接着材を用いてもよい。
The
回路素子40のパッド43上にも、ピラー45が形成されている。ピラー45は、ピラー35同様の構成であり、金属柱状体に相当する。ピラー45は、信号配線66、67が接続されるパッド43上に形成されている。ピラー45の先端面は、Z方向において、突起部22の先端面およびピラー35の先端面と略面一の位置関係となっている。
封止樹脂体50は、リードフレーム20の一面21a上に配置され、一面21aとともに半導体素子(パワー素子30および回路素子40)を封止している。封止樹脂体50は、たとえばエポキシ系樹脂を材料として形成されている。封止樹脂体50は、たとえばトランスファモールド法、コンプレッションモールド法を用いて成形されている。封止樹脂体50は、一面21aのほぼ全面を覆っている。リードフレーム20において、裏面21b側は、封止樹脂体50から露出している。
The sealing
封止樹脂体50は、一面21aとの接続面(接着面)とは反対の面である表面50aを有している。表面50aは、ほぼ全域が平坦面となっている。表面50aは、突起部22の先端面およびピラー35、45の先端面の略面一である。突起部22の先端面およびピラー35、45の先端面は、表面50aと略面一の状態で封止樹脂体50から露出している。突起部22は、封止樹脂体50を貫通している。
The sealing
再配線部60は、封止樹脂体50上に配置されている。再配線部60は、封止樹脂体50の表面50aに積層された絶縁体61と、絶縁体61に設けられた配線と、を有している。再配線部60は、再配線層と称されることがある。絶縁体61は、ポリイミド、BPO(ポリベンゾオキサゾール)などを材料として形成された絶縁層62を含んでいる。絶縁体61は、封止樹脂体50の表面50aとの接続面(接着面)とは反対の面である表面61aを有している。配線は、Cuなどの導電性が良好な金属を用いて形成されている。
The rewiring
配線は、主電極と電気的に接続された主配線63を含んでいる。主配線63は、ソース配線64と、ドレイン配線65を有している。ソース配線64は、ピラー35を介してソース電極31と電気的に接続されている。再配線部60は、2ch分のソース配線64を有している。ドレイン配線65は、突起部22を含むリードフレーム20および接合材34を介して、ドレイン電極32と電気的に接続されている。ソース配線64が表面電極配線に相当し、ドレイン配線65が裏面電極配線に相当する。
The wiring includes a
絶縁体61には、表面61aに開口する開口部61b、61cが設けられている。主配線63の一部は、開口部61b、61cから露出し、外部との接続が可能な外部電極をなしている。絶縁体61は、2ch分のソース配線64用の2つの開口部61bと、ドレイン配線65用の1つの開口部61cを有している。2つのソース配線64は、外部電極64eをそれぞれ有している。ドレイン配線65は、外部電極65eを有している。外部電極64e、65eは、絶縁体61の表面61aに対して凹んでいる。外部電極64e、65eは、外部端子と称されることがある。
The
本実施形態において、絶縁体61が、絶縁層62を多層に配置して構成されている。具体的には、3つの絶縁層62が積層されて絶縁体61が形成されている。配線は、絶縁体61に対して多層に配置されている。ソース配線64はビア導体64vを含み、ドレイン配線65はビア導体65vを含んでいる。ビア導体は、絶縁層62に形成されたビアホール(貫通孔)内に、めっき法などにより配置された導体である。ビア導体64v、65vは、層間接続部、層間接続ビアと称されることがある。
In the present embodiment, the
ビア導体64vは、ソース電極31上のピラー35に対応して形成されている。ビア導体64vは、平面視において、ソース電極31上のピラー35と重なる位置に形成されている。図1に示すように、複数のビア導体64vが、ソース電極31のそれぞれに対して分散配置されている。ビア導体64vは、封止樹脂体50側から1層目と2層目の絶縁層62に設けられている。3層目、すなわち表面61aをなす絶縁層62に、開口部61bが形成されている。開口部61bは、3層目の絶縁層62を貫通しており、開口部61bの底面に、2層目の絶縁層62に形成された複数のビアホールが連なっている。開口部61bは、1層目および2層目に形成されたビアホールよりも開口面積の大きいビアホールと言える。
The via
開口部61bは、X方向を長手方向とする平面長方形をなし、平面視においてソース電極31を内包している。開口部61b内に配置された3層目の配線が、外部電極64eをなしている。外部電極64eの平面形状は、開口部61bと略一致している。外部電極64eは、平面視において、対応するソース電極31を内包している。ソース電極31は、Z方向に延びるピラー35およびビア導体64vを介して、直上に位置する外部電極64eと接続されている。ソース配線64の一端がピラー35を介してソース電極31に接続され、他端が外部電極64eをなしている。
The
ビア導体65vは、平面視において、突起部22と重なる位置に形成されている。ビア導体65vは、1層目と2層目の絶縁層62に設けられている。3層目の絶縁層62に、開口部61cが形成されている。開口部61cは、3層目の絶縁層62を貫通し、2層目の絶縁層62に形成されたビアホールに連なっている。平面視において、開口部61cおよびビアホールは、突起部22の先端面とほぼ一致している。開口部61cは、1層目および2層目に形成されたビアホールと開口面積のほぼ等しいビアホールと言える。開口部61c内に配置された3層目の配線が、外部電極65eをなしている。外部電極65eの平面形状は、開口部61cと略一致している。リードフレーム20の突起部22は、Z方向に延びるビア導体65vを介して、直上に位置する外部電極65eと接続されている。
ドレイン配線65の一端が突起部22を含むリードフレーム20を介してドレイン電極32に接続され、他端が外部電極65eをなしている。
The via
One end of the
再配線部60は、配線として、さらに信号配線66、67を含んでいる。信号配線66は、パワー素子30と回路素子40とを電気的に接続する配線である。信号配線67は、回路素子40と外部機器、たとえば駆動指令を回路素子40に対して出力するECUなど、とを電気的に接続する配線である。信号配線66は、対応するパッド33、43間を電気的に接続している。信号配線67は、パッド43と電気的に接続され、一部が絶縁体61の開口部61dから露出して外部電極67eをなしている。開口部61dは、開口部61b、61c同様、表面61aに開口している。信号配線66はビア導体66vを含み、信号配線67はビア導体67vを含んでいる。
The
ビア導体66vは、信号配線66に対応するパッド33、43上のピラー35、45と重なる位置に形成されている。ビア導体66vは、1層目の絶縁層62に設けられている。そして、2層目の配線により、対応するビア導体66vが接続されている。信号配線66は、3層目の絶縁層62により覆われている。
The via
ビア導体67vは、信号配線67に対応するパッド43上のピラー45と重なる位置に形成されている。ビア導体67vは、1層目の絶縁層62に設けられている。3層目の絶縁層62に、開口部61dが形成されている。開口部61d内に配置された3層目の配線が、外部電極67eをなしている。2層目の配線により、外部電極67eとビア導体67vが接続されている。外部電極67eは、Y方向の両端において絶縁体61から露出している。
The via
<半導体装置の製造方法>
次に、図3および図4に基づき、上記した半導体装置10の製造方法について説明する。図3および図4は、図2に対応している。図3および図4では、図2に対して一部簡素化するとともに、一部要素を省略している。
<Manufacturing method of semiconductor devices>
Next, the manufacturing method of the above-mentioned
先ず、図3(a)に示すように、ピラー35、45が形成された半導体素子を準備する。図示しないソース電極31およびパッド33上にピラー35が形成されたパワー素子30と、図示しないパッド43上にピラー45が形成された回路素子40を、それぞれ準備する。本実施形態では、電極から延びるピラー35、45の長さを、互いに異ならせる。具体的には、後工程において薄肉部210上に配置される回路素子40のピラー45の長さを、厚肉部211上に配置されるパワー素子30のピラー35の長さよりも長くする。
First, as shown in FIG. 3A, a semiconductor element on which
次いで、図3(b)に示すように、半導体素子をリードフレーム20(基部21)の一面21a上に配置する。このとき、突起部22を有する異形条のリードフレーム20を準備する。そして、基部21における厚肉部211上の一面21aに、図示しない接合材34を介して、パワー素子30を固定する。すなわち、図示しないドレイン電極32を、リードフレーム20に接続する。また、薄肉部210上の一面21aに、図示しない接合材44を介して、回路素子40を固定する。
Next, as shown in FIG. 3B, the semiconductor element is arranged on one
次いで、図3(c)に示すように、封止樹脂体50を成形する。一面21aごと、パワー素子30および回路素子40を封止するように、リードフレーム20の一面21a上に封止樹脂体50を成形する。このとき、突起部22、ピラー35、45の全体を覆うように、封止樹脂体50を成形する。
Next, as shown in FIG. 3C, the sealing
次いで、図4(a)に示すように、封止樹脂体50を表面50a側から削って薄くする。このとき、突起部22およびピラー35、45が露出するように、封止樹脂体50を切削、研削する。
Next, as shown in FIG. 4A, the sealing
たとえば、リードフレーム20の裏面21bから表面50aまでが所定厚みとなるように削り量を制御するとよい。その際、封止樹脂体50とともに、突起部22およびピラー35、45の少なくともひとつを切削、研削してもよい。リードフレーム20の厚みばらつき、半導体素子の厚みばらつき、ピラー35、45の長さばらつき、半導体素子の組み付け誤差などが生じても、表面50a、突起部22の先端面、およびピラー35、45の先端面を、略面一にすることができる。本実施形態では、封止樹脂体50とともに、突起部22およびピラー35、45を切削、研削する。
For example, it is preferable to control the amount of scraping so that the
次いで、図4(b)に示すように、再配線部60を形成する。再配線部60は、知られた配線技術、たとえばフォトリソグラフィ、めっきなどにより形成することができる。封止樹脂体50上に、図示しない絶縁層62を積層して絶縁体61を形成するとともに、絶縁体61に、ソース配線64およびドレイン配線65を含む主配線63と、信号配線66、67を設ける。ソース配線64の一部は、開口部61bから表面61a側に露出し、外部電極64eをなす。ドレイン配線65の一部は、開口部61cから表面61a側に露出し、外部電極65eをなす。
Next, as shown in FIG. 4B, the rewiring
最後に、図4(c)に示すように、リードフレーム20の裏面21b上に、絶縁層24を形成する。以上により、半導体装置10を得ることができる。
Finally, as shown in FIG. 4C, the insulating
<第1実施形態のまとめ>
本実施形態では、リードフレーム20の一面21a上に、パワー素子30が配置されている。パワー素子30は、封止樹脂体50によって、一面21aとともに封止されている。パワー素子30の裏面に形成されたドレイン電極32は、リードフレーム20に接続されているため、パワー素子30の生じた熱を、リードフレーム20、さらにはリードフレーム20を介して外部に放熱することができる。すなわち、パワー素子30の熱を、半導体装置10の裏面側に放熱することができる。
<Summary of the first embodiment>
In the present embodiment, the
また、封止樹脂体50の表面50a上に、配線としてソース配線64を含む再配線部60を設けている。ソース配線64の一端は、パワー素子30の表面に形成されたソース電極31に電気的に接続され、他端は開口部61bから露出して外部電極64eをなしている。よって、パワー素子30の熱を、ソース配線64、さらにはソース配線64を介して外部に放熱することができる。すなわち、パワー素子30の熱を、半導体装置10の表面側に放熱することができる。
Further, a
また、ボンディングワイヤを用いないため、半導体装置10の厚み、特にパワー素子30のソース電極31上における封止樹脂体50の厚みを薄くすることができる。これによっても、表面側の熱抵抗を小さくし、放熱性を高めることができる。上記した両面放熱構造により、半導体装置10の放熱性を高めることができる。
Further, since the bonding wire is not used, the thickness of the
さらに本実施形態では、リードフレーム20の一面21a上に回路素子40も配置され、この回路素子40も封止樹脂体50によって封止されている。このような構成において、上記した再配線部60に、信号配線66、67を設けている。信号配線66の一端はパワー素子30のパッド33に電気的に接続され、他端は回路素子40のパッド43に電気的に接続されている。信号配線67の一端は別のパッド43に接続され、他端は外部電極67eをなしている。封止樹脂体50上に再配線部60を設けることで、パワー素子30と回路素子40との接続構造、回路素子40と外部端子との接続構造も、Z方向において薄くすることができる。これにより、回路素子40も備える構成において、半導体装置10の表面側の熱抵抗を小さくすることができる。よって、放熱性を高めることができる。
Further, in the present embodiment, the
本実施形態では、パワー素子30のソース電極31およびパッド33上にピラー35を設け、回路素子40のパッド43上にピラー45を設けている。半導体素子の表面の電極を、対応するピラー35、45を介して再配線部60の配線と接続している。これによれば、上記したように、厚みばらつきや組み付け誤差等を吸収することができる。よって、表面側への放熱性を高めることができる。
In the present embodiment, the
本実施形態では、リードフレーム20に、一面21aから再配線部60側に延びる突起部22を設けている。また、再配線部60に、ドレイン配線65を設けている。ドレイン配線65の一端は突起部22の先端に電気的に接続され、他端は開口部61cから露出して外部電極65eをなしている。このように、再配線部60を利用して、ドレイン電極32の外部電極65eを、ソース電極31の外部電極64eと同一面側に設けている。これにより、外部との接続を容易にすることも可能である。また、リードフレーム20に伝達された熱を、突起部22を介してドレイン配線65、さらにはドレイン配線65の外部に逃がすことができる。よって、半導体装置10の表面側に、より多くの熱を放熱することができる。
In the present embodiment, the
本実施形態では、リードフレーム20の一部分として突起部22を設けており、突起部22を含む部分の板厚T1が、半導体素子の搭載部分の板厚T2、T3よりも厚い。このように、異形条のリードフレーム20を採用するため、部品点数の低減し、組み付け工数の削減することができる。また、接合材を介さないため、放熱性を高めることができる。
In the present embodiment, the
本実施形態では、パワー素子30が回路素子40よりも薄い。そこで、リードフレーム20の基部21において、パワー素子30の搭載部分と回路素子40の搭載部分とで厚みを異ならせている。具体的には、薄肉部210と厚肉部211を設け、薄肉部210に回路素子40を配置し、厚肉部211にパワー素子30を配置している。このように、異形条のリードフレーム20を採用するため、部品点数の低減し、組み付け工数の削減することができる。また、接合材を介さないため、放熱性を高めることができる。
In this embodiment, the
本実施形態では、主配線63であるソース配線64が、平面視においてソース電極31と重なる位置に設けられたビア導体64vを含んでいる。これにより、ソース電極31につながる放熱経路を短くすることができる。すなわち、熱抵抗を小さくすることができる。よって、半導体装置10の表面側への放熱性をより高めることができる。同様に、主配線63であるドレイン配線65が、平面視において突起部22と重なる位置に設けられたビア導体65vを含んでいる。これにより、突起部22につながる放熱経路を短くすることができる。すなわち、熱抵抗を小さくすることができる。よって、半導体装置10の表面側への放熱性をより高めることができる。
In the present embodiment, the
本実施形態では、開口部61b、61cから露出する外部電極64e、65eが、絶縁体61の表面61aに対して凹んでいる。これにより、外部電極64e、65e上に、はんだなどの接合材が配置されて外部と接続される構成において、接合材の厚みを確保しやすい。よって、接続信頼性を向上することができる。
In the present embodiment, the
なお、リードフレーム20が突起部22を有し、再配線部60がドレイン配線65を有する例を示したが、これに限定されない。上記した半導体装置10において、突起部22およびドレイン配線65を排除した構成としてもよい。すなわち、基部21のみを有するリードフレーム20としてもよい。
Although the
リードフレーム20が異形条の例を示したが、これに限定されない。平板状のリードフレーム20を用いてもよい。回路素子40も有し、回路素子40がパワー素子30よりも厚い場合、後述の実施形態(第2実施形態)に示す金属ブロックを、リードフレーム20の一面21aとパワー素子30のドレイン電極32との間に配置してもよい。
The
また、半導体素子として回路素子40を含む例を示したが、これに限定されない。少なくともパワー素子30を含めばよい。パワー素子30のみを備える場合、再配線部60は、一端がパッド33に接続され、他端が外部電極(外部端子)をなす信号配線を有せばよい。
Further, although an example including the
パワー素子30として、半導体基板にMOSFETが形成される例を示したが、これに限定されない。スイッチング素子として、たとえばIGBTでもよい。回路素子40を備えない構成、すなわちパッド33を備えない構成の場合、ダイオードでもよい。
As the
リードフレーム20の裏面21b側に絶縁層24を設ける例を示したが、これに限定されない。絶縁層24を排除し、裏面側においてドレイン電極32の電気的な接続を可能にしてもよい。
An example in which the insulating
半導体素子が表面の電極上にピラー35、45を有する例を示したが、これに限定されない。ピラー35、45を排除した構成としてもよい。
An example is shown in which a semiconductor device has
外部電極64eが、平面視において対応するソース電極31を内包する例を示したが、これに限定されない。少なくとも一部が、平面視において対応するソース電極31と重なるように、外部電極64eを設けるとよい。配線距離、放熱距離を短くすることができる。
An example is shown in which the
(第2実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、配線部材としてリードフレーム20(金属部材)を用いた。リードフレーム20に代えて、他の配線部材を採用してもよい。
(Second Embodiment)
This embodiment is a modification based on the preceding embodiment, and the description of the preceding embodiment can be incorporated. In the prior embodiment, the lead frame 20 (metal member) was used as the wiring member. Other wiring members may be adopted instead of the
図5は、本実施形態の半導体装置10を示す断面図であり、図2に対応している。図5に示すように、半導体装置10は、配線部材として配線基板120を備えている。配線基板120は、先行実施形態同様、基部121と、基部121の一面121aから再配線部60側に延びる突起部122を有している。基部121は、一面121aとは反対の裏面121bを有している。
FIG. 5 is a cross-sectional view showing the
基部121は、セラミック、樹脂などを材料とする絶縁基材1210と、Cuなどの金属材料を用いて形成され、絶縁基材1210において、少なくとも一面121a側の面に配置された導体1211、1212を有している。導体1211、1212は、配線層、配線パターンと称されることがある。本実施形態では、絶縁基材1210がセラミックを材料とし、一面121a側のみに導体1211、1212が配置されている。
The
導体1211は、ドレイン電極32とドレイン配線65とを電気的に接続している。導体1211は、平面視においてパワー素子30(ドレイン電極32)およびドレイン配線65と重なるように形成されている。導体1212は、平面視において回路素子40と重なる位置に形成されている。導体1212は、回路素子40を、接合材44を介して配線基板120に固定(接合)するために設けられている。
The
突起部122は、Cuなどの金属を材料とする金属ブロック1220と、金属ブロック1220を導体1211に接続する接合材1221を有している。金属ブロックは、ターミナルと称されることがある。金属ブロック1220の先端は、封止樹脂体50の表面50aと略面一である。そして、表面50aから露出する金属ブロック1220の先端に、ドレイン配線65が接続されている。
The
配線基板120は、さらに突起部123を有している。突起部123は、突起部122同様、金属ブロック1230と、金属ブロック1230を導体1211に接続する接合材1231を有している。金属ブロック1230は、パワー素子30のドレイン電極32と導体1211との間に介在している。金属ブロック1230の表面に、接合材34を介してドレイン電極32が接続され、裏面に、接合材1231を介して導体1211が接続されている。突起部123は、先行実施形態に記載した薄肉部210に対する厚肉部211同様の機能を果たす。
The
なお、接合材1221、1231としては、接合材34同様、導電性、熱伝導性に優れる接合材(たとえば、はんだ)を用いることができる。上記以外の構成は、先行実施形態と同じである。
As the
<第2実施形態のまとめ>
本実施形態に記載のように、配線部材として配線基板120を用いる場合も、先行実施形態に記載の種々の効果と同等、または、それに準ずる効果を奏することができる。
<Summary of the second embodiment>
When the
なお、図5では配線基板120が突起部122を有し、再配線部60がドレイン配線65を有する例を示したが、これに限定されない。突起部122およびドレイン配線65を排除した構成としてもよい。
Note that FIG. 5 shows an example in which the
半導体素子として回路素子40を含む例を示したが、これに限定されない。少なくともパワー素子30を含めばよい。
An example including a
配線基板120が突起部123を有する例を示したが、これに限定されない。たとえば図6に示す変形例のように、回路素子40の厚みがパワー素子30の厚みと同程度の場合、突起部123を排除した構成とすることができる。図6では、ドレイン電極32が、接合材34を介して導体1211に接続されている。また、突起部122を構成する金属ブロック1220のZ方向長さが、図5に較べて短い。
An example is shown in which the
回路素子40が固定される導体1212が、パワー素子30が固定される導体1211と分離される例を示したが、これに限定されない。導体1212を排除し、導体1211に対して回路素子40を固定してもよい。
An example is shown in which the
(第3実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、配線部材が突起部をひとつのみ備えていた。このような突起部を複数備え、突起部の間に半導体素子が配置されるようにしてもよい。
(Third Embodiment)
This embodiment is a modification based on the preceding embodiment, and the description of the preceding embodiment can be incorporated. In the prior embodiment, the wiring member has only one protrusion. A plurality of such protrusions may be provided, and the semiconductor element may be arranged between the protrusions.
図7は、本実施形態の半導体装置10を示す断面図であり、図2に対応している。図7に示すように、半導体装置10は、第1実施形態(図2参照)の半導体装置10に対し、突起部23と、突起部23につながるドレイン配線65を追加した構成となっている。突起部22が第1突起部に相当し、突起部23が第2突起部に相当する。
FIG. 7 is a cross-sectional view showing the
突起部23も、突起部22同様、リードフレーム20の一面21aから、再配線部60に向けて延設されている。突起部23は、Z方向に延びている。突起部23の先端は、表面50aと略面一の状態で、封止樹脂体50から露出している。突起部23は、封止樹脂体50を貫通している。突起部23は、リードフレーム20において、突起部22とは反対の端部付近に設けられている。突起部23は、薄肉部210において一面21aから突出している。X方向において、突起部22、23の間に、パワー素子30および回路素子40が配置されている。
Like the
突起部23も、平面略矩形の柱状体である。突起部23のX方向の長さは、図7に例において突起部22よりも短い。図示を省略するが、突起部23も、Y方向においてパワー素子30を跨ぐ(横切る)ように設けられている。突起部23のY方向の長さは、突起部22とほぼ同じである。突起部23のZ方向の長さ(厚み)は、突起部22よりも長い。
The
突起部23に対応するドレイン配線65は、突起部22に対応するドレイン配線65と同様の構成である。突起部23につながるドレイン配線65もビア導体65vを含んでいる。ドレイン配線65の一端が突起部23を含むリードフレーム20を介してドレイン電極32に接続され、他端が開口部61cから露出して、外部電極65eをなしている。このように、半導体装置10は、ドレイン電極32と電気的に接続された2つの外部電極65eを有している。リードフレーム20は、再配線部60を架橋している。ZX平面において、リードフレーム20は、半導体素子を取り囲んでいる。
The
<第3実施形態のまとめ>
本実施形態の半導体装置10によれば、第1実施形態に記載の種々の効果を奏することができる。さらに、突起部22、23の並び方向であるX方向において、突起部22、23の間に半導体素子が配置されている。封止樹脂体50よりも線膨張係数の高い金属が、X方向においてパワー素子30の外側だけでなく、回路素子40より外側にも配置されている。これにより、X方向において両サイド(左右両側)の線膨張係数のバランスが改善される。したがって、熱応力による半導体装置10の反りを抑制することができる。反りの抑制により、半導体装置10と他部材との接続構造において、接続信頼性を向上することができる。
<Summary of the third embodiment>
According to the
なお、突起部23は、上記した構成に限定されない。突起部23にドレイン配線65を接続する例を示したが、これに限定されない。図8に示す変形例のように、突起部23に対応するドレイン配線65を排除した構成としてもよい。すなわち、突起部23が、再配線部60の配線と電気的に接続されない構成としてもよい。
The
突起部23の長さも、上記した例に限定されない。たとえば突起部23のX方向の長さを、突起部22とほぼ同じにしてもよい。突起部23の先端を、突起部22の先端よりも低い位置にしてもよい。すなわち、突起部23が封止樹脂体50を貫通しない構成としてもよい。突起部23を設けることで、突起部23のない構成に較べて反りを抑制することができる。
The length of the
リードフレーム20が有する突起部の数は2つに限定されない。たとえば、Y方向において半導体素子を挟むように、2つの突起部を追加してもよい。すなわち、リードフレーム20が、4つの突起部を有してもよい。
The number of protrusions of the
回路素子40を排除した構成、すなわち半導体素子としてパワー素子30のみを備える構成にも適用することができる。第2実施形態に記載の半導体装置10との組み合わせも可能である。配線基板120に、突起部122との間に半導体素子が配置される突起部を追加してもよい。
It can also be applied to a configuration in which the
図7および図8において、リードフレーム20の側面が封止樹脂体50から露出する例を示したが、これに限定されない。図7および図8の少なくとも一方において、リードフレーム20の側面を封止樹脂体50にて覆った構成としてもよい。
7 and 8 show an example in which the side surface of the
(第4実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、信号配線の幅について特に言及しなかった。信号配線の幅を部分的に異ならせてもよい。
(Fourth Embodiment)
This embodiment is a modification based on the preceding embodiment, and the description of the preceding embodiment can be incorporated. In the prior embodiment, the width of the signal wiring was not specifically mentioned. The width of the signal wiring may be partially different.
図9は、本実施形態の半導体装置10において、半導体素子周辺の模式図である。図9では、パワー素子30と回路素子40との電気的な接続構造を簡素化して図示している。再配線部60は、パッド33、43間を電気的に接続する信号配線166を有している。信号配線166は、先行実施形態に記載の信号配線66に対応している。信号配線166は、狭幅部166aと、狭幅部166aよりも幅の広い拡幅部166bを有している。幅とは、平面視において延設方向に直交する方向の長さである。
FIG. 9 is a schematic view of the periphery of the semiconductor element in the
拡幅部166bは、信号配線166において、平面視で半導体素子の外周端と重なる部分およびその近傍に設けられている。信号配線166は、パワー素子30の外周端に重なる部分と、回路素子40の外周端に重なる部分との2つの拡幅部166bを有している。狭幅部166aは、信号配線166において、拡幅部166bを除く部分である。狭幅部166aは、パッド33、43との接続部分およびその近傍を少なくとも含んでいる。信号配線166は、2つの拡幅部166bの間に狭幅部166aを有している。
The widening
<第4実施形態のまとめ>
熱応力は、半導体素子の外周端に集中する。本実施形態では、信号配線166において、外周端の直上、すなわち平面視において外周端と重なる部分の配線幅を、パッド33、43との接続部分の配線幅に対して拡張している。これにより、上記した応力集中にともなう信号配線166の損傷、たとえば破断やクラックを抑制することができる。
<Summary of Fourth Embodiment>
The thermal stress is concentrated on the outer peripheral edge of the semiconductor device. In the present embodiment, in the
なお、図9に示す信号配線266のように、両端のみに狭幅部266aを設け、それ以外の部分を拡幅部266bとしてもよい。拡幅部266bの幅は、狭幅部266aよりも広い。よって、信号配線166と同様の効果を奏することができる。
As in the
上記した信号配線の構造については、パッド43に接続される信号配線67にも適用することができる。たとえば図1に示した信号配線67において、回路素子40の外周端と重なる部分の配線幅を、パッド43との接続部分の配線幅より広くしてもよい。
The above-mentioned signal wiring structure can also be applied to the
本実施形態に示した構成については、上記した先行実施形態のそれぞれとの組み合わせが可能である。 The configuration shown in this embodiment can be combined with each of the above-mentioned prior embodiments.
(第5実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、金属部材の裏面に絶縁層を設けた。これに代えて、金属部材の裏面側を封止してもよい。
(Fifth Embodiment)
This embodiment is a modification based on the preceding embodiment, and the description of the preceding embodiment can be incorporated. In the prior embodiment, an insulating layer is provided on the back surface of the metal member. Instead of this, the back surface side of the metal member may be sealed.
図10は、本実施形態の半導体装置10を示す断面図である。図10に示すように、半導体装置10は、配線部材としてクリップ220を備えている。クリップ220は、リードフレーム20同様、Cuなどを材料とする金属部材である。クリップ220は、金属板を曲げ加工することで形成されている。半導体装置10は、半導体素子としてパワー素子30を備え、回路素子40を備えていない。
FIG. 10 is a cross-sectional view showing the
クリップ220は、第3実施形態(図7参照)に示したリードフレーム20と類似構造をなし、再配線部60を架橋している。クリップ220は、架橋部材と称されることがある。クリップ220は、ZX平面において略コの字状をなしている。クリップ220は、X方向に延設された基部221と、基部221の一面221aから再配線部60側の延設された突起部222、223を有している。基部221は、一面221aと反対の裏面221bを有している。本実施形態のクリップ220は、厚さがほぼ一定の平面長方形の金属板を、長手方向の両端で屈曲させてなる。基部221の板厚方向は、Z方向に略平行である。
The
突起部222は基部221の一端に設けられ、突起部223は基部221の他端に設けられている。突起部222、223は、脚部、接続部と称されることがある。突起部222、223の並び方向において、突起部222、223の間にパワー素子30が配置されている。
The
封止樹脂体50は、パワー素子30とともにクリップ220を覆っている。封止樹脂体50は、クリップ220の一面221aだけでなく、裏面221b側も覆っている。封止樹脂体50は、再配線部60との接続面である表面50aとは反対の裏面50bを、半導体装置10の外郭をなす面として有している。クリップ220のうち、突起部222、223の先端のみが封止樹脂体50から露出している。突起部222、223の先端は、表面50aと略面一の状態で、封止樹脂体50から露出している。封止樹脂体50において、クリップ220の裏面221bを覆う部分の厚みは、電気的な絶縁を確保できる程度でよい。
The sealing
再配線部60は、封止樹脂体50の表面50a上に配置されている。再配線部60は、先行実施形態同様、絶縁体61と、絶縁体61に配置された配線を有している。再配線部60は、さらにはんだボール68を有している。絶縁体61は、絶縁層62を含んでいる。配線は、ソース配線64およびドレイン配線65を有している。ソース配線64は、ビア導体64vを含んでいる。ソース配線64の一端は、パワー素子30の表面に形成された図示しないソース電極31に接続され、他端に、はんだボール68が接続されている。はんだボール68は、ソース電極31の外部電極(外部端子)をなしている。
The rewiring
ドレイン配線65は、突起部222、223の先端に接続されている。ドレイン配線65は、ビア導体65vをそれぞれ含んでいる。ドレイン配線65の一端は、対応する突起部222、223の先端に接続され、他端に、はんだボール68が接続されている。はんだボール68は、ドレイン電極32の外部電極(外部端子)をなしている。
The
<第5実施形態のまとめ>
本実施形態によれば、第3実施形態同様、架橋構造のクリップ220により、X方向両側の線膨張係数のバランスを改善し、熱応力による半導体装置10の反りを抑制することができる。特に、図10に示す例では、クリップ220が、X方向における基部221の中心を通り、Z方向に延びる仮想線に対して線対称構造となっている。よって、反りを効果的に抑制することができる。
<Summary of the fifth embodiment>
According to the third embodiment, as in the third embodiment, the
また、封止樹脂体50が、クリップ220の裏面221b側を覆っている。よって、絶縁層24などを別途設ける構成に較べて、簡素な構成で裏面221b側を絶縁しつつ、ドレイン電極32を表面側の外部電極65eと電気的に接続することができる。
Further, the sealing
本実施形態の構成は、配線部材が架橋構造をなし、且つ、封止樹脂体50が配線部材の裏面を覆うことを満たす範囲で、先行実施形態に示した種々の構成との組み合わせが可能である。たとえばパワー素子30とともに回路素子40を備える構成にも適用することができる。
The configuration of the present embodiment can be combined with various configurations shown in the preceding embodiments as long as the wiring member has a crosslinked structure and the sealing
クリップ220の形状は略コの字状に限定されない。たとえば略C字状、略U字状としてもよい。
The shape of the
(第6実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、クリップの一面に半導体素子が配置され、パワー素子の裏面電極がクリップに電気的に接続されていた。これに代えて、クリップの一面に電子部品が配置されない構成としてもよい。
(Sixth Embodiment)
This embodiment is a modification based on the preceding embodiment, and the description of the preceding embodiment can be incorporated. In the prior embodiment, the semiconductor element is arranged on one surface of the clip, and the back electrode of the power element is electrically connected to the clip. Instead of this, an electronic component may not be arranged on one surface of the clip.
図11は、本実施形態の半導体装置10を示す断面図である。図11に示すように、半導体装置10は、先行実施形態同様、封止樹脂体50と、封止樹脂体50の表面50a上に配置された再配線部60を備えている。さらに半導体装置10は、電子部品70、71と、クリップ80を備えている。図11では、再配線部60および電子部品70、71を簡素化して図示している。
FIG. 11 is a cross-sectional view showing the
再配線部60は、封止樹脂体50の表面50a上に配置されている。再配線部60は、第5実施形態同様、はんだボール68を有している。絶縁体61は、先行実施形態同様、図示しない複数の絶縁層62を積層してなる。絶縁体61には、配線が多層に配置されている。
The rewiring
電子部品70、71は、再配線部60において、封止樹脂体50との接続面に実装されている。電子部品70、71は、封止樹脂体50により封止されている。電子部品70、71は、再配線部60の配線に電気的に接続されており、配線とともに回路を構成している。本実施形態において、電子部品70は、ICチップである。電子部品71は、コンデンサ、インダクタ、抵抗素子などの受動部品である。
The
クリップ80は、第5実施形態に示したクリップ220と同構造である。クリップ80は、金属板を曲げ加工することで形成されている。クリップ80は、略コの字状をなしている。クリップ80は、X方向に延設された基部81と、基部81の両端に設けられた突起部82、83を有している。基部81の板厚方向は、Z方向に略平行である。基部81は、再配線部60側の面である一面81aと、一面81aとは反対の面である裏面81bを有している。
The
突起部82、83は、基部81の一面81aから再配線部60側に延びている。突起部82、83は、基部81に対して、たとえば約90度の角度をなすように屈曲している。突起部82、83は、脚部、接続部と称されることがある。突起部82、83の並び方向(X方向)において、突起部82、83の間に電子部品70、71が配置されている。突起部82、83の先端は、表面50aと略面一の状態で、封止樹脂体50から露出している。突起部82、83の先端は、それぞれ再配線部60に接続されている。クリップ80は、架橋部材と称されることがある。
The
本実施形態において、基部81は、平面視で電子部品70、71のすべてと重なるように設けられている。また、基部81の裏面81bは、封止樹脂体50から露出している。裏面81bは、封止樹脂体50の裏面50bと略面一である。クリップ80は、電子部品70、71に対してZ方向に配置された基部81と、X方向の両側に配置された突起部82、83との3面で、電子部品70、71を取り囲んでいる。突起部82、83は、再配線部60の配線69に電気的に接続されている。この場合、クリップ80は、配線部材として機能し、電子部品70、71および再配線部60の配線とともに、回路を構成する。
In the present embodiment, the
<第6実施形態のまとめ>
クリップ(架橋部材)を備えない構成では、大電流化などの対応のため、再配線部の層数、配線の厚みが増加する、すなわち再配線部が厚くなるほど、Z方向において線膨張係数のバランスが悪くなる。具体的には、Z方向において、電子部品の裏側に封止樹脂体のみが配置されるのに対し、表側において再配線部の配線(金属)が増加する。封止樹脂体の線膨張係数は、たとえば10×10−6/℃程度であり、再配線部を構成する配線(Cu)の線膨張液数は、たとえば17×10−6/℃程度である。よって、熱応力による半導体装置の反りが問題となる。
<Summary of the sixth embodiment>
In a configuration without a clip (crosslinking member), the number of layers of the rewiring portion and the thickness of the wiring increase in order to cope with an increase in current, that is, the thicker the rewiring portion, the more the balance of the linear expansion coefficient in the Z direction Will get worse. Specifically, in the Z direction, only the sealing resin body is arranged on the back side of the electronic component, whereas the wiring (metal) of the rewiring portion increases on the front side. The coefficient of linear expansion of the sealing resin body is, for example, about 10 × 10-6 / ° C, and the number of linear expansion liquids of the wiring (Cu) constituting the rewiring portion is, for example, about 17 × 10-6 / ° C. .. Therefore, warpage of the semiconductor device due to thermal stress becomes a problem.
これに対し、本実施形態では、電子部品70、71を覆うように、封止樹脂体50内にクリップ80を設けている。Z方向において、電子部品70、71に対する一方の側には再配線部60の配線(たとえばCu)が存在し、他方の側には金属(たとえばCu)を材料とするクリップ80が存在する。このように、クリップ80の配置により、Z方向において両サイド(上下両側)の線膨張係数のバランスが改善される。したがって、熱応力による半導体装置10の反りを抑制することができる。反りの抑制により、半導体装置10と他部材との接続構造において、接続信頼性を向上することができる。
On the other hand, in the present embodiment, the
また、本実施形態によれば、第3実施形態や第5実施形態同様、突起部82、83の並び方向(X方向)において、突起部82、83の間に電子部品70、71が配置されている。すなわち、X方向において、電子部品70、71に対して片側だけでなく、両側に突起部82、83が配置されている。これにより、X方向においても、両サイド(左右両側)の線膨張係数のバランスが改善される。したがって、熱応力による半導体装置10の反りを抑制することができる。特に図11に示す例では、クリップ80が、X方向における基部81の中心を通り、Z方向に延びる仮想線に対して線対称構造となっている。よって、反りを効果的に抑制することができる。
Further, according to the present embodiment, as in the third embodiment and the fifth embodiment, the
クリップ80の裏面81bが封止樹脂体50から露出する例を示したが、これに限定されない。第5実施形態同様、封止樹脂体50がクリップ80の裏面81bを覆う構成としてもよい。裏面81bの一部のみが露出する構成としてもよいし、全面が露出する構成としてもよい。
An example is shown in which the
クリップ80の突起部82、83が、電気的な接続機能を提供する配線69と電気的に接続される例を示したが、これに限定されない。突起部82、83は、再配線部60において、配線とは別に設けられた配線機能を提供しないダミー配線に接続されてもよい。
An example is shown in which the
電子部品70がICチップ、電子部品71が受動部品の例を示したが、これに限定されるものではない。また、クリップ80の形状を、略コの字状に代えて、略C字状、略U字状としてもよい。
An example is shown in which the
(第7実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、クリップのみで配線機能を提供する例を示した。これに代えて、電子部品とクリップにより配線機能を提供するようにしてもよい。
(7th Embodiment)
This embodiment is a modification based on the preceding embodiment, and the description of the preceding embodiment can be incorporated. In the prior embodiment, an example in which the wiring function is provided only by the clip is shown. Alternatively, electronic components and clips may provide the wiring function.
図12は、本実施形態の半導体装置10を示す断面図であり、図11に対応している。図12に示すように、半導体装置10は、クリップ180を備えている。クリップ180は、第6実施形態に記載のクリップ80に対応しており、クリップ80を2つに分割した構造をなしている。クリップ180は、基部181と、2つの突起部182、183を有している。基部181は基部81に対応し、突起部182、183は突起部82、83に対応している。基部181は、再配線部60側の面である一面181aと、一面181aとは反対の裏面181bを有している。クリップ180は、基部181にて、2つに分割されている。クリップ180は、2つの分割片180A、180Bを含んでいる。
FIG. 12 is a cross-sectional view showing the
分割片180Aは、基部181の一部と、突起部182を有している。分割片180Bは、基部181の他の一部と、突起部183を有している。分割片180Aの基部181と分割片180Bの基部181との間にはギャップ184(間隙)が設けられ、このギャップ184には封止樹脂体50が配置されている。本実施形態では、分割片180A、180Bにおいて、基部181のX方向の長さが互いに等しく、分割片180A、180Bは互いに同じ構造をなしている。裏面181bは、裏面50bと略面一で封止樹脂体50から露出している。
The
半導体装置10は、さらに電子部品72を備えている。本実施形態において、電子部品72は、受動部品である。電子部品72は、分割片180A、180Bを跨ぐように、基部181の裏面181b上に配置されている。電子部品72は、封止樹脂体50の外に配置されている。電子部品72は、2つの電極72eを有している。電極72eは、外部電極、端子と称されることがある。平面視において、電極72eのひとつは分割片180Aと重なり、電極72eの他のひとつは分割片180Bと重なっている。そして、電極72eは、図示しない接合材を介して、対応する分割片180A、180Bと電気的に接続されている。電子部品72は、クリップ180を介して再配線部60と電気的に接続されている。電子部品72を介して分割片180A、180Bがつながることで、クリップ180は再配線部60を架橋している。上記以外の構成については、第6実施形態と同様である。
The
<第7実施形態のまとめ>
本実施形態によれば、2つの分割片180A、180Bを含むクリップ180を用い、分割片180A、180Bを電子部品72でつないでいる。このように、電子部品72を実装することで、クリップ180に配線機能をもたせることができる。
<Summary of the 7th embodiment>
According to this embodiment, a
また、回路を構成する電子部品の一部を、電子部品72として封止樹脂体50の外に配置している。これにより、半導体装置10において、電子部品72を除く部分の厚みを薄くすることも可能である。電子部品72が高背部品の場合、突起部182、183の長さを短くしたり、封止樹脂体50を薄くすることができる。また、他の電子部品に対して影響を及ぼす部品の場合、電子部品70、71の誤動作や劣化などを抑制することができる。
Further, a part of the electronic parts constituting the circuit is arranged outside the sealing
図13は、図12に示した半導体装置10の冷却構造の一例を示している。ここでは、電子部品72として、発熱部品72Hを用いている。発熱部品72Hは、回路を構成する電子部品のなかでも発熱量の大きい部品、たとえばインダクタである。電子装置90は、回路基板91と、筐体92を備えている。半導体装置10は、回路基板91に実装された部品のひとつである。筐体92は、ケース93と、カバー94を有している。たとえばケース93は、一面が開口する箱状をなしている。ケース93に、半導体装置10を含む回路基板91が収容された状態で、ケース93にカバー94が組み付けられ、ケース93の開口がカバー94により閉塞されている。
FIG. 13 shows an example of the cooling structure of the
筐体92のうち、少なくともカバー94は、アルミニウムなどの金属を材料として成形されている。カバー94は、平面視において、発熱部品72Hと重なる位置に凸部94aを有している。凸部94aは、カバー94の内面から発熱部品72Hに向けて突出している。凸部94aの先端面と発熱部品72Hとの間に、放熱ゲル、熱伝導グリースなどの柔軟性を有する熱伝導部材95が配置されている。熱伝導部材95は、カバー94の組み付けにともなって凸部94aに押され、凸部94aおよび発熱部品72Hに密着している。
Of the
この電子装置90によれば、発熱部品72Hを封止樹脂体50の外に配置するため、ICチップなどの他の電子部品71、72に対する熱の影響を低減することができる。さらに、発熱部品72Hの生じた熱を、熱伝導部材95を介してカバー94(筐体92)へ逃がすことができる。したがって、他の電子部品71、72に対する熱の影響をさらに低減することができる。また、Z方向において、再配線部60を介した回路基板91への放熱経路と、熱伝導部材95を介したカバー94への放熱経路とが形成される。半導体装置10の熱を、Z方向の上下に分けて逃がすことができる。よって、半導体装置10の放熱性を向上することができる。
According to the
なお、筐体92において、発熱部品72Hと対向する凸部を有する部材をケースとし、反対側の部材をカバーとしてもよい。この場合、少なくともケースを金属製とすればよい。たとえば、回路基板をケースに収容して、ねじ締結等によりケースに固定する際、熱伝導部材が、凸部および発熱部品72Hに密着する。
In the
冷却構造は、上記した例に限定されない。たとえば他の電子装置の筐体に、熱伝導部材を介して発熱部品72Hの熱を逃がすようにしてもよい。
The cooling structure is not limited to the above examples. For example, the heat of the
(第8実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。この実施形態では、分割構造のクリップの変形例を示す。
(8th Embodiment)
This embodiment is a modification based on the preceding embodiment, and the description of the preceding embodiment can be incorporated. In this embodiment, a modified example of a clip having a divided structure is shown.
分割構造のクリップ180を備える半導体装置10の場合、封止樹脂体50の成形後に電子部品72を実装するため、封止樹脂体50から、裏面181bにおける少なくとも電子部品72の接続部分を露出させる必要がある。
In the case of the
図14(a)に示すように、成形型96を裏面181bに押し当てた状態で、封止樹脂体50を成形する。これにより、図14(b)に示すように、クリップ180の裏面181bを、封止樹脂体50の裏面50bから露出させることができる。
As shown in FIG. 14A, the sealing
しかしながら、封止樹脂体50、ひいては半導体装置10を所定の厚みとするために、寸法公差や組み付け公差を考慮して、成形型96を余分に押し込む条件で成形することとなる。このため、公差によっては、クリップ180が成形型96から受ける力が大きくなり、クリップ180と再配線部60(配線69)との接続部の信頼性が低下する虞がある。
However, in order to make the sealing
そこで、本実施形態では、図15に示すように、突起部182、183にばね部185をそれぞれ設けている。ばね部185は、Z方向に延びる突起部182、183において部分的に設けられている。ばね部185は、Z方向に撓むことが可能に構成されている。ばね部185は、板厚方向がX方向に対して傾いた部分を含んでいる。たとえばZ方向に略平行な部分を含んでもよい。
Therefore, in the present embodiment, as shown in FIG. 15,
なお、図14および図15では、便宜上、電子部品70、71を省略するとともに、再配線部60を簡素化して図示している。
In FIGS. 14 and 15, for convenience, the
<第8実施形態のまとめ>
本実施形態によれば、クリップ180にばね部185を設けている。これにより、封止樹脂体50を成形する際、裏面181bを露出させるためにクリップ180を押圧しても、ばね部185が変形して応力を緩和することができる。よって、裏面181bを封止樹脂体50から露出させつつ、クリップ180と再配線部60との接続部の信頼性を確保することができる。
<Summary of the eighth embodiment>
According to this embodiment, the
図14および図15では、突起部182、183の先端がX方向において外側に屈曲され、屈曲部分が配線69との接続部とされる例を示した。このようなクリップ180の形状を、先行実施形態(たとえば図13)に適用してもよい。また、本実施形態に記載のばね部185を、先行実施形態に適用してもよい。
14 and 15 show an example in which the tips of the
(他の実施形態)
この明細書および図面等における開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された部品および/または要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品および/または要素が省略されたものを包含する。開示は、ひとつの実施形態と他の実施形態との間における部品および/または要素の置き換え、または組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものと解されるべきである。
(Other embodiments)
Disclosure in this specification, drawings and the like is not limited to the illustrated embodiments. The disclosure includes exemplary embodiments and modifications by those skilled in the art based on them. For example, disclosure is not limited to the parts and / or element combinations shown in the embodiments. Disclosure can be carried out in various combinations. The disclosure can have additional parts that can be added to the embodiment. Disclosures include those in which the parts and / or elements of the embodiment have been omitted. Disclosures include the replacement or combination of parts and / or elements between one embodiment and another. The technical scope disclosed is not limited to the description of the embodiments. Some technical scopes disclosed are indicated by the claims description and should be understood to include all modifications within the meaning and scope equivalent to the claims statement.
明細書および図面等における開示は、請求の範囲の記載によって限定されない。明細書および図面等における開示は、請求の範囲に記載された技術的思想を包含し、さらに請求の範囲に記載された技術的思想より多様で広範な技術的思想に及んでいる。よって、請求の範囲の記載に拘束されることなく、明細書および図面等の開示から、多様な技術的思想を抽出することができる。 Disclosure in the description, drawings, etc. is not limited by the description of the scope of claims. The disclosure in the description, drawings, etc. includes the technical ideas described in the claims, and further covers a wider variety of technical ideas than the technical ideas described in the claims. Therefore, various technical ideas can be extracted from the disclosure of the description, drawings, etc. without being bound by the description of the claims.
10…半導体装置、20…リードフレーム、21…基部、21a…一面、21b…裏面、210…薄肉部、211…厚肉部、22、23…突起部、24…絶縁層、120…配線基板、121…基部、121a…一面、121b…裏面、1210…絶縁基材、1211、1212…導体、122、123…突起部、1220、1230…金属ブロック、1222、1231…接合材、220…クリップ、221…基部、221a…一面、221b…裏面、222、223…突起部、30…パワー素子、31…ソース電極、32…ドレイン電極、33…パッド、34…接合材、35…ピラー、40…回路素子、43…パッド、44…接合材、45…ピラー、50…封止樹脂体、50a…表面、50b…裏面、60…再配線部、61…絶縁体、61a…表面、61b、61c、61d…開口部、62…絶縁層、63…主配線、64…ソース配線、64e…外部電極、64v…ビア導体、65…ドレイン配線、65e…外部電極、65v…ビア導体、66、67、166、266…信号配線、166a、266a…狭幅部、166b、266b…拡幅部、66v、67v…ビア導体、67e…外部電極、68…はんだボール、69…配線、70、71、72…電子部品、72e…電極、72H…発熱部品、80、180…クリップ、180a、180b…分割片、81、181…基部、81a、181a…一面、81b、181b…裏面、82、83、182、183…突起部、184…ギャップ、185…ばね部、90…電子装置、91…回路基板、92…筐体、93…ケース、94…カバー、94a…凸部、95…熱伝導部材、96…成形型 10 ... Semiconductor device, 20 ... Lead frame, 21 ... Base, 21a ... One side, 21b ... Back side, 210 ... Thin wall part, 211 ... Thick part, 22, 23 ... Protrusions, 24 ... Insulation layer, 120 ... Wiring board, 121 ... Base, 121a ... One side, 121b ... Back side, 1210 ... Insulating base material, 1211, 1212 ... Conductor, 122, 123 ... Protrusions, 1220, 1230 ... Metal block, 1222, 1231 ... Bonding material, 220 ... Clip, 221 ... Base, 221a ... One side, 221b ... Back side, 222, 223 ... Projection, 30 ... Power element, 31 ... Source electrode, 32 ... Drain electrode, 33 ... Pad, 34 ... Bonding material, 35 ... Pillar, 40 ... Circuit element , 43 ... Pad, 44 ... Bonding material, 45 ... Pillar, 50 ... Encapsulating resin body, 50a ... Front surface, 50b ... Back surface, 60 ... Rewiring part, 61 ... Insulator, 61a ... Front surface, 61b, 61c, 61d ... Opening, 62 ... Insulation layer, 63 ... Main wiring, 64 ... Source wiring, 64e ... External electrode, 64v ... Via conductor, 65 ... Drain wiring, 65e ... External electrode, 65v ... Via conductor, 66, 67, 166, 266 ... Signal wiring, 166a, 266a ... Narrow width portion, 166b, 266b ... Widening portion, 66v, 67v ... Via conductor, 67e ... External electrode, 68 ... Solder ball, 69 ... Wiring, 70, 71, 72 ... Electronic component, 72e ... Electrode, 72H ... Heat generating component, 80, 180 ... Clip, 180a, 180b ... Divided piece, 81, 181 ... Base, 81a, 181a ... One side, 81b, 181b ... Back side, 82, 83, 182, 183 ... Projection, 184 ... Gap, 185 ... Spring, 90 ... Electronic device, 91 ... Circuit board, 92 ... Housing, 93 ... Case, 94 ... Cover, 94a ... Convex, 95 ... Heat conductive member, 96 ... Mold
Claims (11)
前記一面上に配置された半導体素子であって、主電極として、前記一面側に形成され、前記配線部材と電気的に接続された裏面電極(32)、および、前記裏面電極とは反対の面に形成された表面電極(31)を有するパワー素子(30)と、
前記配線部材の前記一面上に配置され、前記一面とともに前記パワー素子を封止する封止樹脂体(50)と、
前記封止樹脂体における前記一面との接続面とは反対の面上に積層された絶縁体(61)と、前記絶縁体に設けられた配線であって、前記主電極と電気的に接続され、一部が前記絶縁体に設けられた開口部(61b)から露出して外部電極をなす主配線(63)と、を有する再配線部(60)と、
を備え、
前記主配線は、前記表面電極と電気的に接続された表面電極配線(64)を含む半導体装置。 Wiring members (20, 120, 220) having one surface (21a, 121a, 221a) and
A semiconductor element arranged on the one surface, the back surface electrode (32) formed on the one surface side as a main electrode and electrically connected to the wiring member, and a surface opposite to the back surface electrode. A power element (30) having a surface electrode (31) formed on the
A sealing resin body (50) arranged on the one surface of the wiring member and sealing the power element together with the one surface.
An insulator (61) laminated on a surface of the sealing resin body opposite to the surface opposite to the one surface, and wiring provided on the insulator, which is electrically connected to the main electrode. A rewiring portion (60) having a main wiring (63) partially exposed from an opening (61b) provided in the insulator to form an external electrode.
With
The main wiring is a semiconductor device including a surface electrode wiring (64) electrically connected to the surface electrode.
前記パワー素子および前記回路素子は、前記表面電極側の面に、信号電極であるパッド(33、43)をそれぞれを有し、
前記再配線部は、前記配線として、前記パッドと接続された信号配線(66、67)を含む請求項1に記載の半導体装置。 As the semiconductor element, a circuit element (40) in which a drive circuit for the power element is formed and sealed together with the power element is included.
The power element and the circuit element each have pads (33, 43) which are signal electrodes on the surface on the surface electrode side.
The semiconductor device according to claim 1, wherein the rewiring unit includes signal wiring (66, 67) connected to the pad as the wiring.
前記主配線は、前記突起部を介して前記裏面電極と電気的に接続された裏面電極配線(65)を含む請求項1〜4いずれか1項に記載の半導体装置。 The wiring member has protrusions (22, 122, 222) extending from the one surface to the rewiring portion side.
The semiconductor device according to any one of claims 1 to 4, wherein the main wiring includes a back surface electrode wiring (65) electrically connected to the back surface electrode via the protrusion.
前記金属部材において、前記突起部を含む部分の厚みが前記半導体素子の搭載部分よりも厚い請求項5に記載の半導体装置。 The wiring member is a metal member having a deformed strip, and is
The semiconductor device according to claim 5, wherein the portion of the metal member including the protrusion is thicker than the mounting portion of the semiconductor element.
前記金属部材は、前記突起部である第1突起部とは別に、前記一面から前記再配線部側に延びる第2突起部(23、223)を有し、
前記第1突起部および前記第2突起部の並び方向において、前記第1突起部と前記第2突起部の間に前記半導体素子が配置されている請求項5または請求項6に記載の半導体装置。 The wiring member is a metal member having a deformed strip, and is
The metal member has a second protrusion (23, 223) extending from one surface toward the rewiring portion, in addition to the first protrusion which is the protrusion.
The semiconductor device according to claim 5 or 6, wherein the semiconductor element is arranged between the first protrusion and the second protrusion in the arrangement direction of the first protrusion and the second protrusion. ..
前記配線部材は、異形条の金属部材であり、
前記金属部材において、前記パワー素子の搭載部分が、前記回路素子の搭載部分よりも厚い請求項2または請求項3に記載の半導体装置。 The power element is thinner than the circuit element,
The wiring member is a metal member having a deformed strip, and is
The semiconductor device according to claim 2 or 3, wherein in the metal member, the mounting portion of the power element is thicker than the mounting portion of the circuit element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019162332A JP2021040113A (en) | 2019-09-05 | 2019-09-05 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019162332A JP2021040113A (en) | 2019-09-05 | 2019-09-05 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021040113A true JP2021040113A (en) | 2021-03-11 |
Family
ID=74847203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019162332A Pending JP2021040113A (en) | 2019-09-05 | 2019-09-05 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021040113A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022157726A (en) * | 2021-03-31 | 2022-10-14 | 株式会社Flosfia | Semiconductor device and semiconductor system |
JP2022177134A (en) * | 2021-03-31 | 2022-11-30 | 株式会社Flosfia | Semiconductor device and semiconductor system |
WO2024166990A1 (en) * | 2023-02-09 | 2024-08-15 | 株式会社Flosfia | Module unit |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09232510A (en) * | 1996-02-21 | 1997-09-05 | Fuji Electric Co Ltd | Semiconductor device |
JP2009188376A (en) * | 2008-01-09 | 2009-08-20 | Toyota Motor Corp | Semiconductor device and manufacturing method thereof |
WO2013057867A1 (en) * | 2011-10-21 | 2013-04-25 | パナソニック株式会社 | Semiconductor device |
JP2013219324A (en) * | 2012-03-14 | 2013-10-24 | Toshiba Corp | Semiconductor device and method for manufacturing semiconductor device |
JP2016186964A (en) * | 2015-03-27 | 2016-10-27 | 株式会社ジェイデバイス | Semiconductor device |
-
2019
- 2019-09-05 JP JP2019162332A patent/JP2021040113A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09232510A (en) * | 1996-02-21 | 1997-09-05 | Fuji Electric Co Ltd | Semiconductor device |
JP2009188376A (en) * | 2008-01-09 | 2009-08-20 | Toyota Motor Corp | Semiconductor device and manufacturing method thereof |
WO2013057867A1 (en) * | 2011-10-21 | 2013-04-25 | パナソニック株式会社 | Semiconductor device |
JP2013219324A (en) * | 2012-03-14 | 2013-10-24 | Toshiba Corp | Semiconductor device and method for manufacturing semiconductor device |
JP2016186964A (en) * | 2015-03-27 | 2016-10-27 | 株式会社ジェイデバイス | Semiconductor device |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022157726A (en) * | 2021-03-31 | 2022-10-14 | 株式会社Flosfia | Semiconductor device and semiconductor system |
JP2022177134A (en) * | 2021-03-31 | 2022-11-30 | 株式会社Flosfia | Semiconductor device and semiconductor system |
JP7656803B2 (en) | 2021-03-31 | 2025-04-04 | 株式会社Flosfia | Semiconductor device and semiconductor system |
WO2024166990A1 (en) * | 2023-02-09 | 2024-08-15 | 株式会社Flosfia | Module unit |
JP7542811B2 (en) | 2023-02-09 | 2024-09-02 | 株式会社Flosfia | Module Unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8829534B2 (en) | Power semiconductor device | |
CN103339724B (en) | power semiconductor module | |
US9609748B2 (en) | Semiconductor module comprising printed circuit board and method for producing a semiconductor module comprising a printed circuit board | |
US10163752B2 (en) | Semiconductor device | |
US20140167237A1 (en) | Power module package | |
JP7158392B2 (en) | power semiconductor module | |
CN210182363U (en) | Semiconductor module | |
CN104701308B (en) | Electronic device | |
JP7088224B2 (en) | Semiconductor modules and semiconductor devices used for them | |
JP4967701B2 (en) | Power semiconductor device | |
JP2021040113A (en) | Semiconductor device | |
US20240186221A1 (en) | Semiconductor device | |
JP7221930B2 (en) | power semiconductor module | |
JP2020072094A (en) | Power unit, method of manufacturing the same, and electric device having power unit | |
US9263421B2 (en) | Semiconductor device having multiple chips mounted to a carrier | |
JP6797002B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
JP5172290B2 (en) | Semiconductor device | |
KR102371636B1 (en) | Method for fabricating semiconductor having double-sided substrate | |
US20130256920A1 (en) | Semiconductor device | |
JP7392308B2 (en) | semiconductor equipment | |
WO2020189508A1 (en) | Semiconductor module and semiconductor device used therefor | |
US9379050B2 (en) | Electronic device | |
US10283447B1 (en) | Power semiconductor module with partially coated power terminals and method of manufacturing thereof | |
JP7579224B2 (en) | Semiconductor Device | |
WO2021261056A1 (en) | Power module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230523 |