JP2020524011A - 超音波用途用のメッシュベースのデジタルマイクロビーム形成 - Google Patents

Abstract

超音波システム用のデジタルマイクロビーム形成機器は、複数の相互接続ノードであって、１つ又は複数のノードが、超音波システムの少なくとも１つのチャネルに対応する複数の相互接続ノードを含む。１つ又は複数のノードは、対応するビーム形成データ経路を介して、１つ又は複数の他のノードとデータを通信するように構成され、１つ又は複数のノードは、１つ又は複数の他のノードによって共有されるデータ出力バスに結合される。

Description

関連出願の相互参照
[0001] この出願は、代理人整理番号Ｂ１３４８．７００４５ＵＳ００の下で２０１７年６月１９日に出願された「超音波用途用のメッシュベースのデジタルマイクロビーム形成（MESH-BASED DIGITAL MICROBEAMFORMING FOR ULTRASOUND APPLICATIONS）」なる名称の米国仮特許出願第６２／５２１，７５０号の米国特許法第１１９条（ｅ）下の利益を主張し、その米国仮特許出願は、これによりその全体において参照によって本明細書で援用される。

背景
[0002] 本開示は、超音波撮像及び／又は処理に関する。特に、本開示は、超音波用途用のメッシュベースのデジタルマイクロビーム形成に関する。

[0003] 超音波装置は、画像診断及び／又は処理を実行するために用いられ得る。超音波撮像は、内部軟組織体構造を見るために、且つ病気の原因を見つけるためにか、又は何れかの病変を排除するために用いられ得る。超音波装置は、人間に聞こえる周波数より高い周波数を備えた音波を用いる。超音波画像は、プローブを用いて超音波のパルスを組織の中に送信することによって作成される。音波は、組織から反射され、相異なる組織は、程度が変わる音を反射する。これらの反射音波は、記録され、且つ画像としてオペレータに表示されてもよい。音響信号の強度（振幅）及び波が身体を通って伝わるためにかかる時間は、画像を生成するために用いられる情報を提供する。

[0004] 多くの相異なるタイプの画像が、超音波装置を用いて形成され得る。画像は、リアルタイム画像とすることができる。例えば、組織の二次元断面図、血流、経時的な組織の動き、血液の位置、特定の分子の存在、組織の凝り、又は三次元領域の解剖図を示す画像が生成され得る。

概要
[0005] 一実施形態において、超音波システム用のデジタルマイクロビーム形成機器は、複数の相互接続ノードであって、１つ又は複数のノードが、超音波システムの単一チャネルに対応する複数の相互接続ノードと、対応するビーム形成データ経路を介して、１つ又は複数の他のノードとビーム形成データを通信するように構成された１つ又は複数のノードと、１つ又は複数の他のノードによって共有されるデータ出力バスに結合された１つ又は複数のノードと、を含む。

[0006] 別の実施形態において、超音波システムは、超音波トランスデューサ及び集積回路構成を自らの上に形成した相補型金属酸化膜半導体（ＣＭＯＳ）ダイ（本明細書において時には単に「ＭＯＳ」ダイと呼ばれる）であって、集積回路構成が、複数の相互接続ノードを有するデジタルマイクロビーム形成機器を更に含み、１つ又は複数のノードが、超音波システムの単一チャネルに対応する相補型金属酸化膜半導体（ＣＭＯＳ）ダイと、対応するビーム形成データ経路を介して、１つ又は複数の他のノードとビーム形成データを通信するように構成された１つ又は複数のノードと、１つ又は複数の他のノードによって共有されるデータ出力バスに結合された１つ又は複数のノードと、を含む。

図面の簡単な説明
[0007] 開示される技術の様々な態様及び実施形態が、以下の図に関連して説明される。図が、必ずしも一定の比率で描かれていないことを認識されたい。複数の図に現れる項目は、それらが現れる全ての図において同じ照合番号によって示されている。

[0008]例示的な実施形態による、メッシュベースのデジタルマイクロビーム形成器を含むモノリシック超音波装置の概略ブロック図である。 [0009]図１の或るコンポーネントをより詳細に示す概略ブロック図である。 [0010]例示的な実施形態による、メッシュベースのデジタルマイクロビーム形成器の概略図である。 [0011]別の例示的な実施形態による、メッシュベースのデジタルマイクロビーム形成器の概略図である。 [0012]例示的な実施形態による、図３の個別マイクロビーム形成器メッシュユニットのアーキテクチャを更に詳細に示す概略図である。 [0013]図４の個別マイクロビーム形成器メッシュユニットを更に詳細に示す概略図である。 [0014]別の例示的な実施形態による、図４の個別マイクロビーム形成器メッシュユニットのアーキテクチャを更に詳細に示す概略図である。 [0015]図７の個別マイクロビーム形成器メッシュユニットを更に詳細に示す概略図である。 [0016]４つの個別マイクロビーム形成器メッシュユニットの組み合わせを用いて動的に構成される例示的なサブアレイを示すように強調された、図３のメッシュベースのデジタルマイクロビーム形成器の概略図である。 [0017]図９に示されているサブアレイによって実行される遅延動作の１つの可能な実装形態を示す概略図である。 [0018]図９に示されているサブアレイによって実行される遅延動作の別の可能な実装形態を示す概略図である。 [0019]図９に示されているサブアレイによって実行される遅延動作の別の可能な実装形態を示す概略図である。 [0020]時間的に次のシーケンス後の図１２の実装形態を示す概略図である。

詳細な説明
[0021] 本開示の実施形態が、添付の図面に関連して以下でより完全に説明され、そこでは本開示の全てではなく幾つかの実施形態が示される。実際に、本開示は、多くの相異なる形式で具体化することができ、本明細書で明らかにされる実施形態に限定されるように解釈されるべきでない。もっと正確に言えば、これらの実施形態は、この開示が、適用可能な法的必要条件を明白に満たすように、提供される。同様の番号は、全体を通して同様の要素を指す。

[0022] 大きな２Ｄフェーズドアレイ超音波システムにおいて、独立したセンサから画像処理及び再構成システムにデータの全てを転送することは、非常に高価になり得る。チャネル数を低減するための１つの方法は、２Ｄアレイをより小さな２Ｄサブアレイに分割することによって、センサノードの近くで画像形成プロセスの一部を実行することである。次に、サブアレイ内のチャネルは、サブアレイ全体用の１つの信号を生成するために、遅延され組み合わされる。高品質画像を作成するために、サブアレイ内の信号を組み合わせる方法は、完成画像を形成するために下流処理によって用いられるビーム形成プロセスに似ている。このアプローチは、統合受信装置からの実質的により低い帯域幅で、３Ｄにおけるリアルタイム超音波撮像（又はより優れたスライス選択及び分解能を備えたリアルタイムのより高品質な２Ｄ撮像）を可能にする。

[0023] 低出力の統合アナログ／デジタル変換器（ＡＤＣ）アーキテクチャを用いれば、アレイにおける各チャネルからの信号をローカルにデジタル化することが可能である。サブアレイ内のデジタル化された要素上でマイクロビーム形成を実行する方法が、本明細書で開示される。要するに、このアプローチは、１つ又は複数のノードが、その隣接ノードからの信号を組み合わせて漸増的に遅延させることができる分散メッシュを用い、幾つかの実施形態において、１つ又は複数のノードは、その隣接ノードからの信号を組み合わせて漸増的に遅延させることができる。メッシュの構成は、完全にプログラム可能である。かかるデジタルマイクロビーム形成器の利点には、例えば、（アナログビーム形成器と比較して）サブアレイ形状を構成する柔軟性及びビーム形成器用のより迅速な設計時間を含む。

[0024] ビーム形成は、所与の方向で信号を音響的に整列するために、複数のチャネルからの信号を遅延させる動作を指す。例えば、撮像シーンにおける特定のポイントで合焦するために用いられる遅延を伴う線形トランスデューサアレイにおいて、中心要素は、外側要素より多く遅延される。マイクロビーム形成アーキテクチャにおいて、アレイ全体のための遅延は、微細サブアレイ内遅延プロファイル及び粗サブアレイ間遅延プロファイルに分解される。マイクロビーム形成されたサブアレイ信号に対して最終ビーム形成が実行された場合に、最終結果は、完全にビーム形成された結果と（最初の順序に一致して）等価である。利点は、より少数のチャネルが、センサ装置（統合受信電子装置及びマイクロビーム形成器を含む）から処理装置に伝達されるということである。

[0025] 図１は、明細書で説明される技術の様々な態様を具体化するモノリシック超音波装置１００の説明的な例を示す。図示のように、装置１００は、１つ又は複数のトランスデューサ機構（例えばアレイ）１０２、送信機（ＴＸ）回路構成１０４、受信機（ＲＸ）回路構成１０６、デジタルマイクロビーム形成回路１０８、タイミング及び制御回路１１０、信号調整／処理回路１１２、電力管理回路１１４、及び任意選択的な高密度焦点式超音波（ＨＩＦＵ）コントローラ１１６を含んでもよい。図示の実施形態において、示されている要素の全ては、単一半導体ダイ１１８上に形成される。しかしながら、代替実施形態において、示されている要素の１つ又は複数が、代わりにオフチップに、例えば別個のダイ上に位置してもよいことを認識されたい。示されているコンポーネントの１つ又は複数間の通信が、多数の方法の何れで実行されてもよいことを認識されたい。幾つかの実施形態において、例えば、統合ノースブリッジによって用いられるものなど、１つ又は複数の高速バス（図示せず）が、１つ又は複数のオフチップコンポーネントとの高速チップ内通信、又は通信を可能にするために用いられてもよい。

[0026] １つ又は複数のトランスデューサアレイ１０２は、多数の形式の何れを呈してもよく、現在技術の態様は、何れかの特定タイプか、又はトランスデューサセル若しくはトランスデューサ要素機構の使用を必ずしも要求しない。実際には、用語「アレイ」が、この説明において用いられるが、幾つかの実施形態において、トランスデューサ要素が、アレイに組織化されなくてもよく、その代わりに或る非アレイ方式で配置されてもよいことを認識されたい。様々な実施形態において、アレイ１０２におけるトランスデューサ要素のそれぞれは、例えば、１つ若しくは複数の容量性微細加工超音波トランスデューサ（ＣＭＵＴ）、１つ若しくは複数のＣＭＯＳ超音波トランスデューサ（ＣＵＴ）、１つ若しくは複数の圧電微細加工超音波トランスデューサ（ＰＭＵＴ）、及び／又は１つ若しくは複数の他の適切な超音波トランスデューサセルを含んでもよい。幾つかの実施形態において、トランスデューサアレイ１０２のトランスデューサ要素は、ＴＸ回路構成１０４及び／又はＲＸ回路構成１０６の電子装置と同じチップ上に形成されてもよい。トランスデューサ要素１０２、ＴＸ回路構成１０４、及びＲＸ回路構成１０６は、幾つかの実施形態において、単一超音波プローブに統合されてもよい。幾つかの実施形態において、単一超音波プローブは、手持ち式プローブであってもよい。他の実施形態において、単一超音波プローブは、患者に結合され得るパッチにおいて、又は患者によって摂取され得る錠剤において具体化されてもよい。パッチは、パッチによって収集されたデータを更なる処理用に１つ又は複数の外部装置に無線で送信するように構成されてもよい。

[0027] ＣＵＴは、例えば、ＣＭＯＳ（又は「ＭＯＳ」）ウェーハに形成されたキャビティを含んでもよく、膜が、キャビティ上に重なり、且つ幾つかの実施形態においてキャビティを密閉する。電極が、覆われたキャビティ構造からトランスデューサセルを作製するために提供されてもよい。ＣＭＯＳウェーハは、トランスデューサセルが接続され得る集積回路構成を含んでもよい。トランスデューサセル及びＣＭＯＳウェーハは、モノリシックに集積され、従って単一基板（ＣＭＯＳウェーハ）上に集積超音波トランスデューサセル及び集積回路を形成してもよい。トランスデューサセルはまた、電気基板などの１つ又は複数のインターポーザ基板を介してＣＭＯＳウェーハと結合されてもよい。

[0028] ＴＸ回路構成１０４は、例えば、撮像用に使用される音響信号を生成するために、トランスデューサアレイ１０２の個別要素又はトランスデューサアレイ１０２内の１つ若しくは複数の要素群を駆動するパルスを生成してもよい。他方で、ＲＸ回路構成１０６は、音響信号がかかる要素に当たった場合に、トランスデューサアレイ１０２の個別要素によって生成された電気信号を受信し処理してもよい。デジタルマイクロビーム形成回路１０８に関する更なる詳細は、以下で説明される。

[0029] 幾つかの実施形態において、タイミング及び制御回路１１０は、例えば、装置１００における他の要素の動作を同期させ調整するために用いられる全てのタイミング及び制御信号を生成する責任を負ってもよい。図示の例において、タイミング及び制御回路１１０は、入力ポート１２０に供給された単一クロック信号ＣＬＫによって駆動される。クロック信号ＣＬＫは、例えば、オンチップ回路コンポーネントの１つ又は複数を駆動するために用いられる高周波数クロックであってもよい。幾つかの実施形態において、クロック信号ＣＬＫは、例えば、信号調整／処理回路１１０において高速シリアル出力装置（図１には示されていない）を駆動するために用いられる１．５６２５ＧＨｚ若しくは２．５ＧＨｚクロック、又はダイ１１８上の他のデジタルコンポーネントを駆動するために用いられる２０Ｍｈｚ若しくは４０ＭＨｚクロックであってもよく、タイミング及び制御回路１１０は、ダイ１１８上の他のコンポーネントを駆動するために、必要に応じて、クロックＣＬＫを分割又は増加させてもよい。他の実施形態において、相異なる周波数（上記で参照したものなど）の２つ以上のクロックが、オフチップソースからタイミング及び制御回路１１０に別々に供給されてもよい。

[0030] 電力管理回路１２０は、例えば、オフチップソース（図示せず）から、チップの動作を実行するために必要とされる電圧に１つ又は複数の入力電圧Ｖ_ＩＮを変換するための、且つそうでなければ装置１００内の電力消費を管理するための責任を負ってもよい。幾つかの実施形態において、例えば、単一の電圧（例えば１２Ｖ、８０Ｖ、１００Ｖ、１２０Ｖ等）が、チップに供給されてもよく、電力管理回路１１４は、チャージポンプ回路を用いてか又は或る他のＤＣ／ＤＣ電圧変換メカニズムを介し、必要に応じて、その電圧を上下に進めてもよい。他の実施形態において、複数の相異なる電圧が、他のオンチップコンポーネントに対する処理及び／又は分配のために電力管理回路１１４に別々に供給されてもよい。

[0031] 図１に示されているように、幾つかの実施形態において、ＨＩＦＵコントローラ１１６は、トランスデューサアレイ１０２の１つ又は複数の要素を介してＨＩＦＵ信号の生成を可能にするために、ダイ１１８上に集積されてもよい。他の実施形態において、トランスデューサアレイ１０２を駆動するためのＨＩＦＵコントローラは、オフチップに、又は装置１００とは別個の装置内にさえ位置してもよい。即ち、本開示の態様は、超音波撮像能力の有り無し両方で、超音波チップＨＩＦＵシステムの提供に関する。しかしながら、幾つかの実施形態が、ＨＩＦＵ能力を有しなくてもよく、従ってＨＩＦＵコントローラ１１６を含まなくてもよいことを認識されたい。

[0032] 更に、ＨＩＦＵ機能性を提供する実施形態において、ＨＩＦＵコントローラ１１６が、明確な回路構成を表さなくてもよいことを認識されたい。例えば幾つかの実施形態において、（ＨＩＦＵコントローラ１２０以外の）図１の残りの回路構成が、超音波撮像機能性及び／又はＨＩＦＵを提供するのに適していてもよい。即ち、幾つかの実施形態において、同じ共有回路構成は、画像処理システムとして、及び／又はＨＩＦＵ用に操作されてもよい。撮像又はＨＩＦＵ機能性が示されているかどうかは、システムに提供される電力に依存してもよい。ＨＩＦＵは、典型的には、超音波撮像より高い電力で動作する。従って、撮像用途に適した第１の電力レベル（又は電圧レベル）をシステムに提供することが、撮像システムとしてシステムに動作させ得るのに対して、より高い電力レベル（又は電圧レベル）を提供することは、ＨＩＦＵ用にシステムに動作させ得る。かかる電力管理は、幾つかの実施形態において、オフチップ制御回路構成によって提供されてもよい。

[0033] 相異なる電力レベルを使用することに加えて、撮像及びＨＩＦＵ用途は、相異なる波形を利用してもよい。従って、波形発生回路が、撮像システム又はＨＩＦＵシステムの何れかとして、システムを操作するための適切な波形を提供するために用いられてもよい。

[0034] 幾つかの実施形態において、システムは、撮像システム及び（例えば画像誘導ＨＩＦＵを提供できる）ＨＩＦＵシステムの両方として動作してもよい。幾つかのかかる実施形態において、同じオンチップ回路構成は、２つの様式間の動作を制御するために用いられる適切なタイミングシーケンスを用いて、両方の機能を提供するために利用されてもよい。

[0035] 図示の例において、１つ又は複数の出力ポート１２２が、信号調整／処理回路１１２の１つ又は複数のコンポーネントによって生成された高速シリアルデータストリームを出力してもよい。かかるデータストリームは、例えば、ダイ１１８に集積された１つ若しくは複数のＵＳＢ３．０モジュール、及び／又は１つ若しくは複数の１０ＧＢ、４０ＧＢ若しくは１００ＧＢイーサネットモジュールによって生成されてもよい。幾つかの実施形態において、出力ポート１２２上で生成された信号ストリームは、２次元、３次元、及び／又は断層画像の生成及び／又は表示用のコンピュータ、タブレット又はスマートフォンに供給することができる。画像形成能力が、信号調整／処理回路１１２に組み込まれる実施形態において、アプリケーション実行に利用可能な制限のある量の処理能力及びメモリを有するスマートフォン又はタブレットなどの比較的低出力の装置さえ、出力ポート１２２からのシリアルデータストリームだけを用いて画像を表示することができる。上述のように、デジタルデータストリームをオフロードするためにオンチップアナログ／デジタル変換及び高速シリアルデータリンクを使用することは、本明細書で説明される技術の幾つかの実施形態に従って、「超音波オンチップ」解決法の促進を支援する特徴の１つである。

[0036] 図１に示されている装置などの装置１００は、多くの撮像及び／又は処理（例えばＨＩＦＵ）用途の何れかで用いられてもよく、本明細書で論じられる特定の例は、限定として見られるべきではない。１つの実例となる実装形態において、例えば、ＣＭＵＴ要素のＮ×Ｍ平面又は実質的な平面アレイを含む撮像装置は、それ自体、１つ又は複数の送信位相中にアレイ１０２における要素の幾つか又は全て（一緒に又は個々に）に通電することと、各受信位相中に、ＣＭＵＴ要素が、対象によって反射された音響信号を感知するように、１つ又は複数の受信位相中にアレイ１０２における要素の幾つか又は全てより生成された信号を受信し処理することとによって、対象、例えば人間の腹部の超音波画像を取得するために用いられてもよい。他の実装形態において、アレイ１０２における要素の幾つかは、音響信号を送信するためにのみ用いられてもよく、同じアレイ１０２における他の要素は、音響信号を受信するためにのみ同時に用いられてもよい。

[0037] 更に、幾つかの実装形態において、単一撮像装置は、個別装置のＰ×Ｑアレイ、又はＣＭＵＴ要素の個別Ｎ×Ｍ平面アレイのＰ×Ｑアレイを含んでもよく、それらのコンポーネントは、単一装置１００に又は単一ダイ１１４上に具体化できるよりも多くのＣＭＵＴ要素からのデータを蓄積できるようにするために、並列に、順次的に、又は或る他のタイミング方式に従って操作することができる。

[0038] 更に他の実装形態において、１組の撮像装置が、対象をまたぐように配置され得、その結果、対象の一側の撮像装置における装置１００の１つ又は複数のＣＭＵＴ要素は、対象の他側の撮像装置における装置１００における１つ又は複数のＣＭＵＴ要素によって生成された音響信号を感知することができる。即ち、かかるパルスが、対象によって大幅に減衰されない限り感知することができる。更に、幾つかの実装形態において、同じ装置１００は、それ自体のＣＭＵＴ要素の１つ又は複数からの音響信号の散乱と同様に、対象の反対側の撮像装置に配置されたＣＭＵＴ要素の１つ又は複数からの音響信号の送信も測定するために用いることができる。

[0039] 図２は、幾つかの実施形態において、所与のトランスデューサ要素２０２用のＴＸ回路構成１０４及びＲＸ回路構成１０６が、超音波パルスを放射するためにトランスデューサ要素２０２に通電するためか、又はＲＸ回路構成１０６によって感知された超音波パルスを表すトランスデューサ要素２０２からの信号を受信し処理するための何れかにどのように用いられ得るかを示すブロック図である。幾つかの実装形態において、ＴＸ回路構成１０４は、「送信」位相中に用いられてもよく、ＲＸ回路構成は、送信位相と重ならない「受信」位相中に用いられてもよい。様々な実施形態において、ＴＸ回路構成１０４及び／又はＲＸ回路構成１０６は、単一トランスデューサセル（例えばＣＵＴ又はＣＭＵＴ）か、単一トランスデューサ要素２０２内の２つ以上のトランスデューサ要素２０２の群か、トランスデューサセルの群を含む単一トランスデューサ要素２０２か、アレイ１０２内の２つ以上のトランスデューサセルの群か、又はトランスデューサ要素２０２のアレイ全体１０２に関連するＴＸ回路及び／又はＲＸ回路を含んでもよい。

[0040] 図２に示されている例において、ＴＸ回路構成１０４／ＲＸ回路構成１０６は、アレイ１０２における各トランスデューサ要素２０２用の別個のＴＸ回路及び別個のＲＸ回路を含んでもよいが、しかしタイミング及び制御回路１１０、デジタルマイクロビーム形成回路１０８、並びに信号調整／処理回路１１２のそれぞれにおける１つの実例だけが存在する。従って、かかる実装形態において、タイミング及び制御回路１１０は、ダイ１１８上のＴＸ回路構成１０４／ＲＸ回路構成１０６の組み合わせの全てにおける動作を同期させて調整する責任を負ってもよく、信号調整／処理回路１１２は、ダイ１１８上のＲＸ回路構成１０６における全てからの入力を扱う責任を負ってもよい。他の実施形態において、タイミング及び制御回路１１０は、各トランスデューサ要素２０２用又はトランスデューサ要素２０２の群用に複製されてもよい。再びデジタルマイクロビーム形成回路１０８に関する更なる詳細は、以下で説明される。

[0041] 図２に示されているように、装置１００における様々なデジタルコンポーネントを駆動するクロック信号を生成し及び／又は分配することに加えて、タイミング及び制御回路１１０は、ＴＸ回路構成１０４における各ＴＸ回路の動作をイネーブルにする「ＴＸイネーブル」信号、又はＲＸ回路構成１０６における各ＲＸ回路の動作をイネーブルにする「ＲＸイネーブル」信号の何れかを出力してもよい。図示の例において、ＲＸ回路構成１０６におけるスイッチ２０４は、ＴＸ回路構成１０４の出力がＲＸ回路構成１０６を駆動するのを防ぐために、ＴＸ回路構成１０４がイネーブルにされる前に常に開かれてもよい。スイッチ２０４は、ＲＸ回路構成１０６が、トランスデューサ要素２０２によって生成された信号を受信し処理できるようにするために、ＲＸ回路構成１０６の動作がイネーブルにされる場合に、閉じられてもよい。

[0042] 図示のように、それぞれのトランスデューサ要素２０２用のＴＸ回路構成１０４は、波形発生器２０６及びパルサ２０８の両方を含んでもよい。波形発生器２０６は、例えば、発生された波形に対応する駆動信号をトランスデューサ要素２０２へとパルサ２０８に出力させるために、パルサ２０８に適用されることになる波形を発生する責任を負ってもよい。

[0043] 図２に示されている例において、それぞれのトランスデューサ要素２０２用のＲＸ回路構成１０６は、アナログ処理ブロック２１０（例えばオフセットキャンセル及び時間利得補償（ＴＧＣ）などの機能を提供する）、アナログ／デジタル変換器（ＡＤＣ）２１２、及びデジタル処理ブロック２１４を含む。ＡＤＣ２１２は、例えば、８ビット、１０ビット若しくは１２ビット、２０Ｍｓｐｓ、２５Ｍｓｐｓ、４０Ｍｓｐｓ、５０Ｍｓｐｓ、又は８０ＭｓｐｓＡＤＣを含んでもよい。

[0044] デジタル処理ブロック２１４における（且つ以下で説明されるようなデジタルマイクロビーム形成回路１０８における）処理を経験した後で、ダイ１１８上のＲＸ回路の全てにおける出力（その数は、この例において、チップ上のトランスデューサ要素２０４の数と等しい）は、信号調整／処理回路１１２におけるマルチプレクサ（ＭＵＸ）２１６に供給される。他の実施形態において、トランスデューサ要素の数は、ＲＸ回路の数より多くてもよく、幾つかのトランスデューサ要素は、単一ＲＸ回路に信号を供給する。ＭＵＸ２１６は、ＲＸ回路からのデジタルデータを多重化し、ＭＵＸ２１６の出力は、データが、例えば１つ又は複数の高速シリアル出力ポート１２２を介してダイ１１８から出力される前に最終処理用に、信号調整／処理回路１１０における多重化デジタル処理ブロック２１８に供給される。ＭＵＸ２１６は、任意選択であり、幾つかの実施形態において、並列信号処理が実行される。高速シリアルデータポートは、ブロック間若しくはブロック内の何れかのインターフェース、チップ間の何れかのインターフェース、及び／又はホストへの何れかのインターフェースにおいて提供されてもよい。アナログ処理ブロック２１０、デジタル処理ブロック２１４、及び／又はデジタルマイクロビーム形成回路１０８における様々なコンポーネントは、高速シリアルデータリンクを介して又は別の方法で、ダイ１１８から出力される必要のあるデータ量を低減してもよい。従って、幾つかの実施形態において、例えば、アナログ処理ブロック２１０及び／又はデジタル処理ブロック２１４における１つ又は複数のコンポーネントは、改善された信号対雑音比（ＳＮＲ）で且つ多様な波形に対応した方法で、送信された及び／又は散乱された超音波圧力波をＲＸ回路構成１０６が受信できるようにするために働き得る。従って、かかる要素を包含することは、幾つかの実施形態において、開示される「超音波オンチップ」解決法を更に促進し向上させ得る。

[0045] ここで図３を参照すると、デジタルマイクロビーム形成回路１０８用の例示的なメッシュトポロジの概略ブロック図が示されている。図示のように、デジタルマイクロビーム形成回路１０８は、以下では「マイクロビーム形成器メッシュユニット」又はより簡単に「メッシュユニット」３０２とも呼ばれる複数の相互接続ノードを含む。１つ又は複数のメッシュユニット３０２は、単一デジタル化チャネル（センサ素子）に対応する。少なくとも１つの（例えば２つ以上の且つ幾つかの実施形態において各）メッシュユニット３０２用に、ビーム形成動作に含まれる２つの一般的なタイプのデータ信号経路が存在する。図示の例において、細い双方向矢印３０４が、各メッシュユニット３０２を通る利用可能なビーム形成データ経路を表示するのに対して、より太い一方向矢印は、共有データ出力バス３０６のデータオフロード経路を示す。図３に表現された実施形態において、ビーム形成経路は、各メッシュユニット３０２が、その４つのすぐ隣接するメッシュユニット３０２のそれぞれにそのデータストリームを送出できるようにする。例えば、列／行位置（ｎ、ｍ）に配置されたメッシュユニット３０２は、隣接する列（ｎ−１、ｍ）及び（ｎ＋１、ｍ）におけるそのネイバーと同様に、隣接する行（ｎ、ｍ−１）及び（ｎ、ｍ＋１）におけるそのネイバーとビーム形成データを直接通信してもよい。また、図示の実施形態において、所与の列に配置されたメッシュユニット３０２は、共通データ出力バス３０６を共有する。しかしながら（例えば行又は他の配置による）、データ出力バス３０６を共有するための他の配置もまた考えられる。

[0046] 代替実施形態において、１つ又は複数の（例えば２つ以上の且つ幾つかの実施形態において各）メッシュユニット３０２が、追加のネイバーとビーム形成データを直接通信してもよい。例えば、図４に示されているように、列／行位置（ｎ、ｍ）に配置されたメッシュユニット３０２は、「対角線上に」配置されたネイバーと追加的に通信する。従って少なくとも１つの（２つ以上の且つ幾つかの実施形態において各）メッシュユニット３０２は、８つの隣接するメッシュユニット３０２とビーム形成データを通信する。しかしながら、他の相互接続方式もまた考えられることが認識されよう。例えば、より一般的な実施形態において、メッシュユニット３０２は、近さと無関係に、１つ又は複数の追加メッシュユニット３０２とビーム形成データを通信してもよい。

[0047] 明確且つ単純にするために、データ信号経路だけが、図３及び図４に表現されている。即ち、制御信号経路などの他の接続部は、図３及び図４に表現されず、その代わりに以下で更に詳細に示されている。

[0048] ここで図５を参照すると、個別マイクロビーム形成器メッシュユニット３０２の概略ブロック図が示されている。図５に示されている実施形態は、図３の構成に対応し、メッシュユニット３０２は、４つの隣接するメッシュユニット３０２とビーム形成データを通信する。図５に特に示されているように、４つの隣接するメッシュユニット３０２からの入射ビーム形成データは、信号data_in[0]、data_in[1]、data_in[2]、及びdata_in[3]によって表される。それに応じて、４つの隣接するメッシュユニット３０２への出射ビーム形成データは、信号data_out[0]、data_out[1]、data_out[2]、及びdata_[3]によって表される。図４におけるようなトポロジ用の所与のメッシュユニット３０２への／からの追加のデータ入力及び出力（例えばdata_in[0]...data_in[7]、data_out[0]...data_out[7]）が存在するであろうことを認識されたい。この非限定的な例において、各メッシュユニット３０２は、信号adc_inによって表される、対応するトランスデューサ要素からの自らのデジタル化チャネルデータと同様に、自らへの別のビーム形成データ入力として定数「０」を更に受信する。図３における前述のデータ出力バス３０６は、矢印bus_in及びbus_outによって図５に表されている。ビーム形成データ経路及びオフロードデータ経路に加えて、図５はまた、各メッシュユニット３０２への入力として受信される制御信号を表現する。以下で更に詳細に説明されるこれらの制御信号は、sel_0、sel_1、read_sel、write_sel、bus_sel、及びclk/rstを含む。

[0049] 図３及び図５のマイクロビーム形成メッシュユニット３０２の動作は、図６に関連して更に理解され得、図６は、マイクロビーム形成メッシュユニットアーキテクチャを更に詳細に示す。図６に示され、且つ上記で説明されたように、少なくとも１つの（例えば２つ以上の且つ幾つかの実施形態において各）メッシュユニット３０２は、デジタルマイクロビーム形成器メッシュユニット制御信号ブロック６００によってメッシュユニット３０２に集合的に供給される１つ又は複数の遅延メッシュユニット制御信号によって制御されてもよい。ブロック６００は、単一基板超音波装置に結合されるが、それとは統合されない１つ又は複数のコンピューティング装置などの１つ又は複数の「オフチップ」コンポーネントによって、又は１つ又は複数のオンチップ及び１つ又は複数のオフチップコンポーネントによって、遅延メッシュユニット３０２が統合される単一基板装置に統合された１つ又は複数の「オンチップ」コンポーネントを用いて実現されてもよい。

[0050] 図６に更に示されているように、メッシュユニット３０２は、デジタル遅延ユニット６０２及び算術論理ユニット（例えば加算器、減算器又は他のブール論理装置）６０４を含む。第１のマルチプレクサ６０６は、６つのデータ入力信号adc_in、data_in[0]、data_in[1]、data_in[2]、data_in[3]、及び「０」のどれが、第１の入力として加算器６０４に直接送られるかを制御信号sel_0を介して選択するように構成される。第２のマルチプレクサ６０８は、同じ６つのデータ入力信号adc_in、data_in[0]、data_in[1]、data_in[2]、data_in[3]、及び「０」のどれが、加算器６０４への第２の入力としてデジタル遅延ユニット６０２に供給されるかを、それらの遅延バージョンを送る前に制御信号sel_1を介して選択する。加えて、第３のマルチプレクサ６１０（「出力Ｍｕｘ」）が、共有データ出力バス（bus_in/bus_out）上にデータを注入する適切な期間を動的に選択するために、データオフロードコントローラとして用いられる。

[0051] 本質的に、マイクロビーム形成メッシュユニット３０２の動作は、（ネイバーノードから又はローカルチャネルＡＤＣから選択された）第１のデータ入力ストリーム６１２を遅延させることと、結果としての遅延された第１のデータ入力ストリーム６１２’を（ネイバーノードから又はローカルチャネルＡＤＣから選択された）第２のデータ入力ストリーム６１４と加算することと、結果としての加算されたデータストリーム６１６をネイバーノード（それらのどれが、それ自体の遅延計算用に、結果としての入力ストリームを用いても用いなくてもよい）のそれぞれに送信することと、である。この能力は、漸増的に微細な遅延プロファイルの構成を可能にする。隣接するトランスデューサ要素間の最大遅延が、アレイアパーチャ内のユニットにわたる、且つ更にはサブアレイにわたる最大遅延より著しく小さいので、比較的小さな遅延ユニットが実現され得る。デジタル遅延ユニット６０２の動作は、ＡＤＣ入力サンプリングレートに釣り合ってもよい。任意選択的に、より微細な分解能が、これらの遅延用に望ましくなり得、それは、ＡＤＣの後に補間器（図示せず）を含むことによって、又はより微細なクロック（計算資源において一層低コストである）を用いてＡＤＣのサンプリング位相を選択することによって実現されてもよい。この微細な遅延は、デジタル遅延ユニット６０２を制御する制御信号（write_sel、read_sel）と同様に、固定されるか又は動的であってもよい。

[0052] 表現されている例示的な実施形態において、デジタル遅延ユニット６０２は、バッファ６１８と、第１のデータ入力ストリーム６１２が書き込まれることになるバッファ６１８における位置を（write_sel制御信号に応じて）制御するように構成された書き込み選択回路構成６２０と、遅延された第１のデータ入力ストリーム６１２’（即ち、第２のデータ入力ストリーム）として加算器６０４に供給される信号を読み出す基となるバッファ６１８における位置を（read_sel制御信号に応じて）制御するように構成された読み出し選択回路構成６２２と、を含む。デジタル遅延ユニット６０２が、遅延ユニットのただ１つの可能な実施形態を表すこと、及び遅延ユニットが、任意の他の適切な方法で実現されてもよい（本明細書で説明される技術の態様が、この点で制限されないので）ことを認識されたい。

[0053] 幾つかの実施形態において、バッファ６１８は、シフトレジスタとして実現されてもよい。かかる実施形態において、書き込み選択回路構成６２０及び読み出し選択回路構成６２２のそれぞれは、入力信号を書き込むべき、且つ出力信号を読み出すべきバッファ６１８における位置を選択するようにそれぞれ構成された１つ又は複数のマルチプレクサを用いて実現されてもよい。他の実施形態において、バッファ６１８は、アドレス指定可能メモリとして実現されてもよい。かかる実施形態において、書き込み選択回路構成６２０及び読み出し選択回路構成６２２のそれぞれは、入力信号を書き込むべき、且つ出力信号を読み出すべきバッファ６１８における位置を選択するために１つ又は複数のポインタを用いるように構成されてもよい。ポインタは、任意の適切な方法で増加されてもよい。何故なら、本明細書で提供される技術の態様が、この点で制限されないからである。バッファ６１８が、シフトレジスタ又はアドレス指定可能なメモリとして実現されることに制限されず、且つ任意の他の適切な方法で実現されてもよいことを更に認識されたい。バッファ６１８が実現される方法にかかわらず、バッファ６１８は、任意の適切なサイズの入力信号を格納するように構成されてもよい。１つの非限定的な例として、バッファ６１８は、１０以下の値、２０以下の値、３０以下の値、５０以下の値、１００以下の値、１０〜１００の値、５０〜５００の値、１００〜１０００の値、５００〜１０００の値、又は任意の他の適切な数の値を格納するように構成されてもよい。今度は各値は、任意の適切なビット数（例えば１ビット、２ビット、４ビット、８ビット、１６ビット、３２ビット、６４ビット、１２８ビット、２５６ビット等）からなってもよい。

[0054] より広く言えば、デジタル遅延ユニット６０２は、メモリ（レジスタ、キャッシュ又は共有メモリのセットであろうとなかろうと）と、データが、ラウンドロビン方法（他の用語には、周期実行又は協調的マルチタスキング方法が含まれる）でメモリに書き込まれ且つそこから検索される制御論理と、で例示されてもよい。例えば、管理制御論理と動作方式との間の相対的な選択は、例えば、電力、タイミング、又は他のインフラストラクチャの考慮などの特性間のトレードオフとして決定されてもよい。一実施形態において、スケジューリング制御は、書き込まれているデータ用の書き込みポインタ及び読み出されているデータ用の読み出しポインタを増加させることによって達成されてもよい。書き込みポインタ及び読み出しポインタは、制御論理において共同で又は独立して増加されてもよい。幾つかの実施形態において、データは、書き込みセレクタを用いてバッファに配置することができ、次にバッファにおいて、データは、周知の速度でバッファを通して移動し、且つバッファにおける或るポイントで読み出しセレクタによって検索され得る。ハイブリッドアプローチが、トレードオフのバランスを取るために選択されてもよいことが理解される。

[0055] 更に、制御論理は、読み出し及び書き込み動作間の任意の量の遅延（例えばサイクル数）を実現してもよい。一実施形態において、データは、新しいデータがデジタル遅延ユニット６０２に書き込まれるときに、上書きされてもよい。別の実施形態において、データは、それがデジタル遅延ユニット６０２から読み出されるときに、削除されてもよい。従って、デジタルマイクロビーム形成遅延の全体的な数を実現することは、「簿記」の問題と見なされてもよい。デジタルマイクロビーム形成遅延は、全ての要素間の固定遅延であるように制御されてもよく、又は取得時間内に動的に変化してもよい。これらの場合において、デジタルコントローラは、チャネルデータの幾何学的な位置に基づいて、又は多項式若しくはハイブリッド機能性などのモデルの更新にさえ基づいて、相対遅延を計算することができる。

[0056] 明確には示されていないが、制御論理はまた、ＡＤＣサンプリングレート分解能よりも微細な遅延時間分解能でプログラムされるシステムクロックでＡＤＣサンプリングをトリガすることによって、多相トリガされたＡＤＣを制御してもよい。これは、ハードウェアサンプル制御によって組み込まれる補間サンプリング遅延を効果的に可能にする。ハードウェアにおいて設計された微細な遅延線は、ＡＤＣがサンプル変換を行う一層大きなサンプリング間隔の期間間の時間間隔を細分してもよい。プログラム可能なレジスタセットは、ＡＤＣサンプル変換をトリガすべき特定の細分された時間間隔用に選択された微細な遅延線を制御してもよい。一般に、サンプル変換は、より大きなサンプリング周期より短いであろう。しかし複数のＡＤＣが、信号を多重化し、且つより短いサンプリング周期を達成するために、一斉に用いられてもよいことが理解される。制御アーキテクチャの可能な１つの特徴は、所望の蓄積された遅延を一緒に達成するために、粗遅延制御で微細な遅延制御の構成要素を細分する能力である。これを達成する幾つかの方法が存在するが、１つの有利なアプローチは、部分ベース２を用いることであってもよく、その場合に、最下位ビットセットが、部分的な（より微細な）遅延を表し、最上位ビットセットが、粗遅延を表す。このように、遅延の統一されたデジタル計算は、追加の計算又はハードウェアオーバヘッドなしに用いることができる。

[0057] 書き込み及び／又は読み出しが、システム又はＡＤＣクロックサイクル毎に、任意の１つ又は複数のメモリ位置において１回又は複数回実行されてもよいことを更に認識されたい。複数の書き込み及び／又は読み出しを備えた例示的な１つのシナリオは、サンプル間で補間を実行する場合である。データが補間される場合に、２つ以上のサンプルが、補間計算を行うために用いられてもよい。各サンプルは、多重読み出し／書き込みアクセスで、ローカルに又はデジタルデータパイプライン内に記憶されてもよい。名目上、データは、待ち行列方式（先入れ先出しＦＩＦＯ）で書き込まれ読み出されてもよい。また、マルチ入力マルチ出力（ＭＩＭＯ）、シングル入力マルチ出力（ＳＩＭＯ）、又はマルチ入力シングル出力（ＭＩＳＯ）書き込み−読み出し方法が、アーキテクチャ内で用いられてもよい。

[0058] アナログマイクロビーム形成の概念が、デジタルマイクロビーム形成するアプローチと結合されてもよく、その場合に、アナログ回路構成を通した信号データのアナログ結合が、ＡＤＣ及びデジタルマイクロビーム形成器に先行することが更に理解される。ＡＤＣに先行する信号のアナログ結合のかかる１つの例は、（交差結合スイッチ特許に関連する）符号付き平均化増幅器である。別のかかる例は、マルチステージマイクロビーム形成器の第１のステージを実行するためにタイミング制御回路構成を備えたスイッチドキャパシタ記憶アレイであり、後続のビーム形成ステージは、デジタル的に達成される。

[0059] マイクロビーム形成メッシュユニット３０２の加算（又は他の動作、例えば多重化、パイプライン化、及び／又はバッファリング）される特定の数は、計算を実行するために用いられるクロックサイクル数にかかわらず、思い通りに変化してもよい。例えば図７及び図８は、代替実施形態による、図４のマイクロビーム形成メッシュユニット３０２の動作を示す概略図である。図表を簡単にするために、他の実施形態に対して同様のコンポーネントは、同様の参照番号で示されている。前に説明された実施形態との比較として、メッシュユニット３０２は、９つのデータ入力信号adc_in、data_in[0]、data_in[1]、data_in[2]、data_in[3]、data_in[4]、data_in[5]、data_in[6]、data_in[7]、及び「０」のどれが、第３のデータ入力ストリーム８０４として加算器６０４に直接送られるかを制御信号sel_2を介して選択する追加マルチプレクサ８０２（図７）を含む。追加のメッシュデータ内部接続が、様々な構成のサブアレイ要素にわたるビーム形成を可能にする。

[0060] マルチサイクル動作は、時間多重方法で、多重ソースからマルチプレクサへの入力を受信するアーキテクチャにおいて実行されてもよい。これは、３入力変形の代替として用いることができる。かかるシナリオにおいて、メッシュユニット３０２に供給されるシステムクロック周波数は、ＡＤＣレートの速度より高い速度で進んでいる。例えば、システムクロックレートは、ＡＤＣレートの周波数の２倍であってもよく、ＡＤＣ入力は、第１の奇数サイクル用に提供され、別のネイバーの入力データは、第２の偶数サイクル用に提供される。制御論理は、複数の入力間の加算（又はＡＬＵ）ハードウェアを効果的に再利用するために、必要に応じて奇数及び偶数サイクルデータを組み合わせてもよい。このシナリオにおいて、ＡＤＣクロックレートの２倍であるシステムクロックレートで動作している図６におけるアーキテクチャのハードウェアは、ＡＤＣサンプル毎に２ペアまでの値を一緒に加算することができるか、又は任意選択的に制御論理を介して、３つの値を一緒に加算するアキュムレータとして動作することができる。同様に図８におけるアーキテクチャのハードウェアは、ＡＤＣクロックサイクル毎に５つの値まで加算するように制御することができる。追加ＡＬＵ演算（加算器、減算器、マルチプライヤ等）の任意のセットが、マルチ入力並列化を促進するためにユニットに追加され得ることが理解される。

[0061] 特定のメッシュユニットアーキテクチャにかかわらず、例として、デジタルマイクロビーム形成器１０８のサブアレイは、データが、より多くの遅延を伴うノードから移動し、且つより少ない遅延を伴うノードに集まるように、動的に構成されてもよい。反対に、より少ない遅延を伴うノードは、より多くの遅延を伴うノードに集まることか可能である。この時点で、データは、或る他のメカニズムによってオフロードされてもよい。より具体的には、サブアレイにおける最終集約ノードからデータを引き出すために、別のデータ経路が、他のサブアレイビーム形成器を邪魔せずにデータを流すために用いられる。例示的な実施形態において、オフロードデータバス（bus_out）が用いられ、そのバスは、マイクロビーム形成パイプラインより高いデータレートで動作してもよい。従って、複数のサブアレイが、同じデータオフロードバスを共有し得る。この実例において、データオフロード経路のショアリングの時間を適切に調整するために、注意深い制御が、出力マルチプレクサ６１０用のbus_sel制御信号に対して実行されるべきである。更により多くのサブアレイが、経路を共有する必要があるという場合に、複数のデータオフロード経路がまた実現され得る。

[0062] ここで図９を参照すると、図３のメッシュベースのデジタルマイクロビーム形成器１０８の概略図が再現され、且つ４つの個別マイクロビーム形成器メッシュユニット３０２の組み合わせを用いて動的に構成される例示的なサブアレイを示すために強調される。サブアレイにおけるメッシュユニット３０２の特定の番号及び配置が、単に例示的であることを再び認識されたい。ここで、サブアレイに構成された４つのメッシュユニット３０２は、陰影を付けられ、且つNODE1、NODE2、NODE3、及びNODE4（各ノード／メッシュユニット３０２は、特定のＡＤＣチャネルに対応する）としてラベル付けされる。更に、この例において、デジタルマイクロビーム形成器サブアレイは、次の動作を実行するように構成される。即ち、NODE1は、それ自体のチャネルデータを受信し、チャネルデータの遅延バージョンを出力するが、その遅延チャネルデータを別のメッシュユニットからのデータとは加算しない。NODE1の出力データは、NODE2に入力され、NODE2はまた、それ自体のチャネルデータを受信し、それ自体のチャネルデータの遅延バージョンを生成し、且つそれをNODE1の出力データと加算する。次に、NODE2からのこの加算された出力データは、NODE3に入力される。同様に、NODE3は、それ自体のチャネルデータを受信し、それ自体のチャネルデータの遅延バージョンを生成し、且つそれをNODE2の出力データと加算する。次に、NODE3からの加算された出力データは、NODE4に入力される。最後に、NODE4は、それ自体のチャネルデータを受信し、且つそれをNODE3の出力データと加算する。この実例において、NODE4の出力は、サブアレイの出力であり、且つデータ出力バス３０６上でオフロードされる。

[0063] 図９の例示的なサブアレイにおける１つ又は複数の（例えば各）メッシュユニット３０２（ノード）が、所与の遅延及び和演算をどのように実行するかの例を更に示すために、図１０〜１３が参照されてもよい。図１０〜１３に表現された実施形態は、次の例示的なマイクロビーム形成された出力をどのように実現するかに関する変形を提示する。
[0064] 出力（ｔ）＝ＡＤＣ_４（ｔ）＋ＡＤＣ_３（ｔ−５）＋ＡＤＣ_２（ｔ−９）＋ＡＤＣ_１（ｔ−１２）
[0065] この式において、ＡＤＣ_４は、図９におけるNODE4のチャネルデータであり、ＡＤＣ_３は、NODE3のチャネルデータであり、ＡＤＣ２は、NODE2のチャネルデータであり、ＡＤＣ_１は、NODE1のチャネルデータである。上記の式から注目されるように、実例となるサブアレイは、ＡＤＣ_３データ用の５のオフセット遅延、ＡＤＣ_２データ用の９のオフセット遅延、及びＡＤＣ_１データ用の１２のオフセット遅延とＡＤＣ_４データの遅延のないバージョンを加算するように構成される。また図１０〜１３から注目されるように、この機能は、サブアレイにおける４つの接続されたノード用の相異なる遅延設定値を用いて達成される。例えば、NODE1用のオフセット遅延は１であり、NODE2用のオフセット遅延は２であり、NODE3用のオフセット遅延は４であり、NODE4用のオフセット遅延は５である。各ノード用の遅延設定値は、説明される実施形態において固定されるが、時変遅延設定値もまた、１つ又は複数のノード用に実現されてもよいことを認識されたい。図示の例は、遅延が、ノード内で順番にどのように蓄積され得るかを示し、その場合に、NODE1用のオフセット遅延は、他のノードに対して最大遅延量を表し、NODE4用のオフセット遅延は、他のノードに対して最小遅延量を表す。追加遅延が、特に構成されたサブアレイの一部でないノードの前に及び／又は後に追加されてもよいこともまた認識されたい。

[0066] ここで特に図１０を参照すると、図９に示されているサブアレイによって実行される上記の遅延動作の１つの可能な実装形態を示す概略図が示されている。この実施形態において、サブアレイにおけるそれぞれのノードの各遅延ユニット６０２への入力データストリームは、遅延ユニット６０２のバッファにおける第１の位置に供給される。更に、各ノード内において、加算器６０４に供給される各遅延ユニット６０２の出力は、その遅延ユニット６０２用に設定されたローカル遅延に対応するバッファにおける位置から取られる。従って、例示的な実施形態において、NODE1用の遅延ユニット６０２は、１つのローカル遅延を有する。何故なら、それへの入力データが、１つの遅延要素を通してシフトするからである。NODE2用の遅延ユニット６０２は、２つのローカル遅延を有する。何故なら、それへの入力データが、２つの遅延要素を通してシフトするからである。NODE3用の遅延ユニット６０２は、４つのローカル遅延を有する。何故なら、それへの入力データが、４つの遅延要素を通してシフトするからである。NODE4用の遅延ユニット６０２は、５つのローカル遅延を有する。何故なら、それへの入力データが、１つの遅延要素を通してシフトするからである。従って、概略図の点検によって、ＡＤＣ_１チャネルデータが、合計１２の遅延要素用に、NODE1バッファの１つの遅延要素を通して、NODE2バッファの２つの遅延要素を通して、NODE3バッファの４つの遅延要素を通して、且つNODE4バッファの５つの遅延要素を通してシフトすることが分かる。加えて、ＡＤＣ_２チャネルデータは、合計９つの遅延要素用に、NODE3バッファの４つの遅延要素を通して、且つNODE4バッファの５つの遅延要素を通してシフトする。ＡＤＣ_３チャネルデータは、NODE4バッファの５つの遅延要素を通してシフトし、一方でＡＤＣ_４チャネルデータは、遅延されずに出力データバスに進む。

[0067] 図１１は、図１０のサブアレイ構成の変形を示す。この実施形態において、サブアレイにおけるそれぞれのノードの各遅延ユニット６０２への入力データストリームは、その遅延ユニット６０２によって提供されるローカル遅延に対応する位置に供給される。更に、各ノード内において、加算器６０４に供給される各遅延ユニット６０２の出力は、バッファにおける最後の位置から取られる。しかしながら、データが書き込まれる、且つデータが読み出される基となる遅延ユニット６０２のバッファにおける位置にかかわらず、図１０及び図１１の遅延及び和機能は同じである。

[0068] 図１２及び図１３は、バッファを通してデータをシフトする代わりに読み出し及び書き込みポインタのシフティングを用いることによって、同じマイクロビーム形成された出力を実現する更に別の例を示す。図１２は、時刻ｔ＝ｘにおけるポインタ位置を示し、一方で図１３は、時刻ｔ＝ｘ＋１におけるポインタ位置を示す。この例示的な実施形態において、バッファ６１８は、アドレス位置０００〜１１１を備えた８レジスタバッファとして表現される。しかしながら、相異なる大きさにされたバッファが用いられてもよいことが認識されよう。各遅延ユニット６０２のローカル遅延は、読み出し及び書き込みポインタ位置間の差によって設定される。従って例えばNODE1用に、書き込み選択ポインタアドレスは、１だけ読み出し選択ポインタアドレスをリードする。NODE2用に、書き込み選択ポインタアドレスは、２だけ読み出し選択ポインタアドレスをリードする。NODE3用に、書き込み選択ポインタアドレスは、３だけ読み出し選択ポインタアドレスをリードする。NODE4用に、書き込み選択ポインタアドレスは、読み出し選択ポインタアドレスを４だけリードする。

[0069] 更に図１２と図１３との間の状態における遷移は、読み出し及び書き込みポインタが、両方とも１モジュロだけ増加されることを示し、それは、循環バッファ用に使用されるアドレス指定方式にとって実情であり得る。用いられるアドレス指定方式が、１つ又は多くの相異なるユニット間のメモリ位置を一緒に再利用する任意のタイプのアドレス指定論理であってもよいことが認識されよう。後者の場合は、メモリを必要とするユニット間のメモリの固定メモリ量を分配するために特に有用である。モジュロを用いて定数値だけ読み出し及び書き込みポインタの両方を増加させることは、一定遅延を例示する。しかしながら、動的遅延もまた、他より多く又は少なくポインタの１つを定期的に増加させることによって構成されてもよい。かかる変更は、コントローラの論理において実現され、且つ飛行時間幾何学又は或る他の動的時間遅延モデルに基づいてもよい。

[0070] 従って認識されるように、上記のメッシュベースのデジタルマイクロビーム形成アーキテクチャ実施形態は、動的に調整可能で漸増的に微細な遅延プロファイルの構築を可能にする。隣接するトランスデューサ要素間の最大遅延が、アレイアパーチャ内のユニットにわたる、且つサブアレイにさえわたる最大遅延より著しく小さいので、比較的小さな遅延ユニットが実現され得る。

[0071] 本明細書で説明される技法は、例示的であり、本開示に対する何か特定の制限を意味するように解釈されるべきではない。様々な代替、組み合わせ、及び修正が、本開示から当業者によって考案され得ることを理解されたい。例えば、本明細書で説明されるプロセスに関連するステップは、ステップ自体による別段の指定又は指図がない限り、任意の順序で実行することができる。本開示は、添付の特許請求の範囲の範囲内に入る全てのかかる代替、修正、及び変形を包含するように意図されている。

[0072] 本出願の態様によれば、超音波トランスデューサアレイのサブアレイ内でビーム形成を実行するように構成されたデジタルマイクロビーム形成器を含む超音波装置が提供される。

[0073] 本出願の態様によれば、超音波装置を備えたビーム形成を実行する方法であって、超音波トランスデューサアレイの個別のサブアレイ内のビーム形成を含む方法が提供される。幾つかの実施形態において、方法は、サブアレイにわたるビーム形成を更に含む。幾つかの実施形態において、個別のサブアレイ内のビーム形成は、デジタル的なビーム形成を含む。

Claims (35)

1. 超音波システム用のデジタルマイクロビーム形成機器であって、
   複数の相互接続ノードであって、１つ又は複数のノードが、前記超音波システムの少なくとも１つのチャネルに対応する複数の相互接続ノードと、
   対応するビーム形成データ経路を介して、１つ又は複数の他のノードとデータを通信するように構成された１つ又は複数のノードと、
   １つ又は複数の他のノードによって共有されるデータ出力バスに結合された１つ又は複数のノードと、
   を含むデジタルマイクロビーム形成機器。
2. １つ又は複数のノードが、少なくとも４つの隣接ノードとデータを通信する、請求項１に記載の機器。
3. １つ又は複数のノードが、少なくとも８つの隣接ノードとデータを通信する、請求項１に記載の機器。
4. １つ又は複数のノードが、
   デジタル遅延ユニットであって、複数のビーム形成データ入力の第１の選択された１つに結合された入力を有するデジタル遅延ユニットと、
   算術論理ユニットであって、ビーム形成データ出力を生成するために、前記複数のビーム形成データ入力の第２の選択された１つと前記デジタル遅延ユニットの出力を組み合わせるように構成された算術論理ユニットと、
   を更に含む、請求項１に記載の機器。
5. １つ又は複数のノードが、
   前記複数のビーム形成データ入力の１つを選択するように構成された第１のマルチプレクサと、
   前記複数のビーム形成データ入力の１つを選択するように構成された第２のマルチプレクサであって、前記第１のマルチプレクサ及び前記第２のマルチプレクサが、独立制御信号によって制御される第２のマルチプレクサと、
   を更に含む、請求項４に記載の機器。
6. １つ又は複数のノードが、前記ビーム形成データ出力を前記データ出力バスに選択的に結合するように構成された第３のマルチプレクサを更に含む、請求項５に記載の機器。
7. 前記ビーム形成データ出力が、１つ又は複数の他のノードへの入力を含む、請求項４に記載の機器。
8. 前記デジタル遅延ユニットが、
   バッファと、
   データ入力ストリームが書き込まれることになる前記バッファにおける第１の位置を制御するように構成された書き込み選択回路構成と、
   遅延データ入力ストリームとして前記算術論理ユニットに供給されるデータを読み出す基となる前記バッファにおける第２の位置を制御するように構成された読み出し選択回路構成と、
   を更に含む、請求項４に記載の機器。
9. 前記デジタル遅延ユニットが、前記バッファの１つ又は複数の遅延要素を通して前記データ入力ストリームをシフトするように構成される、請求項８に記載の機器。
10. 前記デジタル遅延ユニットが、
    バッファと、
    データ入力ストリームが書き込まれることになる前記バッファにおける第１の位置を制御するように構成された書き込み選択回路構成と、
    遅延データ入力ストリームとして前記算術論理ユニットに供給されるデータを読み出す基となる前記バッファにおける第２の位置を制御するように構成された読み出し選択回路構成と、
    を更に含む、請求項９に記載の機器。
11. 前記デジタル遅延ユニットが、前記バッファの１つ又は複数の遅延要素を通して前記データ入力ストリームをシフトするように構成される、請求項１０に記載の機器。
12. 前記デジタル遅延ユニットが、読み出し及び書き込みポインタを前記バッファにシフトするように構成される、請求項１０に記載の機器。
13. 前記デジタル遅延ユニットが、読み出し及び書き込みポインタを前記バッファにシフトするように構成される、請求項８に記載の機器。
14. １つ又は複数のノードが、
    デジタル遅延ユニットであって、複数のビーム形成データ入力の第１の選択された１つに結合された入力を有するデジタル遅延ユニットと、
    算術論理ユニットであって、ビーム形成データ出力を生成するために、前記複数のビーム形成データ入力の第２の選択された１つ及び前記複数のビーム形成データ入力の第３の選択された１つと前記デジタル遅延ユニットの出力を組み合わせるように構成された算術論理ユニットと、
    を更に含む、請求項１に記載の機器。
15. １つ又は複数のノードが、
    前記複数のビーム形成データ入力の１つを選択するように構成された第１のマルチプレクサと、
    前記複数のビーム形成データ入力の１つを選択するように構成された第２のマルチプレクサと、
    前記複数のビーム形成データ入力の１つを選択するように構成された第３のマルチプレクサであって、前記第１のマルチプレクサ、前記第２のマルチプレクサ、及び第３のマルチプレクサが、独立制御信号によって制御される第３のマルチプレクサと、
    を更に含む、請求項１４に記載の機器。
16. １つ又は複数のノードが、前記ビーム形成データ出力を前記データ出力バスに選択的に結合するように構成された第４のマルチプレクサを更に含む、請求項１５に記載の機器。
17. 前記ビーム形成データ出力が、１つ又は複数の他のノードへの入力を含む、請求項１４に記載の機器。
18. 超音波システムであって、
    超音波トランスデューサ及び集積回路構成を自らの上に形成した金属酸化膜半導体（ＭＯＳ）ダイであって、前記集積回路構成が、複数の相互接続ノードを有するデジタルマイクロビーム形成機器を更に含み、１つ又は複数のノードが、前記超音波システムの少なくとも単一チャネルに対応する金属酸化膜半導体（ＭＯＳ）ダイと、
    対応するビーム形成データ経路を介して、１つ又は複数の他のノードとデータを通信するように構成された１つ又は複数のノードと、
    を含む超音波システム。
19. １つ又は複数のノードが、少なくとも４つの隣接ノードとデータを通信する、請求項１８に記載のシステム。
20. １つ又は複数のノードが、少なくとも８つの隣接ノードとデータを通信する、請求項１８に記載のシステム。
21. １つ又は複数のノードが、
    デジタル遅延ユニットであって、複数のビーム形成データ入力の第１の選択された１つに結合された入力を有するデジタル遅延ユニットと、
    算術論理ユニットであって、ビーム形成データ出力を生成するために、前記複数のビーム形成データ入力の第２の選択された１つと前記デジタル遅延ユニットの出力を組み合わせるように構成された算術論理ユニットと、
    を更に含む、請求項１８に記載のシステム。
22. １つ又は複数のノードが、
    前記複数のビーム形成データ入力の１つを選択するように構成された第１のマルチプレクサと、
    前記複数のビーム形成データ入力の１つを選択するように構成された第２のマルチプレクサであって、前記第１のマルチプレクサ及び第２のマルチプレクサが、独立制御信号によって制御される第２のマルチプレクサと、
    を更に含む、請求項２１に記載のシステム。
23. １つ又は複数のノードが、前記ビーム形成データ出力を前記データ出力バスに選択的に結合するように構成された第３のマルチプレクサを更に含む、請求項２２に記載のシステム。
24. 前記ビーム形成データ出力が、前記１つ又は複数の他のノードのそれぞれへの入力を含む、請求項２１に記載のシステム。
25. 前記デジタル遅延ユニットが、
    バッファと、
    データ入力ストリームが書き込まれることになる前記バッファにおける第１の位置を制御するように構成された書き込み選択回路構成と、
    遅延データ入力ストリームとして前記算術論理ユニットに供給されるデータを読み出す基となる前記バッファにおける第２の位置を制御するように構成された読み出し選択回路構成と、
    を更に含む、請求項２１に記載のシステム。
26. 前記デジタル遅延ユニットが、前記バッファの１つ又は複数の遅延要素を通して前記データ入力ストリームをシフトするように構成される、請求項２５に記載のシステム。
27. デジタル遅延ユニットが、読み出し及び書き込みポインタを前記バッファにシフトするように構成される、請求項２５に記載のシステム。
28. １つ又は複数のノードが、
    デジタル遅延ユニットであって、複数のビーム形成データ入力の第１の選択された１つに結合された入力を有するデジタル遅延ユニットと、
    算術論理ユニットであって、ビーム形成データ出力を生成するために、前記複数のビーム形成データ入力の第２の選択された１つ及び前記複数のビーム形成データ入力の第３の選択された１つと前記デジタル遅延ユニットの出力を組み合わせるように構成された算術論理ユニットと、
    を更に含む、請求項１８に記載のシステム。
29. １つ又は複数のノードが、
    前記複数のビーム形成データ入力の１つを選択するように構成された第１のマルチプレクサと、
    前記複数のビーム形成データ入力の１つを選択するように構成された第２のマルチプレクサと、
    前記複数のビーム形成データ入力の１つを選択するように構成された第３のマルチプレクサであって、前記第１のマルチプレクサ、第２のマルチプレクサ、及び第３のマルチプレクサが、独立制御信号によって制御される第３のマルチプレクサと、
    を更に含む、請求項２８に記載のシステム。
30. １つ又は複数のノードが、前記ビーム形成データ出力を前記データ出力バスに選択的に結合するように構成された第４のマルチプレクサを更に含む、請求項２９に記載のシステム。
31. 前記ビーム形成データ出力が、前記１つ又は複数の他のノードのそれぞれへの入力を含む、請求項２８に記載のシステム。
32. １つ又は複数のノードが、１つ又は複数の他のノードによって共有されるデータ出力バスに結合される、請求項２８に記載のシステム。
33. 前記デジタル遅延ユニットが、
    バッファと、
    データ入力ストリームが書き込まれることになる前記バッファにおける第１の位置を制御するように構成された書き込み選択回路構成と、
    遅延データ入力ストリームとして前記算術論理ユニットに供給されるデータを読み出す基となる前記バッファにおける第２の位置を制御するように構成された読み出し選択回路構成と、
    を更に含む、請求項２８に記載のシステム。
34. 前記デジタル遅延ユニットが、前記バッファの１つ又は複数の遅延要素を通して前記データ入力ストリームをシフトするように構成される、請求項３３に記載のシステム。
35. デジタル遅延ユニットが、読み出し及び書き込みポインタを前記バッファにシフトするように構成される、請求項３３に記載のシステム。
    

Images