[go: up one dir, main page]

JP2020155530A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2020155530A
JP2020155530A JP2019051304A JP2019051304A JP2020155530A JP 2020155530 A JP2020155530 A JP 2020155530A JP 2019051304 A JP2019051304 A JP 2019051304A JP 2019051304 A JP2019051304 A JP 2019051304A JP 2020155530 A JP2020155530 A JP 2020155530A
Authority
JP
Japan
Prior art keywords
electrode
gallium oxide
oxide substrate
manufacturing
surface roughness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019051304A
Other languages
English (en)
Inventor
周平 市川
Shuhei Ichikawa
周平 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2019051304A priority Critical patent/JP2020155530A/ja
Priority to US16/794,530 priority patent/US20200303225A1/en
Priority to CN202010187749.7A priority patent/CN111725057A/zh
Publication of JP2020155530A publication Critical patent/JP2020155530A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6734—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders specially adapted for supporting large square shaped substrates
    • H01L21/67343—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders specially adapted for supporting large square shaped substrates characterized by a material, a roughness, a coating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】 電極を酸化ガリウム基板にオーミック接触させる。
【解決手段】 半導体装置の製造方法であって、酸化ガリウム基板の表面を酸性またはアルカリ性の薬液に曝して、前記表面の表面粗さを上昇させる工程と、表面粗さを上昇させた前記表面に電極を形成する工程、を有する。この製造方法を用いることによって、表面粗さを上昇させた前記表面に電極が接触する。したがって、電極を酸化ガリウム基板にオーミック接触させることが可能である。
【選択図】図１

Description

本明細書に開示の技術は、半導体装置の製造方法に関する。
特許文献１に開示の半導体装置の製造方法では、酸化ガリウム基板の表面に、Ｔｉからなる電極を形成する。特許文献１には、この構成によれば、電極を酸化ガリウム基板にオーミック接触させることができると説明されている。
特開２００９−０８１４６８号公報
特許文献１のように酸化ガリウム基板の表面に電極を形成しても、電極がオーミック性を示さない場合がある。本明細書では、電極を酸化ガリウム基板にオーミック接触させることが可能な新たな技術を提案する。
本明細書が開示する半導体装置の製造方法は、酸化ガリウム基板の表面を酸性またはアルカリ性の薬液に曝して前記表面の表面粗さを上昇させる工程と、表面粗さを上昇させた前記表面に電極を形成する工程、を有する。
このように表面粗さを上昇させた酸化ガリウム基板の表面に電極を形成することで、電極を酸化ガリウム基板にオーミック接触させることができる。
実施形態の製造方法を示すフローチャート。 特性測定用の電極パターンを示す平面図。 特性測定結果を示すグラフ。
以下に、実施形態の半導体装置の製造方法について説明する。なお、本実施形態の製造方法は、酸化ガリウム（Ｇａ２Ｏ３）基板の表面に電極を形成する処理に特徴を有しているので、以下では電極を形成する処理について説明する。図１は、電極を形成する処理を示すフローチャートである。
ステップＳ２では、洗浄液によって酸化ガリウム基板の表面を洗浄する洗浄工程を実施する。ここでは、洗浄液として、塩酸過水（すなわち、塩酸（ＨＣｌ）と過酸化水素（Ｈ２Ｏ２）を含む水溶液）を用いる。例えば、塩酸を３５〜３７ｗｔ％、過酸化水素を３０〜３５．５ｗｔ％の割合で含む塩酸過水（塩酸と過酸化水素の体積比５：２の塩酸過水）を用いることができる。一例では、洗浄工程では、８５℃の塩酸過水に酸化ガリウム基板を１０分間ディップすることができる。酸化ガリウム基板の表面が塩酸過水に曝されると、その表面が塩酸過水によってエッチングされる。その結果、酸化ガリウム基板の表面粗さＲａが上昇する。一例では、洗浄前の酸化ガリウム基板の表面粗さＲａが１．２ｎｍであったのに対し、洗浄後の酸化ガリウム基板の表面粗さＲａが２．８ｍであった。このように酸化ガリウム基板の表面粗さＲａが上昇する理由は、酸化ガリウム基板の表面が洗浄液によってエッチングされるときに結晶方位によってエッチングレートが異なるため、酸化ガリウム基板の表面が粗くなるためであると考えられる。塩酸過水による洗浄を行った後に、酸化ガリウム基板を超純水によりリンス洗浄し、その後、窒素ガスをブローして酸化ガリウム基板を乾燥させる。
ステップＳ４では、スパッタリングによって、酸化ガリウム基板の表面に電極を形成する電極形成工程を実施する。ここでは、ステップＳ２において表面粗さＲａが上昇した酸化ガリウム基板の表面に、チタンによって構成された電極を形成する。スパッタリングの方法として、例えば、ＤＣマグネトロンスパッタ法を用いることができる。この場合、スパッタリングの条件として、以下の条件を採用することができる。ターゲットには純チタンを用いることができる。スパッタリングガスとしてアルゴンを用いることができる。酸化ガリウム基板に対する加熱（ステージ加熱）は行わなくてもよい。放電時のガス圧力を０．１〜１．０Ｐａ（例えば、０．２Ｐａ）とすることができる。ターゲットへの投入電力密度を０．１〜５０Ｗ／ｃｍ２（例えば、７．９Ｗ／ｃｍ２）とすることができる。ターゲット表面における最大水平磁場を２００〜１０００Ｇとすることができる。ターゲットと酸化ガリウム基板の間の間隔を、３０〜２００ｍｍとすることができる。このような条件において、酸化ガリウム基板の表面に電極を形成する。例えば、厚さが約２００ｎｍの電極を形成することができる。
次に、電極の特性の評価結果について説明する。図２は、電極の特性を評価するための評価パターンを示している。図２において斜線でハッチングされた領域は、電極２０を示している。電極２０は、円形のクリアランス領域２２によってパターニングされている。電極２０は、クリアランス領域２２によって、第１部分２０ａと第２部分２０ｂに分離されている。クリアランス領域２２には、電極２０が形成されておらず、酸化ガリウム基板が露出している。
なお、クリアランス領域２２は、以下のようにして形成される。まず、クリアランス領域２２が形成される前の電極２０の表面に、スピンコートによってレジストを塗布する。次に、紫外線露光によってクリアランス領域２２の形状のパターンをレジストに転写する。次に、ＴＭＡＨ水溶液（水酸化テトラメチルアンモニウム水溶液）によってレジストをエッチングし、クリアランス領域２２に相当する部分のレジストを除去する。次に、アンモニア水を２８〜３８ｗｔ％、過酸化水素を約３１ｗｔ％の割合で含む混合液によって電極２０をエッチングし、クリアランス領域２２に相当する部分の電極２０を除去する。これによって、図２に示すように電極２０がパターニングされる。
４端子法によって、第１部分２０ａと第２部分２０ｂの間における電流−電圧特性を測定した結果について説明する。電源３０によって第１部分２０ａから酸化ガリウム基板を介して第２部分２０ｂへ任意の電流を流し、電流計３２によって流れる電流を測定するとともに、電圧計３４によって第１部分２０ａと第２部分２０ｂの間の電圧を測定した。図３はその測定結果を示している。図３では、図１のように洗浄工程（ステップＳ２）を行った後に電極形成工程（ステップＳ４）を行って電極２０を形成した場合（洗浄あり：グラフＡ）と、洗浄工程（ステップＳ２）を行わずに電極形成工程（ステップＳ４）を行って電極２０を形成した場合（洗浄無し：グラフＢ）のそれぞれについて、電流−電圧特性を測定した。なお、図３の測定結果は、クリアランス領域２２の内径ｒ１（図２参照）を２４０μｍとし、クリアランス領域２２の外径ｒ２（図２参照）を２６０μｍとした場合の測定結果を示している。
図３に示すように、グラフＡ（洗浄あり）では、電圧と電流が線形の関係となり、電極２０が酸化ガリウム基板にオーミック接触している。グラフＡでは、電気抵抗は約０．１９Ωであった。他方、グラフＢ（洗浄なし）はカーブしており、グラフＢでは電圧と電流が線形の関係とならない。また、グラフＢでは、グラフＡに比べて、電極２０と酸化ガリウム基板の間に電流が流れ難い。グラフＢ（洗浄無し）では、電極２０が酸化ガリウム基板に対してショットキー接触している。このように、洗浄工程（ステップＳ２）を行った後に電極形成工程（ステップＳ４）を行うと、電極２０が酸化ガリウム基板にオーミック接触し、電極２０と酸化ガリウム基板の間の接触抵抗を大幅に低減することができる。洗浄工程によって酸化ガリウム基板の表面粗さを上昇させると電極２０と酸化ガリウム基板との間の接触面積が増加するので、電極２０と酸化ガリウム基板の間の接触抵抗が低下してこれらがオーミック接触し易くなると考えられる。
以上に説明したように、実施形態の製造方法によれば、酸化ガリウム基板にオーミック接触する電極を容易に形成することができる。なお、本明細書が開示する製造方法において、電極形成後に酸化ガリウム基板を加熱するか否かは任意である。上述した実施形態のように、電極形成後に酸化ガリウム基板を加熱しなくても、電極を酸化ガリウム基板にオーミック接触させることが可能である。このため、製造工程における温度制約が少なくなり、より自由に製造工程を構築することができる。例えば、電極形成前に、酸化ガリウム基板の表面に熱に弱い材料（例えば、ポリイミド等）の膜を形成することが可能となる。他方、電極形成後に酸化ガリウム基板を加熱する場合には、電極と酸化ガリウム基板の間の接触抵抗をより低減できる場合がある。
なお、上述した実施形態では、塩酸過水で酸化ガリウム基板の表面をエッチングすることでその表面を荒らしたが、その他の酸性の水溶液によっても酸化ガリウム基板はエッチングされ得る。したがって、洗浄工程（ステップＳ２）の洗浄液として、任意の酸性の水溶液（例えば、リン酸、硝酸、塩酸、硫酸、酢酸、過酸化水素、または、これらの少なくとも１つを含む水溶液）を用いてもよい。また、酸化ガリウム基板は、アルカリ性の水溶液によってもエッチングされ得る。したがって、洗浄工程の洗浄液として、任意のアルカリ性の水溶液（例えば、水酸化ナトリウム、水酸化カリウム、水酸化テトラメチルアンモニウム、または、これらの少なくとも１つを含む水溶液）を用いてもよい。
また、上述した実施形態では、電極形成工程（ステップＳ４）で形成する電極の材料としてチタンを用いたが、チタン以外の材料を用いてもよい。
また、上述した実施形態では、電極形成工程（ステップＳ４）において、ＤＣマグネトロンスパッタ法によって電極を形成した。しかしながら、電極形成工程において、その他のスパッタ法によって電極を形成してもよい。また、電極形成工程において、蒸着等のスパッタ法以外の方法によって電極を形成してもよい。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
なお、本明細書が開示する一例の半導体装置の製造方法においては、前記薬液は、リン酸、硝酸、硫酸、酢酸、過酸化水素、水酸化ナトリウム、水酸化テトラメチルアンモニウムの少なくとも１つを含んでいてもよい。また、前記電極は、チタンを含んでいてもよい。
また、本明細書が開示する一例の半導体装置の製造方法においては、表面粗さを上昇させる工程において酸化ガリウム基板の表面粗さの上昇量が０．５ｎｍ以上であってもよい。また、表面粗さを上昇させる工程の実施後における酸化ガリウム基板の表面粗さが２．５ｎｍ以上であってもよい。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
２０ ：電極
２０ａ ：第１部分
２０ｂ ：第２部分
２２ ：クリアランス領域
３０ ：電源
３２ ：電流計
３４ ：電圧計

Claims (3)

  1. 半導体装置の製造方法であって、
    酸化ガリウム基板の表面を酸性またはアルカリ性の薬液に曝して、前記表面の表面粗さを上昇させる工程と、
    表面粗さを上昇させた前記表面に電極を形成する工程、
    を有する製造方法。
  2. 前記薬液が、リン酸、硝酸、塩酸、硫酸、酢酸、過酸化水素、水酸化ナトリウム、水酸化カリウム、水酸化テトラメチルアンモニウムの少なくとも１つを含む、請求項１の製造方法。
  3. 前記電極が、チタンを含む、請求項１または２の製造方法。
JP2019051304A 2019-03-19 2019-03-19 半導体装置の製造方法 Pending JP2020155530A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019051304A JP2020155530A (ja) 2019-03-19 2019-03-19 半導体装置の製造方法
US16/794,530 US20200303225A1 (en) 2019-03-19 2020-02-19 Method of manufacturing semiconductor device
CN202010187749.7A CN111725057A (zh) 2019-03-19 2020-03-17 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019051304A JP2020155530A (ja) 2019-03-19 2019-03-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2020155530A true JP2020155530A (ja) 2020-09-24

Family

ID=72514654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019051304A Pending JP2020155530A (ja) 2019-03-19 2019-03-19 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20200303225A1 (ja)
JP (1) JP2020155530A (ja)
CN (1) CN111725057A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071657A (ja) * 2002-08-01 2004-03-04 Nec Corp Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体素子の製造方法
JP2005244073A (ja) * 2004-02-27 2005-09-08 National Institute Of Advanced Industrial & Technology 太陽電池及び太陽電池の製造方法
JP2006032736A (ja) * 2004-07-16 2006-02-02 Koha Co Ltd 半導体素子の製造方法
JP2009026914A (ja) * 2007-07-19 2009-02-05 Nippon Light Metal Co Ltd ウェットエッチングにおけるエッチング量の算出方法
WO2013035842A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
WO2013069729A1 (ja) * 2011-11-09 2013-05-16 株式会社タムラ製作所 半導体素子及びその製造方法
CN107993934A (zh) * 2017-12-08 2018-05-04 中国科学院微电子研究所 增强氧化镓半导体器件欧姆接触的方法
JP2018142655A (ja) * 2017-02-28 2018-09-13 株式会社タムラ製作所 ショットキーバリアダイオード

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120167971A1 (en) * 2010-12-30 2012-07-05 Alexey Krasnov Textured coating for thin-film solar cells and/or methods of making the same
US10103282B2 (en) * 2016-09-16 2018-10-16 Nano And Advanced Materials Institute Limited Direct texture transparent conductive oxide served as electrode or intermediate layer for photovoltaic and display applications
US11222985B2 (en) * 2017-02-14 2022-01-11 Mitsubishi Electric Corporation Power semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071657A (ja) * 2002-08-01 2004-03-04 Nec Corp Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体素子の製造方法
JP2005244073A (ja) * 2004-02-27 2005-09-08 National Institute Of Advanced Industrial & Technology 太陽電池及び太陽電池の製造方法
JP2006032736A (ja) * 2004-07-16 2006-02-02 Koha Co Ltd 半導体素子の製造方法
JP2009026914A (ja) * 2007-07-19 2009-02-05 Nippon Light Metal Co Ltd ウェットエッチングにおけるエッチング量の算出方法
WO2013035842A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
WO2013069729A1 (ja) * 2011-11-09 2013-05-16 株式会社タムラ製作所 半導体素子及びその製造方法
JP2018142655A (ja) * 2017-02-28 2018-09-13 株式会社タムラ製作所 ショットキーバリアダイオード
CN107993934A (zh) * 2017-12-08 2018-05-04 中国科学院微电子研究所 增强氧化镓半导体器件欧姆接触的方法

Also Published As

Publication number Publication date
CN111725057A (zh) 2020-09-29
US20200303225A1 (en) 2020-09-24

Similar Documents

Publication Publication Date Title
KR101402989B1 (ko) 기판과의 결합력이 향상된 탄소나노튜브 기반 전계효과트랜지스터 소자의 제조방법 및 이에 의하여 제조된 탄소나노튜브 기반 전계효과트랜지스터 소자
CN108767108A (zh) 霍尔器件制备方法及霍尔器件
JP6144011B2 (ja) 半導体素子
CN108767018B (zh) 一种制作高频GaN基薄膜肖特基器件的外延结构及工艺方法
CN110085668A (zh) 半导体量子芯片及其制作方法
CN107195773B (zh) 空穴型半导体异质结霍尔棒、其制备和使用方法及用途
CN103713252B (zh) 一种GaN基半导体器件欧姆接触高压可靠性的检测方法
JP5344484B2 (ja) ダイヤモンド半導体素子におけるショットキー電極及びその製造方法
JP2020155530A (ja) 半導体装置の製造方法
CN101350311A (zh) AlGaN/GaN MISHEMT器件的制备方法
KR101136518B1 (ko) 나노와이어의 오믹 컨택트 형성방법, 및 그 나노와이어의 제백상수 측정방법
CN101369600A (zh) P型碳化硅器件及其制作方法
CN117080079B (zh) 一种氧化镓肖特基二极管及其制备方法
CN207217593U (zh) 空穴型半导体异质结霍尔棒
CN107104046B (zh) 氮化镓肖特基二极管的制备方法
CN113410382B (zh) 一种铬硅系薄膜电阻及其制备方法
KR101317106B1 (ko) 오믹 컨택 제조방법 및 이에 의하여 제조된 오믹 컨택
JPS59130425A (ja) オ−ミツク電極の製造方法
KR101372352B1 (ko) ｐ-ＧａＮ 오믹 전극 제조방법 및 이에 의하여 제조된 ｐ-ＧａＮ 오믹 전극
KR100459885B1 (ko) 반도체소자의금속전극형성방법
US7183151B2 (en) Method for fabricating field effect transistor
CN108206132A (zh) AlN上的欧姆接触电极结构及其制作方法
CN115979757A (zh) 比接触电阻检测样品的制备方法及比接触电阻检测样品
CN103985741A (zh) 一种基于ald的石墨烯基热电子晶体管及其制备方法
JP2009099613A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221129