[go: up one dir, main page]

JP2020155495A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2020155495A
JP2020155495A JP2019050393A JP2019050393A JP2020155495A JP 2020155495 A JP2020155495 A JP 2020155495A JP 2019050393 A JP2019050393 A JP 2019050393A JP 2019050393 A JP2019050393 A JP 2019050393A JP 2020155495 A JP2020155495 A JP 2020155495A
Authority
JP
Japan
Prior art keywords
insulating layer
oxide layer
semiconductor device
layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019050393A
Other languages
English (en)
Other versions
JP7210344B2 (ja
Inventor
智明 澤部
Tomoaki Sawabe
智明 澤部
信美 斉藤
Nobumi Saito
信美 斉藤
淳司 片岡
Junji Kataoka
淳司 片岡
上田　知正
Tomomasa Ueda
知正 上田
池田　圭司
Keiji Ikeda
圭司 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019050393A priority Critical patent/JP7210344B2/ja
Priority to US16/563,307 priority patent/US11024719B2/en
Priority to TW108145232A priority patent/TWI756599B/zh
Priority to CN201911372803.9A priority patent/CN111710724B/zh
Publication of JP2020155495A publication Critical patent/JP2020155495A/ja
Application granted granted Critical
Publication of JP7210344B2 publication Critical patent/JP7210344B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6706—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing leakage current 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/122—Nanowire, nanosheet or nanotube semiconductor bodies oriented at angles to substrates, e.g. perpendicular to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】ゲート電圧がＯＶ時でのオフリーク電流の低減のために、しきい値電圧の正側シフトを図った半導体装置およびその製造方法を提供する。
【解決手段】一態様に係る半導体装置は，第1、第２の電極、半導体チャネル、絶縁層、酸化物層、およびゲート電極を備える。半導体チャネルは、第１の方向に沿って延びる部分を含み、前記第1、第２の電極を接続する。絶縁層は、前記半導体チャネルを囲む。酸化物層は、半導体チャネルおよび前記絶縁層を囲み、金属元素の酸化物を含む。ゲート電極は、半導体チャネル、前記絶縁層、および前記酸化物層を囲み、かつ前記金属元素を含む。
【選択図】図１

Description

本発明の実施形態は，半導体装置及びその製造方法に関する。
酸化物半導体層をチャネル層とする酸化物半導体トランジスタは、オフ動作時のチャネルリーク電流（オフリーク電流）が比較的小さい。オフリーク電流が小さいことは、例えば、半導体メモリの消費電力低減や不揮発性向上に繋がる。
しかしながら、現状のオフリーク電流は必ずしも十分に小さいとは言えず、さらなる低減を図ることが望ましい。
特に、オフリーク電流が極めて小さいレベルにおいて、トランジスタのしきい値電圧を０Ｖ以上とすること（しきい値電圧の正側シフトを図ること）が好ましい。このようにすることで、ゲート電圧がＯＶ時でのオフリーク電流を低減できる。
特開２０１１−１５９９０８号公報
本発明は，ゲート電圧がＯＶ時でのオフリーク電流の低減のために、しきい値電圧の正側シフトを図った半導体装置及びその製造方法を提供することを目的とする。
一態様に係る半導体装置は，第1、第２の電極、半導体チャネル、絶縁層、酸化物層、およびゲート電極を備える。半導体チャネルは、第１の方向に沿って延びる部分を含み、前記第1、第２の電極を接続する。絶縁層は、前記半導体チャネルを囲む。酸化物層は、半導体チャネルおよび前記絶縁層を囲み、金属元素の酸化物を含む。ゲート電極は、半導体チャネル、前記絶縁層、および前記酸化物層を囲み、かつ前記金属元素を含む。
実施形態に係る半導体装置を模式的に表す斜視図である。 実施形態に係る半導体装置を模式的に表す縦斜視図である。 実施形態に係る半導体装置を模式的に表す横断面図である。 比較形態に係る半導体装置を模式的に表す縦断面図である。 比較形態に係る半導体装置を模式的に表す横断面図である。 製造工程中の半導体装置を模式的に表す縦断面図である。 製造工程中の半導体装置を模式的に表す縦断面図である。 製造工程中の半導体装置を模式的に表す縦断面図である。 製造工程中の半導体装置を模式的に表す縦断面図である。 半導体装置の製造工程の一例を表すフロー図である。 半導体装置の製造工程の他の例を表すフロー図である。 比較例に係る半導体装置の断面ＴＥＭ写真である。 実施例に係る半導体装置の断面ＴＥＭ写真である。 半導体装置のＸＰＳ結果を表すグラフである。 半導体装置のゲート電圧−ドレイン電流特性を表すグラフである。 温度と酸化物層の厚さの関係を表すグラフである。 酸化物層の厚さとしきい値電圧の関係を表すグラフである。
以下、図面を参照しつつ本発明の実施形態を説明する。
図１は、トランジスタ１０とキャパシタ３０が接続されてなる半導体装置（メモリセル）を表す斜視図である。図２，図３は、トランジスタ１０を模式的に表す縦断面図および横断面図である。図３は、図２のＡＡ’での断面を示す。
図１では、見易さのために、トランジスタ１０とキャパシタ３０を分離して表し、かつ後述の基板２１、層間絶縁層２２〜２４の記載を省略している。
トランジスタ１０は、酸化物半導体をチャネル層１３とする酸化物半導体トランジスタであり、かつゲート電極１４がチャネル層１３を囲んで配置される、いわゆるＳｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）である。
トランジスタ１０は、基板２１の厚さ方向（Ｚ方向）にソース電極１１，ゲート電極１４，ドレイン電極１２が配置されたいわゆる縦型トランジスタである。
キャパシタ３０は、セル電極３１，絶縁膜３２，プレート電極３３を有する。セル電極３１は、トランジスタ１０のドレイン電極１２に接続される。トランジスタ１０がＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のスイッチングトランジスタとして動作することで、キャパシタ３０に電荷が蓄積、保持される。
図１のメモリセルをマトリクス状に複数配置することでメモリセルアレイを構成できる。すなわち、２方向それぞれに沿って複数のビット線ＢＬとワード線ＷＬを配置し、これらの各交点にメモリセルを配置する。
このメモリセルアレイにおいて、ビット線ＢＬとワード線ＷＬを選択して、適宜に電圧を印加することで、１のメモリセルを選択してデータを書き込み、読み出すことができる。
（トランジスタ１０の詳細）
以下、トランジスタ１０の詳細を説明する。
トランジスタ１０は、ソース電極１１（ビット線ＢＬ），ドレイン電極１２，チャネル層（酸化物半導体層）１３，ゲート電極１４（ワード線ＷＬ），ゲート絶縁層１５，酸化物層１６、基板２１，層間絶縁層２２〜２４を有する。
また、トランジスタ１０は、ドレイン電極１２、層間絶縁層２４、ゲート電極１４、層間絶縁層２３を貫通し、ソース電極１１に達する貫通孔Ｈを有する。貫通孔Ｈは、Ｚ方向に長い柱形状（例えば、略円柱形状）を有し、その幅（直径）Ｗ０は、例えば、１０〜５０ｎｍであり、Ｚ方向の長さＬ０は、例えば、８０〜３５０ｎｍである。
ソース電極１１（第１の電極の一例）、ドレイン電極１２（第２の電極の一例）は、導電性材料（例えば、金属、金属化合物、半導体、又は、導電性酸化物）から構成できる。ソース電極１１、ドレイン電極１２は、複合材料（例えば、金属と導電性酸化物の積層構造、タングステン（Ｗ）と酸化インジウムスズ（ＩＴＯ）との積層構造）とできる。例えば、ソース電極１１、ドレイン電極１２のチャネル層１３側の表面を、酸化インジウムスズとできる。
ここで、ソース電極１１は、Ｘ方向（第２の方向の一例）に長い略直方体形状を有するビット線ＢＬの一部を構成する。
ドレイン電極１２は、略円板形状を有し、キャパシタ３０のセル電極３１に接続される。ドレイン電極１２からキャパシタ３０に電流が流れることで、キャパシタ３０に電荷が注入される。
チャネル層１３（半導体チャネルの一例）は、Ｚ軸方向（第１の方向の一例）に沿って延びる部分を含み、貫通孔Ｈ内に配置され、ソース電極１１とドレイン電極１２を電気的に接続する。トランジスタ１０のオン動作時に、チャネル層１３に電流経路となるチャネルが形成される。
チャネル層１３は、Ｚ方向に延在する柱形状（例えば、略円柱形状と略円板形状を組み合わせた形状）を有する。すなわち、チャネル層１３は、ドレイン電極１２の貫通孔Ｈ内では、円板形状（円板部）を有し、層間絶縁層２４、ゲート電極１４、層間絶縁層２３の貫通孔Ｈ内では、円柱形状（円柱部）を有する。チャネル層１３の円柱部の幅（直径）Ｗ２は、円板部の幅（直径）Ｗ１よりも狭い。層間絶縁層２４、ゲート電極１４、層間絶縁層２３において、貫通孔Ｈの側壁とチャネル層１３の間に、ゲート絶縁層１５が配置されているためである。
チャネル層１３の全長Ｌ１は、貫通孔Ｈの長さＬ０と略同一である。チャネル層１３の円板部の幅（直径）Ｗ１は、貫通孔Ｈの幅Ｗ０と略同一である。
チャネル層１３の円柱部の幅（直径）Ｗ２は、例えば、５〜４０ｎｍ、Ｚ方向の長さＬ２は、例えば、５０〜３００ｎｍである。
チャネル層１３は、酸化物半導体であり、例えば、インジウム（Ｉｎ）を含む。チャネル層１３は、例えば、酸化インジウムと酸化ガリウム、酸化インジウムと酸化亜鉛、又は、酸化インジウムと酸化スズを含む。チャネル層１３は、例えば、酸化インジウム、酸化ガリウム、及び、酸化亜鉛を含む、いわゆるＩＧＺＯ（ＩｎＧａＺｎＯ）である。
ゲート電極１４は、ソース電極１１、ドレイン電極１２の間に、両者と離間して配置される。
ここでは、ゲート電極１４は、Ｙ方向（第３の方向の一例）に長い略直方体形状を有するワード線ＷＬの一部を構成する。ゲート電極１４のＸ方向の幅Ｗは、例えば、２０〜１００ｎｍであり、Ｚ方向の厚さＤは、例えば、２０〜２００ｎｍである。
既述のように、ゲート電極１４は、貫通孔Ｈを有し、この貫通孔Ｈ中にチャネル層１３が配置される。すなわち、ゲート電極１４は、チャネル層１３の外周の一部（さらには、ゲート絶縁層１５の一部、酸化物層１６も）を囲む。
ゲート電極１４は、例えば、金属、金属化合物、又は、半導体である。ゲート電極１４は、例えば、Ｗ、Ｔｉ、ＴｉＮ、Ｍｏのいずれかとできる。後述のように、酸化物層１６は、ゲート電極１４を構成する金属元素の酸化物を含む。酸化物層１６をＷ、Ｔｉ、またはＭｏの酸化物から構成することで、後述のように、しきい値電圧が正側にシフトし、オフリーク電流を低減できる。
ゲート絶縁層１５（絶縁層の一例）は、貫通孔Ｈ内に配置され、筒形状（例えば、略円筒形状）を有し、酸化物層１６とチャネル層１３との間に配置され、チャネル層１３の外周を囲む。ゲート絶縁層１５は、例えば、酸化物、又は、酸窒化物である。ゲート絶縁層１５の（チャネル層１３の軸に垂直な方向の）厚さｄ１は、例えば、２〜２０ｎｍである。
ゲート絶縁層１５のＺ方向の長さＬ３は、チャネル層１３の円筒部の長さＬ２と略同一であり、ゲート電極１４のＺ方向の厚さＤおよび酸化物層１６のＺ方向の長さＬ４よりも大きい。
ゲート絶縁層１５の材料は、例えば、酸化物または窒化物（一例として、酸化シリコン）である。
酸化物層１６（酸化物層の一例）は、筒形状（略円筒形状）を有し、ゲート絶縁層１５とゲート電極１４の間に配置され、ゲート絶縁層１５の外周を覆う。
酸化物層１６のＺ方向の長さＬ４は、ゲート電極１４の厚さＤと略同一であり（差が１０％以内）、チャネル層１３の円柱部のＺ方向の長さＬ２およびゲート絶縁層１５のＺ方向の長さＬ３よりも小さい。
酸化物層１６の（チャネル層１３の軸に垂直な方向の）厚さｄ２は、例えば、１〜１０ｎｍであり、より好ましくは、１〜５ｎｍ、さらに好ましくは、１〜３ｎｍである。後述のように、しきい値電圧は、酸化物層１６の厚さｄ２に依存する。
ここで、ゲート絶縁層１５、酸化物層１６の境界は、貫通孔Ｈの内壁に対応する。すなわち、ゲート絶縁層１５は貫通孔Ｈ内だが、酸化物層１６は貫通孔Ｈ外に（貫通孔の内壁面に沿って）配置される。
酸化物層１６は貫通孔Ｈ外であるのは、後述のように、ゲート電極１４の貫通孔Ｈの内壁を酸化することで、酸化物層１６が形成されるためである。すなわち、本来のゲート電極１４の一部が酸化することで、酸化物層１６が作成される。
なお、ゲート電極１４と酸化物層１６を纏めて、ゲート電極と観念してもよい。この場合、ゲート電極１４はゲート電極の本体となり、酸化物層１６はゲート電極の一部を構成することになる。
酸化物層１６をＷ、Ｔｉ、Ｍｏいずれの酸化物とすることができる。既述のように、ゲート電極１４をＷ、Ｔｉ、ＴｉＮ，またはＭｏとすることで、これらを構成する金属の酸化物となる。この結果、後述のように、ゲートリーク電流の低減を図れる。
基板２１は、半導体（例えば、シリコン）の基板である。
層間絶縁層２２〜２４はそれぞれ、基板２１とソース電極１１の間、ソース電極１１とゲート電極１４との間、ゲート電極１４とドレイン電極１２の間に配置される。層間絶縁層２４は、ゲート電極１４の側面および上面を覆う。
層間絶縁層２２〜２４は、基板２１、ソース電極１１、ドレイン電極１２、及び、ゲート電極１４を電気的に分離する。層間絶縁層２４は、例えば、酸化物（一例として、酸化シリコン）である。
（酸化物層１６によるゲートリーク電流の低減）
以下、酸化物層１６によるゲートリーク電流の低減につき説明する。
トランジスタ１０は、ＯＦＦ時に電流を完全に遮断できることが望ましい（オフリーク電流ゼロ）。例えば、メモリセルにおいて、オフリーク電流が存在すると、キャパシタ３０に蓄積された電荷（データ）が、漏れ出し、キャパシタ３０に記憶されたデータが消えることになる（メモリセルの不揮発性の消失）。
このため、トランジスタ１０のオフリーク電流、特に、ゲートリーク電流（ゲート電極１４からの電流リーク）の低減が進められている。
極低オフリーク電流（例えば、１×１０−２０Ａ／μｍ以下）でのトランジスタ１０のしきい値電圧を０Ｖより大きくすることで、ゲートリーク電流を低減できる。すなわち、極低オフリーク電流でのしきい値電圧が負にシフトすると、トランジスタ１０がＯＦＦ（ゼロバイアス：ゲート電圧が０Ｖ）であっても、ゲートリーク電流が存在し、例えば、メモリセルの不揮発性が消失する。
酸化物層１６（例えば、Ｗ、Ｔｉ、Ｍｏいずれかの酸化物、一例として、ＷＯｘ）を付加することで、しきい値電圧が正側にシフトする傾向がある。このシフトは、次のように説明できる。
ａ．界面ダイポール（界面電荷）
ゲート絶縁層１５，酸化物層１６間での酸素の面密度の相違によって、これらの境界にダイポール（正負の電荷の対）が形成される。酸化物層１６での酸素の面密度が、ゲート絶縁層１５での酸素の面密度より大きいと、このダイポールは酸化物層１６側が負、ゲート絶縁層１５側が正となり、しきい値電圧が正側にシフトする（最大０．５Ｖ程度）。
ゲート絶縁層１５を酸化シリコンとしたとき、酸化物層１６のカチオン（金属）のイオン半径が０．６Å以下の場合に、しきい値電圧が正側にシフトする。この観点から酸化物層１６として、Ｗ、Ｔｉ、Ｍｏいずれかの酸化物を選択できる。後述のように、酸化物層１６を用いることで、しきい値電圧が正側にシフトすることを確認できた。
なお、酸化物層１６を構成する酸化物は、導電性、絶縁性いずれでも良い。
ｂ．バルク固定電荷
酸化物層１６中に負の固定電荷が存在すれば、しきい値電圧が正側にシフトする。
後述のように、酸化物層１６がＷＯｘの場合、酸化物層１６の厚さｄ２が大きい方が、しきい値電圧が低い結果が得られる。すなわち、ＷＯｘの層中に正の固定電荷が存在すると考えられる。
以上からすると、酸化物層１６がＷＯｘの場合、基本的には、界面ダイポールによって、しきい値電圧が正側にシフトすると考えられる。
（比較形態）
図４，図５は、比較形態に係る半導体装置を示し、図２，図３に対応する。
比較形態の半導体装置は、酸化物層１６を有しない。このため、実施形態の半導体装置に比べて、しきい値電圧が低く、従って、オフリーク電流が大きい。
実施形態に係る半導体装置は、酸化物層１６を有する。この結果、しきい値電圧の正側シフトが図られ、オフリーク電流が小さくなる。
酸化物層１６は、既述のように、貫通孔Ｈ内面より外側に配置される。すなわち、実施形態では、比較形態と比べて、トランジスタ１０のサイズを変更することなく（例えば、貫通孔Ｈの幅Ｗ０が同一）、酸化物層１６を付加し、しきい値電圧を正側にシフトできる。
（製造方法）
次に、第１の実施形態の半導体装置の製造方法の一例について説明する。
図６〜図９は、実施形態の半導体装置の製造方法を示す模式断面図である。図１０は、半導体装置の製造手順を示すフロー図である。
（１）積層体の作成（ステップＳ１１，図６）
積層体を作成する。すなわち、次のように、基板２１上に層間絶縁層２２，ソース電極１１、層間絶縁層２３、ゲート電極１４、層間絶縁層２４，ドレイン電極１２を順に作成する。
１）基板２１上に層間絶縁層２２を形成する。
層間絶縁層２２は、例えば、ＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）による膜の堆積と、ＣＭＰ法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ法）による平坦化により形成する。層間絶縁層２２は、例えば、酸化シリコンである。
２）層間絶縁層２２上にソース電極１１を形成する。
ソース電極１１は、例えば、ＣＶＤ法による膜の堆積と、リソグラフィ法及びＲＩＥ法（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ法）によるパターニングを用いて形成する。
３）ソース電極１１の上に層間絶縁層２３を形成する。
層間絶縁層２３は、例えば、ＣＶＤ法による膜の堆積と、ＣＭＰ法による平坦化により形成する。層間絶縁層２３は、例えば、酸化シリコンである。
４）層間絶縁層２３の上に、ゲート電極１４を形成する。
ゲート電極１４は、例えば、ＣＶＤ法による膜の堆積と、リソグラフィ法及びＲＩＥ法によるパターニングを用いて形成する。
５）ゲート電極１４の上に層間絶縁層２４を形成する。
層間絶縁層２４は、例えば、ＣＶＤ法による膜の堆積と、ＣＭＰ法による平坦化により形成する。
６）層間絶縁層２４上にドレイン電極１２を形成する（図６）。
ドレイン電極１２は、例えば、ＣＶＤ法による膜の堆積と、リソグラフィ法及びＲＩＥ法によるパターニングを用いて形成する。
（２）貫通孔Ｈの形成（ステップＳ１２，図７）
積層体に貫通孔Ｈを形成する（図７）。すなわち、ドレイン電極１２、層間絶縁層２４、ゲート電極１４、及び、層間絶縁層２３を貫通し、ソース電極１１に達する貫通孔Ｈを形成する。貫通孔Ｈの形成は、例えば、リソグラフィ法とＲＩＥ法によるパターニングを用いて形成する。
（３）酸化物層１６の形成（ステップＳ１３）
貫通孔Ｈの内壁に沿って酸化物層１６を形成する。例えば、貫通孔Ｈ内壁のゲート電極１４を酸化することで、酸化物層１６を形成できる。
一例として、基板２１（積層体）を１００℃〜５００℃程度に加熱し、貫通孔Ｈ内に酸化性のガスやプラズマ（例えば、酸素ガス、酸素プラズマ、オゾン）を導入する。酸素プラズマは、酸素ガスを放電することで、作成できる。オゾンは、酸素ガスに紫外線（ＵＶ）を照射することで作成できる。
この結果、貫通孔Ｈの内壁のゲート電極１４を構成する金属元素（例えば、Ｗ、Ｔｉ、Ｍｏ）が酸化して酸化物層１６が形成される。この酸化物層１６は、ゲート電極１４の貫通孔Ｈの外側に位置する。
（４）ゲート絶縁層１５の形成（ステップＳ１４，図８）
次に、ゲート絶縁層１５を堆積する（図８）。ゲート絶縁層１５は、例えば、ＡＬＤ法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ法）により堆積する。ＡＬＤ法では、次のように、ゲート絶縁層１５の基本構成材料の単分子層の形成、酸化が交互に行われる。
１）原料ガスの供給・吸着
金属元素を含む原料ガスが供給され、貫通孔Ｈ内に導入される。原料ガスの一部が貫通孔Ｈ内外に吸着する。この結果、貫通孔Ｈ内に原料ガスの単分子層が形成される。
原料ガスとして、例えば、テトラキスジメチルアミノシラン、ビスジエチルアミノシランなどを利用できる。
２）原料ガスの排出
貫通孔Ｈ内等から原料ガスが排出される。通例、原料ガスに換えて、不活性ガス（例えば、窒素ガス、アルゴンガス）が供給され、残留する原料ガスが追い出される。
３）酸化処理（例えば、酸素プラズマ処理、オゾン処理）
吸着された原料ガス（原料ガスの単分子層）を酸化することで、原料ガスに含まれる金属の酸化物層を形成する。
貫通孔Ｈ内に、例えば、酸素プラズマ、オゾンを導入することで、原料ガスを酸化できる。
酸素プラズマは、酸素ガスを放電することで、作成できる。オゾンは、酸素ガスに紫外線（ＵＶ）を照射することで作成できる。
この工程１）〜３）を繰り返すことで、所望の膜厚のゲート絶縁層１５を作成できる。
以上では、ＡＬＤ法によって、ゲート絶縁層１５を作成したが、他の手法、例えば、ＣＶＤ法によって、ゲート絶縁層１５を作成してもよい。ＣＶＤ法の場合、原料ガスとして、例えば、シランやＴＥＯＳ（ＴｅｔｒａＥｔｈｙｌＯｒｔｈｏＳｉｌｉｃａｔｅ）を利用できる。
（５）ソース電極１１、ドレイン電極１２の露出（ステップＳ１５，図９）
ゲート絶縁層１５をエッチングして、ソース電極１１、ドレイン電極１２を露出させる。ゲート絶縁層１５を形成したときに、ソース電極１１、ドレイン電極１２もゲート絶縁層１５で覆われる。このため、ゲート絶縁層１５をエッチングして、ソース電極１１、ドレイン電極１２を露出させる。このとき、ゲート絶縁層１５の円筒内側壁も幾分エッチングされる（側壁を残す）。
（６）チャネル層１３の形成（ステップＳ１６，図２）
貫通孔Ｈをチャネル層１３で埋め込む（図２）。例えば、図示しない酸化物半導体膜をＡＬＤ法により堆積し、ＣＭＰ法で平坦化することにより、チャネル層１３を形成する。
以上により、図１〜図３に示すトランジスタ１０が作成される。
ここでは、ドレイン電極１２を含む積層体を作成し、ドレイン電極１２をも貫通する貫通孔Ｈの形成等を行っている。
これに対して、ドレイン電極１２を含まない積層体を作成し、貫通孔Ｈの形成、ゲート絶縁層１５、酸化物層１６の形成、ソース電極１１の露出、チャネル層１３の形成を行った後に、ドレイン電極１２を作成してもよい。
さらに、図１１に示す製造手順によって、半導体装置を作成してもよい。すなわち、ゲート絶縁層１５、酸化物層１６を並行して形成できる。この場合、図１０のステップＳ１３，Ｓ１４が、実質的に１つのステップＳ１３ａとなる。
例えば、貫通孔Ｈを形成した後、酸化物層１６自体を作成する工程（図１０のステップＳ１３）を経ることなく、ゲート絶縁層１５を作成する（ステップＳ１３ａ）。
このとき、ゲート絶縁層１５を形成する工程が、酸化工程を含めば、ゲート絶縁層１５の作成時に、貫通孔Ｈの内壁のゲート電極１４が酸化され、酸化物層１６が形成される。
一例として、ゲート絶縁層１５をＡＬＤ法により作成する。既述のように、このＡＬＤの工程において、ゲート絶縁層１５の原料の単分子層の形成、その酸化（酸化工程）が交互に行われる。
このため、ゲート絶縁層１５の作成と並行して、酸化物層１６も作成される。ゲート絶縁層１５を介して、単分子層の酸化用の酸素が拡散し、ゲート電極１４の構成材料が酸化し、酸化物層１６が形成される。
なお、このＡＬＤの工程において、基板２１（積層体）を適宜に加熱することが好ましい（例えば、１００〜５００℃に加熱）。加熱によって、ゲート絶縁層１５中での酸素の拡散が促進される。
このように、酸化物層１６を形成する手法として、酸化物層１６、ゲート絶縁層１５を順次に形成する手法（後述の手法Ａ）、酸化物層１６、ゲート絶縁層１５を並行して形成する手法（後述の手法Ｂ）を用いることができる。
ゲート電極１４とゲート絶縁層１５の間に酸化物層１６を配置することで、トランジスタ１０のしきい値電圧が増加することが実験的に示される。
酸化物層１６を有しないトランジスタ（比較例：比較形態に対応）と酸化物層１６を有するトランジスタ（実施例：実施形態に対応）を作成した。
但し、実験の容易のため、このトランジスタは縦型ではなく、平面型とした。
ここでは、比較例、実施例のいずれも、酸化物層１６のみを作成する工程を有しない。比較例、実施例の相違は、前者ではＣＶＤ法によりゲート絶縁層１５を作成しているのに対し、後者ではＡＬＤ法によりゲート絶縁層１５を作成している。ゲート絶縁層１５の作成手法の相違に対応して、酸化物層１６の有無が生じる。
図１２，図１３はそれぞれ、比較例、実施例に係るトランジスタの断面ＴＥＭ（透過型電子顕微鏡）写真である。
比較例では、ゲート電極１４（Ｗで構成）上に、ゲート絶縁層１５，チャネル層１３が順に配置され、チャネル層１３上に、ソース・ドレイン電極１１，１２が配置される。なお、層構造を見やすくするため、倍率を大きくしたことから、ソース・ドレイン電極１１，１２は、その一方のみが示される。
実施例では、ゲート電極１４とゲート絶縁層１５の間に酸化物層１６が配置される。
図１４は、ＸＰＳ（Ｘ線光電子分光）の結果を表すグラフである。比較例、実施例それぞれのグラフＧｃ，Ｇｅが表される。
比較例のグラフＧｃでは、タングステン間（Ｗ−Ｗ）の結合エネルギに対応するピークが示されるが、タングステン−酸素間（Ｗ−Ｏ）の結合エネルギに対応するピークは微少である。
一方、実施例のグラフＧｅでは、タングステン間（Ｗ−Ｗ）およびタングステン−酸素間（Ｗ−Ｏ）の結合エネルギに対応するピークの双方が示される。すなわち、酸化物層１６は、ゲート電極１４の構成材料であるＷが酸化したものと考えられる。
以上から、実施例ではゲート絶縁層１５作成時のＡＬＤで用いる酸素プラズマによってゲート電極１４を構成するＷが酸化されたものと考えられる。すなわち、実施例では、ゲート絶縁層１５の作成時に、酸化物層１６（ＷＯｘの層）も作成される。
一方、比較例では、ＣＶＤによって作成されるのはゲート絶縁層１５のみであり、酸化物層１６は作成されない。
図１５は、比較例、実施例でのゲート電圧Ｖｇ−ドレイン電流Ｉｄの測定結果を表すグラフである。グラフＧ１ｃ、Ｇ１ｅはそれぞれ、比較例、実施例での測定結果である。
比較例では、しきい値電圧は０Ｖ付近であるのに対して、実施例では、しきい値電圧は正であった。これは、いわゆるＤＣでの測定結果である。
極低オフリーク電流でのしきい値電圧は、ＤＣでのしきい値電圧と異なる可能性がある（例えば、しきい値電圧が負側にシフトする）。これを考慮すると、比較例でのしきい値電圧０Ｖ付近は、極低オフリーク電流の低減に十分とは言い難い。これに対して、実施例ではＤＣでのしきい値電圧が大きく正側にシフトしている。このため、実施例は、極低オフリーク電流についても、比較例より良好な結果を期待できる。
以上のように、酸化物層１６（ここでは、ＷＯｘ）を付加することで、しきい値電圧が正側にシフトする傾向があることが実験的に示された。
次に、酸化物層１６の膜厚ｄ２を変化させた。
既述のように、酸化物層１６を形成する２つの手法がある。具体的には、次の手法Ａ，Ｂを用いて、酸化物層１６（ここでは、ＷＯｘ）を形成した。
手法Ａ） 基板２１（積層体）を加熱した状態で酸素ガスに曝す。この結果、ゲート電極１４（ここでは、Ｗ）が酸化され、酸化物層１６（ＷＯｘ）が形成される。その後、ＣＶＤ法でゲート絶縁層１５（ここでは、酸化シリコン層）を形成する。
手法Ｂ） 基板２１（積層体）を加熱した状態で、ＡＬＤ法でゲート絶縁層１５（ここでは、酸化シリコン層）を形成する。ことで、併せて、ゲート電極１４（ここでは、Ｗ）を酸化して酸化物層１６（ＷＯｘ）を形成する。
ここでは、手法Ａにおいて、酸化処理温度（基板２１（積層体）の温度）を２００℃〜４００℃の範囲で変化させた。なお、手法Ｂにおいては、酸化処理温度を２００℃と一定とした。
図１６は、基板２１の温度と酸化物層１６の厚さｄ２の関係を表すグラフである。グラフＧ２，Ｇ３はそれぞれ、手法Ａ，Ｂに対応する。
グラフＧ２に示されるように、温度が高くなるにつれて、酸化物層１６の厚さｄ２も大きくなる。また、グラフＧ３に示されるように、手法Ｂでは、同一温度（２００℃）でも、手法Ａより酸化物層１６の厚さｄ２がやや薄い。手法Ｂでは、ゲート電極１４への酸素の供給が、ゲート絶縁層１５を経由することによるものと考えられる。
図１７は、酸化物層１６の厚さｄ２としきい値電圧の関係を表すグラフである。
グラフＧ４に示されるように、厚さｄ２が厚くなるほど、しきい値電圧が負側にシフトする傾向がある。これは、酸化物層１６中に正の固定電荷が存在していることに起因すると考えられる。
以上のように、ＷＯｘの酸化物層１６を付加すると、しきい値電圧は正側にシフトするが、その厚さｄ２が厚くなるにつれて、再び負側にシフトする傾向がある。すなわち、ＷＯｘの酸化物層１６の厚さｄ２は、１〜１０ｎｍ程度とできるが、好ましくは、１〜５ｎｍ程度（より好ましくは、１〜３ｎｍ程度）である。
また、手法Ｂで作成された（ゲート絶縁層１５と並行して作成される）酸化物層１６の厚さｄ２は、３ｎｍ程度と、前述のより好ましい範囲（１〜３ｎｍ程度）に該当する。
本発明のいくつかの実施形態を説明したが，これらの実施形態は，例として提示したものであり，発明の範囲を限定することは意図していない。これら新規な実施形態は，その他の様々な形態で実施されることが可能であり，発明の要旨を逸脱しない範囲で，種々の省略，置き換え，変更を行うことができる。これら実施形態やその変形は，発明の範囲や要旨に含まれるとともに，特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０： トランジスタ、１１： ソース電極、１３： チャネル層、１４： ゲート電極、１５： ゲート絶縁層、１６： 酸化物層、２１： 基板、２２-２４： 層間絶縁層、３０： キャパシタ、３１： セル電極、３２： 絶縁膜、３３： プレート電極

Claims (12)

  1. 第1、第２の電極と、
    第１の方向に沿って延びる部分を含み、前記第1、第２の電極を接続する、半導体チャネルと、
    前記半導体チャネルを囲む、絶縁層と、
    前記半導体チャネルおよび前記絶縁層を囲み、金属元素の酸化物を含む、酸化物層と、
    前記半導体チャネル、前記絶縁層、および前記酸化物層を囲み、かつ前記金属元素を含む、ゲート電極と、
    を具備する半導体装置。
  2. 前記酸化物層が、前記絶縁層の前記第１の方向の長さより短い、前記第１の方向の長さを有する、
    請求項１に記載の半導体装置。
  3. 前記酸化物層の前記第１の方向の長さが、前記ゲート電極の前記第１の方向の長さと、略同一である
    請求項２に記載の半導体装置。
  4. 前記酸化物層が、前記第１の方向に垂直な方向の、１ｎｍ以上１０ｎｍ以下の厚さを有する、
    請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記酸化物層のＸＰＳスペクトルが、金属−金属の結合ピークと、このピークよりも大きい金属−酸素の結合ピークと、を有する、
    請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 前記金属元素が、Ｗ、Ｔｉ、およびＭｏのいずれかを含む
    請求項１乃至５のいずれか１項に記載の半導体装置。
  7. 前記第２の電極に接続されるキャパシタ
    をさらに具備する請求項１乃至６のいずれか１項に記載の半導体装置。
  8. 前記第１の方向と交差する第２の方向に沿って延びる複数のビット線と、
    前記第１の方向及び前記第２の方向と交差する第３の方向に沿って延びる複数のワード線と、
    前記複数のビット線のいずれかに接続される前記第１の電極と、前記複数のワード線のいずれかに接続される前記ゲート電極と、を有する請求項７に記載の複数の半導体装置と、
    を具備する半導体メモリ装置。
  9. 電極と、この電極と離間して配置され、かつ金属元素を含むゲート電極と、を有する積層体を形成する工程と、
    前記ゲート電極を貫通し、前記一の電極に達する貫通孔を形成する工程と、
    前記貫通孔内壁の前記金属元素を酸化して、酸化物層を形成する工程と、
    前記酸化物層上に絶縁層を形成する工程と、
    前記酸化物層および前記絶縁層が形成された前記貫通孔内に半導体チャネルを形成する工程と、
    を具備する半導体装置の製造方法。
  10. 前記酸化層を形成する工程と前記絶縁層を形成する工程が、並行して行われる
    請求項９に記載の半導体装置の製造方法。
  11. 前記並行して行われる工程が、前記貫通孔内壁に前記絶縁層を形成しつつ、前記絶縁層を通じた酸素の拡散によって、前記貫通孔内壁の前記金属元素を酸化して前記酸化物層を形成する工程を有する
    請求項１０に記載の半導体装置の製造方法。
  12. 前記絶縁層を形成する工程が、酸素プラズマ、またはオゾンによる処理工程を含む、
    請求項９乃至１１のいずれか１項に記載の半導体装置の製造方法。
JP2019050393A 2019-03-18 2019-03-18 半導体装置及びその製造方法 Active JP7210344B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019050393A JP7210344B2 (ja) 2019-03-18 2019-03-18 半導体装置及びその製造方法
US16/563,307 US11024719B2 (en) 2019-03-18 2019-09-06 Semiconductor device and production method thereof
TW108145232A TWI756599B (zh) 2019-03-18 2019-12-11 半導體裝置及其製造方法
CN201911372803.9A CN111710724B (zh) 2019-03-18 2019-12-27 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019050393A JP7210344B2 (ja) 2019-03-18 2019-03-18 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2020155495A true JP2020155495A (ja) 2020-09-24
JP7210344B2 JP7210344B2 (ja) 2023-01-23

Family

ID=72514703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019050393A Active JP7210344B2 (ja) 2019-03-18 2019-03-18 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US11024719B2 (ja)
JP (1) JP7210344B2 (ja)
CN (1) CN111710724B (ja)
TW (1) TWI756599B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024013602A1 (ja) * 2022-07-13 2024-01-18 株式会社半導体エネルギー研究所 トランジスタ、及び、トランジスタの作製方法
WO2024033742A1 (ja) * 2022-08-10 2024-02-15 株式会社半導体エネルギー研究所 シフトレジスタ

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7341810B2 (ja) * 2019-09-13 2023-09-11 キオクシア株式会社 半導体記憶装置
US12356632B2 (en) 2021-08-30 2025-07-08 Changxin Memory Technologies, Inc. Memory device and preparing method thereof
CN115843181A (zh) * 2021-08-30 2023-03-24 长鑫存储技术有限公司 存储器件及其制备方法
JP2023090214A (ja) * 2021-12-17 2023-06-29 キオクシア株式会社 半導体装置、半導体記憶装置、及び半導体装置の製造方法
CN116799056A (zh) * 2022-03-08 2023-09-22 长鑫存储技术有限公司 半导体结构及其制造方法、存储器及其制造方法
JP2023141340A (ja) * 2022-03-23 2023-10-05 キオクシア株式会社 半導体装置の製造方法
JP2023141318A (ja) * 2022-03-23 2023-10-05 キオクシア株式会社 半導体装置及び半導体記憶装置
CN116234305B (zh) * 2022-05-17 2024-03-15 北京超弦存储器研究院 一种半导体器件结构及其制造方法、dram和电子设备
CN118571931A (zh) * 2023-02-28 2024-08-30 华为技术有限公司 晶体管和存储阵列
JP2025036888A (ja) * 2023-09-05 2025-03-17 キオクシア株式会社 半導体装置

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321228A (ja) * 1994-05-26 1995-12-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6140167A (en) * 1998-08-18 2000-10-31 Advanced Micro Devices, Inc. High performance MOSFET and method of forming the same using silicidation and junction implantation prior to gate formation
JP2002151434A (ja) * 2000-07-31 2002-05-24 Samsung Electronics Co Ltd 表示素子用配線、これを利用した薄膜トランジスタ基板及びその製造方法
JP2004214281A (ja) * 2002-12-27 2004-07-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法、剥離方法並びに転写方法
WO2005122230A1 (ja) * 2004-06-07 2005-12-22 Kyushu Institute Of Technology 銅表面の処理方法及び銅パターン配線形成方法、並びに該方法を用いて作成された半導体装置
JP2006210658A (ja) * 2005-01-28 2006-08-10 Toshiba Corp 半導体装置およびその製造方法
JP2006310651A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体装置の製造方法
JP2008135760A (ja) * 2007-12-17 2008-06-12 Toshiba Corp 半導体装置及びその製造方法
US20100244140A1 (en) * 2009-03-25 2010-09-30 Fujio Masuoka Semiconductor device and production method therefor
JP2010251678A (ja) * 2009-04-20 2010-11-04 Unisantis Electronics Japan Ltd 半導体装置の製造方法
JP2010258413A (ja) * 2009-04-01 2010-11-11 Elpida Memory Inc キャパシタ用容量絶縁膜の製造方法
JP2011159908A (ja) * 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2013211537A (ja) * 2012-02-29 2013-10-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014220250A (ja) * 2014-07-04 2014-11-20 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2015111663A (ja) * 2013-11-01 2015-06-18 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2016208024A (ja) * 2015-04-15 2016-12-08 株式会社半導体エネルギー研究所 電極及び半導体装置の作製方法
JP2016207750A (ja) * 2015-04-17 2016-12-08 大日本印刷株式会社 デバイスの製造方法
JP2018157205A (ja) * 2017-03-16 2018-10-04 東芝メモリ株式会社 半導体メモリ
JP2019169490A (ja) * 2018-03-21 2019-10-03 東芝メモリ株式会社 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57149334A (en) 1981-03-11 1982-09-14 Mitsubishi Electric Corp Photocurable prepreg
JP4309320B2 (ja) * 2004-09-13 2009-08-05 株式会社東芝 半導体装置及びその製造方法
JPWO2010106920A1 (ja) 2009-03-18 2012-09-20 コニカミノルタホールディングス株式会社 薄膜トランジスタの製造方法及び薄膜トランジスタ
US9190522B2 (en) * 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
US9202822B2 (en) 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2014067885A (ja) 2012-09-26 2014-04-17 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
WO2014181777A1 (ja) 2013-05-09 2014-11-13 独立行政法人物質・材料研究機構 薄膜トランジスタおよびその製造方法

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321228A (ja) * 1994-05-26 1995-12-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6140167A (en) * 1998-08-18 2000-10-31 Advanced Micro Devices, Inc. High performance MOSFET and method of forming the same using silicidation and junction implantation prior to gate formation
JP2002151434A (ja) * 2000-07-31 2002-05-24 Samsung Electronics Co Ltd 表示素子用配線、これを利用した薄膜トランジスタ基板及びその製造方法
JP2004214281A (ja) * 2002-12-27 2004-07-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法、剥離方法並びに転写方法
WO2005122230A1 (ja) * 2004-06-07 2005-12-22 Kyushu Institute Of Technology 銅表面の処理方法及び銅パターン配線形成方法、並びに該方法を用いて作成された半導体装置
JP2006210658A (ja) * 2005-01-28 2006-08-10 Toshiba Corp 半導体装置およびその製造方法
JP2006310651A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体装置の製造方法
JP2008135760A (ja) * 2007-12-17 2008-06-12 Toshiba Corp 半導体装置及びその製造方法
US20100244140A1 (en) * 2009-03-25 2010-09-30 Fujio Masuoka Semiconductor device and production method therefor
JP2010258413A (ja) * 2009-04-01 2010-11-11 Elpida Memory Inc キャパシタ用容量絶縁膜の製造方法
JP2010251678A (ja) * 2009-04-20 2010-11-04 Unisantis Electronics Japan Ltd 半導体装置の製造方法
JP2011159908A (ja) * 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2013211537A (ja) * 2012-02-29 2013-10-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015111663A (ja) * 2013-11-01 2015-06-18 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2014220250A (ja) * 2014-07-04 2014-11-20 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2016208024A (ja) * 2015-04-15 2016-12-08 株式会社半導体エネルギー研究所 電極及び半導体装置の作製方法
JP2016207750A (ja) * 2015-04-17 2016-12-08 大日本印刷株式会社 デバイスの製造方法
JP2018157205A (ja) * 2017-03-16 2018-10-04 東芝メモリ株式会社 半導体メモリ
JP2019169490A (ja) * 2018-03-21 2019-10-03 東芝メモリ株式会社 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024013602A1 (ja) * 2022-07-13 2024-01-18 株式会社半導体エネルギー研究所 トランジスタ、及び、トランジスタの作製方法
WO2024033742A1 (ja) * 2022-08-10 2024-02-15 株式会社半導体エネルギー研究所 シフトレジスタ

Also Published As

Publication number Publication date
US20200303554A1 (en) 2020-09-24
JP7210344B2 (ja) 2023-01-23
CN111710724A (zh) 2020-09-25
US11024719B2 (en) 2021-06-01
CN111710724B (zh) 2023-06-16
TWI756599B (zh) 2022-03-01
TW202036846A (zh) 2020-10-01

Similar Documents

Publication Publication Date Title
JP7210344B2 (ja) 半導体装置及びその製造方法
JP4675996B2 (ja) 不揮発性半導体記憶装置
US11716915B2 (en) Top-electrode barrier layer for RRAM
TWI611519B (zh) 具金屬摻雜電阻式切換層之電阻式隨機存取記憶體裝置的製造方法
TW587331B (en) Double densed core gates in SONOS flash memory
TW201507226A (zh) 電阻式隨機存取記憶裝置的製造方法
TWI595484B (zh) 非揮發性記憶體裝置
JP2021153082A (ja) 半導体装置及び半導体記憶装置
JP2010183022A (ja) 半導体装置およびその製造方法
JP2007088436A (ja) Ｓｒｏ及びそれを適用した半導体素子の製造方法
US20170077125A1 (en) Semiconductor memory device and method for manufacturing same
JP2014216553A (ja) 抵抗変化型記憶装置
TWI824819B (zh) 半導體裝置及半導體記憶裝置
JP5613105B2 (ja) 不揮発性半導体記憶装置及びその製造方法
KR20070024762A (ko) 반도체 소자의 캐패시터 및 그 형성방법과, 비휘발성메모리 소자 및 그 제조방법
WO2010087265A1 (ja) 不揮発性半導体記憶装置およびその製造方法
US11837611B2 (en) Data storage element and manufacturing method thereof
JP2010016214A (ja) 不揮発性半導体記憶装置及びその製造方法
TWI811922B (zh) 半導體記憶裝置
US20100044775A1 (en) Semiconductor memory device and semiconductor device
JP2011142246A (ja) 半導体記憶装置
JP2013197411A (ja) 不揮発性半導体記憶装置及びその製造方法
US20150263117A1 (en) Semiconductor device and manufacturing method thereof
JP2025039189A (ja) 半導体装置および半導体装置の製造方法
US9666797B1 (en) Memory structure having material layer made from a transition metal on interlayer dielectric

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230111

R151 Written notification of patent or utility model registration

Ref document number: 7210344

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151