[go: up one dir, main page]

JP2020113722A - パッケージ - Google Patents

パッケージ Download PDF

Info

Publication number
JP2020113722A
JP2020113722A JP2019005609A JP2019005609A JP2020113722A JP 2020113722 A JP2020113722 A JP 2020113722A JP 2019005609 A JP2019005609 A JP 2019005609A JP 2019005609 A JP2019005609 A JP 2019005609A JP 2020113722 A JP2020113722 A JP 2020113722A
Authority
JP
Japan
Prior art keywords
package
electronic component
package body
recesses
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019005609A
Other languages
English (en)
Inventor
隆幸 宮路
Takayuki Miyaji
隆幸 宮路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2019005609A priority Critical patent/JP2020113722A/ja
Priority to EP19210823.1A priority patent/EP3683830A1/en
Priority to US16/717,092 priority patent/US11551984B2/en
Priority to KR1020200003260A priority patent/KR102425194B1/ko
Priority to CN202010053075.1A priority patent/CN111447740A/zh
Publication of JP2020113722A publication Critical patent/JP2020113722A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/008—Intrinsically safe circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)

Abstract

【課題】複数の絶縁層からなるパッケージ本体の表面に、複数の電極パッドを互いに隣接して配置しても、前記表面に含まれる搭載部に搭載される電子部品の実装時において、前記電極パッド間で短絡を生じ難いパッケージを提供する。【解決手段】複数のセラミック層（絶縁層）ｃ１，ｃ２を積層してなり、電子部品７の搭載部６を含む表面３、該表面３に対向する裏面４、および表面３と裏面４との間に位置する側面５を有するパッケージ本体２ａと、該本体２ａの表面３に互いに隣接して開口する一対の凹部１０と、該凹部１０の底面ごとに個別に配置された複数の電極パッド１２とを備え、電極パッド１２の表面は、パッケージ本体２ａの表面３よりも低い位置にあり、電極パッド１２は、パッケージ本体２ａの裏面４および側面５に形成された導体層１６，１７と電気的に接続されている、パッケージ１ａ。【選択図】 図１

Description

本発明は、複数の絶縁層を積層してなるパッケージ本体の表面に電子部品の搭載部を有し、前記表面に互いに隣接して設けた複数の電極パッドに前記電子部品の外部接続端子を接続して実装した際に、前記電極パッド間に短絡が生じにくくしてなるパッケージに関する。
例えば、複数のセラミック層を積層して箱形状としたパッケージ基体の内側（キャビティ）の底面に設けた一対の内部電極と、前記パッケージ基体の下側面に設けた複数の外部電極とを下層側のセラミック層を貫通する複数の導通線路を介して個別に接続し、前記内部電極を高さ３０μｍ以上、望ましくは５０μｍ以上の軟質金属（金や銀など）で形成した気密封着用パッケージが提案されている（例えば、特許文献１参照）。
上記気密封着用パッケージによれば、上記内部電極に対する外部からの応力伝搬を吸収でき、該内部電極の上に搭載される水晶素子への歪み軽減が図れると共に、従来の保持サポートが不要となるため、製造工数の削減、コスト低減、および、薄型化対応品として提供可能となる。
しかし、前記パッケージの小型化を求める要請に応じるため、高さ３０μｍ以上である前記一対の内部電極を、前記パッケージ基体の内側（キャビティ）の底面において、互いに隣接して配置した場合、該一対の内部電極の上方に跨がって電子部品を搭載するため、当該内部電極ごとの上に配設したハンダなどの接合材が互いに接触して、不用意な短絡を生じるおそれがあった。
特開平１０−４１４３１号公報（第１〜４頁、図１〜６）
本発明は、背景技術で説明した問題点を解決し、複数の絶縁層を積層してなるパッケージ本体の表面に、複数の電極パッドを互いに隣接して配置しても、前記表面に含まれる搭載部に追って搭載される電子部品の実装時において、前記複数の電極パッド間にて短絡を生じ難いパッケージを提供する、ことを課題とする。
課題を解決するための手段および発明の効果
本発明は、前記課題を解決するため、前記パッケージ本体において、追って電子部品が搭載される搭載部を含む表面よりも低い位置に複数の電極パッドを隣接して配置する、ことに着想して成されたものである。
即ち、本発明のパッケージ（請求項１）は、複数の絶縁層を積層してなり、電子部品の搭載部を含む表面、該表面に対向する裏面、および前記表面と裏面との間に位置する側面を有するパッケージ本体と、該パッケージ本体の表面に互いに隣接して開口する複数の凹部と、該複数の凹部の底面ごとに個別に配置された複数の電極パッドと、を備えたパッケージであって、前記電極パッドの表面は、上記パッケージ本体の表面よりも低い位置にあり、該電極パッドは、前記パッケージ本体の裏面および側面に形成された導体層との少なくとも一方と電気的に接続されている、ことを特徴とする。
前記パッケージによれば、以下の効果（１），（２）を得ることができる。
（１）前記パッケージ本体の表面に互いに隣接して開口する複数の前記凹部の底面ごとに個別に配置された複数の電極パッドの表面が、上記パッケージ本体の表面よりも低い位置にあるので、追って前記搭載部に電子部品を実装する場合において、該電子部品における複数の外部接続端子と、上記複数の電極パッドの表面とをハンダなどを介して個別に接続する際に、前記ハンダ同士が互いに接触して不用意な短絡を生じにくくすることができる。
（２）複数の電極パッドの表面が、前記パッケージ本体の表面よりも低い前記凹部ごとの底面側にあるので、追って前記搭載部に電子部品を実装する際に、該電子部品における複数の外部接続端子を凹部に嵌め込むことが可能となり、該外部接続端子の位置決めを容易且つ正確に行うことが可能となる。
尚、前記絶縁層は、セラミックまたは樹脂からなり、前記セラミックは、アルミナなどの高温同時焼成セラミック、あるいはガラス−セラミックなどの低温同時焼成セラミックであり、上記樹脂には、例えば、エポキシ系樹脂が例示される。
また、前記導体層は、裏面（接続）端子、あるいは側面導体であり、前記電極パッドとの間は、内層配線またはビア導体を介して電気的に接続される。
更に、前記電極パッドや導体層などは、前記絶縁層がアルミナなどの場合には、タングステン（以下、単にＷと記載する）またはモリブデン（以下、単にＭｏと記載する）が適用され、ガラス−セラミックや樹脂などの場合には、銅（Ｃｕ）または銀（Ａｇ）が適用される。
また、前記電極パッドと導体層との外部に露出する表面には、ニッケル層を介して金層が被覆されている。
更に、前記電極パッドの表面は、少なくも前記パッケージ本体の表面よりも５０μｍ以上低い。
また、前記隣接とは、前記パッケージ本体の表面において、平面視で複数の凹部同士が隣り合って接近していることを指す。
更に、前記電子部品には、水晶振動子、発光ダイオード（ＬＥＤ）などの発光素子、半導体素子などが例示される。
また、前記電子部品の外部接続端子には、板形状のリード、リードピン、あるいはボール端子などが例示される。
加えて、前記凹部は、複数の前記絶縁層のうち、１つの絶縁性シート（絶縁層）を打ち抜き加工またはレーザー加工に施して貫通孔を形成し、該絶縁性シートの裏面側に平坦な絶縁性シート（絶縁層）を積層して形成される。
また、本発明には、前記複数の凹部は、前記パッケージ本体を構成する少なくとも１つの絶縁層からなる仕切り壁を挟んで、平面視で互いに隣接している、パッケージ（請求項２）も含まれる。
これによれば、前記複数の凹部が、前記パッケージ本体を構成する少なくとも１つの絶縁層からなる仕切り壁を挟んで、平面視で互いに隣接しているので、前記効果（１）、（２）をより確実に得ることが可能となる。
尚、前記隣接し合う２つの凹部の間に位置し、且つ前記絶縁層からなる前記仕切り壁の幅は、１ｍｍ以下であり、且つその最少値は約２００μｍである。
更に、本発明には、前記パッケージ本体の表面において、前記複数の凹部と前記電子部品の搭載部とは、平面視で互いに離間しているか、あるいは、互いに重複している、パッケージ（請求項３）も含まれる。
これらのうち、上記複数の凹部と電子部品の搭載部とが、平面視で互いに離間している形態では、前記電子部品から斜め下側に延びた複数の外部接続端子（例えば、リード）を、前記凹部ごとの開口部に挿入することにより、当該電子部品の位置決めを容易且つ精度良く行うことが可能となるので、前記効果（２）がより確実に得られる。
一方、記複数の凹部と電子部品の搭載部とが、平面視で互いに重複している形態でも、上記同様にして位置決めが行えると共に、パッケージ本体の小型化および薄型化にも寄与することが可能となる（以下、効果（３）と称する）。
また、本発明には、前記電極パッドの少なくとも一辺は、前記パッケージ本体を構成する絶縁層間の内層面に延び出た延出部を有している、パッケージ（請求項４）も含まれる。
これによれば、前記電極パッドの少なくとも一辺が、前記絶縁層間の内層面に延び出た延出部の平面視における前記パッケージ本体の表面に、前記延び出た辺に対応して盛り上がった突堤部が形成されるので、前記効果（１）を一層顕著に得ることが可能となる。更に、上記延出部によって生じた突堤部により、追って搭載される電子部品の外部接続端子が、凹部からずれる事態も効果的に抑制できるので、前記効果（２）を一層顕著に得ることが可能となる。
尚、前記電極パッドが平面視で矩形状の場合、その隣接する２辺、対向する２辺、３辺、あるいは、４辺全てに延出部を有していても良い。
また、前記内層面には、前記電極パッドと電気的に接続される内層配線が形成されていても良い。
更に、本発明には、前記電極パッドの表面は、追って前記搭載面に搭載される電子部品の外部接続端子と電気的に接続されるか、あるいは前記電子部品とボンディングワイヤーを介して電気的に接続される、パッケージ（請求項５）も含まれる。
これによれば、追って前記搭載面に電子部品を搭載する際に、該電子部品における複数の外部接続端子を前記凹部ごとの開口部を経て、前記電極パッドごとの表面に接触または接近させ得るので、前記効果（２）を確実に得ることができる。
一方、前記電極パッドの表面と電子部品とをボンディングワイヤーを介して電気的に接続する際には、平面視における前記凹部の位置を、画像処理などによって正確且つ容易に認識できるので、電子部品の搭載後において、ワイヤーボンディングを精度良く行うことが可能となる（以下、効果（４）と称する）。
加えて、本発明には、前記パッケージ本体の表面には、該表面の外周に沿った枠体形状を呈する枠部材を更に備えており、前記凹部および前記搭載部は、前記枠部材の内壁面によって囲まれている、パッケージ（請求項６）も含まれる。
これによれば、前記凹部および前記搭載部を有するパッケージ本体の表面が、前記枠部材の内壁面により囲まれているので、追って搭載される電子部品を外部から防護したり、あるいは封止することができる（以下、効果（５）とする）。
尚、前記枠部材には、前記パッケージ本体を構成する絶縁層と同じ絶縁材からなるもののほか、金属製の枠部材（金属リング）を用いても良い。
また、前記枠部材の内壁面により囲まれたパッケージ本体の表面は、前記電子部品の搭載部を含め、該電子部品を封止するためのキャビティの底面ともなる。
（Ａ）は、本発明による一形態のパッケージを示す平面図、（Ｂ）は、（Ａ）中のＢ−Ｂ線の矢視に沿った垂直断面図、（Ｃ）は、（Ａ）中のＣ−Ｃ線の矢視に沿った垂直断面図。 （Ａ）は、応用形態のパッケージを示す平面図、（Ｂ）は、（Ａ）中のＢ−Ｂ線の矢視に沿った垂直断面図、（Ｃ）は、（Ａ）中のＣ−Ｃ線の矢視に沿った垂直断面図。 （Ａ）は、異なる形態のパッケージを示す平面図、（Ｂ）は、（Ａ）中のＢ−Ｂ線の矢視に沿った垂直断面図、（Ｃ）は、上記パッケージの応用形態を示す（Ｂ）と同様な垂直断面図。
以下において、本発明を実施するための形態について説明する。
図１（Ａ）は、本発明による一形態のパッケージ１ａを示す平面図、（Ｂ）は、（Ａ）中のＢ−Ｂ線の矢視に沿った垂直断面図、（Ｃ）は、（Ａ）中のＣ−Ｃ線の矢視に沿った垂直断面図である。
上記パッケージ１ａは、図１（Ａ）〜（Ｃ）に示すように、全体が板形状であるパッケージ本体２ａと、該パッケージ本体２ａの表面３において平面視で互いに隣接して開口する一対（複数）の凹部１０と、該凹部１０ごとの底面に個別に配置された一対の電極パッド１２と、を備えている。
上記パッケージ本体２ａは、上下２層のセラミック層（絶縁層）ｃ１，ｃ２を積層してなり、平面視が長方形状（矩形状）の表面３と、該表面３に対向する裏面４と、これら表面３および裏面４の間に位置する四辺の側面５とを有している。
尚、上記セラミック層ｃ１，ｃ２は、例えば、アルミナなどの高温同時焼成セラミックからなる。
前記パッケージ本体２ａの表面３には、追って電子部品（例えば、半導体素子）７が搭載される平面視が矩形状の領域である搭載部６と、平面視で該搭載部６から離間した上記表面３に形成された前記一対の凹部１０と、それらの底面側に個別に配置された前記一対の電極パッド１２とが位置している。また、前記一対の凹部１０同士の間は、上層側の前記セラミック層ｃ２の一部からなる平面視が直線（矩形）状の仕切り壁１１によって互いに離隔している。
尚、上記凹部１０の開口部と電極パッド１２の表面との間の深さｄは、少なくとも５０μｍ以上であり、上記仕切り壁１１の幅ｗは、２００μｍ以上である。
図１（Ａ）〜（Ｃ）に示すように、上記一対の電極パッド１２は、前記セラミック層ｃ１，ｃ２間の内層面２ｎに平面視が矩形状にして形成され、互いに隣接する一辺同士が、仕切り壁１１が重なる位置の前記内層面２ｎに延び出た延出部１３を有している。かかる延出部１３に対応して、前記仕切り壁１１の表面３側における両縁側には、上側に盛り上がった突堤１１ａが個別に位置している。
更に、図１（Ａ）、（Ｂ）に示すように、前記パッケージ本体２ａにおいて対向する一対の短辺の側面５には、平面視が半円形状の凹溝１５が一対ずつ垂直に形成され、該凹溝１５ごとの内壁面に沿って平面視が円弧形状の側面導体（導体層）１６が形成されている。少なくとも、図示で左側に位置する一対の側面導体１６は、前記電極パッド１２と、内層面２ｎに沿って形成された接続配線１４を介して、電気的に個別に接続されている。尚、上記図示で右側に位置する一対の側面導体１６も、前記と同様に電極パッド１２と個別に接続しても良い。
上記４つの側面導体１６は、パッケージ本体２ａの裏面４に互いに離間して形成された複数の裏面端子（導体層）１７と個別に接続されている。
尚、前記電極パッド１２、接続配線１４、側面導体１６、および裏面端子１７は、主にＷまたはＭｏからなる。
加えて、図１（Ｂ）に示すように、前記パッケージ本体２ａの表面３における前記搭載部６上に、追って箱形状の電子部品７を実装して搭載する場合、該電子部品７の一側面から斜め下側に側面視でクランク形状に且つ互いに平行に突出した一対のリード（外部接続端子）８の先端片が、前記凹部１０ごとの開口部に挿入することにより、当該電子部品７の位置決めを行う。次に、一対のリード８の先端片が、前記電極パッド１２ごとの表面に接触した状態で、上記電子部品７の底面と前記搭載部６との間に、図示しない接合材を配設して該電子部品７を搭載部６上に搭載する。更に、上記リード８ごとの先端片の周りに、ハンダ（例えば、金−錫系合金）９をほぼ円錐形状にして配設することによって、上記電子部品７と一対の電極パッド１２とを電気的に接続（実装）する。
かかる実装時において、上記ハンダ９は、一対の凹部１０間に位置する前記突堤１１ａを含む仕切り壁１１によって、互いに接触することが阻止されている。
以上において説明したパッケージ１ａでは、前記パッケージ本体２ａの表面３において、互いに隣接して開口する一対の前記凹部１０の底面ごとに個別に配置された一対の電極パッド１２の表面が、上記パッケージ本体２ａの前記搭載部６を含む表面３よりも低い位置にある。そのため、追って前記搭載部６に電子部品７を実装する場合において、該電子部品７における一対のリード８と、上記電極パッド１２ごとの表面とをハンダ９を介して個別に接続する際に、前記ハンダ９同士が互いに接触して不用意な短絡を皆無にすることが可能となる。
更に、一対の前記電極パッド１２の表面が、前記パッケージ本体２ａの前記表面３よりも低い前記凹部１０ごとの底面側にあるので、追って前記搭載部６に電子部品７を実装する際に、一対のリード８の先端側を凹部１０内に個別に挿入することで、当該電子部品７の位置決めを容易且つ正確に行うことも可能となる。
従って、前記パッケージ１ａによれば、前記効果（１）、（２）を確実に奏することができる。
尚、前記電子部品７と前記電極パッド１２ごとの表面との間を、図示しないボンディングワイヤーを介して電気的に接続しても良く、かかる形態とした場合には、前記効果（２）に替えて、前記効果（４）を得ることが可能となる。
図２（Ａ）は、前記パッケージ１ａの応用形態であるパッケージ１ｂを示す平面図、（Ｂ）は、（Ａ）中のＢ−Ｂ線の矢視に沿った垂直断面図、（Ｃ）は、（Ａ）中のＣ−Ｃ線の矢視に沿った垂直断面図である。
上記パッケージ１ｂは、図２（Ａ）〜（Ｃ）に示すように、前記同様のセラミック層ｃ１，ｃ２からなる前記パッケージ本体２ａを含み、その表面３の外周に沿って平面視が矩形枠状の枠部材ｃ３を更に積層した備えたパッケージ本体２ｂと、前記枠部材ｃ３の内壁面１９に囲まれた凹所（キャビティ）２０の底面となる上記表面３に位置する前記同様の搭載部６と、平面視で該搭載部６と重複し且つその内側で互いに隣接して開口する一対の凹部１０と、該凹部１０ごとの底面側に配置された平面視が矩形状である一対の電極パッド１２と、を備えている。
前記枠部材ｃ３も、アルミナなどのセラミックからなり、製造時の素材となるセラミックグリーンシートを打ち抜き加工、またはレーザー加工したものである。
また、前記一対の電極パッド１２は、それらの四辺が前記セラミック層ｃ１，ｃ２間の内層面２ｎに同じ幅で延び出した延出部１３を有している。そのため、図２（Ｃ）に示すように、前記仕切り壁１１の両縁側を含む凹部１０ごとの開口部の全周に沿って、上側に盛り上がった突堤１１ａが形成されている。従って、凹部１０の開口部の全周に亘って前記効果（１），（２）を得ることができる。
図２（Ｂ）、（Ｃ）に示すように、上記一対の電極パッド１２は、パッケージ本体２ｂの裏面４に形成された複数の裏面端子（導体層）２４と、セラミック層ｃ１を貫通するビア導体２２を介して、個別に電気的に接続されている。尚、図２（Ｂ）で右側の裏面端子２４は、電気的に独立したダミー端子である。但し、図２（Ｂ）で右側の裏面端子２４においても、セラミック層ｃ１を貫通するビア導体２２を設け、上記一対の電極パッド１２とそれぞれ個別に接続されても良い。
尚、上記ビア導体２２や前記裏面端子２４も、主にＷまたはＭｏからなる。
更に、前記凹所２０を形成する枠部材ｃ３における矩形枠状の上面１８には、図示しないメタライズ層を該上面１８と相似形状に形成しても良い。該メタライズ層は、前記凹所２０の開口部を封止する金属蓋を接合するために用いられる。
加えて、図２（Ｂ）に示すように、前記パッケージ本体２ｂの凹所２０の底面である表面３における前記搭載部６上に、追って板形状の電子部品７を実装して搭載する場合、該電子部品７の底面から垂直に下方に突出した一対のリードピン（外部接続端子）２１を、前記凹部１０ごとの内側に個別に挿入し、且つ前記リードピン２１ごとの先端部が前記電極パッド１２ごとの表面に個別に接近あるいは接触した状態で、該電子部品７の位置決ができる。かかる状態で、予め電子部品７の底面に配設した接合材を上記表面３に接合し、且つ上記電極パッド１２ごとの表面または上記リードピン２１ごとの先端側に配設したハンダ９を、相手方との間に配置することによって、上記電子部品７の実装および搭載を行うことができる。
前述したパッケージ１ｂでは、前記パッケージ１ａと同様に、電子部品７の実装時における短絡の予防や、該電子部品７の位置決めに加えて、電子部品７の搭載部６と一対の凹部１０とが平面視で重複し、且つ該電子部品７の各リードピン２１を前記凹部１０ごとに個別に挿入した姿勢で、当該電子部品７の実装および搭載が精度良く容易に行うことができる。
更に、上記搭載部６上に搭載した電子部品７を、前記枠部材ｃ３によって外部から防護し、あるいは、封止することも容易となる。
従って、前記パッケージ１ｂによれば、前記効果（１），（２）に加えて、更に前記効果（３），（５）を奏することもできる。
尚、前記電極パッド１２の内層面２ｎに延び出る延出部１３の位置は、前記パッケージ１ａの場合のように、仕切り壁１１側の一辺のみとしても良い。
図３（Ａ）は、異なる形態のパッケージ１ｃを示す平面図、（Ｂ）は、（Ａ）中のＢ−Ｂ線の矢視に沿った垂直断面図である。
上記パッケージ１ｃは、図３（Ａ）、（Ｂ）に示すように、全体が板形状であるパッケージ本体２ｃと、該パッケージ本体２ｃの表面３における平面視で中央側において互いに隣接し且つ格子状にして開口する４つ（複数）の凹部１０と、該凹部１０ごとの底面側に個別に配置された４つの電極パッド１２と、を備えている。
上記パッケージ本体２ｃは、上下２層のセラミック層（絶縁層）ｃ１，ｃ２を積層してなり、平面視が正方形状（矩形状）の表面３と、該表面３に対向する裏面４と、これら表面３および裏面４の間に位置する四辺の側面５とを有している。
尚、上記セラミック層ｃ１，ｃ２も、アルミナなどからなるセラミック層（絶縁層）である。
前記パッケージ本体２ｃの表面３の中央側には、追って電子部品７が搭載される平面視が正方形状の搭載部６と、平面視で該搭載部６と重複し且つその内側の表面３に、互いに隣接し且つ全体が矩形状で且つ格子状を呈する前記４つの凹部１０と、該凹部１０ごとの底面側に個別に配置した前記４つの電極パッド１２とが、平面視で縦横方向に隣接して位置している。また、前記４つの凹部１０同士の間は、上層側の前記セラミック層ｃ２の一部からなり、平面視において中央から縦横に延びる仕切り壁１１により互いに離隔している。
前記４つの電極パッド１２は、前記セラミック層ｃ１，ｃ２間の内層面２ｎに平面視が矩形状にして形成され、互いに隣接する二辺同士が、仕切り壁１１が重なる位置の前記内層面２ｎに延び出す延出部１３を有している。かかる延出部１３に対応して、前記仕切り壁１１の表面３側における図示の縦横方向の両縁側ごとには、平面視で４つのＬ字形状に盛り上がった突堤１１ａが形成されている。
更に、図３（Ａ）、（Ｂ）に示すように、前記４つの電極パッド１２は、パッケージ本体２ｃの裏面４における四隅側に個別に形成された４つの裏面端子２４と、セラミック層ｃ１を個別に貫通する４本のビア導体２２を介して、個別に電気的に接続されている。尚、上記ビア導体２２と裏面端子２４も、主にＷまたはＭｏからなる。
加えて、図３（Ｂ）に示すように、前記パッケージ本体２ｃの表面３における前記搭載部６上に、追って電子部品７を実装して搭載する場合、該電子部品７の底面から垂直に下方に突出した４つのボール端子（外部接続端子）２６を、前記凹部１０ごとの内側に挿入し、且つ前記ボール端子２６ごとの先端部が前記電極パッド１２ごとの表面に個別に接近あるいは接触した状態で、該電子部品７の位置決めが成される。かかる状態で、予め上記電子部品７の底面に配設した接合材（図示せず）を上記表面３に接合し、且つ上記電極パッド１２ごとの表面あるいは上記ボール端子２６ごとの先端側に配設したハンダ９を、相手方との間に配置するか、または、前記ボール端子２６自体をハンダボールで形成し、該ハンダボールを溶融固化することで、上記電子部品７の実装および搭載を行うことができる。
前述したパッケージ１ｃでは、前記パッケージ１ａ，１ｂと同様に、電子部品７の実装時における短絡の予防や、該電子部品７の位置決めに加えて、電子部品７の搭載部６と４つの凹部１０が平面視で重複し、且つ該電子部品７の各ボール端子２１を前記凹部１０ごとに個別に挿入した位置決め状態で、当該電子部品７の実装および搭載が精度良く容易に行うことができる。
従って、前記パッケージ１ｃによれば、前記効果（１），（２）に加えて、更に前記効果（３）を奏することもできる。
尚、前記電極パッド１２の内層面２ｎにおける延出部１３の位置は、前記パッケージ１ｂの場合のように、平面視の全周である四辺としても良い。
図３（Ｃ）は、前記パッケージ１ｃの応用形態であるパッケージ１ｄを示す前記同様の直断面図である。
上記パッケージ１ｄは、図３（Ｃ）に示すように、前記同様のセラミック層ｃ１，ｃ２からなる前記パッケージ本体２ｃを含み、その表面３の外周に沿って平面視が矩形枠状である前記同様の枠部材ｃ３を更に積層した備えたパッケージ本体２ｄと、前記枠部材ｃ３の内壁面１９に囲まれた凹所（キャビティ）２０の底面となる上記表面３に位置する前記同様の搭載部６と、平面視で該搭載部６と重複し且つその内側で互いに隣接して開口する４ｚの凹部１０と、該凹部１０ごとの底面側に配置された平面視が矩形状である４つの電極パッド１２と、を備えている。
尚、前記凹所２０を形成する枠部材ｃ３における矩形枠状の上面１８には、図示しないメタライズ層を該上面１８と相似形状にして形成しても良い。
加えて、図３（Ｃ）に示すように、前記パッケージ本体２ｄの表面３における前記搭載部６上に、追って電子部品７を実装して搭載する際、該電子部品７の底面から突出した４つのボール端子２６を、前記凹部１０ごとの内側に個別に挿入し、且つ前記ボール端子２６ごとの先端部が前記電極パッド１２ごとの表面に個別に接近あるいは接触した状態で該電子部品７の位置決めが成される。かかる状態で、予め上記電子部品７の底面に配設した接合材を上記表面３に接合し、且つ上記電極パッド１２ごとの表面あるいは上記ボール端子２６ごとの先端側に配設したハンダ９を、相手方との間に配置するか、あるいは、前記ボール端子２６自体をハンダボールで形成し、該ハンダボールを溶融固化することにより、上記電子部品７の実装および搭載を行うことができる。
尚、前記枠部材ｃ３の上面１８に形成した図示しないメタライズ層の上に、図示しない金属蓋を溶接あるいはロウ付けなどによって接合し、前記凹所（キャビティ）２０の開口部を外部から封止しても良い。
前述したパッケージ１ｄでは、前記パッケージ１ｃと同様に、電子部品７の実装時における短絡の予防や、該電子部品７の位置決めに加えて、前記電子部品７の搭載部６と４つの凹部１０が平面視で重複し、且つ該電子部品７の各ボール端子２６が前記凹部１０ごとに個別に挿入した位置決め状態（姿勢）で、当該電子部品７の実装および搭載が精度良く容易に行うことができる。
更に、上記搭載部６上に搭載した電子部品７を、前記枠部材ｃ３によって外部から防護あるいは封止することも容易となる。
従って、前記パッケージ１ｄによっても、前記効果（１），（２）に加えて、更に前記効果（３），（５）を奏することもできる。
本発明は、以上において説明した各形態に限定されるものではない。
例えば、前記パッケージ本体２ａ，２ｃを構成するセラミック層ｃ１，ｃ２は、前記アルミナに限らず、ムライトや窒化アルミニウムなどの高温同時焼成セラミック、または、ガラス−セラミックなどの低温同時焼成セラミックとしても良い。あるいは、セラミック層からなる絶縁層に替えて、例えば、エポキシ系などの樹脂からなるものとしても良い。該樹脂製や上記ガラス−セラミックなどとした場合、前記電極パッド、側面導体、ビア導体、接続配線、裏面端子などの材料には、主に銅または銀が適用される。
また、前記パッケージ本体２ａ，２ｃを構成する絶縁層は、３層以上であっても良い。
更に、前記凹部は、平面視が五角形以上の正多角形またはこれらの変形多角形を呈する形態、あるいは、平面視が円形、長円形、楕円形などを呈する形態としても良い。但し、これらの凹部間に位置する前記仕切り壁の幅は、２つの隣接する凹部が最接近し合う位置の距離が、前記最小限の幅を有していることを要する。
更に、前記電極パッドは、平面視で少なくとも前記凹部の底面全体を覆うことが可能であれば、平面視におけるその形状は特に限定されない。
また、前記パッケージ本体２ａ〜２ｄの表面３において、平面視で１つの搭載部６の範囲内に、互いに隣接する複数の凹部１０の組が、複数組互いに離間して配置された形態、あるいは、平面視で互いに隣接する複数の凹部１０全体の外形が、１つの搭載部６とほぼ重複している形態としても良い。
更に、前記パッケージ本体２ａ，２ｃの表面３には、２箇所以上の搭載部６を配置し、該搭載部６ごとに対応して複数の前記凹部を配置すると共に、該凹部の底面ごとに前記電極パッドを配置した形態として良い。
加えて、前記パッケージ１ａ〜１ｄは、これらを平面視で縦横に隣接して併有している多数個取りの形態としても良く、更に前記電子部品の実装および搭載の前または後に、複数個に分割するものとしても良い。
本発明によれば、複数の絶縁層を積層してなるパッケージ本体の表面に、複数の電極パッドを互いに隣接して配置しても、前記表面に含まれる搭載部に追って搭載される電子部品の実装時において、前記複数の電極パッド間にて短絡を生じ難いパッケージを提供することができる。
１ａ〜１ｄ…パッケージ
２ａ〜２ｄ…パッケージ本体
２ｎ…………内層面
３……………表面
４……………裏面
５……………側面
６……………搭載部
７……………電子部品
８……………リード（外部接続端子）
１０…………凹部
１１…………仕切り壁
１２…………電極パッド
１３…………延出部
１６…………側面導体（導体層）
１７，２４…裏面端子（導体層）
１９…………内壁面
２１…………リードピン（外部接続端子）
２６…………ボール端子（外部接続端子）
ｃ１，ｃ２…セラミック層（絶縁層）
ｃ３…………枠部材

Claims (6)

  1. 複数の絶縁層を積層してなり、電子部品の搭載部を含む表面、該表面に対向する裏面、および前記表面と裏面との間に位置する側面を有するパッケージ本体と、
    上記パッケージ本体の表面に互いに隣接して開口する複数の凹部と、
    上記複数の凹部の底面ごとに個別に配置された複数の電極パッドと、を備えたパッケージであって、
    上記電極パッドの表面は、上記パッケージ本体の表面よりも低い位置にあり、
    上記電極パッドは、上記パッケージ本体の裏面および側面に形成された導体層との少なくとも一方と電気的に接続されている、
    ことを特徴とするパッケージ。
  2. 前記複数の凹部は、前記パッケージ本体を構成する少なくとも１つの絶縁層からなる仕切り壁を挟んで、平面視で互いに隣接している、
    ことを特徴とする請求項１に記載のパッケージ。
  3. 前記パッケージ本体の表面において、前記複数の凹部と前記電子部品の搭載部とは、平面視で互いに離間しているか、あるいは、互いに重複している、
    ことを特徴とする請求項１または２に記載のパッケージ。
  4. 前記電極パッドの少なくとも一辺は、前記パッケージ本体を構成する絶縁層間の内層面に延び出た延出部を有している、
    ことを特徴とする請求項１乃至３の何れか一項に記載のパッケージ。
  5. 前記電極パッドの表面は、追って前記搭載面に搭載される電子部品の外部接続端子と電気的に接続されるか、あるいは前記電子部品とボンディングワイヤーを介して電気的に接続される、
    ことを特徴とする請求項１乃至４の何れか一項に記載のパッケージ。
  6. 前記パッケージ本体の表面には、該表面の外周に沿った枠体形状を呈する枠部材を更に備えており、前記凹部および前記搭載部は、前記枠部材の内壁面によって囲まれている、
    ことを特徴とする請求項１乃至５の何れか一項に記載のパッケージ。
JP2019005609A 2019-01-17 2019-01-17 パッケージ Pending JP2020113722A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019005609A JP2020113722A (ja) 2019-01-17 2019-01-17 パッケージ
EP19210823.1A EP3683830A1 (en) 2019-01-17 2019-11-22 Package for electronic component
US16/717,092 US11551984B2 (en) 2019-01-17 2019-12-17 Package
KR1020200003260A KR102425194B1 (ko) 2019-01-17 2020-01-09 패키지
CN202010053075.1A CN111447740A (zh) 2019-01-17 2020-01-17 封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019005609A JP2020113722A (ja) 2019-01-17 2019-01-17 パッケージ

Publications (1)

Publication Number Publication Date
JP2020113722A true JP2020113722A (ja) 2020-07-27

Family

ID=68655258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019005609A Pending JP2020113722A (ja) 2019-01-17 2019-01-17 パッケージ

Country Status (5)

Country Link
US (1) US11551984B2 (ja)
EP (1) EP3683830A1 (ja)
JP (1) JP2020113722A (ja)
KR (1) KR102425194B1 (ja)
CN (1) CN111447740A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102702881B1 (ko) 2020-07-20 2024-09-03 현대모비스 주식회사 차량용 동력 전달장치
CN113053846B (zh) * 2021-03-19 2023-04-11 云南创视界光电科技有限公司 芯片和具有其的显示模组
JP7501453B2 (ja) * 2021-06-11 2024-06-18 株式会社村田製作所 回路モジュール

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60176577U (ja) * 1984-04-28 1985-11-22 日本電気ホームエレクトロニクス株式会社 プリント基板
JPS6473696A (en) * 1987-09-14 1989-03-17 Canon Kk Printed-circuit board
JPH07226421A (ja) * 1994-02-09 1995-08-22 Toshiba Corp Ｉｃ素子実装回路装置およびｉｃ素子の実装方法
JP2008263030A (ja) * 2007-04-11 2008-10-30 Sharp Corp 実装基板及び実装基板の製造方法
JP2015039133A (ja) * 2013-08-19 2015-02-26 日本特殊陶業株式会社 パッケージ
JP2017092328A (ja) * 2015-11-13 2017-05-25 イビデン株式会社 プリント配線板、プリント配線板の製造方法および半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041431A (ja) 1996-07-22 1998-02-13 Fuji Denka:Kk 気密封着用パッケージ
US6208156B1 (en) * 1998-09-03 2001-03-27 Micron Technology, Inc. Test carrier for packaging semiconductor components having contact balls and calibration carrier for calibrating semiconductor test systems
TW445555B (en) 2000-03-07 2001-07-11 Ind Tech Res Inst Method for packaging semiconductor flip chip and its structure
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
JP2006032532A (ja) * 2004-07-14 2006-02-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および製造装置
US20060244156A1 (en) * 2005-04-18 2006-11-02 Tao Cheng Bond pad structures and semiconductor devices using the same
JP4605378B2 (ja) * 2005-07-13 2011-01-05 セイコーエプソン株式会社 半導体装置
JP2008205132A (ja) * 2007-02-19 2008-09-04 Nec Corp プリント配線板及びこれとフレキシブルプリント基板とのはんだ接続構造並びに方法
JP2009049297A (ja) * 2007-08-22 2009-03-05 Citizen Watch Co Ltd 半導体装置およびその製造方法
JP2009283645A (ja) * 2008-05-22 2009-12-03 Ngk Spark Plug Co Ltd 配線基板および多数個取り配線基板
CN201499371U (zh) * 2009-09-04 2010-06-02 英业达股份有限公司 电路板结构
JP2012074423A (ja) * 2010-09-27 2012-04-12 Panasonic Electric Works Sunx Co Ltd Ｌｅｄモジュール
JP2014127913A (ja) 2012-12-27 2014-07-07 Kyocera Crystal Device Corp 素子搭載用部材および圧電デバイス
JP6700811B2 (ja) * 2016-01-26 2020-05-27 キヤノン株式会社 半導体装置および半導体装置の製造方法
JP2018088512A (ja) * 2016-11-18 2018-06-07 大口マテリアル株式会社 半導体装置用配線部材
US10276511B1 (en) * 2018-04-27 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package and manufacturing method thereof
CN208191018U (zh) * 2018-05-12 2018-12-04 深圳市国日宏电子科技有限公司 软性线路板焊盘结构
TWM568017U (zh) * 2018-07-05 2018-10-01 同泰電子科技股份有限公司 Circuit board structure with caulking layer
JP2019005609A (ja) 2018-09-05 2019-01-17 株式会社三洋物産 遊技機

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60176577U (ja) * 1984-04-28 1985-11-22 日本電気ホームエレクトロニクス株式会社 プリント基板
JPS6473696A (en) * 1987-09-14 1989-03-17 Canon Kk Printed-circuit board
JPH07226421A (ja) * 1994-02-09 1995-08-22 Toshiba Corp Ｉｃ素子実装回路装置およびｉｃ素子の実装方法
JP2008263030A (ja) * 2007-04-11 2008-10-30 Sharp Corp 実装基板及び実装基板の製造方法
JP2015039133A (ja) * 2013-08-19 2015-02-26 日本特殊陶業株式会社 パッケージ
JP2017092328A (ja) * 2015-11-13 2017-05-25 イビデン株式会社 プリント配線板、プリント配線板の製造方法および半導体装置

Also Published As

Publication number Publication date
US20200235019A1 (en) 2020-07-23
US11551984B2 (en) 2023-01-10
EP3683830A1 (en) 2020-07-22
CN111447740A (zh) 2020-07-24
KR102425194B1 (ko) 2022-07-25
KR20200089615A (ko) 2020-07-27

Similar Documents

Publication Publication Date Title
US10886203B2 (en) Packaging structure with recessed outer and inner lead surfaces
WO2018101382A1 (ja) 高周波モジュール
KR102425194B1 (ko) 패키지
JP2018073905A (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP5837187B2 (ja) 半導体素子収納用パッケージ、半導体装置および実装構造体
US12177983B2 (en) Electronic component housing package, electronic device, and electronic module
JP2012156428A (ja) 電子部品収納用パッケージ、およびそれを備えた電子装置
JP2017152433A (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6698435B2 (ja) 電子部品収納用パッケージおよび電子装置
JP3939707B2 (ja) 樹脂封止型半導体パッケージおよびその製造方法
JP6224473B2 (ja) 配線基板、電子装置および電子モジュール
JP3538774B2 (ja) 配線基板
US12009285B2 (en) Substrate having a recessed portion for an electronic component
JP3923063B2 (ja) 半導体デバイス用パッケージおよびその製造方法
JP4594253B2 (ja) 多数個取り配線基板
JP3842683B2 (ja) 多数個取り配線基板
JP2015115403A (ja) パッケージ
JP2019161109A (ja) 半導体装置用パッケージおよび半導体装置
JP2002208830A (ja) 弾性表面波デバイスの製造方法
JP4511335B2 (ja) 多数個取り配線基板および電子装置
JP6506132B2 (ja) 多数個取り配線基板および配線基板
CN207765431U (zh) 盖体、电子部件收纳用封装件以及电子装置
JP4753539B2 (ja) 電子部品搭載用基板およびこれを用いた電子装置
JP4404460B2 (ja) 多数個取り配線基板、配線基板、多数個取り半導体素子収納用パッケージおよび半導体素子収納用パッケージ
TW202335195A (zh) 封裝體及其製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220628