JP2020101654A

JP2020101654A - 表示装置

Info

Publication number: JP2020101654A
Application number: JP2018239252A
Authority: JP
Inventors: 昌哉玉置; Masaya Tamaoki; 水橋　比呂志; Hiroshi Mizuhashi; 比呂志水橋
Original assignee: Pict Leap Co Ltd
Current assignee: Pict Leap Co Ltd
Priority date: 2018-12-21
Filing date: 2018-12-21
Publication date: 2020-07-02
Also published as: WO2020130093A1

Abstract

【課題】画素分割による画質への影響を抑制し、かつ製造プロセスへの負荷を低減させた面積階調表示装置を提供する。【解決手段】表示装置は、隣接して配置された複数の単位画素ＰＸを備え、単位画素は、隣接して配置された異なる色を表示する３つの副画素ＰＧ，ＰＢ，ＰＲを備え、３つの副画素は、それぞれＮ個の表示領域を備えた表示装置であって、表示領域の組合せによってＮビットの面積階調が可能であり、表示領域のうち、最下位ビットに対応する最下位ビット表示領域は方形であり、一の単位画素内の一の色を表示する副画素の前記最下位ビット表示領域が、同一の単位画素及び隣接する単位画素のいずれかに備えられた他の２つの色を表示する副画素の最下位ビット表示領域と接し、かつ、単位画素の副画素の最下位ビット表示領域が，隣接する単位画素の同色の副画素の上位ビットに対応する上位ビット表示領域とは接しないよう配置された。【選択図】図５

Description

本発明の実施形態は、表示装置に関する。

近年、画素内にデータを保存可能なメモリ部を有する、所謂、ＭＩＰ（Ｍｅｍｏｒｙ−ｉｎ−Ｐｉｘｅｌ）方式を採用した表示装置が種々提案されている。ＭＩＰは、静止画の場合、画像データを都度書き込む必要が無いので、超低消費電力駆動を実現出来るため、例えば、反射型液晶表示技術と組み合わせることで、ウェアラブル機器、ＩＯＴ（ＩｎｔｅｒｎｅｔｏｆＴｈｉｎｇｓ）機器用途等へ応用することで、長時間動作に対する顕著な効果が期待できる。一方、画素内のメモリに保持可能なデータは０か１の何れかのみなので、通常のアナログ駆動方式のように画素電極に印可する電圧を調整することによる階調制御が出来ず、白か黒しか表示できないという問題が存在する。そのため、このような表示装置における階調表現を行う場合、１つの画素、または副画素を面積の異なる複数の表示領域（セグメント）に分割し、これらの領域のオン、オフの組み合わせによって階調表示を実現する、所謂、面積階調法が採用されている。

面積階調法を有する表示装置においては、表示するビット数に応じて、画素、又は副画素電極が分割されている。具体的に、ｎビットを表示する場合、画素、又は副画素電極は、一般的には１、２、・・・２＾（ｎ−１）の面積比を有するｎ個のセグメントに分割される。各々のセグメントは、対応するメモリ部を有し、データを保持出来、各領域の白、黒表示切替により２のｎ乗通りの階調表示が可能となっている。例えば、２ビットの場合は、１：２の面積比を有するセグメントにおいて２の２乗、すなわち4通りの階調が、３ビットの場合は１：２：４の面積比からなるセグメントによって、２の３乗、すなわち8通りの階調が表現可能となっている。しかしながら、分割するセグメントを適切な形で配置しないと、隣接画素のセグメントとの分別が難しくなり、階調表示上の問題が生じることが知られている。この問題を回避するため、赤（Ｒ；Ｒｅｄ）、緑（Ｇ；Ｇｒｅｅｎ）、青（Ｂ；Ｂｌｕｅ）の３原色を表示する副画素（サブピクセル）をストライブ状に配置した通常の画素の場合、ＲＧＢのそれぞれの副画素を３分割した構造で２ビット表示をする技術や、白（Ｗ；Ｗｈｉｔｅ）等の更にもう一つの副画素を加えた４つの副画素からなるＲＧＢＷ画素において、低ビットのセグメントを画素電極の中央付近に配置する技術等が知られている。

特開２０１４−０２１２７７号公報特開２０１４−１８６２８３号公報

しかし、副画素を３分割して面積階調で２ビット表示を行う場合、２つの離れた電極を電気的に接続するために、新たな絶縁層、配線層を追加する必要があるため、製造プロセスが複雑になってしまうという問題、画素電極を3分割することによる開口率の低下という問題があった。また、公知技術として知られている低ビットのセグメントから順に中央付近から放射状に配置する方法では、例えば、Ｒ、Ｇ、Ｂ、Ｗからなる同じ形状の４つの副画素を２行２列に配置する画素には適用可能であるが、通常のＲ、Ｇ、Ｂのように３つの副画素からなる画素には適合出来ないという問題があった。

本発明の目的は、３つの副画素からなる画素をもつ表示装置において、製造プロセスへの負荷を低減させ、十分な階調表現を有する面積階調表示を行うための手段を提供することにある。

上記の目的を達成するために、本発明に係る表示装置は、隣接して配置された複数の単位画素を備え、前記単位画素は、隣接して配置された異なる色を表示する３つの副画素を備え、前記３つの副画素は、それぞれＮ個の表示領域を備えた表示装置であって、前記表示領域の組合せによって各色Ｎビットの面積階調表示が可能であり、前記表示領域のうち、最下位ビットに対応する表示領域は方形であり、１つの単位画素内の１つの色を表示する副画素の前記最下位ビット表示領域が、同一の単位画素及び隣接する単位画素のいずれかに備えられた他の２つの色を表示する副画素の前記最下位ビット表示領域と接し、かつ、前記単位画素の前記副画素の前記最下位ビット表示領域が，隣接する前記単位画素の同色の前記副画素の上位ビットに対応する表示領域とは接しない、よう配置される。

本発明によれば、例えばＲＧＢの３つの副画素を用いた画素の構成で面積階調法を適用するに際し、製造プロセスへの負荷を上げることなく、十分な特性の階調表現を供することができる。本発明に係る表示装置は、前記単位画素中に含まれる前記副画素において、少なくとも１つは他の２つと形状が異なり、且つ、前記単位画素の１つの辺を３つの前記副画素が共有することがないよう配置され、さらに前記単位画素は全体として方形である。これにより、従来公知例の問題点を解決することが可能となる。

また、本発明に係る表示装置が半透過型の表示を行おうとする場合には、反射電極の面積比と同じ比率の透過電極とを設けることで、反射表示同等、透過表示においても良好な階調の画像を表示することができる。

また、本発明に係る表示装置には、前記セグメントに入力するデータ信号の入力順を調整するインターフェースを備えることで、通常の並びで送られてきたＲＧＢ信号をそのまま受けて、画素形状に応じた信号に内部で適切に変換可能となるため、表示装置外のプロセッサへ特別な負荷をかけることの無い手段を提供することができる。

図１は、液晶表示装置の断面を示す概略図である。図２は、ＬＴＰＳアクティブマトリクス型ＴＦＴ駆動回路全般の概略図である。図３は、ＭＩＰ方式の画素部の回路概略図である。図４は、面積階調法の従来公知例を説明するための図である。図５は、本発明の第1の実施形態に係る単位画素ＰＸを説明する図である。図６で、本発明の第1の実施形態の派生形１に係る単位画素ＰＸを説明する。図７で、本発明の第1の実施形態の派生形２に係る単位画素ＰＸを説明する。図８で、本発明の第1の実施形態の派生形３に係る単位画素ＰＸを説明する。図９で、本発明の第1の実施形態の派生形４に係る単位画素ＰＸを説明する。図１０で、本発明の第２の実施形態に係る単位画素ＰＸを説明する。図１１は、本発明の半透過型液晶表示装置の場合の画素電極の構成を示す。図１２は、データ信号送付順を説明するための従来公知例を示す。図１３は、本発明のデータ信号送付順を説明するための概略図である。図１４は、従来画素配列向けのデータ制御回路とタイミングチャートを示す。図１５は、本発明で開示された画素配列向けのデータ制御回路構成を示す。図１６で、本実施形態の表示装置を用いた電子機器の具体例を説明する。図１７で、本実施形態の表示装置を用いた電子機器の具体例を説明する。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一又は類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

本実施形態においては、表示装置の一例として、液晶表示装置を開示する。この表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器等の種々の装置に適用可能である。なお、本実施形態にて開示する主要な構成は、液晶表示装置以外の面積階調表示手段を有する表示装置などにも適用可能である。

説明は以下の順序で行う。
１．本開示が適用される液晶表示装置
１−１．カラー表示対応の半透過型液晶表示装置
１−２．駆動回路構成
１−３．ＭＩＰ方式の液晶表示装置
１−４．ＭＩＰ方式液晶表示装置の画素内回路
２．実施形態の説明
２−１．面積階調法
２−２．半透過表示のための画素電極
２−３．データ信号送付順及び信号制御回路
３．電子機器

＜１．本開示が適用される液晶表示装置＞
液晶表示装置は、表示の形態で分類すると、透過型、反射型及び半透過型に分類することができるが、本開示の技術は、透過型液晶表示装置にも適用可能であるが、実際上は、主に反射型及び半透過型液晶表示装置に適用することで好適な結果が得られる。本開示に係る液晶表示装置は、電子機器、中でも、屋外での使用頻度が高い携帯型の電子機器、すなわち、携帯端末機器、例えば、ディジタルカメラ等の携帯情報機器又は携帯電話機等の携帯通信機器の表示部として用いて好適なものである。

本開示が適用される液晶表示装置は、カラー画像を形成する単位となる１個の画素（単位画素）中に、複数の副画素（サブピクセル）を含む。より具体的には、カラー表示対応の表示装置では、単位画素は、例えば、赤色（Ｒｅｄ：Ｒ）を表示する副画素、緑色（Ｇｒｅｅｎ：Ｇ）を表示する副画素、青色（Ｂｌｕｅ：Ｂ）を表示する副画素の３つの副画素を含む。ただし、３つの副画素はＲＧＢの３原色に限られるものではなく、例えば、シアン、マゼンタ、イエローのような組み合わせでも良く、何れにせよ３つの副画素からなる画素で面積階調表示を行う場合において適用することが可能である。

［１−１．カラー表示対応の半透過型液晶表示装置］
以下、本開示が適用される液晶表示装置として、カラー表示対応の半透過型液晶表示装置を例に挙げて図面を参照しつつ説明する。本開示は、半透過型液晶表示装置には限定されず、透過型及び反射型の液晶表示装置にも適用できる。

図１は、実施形態に係る表示装置の構成例を示す断面図である。図１に示すように、表示装置１３は、第１パネル１５と、第２パネル１４と、液晶層１６とを含む。第２パネル１４は、第１パネル１５と対向して配置される。液晶層１６は、第１パネル１５と第２パネル１４との間に設けられる。第２パネル１４の表面が、画像を表示させるための表示面１ａである。表示面１ａ側の外部から入射した光は、第１パネル１５の画素電極９によって反射されて表示面１ａから出射する。また、バックライト部２０から出て、第１パネル１５側から入射した光も、表示面１ａから出射する。本実施形態の表示装置１３は、この反射光及びバックライトからの透過光を利用して、表示面１ａに画像を表示する半透過型液晶表示装置である。なお、本明細書において、表示面１ａと平行な方向をＸ方向とし、表示面１ａと平行な面においてＸ方向と交差する方向をＹ方向とする。また、表示面１ａに垂直な方向をＺ方向とする。

第１パネル１５は、第１基板１２と、絶縁層１１と、画素電極１０と、配向膜９とを有する。また、半透過型、透過型液晶表示装置の場合には、１／４波長板１７と、１／２波長板１８と、偏光板１９を有する。第１基板１２は、例えば、ガラス基板や樹脂基板が用いられる。第１基板１２の表面には、図示しない回路素子や、ゲート配線、信号線等の各種配線が設けられる。回路素子は、容量素子や、ＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）等のスイッチング素子を含む。ＴＦＴは、アモルファスシリコン（ＡｍｏｒｐｈｏｕｓＳｉ）、低温ポリシリコンＬＴＰＳ（ＬｏｗＴｅｍｐｅｒａｔｕｒｅＰｏｌｙＳｉ）、透明アモルファス酸化物半導体ＴＡＯＳ（ＴｒａｎｓｐａｒｅｎｔＡｍｏｒｐｈｏｕｓＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）等の何れで形成されていても構わない。

絶縁層１１は、第１基板１２の上に設けられ、回路素子や各種配線等の表面を平坦化する作用がある。画素電極１０は、絶縁層１１の上に設けられ、配向膜９は、画素電極１０と液晶層１６との間に設けられる。画素電極１０は、例えばアルミニウム（Ａｌ）や銀（Ａｇ）等の金属、またはこれらの金属材料と、ＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）等の透光性導電材料とを併用した構成としてもよい。画素電極１０の金属材料部は、外部から入射する光を反射させる反射板として機能する。

画素電極１０によって反射された光は、表示面１ａ側に向かってある程度一定の方向に進む。また、画素電極１０は、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）ごとの副画素に対応して設けられ、画素電極１０に印加される電圧レベルが変化することにより、液晶層１６におけるリタデーションが変化し、結果として光の透過状態が副画素ごとに調整される。すなわち、画素電極１０は、画素電極としての機能も有する。なお、図１では、画素電極１０及び絶縁層１１は平坦に示しているが、拡散反射させるために絶縁膜１１の表面を凸凹に形成しても構わない。

第２パネル１４は、第２基板４と、カラーフィルタ５と、オーバーコート６、共通電極７と、配向膜８と、１／４波長板３と、１／２波長板２と、偏光板１とを含む。第２基板４の、第１パネル１５と対向する面に、カラーフィルタ５、オーバーコート６及び共通電極７が設けられる。共通電極７と液晶層１６との間に配向膜８が設けられる。１／４波長板３、１／２波長板２及び偏光板１の順で、第２基板４の表示面１ａ側の面に積層して設けられている。なお、本実施例では、１／４波長板３、１／２波長板２の組み合わせからなる広帯域の円偏光板条件が例示されているが、１／４波長板３のみの構成であっても構わない。また、本実施例では例示されていないが、等方性、または異方性拡散層が、１／４波長板３、１／２波長板２及び偏光板１の何れかに隣接する位置に設けられたものであっても構わない。

第２基板４は、ガラス基板や樹脂基板であり、共通電極７は、透光性の導電材料、例えばＩＴＯ等で形成されている。共通電極７は、複数の画素電極９と対向して配置され、各副画素に対する共通の電位を供給する。カラーフィルタ５は、例えば、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）の３つのフィルタを有するが、４つ、或いはそれ以上の異なる色のフィルタを含んでいても構わない。オーバーコート６は、平坦な絶縁層であって、カラーフィルタ５の液晶層１６側に設けられる。

液晶層１６は、例えば、ネマティック（Ｎｅｍａｔｉｃ）液晶が液晶セル内に封入されている。液晶層１６は、共通電極７と画素電極１０との間の電圧レベルが変更されることにより副画素ごとのリタデーションが変調され、結果として副画素ごとの光が変調される。

表示装置１３の表示面１ａ側から入射する入射光は、第２パネル１４及び液晶層１６を透過して画素電極１０に到達する。そして、入射光は画素電極１０で反射される。画素電極１０で反射された光は、液晶層１６を透過して副画素ごとに変調されて表示面１ａから出射される。これにより、画像の表示が行われる。

半透過型、または透過型液晶表示装置の場合に用いられるバックライト部２０は、液晶表示パネルをその背面側、すなわち、第１パネル部１５の液晶層１６とは反対側から照明する照明部である。このバックライト部２０は、その構造及び構成要素を特に限定するものではないが、例えば、ＬＥＤ（ＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）又は蛍光管等の光源と、プリズムシート、拡散シート及び導光板等の周知の部材とを用いることができる。

［１−２．駆動回路構成］
本開示の実施形態について説明する前に、本開示の技術が適用される表示装置について説明する。ここでは、本開示の技術が適用される表示装置として、アクティブマトリクス型液晶表示装置を例に挙げて説明するが、これに限られるものではない。

図２において、ＭＩＰ駆動回路もその一部として包含するＬＴＰＳ（ＬｏｗＴｅｍｐｅｒａｔｕｒｅＰｏｌｙＳｉ）アクティブマトリクス型ＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）駆動回路全般の概略を、図３においてＭＩＰ方式の画素部の回路概略を説明する。

本適用例に係る液晶表示装置１３は、画素２１が行列状に２次元配列されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置された駆動部とを有する構成となっている。当該駆動部は、信号出力回路３５、走査回路４０、及び、駆動タイミング発生部４５などから成り、例えば、画素アレイ部３０と同じ液晶表示パネル（基板）１１上に集積され、画素アレイ部３０の各画素２０を駆動する。ここで、本適用例に係る液晶表示装置１３にあっては、１つの単位画素が３つの副画素から構成され、これら副画素の各々が画素２１に相当することになる。従って、以下に説明する構成においては、単位画素内にある「副画素」を単に「画素」として説明するものとする。

図２において、画素アレイ部３０のｍ行ｎ列の画素配列に対して、列方向に沿って信号線３１−１〜３１−n（以下、単に「信号線３１」と記述する場合もある）が画素列毎に配線されている。また、行方向に沿って走査線３２−１〜３２‐ｍ（以下、単に「走査線３２」と記述する場合もある）が画素行毎に配線されている。ここで、「列方向」とは画素列の画素の配列方向を指し、「行方向」とは画素行の画素の配列方向を指す。

信号線３１(３１−１〜３１−ｎ)の各一端は、信号線駆動部３５の画素列に対応した各出力端に接続されている。信号線駆動部３５は、所定の階調を反映した信号電位を、対応する信号線３１に対して出力するように動作する。また、信号線駆動部３５は、画素２１内に保持する信号電位の論理レベルを入れ替える場合、必要な階調を反映した信号電位を対応する信号線３１に対して出力するように動作する。図２では、走査線３２−１〜３２−ｍについて、１行分の画素について１本の配線として示しているが、実際には、ビット数に比例した数の走査線が配置されている。この走査線３２−１〜３２−ｍの各一端は、走査線駆動部４０の画素行に対応した各出力端に接続されている。

駆動タイミング発生部（ＴＧ；タイミングジェネレータ）４５は、信号線駆動部３５及び走査線駆動部４０を動作させるための各種駆動パルス（タイミング信号）を生成し、これら駆動部３５，４０に供給する。

［１−３．ＭＩＰ方式の液晶表示装置］
本開示の表示装置は、記憶機能を持つ画素が配置されている表示装置である。この種の表示装置としては、例えば、画素内にデータを記憶可能なメモリ部を有する、いわゆるＭＩＰ（Ｍｅｍｏｒｙ−ｉｎ−Ｐｉｘｅｌ）方式の液晶表示装置を例示することができる。その他、強誘電液晶のように、そのものにメモリ性を有する材料を利用した表示装置も本開示の考えを適用可能であるが、以下では、ＭＩＰ方式の液晶表示装置への適用を第１に考えて説明を行う。

本発明の実施形態の表示装置において、カラー画像を形成する単位となる１つの画素（単位画素）が、３つの副画素からなる構成となっており、例えば、Ｒ（赤）Ｇ（緑）Ｂ（青）３原色、等から構成される。ＭＩＰ液晶表示装置の画素は、表示ビット数に応じて、副画素が更に複数のセグメント（表示領域）に分割されており、１ビット分に相当するセグメントでは、白と黒の２階調しか階調表現を行うことができない。そのため、階調表現方式として、１つの副画素を複数のセグメントに分割し、当該複数のセグメントの面積の組み合わせによって階調を表示する面積階調法を用いる。ここで、「面積階調法」とは、一例として、面積比を２⁰,２¹，２²，・・・，２^N-1、という具合に重み付けしたＮ個のセグメント、すなわち分割電極で２Ｎ個の階調を表現する階調表現方式である。

面積階調法を採用するに当たって、１つの副画素の電極を複数の電極に分割するとき、１つの副画素の電極を例えば面積の異なる２つのセグメントに分割し、面積の小さいセグメントを最小ビットとし、最小ビットの表示をするセグメントの面積の２倍の大きさのセグメントを次のビット、二つのセグメントを組合せることで最大ビットとする階調表示を行う構成とすることができる。それぞれのセグメントは電極となっており、メモリに保持された情報を元に制御された電位に応じて、液晶層も制御される。その結果、各セグメントは白、黒２値の何れかの状態をとることになる。

［１−４．ＭＩＰ方式の画素内回路］
図３に、ＭＩＰ方式の表示装置内の画素を構成する副画素の中の各セグメントが有する回路構成の一例をブロック図で示す。画素電極は、図面の簡略化のために図示を省略するが、画素電極とこれに対向して形成される対向電極との間で発生する液晶材料の容量成分が液晶容量２２となっている。液晶容量２２の対向電極にはコモン電圧Ｖｃｏｍが全画素共通に印加される。

図３に示すように、３つのスイッチ素子２３〜２５及びラッチ部２６を有するＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）付きの画素構成となっており、スイッチ素子２５は、信号線３１に一端が接続されている。そして、図２の走査線駆動部４０から走査線３２を介して走査信号が与えられることによってオン（閉）状態となり、図２の信号線駆動部３５から信号線３１を介して供給されるデータＳＩＧを取り込む。ラッチ部２６は、互いに逆向きに並列接続されたインバータ２７，２８によって構成されており、スイッチ素子２５によって取り込まれたデータＳＩＧに応じた電位を保持（ラッチ）する。

スイッチ素子２３，２４の各一方の端子には、コモン電位Ｖｃｏｍと同相の電位Ｖ１及び逆相の電位ＸＶ１が与えられる。スイッチ素子２３，２４の各他方の端子は共通に接続され、本画素回路の出力ノードＮｏｕｔとなる。スイッチ素子２３，２４は、ラッチ部２６の保持電位の極性に応じていずれか一方がオン状態となる。これにより、対向電極にコモン電位Ｖｃｏｍが印加されている液晶容量２１の画素電極に対して、同相の電位Ｖ１または逆相の電位ＸＶ１が印加され、液晶モードに応じて白、又は黒が表示される。静止画表示時には、ラッチ部２６に保持されている情報を用いるため、液晶層の極性反転周期で信号電位の書込み動作を実行する必要がないため、消費電力を少なくすることができる利点がある。

上述したように、本適用例に係る表示装置（即ち、アクティブマトリクス型液晶表示装置）１３は、表示データに応じた電位を保持するラッチ部２６を有するＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）が行列状に配置された構成となっている。尚、本適用例では、内蔵するメモリ部としてＳＲＡＭを用いる場合を例に挙げたが、ＳＲＡＭは一例に過ぎず、他の構成のメモリ部、例えば、ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）を用いる構成であっても構わない。

＜２．実施形態の説明＞
［２−１．面積階調法］
画素内部に記憶機能を有する表示装置、例えば、ＭＩＰ方式の液晶表示装置の場合、１ビットのセグメントにつき２階調分の表示しかできない。そのため、より豊かな階調表現を付与するため、面積階調法が有効な手段として挙げられる。具体的には、カラー液晶表示装置である本発明の適用例の場合、画素２１の構成要素である副画素を、更に表示ビット数に応じて、面積的に重み付けした複数のセグメントに分割する。分割されたセグメントは、液晶層を電気的に制御するための電極と、それと対をなすメモリ部から構成される。

理解を容易にするために、図４において従来公知例を示し、その問題点を説明する。具体的には、１つの副画素の面積を２：１の重みを付けて分割したセグメントにより、２ビットで４階調を表現する面積階調法を例に挙げて説明する。その後、図５から図１０において、本発明の実施の形態に係る画素の構成について説明を行う。

図４の（Ａ）において、従来公知例の中で、副画素を2分割したものの代表例を示す。赤（Ｒ）を表示する副画素を例に挙げると、下位ビットのセグメントであるＰＲ１と上位ビットのセグメントであるＰＲ２に、それぞれ１：２の面積比で2分割されている。図４の（Ｂ）は、配列された図４（Ａ）の画素がそれぞれ異なる階調Ｌ０、Ｌ１、Ｌ２、Ｌ３を示している状態を示す。ここで、全セグメントが、Ｌ０は黒の状態、Ｌ３は白の状態を示す。ここで、階調Ｌ１と階調Ｌ２の画素が隣接した場合、階調Ｌ１と階調Ｌ２の和が、階調Ｌ０の画素の面積的と全く同じであるので、両者を識別するのが難しくなる。そのため、階調表示の問題を引き起こす要因となってしまう。

図４の（Ｃ）は、従来公知例の中で、副画素を3分割した例を示す。赤（Ｒ）を表示する副画素を例に挙げると、下位ビットのセグメントであるＰＲ１と上位ビットのセグメントであるＰＲ２が、それぞれ１：２の面積比である点は図４（Ａ）の画素と共通であるが、ＰＲ２がさらに２つに分割されている点が異なる。その結果として、図４（Ｄ）に示すように、隣接するＬ１とＬ２階調の画素は、Ｌ０階調の画素と識別可能となるので、階調表示の問題を解決することが出来る。ただし、上位ビットを距離の離れた２分割のセグメントとするためには、信号配線を分岐して各セグメントと電気的に接続するコンタクト部を形成する必要があるので、配線面積が増加して画素の精細度が低下してしまう。この問題点を解決するために、絶縁層を通常より1層追加して新規の配線で繋ぐ、所謂、多層配線の構成も提案されているが、製造プロセスへの負荷を高めてしまうという問題点が挙げられる。

図５（Ａ）に、上記従来公知例の問題を解決する、本発明の第1の実施形態に係る単位画素ＰＸの構成を示す。単位画素ＰＸは、緑（Ｇ）を表示する副画素ＰＧ、赤（Ｒ）を表示する副画素ＰＲ、青（Ｂ）を表示する副画素ＰＢの三つの隣接する副画素を有し、副画素ＰＧ、ＰＲ及びＰＢの各々に対応する色のカラーフィルタを、各々の画素電極と対向して配置されている。正方形の形状を有する単位画素ＰＸは、異なる形状の副画素から構成されており、一例として図５（Ａ）に示すように、副画素ＰＧはＹ軸方向に延びた縦長の長方形、副画素ＰＲと副画素ＰＢはＸ軸方向に延びた横長の長方形となっている。図５（Ａ）では、緑（Ｇ）を表示する副画素を縦長の長方形として選んでいるが、赤（Ｒ）、青（Ｂ）を代わりに配置した構成であっても構わない。

各副画素は面積階調を行うため、面積の異なる2つのセグメントを有している。副画素ＰＧは、面積の小さい第１のセグメントＰＧ１と面積の大きい第２のセグメントＰＧ２、副画素ＰＲは、第１のセグメントＰＲ１と第２のセグメントＰＲ２を、副画素ＰＢは、第１のセグメントセグメントＰＢ１と、第２のセグメントＰＢ２をそれぞれ有している。第１のセグメントと第２のセグメントの面積比は１対２であり、この２つのセグメントを組み合わせ、第１のセグメントを低位ビット、第２のセグメントを高位ビットとしている。

図５（Ｂ）は、本発明の第１の実施形態に係る階調表示の状態を示す図で、図中Ｌ０からＬ３はそれぞれ階調値を示し、この順に明るさが増加することを意味する。階調値Ｌ０は単位画素ＰＸのすべてのセグメントが黒表示、階調値Ｌ１はセグメントＰＧ１、ＰＲ１、ＰＢ１が白を表示して残りは黒を表示、階調値Ｌ２はセグメントＰＧ２、ＰＲ２、ＰＢ２が白を表示して残りは黒を表示、階調値Ｌ３は単位画素ＰＸのすべてのセグメントが白を表示、した状態となっている。なお、ここで「セグメントが黒を表示」した状態とは、セグメントがオフの状態で、反射型液晶表示装置の場合、反射電極で反射された光が表示装置外に出ることが出来ない状態に相当する。また、「セグメントが白を表示」した状態とは、セグメントがオンの状態に相当し、電極上で反射された光が、対応するカラーフィルタ層を通過して出ていく状態に相当する。また、ここでは簡単のために、副画素ＰＲ、ＰＧ、ＰＢ中のセグメントが連動して全て同じ状態のものを説明したが、各副画素で独立して状態を変化させることも可能である。

下位ビットのセグメント、ＰＲ１、ＰＧ１、ＰＢ１は全て、より上位ビットのセグメントＰＲ２、ＰＧ２、ＰＢ２に囲まれているため、隣接画素と下位ビットのセグメント同士が接することはない。そのため、図５（Ｂ）に示すように、隣接するＬ１とＬ２階調の画素は、Ｌ０階調の画素と識別可能となるので、上述の階調表示の問題を解決することが出来る。また、各色当たり２ビット表示の場合、図４（Ｃ）の従来公知例のように１つの副画素を3分割のセグメントとする必要はなく、2分割にするだけで済むので、新規の配線で繋ぐための絶縁層を追加する必要がなく、従来通りの製造プロセスにより作成することが可能となる。

図６、図７に、本発明の第１の実施形態の派生形１、派生形２を示す。図５（Ａ）に示した本発明の第１の実施形態と比較して、副画素ＰＧはＹ軸方向に延びた縦長の長方形、副画素ＰＲと副画素ＰＢはＸ軸方向に延びた横長の長方形となっているのは共通であるが、下位ビットのセグメントＰＲ１、ＰＧ１、ＰＢ１の形状がより細長の長方形となっている点が異なる。図６（Ｂ）、図７（Ｂ）に示すように、隣接するＬ１とＬ２階調の画素は、Ｌ０階調の画素と識別可能となるので、上述の階調表示の問題を解決することが出来る。なお、ここでは一例として、緑（Ｇ）を表示する副画素を縦長の長方形として選んでいるが、赤（Ｒ）、青（Ｂ）を代わりに配置した構成であっても構わない。

図８に、本発明の第１の実施形態の派生形３を示す。図８（Ａ）に示すように、単位画素PXは正方形で、２つの副画素、ここではPR、PGがL字型であり、残りの副画素PBが縦長の長方形となっている。この構成も、図８（Ｂ）から確認出来るように、下位ビットのセグメントＰＲ１、ＰＧ１、ＰＢ１は、上位ビットのセグメントＰＲ２、ＰＧ２、ＰＢ２に挟まれるように配置されているので、隣接画素の影響による階調表示の不具合を回避することが可能となる。

図９に、本発明の第１の実施形態の派生形４を示す。図９（Ａ）に示すように、単位画素PXは正方形で、２つのL字型をした副画素（ここではPR、PB）と、残りの方形の副画素（ここではPG）からなる。図８の画素との違いは、方形の副画素が２つのL字型の副画素で囲われて、隣接画素と接することがない、ことにある。図９（Ｂ）から確認出来るように、下位ビットのセグメントＰＲ１、ＰＧ１、ＰＢ１は隣接画素と接することは無いので、階調表示の不具合を回避することが可能となる。

図１０に、本発明の第２の実施形態を示す。図１０（Ａ）に示すように、単位画素PXは、方形の副画素ＰＲ、ＰＧ、ＰＢから構成され、それぞれの中心点を結んだ線が三角形となる配列であるデルタ配列されている。図１０（Ｂ）から確認出来るように、下位ビットのセグメントＰＲ１、ＰＧ１、ＰＢ１は、上位ビットのセグメントＰＲ２、ＰＧ２、ＰＢ２に挟まれるように配置されているので、隣接画素の影響による階調表示の不具合を回避することが可能となる。

［２−２．半透過表示のための画素電極］
図１１に、本発明の実施形態の１つとして、半透過型液晶表示装置の場合の画素電極の構成について説明する。図１１の（Ａ）は、図５に示した第１の実施形態の場合の構成を図示したもので、ＰＧ１＿Ｔ、ＰＧ２＿Ｔ、ＰＲ１＿Ｔ、ＰＲ２＿Ｔ、ＰＢ１＿Ｔ、ＰＢ２＿Ｔが透過透明電極、ＰＧ１＿Ｒ、ＰＧ２＿Ｒ、ＰＲ１＿Ｒ、ＰＲ２＿Ｒ、ＰＢ１＿Ｒ、ＰＢ２＿Ｒが反射金属電極を示す。１つのセグメントの中の透明電極と反射金属電極は端部で一部重なりを有して電気的につながっており、１つのコンタクトホールCHから供給された電気信号に連動して電位を変化させ、液晶層の制御を行う。ここで、各色２ビットの面積階調画素の場合、１つの副画素中のセグメントの面積が１：２の比で分割されていることに加えて、透明電極部、反射金属電極部もともに１：２の比で分割されることで、透過表示、反射表示共に働く所望の階調表示を行うことが可能になる。

図５から図１０に示した本発明の第1の実施形態と第２の実施形態のすべての構成についての図示説明は略するが、何れの構成であっても、半透過型液晶表示装置を適用する場合、上記の実施形態を採用することができる。すなわち、１つのセグメントの中の透明電極と反射金属電極は端部で一部重なりを有して電気的につながっており、１つのコンタクトホールCHから供給された電気信号に連動して電位を変化させ、液晶層の制御を行う。また、本発明の第1の実施形態と第２の実施形態の画素構成は、半透過型液晶表示装置のみに限定されるものではなく、反射型液晶表示装置であっても適用される。

［２−３．データ信号送付順及び信号制御回路］
図１２、１３において、本発明の実施形態のためのデータ信号送付順、及びその信号の制御回路についての説明を行う。図１２は、比較のために例示した従来公知例、図１３は本発明の実施形態の場合を示す例で、代表して第１の実施形態の場合を例示する。各セグメントは対応するメモリ回路部５０を有し、データを入れ替える場合は、走査線３２を制御して開いた状態になっている時に信号線３１を通じて行う。

従来公知例の場合、図１２（Ａ）に示すように、同色の上位ビット、下位ビットセグメントがY軸方向、すなわち信号線３１に平行な方向に並んでおり、各セグメントに対応するメモリ回路部５０も同様の順で並んでいる。そのため、図１２（Ｂ）に示すように、データ信号５１は１つの信号線において、同色の下位ビット用のデータＲＬ、上位ビット用のデータＲＨのように、順番に送ることになる。

本発明の実施形態の場合、従来公知例と違って、同色の上位ビット、下位ビットセグメントが、必ずしもＹ軸方向、すなわち信号線３１に平行に並んでいる訳ではない。図１３（Ａ）に示すように、赤（Ｒ）、青（Ｂ）の副画素、それぞれＰＲ１、ＰＲ２とＰＢ１、ＰＢ２はＸ軸方向に並んでいるので、それに対応するメモリ回路部５０も同様となっている。そのため、データ信号５２は、図１３（Ｂ）に示すように、１つの信号線で異なる色の副画素のデータを送る必要が生じる。

このような順番を並び替えたデータは、電子機器のＭＰＵ側で変換したものを表示装置に入力するのも良いが、電子機器側からは従来通りの信号を送り、表示装置側で並び変える仕様の方が、電子機器側から見た場合の利便性は高い。そこで、表示装置内部でデータの並びを変換する方法を説明するため、図１４に従来画素配列向けのデータ制御回路を、図１５に、表示装置内でデータ並べ替えを実現する本発明で開示された画素配列向けのデータ制御回路構成を示す。

図１４（Ａ）に示す従来画素配列向けのデータ制御回路の場合、シリアルデータとして表示装置に送られてきた画像信号が、記憶保持部ＬＡＴ１に順番に保存されるように、シフトレジスターＳＲを同期して作動させる。表示装置の１行分のデータ収納が完了すると、次の第２の記憶保持部ＬＡＴ２に一括してデータ書き込みが行われる。そこで所定の値に電位を調整してから画素を構成する副画素内のセグメント中のメモリに対して情報を書き込む。以上の回路動作のタイミングチャートを図１４（Ｂ）に示す。

図１５に示す、本発明で開示された画素配列向けのデータ並べ替えを表示装置内で制御する回路の場合、図１４（Ａ）の構成と比較して、データ入れ替え部ＤＥが新規に追加され、ラインメモリの数を倍に増やしている。こうすることで、普通にＲ、Ｇ、Ｂの順番で送られてきた信号が、本発明の画素配列に応じて、適宜入れ替えることが可能となる。以上の回路動作のタイミングチャートを図１５（Ｂ）に示す。

＜３．電子機器＞
図１６、図１７に、本実施形態の表示装置を用いた電子機器の例を具体的に示す。図１６で例を示すのはノートパソコンの場合で、本実施形態の表示装置を用いることで、一定以上の画質を確保した上で、従来の透過型液晶ディスプレイを用いた場合よりも、著しく低消費電力化を実現することが可能となる。図１７に示すタブレットの場合も、携帯型のため、長時間使用のためには低消費電力化が望まれるが、この場合においても、スクリーンＳＣＲに本実施形態の表示装置を採用することで、著しい効果を引き出すことが可能となる。

以上説明したように、本実施形態によれば、表示品位を改善するとともに省電力化が可能な表示装置を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１偏光板
２１／２波長板
３１／４波長板
４第２基板
５カラーフィルタ
６オーバーコート
７共通電極
８配向膜
９配向膜
１０画素電極
１１絶縁膜
１２第１基板
１３表示装置
１４第２パネル
１５第１パネル
１６液晶層
１７１／４波長板
１８１／２波長板
１９偏光板
２０バックライト部
２１画素
２２液晶容量
２３スイッチ素子
２４、２４、２５スイッチ素子
２６ラッチ部
２７、２８インバータ
３０画素アレイ部
３１信号線
３２走査線
３５信号出力回路
４０走査回路
４５駆動タイミング発生部
５０メモリ回路部
５１、５２データ信号
Ｖｃｏｍ、Ｖ１、ＸＶ１電位
Ｎｏｕｔ画素回路の出力ノード
ＰＲ１、ＰＧ１、ＰＢ１下位ビットのセグメント
ＰＲ２、ＰＧ２、ＰＢ２下位ビットのセグメント
Ｌ０、Ｌ１、Ｌ２、Ｌ３階調
ＰＸ単位画素
ＰＲ、ＰＧ、ＰＢ副画素青
ＰＧ１＿Ｔ、ＰＧ２＿Ｔ、ＰＲ１＿Ｔ、ＰＲ２＿Ｔ、ＰＢ１＿Ｔ、ＰＢ２＿Ｔ透過透明電極
ＰＧ１＿Ｒ、ＰＧ２＿Ｒ、ＰＲ１＿Ｒ、ＰＲ２＿Ｒ、ＰＢ１＿Ｒ、ＰＢ２＿Ｒ反射金属電極
CH コンタクトホール
ＳＲシフトレジスター
ＬＡＴ１、ＬＡＴ２記憶保持部
ＤＥデータ入れ替え部
ＳＣＲスクリーン

Claims

隣接して配置された複数の単位画素を備え、
前記単位画素は、隣接して配置された異なる色を表示する３つの副画素を備え、
前記３つの副画素は、それぞれＮ個の表示領域を備えた表示装置であって、
前記表示領域の組合せによって各色Ｎビットの面積階調表示が可能であり、
前記表示領域のうち、最下位ビットに対応する表示領域は方形であり、
１つの単位画素内の１つの色を表示する副画素の前記最下位ビット表示領域が、同一の単位画素及び隣接する単位画素のいずれかに備えられた他の２つの色を表示する副画素の前記最下位ビット表示領域と接し、かつ、前記単位画素の前記副画素の前記最下位ビット表示領域が，隣接する前記単位画素の同色の前記副画素の上位ビットに対応する表示領域とは接しない、ように配置された表示装置。
前記単位画素中に含まれる前記副画素において、
少なくとも１つは他の２つと形状が異なり、
且つ、前記単位画素の１つの辺を３つの前記副画素が共有することがないよう配置され、
さらに前記単位画素は全体として方形である、請求項１記載の表示装置。
隣接して配置された前記３つの副画素のそれぞれの中心点を結んだ線が三角形となる配列であるデルタ配列の繰り返しにより前記複数の単位画素が配置された、請求項１記載の表示装置。
前記副画素中のＮ個の前記表示領域はそれぞれ、
反射金属電極からなる反射領域と、
透明透過電極からなる透過領域を備え、
Ｎ個の前記反射領域、及び前記透過領域の面積比が、Ｎ個の前記表示領域の面積比と等しい、請求項１から請求項３のいずれかに記載の半透過型液晶表示装置。
前記表示装置の１行分の信号データを保持する第１の記憶部と、前記記憶部で保持されたデータの入れ替え部と、前記入れ替え部で入れ替えられたデータを保持するため、前記第１の記憶部の倍の数からなる第２の記憶部を有する、請求項１から４のいずれかに記載の表示装置。
隣接して配置された複数の単位画素を備え、
前記単位画素は、隣接して配置された異なる色を表示する３つの副画素を備え、
前記３つの副画素は、それぞれＮ個の表示領域を備えた表示装置であって、
前記表示領域の組合せによって各色Ｎビットの面積階調表示が可能であり、
前記表示領域のうち、最下位ビットに対応する最下位ビット表示領域は方形であり、
１つの単位画素内の１つの色を表示する副画素の前記最下位ビット表示領域が、同一の単位画素及び隣接する単位画素のいずれかに備えられた他の２つの色を表示する副画素の前記最下位ビット表示領域と接し、かつ、前記単位画素の前記副画素の前記最下位ビット表示領域が，隣接する前記単位画素の同色の前記副画素の上位ビットに対応する上位ビット表示領域とは接しないよう配置された表示装置、を備えた電子機器。