[go: up one dir, main page]

JP2020096085A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020096085A
JP2020096085A JP2018232952A JP2018232952A JP2020096085A JP 2020096085 A JP2020096085 A JP 2020096085A JP 2018232952 A JP2018232952 A JP 2018232952A JP 2018232952 A JP2018232952 A JP 2018232952A JP 2020096085 A JP2020096085 A JP 2020096085A
Authority
JP
Japan
Prior art keywords
semiconductor element
signal terminal
sealing body
support member
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018232952A
Other languages
English (en)
Inventor
雄也 長村
Takeya Nagamura
雄也 長村
哲也 秋野
Tetsuya Akino
哲也 秋野
崇功 川島
Takayoshi Kawashima
崇功 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2018232952A priority Critical patent/JP2020096085A/ja
Publication of JP2020096085A publication Critical patent/JP2020096085A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体素子の熱が信号端子を介して外部装置に伝達されることを抑制する。【解決手段】本明細書が開示する半導体装置は、主電極と信号パッドとを有する半導体素子と、半導体素子を封止する封止体と、封止体の内部で半導体素子の主電極に接続されているとともに、封止体の表面において露出された導体部材と、その一端が封止体の内部で半導体素子の信号パッドに接合層を介して接合されているとともに、その他端が封止体から突出する信号端子と、封止体の内部で導体部材上に設けられているとともに、信号端子を支持する支持部材とを備える。信号端子には、その長手方向に沿って断面積が局所的に減少するくびれ部が設けられている。支持部材は、信号端子の一端からくびれ部までの区間に接触している。支持部材を構成する材料は、絶縁性を有するとともに、封止体を構成する材料よりも熱伝導率が高い。【選択図】図3

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献1に、半導体装置が開示されている。この半導体装置は、リード端子と半導体素子とを備え、リード端子が半導体素子の電極に接合層を介して接合されている。
特開平11−040728号公報
上記した半導体装置のように、信号端子と半導体素子の信号パッドとの間が接合層を介して接合されていると、例えばボンディングワイヤを介して接続される場合と比較して、半導体素子から信号端子への熱伝達経路が広くて短くなるので(即ち、ボンディングワイヤは細くて長い)、半導体装置の使用に伴って生じる半導体素子の発熱が信号端子に伝達され易い。従って、信号端子が接続される外部装置にもその熱が伝達され易くなり、外部装置に熱による影響を与えるおそれがある。本明細書では、信号端子が半導体素子の信号パッドに接合層を介して接合されている半導体装置において、半導体素子の熱が信号端子を介して外部装置に伝達されることを抑制する技術を提供する。
本明細書が開示する半導体装置は、主電極と信号パッドとを有する半導体素子と、半導体素子を封止する封止体と、封止体の内部で半導体素子の主電極に接続されているとともに、封止体の表面において露出された導体部材と、その一端が封止体の内部で半導体素子の信号パッドに接合層を介して接合されているとともに、その他端が封止体から突出する信号端子と、封止体の内部で導体部材上に設けられているとともに、信号端子を支持する支持部材とを備える。信号端子には、その長手方向に沿って断面積が局所的に減少するくびれ部が設けられている。支持部材は、信号端子の一端からくびれ部までの区間に接触している。支持部材を構成する材料は、絶縁性を有するとともに、封止体を構成する材料よりも熱伝導率が高い。
上記した半導体装置の信号端子には、その長手方向に沿って断面積が局所的に減少するくびれ部が設けられている。さらに、半導体装置は、絶縁性を有する支持部材も備える。支持部材は、導体部材上に設けられており、且つ、信号端子を支持することによって、くびれ部が設けられた信号端子の変形を抑制する。加えて、この支持部材は、封止体を構成する材料よりも熱伝導率が高い材料を用いて構成されている。これにより、支持部材は、導体部材と信号端子との間を熱的に接続するバイパス経路としても機能する。特に、支持部材は、信号端子の一端からくびれ部までの区間に接触しており、信号端子の比較的に温度が高まっている当該区間から、封止体の表面に露出する導体部材へと効率的に熱を伝えることができる。これにより、半導体素子の熱が信号端子を介して外部装置に伝達されることが効果的に抑制される。
実施例の半導体装置10を示す上面図。 半導体装置10の内部構造を示す上面図。 図1のIII−III線における断面図。 リードフレーム2を用意する工程を示す下面側斜視図。 リードフレーム2に支持部材18を設ける工程を示す下面側斜視図。 上側ヒートシンク22、42を用意する工程を示す下面側斜視図。 上側ヒートシンク22、42をリードフレーム2に接続する工程を示す下面側斜視図。 第1リフロー工程を示す下面側斜視図。 下側ヒートシンク24、44を用意する工程を示す下面側斜視図。 第2リフロー工程を示す下面側斜視図。 封止体50を成形する工程を示す下面側斜視図。
図面を参照して、実施例の半導体装置10とその製造方法について説明する。図1−図3に示すように、半導体装置10は、第1半導体素子20、第2半導体素子40、複数の外部接続端子12、13、14、15、16及び封止体50を備える。第1半導体素子20及び第2半導体素子40は、封止体50内で封止されている。封止体50は、絶縁性を有する材料で構成されている。特に限定されないが、封止体50を構成する材料は、エポキシ樹脂といった熱硬化性の樹脂材料であってもよい。各々の外部接続端子は封止体50の外部から内部に亘って延びており、封止体50の内部で、第1半導体素子20及び第2半導体素子40の少なくとも一方に電気的に接続されている。一例ではあるが、複数の外部接続端子12、13、14、15、16には、信号用である複数の第1信号端子12及び複数の第2信号端子13と、電力用であるO端子14、P端子15及びN端子16が含まれる。
第1半導体素子20は、主電極である上面電極20a及び下面電極20bと、複数の信号パッド20cとを有する。上面電極20a及び信号パッド20cは第1半導体素子20の上面に位置しており、下面電極20bは第1半導体素子20の下面に位置している。同様に、第2半導体素子40は、主電極である上面電極40a及び下面電極40b(図8参照)と、複数の信号パッド40cとを有する。上面電極40a及び信号パッド40cは第2半導体素子40の上面に位置しており、下面電極40bは第2半導体素子40の下面に位置している。第1半導体素子20の各々の電極20a、20b、20cを構成する材料には、特に限定されないが、例えばアルミニウム系又はその他の金属を採用することができる。同様に、第2半導体素子40の各々の電極40a、40b、40cを構成する材料には、特に限定されないが、例えばアルミニウム系又はその他の金属を採用することができる。第1半導体素子20の信号パッド20cには、第1信号端子12が接続されている。同様に第2半導体素子40の信号パッド40cには、第2信号端子13が接続されている。
第1半導体素子20及び第2半導体素子40は、互いに同種の半導体素子であり、一例ではあるが、IGBT(Insulated Gate Bipolar Transistor)である。但し、第1半導体素子20及び第2半導体素子40の各々は、IGBTに限定されず、例えばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)又はダイオードといった他のパワー半導体素子であってもよい。あるいは、第1半導体素子20と第2半導体素子40の各々は、ダイオード素子とIGBT素子(又はMOSFET素子)といった二以上の半導体素子に置き換えられてもよい。第1半導体素子20と第2半導体素子40の具体的な構成は特に限定されず、各種の半導体素子を採用することができる。この場合、第1半導体素子20と第2半導体素子40は、互いに異種の半導体素子であってもよい。また、第1半導体素子20及び第2半導体素子40は、例えばシリコン(Si)、炭化ケイ素(SiC)、又は窒化ガリウム(GaN)といった各種の半導体材料を用いて構成されることができる。
半導体装置10は、第1半導体素子20と接続された第1上側ヒートシンク22及び第1下側ヒートシンク24と、第2半導体素子40と接続された第2上側ヒートシンク42及び第2下側ヒートシンク44とを備える。第1上側ヒートシンク22及び第1下側ヒートシンク24は、例えば、銅、銅合金、又はその他の金属といった、導電性を有し、かつ、熱伝導性に優れた材料を用いて構成されることができる。第1上側ヒートシンク22は、概して直方体形状の部材であり、上面22aと、その上面22aの反対側に位置する下面22bとを有する。また、一例ではあるが、第1上側ヒートシンク22は、その下面22bから突出するスペーサ部22cを一体に有する。そのため、本実施例では、別体の導体スペーサを必要としない構造になっている。但し、スペーサ部22cは、必ずしも必要ではなく、複数の第1信号端子12が第1半導体素子20の信号パッド20cに接続されるためのスペースを確保している。第1上側ヒートシンク22の上面22aは、封止体50の上面において露出される。第1上側ヒートシンク22の下面22bは、スペーサ部22cにおいて、第1半導体素子20の上面電極20aにはんだ層21を介して接合される。即ち、第1上側ヒートシンク22は、第1半導体素子20と電気的及び熱的に接続されている。ここで、第1上側ヒートシンク22は、本明細書が開示する技術における導体部材の一例である。
第1下側ヒートシンク24は、概して直方体形状の部材であり、上面24aとその上面24aの反対側に位置する下面24bとを有する。第1下側ヒートシンク24の上面24aは、第1半導体素子20の下面電極20bにはんだ層23を介して接合されている。即ち、第1下側ヒートシンク24は、第1半導体素子20と電気的及び熱的に接続されている。これにより、第1上側ヒートシンク22及び第1下側ヒートシンク24は第1半導体素子20で発生した熱を外部に放出する放熱板としても機能する両面冷却構造を有する。このような構造を有する半導体装置10は、不図示の冷却器と互いに交互に配置された半導体モジュールとして用いられる。
図2、図3に示すように、第1信号端子12の一端12aは、封止体50の内部に位置しており、第1半導体素子20の信号パッド20cにはんだ層25を介して接合されている。第1信号端子12の他端12bは、封止体50の外部に位置しており、例えば半導体装置10の動作を制御する制御基板といった、外部装置に接続される。ここで、はんだ層25は、本明細書が開示する技術における接合層の一例である。また、第1信号端子12には、凹部12cが設けられている。第1信号端子12の凹部12cは、その凹部12cが形成するエッジ部において、はんだ層25に隣接している。従って、第1信号端子12の一端12aが信号パッド20cにはんだ付けされるとき、第1信号端子12のエッジ部では、溶融したはんだに生じる表面張力により、はんだの過剰な濡れ広がりが抑制される。また、第1信号端子12には、その長手方向に沿って断面積が局所的に減少するくびれ部12dが設けられている。
加えて、半導体装置10は支持部材18を備える。支持部材18は、上側ヒートシンク22の下面22bに設けられているとともに、第1信号端子12を支持する。支持部材18は、第1信号端子12の一端12aからくびれ部12dまでの区間に接触している。この支持部材18を構成する材料には、絶縁性を有するとともに、封止体50を構成する材料よりも熱伝導率が高いものが用いられる。一例ではあるが、支持部材18は、樹脂にセラミック又はグラファイト等のフィラーが含有された材料を用いて構成されていてもよい。
一般に、上述したような信号パッド20cに直接的に接続された第1信号端子12を有する半導体装置10では、細くて長いボンディングワイヤを介して接続される場合と比較して、第1半導体素子20から第1信号端子12への熱伝達経路が広くて短くなる。そのため、半導体装置10の使用に伴って生じる第1半導体素子20の発熱が第1信号端子12に伝達され易い。従って、第1信号端子12が接続される不図示の外部装置にもその熱が伝達され易くなり、その外部装置に熱による影響を与えるおそれがある。
上記した課題を解決するために、本実施例の第1信号端子12には、その長手方向に沿って断面積が局所的に減少するくびれ部が設けられている。これにより、第1信号端子12を伝わる熱の経路が狭くなるので、第1信号端子12の一端12aから他端12bに向かう熱伝導が抑制される。さらに、半導体装置10は、絶縁性を有する支持部材18も備える。支持部材18は、第1上側ヒートシンク22の下面22b上に設けられており、且つ、第1信号端子12を支持することによって、くびれ部12dが設けられた第1信号端子12の変形を抑制する。加えて、この支持部材18は、封止体50を構成する材料よりも熱伝導率が高い材料を用いて構成されている。これにより、支持部材18は、第1上側ヒートシンク22と第1信号端子12との間を熱的に接続するバイパス経路としても機能する。特に、支持部材18は、第1信号端子12の一端12aからくびれ部12dまでの区間に接触しており、第1信号端子12の比較的に温度が高まっている当該区間から、封止体50の上面に露出する第1上側ヒートシンク22へと効率的に熱を伝えることができる。これにより、第1半導体素子20の熱が第1信号端子12を介して外部装置に伝達されることが効果的に抑制される。
本発明者らは、本実施例の半導体装置10の使用時を想定した条件下において、第1信号端子12の温度をシミュレーションによって検証した。上述したように、本実施例の半導体装置10の第1信号端子12には、その長手方向に沿って断面積が局所的に減少するくびれ部12dが設けられている。加えて、半導体装置10は封止体50の内部で第1上側ヒートシンク22上に設けられているとともに、第1信号端子12を支持する支持部材18を備える。その支持部材18は、第1信号端子12の一端12aからくびれ部12dまでの区間に接触している。支持部材18を構成する材料は、絶縁性を有するとともに、封止体50を構成する材料よりも熱伝導率が高い。このような構造であると、第1信号端子12の温度は60℃であった。これに対して、第1信号端子12にくびれ部12dが設けられておらず、且つ、半導体装置10が支持部材18を備えていない従来構造では、信号端子の温度は90℃であった。即ち、半導体装置10では、第1信号端子12の温度が従来構造よりも約3割低減された。
加えて、上述したように、支持部材18は、第1信号端子12を支持することによって、くびれ部12dが設けられた第1信号端子12の変形を抑制する。そのため、第1信号端子12と第1半導体素子20との間の絶縁距離も確保される。また、第1信号端子12の変形を抑制するため、第1半導体素子20の信号パッド20cに対する第1信号端子12の姿勢が保持され、精度よく接合することができる。
第2半導体素子40側についても、第1半導体素子20側と同様の構成が採用されている。そのことから、第2上側ヒートシンク42、第2下側ヒートシンク44、第2信号端子13についての重複する説明は省略する。本実施例の半導体装置10では、第2半導体素子40の熱も第2信号端子13を介して外部装置に伝達されることが効果的に抑制される。
図2に示すように、第1上側ヒートシンク22には、継手部22dが設けられている。継手部22dは、第1上側ヒートシンク22の一方の端部から延びている。同様に、第1下側ヒートシンク24には継手部24dが設けられており、第2下側ヒートシンク44には継手部44dが設けられている。第1上側ヒートシンク22の継手部22dは、第2下側ヒートシンク44の継手部44dに接続されており、例えばはんだ付けによって接合されてよい。第1下側ヒートシンク24の継手部24dは、P端子15に接続されており、例えばはんだ付けによって接合されてよい。各継手部22d、24d、44dは、各々のヒートシンク22、24、44に一体に形成されている。但し、これに限定されず、各継手部22d、24d、44dは、各々のヒートシンク22、24、44とは別体の部材によって構成されていてもよい。また、O端子14は第1上側ヒートシンク22の下面22bに接続されており、N端子16は、第2上側ヒートシンク42の下面42bに接続されている。一例ではあるが、これらの接続方法は、例えば溶接によって接続されていてよい。
本実施例の上側ヒートシンク22は、一体に形成されたスペーサ部22cを有する。但し、上側ヒートシンク22とは別体の導体スペーサを用いてもよい。また、上述したが、上側ヒートシンク22、42は本明細書が開示する技術における導体部材の一例であり、これに限定されない。導体部材は、例えば、絶縁基板の両面に導体層を有するDBC(Direct Bonded Copper)基板、DBA(Direct Bonded Aluminum)基板、あるいはAMC(Active Metal Brazed Copper)基板であってもよい。
図4−図11を参照して、半導体装置10の製造方法の一例について説明する。図4に示すように、リードフレーム2を用意する。このリードフレーム2には、複数の第1信号端子12、複数の第2信号端子13、O端子14、P端子15及びN端子16が設けられている。前述したように、これらの端子12、13、14、15、16は、半導体装置10の外部接続端子である。リードフレーム2は、例えば銅又はその他の金属といった導体で構成されることができる。一例ではあるが、このリードフレーム2は、プレス加工で作製されてもよい。
図5に示すように、リードフレーム2に対して支持部材18を設ける。前述したように、支持部材18は、第1信号端子12及び第2信号端子13を支持する部材である。支持部材18は、例えば樹脂を用いたインサート成形によって行うことができる。このとき、支持部材18は、第1信号端子12の一端12aからくびれ部12dまでの区間に接触するように形成される。また、支持部材18は、第2信号端子13についても同様に接触するように形成される。一例ではあるが、成形する樹脂溶液には例えばセラミック又はグラファイト等の熱伝導の高いフィラーを混合してもよい。これにより、支持部材18の熱伝導度が高められる。また、支持部材18は、複数の第1信号端子12の両側に設けられた他のリード端子(吊りリード4ともいう)も含めて支持するように形成されてよい。これにより、第1信号端子12の変形を抑制する効果がさらに高められる。第2信号端子13においても、同様に支持部材18が吊りリード4も含めて支持するように形成されてよい。
図6に示すように、第1上側ヒートシンク22及び第2上側ヒートシンク42を用意する。上側ヒートシンク22、42は、例えば銅、銅合金又は他の金属といった導体で構成されることができる。一例ではあるが、上側ヒートシンク22、42は、プレス加工によって作製されてもよい。
図7に示すように、リードフレーム2を第1上側ヒートシンク22及び第2上側ヒートシンク42上に接続する。各々の接続箇所は、例えば溶接によって接続されることができる。これにより、支持部材18も、上側ヒートシンク22、42の下面22b、42bに取り付けられる。一例ではあるが、ここで、レーザ照射によってリードフレーム2の表面2a及び上側ヒートシンク22、42の下面22b、42bに粗面化処理を実施してもよい。これにより、リードフレーム2の表面2aや上側ヒートシンク22、42の下面22b、42b上に微細な凹凸形状が形成され、後述する封止体50を成形する工程でのリードフレーム2及び上側ヒートシンク22、42と封止体50を構成する材料(例えば樹脂)との密着性を良好にすることができる。また、後述する下側ヒートシンク24、44についても、同様のレーザ照射を行ってもよい。但し、各部材のレーザ照射を実施する範囲は、次で説明する第1半導体素子20及び第2半導体素子40等の構成部材を接合する範囲は除外する。
図8に示すように、第1リフロー工程において、第1上側ヒートシンク22及び第2上側ヒートシンク42と第1信号端子12及び第2信号端子13との上に、第1半導体素子20及び第2半導体素子40をはんだ付けする。詳しくは、第1上側ヒートシンク22のスペーサ部22cにおける下面22bに第1半導体素子20の上面電極20aをはんだ付けし、第1信号端子12の一端12aに第1半導体素子20の信号パッド20cをはんだ付けする。同様に、第2上側ヒートシンク42は第2半導体素子40の上面電極40aとはんだ付けし、第2信号端子13は第2半導体素子40の信号パッド40cとはんだ付けする。ここで、はんだ付けに用いられるはんだは、例えばシート形状のものを用いることができる。
図9に示すように、第1下側ヒートシンク24及び第2下側ヒートシンク44を用意する。下側ヒートシンク24、44は、例えば銅、銅合金又は他の金属といった導体で構成されることができる。一例ではあるが、下側ヒートシンク24、44は、プレス加工によって作製されてもよい。
図10に示すように、第2リフロー工程において、第1下側ヒートシンク24及び第2下側ヒートシンク44を第1半導体素子20及び第2半導体素子40にはんだ付けする。詳しくは、第1半導体素子20の下面電極20bに第1下側ヒートシンク24の上面24aをはんだ付けする。同様に、第2半導体素子40の下面電極40bに第2下側ヒートシンク44の上面44aをはんだ付けする。また、このときに第1上側ヒートシンク22の継手部22dと第2下側ヒートシンク44の継手部44dもはんだ付けする。同様に、第1下側ヒートシンク24の継手部24dとP端子15もはんだ付けする。ここで、はんだ付けに用いられるはんだは、例えばシート形状のものを用いることができる。
図11に示すように、封止体50の成形を行い、リードフレーム2の不要な部分を除去する。第1半導体素子20及び第2半導体素子40を含む他の構成部材を封止材で封止する。一例ではあるが、封止体50の成形は、エポキシ樹脂を用いたインサート成形によって行うことができる。封止体50の成形後、必要に応じて封止体50の表面を切削加工することにより、上側ヒートシンク22、42の上面22a、42aや下側ヒートシンク24、44の下面24b、44bを露出させる。以上により、半導体装置10は完成する。但し、ここで説明する半導体装置10の製造方法はほんの一例であり、この製造方法に限定されない。また、第1リフロー工程と第2リフロー工程とは、別工程として実施したが、これらの工程を併せて行ってもよい。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
2:リードフレーム
10:半導体装置
12:第1信号端子
12a:第1信号端子の一端
12b:第1信号端子の他端
12c:凹部
12d:くびれ部
13:第2信号端子
14:O端子
15:P端子
16:N端子
18:支持部材
20:第1半導体素子
20a:上面電極
20b:下面電極
20c:信号パッド
21、23、25:はんだ層
22:第1上側ヒートシンク
22c:スペーサ部
22d、42d、44d:継手部
24:第1下側ヒートシンク
40:第2半導体素子
40a:上面電極
40b:下面電極
40c:信号パッド
42:第2上側ヒートシンク
44:第2下側ヒートシンク
50:封止体

Claims (1)

  1. 主電極と信号パッドとを有する半導体素子と、
    前記半導体素子を封止する封止体と、
    前記封止体の内部で前記半導体素子の前記主電極に接続されているとともに、前記封止体の表面において露出された導体部材と、
    その一端が前記封止体の内部で前記半導体素子の前記信号パッドに接合層を介して接合されているとともに、その他端が前記封止体から突出する信号端子と、
    前記封止体の内部で前記導体部材上に設けられているとともに、前記信号端子を支持する支持部材と、
    を備え、
    前記信号端子には、その長手方向に沿って断面積が局所的に減少するくびれ部が設けられており、
    前記支持部材は、前記信号端子の前記一端から前記くびれ部までの区間に接触しており、
    前記支持部材を構成する材料は、絶縁性を有するとともに、前記封止体を構成する材料よりも熱伝導率が高い、
    半導体装置。
JP2018232952A 2018-12-12 2018-12-12 半導体装置 Pending JP2020096085A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018232952A JP2020096085A (ja) 2018-12-12 2018-12-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018232952A JP2020096085A (ja) 2018-12-12 2018-12-12 半導体装置

Publications (1)

Publication Number Publication Date
JP2020096085A true JP2020096085A (ja) 2020-06-18

Family

ID=71085666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018232952A Pending JP2020096085A (ja) 2018-12-12 2018-12-12 半導体装置

Country Status (1)

Country Link
JP (1) JP2020096085A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024157458A1 (ja) * 2023-01-27 2024-08-02 日立Astemo株式会社 半導体装置、電力変換装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024157458A1 (ja) * 2023-01-27 2024-08-02 日立Astemo株式会社 半導体装置、電力変換装置

Similar Documents

Publication Publication Date Title
US6448645B1 (en) Semiconductor device
JP7532787B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP6834436B2 (ja) 半導体装置
JP7238277B2 (ja) 半導体装置、リードフレーム及び半導体装置の製造方法
JPWO2020071185A1 (ja) 半導体装置および半導体装置の製造方法
JP2017028105A (ja) 半導体装置
JP7490974B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2019102519A (ja) 半導体装置
JP2019083292A (ja) 半導体装置
JP2020096085A (ja) 半導体装置
WO2018029801A1 (ja) 半導体装置
JPWO2020149225A1 (ja) 半導体装置
JP2019212809A (ja) 半導体装置
JP7147186B2 (ja) 半導体装置
JP2005116963A (ja) 半導体装置
JP2023156806A (ja) 半導体モジュール
JP7322467B2 (ja) 半導体装置
JP7106891B2 (ja) 半導体装置
JP7480715B2 (ja) 半導体装置
JP2005150419A (ja) 半導体装置
JP2015167171A (ja) 半導体装置
JP2005268496A (ja) 半導体装置
JP2007042738A (ja) 半導体装置
JP7693024B2 (ja) 樹脂封止型半導体装置
JP7147187B2 (ja) 半導体装置