[go: up one dir, main page]

JP2020047316A - 不揮発性記憶装置 - Google Patents

不揮発性記憶装置 Download PDF

Info

Publication number
JP2020047316A
JP2020047316A JP2018172411A JP2018172411A JP2020047316A JP 2020047316 A JP2020047316 A JP 2020047316A JP 2018172411 A JP2018172411 A JP 2018172411A JP 2018172411 A JP2018172411 A JP 2018172411A JP 2020047316 A JP2020047316 A JP 2020047316A
Authority
JP
Japan
Prior art keywords
storage element
memory cell
resistance state
terminal
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018172411A
Other languages
English (en)
Inventor
高島　大三郎
Daizaburo Takashima
大三郎 高島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2018172411A priority Critical patent/JP2020047316A/ja
Priority to US16/353,226 priority patent/US10644065B2/en
Publication of JP2020047316A publication Critical patent/JP2020047316A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】 抵抗変化記憶素子の特性と選択素子の特性とを互いに整合させることが可能な不揮発性記憶装置を提供する。【解決手段】 実施形態に係る不揮発性記憶装置は、低抵抗状態及び高抵抗状態を有しメモリセル情報を記憶する第１の２端子型抵抗変化記憶素子１１と、低抵抗状態及び高抵抗状態を有し且つ第１の２端子型抵抗変化記憶素子に直列に接続され且つ選択素子として機能する第２の２端子型抵抗変化記憶素子１２とを含むメモリセル１０と、メモリセルの一端に接続されたワード線ＷＬと、メモリセルの他端に接続されたビット線ＢＬとを備え、メモリセル情報を書き込むときに、メモリセルが選択メモリセルの場合には第２の２端子型抵抗変化記憶素子を低抵抗状態に設定し、メモリセルが非選択メモリセルの場合には第２の２端子型抵抗変化記憶素子を高抵抗状態に設定するように構成されている。【選択図】 図１

Description

本発明の実施形態は、不揮発性記憶装置に関する。
抵抗変化記憶素子及び選択素子の直列接続によってメモリセルが構成された不揮発性記憶装置（半導体集積回路装置）が提案されている。
不揮発性記憶装置では、通常、抵抗変化記憶素子として相変化メモリ（Phase Change Memory：ＰＣＭ）素子や超格子型相変化メモリ（Interfacial Phase Change Memory：ｉＰＣＭ）素子等が用いられ、選択素子として整流素子が用いられる。
しかしながら、上述した従来の不揮発性記憶装置では、抵抗変化記憶素子の材料系と選択素子の材料系とが異なっている。そのため、（ａ）互いの電圧−電流特性を合わせることが難しい、（ｂ）スケーリングにおいて互いの電圧及び電流を同じ比率にすることが難しい、（ｃ）互いの温度特性を比例させることが難しい、といった問題がある。
したがって、抵抗変化記憶素子の特性と選択素子の特性とを互いに整合させることが可能な不揮発性記憶装置が望まれている。
特表２０１６−５３５３８４号公報
抵抗変化記憶素子の特性と選択素子の特性とを互いに整合させることが可能な不揮発性記憶装置を提供する。
実施形態に係る不揮発性記憶装置は、低抵抗状態及び高抵抗状態を有し且つ前記低抵抗状態及び前記高抵抗状態に基づくメモリセル情報を記憶する第１の２端子型抵抗変化記憶素子と、低抵抗状態及び高抵抗状態を有し且つ前記第１の２端子型抵抗変化記憶素子に直列に接続され且つ前記第１の２端子型抵抗変化記憶素子を選択するための選択素子として機能する第２の２端子型抵抗変化記憶素子と、を含むメモリセルと、前記メモリセルの一端に接続されたワード線と、前記メモリセルの他端に接続されたビット線と、を備えた不揮発性記憶装置であって、メモリセル情報を書き込むときに、前記メモリセルが選択メモリセルの場合には前記第２の２端子型抵抗変化記憶素子を低抵抗状態に設定し、前記メモリセルが非選択メモリセルの場合には前記第２の２端子型抵抗変化記憶素子を高抵抗状態に設定するように構成されている。
実施形態に係る不揮発性記憶装置の構成を模式的に示した断面図である。 実施形態に係る不揮発性記憶装置の構成を示した電気回路図である。 実施形態に係る記憶素子及び選択素子として用いる２端子型抵抗変化記憶素子の第１の構成例を模式的に示した断面図である。 実施形態に係る記憶素子及び選択素子として用いる２端子型抵抗変化記憶素子の第２の構成例を模式的に示した断面図である。 実施形態に係る不揮発性記憶装置の基本的な動作原理について示した図である。 実施形態における不揮発性記憶装置のリセットパルス及びセットパルスを示した図である。 実施形態に係る不揮発性記憶装置におけるメモリセルアレイの構成例を模式的に示した断面図である。 実施形態に係る不揮発性記憶装置におけるメモリセルアレイの構成例を模式的に示した断面図である。 実施形態に係るメモリセルの第１の構成例を模式的に示した断面図である。 実施形態に係るメモリセルの第２の構成例を模式的に示した断面図である。 実施形態に係るメモリセルの第３の構成例を模式的に示した断面図である。 実施形態に係る不揮発性記憶装置の書き込み動作例を説明するための図である。 実施形態に係る不揮発性記憶装置の書き込み動作例の動作点解析について示した図である。 実施形態に係る不揮発性記憶装置の書き込み動作の第１の具体例を示したタイミング図である。 実施形態に係る不揮発性記憶装置の書き込み動作の第２の具体例を示したタイミング図である。 実施形態に係る不揮発性記憶装置の第１の読み出し動作例を説明するための図である。 実施形態に係る不揮発性記憶装置の第１の読み出し動作例の動作点解析について示した図である。 実施形態に係る不揮発性記憶装置の第１の読み出し動作例の具体例を示したタイミング図である。 実施形態に係る不揮発性記憶装置の第２の読み出し動作例を説明するための図である。 実施形態に係る不揮発性記憶装置の第２の読み出し動作例の動作点解析について示した図である。 実施形態に係る不揮発性記憶装置の第２の読み出し動作例の具体例を示したタイミング図である。 実施形態に係る不揮発性記憶装置の第２の読み出し動作例の具体例を示したタイミング図である。 実施形態に係る不揮発性記憶装置を３次元構造の不揮発性記憶装置に適用した場合の等価回路を示した図である。 実施形態に係る不揮発性記憶装置を３次元構造の不揮発性記憶装置に適用した場合の構成を模式的に示した平面図である。 実施形態に係る不揮発性記憶装置を３次元構造の不揮発性記憶装置に適用した場合の構成を模式的に示した断面図である。 実施形態に係る不揮発性記憶装置を３次元構造の不揮発性記憶装置に適用した場合の構成を模式的に示した断面図である。 実施形態に係る不揮発性記憶装置を３次元構造の不揮発性記憶装置に適用した場合の構成を模式的に示した断面図である。 実施形態に係る不揮発性記憶装置を３次元構造の不揮発性記憶装置に適用した場合の動作を示したタイミング図である。
以下、図面を参照して実施形態を説明する。
図１は、実施形態に係る不揮発性記憶装置（半導体集積回路装置）の構成を模式的に示した断面図である。図２は、実施形態に係る不揮発性記憶装置（半導体集積回路装置）の構成を示した電気回路図である。
図１及び図２に示すように、メモリセル１０はワード線ＷＬとビット線ＢＬとの間に設けられており、メモリセル１０の一端がワード線ＷＬに接続され、メモリセル１０の他端がビット線ＢＬに接続されている。メモリセル１０は、第１の２端子型抵抗変化記憶素子１１及び第２の２端子型抵抗変化記憶素子１２の直列接続によって構成されている。第１の２端子型抵抗変化記憶素子１１と第２の２端子型抵抗変化記憶素子１２との間には電極１３が設けられ、第１の２端子型抵抗変化記憶素子１１とワード線ＷＬとの間には電極１４が設けられ、第２の２端子型抵抗変化記憶素子１２とビット線ＢＬとの間には電極１５が設けられている。図２に示すように、複数のメモリセル１０がアレイ状に設けられ、メモリセルアレイが構成されている。
第１の２端子型抵抗変化記憶素子１１は、低抵抗状態及び高抵抗状態（低抵抗状態よりも高い抵抗を有する状態）を有し、低抵抗状態及び高抵抗状態に基づくメモリセル情報を記憶する。第２の２端子型抵抗変化記憶素子１２は、低抵抗状態及び高抵抗状態を有し、第１の２端子型抵抗変化記憶素子１１を選択するための選択素子（セレクタ）として機能する。
上述したように、記憶素子１１及び選択素子１２のいずれも２端子型抵抗変化記憶素子を用いることにより、（ａ）互いの電圧−電流特性を合わせることできる、（ｂ）スケーリングにおいて互いの電圧及び電流を同じ比率にすることができる、（ｃ）互いの温度特性を比例させることができる。すなわち、記憶素子１１の特性と選択素子１２の特性とを互いに整合させることができる。
なお、図１及び図２に示した例では、ワード線ＷＬ側に記憶素子（第１の２端子型抵抗変化記憶素子１１）を設け、ビット線ＢＬ側に選択素子（第２の２端子型抵抗変化記憶素子１２）を設けているが、ワード線ＷＬ側に選択素子（第２の２端子型抵抗変化記憶素子１２）を設け、ビット線ＢＬ側に記憶素子（第１の２端子型抵抗変化記憶素子１１）を設けてもよい。
図３及び図４は、記憶素子１１及び選択素子１２として用いる２端子型抵抗変化記憶素子の構成例を模式的に示した断面図である。
図３に示した第１の構成例では、２端子型抵抗変化記憶素子として相変化メモリ（ＰＣＭ）素子を用いている。具体的には、電極１０ａと電極１０ｂとの間に相変化層１０ｃが設けられている。相変化層１０ｃには、ＧｅxＳｂyＴｅz 等のカルコゲナイド材料が用いられる。
図４に示した第２の構成例では、２端子型抵抗変化記憶素子として超格子型相変化メモリ（ｉＰＣＭ）素子を用いている。具体的には、電極１０ａと電極１０ｂとの間に超格子層１０ｄが設けられている。超格子層１０ｄは、Ｓｂ2Ｔｅ3 層１０ｅ及びＧｅＴｅ層１０ｆの超格子で形成されている。
上述した不揮発性記憶装置において、選択されたメモリセル１０の選択素子１２を低抵抗状態に設定し、非選択のメモリセル１０の選択素子１２を高抵抗状態に設定すれば、選択されたメモリセル１０に対してのみ書き込み及び読み出しを実行することができる。選択されたメモリセル１０の選択素子１２はオン状態である。したがって、選択されたメモリセル１０の記憶素子１１が低抵抗状態であるか高抵抗状態であるかを、選択されたメモリセル１０に電流を流して増幅回路によって判定すれば、不揮発性記憶装置として機能する。
図５は、上述した不揮発性記憶装置の基本的な動作原理について示した図である。図５（ａ）は記憶素子１１の動作を示した図であり、図５（ｂ）は選択素子１２の動作を示した図である。図５（ａ）及び図５（ｂ）のいずれも、横軸は電圧Ｖであり、縦軸は電流Ｉである。
上述したような機能を実現する、すなわち、第１の２端子型抵抗変化記憶素子１１を記憶素子として機能させ、第２の２端子型抵抗変化記憶素子１２を選択素子として機能させるためには、図５（ａ）及び図５（ｂ）に示すように、記憶素子１１が低抵抗状態から高抵抗状態になるために必要な第１のリセット電流Ｉｒｅｓｅｔ１を選択素子１２が低抵抗状態から高抵抗状態になるために必要な第２のリセット電流Ｉｒｅｓｅｔ２よりも大きくなるようにする。具体的には、記憶素子１１と選択素子１２とで材料或いは形状を異ならせる。例えば、選択素子１２がＡｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｂｉ、Ｓ、Ｓｎ、Ｓｉ、Ｐｂ、Ａｓ、Ｓｅ、Ｐｏ、Ｏ、Ｃ及びＮから選択された所定元素を含有し、選択素子１２に含有される所定元素の濃度が記憶素子１１に含有される所定元素の濃度よりも高くなるようにする。これにより、上述した関係を実現することができる。
上述したような電流条件において、メモリセル１０へのメモリセル情報の書き込みは、以下のようにして行われる。
まず、メモリセル１０に電圧・電流パルスを印加して、記憶素子１１及び選択素子１２いずれも低抵抗状態に設定する。続いて、第２のリセット電流Ｉｒｅｓｅｔ２以上で且つ第１のリセット電流Ｉｒｅｓｅｔ２未満の電流をメモリセル１０に流す。これにより、電圧・電流パルスの印加終了後、記憶素子１１は低抵抗状態が維持され、選択素子１２は高抵抗状態に移行する。すなわち、選択素子１２はオフ状態になり、記憶素子１１に対する低抵抗状態への書き込みが終了する。
記憶素子１１に対して高抵抗状態の書き込みを行う場合には、メモリセル１０に電圧・電流パルスを印加して記憶素子１１及び選択素子１２のいずれも低抵抗状態に設定した後、第１のリセット電流Ｉｒｅｓｅｔ１以上の電流をメモリセル１０に流す。これにより、電圧・電流パルスの印加終了後、記憶素子１１及び選択素子１２いずれも高抵抗状態に移行する。すなわち、選択素子１２はオフ状態になり、記憶素子１１に対する高抵抗状態への書き込みが終了する。
なお、上述した書き込み動作において、従来のように、リセットパルスを急峻に立ち下げ、セットパルスをゆっくり立ち下げることは好ましくない。セットパルスでは、リセット状態から電圧を増加させた場合にセット状態に変化するが、その後に第１のリセット電流Ｉｒｅｓｅｔ１よりも大きな電流を流してもリセット状態にはなり難くなる。
図６は、本実施形態におけるリセットパルス及びセットパルスを示した図である。図６（ａ）がリセットパルスであり、図６（ｂ）がセットパルスである。図６に示すように、本実施形態では、リセットパルス及びセットパルスいずれも急峻な立ち下げとなっている。これにより、リセット状態は一定の電圧を印加することでセット状態になり、電流が流れて低抵抗状態に変化する。記憶素子１１は第１のリセット電流Ｉｒｅｓｅｔ１以上の電流によって高抵抗状態となり、選択素子１２は第２のリセット電流Ｉｒｅｓｅｔ２以上の電流によって高抵抗状態となる。このように、本実施形態では、印加パルス電流量の違いによって、記憶素子１１がオン且つ選択素子１２がオフの状態と、記憶素子１１がオフ且つ選択素子１２がオフの状態とを選択することが可能である。
図７及び図８は、本実施形態に係る不揮発性記憶装置におけるメモリセルアレイの構成例を模式的に示した断面図である。図７はワード線に平行な方向の断面図であり、図８はビット線に平行な方向の断面図である。
図７及び図８に示したワード線ＷＬ及びビット線ＢＬを縦方向に交互に配置することにより、３次元のメモリセルアレイを構成することができる。図７及び図８に示した例では、下層側のワード線ＷＬＡとビット線ＢＬとの間及び上層側のワード線ＷＬＢとビット線ＢＬとの間にメモリセル１０が配置されている。
図７及び図８に示した構成において、スタンバイ時には、ワード線ＷＬＡ０−３、ワード線ＷＬＢ０−３及びビット線ＢＬ０−３には全て中間電圧ＶＡを印加しておく。例えば、ワード線ＷＬＢ１とビット線ＢＬ１との交点に設けられたメモリセル１０を選択する場合には、ワード線ＷＬＢ１にはＶＡ−ＶＸ／２の電圧を印加し、ビット線ＢＬ１にはＶＡ＋ＶＸ／２の電圧を印加する。その他の非選択のワード線ＷＬ及びビット線ＢＬは、中間電圧ＶＡに維持する。これにより、選択されたメモリセル１０には電圧ＶＸが印加され、その他の非選択のメモリセル１０には電圧ＶＸ／２（半選択電圧）或いは電圧ゼロが印加される。具体的には、ワード線ＷＬＢ１に接続された非選択のメモリセル１０及びビット線ＢＬ１に接続された非選択のメモリセル１０には、電圧ＶＸ／２（半選択電圧）が印加される。したがって、半選択のメモリセル１０に選択メモリセル１０の印加電圧の半分の電圧が印加されても選択素子１２がオン状態にならないように、印加電圧を設定する必要がある。記憶素子１１が低抵抗状態の場合、メモリセル１０に印加される電圧の大部分が選択素子１２に印加される。このような状況においても、半選択のメモリセル１０の選択素子１２がオン状態とならないように、印加電圧を設定する必要がある。したがって、本実施形態では、記憶素子１１が高抵抗状態から低抵抗状態になる電圧（セット電圧Ｖｓｅｔ１）に比べて、選択素子１２が高抵抗状態から低抵抗状態になる電圧（セット電圧Ｖｓｅｔ２）が十分に大きいことが好ましい。
次に、本実施形態におけるメモリセル１０の構成例について説明する。
図９、図１０及び図１１はそれぞれ、メモリセル１０の第１、第２及び第３の構成例を模式的に示した断面図である。第１、第２及び第３の構成例いずれも、図３及び図４ですでに述べたように、記憶素子１１及び選択素子１２に相変化メモリ（ＰＣＭ）素子或いは超格子型相変化メモリ（ｉＰＣＭ）素子を用いる。
図９に示した第１の構成例では、選択素子１２に対して、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｂｉ、Ｓ、Ｓｎ、Ｓｉ、Ｐｂ、Ａｓ、Ｓｅ、Ｐｏ、Ｏ、Ｃ及びＮから選択された所定元素をより多くドーピングする。通常、相変化メモリ（ＰＣＭ）素子や超格子型相変化メモリ（ｉＰＣＭ）素子に用いるカルコゲナイド材料では、上述したような所定元素をドーピングすることにより、リセット電流を減少させ且つセット電圧を増加させることができるためである。これは、次のように考えられる。一般的に、ドーピングによってカルコゲナイド材料の抵抗率が増加する。そのため、セット状態にするためのトリガ電流が一定値に達するまでに大きな電圧が必要となり、セット電圧が上昇する。或いは、スイッチする箇所以外の箇所の抵抗も増加するため、実質的に必要な電圧が増加する。また、発熱量はＩＲ2 で決まるため、抵抗Ｒが増加すると、小さい電流Ｉでも発熱量が大きくなる。そのため、リセット電流が低減する。
本実施形態の第１の２端子型抵抗変化記憶素子（記憶素子１１）及び第２の２端子型抵抗変化記憶素子（選択素子１２）は、上述したようにリセット電流及びセット電流を制御することができれば、二元又は三元遷移金属酸化物材料（ＴａＯx 、ＨｆＯx 、ＷＯx 、等）、或いは、Ａｕ又はＣｕを含有する酸化物材料又はカルコゲナイド材料を用いることも可能である。以下に示す第２の構成例及び第３の構成例では、このような材料を用いても、上述したようなリセット電流及びセット電流の制御が可能である。
図１０に示した第２の構成例では、記憶素子１１と選択素子１２との間に発熱素子用の電極１３を設け、選択素子１２とビット線ＢＬとの間に発熱素子用の電極１５を設けている。すなわち、第２の構成例では、選択素子１２の両側に発熱素子を設け、記憶素子１１の片側に発熱素子を設けている。このような構成により、記憶素子１１に比べて選択素子１２により多くの熱エネルギーを与えることができる。その結果、本構成例では、記憶素子１１に比べて小さい電流で選択素子１２をリセット状態にすることができる。
図１１に示した第３の構成例では、選択素子１２のプラグ形状を細くしている。すなわち、選択素子１２の断面積（水平方向の断面積）を記憶素子１１の断面積（水平方向の断面積）よりも小さくしている。このように、選択素子１２の断面サイズを小さくすることにより、選択素子１２を高抵抗化することができるため、記憶素子１１に比べて小さい電流で選択素子１２をリセット状態にすることができる。
次に、本実施形態に係る不揮発性記憶装置の書き込み動作について説明する。
図１２は、本実施形態に係る不揮発性記憶装置の書き込み動作例を説明するための図である。すなわち、選択されたメモリセルにメモリセル情報（低抵抗状態に対応した情報、高抵抗状態に対応した情報）を書き込むときの動作を説明するための図である。
スタンバイ期間では、記憶素子１１はオン状態（低抵抗状態）及びオフ状態（高抵抗状態）のいずれかであり、選択素子１２はオフ状態（高抵抗状態）である。セット／リセット期間では、選択されたメモリセル１０の両端にパルス電圧・電流を印加して、記憶素子１１及び選択素子１２をいずれもオン状態（低抵抗状態）にする。その後のリセット電流の値に応じて、パルス電圧・電流の印加終了後の記憶素子１１及び選択素子１２の状態が制御される。すなわち、記憶素子１１がオン状態及びオフ状態のいずれかに設定され、選択素子１２がオフ状態に設定される。
図１３は、上述した動作を説明するための動作点解析について示した図である。図１３（ａ）及び図１３（ｂ）において、左側に示された電圧（Ｖ）及び電流（Ｉ）は記憶素子１１のオン状態及びオフ状態での特性であり、右側に示された電圧（Ｖ）及び電流（Ｉ）は選択素子１２のオン状態及びオフ状態での特性である。また、図１３（ａ）及び図１３（ｂ）において、横軸は記憶素子１１及び選択素子１２の直列接続に印加される電圧に対応している。
記憶素子１１及び選択素子１２の直列接続に電圧を印加した場合に、左側の電流特性と右側の電流特性との交差点が、記憶素子１１に流れる電流と選択素子１２に流れる電流との一致点である。そして、図の左端から当該一致点までの電圧が記憶素子１１に印加される電圧（分圧）であり、図の右端から当該一致点までの電圧が選択素子１２に印加される電圧（分圧）である。
図１３（ａ）に示すように、選択素子１２がオフ状態のときに（Ｖｓｅｔ１＋Ｖｓｅｔ２）以上の電圧が印加されると、記憶素子１１及び選択素子１２いずれもオン状態になる。このときの電流はＩｒｅｓｅｔ２以上で且つＩｒｅｓｅｔ１未満であるため、パルス電圧・電流の印加終了後、選択素子１２はオフ状態となり、記憶素子１１はオン状態となる。すなわち、セット書き込みが終了する。
図１３（ｂ）に示すように、印加電圧を増加させると、記憶素子１１及び選択素子１２ともにＩｒｅｓｅｔ１以上の電流が流れる。そのため、パルス電圧・電流の印加終了後、選択素子１２はオフ状態となり、記憶素子１１もオフ状態となる。すなわち、リセット書き込みが終了する。
図１４は、上述した書き込み動作の第１の具体例を示したタイミング図である。図１４（ａ）はリセット書き込みについて示した図であり、図１４（ｂ）はセット書き込みについて示した図である。
図１４（ａ）に示すように、スタンバイ時に全ノードを０Ｖにしておき、書き込み時には、選択したビット線ＢＬ１のみ電圧を１．４Ｖに上げ、選択したワード線ＷＬＢ１のみを電圧−１．４Ｖに下げる。その結果、選択されたメモリセル（選択ビット線ＢＬ１及び選択ワード線ＷＬＢ１に接続されたメモリセル）にのみ２．８Ｖの電圧が印加される。その結果、リセット書き込みが実行される。
図１４（ｂ）に示すように、スタンバイ時に全ノードを０Ｖにしておき、書き込み時には、選択したビット線ＢＬ１のみ電圧を１．０Ｖに上げ、選択したワード線ＷＬＢ１のみを電圧−１．４Ｖに下げる。その結果、選択されたメモリセル（選択ビット線ＢＬ１及び選択ワード線ＷＬＢ１に接続されたメモリセル）にのみ２．４Ｖの電圧が印加される。その結果、セット書き込みが実行される。
図１５は、上述した書き込み動作の第２の具体例を示したタイミング図である。図１５（ａ）はリセット書き込みについて示した図であり、図１５（ｂ）はセット書き込みについて示した図である。
印加電圧（Ｖｓｅｔ１＋Ｖｓｅｔ２）が高く、記憶素子１１及び選択素子１２がオン状態になった後の電流がＩｒｅｓｅｔ１以上になると、セット動作ができなくなる場合がある。このような場合には、図１５（ｂ）に示すように、（Ｖｓｅｔ１＋Ｖｓｅｔ２）以上の電圧（２．８Ｖ）を印加した後に、印加電圧を２．４Ｖに下げてセット条件にする。このようにして、セット書き込みを実行するようにしてもよい。
次に、本実施形態に係る不揮発性記憶装置の読み出し動作について説明する
選択されたメモリセルからメモリセル情報を読み出すときに、メモリセルにパルス電圧・電流を印加する。そのとき、記憶素子１１が高抵抗状態である場合には、選択素子１２は高抵抗状態を維持する。これは、記憶素子１１及び選択素子１２がいずれも高抵抗状態であるため、記憶素子１１及び選択素子１２で分圧された電圧が、記憶素子１１及び選択素子１２いずれについても低抵抗状態になる電圧とはならないためである。記憶素子１１が低抵抗状態である場合には、選択素子１２は低抵抗状態に移行する。これは、記憶素子１１が低抵抗状態である場合には、メモリセル１０に印加された電圧のほとんどが高抵抗状態の選択素子１２に印加されるため、結果として選択素子１２が低抵抗状態になるためである。
上述したように、メモリセル１０にパルス電圧・電流を印加することで、記憶素子１１が高抵抗状態である場合には選択素子１２は高抵抗状態が維持され、記憶素子１１が低抵抗状態である場合には選択素子１２が低抵抗状態に移行する。そのため、記憶素子１１が高抵抗状態である場合にはメモリセル１０全体も高抵抗状態となり、記憶素子１１が低抵抗状態である場合にはメモリセル１０全体も低抵抗状態でとなる。したがって、メモリセル１０を介してビット線に流れる電流を増幅回路によって検出することで、メモリセル情報を判断することができる。
メモリセル１０へのパルス電圧・電流の印加終了後、選択素子１２がオン状態（低抵抗状態）になっているときには、選択素子１２をオフ状態にする必要がある。そこで、メモリセル１０に第２の電流以上で且つ第１の電流未満の電流を流す。その結果、パルス電圧の印加終了後に、記憶素子１１が低抵抗状態に設定され、選択素子１２は高抵抗状態（オフ状態）に設定される。
また、記憶素子１１が抵抗状態で且つ選択素子１２が低抵抗状態である場合において、選択素子１２をオフ状態にするために必要な第２のリセット電流を流すために必要なメモリセル１０への印加電圧が、記憶素子１１が高抵抗状態で且つ選択素子１２が高抵抗状態のときに記憶素子１１及び選択素子１２を低抵抗状態にするときの電圧よりも高い場合には、記憶素子１１が高抵抗状態で且つ選択素子１２が高抵抗状態のままパルス電圧・電流の印加を終了することができる。ところが、逆に低い場合、すなわち、高抵抗状態の記憶素子１１及び高抵抗状態の選択素子１２がいずれも低抵抗状態になる場合には、読み出された記憶素子１１の状態に応じて再書き込みが必要となる。記憶素子１１が元々低抵抗状態である場合には、第２のリセット電流以上で且つ第１のリセット電流未満の電流をメモリセル１０に流し、記憶素子１１を低抵抗状態に且つ選択素子１２を高抵抗状態（オフ状態）にする必要がある。記憶素子１１が元々高抵抗状態である場合には、第１のリセット電流以上の電流をメモリセル１０に流し、記憶素子１１を高抵抗状態に且つ選択素子１２を高抵抗状態（オフ状態）にする必要がある。
図１６は、本実施形態に係る不揮発性記憶装置の第１の読み出し動作例を説明するための図である。すなわち、選択されたメモリセルからメモリセル情報（低抵抗状態に対応した情報、高抵抗状態に対応した情報）を読み出すときの第１の動作を説明するための図である。図１７は、第１の読み出し動作例の動作点解析について示した図である。図１７の見方は図１３の場合と同様である。図１８は、第１の読み出し動作例の具体例を示したタイミング図である。
図１６に示すように、選択素子１２がオフ状態で読み出しを行う。この場合、図１７に示すように、選択素子１２のセット電圧Ｖｓｅｔ２よりも小さい電圧が、記憶素子１１がオン状態及びオフ状態いずれの場合にも、記憶素子１１に印加される。そのため、記憶素子１１がオフ状態からオン状態にならず、記憶素子１１の記憶情報を保持しながら読み出しが行われる。図１８の例では、選択されたメモリセル１０に１Ｖの電圧が印加されている。選択素子１２のセット電圧が記憶素子１１のセット電圧よりも高く設定されているため、選択素子１２はオン状態にならない。この場合、記憶素子１１及び選択素子１２いずれも情報非破壊の読み出しができるため、読み出し時間を短縮することが可能である。しかしながら、選択素子１２がオフ状態であるため、メモリセルの抵抗は（Ｒｏｎ＋Ｒｏｆｆ）或いは（Ｒｏｆｆ＋Ｒｏｆｆ）である。そのため、抵抗比が２程度であり、高い信号比を得ることが難しいという問題がある。
図１９は、本実施形態に係る不揮発性記憶装置の第２の読み出し動作例を説明するための図である。図２０は、第２の読み出し動作例の動作点解析について示した図である。図２０の見方は図１３の場合と同様である。
第２の読み出し動作例では、図１９に示すように、記憶素子１１への再書き込みが不要な場合（ａ）と、記憶素子１１への再書き込みが必要な場合（ｂ）とがある。再書き込みが不要な場合には、図２０に示すように、読み出し電圧を印加すると、記憶素子１１がオン状態の場合、選択素子１２にＶｓｅｔ２以上の電圧が印加され、選択素子１２がオン状態になる。記憶素子１１がオフ状態の場合には、記憶素子１１及び選択素子１２がいずれもオフ状態であるため、印加電圧が分圧され、記憶素子１１及び選択素子１２にはそれぞれＶｓｅｔ１未満及びＶｓｅｔ２未満の電圧が印加され、記憶素子１１及び選択素子１２はいずれもリセット状態が維持される。したがって、記憶素子１１及び選択素子１２いずれもオン状態であるか、記憶素子１１及び選択素子１２いずれもオフ状態であるため、メモリセル１０が相変化系メモリセルである場合には２〜３桁程度の抵抗比が得られ、メモリセル１０に流れる電流を増幅器によって検出することで、容易にメモリセル情報の判別を行うことができる。その後、選択素子１２をオフ状態にすれば、読み出し動作は終了する。記憶素子１１及び選択素子１２いずれもオフ状態である場合には、読み出し時にメモリセル１０に印加される電圧は、Ｖｓｅｔ１＋Ｖｓｅｔ２未満である。この条件下において、記憶素子１１及び選択素子１２いずれもオン状態である場合の電流がＩｒｅｓｅｔ１未満で且つＩｒｅｓｅｔ２以上であれば、図２１に示すような動作を行い、読み出しパルスを下げると、選択素子１２はリセット状態に戻り、記憶素子１１の状態は維持され、スタンバイ状態に移行させることができる。
しかしながら、記憶素子１１及び選択素子１２いずれもオフ状態である場合、読み出し時にメモリセル１０に印加される電圧は、Ｖｓｅｔ１＋Ｖｓｅｔ２未満である。この条件下において、記憶素子１１及び選択素子１２いずれもオン状態である場合の電流がＩｒｅｓｅｔ２未満であると、両素子のオフ状態を維持しながら、両素子がオンのケースで選択素子１２をリセット状態にすることができない。そのため、図２２に示すように、Ｖｓｅｔ１＋Ｖｓｅｔ２以上の電圧を一旦メモリセル１０に印加して両素子をオン状態にした後、読み出された記憶素子１１の状態がオン状態であれば、Ｉｒｅｓｅｔ２以上で且つＩｒｅｓｅｔ１未満の電流を流し、記憶素子１１をオン状態に且つ選択素子１２をオフ状態にする。読み出された記憶素子１１の状態がオフ状態であれば、Ｉｒｅｓｅｔ１以上の電流を流して、記憶素子１１をオフ状態に且つ選択素子１２をオフ状態にするための再書き込みを行う。
図２３は、上述した不揮発性記憶装置を３次元構造の不揮発性記憶装置に適用した場合の等価回路を示した図である。図２４は、上述した不揮発性記憶装置を３次元構造の不揮発性記憶装置に適用した場合の構成を模式的に示した平面図である。図２５、図２６及び図２７はそれぞれ、図２４のＡ−Ａ’線、Ｂ−Ｂ’線及びＣ−Ｃ’線に沿った構成を模式的に示した断面図である。図２８は、上述した不揮発性記憶装置を３次元構造の不揮発性記憶装置に適用した場合の動作を示したタイミング図である。
図２３に示すグローバルビット線ＧＢＬ０及びＧＢＬ１は、図２５、図２６及び図２７に示すように、水平方向（半導体基板（図示せず）の主面に対して平行な方向）に配置されている。図２３に示すローカルビット線ＬＢＬ００、０１、１０及び１１は、垂直方向（半導体基板（図示せず）の主面に対して垂直な方向）に配置されている。ワード線ＷＬ０Ａ〜ＷＬ３Ａ、ＷＬ０Ｂ〜ＷＬ３Ｂ及びＷＬ０〜ＷＬ７は、水平方向に配置されている。また、ローカルビット線ＬＢＬとワード線ＷＬとの交差点に記憶素子１１が設けられており、ローカルビット線ＬＢＬとグローバルビット線ＧＢＬとの間に選択素子１２が設けられている。すでに説明した実施形態と同様に、記憶素子１１及び選択素子１２はいずれも、２端子型抵抗変化記憶素子で形成されている。
図２８に示すように、スタンバイ時には全てのノードが中間電位ＶＡＢに設定され、書き込み時及び読み出し時にはワード線ＷＬとグローバルビット線ＧＢＬとの間に所定の電圧が印加される。そして、すでに説明した実施形態と同様に、選択素子１２をオフ状態からオン状態にして読み出し及び書き込みが行われ、書き込み時には、Ｉｒｅｓｅｔ２以上且つＩｒｅｓｅｔ１未満の電流を流すことで記憶素子１１をオン状態に且つ選択素子１２をオフ状態にし、Ｉｒｅｓｅｔ１以上の電流を流すことで記憶素子１１をオフ状態に且つ選択素子１２をオフ状態にする。
ローカルビット線ＬＢＬには、他の非選択の記憶素子１１も接続されるが、それらを制御するワード線ＷＬの電位をＶＡＢに近い値にしておくことで、非選択の記憶素子１１の誤ったスイッチングやスニーク（sneak）電流等の影響を低減することができる。
このように、本実施形態は、３次元構造の不揮発性記憶装置に適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…メモリセル
１１…第１の２端子型抵抗変化記憶素子（記憶素子）
１２…第２の２端子型抵抗変化記憶素子（選択素子）
１３、１４、１５…電極
ＷＬ…ワード線 ＢＬ…ビット線

Claims (11)

  1. 低抵抗状態及び高抵抗状態を有し且つ前記低抵抗状態及び前記高抵抗状態に基づくメモリセル情報を記憶する第１の２端子型抵抗変化記憶素子と、低抵抗状態及び高抵抗状態を有し且つ前記第１の２端子型抵抗変化記憶素子に直列に接続され且つ前記第１の２端子型抵抗変化記憶素子を選択するための選択素子として機能する第２の２端子型抵抗変化記憶素子と、を含むメモリセルと、
    前記メモリセルの一端に接続されたワード線と、
    前記メモリセルの他端に接続されたビット線と、
    を備えた不揮発性記憶装置であって、
    メモリセル情報を書き込むときに、前記メモリセルが選択メモリセルの場合には前記第２の２端子型抵抗変化記憶素子を低抵抗状態に設定し、前記メモリセルが非選択メモリセルの場合には前記第２の２端子型抵抗変化記憶素子を高抵抗状態に設定するように構成されている
    ことを特徴とする不揮発性記憶装置。
  2. 前記第１の２端子型抵抗変化記憶素子が低抵抗状態から高抵抗状態に変化するために必要な第１の電流は、前記第２の２端子型抵抗変化記憶素子が低抵抗状態から高抵抗状態に変化するために必要な第２の電流よりも大きい
    ことを特徴とする請求項１に記載の不揮発性記憶装置。
  3. 前記メモリセルが選択メモリセルである場合に前記メモリセルにメモリセル情報を書き込むときに、前記メモリセルにパルス電圧を印加して、前記第１の２端子型抵抗変化記憶素子及び前記第２の２端子型抵抗変化記憶素子を低抵抗状態にし、且つ、前記メモリセルに前記第２の電流以上で且つ前記第１の電流未満の電流を流すことで前記パルス電圧の印加終了後に前記第１の２端子型抵抗変化記憶素子を低抵抗状態に設定し且つ前記第２の２端子型抵抗変化記憶素子を高抵抗状態に設定し、前記メモリセルに前記第１の電流以上の電流を流すことで前記パルス電圧の印加終了後に前記第１の２端子型抵抗変化記憶素子を高抵抗状態に設定し且つ前記第２の２端子型抵抗変化記憶素子を高抵抗状態に設定する
    ことを特徴とする請求項２に記載の不揮発性記憶装置。
  4. 前記メモリセルが選択メモリセルである場合に前記メモリセルからメモリセル情報を読み出すときに、前記メモリセルにパルス電圧を印加することで、前記第１の２端子型抵抗変化記憶素子に高抵抗状態が設定されている場合には前記第２の２端子型抵抗変化記憶素子が高抵抗状態に設定され、前記第１の２端子型抵抗変化記憶素子に低抵抗状態が設定されている場合には前記第２の２端子型抵抗変化記憶素子が低抵抗状態に設定される
    ことを特徴とする請求項２に記載の不揮発性記憶装置。
  5. 前記第１の２端子型抵抗変化記憶素子に低抵抗状態が設定され且つ前記第２の２端子型抵抗変化記憶素子に低抵抗状態が設定されている場合には、前記メモリセルに前記第２の電流以上で且つ前記第１の電流未満の電流を流すことで前記パルス電圧の印加終了後に前記第１の２端子型抵抗変化記憶素子を低抵抗状態に設定し且つ前記第２の２端子型抵抗変化記憶素子を高抵抗状態に設定する
    ことを特徴とする請求項４に記載の不揮発性記憶装置。
  6. 前記第１の２端子型抵抗変化記憶素子に高抵抗状態が設定され且つ前記第２の２端子型抵抗変化記憶素子に高抵抗状態が設定されている場合には、前記メモリセルに前記第１の電流以上の電流を流すことで前記第１の２端子型抵抗変化記憶素子及び前記第２の２端子型抵抗変化記憶素子を低抵抗状態にし、前記パルス電圧の印加終了後に前記第１の２端子型抵抗変化記憶素子を高抵抗状態に設定し且つ前記第２の２端子型抵抗変化記憶素子を高抵抗状態に設定する
    ことを特徴とする請求項４に記載の不揮発性記憶装置。
  7. 前記第２の２端子型抵抗変化記憶素子が高抵抗状態から低抵抗状態に変化する第２の電圧は、前記第１の２端子型抵抗変化記憶素子が高抵抗状態から低抵抗状態に変化する第１の電圧よりも大きい
    ことを特徴とする請求項２に記載の不揮発性記憶装置。
  8. 前記メモリセルが選択メモリセルである場合に、前記ワード線に接続された非選択の他のメモリセルに印加される電圧及び前記ビット線に接続された非選択の他のメモリセルに印加される電圧は、前記メモリセルに印加される電圧の半分以下である
    ことを特徴とする請求項７に記載の不揮発性記憶装置。
  9. 前記第１の２端子型抵抗変化記憶素子及び前記第２の２端子型抵抗変化記憶素子は、Ｇｅ、Ｓｂ及びＴｅを含有するカルコゲナイド材料、Ｇｅ及びＴｅを含有する層及びＳｂ及びＴｅを含有する層が積層された超格子材料、二元又は三元遷移金属酸化物材料、及び、Ａｕ又はＣｕを含有する酸化物材料又はカルコゲナイド材料から選択される
    ことを特徴とする請求項１に記載の不揮発性記憶装置。
  10. 前記第２の２端子型抵抗変化記憶素子は、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｂｉ、Ｓ、Ｓｎ、Ｓｉ、Ｐｂ、Ａｓ、Ｓｅ、Ｐｏ、Ｏ、Ｃ及びＮから選択された所定元素を含有し、前記第２の２端子型抵抗変化記憶素子に含有される前記所定元素の濃度は、前記第１の２端子型抵抗変化記憶素子に含有される前記所定元素の濃度よりも高い
    ことを特徴とする請求項９に記載の不揮発性記憶装置。
  11. 前記第１の２端子型抵抗変化記憶素子の一端と前記第２の２端子型抵抗変化記憶素子の一端との間に設けられた第１の発熱素子と、
    前記第２の２端子型抵抗変化記憶素子の他端に設けられた第２の発熱素子と、
    をさらに備える
    ことを特徴とする請求項１に記載の不揮発性記憶装置。
JP2018172411A 2018-09-14 2018-09-14 不揮発性記憶装置 Pending JP2020047316A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018172411A JP2020047316A (ja) 2018-09-14 2018-09-14 不揮発性記憶装置
US16/353,226 US10644065B2 (en) 2018-09-14 2019-03-14 Nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018172411A JP2020047316A (ja) 2018-09-14 2018-09-14 不揮発性記憶装置

Publications (1)

Publication Number Publication Date
JP2020047316A true JP2020047316A (ja) 2020-03-26

Family

ID=69774510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018172411A Pending JP2020047316A (ja) 2018-09-14 2018-09-14 不揮発性記憶装置

Country Status (2)

Country Link
US (1) US10644065B2 (ja)
JP (1) JP2020047316A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220045374A (ko) * 2020-10-05 2022-04-12 한양대학교 산학협력단 Ltp 및 ltd에서 대칭성을 확보하는 시냅스 소자 및 그 동작 방법
KR20230007631A (ko) * 2021-07-06 2023-01-13 한양대학교 산학협력단 펄스 폭 변조 방식을 이용하여 대칭성이 개선되는 시냅스 소자 및 그의 동작 방법
KR20230007632A (ko) * 2021-07-06 2023-01-13 한양대학교 산학협력단 10층 이상의 초격자 구조로 적층된 iPCM 시냅스 소자 및 그의 제작 방법
US11744167B2 (en) 2020-11-27 2023-08-29 Samsung Electronics Co., Ltd. Semiconductor apparatus including a phase change material layer having a first and a second chalcogen layer
US12029145B2 (en) 2020-05-29 2024-07-02 Kioxia Corporation Memory device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102710731B1 (ko) * 2019-07-31 2024-09-27 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58113460A (ja) 1981-12-28 1983-07-06 ワイケイケイ株式会社 手摺の改装工法
US5894447A (en) * 1996-09-26 1999-04-13 Kabushiki Kaisha Toshiba Semiconductor memory device including a particular memory cell block structure
JP4388008B2 (ja) * 2004-11-30 2009-12-24 株式会社東芝 半導体記憶装置
US7414883B2 (en) 2006-04-20 2008-08-19 Intel Corporation Programming a normally single phase chalcogenide material for use as a memory or FPLA
JP2008251059A (ja) * 2007-03-29 2008-10-16 Toshiba Corp 不揮発性半導体記憶装置およびそのデータ消去方法
JP5127661B2 (ja) * 2008-10-10 2013-01-23 株式会社東芝 半導体記憶装置
WO2012153488A1 (ja) * 2011-05-11 2012-11-15 パナソニック株式会社 クロスポイント型抵抗変化不揮発性記憶装置およびその読み出し方法
JP2015026998A (ja) * 2013-07-26 2015-02-05 株式会社東芝 マルチコンテキストコンフィグレーションメモリ
US9312005B2 (en) 2013-09-10 2016-04-12 Micron Technology, Inc. Accessing memory cells in parallel in a cross-point array
KR20160122478A (ko) 2015-04-14 2016-10-24 에스케이하이닉스 주식회사 전자 장치
JP6829125B2 (ja) * 2017-03-23 2021-02-10 キオクシア株式会社 半導体記憶装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12029145B2 (en) 2020-05-29 2024-07-02 Kioxia Corporation Memory device
KR20220045374A (ko) * 2020-10-05 2022-04-12 한양대학교 산학협력단 Ltp 및 ltd에서 대칭성을 확보하는 시냅스 소자 및 그 동작 방법
KR102421324B1 (ko) * 2020-10-05 2022-07-15 한양대학교 산학협력단 Ltp 및 ltd에서 대칭성을 확보하는 시냅스 소자 및 그 동작 방법
US11744167B2 (en) 2020-11-27 2023-08-29 Samsung Electronics Co., Ltd. Semiconductor apparatus including a phase change material layer having a first and a second chalcogen layer
US12268105B2 (en) 2020-11-27 2025-04-01 Samsung Electronics Co., Ltd. Semiconductor apparatus
KR20230007631A (ko) * 2021-07-06 2023-01-13 한양대학교 산학협력단 펄스 폭 변조 방식을 이용하여 대칭성이 개선되는 시냅스 소자 및 그의 동작 방법
KR20230007632A (ko) * 2021-07-06 2023-01-13 한양대학교 산학협력단 10층 이상의 초격자 구조로 적층된 iPCM 시냅스 소자 및 그의 제작 방법
KR102569870B1 (ko) * 2021-07-06 2023-08-23 한양대학교 산학협력단 펄스 폭 변조 방식을 이용하여 대칭성이 개선되는 시냅스 소자 및 그의 동작 방법
KR102569871B1 (ko) 2021-07-06 2023-08-23 한양대학교 산학협력단 10층 이상의 초격자 구조로 적층된 iPCM 시냅스 소자 및 그의 제작 방법

Also Published As

Publication number Publication date
US20200091233A1 (en) 2020-03-19
US10644065B2 (en) 2020-05-05

Similar Documents

Publication Publication Date Title
US11101326B2 (en) Methods of forming a phase change memory with vertical cross-point structure
CN101331553B (zh) 非易失性半导体存储器件
US7843715B2 (en) Memory cell of a resistive semiconductor memory device, a resistive semiconductor memory device having a three-dimensional stack structure, and related methods
JP6151650B2 (ja) 記憶装置
US9741432B2 (en) Accessing memory cells in parallel in a cross-point array
JP2020047316A (ja) 不揮発性記憶装置
KR100827697B1 (ko) 3차원 구조를 가지는 반도체 메모리 장치 및 셀 어레이구조
US7903448B2 (en) Resistance random access memory having common source line
JP5032621B2 (ja) 不揮発性半導体メモリ及びその製造方法
JP4221031B2 (ja) 不揮発性半導体記憶装置及びその書き換え方法
US8335100B2 (en) Circuit, biasing scheme and fabrication method for diode accessed cross-point resistive memory array
US8665632B2 (en) Semiconductor memory device
KR100781982B1 (ko) 반도체 메모리 장치 및 워드라인 콘택들의 레이아웃 구조
CN113808648B (zh) 用于在交叉点存储器阵列中形成选择器的装置和方法
JP2020038950A (ja) 半導体記憶装置及びそのデータ読み出し方法
CN112017710A (zh) 非易失性存储器器件
JP6602328B2 (ja) 半導体記憶装置
KR102684076B1 (ko) 저항성 메모리 장치
US9330758B1 (en) Semiconductor memory device