JP2020031105A - Manufacturing method of silicon wafer and silicon wafer - Google Patents
Manufacturing method of silicon wafer and silicon wafer Download PDFInfo
- Publication number
- JP2020031105A JP2020031105A JP2018154754A JP2018154754A JP2020031105A JP 2020031105 A JP2020031105 A JP 2020031105A JP 2018154754 A JP2018154754 A JP 2018154754A JP 2018154754 A JP2018154754 A JP 2018154754A JP 2020031105 A JP2020031105 A JP 2020031105A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- thermal
- oxide film
- heat treatment
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 174
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 174
- 239000010703 silicon Substances 0.000 title claims abstract description 174
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000010438 heat treatment Methods 0.000 claims abstract description 80
- 238000000034 method Methods 0.000 claims abstract description 42
- 238000001816 cooling Methods 0.000 claims abstract description 41
- 239000012298 atmosphere Substances 0.000 claims abstract description 17
- 230000001590 oxidative effect Effects 0.000 claims abstract description 17
- 230000003647 oxidation Effects 0.000 claims abstract description 9
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 30
- 229910052760 oxygen Inorganic materials 0.000 claims description 30
- 239000001301 oxygen Substances 0.000 claims description 30
- 238000011282 treatment Methods 0.000 claims description 13
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 5
- 230000008018 melting Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 126
- 239000013078 crystal Substances 0.000 description 17
- 239000000523 sample Substances 0.000 description 15
- 239000000758 substrate Substances 0.000 description 11
- 125000004429 atom Chemical group 0.000 description 10
- 239000010410 layer Substances 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】デバイスプロセスにおける低温熱処理に供されてもサーマルドナー発生量を抑制することができるシリコンウェーハの製造方法を提供する。【解決手段】本発明のシリコンウェーハの製造方法は、急速熱酸化装置を用いて、酸化性雰囲気下での熱処理によりシリコンウェーハの表面に熱酸化膜を形成しつつ、前記シリコンウェーハを熱処理する第1工程と、前記第1工程に引き続き、前記酸化性雰囲気下にて前記熱酸化膜が形成された前記シリコンウェーハを冷却する第2工程と、前記第1工程及び前記第2工程を経て形成された前記熱酸化膜を除去する第3工程と、を含む。【選択図】図1PROBLEM TO BE SOLVED: To provide a method for manufacturing a silicon wafer capable of suppressing the amount of thermal donor generated even when subjected to low temperature heat treatment in a device process. SOLUTION: In the method for manufacturing a silicon wafer of the present invention, the silicon wafer is heat-treated while forming a thermal oxide film on the surface of the silicon wafer by heat treatment in an oxidizing atmosphere using a rapid thermal oxidation apparatus. It is formed through one step, a second step of cooling the silicon wafer on which the thermal oxide film is formed in the oxidizing atmosphere, and the first step and the second step, following the first step. A third step of removing the thermal oxide film is included. [Selection diagram] Fig. 1
Description
本発明は、シリコンウェーハの製造方法及びシリコンウェーハに関する。 The present invention relates to a method for manufacturing a silicon wafer and a silicon wafer.
シリコンウェーハはRF(高周波)デバイス、MOSデバイス、DRAM、NAND型フラッシュメモリなど、種々の半導体デバイスを作製する際の半導体基板として広く用いられている。シリコンウェーハを用いて半導体デバイスを作製する、いわゆるデバイスプロセスでは、酸化処理及び窒化処理、プラズマエッチング、並びに不純物拡散処理等の様々な熱処理が行われる。 Silicon wafers are widely used as semiconductor substrates when manufacturing various semiconductor devices such as RF (high frequency) devices, MOS devices, DRAMs, and NAND flash memories. In a so-called device process for manufacturing a semiconductor device using a silicon wafer, various heat treatments such as an oxidation treatment and a nitridation treatment, a plasma etching, and an impurity diffusion treatment are performed.
シリコン結晶中に存在する酸素は通常電気的に中性であるものの、シリコンウェーハが約600℃未満の比較的低温な熱処理(以下、低温熱処理)を受けると、数個〜十数個の酸素原子が集合してシリコン結晶中に酸素クラスターを生成することが知られている。この酸素クラスターは電子を放出するドナーであり、サーマルドナー(TD:Thermal Donner)と呼ばれている。サーマルドナーは約650℃以上の高温熱処理を受けると電気的に中性に戻り、このような高温熱処理はドナーキラー熱処理(ドナーキラーアニール)と呼ばれる。 Although oxygen present in a silicon crystal is usually electrically neutral, when a silicon wafer is subjected to a relatively low-temperature heat treatment of less than about 600 ° C. (hereinafter, low-temperature heat treatment), several to several tens of oxygen atoms are generated. Are known to form oxygen clusters in the silicon crystal. The oxygen cluster is a donor that emits electrons, and is called a thermal donor (TD: Thermal Donner). When a thermal donor receives a high-temperature heat treatment of about 650 ° C. or more, it returns to neutral electrically, and such a high-temperature heat treatment is called a donor killer heat treatment (donor killer annealing).
デバイスプロセスにおける低温熱処理に伴い、ドナーキラー熱処理を施したシリコンウェーハであってもデバイスプロセス中に再びサーマルドナーが生成されてしまうため、シリコンウェーハのキャリア濃度が変化する。その結果、デバイスプロセスにおける低温熱処理の前後でシリコンウェーハの抵抗率が変化したり、場合によっては導電型が反転してしまうことがある。例えば、シリコンウェーハが非常に高抵抗のp型ウェーハである場合、サーマルドナーの生成量によってはn型ウェーハに反転し得る。 With the low-temperature heat treatment in the device process, even if the silicon wafer has been subjected to the donor killer heat treatment, a thermal donor is generated again during the device process, so that the carrier concentration of the silicon wafer changes. As a result, the resistivity of the silicon wafer may change before and after the low-temperature heat treatment in the device process, or the conductivity type may be reversed in some cases. For example, if the silicon wafer is a very high resistance p-type wafer, it can be converted to an n-type wafer depending on the amount of thermal donor generated.
そこで従来、デバイスプロセスに供されてもサーマルドナー生成を抑制できるシリコンウェーハがこれまで検討されてきた。シリコンウェーハの基板酸素濃度が低濃度であれば、高酸素濃度の場合に比べてサーマルドナーが生成され難いため、サーマルドナーの影響が懸念される場合は低酸素濃度のシリコンウェーハがこれまで使用されてきた。 Therefore, conventionally, silicon wafers capable of suppressing generation of thermal donors even when subjected to a device process have been studied. If the oxygen concentration of the substrate of the silicon wafer is low, a thermal donor is less likely to be generated than in the case of a high oxygen concentration. Have been.
また、比較的高酸素濃度のシリコンウェーハであってもサーマルドナーの生成を抑制することのできる技術を本願出願人は特許文献1において提案している。特許文献1には、炭素濃度が5×1015〜1×1017atoms/cm3であるシリコンウェーハに高温熱処理を施してウェーハ表層部にDZ(Denuded Zone)層を形成すると共に、熱処理後のウェーハ中の残留酸素濃度を10×1017atoms/cm3以上とするシリコンウェーハの製造方法が開示されている。 In addition, the present applicant has proposed a technique capable of suppressing generation of thermal donors even in a silicon wafer having a relatively high oxygen concentration in Patent Document 1. Patent Literature 1 discloses that a silicon wafer having a carbon concentration of 5 × 10 15 to 1 × 10 17 atoms / cm 3 is subjected to a high-temperature heat treatment to form a DZ (Denuded Zone) layer on a wafer surface layer, A method for manufacturing a silicon wafer in which the concentration of residual oxygen in the wafer is 10 × 10 17 atoms / cm 3 or more is disclosed.
特許文献1では、高抵抗基板であり、かつ、炭素ドープされたシリコンウェーハに対してDZ層を形成できるよう1100℃以上、かつ、比較的長時間の熱処理を行うことでシリコンウェーハを製造する。こうして製造されたシリコンウェーハをデバイスプロセスの低温熱処理に供すると、サーマルドナーの生成を抑制することができる。 In Patent Literature 1, a silicon wafer is manufactured by performing heat treatment at 1100 ° C. or higher for a relatively long time so that a DZ layer can be formed on a silicon wafer that is a high-resistance substrate and is carbon-doped. When the silicon wafer thus manufactured is subjected to a low-temperature heat treatment in a device process, generation of a thermal donor can be suppressed.
上述のとおり、特許文献1に開示される技術を用いることによりデバイスプロセスの低温熱処理に伴うサーマルドナーの生成を抑制することができる。しかしながら、DZ層を形成するための熱処理は高温かつ長時間(特許文献1では1時間から5時間程度と開示される)の熱処理を要するため、生産コストが高い。また、特許文献1では炭素ドープが必須であるため、シリコンウェーハの特性(基板特性)が制限される。 As described above, by using the technique disclosed in Patent Document 1, it is possible to suppress generation of thermal donors due to low-temperature heat treatment in a device process. However, the heat treatment for forming the DZ layer requires a heat treatment at a high temperature and for a long time (disclosed in Patent Document 1 as about 1 to 5 hours), so that the production cost is high. Further, in Patent Document 1, since carbon doping is essential, characteristics (substrate characteristics) of a silicon wafer are limited.
そこで本発明は、デバイスプロセスにおける低温熱処理に供されてもサーマルドナー発生量を抑制することができるシリコンウェーハを、種々の基板特性に対して適用可能であり、かつ、生産コストに優れて製造することのできる方法を提供することを目的とする。さらに本発明は、上記低温熱処理に供されてもサーマルドナー発生量を抑制することができるシリコンウェーハを提供することを目的とする。 Therefore, the present invention is applicable to various substrate characteristics and can be manufactured at an excellent production cost, with a silicon wafer capable of suppressing the amount of generated thermal donors even when subjected to a low-temperature heat treatment in a device process. It is intended to provide a method capable of doing so. Still another object of the present invention is to provide a silicon wafer capable of suppressing the amount of generated thermal donors even when subjected to the low-temperature heat treatment.
上記諸課題を解決するために本発明者らが鋭意検討したところ、シリコンウェーハを急速熱酸化処理(RTO:Rapid Thermal Oxidation)し、その際の熱酸化膜の成長条件及び冷却条件を制御することを着想した。RTOに伴う急速加熱処理・急速冷却により、シリコンウェーハのシリコン結晶内には過飽和な格子間シリコンが生成されると推察される。そして、この過飽和な格子間シリコンがシリコン結晶内の格子間酸素と結合することによりサーマルドナーの生成を抑制できることを本発明者は知見した。本発明は、上記の知見に基づくものであり、その要旨構成は以下のとおりである。 In order to solve the above-mentioned problems, the inventors of the present invention have made intensive studies and found that a silicon wafer is subjected to rapid thermal oxidation (RTO) and the growth conditions and cooling conditions of a thermal oxide film at that time are controlled. Inspired. It is presumed that the superheated interstitial silicon is generated in the silicon crystal of the silicon wafer due to the rapid heating and rapid cooling accompanying the RTO. The inventor has found that the formation of thermal donors can be suppressed by combining the supersaturated interstitial silicon with interstitial oxygen in the silicon crystal. The present invention is based on the above findings, and the gist configuration thereof is as follows.
(1)酸化性雰囲気下での急速熱酸化処理により、シリコンウェーハの表面に熱酸化膜を形成しつつ、前記シリコンウェーハを熱処理する第1工程と、
前記第1工程に引き続き、前記酸化性雰囲気下にて前記熱酸化膜が形成された前記シリコンウェーハを冷却する第2工程と、
前記第1工程及び前記第2工程を経て形成された前記熱酸化膜を除去する第3工程と、を含むことを特徴とするシリコンウェーハの製造方法。
(1) a first step of heat-treating the silicon wafer while forming a thermal oxide film on the surface of the silicon wafer by rapid thermal oxidation treatment in an oxidizing atmosphere;
Subsequent to the first step, a second step of cooling the silicon wafer on which the thermal oxide film is formed under the oxidizing atmosphere;
A third step of removing the thermal oxide film formed through the first step and the second step.
(2)前記第1工程における前記熱酸化膜の成長速度X(nm/s)と、前記第2工程における冷却速度Y(℃/s)との関係が下記式[1]:
Y>7.5×X-1.38 ・・・[1]
を満足するよう、前記第1工程及び前記第2工程を行う、前記(1)に記載のシリコンウェーハの製造方法。
(2) The relationship between the growth rate X (nm / s) of the thermal oxide film in the first step and the cooling rate Y (° C./s) in the second step is represented by the following formula [1]:
Y> 7.5 × X −1.38 ... [1]
The method of manufacturing a silicon wafer according to (1), wherein the first step and the second step are performed so as to satisfy the following.
(3)前記第1工程における前記熱処理での昇温後の保持温度を1150℃以上かつシリコン融点以下とし、
前記第2工程における前記冷却速度Yを20℃/s以上とする、前記(2)に記載のシリコンウェーハの製造方法。
(3) the holding temperature after the temperature rise in the heat treatment in the first step is 1150 ° C. or more and the silicon melting point or less;
The method for manufacturing a silicon wafer according to (2), wherein the cooling rate Y in the second step is set to 20 ° C./s or more.
(4)前記第1工程前の前記シリコンウェーハの酸素濃度が1.0×1017〜15.0×1017atoms/cm3(ASTM F−121,1979)である、前記(1)〜(3)のいずれかに記載のシリコンウェーハの製造方法。 (4) The above (1) to (1), wherein the oxygen concentration of the silicon wafer before the first step is 1.0 × 10 17 to 15.0 × 10 17 atoms / cm 3 (ASTM F-121, 1979). The method for manufacturing a silicon wafer according to any one of 3).
(5)シリコンウェーハの酸素濃度が1.0×1017〜15.0×1017atoms/cm3(ASTM F−121,1979)であり、
前記シリコンウェーハを窒素雰囲気下、350℃にて32時間の熱処理を行った後のサーマルドナー発生量が8.0×1012cm-3以上1.5×1013cm-3以下であることを特徴とするシリコンウェーハ。
(5) the silicon wafer has an oxygen concentration of 1.0 × 10 17 to 15.0 × 10 17 atoms / cm 3 (ASTM F-121, 1979);
The thermal donor generation amount after performing the heat treatment of the silicon wafer at 350 ° C. for 32 hours under a nitrogen atmosphere is 8.0 × 10 12 cm −3 or more and 1.5 × 10 13 cm −3 or less. Characteristic silicon wafer.
本発明によれば、デバイスプロセスにおける低温熱処理に供されてもサーマルドナー発生量を抑制することができるシリコンウェーハを、種々の基板特性に対して適用可能であり、かつ、生産コストに優れて製造することのできる方法を提供することができる。さらに本発明によれば、上記低温熱処理に供されてもサーマルドナー発生量を抑制することができるシリコンウェーハを提供することができる。 According to the present invention, a silicon wafer capable of suppressing the amount of thermal donor generation even when subjected to a low-temperature heat treatment in a device process can be applied to various substrate characteristics and has excellent production cost. Can be provided. Further, according to the present invention, it is possible to provide a silicon wafer capable of suppressing the amount of generated thermal donors even when subjected to the low-temperature heat treatment.
(シリコンウェーハの製造方法)
本発明の一実施形態に従うシリコンウェーハの製造方法は、酸化性雰囲気下での急速熱酸化処理により、シリコンウェーハの表面に熱酸化膜を形成しつつ前記シリコンウェーハをドナーキラー熱処理する第1工程と、前記第1工程に引き続き、前記酸化性雰囲気下にて前記熱酸化膜が形成された前記シリコンウェーハを冷却する第2工程と、前記第1工程及び前記第2工程を経て形成された前記熱酸化膜を除去する第3工程と、を含む。そして、本発明の製造方法では、前記第1工程により形成される前記熱酸化膜の成長速度及び前記第2工程における前記冷却の冷却速度をそれぞれ制御するため、第3工程後のシリコンウェーハに熱処理が施された場合に生成されるサーマルドナーの発生量を抑制することができる。以下、図1のステップA〜ステップDを参照しつつ、第1〜第3工程の各工程の詳細を順次説明する。なお、図1中のシリコンウェーハ10A〜10D、熱酸化膜20並びにサーマルドナーTD及び格子間シリコンSiIの図示は説明の便宜のための模式的なものである。したがって、これらの図示が実際の大きさの比率及び濃度を意味しない。
(Method of manufacturing silicon wafer)
The method for manufacturing a silicon wafer according to one embodiment of the present invention includes a first step of performing a donor killer heat treatment on the silicon wafer while forming a thermal oxide film on the surface of the silicon wafer by a rapid thermal oxidation treatment in an oxidizing atmosphere. A second step of cooling the silicon wafer on which the thermal oxide film has been formed in the oxidizing atmosphere following the first step, and the heat formed through the first step and the second step. A third step of removing the oxide film. In the manufacturing method of the present invention, the silicon wafer after the third step is subjected to a heat treatment in order to control a growth rate of the thermal oxide film formed in the first step and a cooling rate of the cooling in the second step, respectively. , The amount of thermal donors generated when the heat treatment is performed can be suppressed. Hereinafter, details of each of the first to third steps will be sequentially described with reference to steps A to D in FIG. The silicon wafer 10A~10D in FIG. 1, the illustration of the
<第1工程>
図1のステップA及びステップBを参照して、第1工程を説明する。第1工程では、酸化性雰囲気下での急速熱酸化処理(以下、「RTO」)により、シリコンウェーハ10Aの表面に熱酸化膜20を形成する。ステップAにおけるシリコンウェーハ10Aには、熱酸化膜20が形成され、ステップBにおいてシリコンウェーハ10Bとなる。後述のとおり、本工程でのRTOによりシリコンウェーハ10Aのシリコン結晶中に存在するサーマルドナーTDはドナーキラー熱処理される。
<First step>
The first step will be described with reference to step A and step B in FIG. In the first step, a
<<RTO>>
酸化性雰囲気下での急速加熱処理(RTA:Rapid Thermal Annealing)によりRTOを行うことができる。RTOは一般的な急速熱処理装置を用いて行うことができ、例えばMattoson社製HeliousIII、アドバンス理工社製RTA−12000などが知られる。RTOを行うための酸化性雰囲気としては所望の熱酸化膜が得られる限りは特に制限されないが、例えば酸素のみからなる酸化性雰囲気とすることができ、また、酸素と不活性ガス(アルゴン及び窒素など)との混合ガス雰囲気としてもよい。RTOを行う際の昇降温速度及び昇温後の保持時間は、RTOを行うための急速熱処理装置により制御することができる。
<< RTO >>
RTO can be performed by rapid heating treatment (RTA: Rapid Thermal Annealing) in an oxidizing atmosphere. RTO can be performed by using a general rapid heat treatment apparatus, and for example, Helios III manufactured by Mattoson, RTA-12000 manufactured by Advance Riko, and the like are known. The oxidizing atmosphere for performing the RTO is not particularly limited as long as a desired thermal oxide film can be obtained. For example, an oxidizing atmosphere consisting of only oxygen can be used. , Etc.). The rate of temperature rise and fall when performing RTO and the holding time after temperature rise can be controlled by a rapid heat treatment apparatus for performing RTO.
<<RTOを行う前のシリコンウェーハ10A>>
シリコンウェーハ10Aは、単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。本発明に適用可能なシリコンウェーハの導電型及びその抵抗率、並びに酸素濃度は何ら制限されない。p型及びn型のいずれにも適用可能であるし、抵抗率は数mΩ・cm〜数千Ω・cmまで任意である。なお、ここで言う抵抗率はドナーキラー処理後の抵抗率であり、抵抗率の測定は後述のJIS H 0602:1995に従う。また、酸素濃度についても、1.0×1017〜15.0×1017atoms/cm3(ASTM F−121,1979、以下では酸素濃度に関して同じ規格を参照する。)とすることができる。サーマルドナーは酸素濃度が高いほど発生しやすいため、酸素濃度が8.0×1017atoms/cm3以上のシリコンウェーハに対して本発明を適用することが好ましく、さらには、11.0×1017atoms/cm3以上のシリコンウェーハに対して本発明を適用することが好ましい。
<<
As the
なお、チョクラルスキ法(CZ法)又は磁場型のMCZ法(Magnetic field applied Czochralski)により育成された単結晶シリコンインゴットから得られるシリコンウェーハに本発明方法を適用する。FZ法により育成された単結晶シリコンインゴットの結晶中には酸素がほとんど存在しないため(酸素濃度1.0×1017atoms/cm3未満)サーマルドナーが問題とならない。 The method of the present invention is applied to a silicon wafer obtained from a single crystal silicon ingot grown by the Czochralski method (CZ method) or the magnetic field type MCZ method (Magnetic field applied Czochralski). Since almost no oxygen is present in the crystal of the single crystal silicon ingot grown by the FZ method (oxygen concentration is less than 1.0 × 10 17 atoms / cm 3 ), a thermal donor does not pose a problem.
CZ法又はMCZ法により得られた単結晶シリコンインゴットの結晶中には、石英ルツボ起因の酸素原子が溶け込むため、サーマルドナーTDが存在する。他方、RTOはドナーキラー熱処理に必要な650℃以上の高温熱処理を伴う。そのため、本工程による熱酸化膜20の形成に伴う熱処理は、シリコン結晶中のサーマルドナーTDのドナーキラー熱処理を兼ねることとなる。よって、昇温及び高温保持を経たシリコンウェーハ10Bでは、シリコンウェーハ10Aのシリコン結晶中に存在していたサーマルドナーTDが、酸素モノマーなどの電子を放出しない形態に変化する。
In a crystal of a single crystal silicon ingot obtained by the CZ method or the MCZ method, a thermal donor TD exists because oxygen atoms originating from a quartz crucible dissolve in the crystal. On the other hand, RTO involves a high-temperature heat treatment at 650 ° C. or higher, which is necessary for donor killer heat treatment. Therefore, the heat treatment accompanying the formation of the
<<熱酸化膜>>
第1工程によりシリコンウェーハ10A表面のシリコン結晶が酸化されて酸化シリコンが形成されることにより、熱酸化膜20が形成される。形成される熱酸化膜20の膜厚は昇温速度並びに、昇温後の保持温度及びその保持時間に依存するものの、通常数nm〜数十nm程度である。そして、昇温後の保持温度及びその保持時間が、熱酸化膜20の成長速度及び膜厚に対して支配的である。
<< thermal oxide film >>
In the first step, the silicon oxide on the surface of the
<第2工程>
図1のステップB及びステップCを参照して、第2工程を説明する。第2工程では、第1工程に引き続き、酸化性雰囲気下にて熱酸化膜20が形成されたシリコンウェーハ10Bを冷却し、シリコンウェーハ10Cを得る。第2工程における冷却を行う際の冷却速度は、RTOを行うための急速熱処理装置により制御することができ、急速冷却とも呼ばれる。
<Second step>
The second step will be described with reference to step B and step C in FIG. In the second step, subsequent to the first step, the
なお、第1工程に引き続いての酸化性雰囲気下での急速冷却であるため、熱酸化膜20の膜厚がわずかながら増大し得る。ただし前述のとおり、第1工程における昇温後の保持温度及び保持時間での熱酸化膜の成長が熱酸化膜20の厚みに支配的であり、第2工程単独で成長する熱酸化膜20の膜厚はわずかと考えられる。
Since the rapid cooling is performed in the oxidizing atmosphere following the first step, the thickness of the
<第3工程>
図1のステップC及びステップDを参照して、第3工程を説明する。第3工程では、第1工程及び第2工程を経て形成されたシリコンウェーハ10C表面の熱酸化膜20を除去してシリコンウェーハ10Dを得る。急速熱処理装置からシリコンウェーハ10Cを取り出して、フッ化水素酸(HF)などを用いた一般的なエッチング処理により熱酸化膜20を除去すれば、シリコンウェーハ10Dが得られる。
<Third step>
The third step will be described with reference to step C and step D in FIG. In the third step, the
ここで、本発明の製造方法では、第3工程後のシリコンウェーハ10Dに熱処理が施された場合に生成されるサーマルドナーの発生量を抑制するために、第1工程による前記熱酸化膜の形成及び前記第2工程における前記冷却をそれぞれ制御する。
Here, in the manufacturing method of the present invention, the thermal oxide film is formed in the first step in order to suppress the amount of thermal donors generated when the
理論に束縛されることを望まないものの、第1工程及び第2工程(図1ステップA〜ステップC)の技術的意義を本発明の作用効果と共に説明する。本発明者らは、シリコンウェーハを種々の条件で急速熱酸化処理(RTO)する実験を通じて、本発明の作用効果が得られる理由を以下のとおり考えている。 Although not wishing to be bound by theory, the technical significance of the first step and the second step (steps A to C in FIG. 1) will be described together with the operational effects of the present invention. The present inventors consider the reason why the effects of the present invention can be obtained through experiments in which a silicon wafer is subjected to rapid thermal oxidation treatment (RTO) under various conditions.
まず、酸化性雰囲気下での急速加熱に伴いシリコンウェーハ10Aの表面に熱酸化膜20が形成され始める。このとき、熱酸化膜20の成長速度が大きいほど、熱酸化膜20からシリコンウェーハ10B中のシリコン結晶内に格子間シリコンSiIが注入される。注入された格子間シリコンSiIは降温時の冷却に伴いシリコンウェーハ10Cの表裏面から熱酸化膜20へと外方拡散するものの、冷却速度が大きいほど格子間シリコンSiIの拡散量は小さい。そのため、急速冷却すると、注入した格子間シリコンSiIが結晶中に残留する。こうしてシリコンウェーハ10Dのシリコン結晶内では残留した格子間シリコンSiIが過飽和になっている。シリコンウェーハ10Dでは、格子間シリコンSiIによってサーマルドナーが形成される低温熱処理を施しても、格子間酸素と相互作用するなどの理由により、サーマルドナーが生成されにくくなる。
First, the
このように、本発明の製造方法に従い得られたシリコンウェーハ10Dは、デバイスプロセスにおける低温熱処理が施されても、サーマルドナーの発生量を抑制することができる。
As described above, even if the
また、本発明の製造方法では、シリコンウェーハ10Aの酸素濃度や炭素濃度などの基板特性の制約なしに、あるいは制約をほとんど受けることなく、サーマルドナー発生量を抑制することができる。そのため、抵抗率を制御するためにシリコンウェーハを低酸素濃度とする必要もないし、低酸素化するにしても、その程度を従来技術に比べて大幅に緩和することができる。さらには、上記のとおり低酸素化の程度を緩和できるため、シリコンウェーハのウェーハ強度の低下を防止することができる点でも有利である。他にも、本発明ではシリコンウェーハの酸素濃度を高濃度とできるので、シリコン結晶内に酸素析出物(BMD)を生成することが可能である。つまり、サーマルドナー発生量を抑制したシリコンウェーハにおいて、BMD生成によるゲッタリング能力を付与できる点でも本発明の製造方法は有利である。
Further, in the manufacturing method of the present invention, the amount of generated thermal donors can be suppressed without or almost without restrictions on the substrate characteristics such as the oxygen concentration and the carbon concentration of the
さらに、本発明の製造方法はRTOによる急速加熱・急速冷却であるため、前掲の特許文献1の技術によるDZ処理に比べて極めて短時間で熱処理を行うことができ、生産コストの面でも有利である。 Further, since the production method of the present invention employs rapid heating and rapid cooling by RTO, heat treatment can be performed in an extremely short time as compared with the DZ treatment according to the technique of Patent Document 1 described above, which is advantageous in terms of production cost. is there.
ここで、第1工程における熱酸化膜20の成長速度X(nm/s)と、第2工程における冷却速度Y(℃/s)との関係が下記式[1]:
Y>7.5×X-1.38 ・・・[1]
を満足するよう、第1工程及び第2工程を行うことが好ましい。こうすることで、本発明の作用効果をより確実に得ることができることを本発明者らは実験的に確認した。成長速度X及び冷却速度Yが上記式[1]を満足することにより、熱酸化膜成長時(第1工程)における格子間シリコンSiIの注入及び急速冷却時(第2工程)における格子間シリコンSiIの外方拡散を適切に制御できるからと推察される。
Here, the relationship between the growth rate X (nm / s) of the
Y> 7.5 × X −1.38 ... [1]
It is preferable to perform the first step and the second step so as to satisfy the following. The present inventors experimentally confirmed that the operation and effect of the present invention can be more reliably obtained by doing so. When the growth rate X and the cooling rate Y satisfy the above formula [1], the interstitial silicon Si I is injected during the growth of the thermal oxide film (first step) and the interstitial silicon during the rapid cooling (second step). It is presumed that because the outward diffusion of Si I can be properly controlled.
また、上記成長速度Xを得るためには第1工程における熱処理での昇温後の保持温度を1150℃以上かつシリコン融点以下とすることが好ましい。この場合、格子間シリコンSiIの外方拡散を適切に制御するため、第2工程における冷却速度Yを20℃/s以上とすることが好ましい。なお、シリコン融点はドーパント濃度等にも依存するものの、常温・常圧下にてシリコン元素の融点は約1410℃である。 In order to obtain the growth rate X, it is preferable that the holding temperature after the temperature rise in the heat treatment in the first step is 1150 ° C. or more and the silicon melting point or less. In this case, the cooling rate Y in the second step is preferably set to 20 ° C./s or more in order to appropriately control the outward diffusion of the interstitial silicon Si I. Although the silicon melting point depends on the dopant concentration and the like, the melting point of the silicon element is about 1410 ° C. at normal temperature and normal pressure.
以上、本発明による製造方法の代表的な実施形態を説明したが、本発明はこれらの実施形態に限定されるものではない。次に、本発明の一実施形態に従うシリコンウェーハを説明する。製造方法の実施形態と重複する内容については、説明を省略する。 The representative embodiments of the manufacturing method according to the present invention have been described above, but the present invention is not limited to these embodiments. Next, a silicon wafer according to an embodiment of the present invention will be described. The description of the same contents as those in the embodiment of the manufacturing method will be omitted.
(シリコンウェーハ)
図1のステップDを参照する。本発明の一実施形態に従うシリコンウェーハ10Dは、シリコンウェーハの酸素濃度が1.0×1017〜15.0×1017atoms/cm3(ASTM F−121,1979)であり、前記シリコンウェーハを窒素雰囲気下、350℃にて32時間の熱処理を行った後のサーマルドナー発生量が8.0×1012cm-3以上1.5×1013cm-3以下である。上記の水準でのサーマルドナー発生量となるシリコンウェーハは、前述した本発明のシリコンウェーハの製造方法により初めて実現できたものである。
(Silicon wafer)
Referring to step D of FIG. In the
−サーマルドナー発生量−
本明細書におけるサーマルドナー発生量は、以下の手順(i)〜(iv)に従い定量化されたものとする。
-Thermal donor generation-
The amount of thermal donor generation in the present specification is quantified according to the following procedures (i) to (iv).
(i)まず、ドナーキラー熱処理後のシリコンウェーハの抵抗率を、JIS H 0602:1995に規定された「シリコン単結晶及びシリコンウェーハの4探針法による抵抗率測定方法」に従い抵抗率を測定する。熱酸化膜が形成されている場合には測定に先立ち、エッチング等により熱酸化膜を除去しておく。なお、本発明の製造方法における第1工程のように、既にドナーキラー処理が施され、その後サーマルドナーが発生する条件での熱処理が行われていない場合には、改めてドナーキラー熱処理をする必要はない。 (I) First, the resistivity of the silicon wafer after the heat treatment of the donor killer is measured in accordance with “Method of measuring resistivity of silicon single crystal and silicon wafer by four probe method” specified in JIS H 0602: 1995. . If a thermal oxide film has been formed, the thermal oxide film is removed by etching or the like before the measurement. In addition, as in the first step in the manufacturing method of the present invention, when the donor killer treatment has already been performed and the heat treatment under the condition that the thermal donor is generated is not performed thereafter, it is necessary to perform the donor killer heat treatment again. Absent.
(ii)次に、抵抗率を測定した上記シリコンウェーハに対して350℃の窒素雰囲気で32時間の熱処理を行い、サーマルドナーを発生させる(以下、サーマルドナー発生熱処理)。なお、このサーマルドナー発生熱処理は、デバイスプロセスにおける比較的長時間の低温熱処理を模擬した熱処理に相当する。 (Ii) Next, the silicon wafer whose resistivity has been measured is subjected to a heat treatment in a nitrogen atmosphere at 350 ° C. for 32 hours to generate a thermal donor (hereinafter, thermal donor generation heat treatment). The thermal donor generation heat treatment corresponds to a heat treatment simulating a relatively long-time low-temperature heat treatment in a device process.
(iii)サーマルドナー発生熱処理後のシリコンウェーハの抵抗率を、上記(i)と同じくJIS H 0602:1995の規定に従い測定する。 (Iii) The resistivity of the silicon wafer after the thermal donor generation heat treatment is measured according to JIS H 0602: 1995 as in (i) above.
(iv)上記(i)及び(iii)により測定した抵抗率に基づき、サーマルドナー発生熱処理前後でのキャリア濃度をアービンカーブからそれぞれ求め、キャリア濃度の差をサーマルドナーに起因するキャリア発生量(以下、サーマルドナー発生量)として扱う。 (Iv) Based on the resistivity measured by the above (i) and (iii), the carrier concentration before and after the thermal donor generation heat treatment is obtained from the Irvin curve, respectively, and the difference in the carrier concentration is determined by the amount of carrier generated due to the thermal donor (hereinafter, referred to as the carrier generation amount) , Thermal donor generation).
以下では、本発明のシリコンウェーハの製造方法及び本発明のシリコンウェーハの限定を意図するものではないが、本発明に適用可能なシリコンウェーハの更なる具体的態様について説明する。 Hereinafter, although not intended to limit the method of manufacturing the silicon wafer of the present invention and the silicon wafer of the present invention, further specific embodiments of the silicon wafer applicable to the present invention will be described.
シリコンウェーハの面方位は任意であり、(100)面のウェーハを用いてもよいし、(110)面のウェーハなどを用いてもよい。 The plane orientation of the silicon wafer is arbitrary, and a (100) wafer or a (110) wafer may be used.
また、シリコンウェーハにボロン(B)、リン(P)、ヒ素(As)、アンチモン(Sb)などのドーパントがドープされていてもよいし、所望の特性を得るため炭素(C)又は窒素(N)などがドープされていてもよい。 The silicon wafer may be doped with a dopant such as boron (B), phosphorus (P), arsenic (As), antimony (Sb), or carbon (C) or nitrogen (N ) May be doped.
シリコンウェーハの直径は何ら制限されない。一般的な直径300mm又は200mmなどのシリコンウェーハに本発明を適用することができる。もちろん、直径300mmよりも直径の大きいシリコンウェーハに対しても、直径の小さいシリコンウェーハに対しても本発明を適用することができる。 The diameter of the silicon wafer is not limited at all. The present invention can be applied to a general silicon wafer having a diameter of 300 mm or 200 mm. Of course, the present invention can be applied to a silicon wafer having a diameter larger than 300 mm and a silicon wafer having a smaller diameter.
なお、本明細書における「シリコンウェーハ」とは、表面にエピタキシャル層又は酸化シリコンなどからなる絶縁膜などの別の層が形成されていない、いわゆる「バルク」のシリコンウェーハを指す。ただし、数Å程度の膜厚で形成される自然酸化膜は形成されていてもよい。また、本発明により得られたシリコンウェーハに対し、エピタキシャル層などの別の層を別途形成してエピタキシャルシリコンウェーハを作製しても構わないし、貼り合わせウェーハの支持基板又は活性層用基板として用いてSOI(Silicon on Insulator)ウェーハを作製するなどしてもよい。このようなウェーハのベース基板となる「バルク」のシリコンウェーハが、本明細書におけるシリコンウェーハである。 Note that the “silicon wafer” in this specification refers to a so-called “bulk” silicon wafer in which another layer such as an epitaxial layer or an insulating film made of silicon oxide or the like is not formed on the surface. However, a natural oxide film having a thickness of about several Å may be formed. Also, for the silicon wafer obtained by the present invention, another layer such as an epitaxial layer may be separately formed to produce an epitaxial silicon wafer, or used as a support substrate for a bonded wafer or a substrate for an active layer. For example, an SOI (Silicon on Insulator) wafer may be manufactured. The “bulk” silicon wafer serving as a base substrate of such a wafer is the silicon wafer in the present specification.
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。 Hereinafter, the present invention will be described in more detail with reference to Examples, but the present invention is not limited to the following Examples.
サンプル作製条件の説明に先立ち、本実施例における測定方法を説明する。 Prior to the description of the sample preparation conditions, the measurement method in this example will be described.
−熱酸化膜の膜厚−
分光エリプソメータを用いて、RTO後の状態でのシリコンウェーハ表面の熱酸化膜の膜厚を測定した。
-Thermal oxide film thickness-
The thickness of the thermal oxide film on the silicon wafer surface after the RTO was measured using a spectroscopic ellipsometer.
−熱酸化膜の成長速度−
RTO時の最高温度に昇温させた後の保持中が熱酸化膜の成長に支配的であるため、熱酸化膜の膜厚と、RTO時の昇温後の保持時間とに基づき、熱酸化膜の成長速度を求めた。急速加熱における昇温後の保持温度に到達するまでの昇温中時間及び急速冷却中の冷却時間は、熱酸化膜の成長速度の算出にあたり用いていない。なお、RTO時の昇温速度、最高温度到達後の保持時間及び冷却速度は、急速加熱・急速冷却装置により制御した。
-Thermal oxide film growth rate-
During the holding after the temperature is raised to the maximum temperature during the RTO, the growth of the thermal oxide film is dominant. Therefore, the thermal oxidation is performed based on the thickness of the thermal oxide film and the holding time after the heating during the RTO. The growth rate of the film was determined. The time during the heating up to the holding temperature after the heating in the rapid heating and the cooling time during the rapid cooling are not used in calculating the growth rate of the thermal oxide film. The heating rate during RTO, the holding time after reaching the maximum temperature and the cooling rate were controlled by a rapid heating / cooling device.
−サーマルドナー発生量−
前述の手順(i)〜(iv)に従い、窒素雰囲気下、350℃にて32時間の熱処理を行った後のサーマルドナー発生量を求めた。
-Thermal donor generation-
According to the above procedures (i) to (iv), the amount of generated thermal donors after heat treatment at 350 ° C. for 32 hours in a nitrogen atmosphere was determined.
<サンプル1>
直径300mm、面方位(100)、酸素濃度11×1017atoms/cm3(ASTM F−121,1979)のP型シリコン単結晶インゴット(ドナーキラー処理後の抵抗率:10Ω・cm)をCZ法により育成した。そのシリコン単結晶インゴットをスライスすることで、RTO前のシリコンウェーハを作製した。
<Sample 1>
A PZ type silicon single crystal ingot (resistivity after donor killer treatment: 10 Ω · cm) having a diameter of 300 mm, a plane orientation (100), and an oxygen concentration of 11 × 10 17 atoms / cm 3 (ASTM F-121, 1979) is subjected to the CZ method. Developed by The silicon wafer before RTO was manufactured by slicing the silicon single crystal ingot.
得られたRTO前のシリコンウェーハを上記急速加熱・急速冷却装置を用いて、酸素からなる酸化性雰囲気下でドナーキラー熱処理を兼ねた急速加熱処理及び急速冷却処理によりRTOを行い、熱酸化膜を形成した。急速加熱処理における昇温後の保持温度は800℃であり、保持時間は240秒である。また、冷却速度Yは50℃/秒とした。 The obtained silicon wafer before RTO is subjected to RTO by rapid heating and rapid cooling combined with donor killer heat treatment in an oxidizing atmosphere composed of oxygen using the rapid heating / rapid cooling device to form a thermal oxide film. Formed. The holding temperature after the temperature rise in the rapid heating treatment is 800 ° C., and the holding time is 240 seconds. The cooling rate Y was 50 ° C./sec.
急速加熱・急速冷却装置からRTO後のシリコンウェーハを取り出し、形成された熱酸化膜の膜厚を測定した。併せて、熱酸化膜の成長速度X(nm/s)を求めた。 The silicon wafer after RTO was taken out of the rapid heating / cooling device, and the thickness of the formed thermal oxide film was measured. In addition, the growth rate X (nm / s) of the thermal oxide film was determined.
次いで、フッ化水素酸(HF)を用いてシリコンウェーハの表面をエッチングし、熱酸化膜を除去した。 Next, the surface of the silicon wafer was etched using hydrofluoric acid (HF) to remove the thermal oxide film.
酸化膜除去後のシリコンウェーハに対して、窒素雰囲気下、350℃にて32時間の熱処理を行い、当該熱処理によるサーマルドナー発生量を求めた。 The silicon wafer after removing the oxide film was subjected to a heat treatment at 350 ° C. for 32 hours in a nitrogen atmosphere, and the amount of thermal donor generated by the heat treatment was determined.
表1に、RTOによる保持温度、保持時間、熱酸化膜の成長速度X、冷却速度Yを示す。また、図2のグラフに、サンプル1のサーマルドナー発生量を示す。 Table 1 shows the holding temperature, holding time, growth rate X and cooling rate Y of the thermal oxide film by RTO. The graph in FIG. 2 shows the amount of thermal donor generated in Sample 1.
<サンプル2〜19>
RTOによる昇温後の保持温度及び保持時間、並びに冷却速度Yを表1のとおりとした以外は、サンプル1と同様にしてサンプル2〜19をそれぞれ作製した。さらに、熱酸化膜の成長速度X及びサーマルドナー発生量をサンプル1と同様にして求めた。図2のグラフに、サンプル2〜19のサーマルドナー発生量を示す。
<
<サンプル20>
サンプル1と同じRTO前のシリコンウェーハを用いて、これを酸化性雰囲気の縦型炉に導入し、650℃で30分のドナーキラー熱処理を行った。形成された酸化膜をサンプル1と同様にして除去した後、窒素雰囲気下、350℃にて32時間の熱処理を行い、当該熱処理によるサーマルドナー発生量を求めた。図2のグラフに、サンプル20のサーマルドナー発生量を示す。
<
Using the same silicon wafer before RTO as Sample 1, this was introduced into a vertical furnace in an oxidizing atmosphere and subjected to a donor killer heat treatment at 650 ° C. for 30 minutes. After the formed oxide film was removed in the same manner as in Sample 1, heat treatment was performed at 350 ° C. for 32 hours in a nitrogen atmosphere, and the amount of thermal donor generated by the heat treatment was determined. The graph in FIG. 2 shows the amount of thermal donor generated in
(評価結果と考察)
RTOを経たサンプル1〜19のサーマルドナー発生量は、縦型炉の熱処理による従来例相当のサンプル20の発生量と比較して多い水準と少ない水準とに分かれることが図2のグラフにより確認される。このうち、サーマルドナー発生量が少ない水準は、多い水準に比べてサーマルドナー発生量が半分程度である。
(Evaluation results and discussion)
It is confirmed from the graph of FIG. 2 that the amount of generated thermal donors of the samples 1 to 19 after the RTO is divided into a higher level and a lower level as compared with the generation rate of the
サーマルドナー発生量がサンプル20よりも少ないことに相当するサーマルドナー発生量を考慮した下記基準に従い、RTO時の熱酸化膜の成長速度Xと冷却速度Yとで整理したグラフを図3に示す。
○:サーマルドナー発生量が1.5×1013cm-3以下
×:サーマルドナー発生量が1.5×1013cm-3超
FIG. 3 shows a graph in which the growth rate X and the cooling rate Y of the thermal oxide film at the time of RTO are arranged in accordance with the following criterion in consideration of the thermal donor generation amount corresponding to the fact that the thermal donor generation amount is smaller than that of the
:: Thermal donor generation amount is 1.5 × 10 13 cm −3 or less ×: Thermal donor generation amount exceeds 1.5 × 10 13 cm -3
図3のグラフより、熱酸化膜の成長速度Xが速く、かつ、冷却速度Yが速い場合に、サーマルドナー発生量が1.5×1013cm-3以下となることが分かる。図3中の曲線式Y=7.5×X-1.38は、図2中で記号○と記号×とを区分する境界線である。すなわち、成長速度Xと冷却速度Yとが、Y>7.5×X-1.38を満足するようRTOを行うことで、その後の熱処理を経た場合のサーマルドナー発生量を確実に抑制することができることが確認できた。また、RTO時の熱酸化膜の成長速度X及び冷却速度Yをそれぞれ制御することにより、RTO後の熱処理を経た場合のサーマルドナー発生量を抑制できることも確認された。 It can be seen from the graph of FIG. 3 that when the growth rate X of the thermal oxide film is high and the cooling rate Y is high, the amount of generated thermal donor is 1.5 × 10 13 cm −3 or less. The curve equation Y = 7.5 × X −1.38 in FIG. 3 is a boundary line that separates the symbol ○ from the symbol X in FIG. That is, by performing RTO so that the growth rate X and the cooling rate Y satisfy Y> 7.5 × X −1.38 , it is possible to reliably suppress the amount of thermal donors generated after the subsequent heat treatment. Was confirmed. It was also confirmed that by controlling the growth rate X and the cooling rate Y of the thermal oxide film at the time of RTO, the amount of thermal donors generated after heat treatment after RTO can be suppressed.
(格子間シリコン濃度の計算及び考察)
格子間シリコン濃度を直接測定することは難しいため、上記サンプルに残留した格子間シリコン濃度を以下のとおり計算により求めた。具体的には、上記サンプル1〜6,8,13,16,17のそれぞれについて、RTOにおける昇温開始から冷却過程までの、シリコンウェーハの厚み方向に対して拡散方程式を解くことにより、シリコンウェーハ中央部の格子間シリコン濃度を求めた。ウェーハ表裏面の格子間シリコン濃度の境界条件として、任意の温度及び酸化膜の成長速度における定常値(Scott T. Dunham, J. Appl. Phys., 71 (1992) 685)を用いた。図4に、上記サンプル1〜6,8,13,16,17の格子間シリコン濃度と、これらサンプルに対して窒素雰囲気下、350℃にて32時間の熱処理をした後のサーマルドナー生成量との関係を示す。
(Calculation and consideration of interstitial silicon concentration)
Since it is difficult to directly measure the interstitial silicon concentration, the interstitial silicon concentration remaining in the sample was determined by calculation as follows. More specifically, for each of the samples 1 to 6, 8, 13, 16, and 17, the diffusion equation is solved in the thickness direction of the silicon wafer from the start of the temperature increase in the RTO to the cooling process, thereby obtaining the silicon wafer. The interstitial silicon concentration at the center was determined. As the boundary condition of the interstitial silicon concentration on the front and back surfaces of the wafer, a steady value (Scott T. Dunham, J. Appl. Phys., 71 (1992) 685) at an arbitrary temperature and an oxide film growth rate was used. FIG. 4 shows the interstitial silicon concentrations of Samples 1 to 6, 8, 13, 16, and 17 and the amount of thermal donor generated after heat-treating these samples at 350 ° C. for 32 hours in a nitrogen atmosphere. Shows the relationship.
図4のグラフより、格子間シリコン濃度1011cm-3までは、その濃度に依存してサーマルドナーの形成量が増加する。一方、格子間シリコン濃度が1012cm-3を超えるとサーマルドナー発生量が急激に減少することが確認される。したがって、上記計算結果より、シリコンウェーハの厚み方向中央部における格子間シリコン濃度を1×1012cm-3以上、さらには1×1013cm-3以上と過飽和にすることで、RTO後の熱処理を受けた場合のサーマルドナー発生量を抑制できると結論付けられる。 According to the graph of FIG. 4, the formation amount of the thermal donor increases depending on the interstitial silicon concentration up to 10 11 cm −3 . On the other hand, when the interstitial silicon concentration exceeds 10 12 cm -3 , it is confirmed that the amount of generated thermal donors sharply decreases. Therefore, according to the above calculation results, the heat treatment after RTO is performed by supersaturating the interstitial silicon concentration at the central portion in the thickness direction of the silicon wafer to 1 × 10 12 cm −3 or more, and further to 1 × 10 13 cm −3 or more. It can be concluded that the amount of generated thermal donors can be suppressed when receiving the gas.
本発明によれば、デバイスプロセスにおける低温熱処理に供されてもサーマルドナー発生量を抑制することができるシリコンウェーハを、種々の基板特性に対して適用可能であり、かつ、生産コストに優れて製造することのできる方法を提供することができる。さらに本発明によれば、上記低温熱処理に供されてもサーマルドナー発生量を抑制することができるシリコンウェーハを提供することができる。 According to the present invention, a silicon wafer capable of suppressing the amount of thermal donor generation even when subjected to a low-temperature heat treatment in a device process can be applied to various substrate characteristics and has excellent production cost. Can be provided. Further, according to the present invention, it is possible to provide a silicon wafer capable of suppressing the amount of generated thermal donors even when subjected to the low-temperature heat treatment.
10A シリコンウェーハ
10B シリコンウェーハ
10C シリコンウェーハ
10D シリコンウェーハ
20 熱酸化膜
TD サーマルドナー
SiI 格子間シリコン
Claims (5)
前記第1工程に引き続き、前記酸化性雰囲気下にて前記熱酸化膜が形成された前記シリコンウェーハを冷却する第2工程と、
前記第1工程及び前記第2工程を経て形成された前記熱酸化膜を除去する第3工程と、を含むことを特徴とするシリコンウェーハの製造方法。 A first step of heat-treating the silicon wafer while forming a thermal oxide film on the surface of the silicon wafer by rapid thermal oxidation treatment in an oxidizing atmosphere;
Subsequent to the first step, a second step of cooling the silicon wafer on which the thermal oxide film is formed under the oxidizing atmosphere;
A third step of removing the thermal oxide film formed through the first step and the second step.
Y>7.5×X-1.38 ・・・[1]
を満足するよう、前記第1工程及び前記第2工程を行う、請求項1に記載のシリコンウェーハの製造方法。 The relationship between the growth rate X (nm / s) of the thermal oxide film in the first step and the cooling rate Y (° C./s) in the second step is represented by the following formula [1]:
Y> 7.5 × X −1.38 ... [1]
The method for manufacturing a silicon wafer according to claim 1, wherein the first step and the second step are performed so as to satisfy the following.
前記第2工程における前記冷却速度Yを20℃/s以上とする、請求項2に記載のシリコンウェーハの製造方法。 Holding temperature after the temperature rise in the heat treatment in the first step is 1150 ° C. or more and silicon melting point or less;
The method for manufacturing a silicon wafer according to claim 2, wherein the cooling rate Y in the second step is set to 20 ° C / s or more.
前記シリコンウェーハを窒素雰囲気下、350℃にて32時間の熱処理を行った後のサーマルドナー発生量が8.0×1012cm-3以上1.5×1013cm-3以下であることを特徴とするシリコンウェーハ。 The oxygen concentration of the silicon wafer is 1.0 × 10 17 to 15.0 × 10 17 atoms / cm 3 (ASTM F-121, 1979);
The thermal donor generation amount after performing the heat treatment of the silicon wafer at 350 ° C. for 32 hours under a nitrogen atmosphere is 8.0 × 10 12 cm −3 or more and 1.5 × 10 13 cm −3 or less. Characteristic silicon wafer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018154754A JP6988737B2 (en) | 2018-08-21 | 2018-08-21 | Manufacturing method of silicon wafer and silicon wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018154754A JP6988737B2 (en) | 2018-08-21 | 2018-08-21 | Manufacturing method of silicon wafer and silicon wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020031105A true JP2020031105A (en) | 2020-02-27 |
JP6988737B2 JP6988737B2 (en) | 2022-01-05 |
Family
ID=69622773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018154754A Active JP6988737B2 (en) | 2018-08-21 | 2018-08-21 | Manufacturing method of silicon wafer and silicon wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6988737B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004008521A1 (en) * | 2002-07-17 | 2004-01-22 | Sumitomo Mitsubishi Silicon Corporation | High-resistance silicon wafer and process for producing the same |
JP2008182192A (en) * | 2006-12-26 | 2008-08-07 | Sumco Corp | Manufacturing method of bonded wafer |
JP2008207991A (en) * | 2007-02-26 | 2008-09-11 | Shin Etsu Handotai Co Ltd | Method for producing silicon single crystal wafer |
JP2010177494A (en) * | 2009-01-30 | 2010-08-12 | Covalent Materials Corp | Method for heat treatment of silicon wafer |
-
2018
- 2018-08-21 JP JP2018154754A patent/JP6988737B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004008521A1 (en) * | 2002-07-17 | 2004-01-22 | Sumitomo Mitsubishi Silicon Corporation | High-resistance silicon wafer and process for producing the same |
JP2008182192A (en) * | 2006-12-26 | 2008-08-07 | Sumco Corp | Manufacturing method of bonded wafer |
JP2008207991A (en) * | 2007-02-26 | 2008-09-11 | Shin Etsu Handotai Co Ltd | Method for producing silicon single crystal wafer |
JP2010177494A (en) * | 2009-01-30 | 2010-08-12 | Covalent Materials Corp | Method for heat treatment of silicon wafer |
Also Published As
Publication number | Publication date |
---|---|
JP6988737B2 (en) | 2022-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI724266B (en) | Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield | |
JP5764937B2 (en) | Manufacturing method of silicon single crystal wafer | |
TW200404924A (en) | High resistant silicon wafer and manufacturing method thereof | |
JP2005522879A (en) | A method to control the denuded zone depth in ideal oxygen-deposited silicon wafers | |
JP2004537161A (en) | Control of thermal donor generation in high resistivity CZ silicon | |
WO2011125305A1 (en) | Silicon epitaxial wafer, method for manufacturing silicon epitaxial wafer, and method for manufacturing semiconductor element or integrated circuit | |
CN103498196A (en) | Method for fabricating silicon wafer | |
JP2010161393A (en) | Ideal oxygen precipitating silicon wafer with nitrogen/carbon stabilized oxygen precipitate nucleation centers and process for making the same | |
JP5217245B2 (en) | Silicon single crystal wafer and manufacturing method thereof | |
JP2019186449A (en) | Method for manufacturing epitaxial wafer | |
JP5251137B2 (en) | Single crystal silicon wafer and manufacturing method thereof | |
JP5103745B2 (en) | High frequency diode and manufacturing method thereof | |
CN103173857A (en) | Silicon single crystal substrate and method of manufacturing the same | |
JP2742247B2 (en) | Manufacturing method and quality control method for silicon single crystal substrate | |
JPH06112146A (en) | Manufacture of diffusion type silicon element substrate | |
JP2010205866A (en) | Method of manufacturing silicon epitaxial wafer, and silicon epitaxial wafer | |
JP4270713B2 (en) | Manufacturing method of silicon epitaxial wafer | |
JP2020031105A (en) | Manufacturing method of silicon wafer and silicon wafer | |
JP2008166517A (en) | Manufacturing method of semiconductor substrate | |
JP4869544B2 (en) | Manufacturing method of SOI substrate | |
US6740565B2 (en) | Process for fabrication of a SIMOX substrate | |
JPH11135510A (en) | Semiconductor device and manufacture thereof | |
JP3097107B2 (en) | Epitaxial growth method | |
JP2010098284A (en) | Method for production of silicon wafer for epitaxial substrate, and method for production of epitaxial substrate | |
JP5211550B2 (en) | Manufacturing method of silicon single crystal wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6988737 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |