JP2020005085A - スイッチング素子の駆動回路 - Google Patents

Abstract

【課題】電圧駆動型のスイッチング素子を定電流定電圧駆動する際に、消費電流を最適に低減できるスイッチング素子の駆動回路を提供する。
【解決手段】駆動回路１に、定電流制御アンプ１１及び定電圧制御アンプ１２，並びにそれらの消費電流をそれぞれ制御する消費電流調整部１８及び１９を備える。そして、電流制御部６は、ＩＧＢＴ４のゲートの駆動状態に基づき、消費電流調整部１８及び１９を個別に制御する。
【選択図】図１

Description

本発明は、電圧駆動型のスイッチング素子を駆動する回路に関する。

例えばＩＧＢＴ等のパワー系のスイッチング素子を駆動する回路として、例えば特許文献１には、以下のような構成が開示されている。定電流生成部３０から流れ込む定電流の大きさに応じたオン時間でスイッチング素子５０をオンするドライバ回路４０を備える。定電流生成部３０は、スイッチング素子５０がオンするオン時間に達するまで大きい定電流を流してスイッチング素子５０の立上がり速度を高速に維持する。オン時間が経過した後は、小さい定電流を流してドライバ回路４０の消費電流を低減する。

特開２０１２−１２９９７１号公報

ここで、駆動回路に定電流アンプ及び定電圧アンプを備え、スイッチング素子を定電流定電圧駆動することを想定する。このように構成される駆動回路では、ＩＧＢＴのゲートに印加する電圧を立ち上げる初期の段階では、定電流アンプによりゲート電圧の立上り速度を制御し、立上りの後半では定電圧アンプによってゲート電圧を所定の電圧に制御することが考えられる。また、この構成では、２つのアンプを使用することで消費電流が多くなるという問題がある。

本発明は上記事情に鑑みてなされたものであり、その目的は、電圧駆動型のスイッチング素子を定電流定電圧駆動する際に、消費電流を最適に低減できるスイッチング素子の駆動回路を提供することにある。

請求項１記載のスイッチング素子の駆動回路によれば、スイッチング素子のゲートを定電流駆動する定電流駆動部，及び同ゲートを定電圧駆動する定電圧駆動部に、内部における消費電流を調整する消費電流調整部を備える。そして、電流制御部は、前記ゲートの駆動状態に基づき、定電流駆動部及び定電圧駆動部の消費電流調整部を個別に制御する。このように構成すれば、スイッチング素子のゲートを駆動する過程で、定電流駆動部，定電圧駆動部のそれぞれが動作する状況に応じて、それぞれの消費電流を最適に調整して低減することができる。

請求項２記載のスイッチング素子の駆動回路によれば、電流制御部は、駆動信号がオフレベルであれば定電流駆動部及び定電圧駆動部の消費電流を低減させ、駆動信号がオンレベルになった時点から第１期間までは定電圧駆動部のみに消費電流を低減させる。そして、第１期間に続く第２期間では定電流駆動部のみに消費電流を低減させ、第２期間が終了すると定電流駆動部及び定電圧駆動部の消費電流を低減させる。

すなわち、スイッチング素子のターンオンを開始させた直後からの第１期間は、定電流駆動部による定電流駆動を行うため、定電圧駆動部の消費電流を低減させる。そして、第１期間に続く第２期間では、定電圧駆動部による定電圧駆動を行うので、定電流駆動部の消費電流を低減させる。このように構成すれば、スイッチング素子のターンオンを制御する形態に応じて消費電流を効率的に低減できる。

第１実施形態であり、駆動回路の構成を示す図 アンプ部の詳細構成を示す図 消費電流調整部の詳細構成を示す図 動作タイミングチャート 第２実施形態であり、駆動回路の構成を示す図 動作タイミングチャート 第３実施形態であり、駆動回路の構成を示す図 動作タイミングチャート 第４実施形態であり、消費電流調整部の詳細構成を示す図 動作タイミングチャート（その１） 動作タイミングチャート（その２） 第５実施形態であり、駆動回路の構成を示す図 第６実施形態であり、駆動回路の構成を示す図

（第１実施形態）
図１に示すように、本実施形態の駆動回路１は、バッファ２及び駆動制御部３を備えている。外部より入力されるゲート駆動信号は、バッファ２を介して駆動制御部３に与えられる。駆動制御部３は、スイッチング素子である例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）４のゲートを駆動する。ＩＧＢＴ４は、コレクタ電流を検出するための電流検出用エミッタを有している。ＩＧＢＴ４は、例えばインバータ回路を構成する素子である。

駆動制御部３は、アンプ部５及び電流制御部６を備えている。アンプ部５は、ＩＧＢＴ４のゲートを定電流・定電圧駆動する。駆動回路１の入力端子７は、外付けの抵抗素子８を介して電源ＶＤＤに接続されている。駆動回路１の出力端子９は、外付けの抵抗素子１０を介してＩＧＢＴ４のゲートに接続されている。尚、駆動回路１は、集積回路として構成されている。

図２に示すように、アンプ部５は、定電流制御アンプ１１及び定電圧制御アンプ１２の組み合わせで構成されている。尚、アンプとして周知の詳細構成に関する説明は省略する。入力端子７は、定電流制御アンプ１１の反転入力端子に接続されている。入力端子７と出力端子９との間には、ＰチャネルＭＯＳＦＥＴ１３が接続されている。定電流制御アンプ１１のもう１つの反転入力端子は、定電圧制御アンプ１２の出力端子に接続されている。定電流制御アンプ１１の非反転入力端子は、電圧源１４の負極に接続されている。電圧源１４の正極は、電源ＶＤＤに接続されている。定電流制御アンプ１１の出力端子は、ＦＥＴ１３のゲートに接続されている。

定電圧制御アンプ１２の非反転入力端子は、電圧源１５の正極に接続されている。定電圧制御アンプ１２の反転入力端子は、抵抗素子１６を介してグランドに接続されていると共に、抵抗素子１７を介して出力端子９に接続されている。定電流制御アンプ１１は定電流駆動部に相当し、定電圧制御アンプ１２は定電圧駆動部に相当する。

ここで、電圧源１４，１５の電圧をそれぞれＶｒｅｆ１，Ｖｒｅｆ２とし、抵抗素子８の抵抗値をＲｓｈｕｎｔ，抵抗素子８に流れる電流をＩｇとする。この場合、定電流制御アンプ１１の反転入力端子の電位は（ＶＤＤ−Ｖｒｅｆ１）となるから、電流Ｉｇは
Ｉｇ＝Ｖｒｅｆ１／Ｒｓｈｕｎｔ
となる。したがって、例えばＶｒｅｆ１＝１Ｖ，Ｒｓｈｕｎｔ＝１Ωに設定すればＩｇ＝１Ａとなり、ＦＥＴ１３を介してＩＧＢＴ４のゲートに１Ａの電流を流すことができる。
また、定電圧制御アンプ１２は、抵抗素子１７及び１６で分圧されたゲート電圧が、電圧Ｖｒｅｆ２に等しくなるように定電流制御アンプ１１を制御する。

図１に示すように、定電流制御アンプ１１及び定電圧制御アンプ１２は、それぞれ消費電流調整部１８及び１９を備えている。これらは、例えば図３に示すように、スイッチ２０及び電流源２１の直列回路を複数並列に接続して構成されている。スイッチ２０のオンオフ制御は、電流制御部６により行われる。電流制御部６は、カウンタ２２及び制御信号出力部２３を備え、カウンタ２２には、バッファ２を介してゲート駆動信号が入力されている。カウンタ２２は、ゲート駆動信号がハイレベルを示す期間にカウント動作を行う。制御信号出力部２３は、そのカウント値に応じて消費電流調整部１８及び１９を制御する。カウンタ２２は時間監視部に相当する。

次に、本実施形態の作用について説明する。図４に示すように、ゲート駆動信号がオフレベルのローを示している期間は、カウンタ２２はゼロクリアされている。この期間はアンプ部５が動作しないので、制御信号出力部２３は、定電流制御アンプ１１及び定電圧制御アンプ１２の消費電流を低減するように、消費電流調整部１８及び１９を制御する。そして、ゲート駆動信号がオンレベルのハイに変化するとアンプ部５が動作を開始し、カウンタ２２がカウント動作を開始する。

制御信号出力部２３は、カウンタ２２のカウント値が変化し始めると、定電流制御アンプ１１の消費電流を増加させるように消費電流調整部１８，図４中のＩ＿_CCAMPを制御する。これに伴い定電流制御アンプ１１が動作を開始して、ＩＧＢＴ４のゲートに一定の電流Ｉｇを流す。すると、ＩＧＢＴ４のゲート容量が充電されて、ゲート電圧は上昇を開始する。

ゲート電圧がミラー電圧を超えた後にカウンタ２２のカウント値が第１所定値に達すると、制御信号出力部２３は、定電流制御アンプ１１の消費電流を低減させるように消費電流調整部１８を制御する。同時に、制御信号出力部２３は、定電圧制御アンプ１２の消費電流を増加させるように消費電流調整部１９，図４中のＩ＿_CVAMPを制御する。これに伴い定電圧制御アンプ１２が動作を開始して、ゲート電圧は電圧Ｖｒｅｆ２に応じた電圧となるように制御される。

そして、ゲート電圧が前記電圧に達してＩＧＢＴ４がフルオン状態になった後、カウンタ２２のカウント値が第２所定値に達すると、制御信号出力部２３は、定電圧制御アンプ１２の消費電流を低減するように消費電流調整部１９を制御する。この時点で、カウンタ２２はゼロクリアされる。尚、カウンタ２２のカウント値が第１所定値に達するまでの期間は第１期間に相当し、第１所定値に達してから第２所定値に達するまでの期間が第２期間に相当する。

以上のように本実施形態によれば、駆動回路１に、定電流制御アンプ１１及び定電圧制御アンプ１２，並びにそれらの消費電流をそれぞれ制御する消費電流調整部１８及び１９を備える。そして、電流制御部６は、ＩＧＢＴ４のゲートの駆動状態に基づき、消費電流調整部１８及び１９を個別に制御する。このように構成すれば、ＩＧＢＴ４のゲートを駆動する過程で、定電流制御アンプ１１，定電圧制御アンプ１２のそれぞれが動作する状況に応じて、それぞれの消費電流を最適に調整して低減することができる。

具体的には、ゲート駆動信号がオフレベルであれば定電流制御アンプ１１及び定電圧制御アンプ１２の消費電流を低減させ、ゲート駆動信号がオンレベルになった時点から第１期間までは定電圧制御アンプ１２のみに消費電流を低減させる。そして、第１期間に続く第２期間では定電流制御アンプ１１のみに消費電流を低減させ、第２期間が終了すると再び定電流制御アンプ１１及び定電圧制御アンプ１２の消費電流を低減させる。

すなわち、ＩＧＢＴ４のターンオンを開始させた直後からの第１期間は、定電流制御アンプ１１による定電流駆動を行うため、定電圧制御アンプ１２の消費電流を低減させる。そして、第１期間に続く第２期間では定電圧制御アンプ１２による定電圧駆動を行うので、定電流制御アンプ１１の消費電流を低減させる。このように構成すれば、ＩＧＢＴ４のターンオンを制御する形態に応じて消費電流を効率的に低減できる。

そして、電流制御部６は、ゲート駆動信号がオンレベルになった時点から、カウンタ２２のカウント値が第１所定値に達することで一定時間が経過すると、第１期間を終了して第２期間を開始する。そして、カウンタ２２のカウント値が第２所定値に達すると第２期間を終了する。これにより、カウンタ２２のカウント値に応じて、第１期間及び第２期間の長さを調整できる。また、消費電流調整１８及び１９を、スイッチ２０と電流源２１との直列回路で構成し、その直列回路を複数並列に接続して構成したので、簡単な構成で消費電流を調整できる。

（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図５に示すように、第２実施形態の駆動回路３１は、駆動制御部３に替わる駆動制御部３２を備えている。駆動制御部３２は、電流制御部６に替わる電流制御部３３を備えている。電流制御部３３は、ゲート電圧モニタ部３４及び制御信号出力部３５を備えている。

ゲート電圧モニタ部３４には、駆動回路３１の入力端子３６を介してＩＧＢＴ４のゲート電圧が入力されている。ゲート電圧モニタ部３４は電圧監視部に相当する。ゲート電圧モニタ部３４は、ゲート電圧が閾値Ｖｔｈに達すると、制御信号出力部３５にトリガ信号を出力する。制御信号出力部３５には、バッファ２を介してゲート駆動信号が入力されている。

次に、第２実施形態の作用について説明する。図６に示すように、制御信号出力部３５は、ゲート駆動信号がローレベルの期間は第１実施形態と同様に、定電流制御アンプ１１及び定電圧制御アンプ１２の消費電流を低減するように消費電流調整部１８及び１９を制御する。ゲート駆動信号がハイレベルに変化するとアンプ部５が動作を開始するが、制御信号出力部３５は、アンプ部５がＩＧＢＴ４のゲート電圧の上昇を開始させる前に、定電流制御アンプ１１の消費電流を増加させるように消費電流調整部１８を制御する。そして、定電流制御アンプ１１による定電流駆動が行われる。

ゲート電圧がミラー電圧を超えた後閾値電圧Ｖｔｈに達すると、ゲート電圧モニタ部３４が制御信号出力部３５にトリガ信号を出力する。これにより第１期間が終了し、第２期間の開始となる。すると、制御信号出力部３５は、定電流制御アンプ１１の消費電流を低減させるように消費電流調整部１８を制御し、定電流駆動が終了する。また、制御信号出力部３５は、定電圧制御アンプ１２の消費電流を増加させるように消費電流調整部１９を制御し、これに伴い定電圧制御アンプ１２が動作を開始して定電圧駆動が行われる。

そして、制御信号出力部３５は、トリガ信号が与えられてからＩＧＢＴ４がフルオン状態になった後、一定時間が経過すると、定電圧制御アンプ１２の消費電流を低減するように消費電流調整部１９を制御する。これに伴い、定電圧駆動が終了する。

以上のように第２実施形態によれば、電流制御部３３は、ＩＧＢＴ４のゲート電圧を監視するゲート電圧モニタ部３４を備え、ゲート電圧が閾値Ｖｔｈに達すると第２期間を開始する。これにより、ＩＧＢＴ４のゲート電圧の変化に応じて、定電流制御アンプ１１及び定電圧制御アンプ１２の消費電流を最適に低減することができる。

（第３実施形態）
図７に示すように、第３実施形態の駆動回路４１は、駆動制御部４２を備えている。駆動制御部４２は、電流制御部４３を備えている。電流制御部４３は、第２実施形態のゲート電圧モニタ部３４を電流モニタ部４４に置き換えたものである。電流モニタ部４４は、入力端子９とＩＧＢＴ４のゲートとの間に流れる電流を監視する。そして、電流モニタ部４４は、監視している電流値が減少する過程で閾値Ｉｔを下回ると、制御信号出力部３５にトリガ信号を出力する。電流モニタ部４４は電流監視部に相当する。

次に、第３実施形態の作用について説明する。図８に示すように、制御信号出力部３５は、ゲート駆動信号がローレベルからハイレベルに変化すると、第２実施形態と同様に動作する。そして、ＩＧＢＴ４がフルオン状態に近付く直前にゲート電流Ｉｇが減少して閾値Ｉｔを下回ると、電流モニタ部４４は制御信号出力部３５にトリガ信号を出力する。これにより第１期間が終了し、第２期間の開始となる。すると、制御信号出力部３５は、定電流制御アンプ１１の消費電流を低減させるように消費電流調整部１８を制御し、定電流駆動が終了する。また、制御信号出力部３５は、定電圧制御アンプ１２の消費電流を増加させるように消費電流調整部１９を制御し、これに伴い定電圧制御アンプ１２が動作を開始して定電圧駆動が行われる。以降の動作は第２実施形態と同様である。

以上ように第３実施形態によれば、電流制御部４３は、ＩＧＢＴ４のゲート電流を監視する電流モニタ部４４を備え、ゲート電流が閾値Ｉｔｈを下回ると第２期間を開始する。これにより、ゲート電流の変化に応じて、定電流制御アンプ１１及び定電圧制御アンプ１２の消費電流を最適に低減することができる。

その他、電源ＶＤＤとＦＥＴ１３のソースとの間に流れる電流を監視しても良い。また、ＩＧＢＴ４の電流検出用エミッタにシャント抵抗を接続し、電流モニタ部４４はシャント抵抗４５の端子電圧により電流を監視しても良い。また、電流センサを用いても良い。

（第４実施形態）
第４実施形態は、図９に示すように、消費電流調整部１８及び１９に替えて、消費電流調整部４５及び４６を備える。定電流制御アンプ１１及び定電圧制御アンプ１２とグランドとの間には、ＰチャネルＭＯＳＦＥＴ４７及び抵抗素子４８の直列回路が接続されており、ＦＥＴ４７のドレインは、オペアンプ４９の反転入力端子に接続されている。オペアンプ４９の非反転入力端子には、可変電圧源５０の電圧が与えられている。消費電流調整部４５及び４６は、電流制御アンプとして構成されている。

次に、第４実施形態の作用について説明する。例えば第１実施形態の構成において、電流制御部６に可変電圧源５０の電圧を制御させる。これにより、第１期間から第２期間に移行させる際に、消費電流調整部４５により消費電流をリニアに減少させ、消費電流調整部４６により消費電流をリニアに増加させる。

すなわち、第１実施形態のようにスイッチ２０のオンオフで制御すると消費電流の変化量が大きくなり、第１期間から第２期間に移行する過程でゲート電圧にリンギングが発生する可能性が有る。これに対して、図１０に示すように、消費電流の減少及び増加に一定の傾きを付与することで、ゲート電圧に与える影響を低減できる。

また、第４実施形態の構成によれば、図１１に示すように、第１期間において消費電流調整部４６により消費電流を低減するレベルを、第１実施形態よりも若干上昇させる制御も可能になる。これにより、消費電流は若干増加するが、第１期間から第２期間に移行する際の電流変化量が小さくなるので、図１０のケースと同様の効果が得られる。尚、図１０に示す制御と併せて行っても良い。

（第５実施形態）
図１２に示すように、第５実施形態では、第１実施形態の駆動回路１によりＩＧＢＴ４を駆動する際に、外付けのＮＰＮトランジスタ５１を追加してＩＧＢＴ４とダーリントン接続する。トランジスタ５１のコレクタは入力端子７に接続され、ベースは抵抗素子１０に接続されている。そして、トランジスタ５１のエミッタはＩＧＢＴ４のゲートに接続されている。すなわち、駆動回路１がトランジスタ５１を介してＩＧＢＴ４を駆動する。これにより、ＩＧＢＴ４のゲートには、トランジスタ５１を介して駆動電流が供給されるので、アンプ部５の消費電流を低減できる。

（第６実施形態）
図１３に示すように、第６実施形態の駆動回路１Ｄは、駆動制御部３Ｄが２つのＩＧＢＴ４Ａ，４Ｂを並列に駆動するように、第１実施形態の駆動制御部３に対応する構成を２組備えている。この場合、駆動される負荷の消費電流量に応じてＩＧＢＴ４Ａ及び４Ｂを同時にオンオフさせても良いし、何れか一方のみを駆動させても良い。後者のケースについては、駆動させない方のＩＧＢＴ４に対応する消費電流制御部１８及び１９の消費電流を低減した状態に維持するように、電流制御部６Ｄを調整する。

（その他の実施形態）
ＩＧＢＴ４は、電流検出用のエミッタを有しないものでも良い。
スイッチ２０及び電流源２１の直列回路を１組だけで消費電流調整部を構成しても良い。
スイッチング素子はＩＧＢＴ４に限ることなく、電圧駆動型の素子であれば良い。
第６実施形態の構成において、３素子以上を並列に駆動するように構成しても良い。
各実施形態を適宜組み合わせて実施しても良い。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

図面中、１は駆動回路、３は駆動制御部、４はＩＧＢＴ、５はアンプ部、６は電流制御部、１１は定電流制御アンプ、１２は定電圧制御アンプ、１８及び１９は消費電流調整部、２０はスイッチ、２１は電流源、２２はカウンタ、２３は制御信号出力部である。

Claims (11)

1. 入力される駆動信号に応じて電圧駆動型のスイッチング素子（４）を駆動するもので、
   前記スイッチング素子のゲートを定電流駆動するもので、内部における消費電流を調整する消費電流調整部（１８，４５）を有する定電流駆動部（１１）と、
   前記ゲートを定電圧駆動するもので、内部における消費電流を調整する消費電流調整部（１９，４６）を有する定電圧駆動部（１２）と、
   前記ゲートの駆動状態に基づいて、前記定電流駆動部及び前記定電圧駆動部の消費電流調整部を個別に制御する電流制御部（６，６Ｄ，３３，４３）とを備えるスイッチング素子の駆動回路。
2. 前記電流制御部は、
   前記駆動信号がオフレベルであれば、前記定電流駆動部及び前記定電圧駆動部に消費電流を低減させ、
   前記駆動信号がオンレベルになった時点から第１期間までは、前記定電圧駆動部のみに消費電流を低減させ、
   前記第１期間に続く第２期間では、前記定電流駆動部のみに消費電流を低減させ、
   前記第２期間が終了すると、前記定電流駆動部及び前記定電圧駆動部に消費電流を低減させる請求項１記載のスイッチング素子の駆動回路。
3. 前記電流制御部（３３）は、前記ゲート電圧を監視する電圧監視部（３４）を備え、
   前記ゲート電圧が閾値に達すると、前記第２期間を開始する請求項２記載のスイッチング素子の駆動回路。
4. 前記電流制御部（４３）は、前記定電流駆動部より供給される電流を監視する電流監視部（４４）を備え、
   前記電流が閾値を下回ると、前記第２期間を開始する請求項２又は３記載のスイッチング素子の駆動回路。
5. 前記電流制御部（６）は、前記駆動信号がオンレベルになった時点から計時を行う時間監視部（２２）を備え、
   前記計時時間が一定時間になると、前記第２期間を開始する請求項２から４の何れか一項に記載のスイッチング素子の駆動回路。
6. 前記消費電流調整部（４６）は、前記第１期間において、前記定電流駆動部の消費電流を一定量流すように制御する請求項２から５の何れか一項に記載のスイッチング素子の駆動回路。
7. 前記消費電流調整部（１８，１９）は、電流源（２１）とスイッチ（２０）との直列回路で構成される請求項１から６の何れか一項に記載のスイッチング素子の駆動回路。
8. 前記消費電流調整部は、前記直列回路を複数備え、それらが並列に接続されて構成される請求項７記載のスイッチング素子の駆動回路。
9. 前記消費電流調整部（４５，４６）は、電流制御アンプで構成される請求項１から６の何れか一項に記載のスイッチング素子の駆動回路。
10. 本体が集積回路で構成され、前記集積回路の外部に、前記スイッチング素子に通電する電流量を増幅する電流増幅用素子（５１）を備える請求項１から９の何れか一項に記載のスイッチング素子の駆動回路。
11. 複数のスイッチング素子を並列に駆動可能に構成される請求項１から１０の何れか一項に記載のスイッチング素子の駆動回路。

Images