JP2019203854A - 位置検出装置 - Google Patents

Abstract

【課題】検出対象の位置検出の精度を確保可能にした位置検出装置を提供する。【解決手段】スイッチ回路２４が制御されて、第１分割抵抗電圧ΔＶ１が測定されるとともに、第２分割抵抗電圧ΔＶ２が測定される。補正処理部２８は、第１ブリッジ回路８ａの出力に基づく第１差動増幅センサ信号Ｓｔ１を、第１分割抵抗電圧ΔＶ１及び第２分割抵抗電圧ΔＶ２を基に補正する。同様に、補正処理部２８は、第２ブリッジ回路８ｂに基づく第２差動増幅センサ信号Ｓｔ２を、第３分割抵抗電圧ΔＶ３及び第４分割抵抗電圧ΔＶ４を基に補正する。デジタル処理回路１１は、補正後の第１差動増幅センサ信号Ｓｔ１及び第２差動増幅センサ信号Ｓｔ２により、検出対象の位置（角度）を演算する。【選択図】図２

Description

本発明は、検出対象の位置を検出する位置検出装置に関する。

従来、一対のハーフブリッジ回路を並列接続したフルブリッジ回路の出力から検出対象の位置（角度）を求める位置検出装置が周知である（特許文献１等参照）。この位置検出装置では、各ハーフブリッジ回路において磁気抵抗素子の中点の電位を出力し、これら中点電位の差分を、フルブリッジ回路のセンサ信号として出力する。そして、このセンサ信号から検出対象の位置（角度）を算出する。

特開２０１５−９４７２４号公報

ところで、この種の位置検出装置の場合、例えば経時や温度等により、磁気抵抗素子の抵抗値が変動する可能性がある。この場合、フルブリッジ回路のセンサ出力に誤差が発生するので、位置検出の精度が悪化してしまう問題があった。

本発明の目的は、検出対象の位置検出の精度を確保可能にした位置検出装置を提供することにある。

前記問題点を解決する位置検出装置は、検出対象の位置を検出する複数の検出素子がブリッジ状に組まれたセンサ回路と、前記センサ回路のセンサ出力を基に、前記検出対象の位置を演算する信号処理回路とを備え、前記信号処理回路は、前記検出素子の出力の変動を要因とする前記センサ出力の誤差を測定により検出し、当該誤差を基に前記センサ出力を補正する補正部を備えた。

本構成によれば、センサ回路のセンサ出力から検出対象の位置を検出する場合に、センサ回路のセンサ出力に検出素子の出力変動を要因とする誤差が発生していても、補正部により誤差が打ち消されるようにセンサ出力が補正される。これにより、位置検出の演算を、誤差影響の少ないセンサ出力によって行うことが可能となる。よって、位置検出の精度を確保することが可能となる。

前記位置検出装置において、前記センサ回路は、複数の前記検出素子をブリッジ状に組んだ第１ブリッジ回路と、複数の前記検出素子を前記第１ブリッジ回路に対して配置向きを変えてブリッジ状に組んだ第２ブリッジ回路とを備え、前記信号処理回路は、前記第１ブリッジ回路の各分割抵抗の出力を差動増幅することにより得られる第１差動増幅センサ信号と、前記第２ブリッジ回路の各分割抵抗の出力を差動増幅することにより得られる第２差動増幅センサ信号とを基に、前記検出対象の位置を演算することが好ましい。この構成によれば、第１ブリッジ回路及び第２ブリッジ回路の２つの出力の組み合わせから検出対象の位置を演算することが可能となるので、位置検出の精度確保に一層有利となる。

前記位置検出装置において、前記補正部は、前記センサ回路の電源と当該センサ回路の各分割抵抗との間に各々設けられた複数の抵抗素子と、前記センサ回路の各分割抵抗の出力を差動増幅部に通して得られる差動増幅センサ信号を量子化するＡＤコンバータの入力に、前記分割抵抗のいずれかを選択的に接続することにより、当該分割抵抗の各々の分割抵抗電圧を前記ＡＤコンバータに出力させるスイッチ回路と、前記分割抵抗電圧を基に前記差動増幅センサ信号を補正する補正処理部とを備えることが好ましい。この構成によれば、センサ回路の各分割抵抗を、それぞれ組をなす抵抗素子を介して電源に接続する。そして、スイッチ回路の接続を切り替えて、各々の分割抵抗及び電源の間の電位を、各分割抵抗の電圧として測定し、これら電圧を基に差動増幅センサ信号を補正する。このように、本構成の場合、抵抗素子やスイッチ回路を用いた簡素な構成により、差動増幅センサ信号の補正が可能となる。

前記位置検出装置において、前記補正部は、初期時において分割抵抗ごとに求めた前記分割抵抗電圧の互いの差を算出し、当該差を誤差データとして記憶素子に保存し、前記信号処理回路は、前記記憶素子に保存した前記誤差データを用いて、前記検出対象の位置を演算することが好ましい。この構成によれば、検出素子の初期の製造誤差等がキャンセルされるので、位置検出の精度確保に一層有利となる。

前記位置検出装置において、前記抵抗素子は、前記検出素子としての磁気抵抗素子よりも抵抗値が小さく設定されていることが好ましい。この構成によれば、出力補正のために抵抗素子を設けても、磁気抵抗素子に発生する電圧を確保することが可能となる。よって、位置検出に十分な電圧のセンサ出力を得ることが可能となるので、位置検出の精度確保に一層有利となる。

本発明によれば、検出対象の位置検出の精度を確保することができる。

一実施形態の位置検出装置の構成図。 位置検出装置の作動図。 （ａ）は経時及び温度による磁気抵抗素子の変動を示す波形図、（ｂ）は経時及び温度によるオフセット誤差の変動を示す波形図。 ブリッジ回路のセンサ出力の波形図。 差動増幅センサ信号の波形図。 （ａ），（ｂ）は位置検出装置のスイッチ状態を示す作動図。 位置検出装置のスイッチ状態を示す作動図。

以下、位置検出装置の一実施形態を図１〜図７に従って説明する。
図１に示すように、位置検出装置１は、検出対象の位置の変化を検知するセンサ回路２と、センサ回路２のセンサ出力Ｓｋを基に検出対象の位置を演算する。信号処理回路３とを備える。本例の位置検出装置１は、回転する検出対象の角度を検出する角度検出装置である。

センサ回路２は、検出素子６としての磁気抵抗素子７をブリッジ状に組んだブリッジ回路８を複数備える。本例の場合、ブリッジ回路８は、４つの磁気抵抗素子７をブリッジ状に組んだ第１ブリッジ回路８ａと、４つの磁気抵抗素子７を第１ブリッジ回路８ａの磁気抵抗素子７に対して配置向きを変えてブリッジ状に組んだ第２ブリッジ回路８ｂとを備える。第１ブリッジ回路８ａ及び第２ブリッジ回路８ｂは、磁気抵抗素子７のハーフブリッジ回路を並列接続したフルブリッジ回路からなる。信号処理回路３は、センサ回路２の出力を差動増幅する差動増幅部９と、差動増幅後の信号（差動増幅センサ信号Ｓｔ）をＡ／Ｄ変換（量子化）するＡＤコンバータ１０と、Ａ／Ｄ変換後の信号をデジタル処理するデジタル回路１１と、検出対象の位置検出に必要な各種データの書き込み保存が可能な記憶素子１２とを備える。

第１ブリッジ回路８ａは、第１磁気抵抗素子７ａ及び第３磁気抵抗素子７ｃが直列接続された分割抵抗１４（第１分割抵抗１４ａ）と、第２磁気抵抗素子７ｂ及び第４磁気抵抗素子７ｄが直列接続された分割抵抗１４（第２分割抵抗１４ｂ）とを備える。第１分割抵抗１４ａの中点Ｐ１は、スイッチ部１５ｂを介して差動増幅部９の一方の端子に接続されている。第２分割抵抗１４ｂの中点Ｐ２は、スイッチ部１５ａを介して差動増幅部９の他方の端子に接続されている。第１ブリッジ回路８ａは、差動増幅センサ信号Ｓｔとして、検出対象の位置変化に応じて出力が正弦波状の変化をとる第１差動増幅センサ信号Ｓｔ１（sin信号）を出力する。

第２ブリッジ回路８ｂは、第５磁気抵抗素子７ｅ及び第７磁気抵抗素子７ｇが直列接続された分割抵抗１４（第３分割抵抗１４ｃ）と、第６磁気抵抗素子７ｆ及び第８磁気抵抗素子７ｈが直列接続された分割抵抗１４（第４分割抵抗１４ｄ）とを備える。第３分割抵抗１４ｃの中点Ｐ３は、スイッチ部１５ｂを介して差動増幅部９の一方の端子に接続されている。第４分割抵抗１４ｄの中点Ｐ４は、スイッチ部１５ａを介して差動増幅部９の他方の端子に接続されている。第２ブリッジ回路８ｂは、差動増幅センサ信号Ｓｔとして、検出対象の位置変化に応じて出力が余弦波状の変化をとる第２差動増幅センサ信号Ｓｔ２（cos信号）を出力する。

信号処理回路３は、センサ回路２の出力（差動増幅後の出力）を補正する補正部２０を備える。本例の補正部２０は、磁気抵抗素子７の出力の変動を要因とするセンサ出力の誤差（オフセット誤差ΔＶ）を測定により検出し、その誤差を基にセンサ出力（差動増幅後の出力）を補正する。

補正部２０は、分離された各分割抵抗１４と電源Ｖｃとの間に各々接続された複数の抵抗素子２１を備える。本例の抵抗素子２１は、第１分割抵抗１４ａ及び電源Ｖｃの間に接続された第１抵抗素子２１ａと、第２分割抵抗１４ｂ及び電源Ｖｃの間に接続された第２抵抗素子２１ｂと、第３分割抵抗１４ｃ及び電源Ｖｃの間に接続された第３抵抗素子２１ｃと、第４分割抵抗１４ｄ及び電源Ｖｃの間に接続された第４抵抗素子２１ｄとを備える。このように、本例の場合、抵抗素子２１（第１抵抗素子２１ａ〜第４抵抗素子２１ｄ）を介して、電源Ｖｃを分割抵抗１４ごとに分離して接続する。抵抗素子２１は、磁気抵抗素子７に対して十分に小さい抵抗群からなる。

補正部２０は、ＡＤコンバータ１０の接続相手を切り替えるスイッチ回路２４を備える。本例のスイッチ回路２４は、例えば５ｃｈのマルチプレクサからなる。この場合、スイッチ回路２４は、可動接点２５と、差動増幅部９の出力端子に接続された基準固定接点２６と、第１分割抵抗１４ａに接続された第１固定接点２７ａと、第２分割抵抗１４ｂに接続された第２固定接点２７ｂと、第３分割抵抗１４ｃに接続された第３固定接点２７ｃと、第４分割抵抗１４ｄに接続された第４固定接点２７ｄとを備える。

可動接点２５が基準固定接点２６に接続された場合、ＡＤコンバータ１０には、差動増幅部９の差動増幅センサ信号Ｓｔが入力される。可動接点２５が第１固定接点２７ａに接続された場合、ＡＤコンバータ１０には、第１分割抵抗１４ａの電圧である第１分割抵抗電圧ΔＶ１が入力される。可動接点２５が第２固定接点２７ｂに接続された場合、ＡＤコンバータ１０には、第２分割抵抗１４ｂの電圧である第２分割抵抗電圧ΔＶ２が入力される。可動接点２５が第３固定接点２７ｃに接続された場合、ＡＤコンバータ１０には、第３分割抵抗１４ｃの電圧である第３分割抵抗電圧ΔＶ３が入力される。可動接点２５が第４固定接点２７ｄに接続された場合、ＡＤコンバータ１０には、第４分割抵抗１４ｄの電圧である第４分割抵抗電圧ΔＶ４が入力される。

補正部２０は、各分割抵抗１４の電圧を基に差動増幅センサ信号Ｓｔを補正する補正処理部２８を備える。補正処理部２８は、デジタル回路１１に設けられている。補正処理部２８は、センサ回路２からの出力（センサ出力Ｓｋ、差動増幅センサ信号Ｓｔ）を、第１分割抵抗電圧ΔＶ１〜第４分割抵抗電圧ΔＶ４を基に補正する。デジタル回路１１は、補正処理部２８によって補正された後の差動増幅センサ信号Ｓｔを基に、検出対象の位置（角度）を算出する。

次に、図２〜図７を用いて、本実施形態の位置検出装置１の作用及び効果について説明する。
図２に示すように、スイッチ回路２４は、第１ブリッジ回路８ａの差動増幅出力を得るために、可動接点２５を基準固定接点２６に接続することにより、差動増幅部９をＡＤコンバータ１０に接続する。このとき、差動増幅部９は、スイッチ部１５ａの可動接点を第２分割抵抗１４ｂ側の固定接点に接続するとともに、スイッチ部１５ｂの可動接点を第１分割抵抗１４ａ側の固定接点に接続する。これにより、差動増幅部９は、一方側（スイッチ部１５ａ側）の端子で第２分割抵抗１４ｂの分圧（プラス側センサ出力Ｓｋ＋）を入力し、他方側（スイッチ部１５ｂ側）の端子で第１分割抵抗１４ａの分圧（マイナス側センサ出力Ｓｋ−）を入力する。

差動増幅部９は、プラス側センサ出力Ｓｋ＋及びマイナス側センサ出力Ｓｋ−の差分（電位差）を求めるとともに、この差分を増幅する。そして、差動増幅部９は、差動増幅後の差動増幅センサ信号Ｓｔとして、第１差動増幅センサ信号Ｓｔ１をＡＤコンバータ１０に出力する。

ここで、第１ブリッジ回路８ａのセンサ出力を差動増幅することにより得られる第１差動増幅センサ信号Ｓｔ１は、例えば磁気抵抗素子７に誤差が発生していない理想値をとると仮定した場合、次式(1)により表される。なお、ここでは、第１分割抵抗１４ａに流れる電流を「Ｉ１」、第２分割抵抗１４ｂに流れる電流を「Ｉ２」とする。また、第１磁気抵抗素子７ａの抵抗を「Ｒ１」、第２磁気抵抗素子７ｂの抵抗を「Ｒ２」、第３磁気抵抗素子７ｃを「Ｒ３」、第４磁気抵抗素子７ｄを「Ｒ４」とする。

ところで、例えば第２磁気抵抗素子７ｂに変動値ΔＲ２が発生した場合、第１差動増幅センサ信号Ｓｔ１には、変動値ΔＲ２に応じた誤差が含まれる。本例の誤差は、例えば第１差動増幅センサ信号Ｓｔ１をオフセット変動させてしまう「オフセット誤差ΔＶ」として現れる。変動値ΔＲ２は、例えば経時や温度等を要因として第２磁気抵抗素子７ｂの出力に現れるものである。この場合、第１差動増幅センサ信号Ｓｔ１は、次式(2)で表すことができる。

図３（ａ），（ｂ）に、経時や温度変化による第２磁気抵抗素子７ｂの抵抗値Ｒ２とオフセット誤差ΔＶとの変動例を示す。同図からも分かるように、経時や温度変化による出力の変動傾向や変動量は、第２磁気抵抗素子７ｂの製造品質や使用条件により変わる。このため、予め変動をキャンセルするような機構を装置に組み込んでおくのは困難であり、変動が位置検出の精度悪化に直接影響を及ぼす。なお、経時及び温度のうち、変動にどちらがどの程度影響を及ぼすかは、第２磁気抵抗素子７ｂの製造品質や環境により変わる。

図４に、第２磁気抵抗素子７ｂに「ΔＲ２」の変動が生じた場合のプラス側センサ出力Ｓｋ＋及びマイナス側センサ出力Ｓｋ−の波形図を図示する。同図においては、理想のセンサ信号を実線で示し、誤差を含むセンサ信号を鎖線で示す。図５に、第２磁気抵抗素子７ｂに「ΔＲ２」の変動が生じた場合の差動増幅センサ信号Ｓｔの波形図を図示する。同図においても、理想のセンサ信号を実線で示し、誤差を含むセンサ信号を破線で示す。これら図からも分かるように、第２磁気抵抗素子７ｂに変動値ΔＲ２が乗った場合、センサ出力Ｓｋや差動増幅センサ信号Ｓｔには、変動値ΔＲ２に準じたオフセット誤差ΔＶが発生し、角度検出の精度悪化の懸念がある。本例は、これに対処する対策である。

本例の場合、図６（ａ）に示すように、スイッチ回路２４は、第１分割抵抗電圧ΔＶ１を算出するために、可動接点２５を第１固定接点２７ａに接続する。このとき、ＡＤコンバータ１０には、第１分割抵抗１４ａの電圧である第１分割抵抗電圧ΔＶ１が入力される。また、図６（ｂ）に示すように、スイッチ回路２４は、第２分割抵抗電圧ΔＶ２を算出するために、可動接点２５を第２固定接点２７ｂに接続する。このとき、ＡＤコンバータ１０には、第２分割抵抗１４ｂの電圧である第２分割抵抗電圧ΔＶ２が入力される。第１分割抵抗電圧ΔＶ１及び第２分割抵抗電圧ΔＶ２は、ＡＤコンバータ１０によって量子化される。量子化された第１分割抵抗電圧ΔＶ１及び第２分割抵抗電圧ΔＶ２は、次式(3)により表される。

ここで、式(2)でも、変動値ΔＲ２が影響するため、式(2)に式(3)の第１分割抵抗電圧ΔＶ１及び第２分割抵抗電圧ΔＶ２を補正値として加える。この場合、式(2)は、次式(4)に変換される。

式(4)から分かるように、第２磁気抵抗素子７ｂに変動値ΔＲ２が発生した場合、ΔＶ２の項にも変動値ΔＲ２が表れる。これにより、この変動値ΔＲ２をセンサ出力側へ補正することで、オフセット誤差ΔＶを打ち消すことができる。なお、式(4)において、「ΔＶ１−ΔＶ２」を「２」で割るのは、誤差となるオフセット誤差ΔＶは、１／２に分割されて変動するためである。

また、式(4)の「ΔＶ１−ΔＶ２」は、誤差発生していない理想状態では、「０」となる。但し、磁気抵抗素子７において製造時に製造誤差が発生することから、「ΔＶ１−ΔＶ２」の値である誤差分は、誤差データＤａとして記憶素子１２に書き込み保存される。よって、位置演算時には、この誤差データＤａ（抵抗値ばらつき）を計算に反映させて角度演算する必要がある。

続いて、図７に示すように、スイッチ回路２４は、第２ブリッジ回路８ｂの差動増幅出力を得るために、可動接点２５を基準固定接点２６に接続し直し、差動増幅部９をＡＤコンバータ１０に接続する。このとき、差動増幅部９は、スイッチ部１５ａの可動接点を第４分割抵抗１４ｄ側の固定接点に接続するとともに、スイッチ部１５ｂの可動接点を第３分割抵抗１４ｃ側の固定接点に接続する。これにより差動増幅部９は、一方側（スイッチ部１５ａ側）の端子で第４分割抵抗１４ｄの分圧（プラス側センサ出力Ｓｋ＋）を入力し、他方側（スイッチ部１５ｂ側）の端子で第３分割抵抗１４ｃの分圧（マイナス側センサ出力Ｓｋ−）を入力する。

差動増幅部９は、プラス側センサ出力Ｓｋ＋及びマイナス側センサ出力Ｓｋ−の差分（電位差）を求めるとともに、この差分を増幅する。そして、差動増幅部９は、差動増幅後の差動増幅センサ信号Ｓｔとして、第２差動増幅センサ信号Ｓｔ２をＡＤコンバータ１０に出力する。

そして、補正部２０は、第１差動増幅センサ信号Ｓｔ１から誤差（オフセット誤差ΔＶ）を打ち消したときと同様の処理により、第２差動増幅センサ信号Ｓｔ２から誤差を消去する。この場合、スイッチ回路２４の可動接点２５を第３固定接点２７ｃに接続することにより、第３分割抵抗１４ｃの電圧である第３分割抵抗電圧ΔＶ３を求め、スイッチ回路２４の可動接点２５を第４固定接点２７ｄに接続することにより、第４分割抵抗１４ｄの電圧である第４分割抵抗電圧ΔＶ４を求める。そして、第３分割抵抗電圧ΔＶ３及び第４分割抵抗電圧ΔＶ４を用いて、第２差動増幅センサ信号Ｓｔ２を補正する。なお、この補正の演算は、第１差動増幅センサ信号Ｓｔ１を補正したときと同様であるので、説明を省略する。

信号処理回路３は、以上の処理を繰り返すことにより、検出対象の位置（角度）を演算する。すなわち、信号処理回路３は、各ブリッジ回路８の差動増幅センサ信号Ｓｔを補正して補正後の差動増幅部９から検出対象の位置を演算する処理を、所定の演算サイクルに従って繰り返し実行する。信号処理回路３は、演算した位置データを、この位置データを必要とする他のＥＣＵに出力する。

さて、本例の場合、センサ回路２のセンサ出力Ｓｋ（差動増幅センサ信号Ｓｔ）から検出対象の位置（角度）を検出する場合に、センサ回路２のセンサ出力Ｓｋ（差動増幅センサ信号Ｓｔ）に磁気抵抗素子７の出力変動を要因とする誤差（オフセット誤差ΔＶ）が発生していても、補正部２０により誤差（オフセット誤差ΔＶ）が打ち消されるようにセンサ出力Ｓｋ（差動増幅センサ信号Ｓｔ）が補正される。これにより、位置検出の演算を、誤差影響の少ないセンサ出力Ｓｋ（差動増幅センサ信号Ｓｔ）によって行うことが可能となる。よって、位置検出の精度を確保することができる。

また、オフセット誤差ΔＶを常時補正できるので、センサ自体のオフセット誤差ΔＶに対するスペックを緩和することができる。よって、製品の歩留まりやコスト削減に有利となる。さらに、オフセット誤差ΔＶに対するスペックの緩和が期待できれば、例えばその他の性能（振幅、歪み、感度アップ、体格縮小など）に対し、性能アップに繋がる開発に結び付くことにもなる。

センサ回路２は、第１ブリッジ回路８ａ及び第２ブリッジ回路８ｂの２つのブリッジ回路８を備える。信号処理回路３は、第１ブリッジ回路８ａの各分割抵抗１４の出力を差動増幅することにより得られる第１差動増幅センサ信号Ｓｔ１と、ブリッジ回路８の各分割抵抗１４の出力を差動増幅することにより得られる第２差動増幅センサ信号Ｓｔ２とを基に、検出対象の位置（角度）を演算する。よって、第１ブリッジ回路８ａ及び第２ブリッジ回路８ｂの２つの出力の組み合わせから検出対象の位置（角度）を演算することが可能となるので、位置検出の精度確保に一層有利となる。

補正部２０は、複数の抵抗素子２１、スイッチ回路２４及び補正処理部２８から構築される。本例の場合、センサ回路２の各分割抵抗１４を、それぞれ組をなす抵抗素子２１を介して電源Ｖｃに接続する。そして、スイッチ回路２４の接続を切り替えて、各々の分割抵抗１４及び電源Ｖｃの間の電位を、各分割抵抗１４の電圧（第１分割抵抗電圧ΔＶ１〜第４分割抵抗電圧ΔＶ４）として測定し、これら電圧を基に差動増幅センサ信号Ｓｔを補正する。このように、本例では、抵抗素子２１やスイッチ回路２４を用いた簡素な構成により、差動増幅センサ信号Ｓｔを補正することができる。

補正部２０は、初期時において分割抵抗１４ごとに求めた第１分割抵抗電圧ΔＶ１〜第４分割抵抗電圧ΔＶ４の互いの差を算出し、この差を誤差データＤａとして記憶素子１２に保存する。信号処理回路３（デジタル回路１１）は、記憶素子１２に保存した誤差データＤａを用いて、検出対象の位置（角度）を演算する。よって、磁気抵抗素子７の初期の製造誤差等がキャンセルされるので、位置検出の精度確保に一層有利となる。

抵抗素子２１は、磁気抵抗素子７よりも抵抗値が小さく設定されている。このため、出力補正のために抵抗素子２１を設けても、磁気抵抗素子７に発生する電圧を確保することが可能となる。よって、位置検出に十分な電圧のセンサ出力Ｓｋを得ることが可能となるので、位置検出の精度確保に一層有利となる。

なお、本実施形態は、以下のように変更して実施することができる。本実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
・第１分割抵抗電圧ΔＶ１〜第４分割抵抗電圧ΔＶ４を検出するために設ける素子は、抵抗素子２１に限定されず、他の素子を通じて第１分割抵抗電圧ΔＶ１〜第４分割抵抗電圧ΔＶ４を測定してもよい。

・位置演算は、センサ出力を量子化した後のデジタル値から回転角度を検出する方式に限定されない。例えば、アナログのセンサ出力をそのまま用いて位置検出する方式としてもよい。

・抵抗素子２１は、電源Ｖｃと分割抵抗１４との間に接続されることに限らず、例えば分割抵抗１４とＧＮＤとの間に接続されてもよい。
・誤差補正の演算は、位置検出を行うタイミングであれば、いつ実施されてもよい。

・センサ回路２は、２つのブリッジ回路８から構築されることに限らず、ブリッジ回路８が１つでもよい。また、３つ以上のブリッジ回路８としてもよい。
・検出素子６は、磁気抵抗素子７に限定されず、検出対象の位置を検出できる素子であればよい。

・信号処理回路３は、差動増幅部９、ＡＤコンバータ１０、デジタル回路１１及び記憶素子１２を備える構成に限定されず、センサ回路２の出力から検出対象の位置を演算できる回路であればよい。

・検出素子の出力変動の要因は、経時や温度の変化に限定されず、種々のパラメータを適用可能である。
・ブリッジ回路８は、フルブリッジ回路に限定されず、例えばハーフブリッジ回路としてもよい。

・補正部２０は、実施例以外の構成に変更してもよい。
・検出対象は、例えばスイッチなどの種々の部材が適用可能である。
・位置検出装置１は、角度検出装置に限らず、直線移動する部材の位置を検出する装置や、部材の傾き位置を検出する装置など、種々の装置に変更可能である。

１…位置検出装置、２…センサ回路、３…信号処理回路、６…検出素子、７…磁気抵抗素子、８…ブリッジ回路、８ａ…第１ブリッジ回路、８ｂ…第２ブリッジ回路、９…差動増幅部、１０…ＡＤコンバータ、１２…記憶素子、１４…分割抵抗、２０…補正部、２１…抵抗素子、２４…スイッチ回路、２８…補正処理部、Ｓｋ…センサ出力、Ｓｔ…差動増幅センサ信号、Ｓｔ１…第１差動増幅センサ信号、Ｓｔ２…第２差動増幅センサ信号、ΔＲ２…変動値ΔＶ…オフセット誤差、Ｖｃ…電源、ΔＶ１…第１分割抵抗電圧、ΔＶ２…第２分割抵抗電圧、ΔＶ３…第３分割抵抗電圧、ΔＶ４…第４分割抵抗電圧、Ｄａ…誤差データ。

Claims (5)

1. 検出対象の位置を検出する複数の検出素子がブリッジ状に組まれたセンサ回路と、
   前記センサ回路のセンサ出力を基に、前記検出対象の位置を演算する信号処理回路とを備え、
   前記信号処理回路は、
   前記検出素子の出力の変動を要因とする前記センサ出力の誤差を測定により検出し、当該誤差を基に前記センサ出力を補正する補正部を備えた位置検出装置。
2. 前記センサ回路は、
   複数の前記検出素子をブリッジ状に組んだ第１ブリッジ回路と、
   複数の前記検出素子を前記第１ブリッジ回路に対して配置向きを変えてブリッジ状に組んだ第２ブリッジ回路とを備え、
   前記信号処理回路は、前記第１ブリッジ回路の各分割抵抗の出力を差動増幅することにより得られる第１差動増幅センサ信号と、前記第２ブリッジ回路の各分割抵抗の出力を差動増幅することにより得られる第２差動増幅センサ信号とを基に、前記検出対象の位置を演算する
   請求項１に記載の位置検出装置。
3. 前記補正部は、
   前記センサ回路の電源と当該センサ回路の各分割抵抗との間に各々設けられた複数の抵抗素子と、
   前記センサ回路の各分割抵抗の出力を差動増幅部に通して得られる差動増幅センサ信号を量子化するＡＤコンバータの入力に、前記分割抵抗のいずれかを選択的に接続することにより、当該分割抵抗の各々の分割抵抗電圧を前記ＡＤコンバータに出力させるスイッチ回路と、
   前記分割抵抗電圧を基に前記差動増幅センサ信号を補正する補正処理部と
   を備える請求項１又は２に記載の位置検出装置。
4. 前記補正部は、初期時において分割抵抗ごとに求めた前記分割抵抗電圧の互いの差を算出し、当該差を誤差データとして記憶素子に保存し、
   前記信号処理回路は、前記記憶素子に保存した前記誤差データを用いて、前記検出対象の位置を演算する
   請求項３に記載の位置検出装置。
5. 前記抵抗素子は、前記検出素子としての磁気抵抗素子よりも抵抗値が小さく設定されている
   請求項３又は４に記載の位置検出装置。