[go: up one dir, main page]

JP2019200834A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019200834A
JP2019200834A JP2019119265A JP2019119265A JP2019200834A JP 2019200834 A JP2019200834 A JP 2019200834A JP 2019119265 A JP2019119265 A JP 2019119265A JP 2019119265 A JP2019119265 A JP 2019119265A JP 2019200834 A JP2019200834 A JP 2019200834A
Authority
JP
Japan
Prior art keywords
circuit
transistor
power
power supply
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2019119265A
Other languages
English (en)
Inventor
輝 田村
Teru Tamura
輝 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019200834A publication Critical patent/JP2019200834A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1456—Hardware arrangements for backup
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Power Sources (AREA)
  • Static Random-Access Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Dram (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】消費電力を削減する。【解決手段】半導体装置は、演算処理回路、電源回路、電源管理装置（ＰＭＵ）およびパワースイッチを有する。演算処理回路は、生成したデータを保持させる記憶回路を有する。記憶回路は、トランジスタおよび容量素子を有するバックアップ回路を有する。ＰＭＵは演算処理回路から休止状態に移行する制御信号が入力されると、演算処理回路の電源電位を下げるボルテージスケーリング動作を行う。休止状態が設定されている時間より長く続くと、ＰＭＵは演算処理回路への電源供給を停止するパワーゲーティング動作を行う。ボルテージスケーリング動作が行われる前に、記憶回路のデータの退避動作が行われる。【選択図】図１

Description

本発明の一形態は、半導体を利用した回路、処理回路や記憶回路等の半導体装置、そのた
めの駆動方法、およびそのための作製方法等に関する。
本発明の一形態は、上記の技術分野に限定されない。本出願の明細書、図面、及び特許請
求の範囲（以下、本明細書等と呼ぶ）で開示する発明の一形態の技術分野は、物、方法、
または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、
マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものであ
る。そのため、本明細書等で開示する本発明の一形態のより具体的な技術分野としては、
半導体装置、処理装置、記憶装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電
装置、入力装置、撮像装置、それらの駆動方法、または、それらの製造方法を一例として
挙げることができる。
Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）等の酸化物半導体で、チャネルが形成
されているトランジスタ（以下、ＯＳトランジスタと呼ぶ場合がある。）が知られている
。酸化物半導体はシリコンよりもバンドギャップが大きいため、ＯＳトランジスタはオフ
電流が極めて低くなることが知られている。ＯＳトランジスタのオフ電流特性を利用した
様々な半導体装置が提案されている。例えば、特許文献１、２には記憶回路が記載されて
いる。
また、半導体装置の消費電力削減の技術として、例えば、パワーゲーティング、クロック
ゲーティング、ボルテージスケーリング等が知られている。例えば、特許文献３には、Ｄ
ＶＦＳ（Ｄｙｎａｍｉｃ Ｖｏｌｔａｇｅ ａｎｄ Ｆｒｅｑｕｅｎｃｙ Ｓｃａｌｉｎ
ｇ）手法とＰＧ（Ｐｏｗｅｒ Ｇａｔｉｎｇ）手法のうち電力削減に有利となる手法を実
施することが記載されている。
特開２０１３−００８４３７号公報 特開２０１３−００９２９７号公報 国際公開第２００９／０７８０８１号
本発明の一態様は、新規な半導体装置、または新規な半導体装置の動作方法を提供するこ
とを課題の一つとする。または、本発明の一態様は、消費電力を削減すること、例えば休
止状態の電力を削減することを課題の一つとする。または、本発明の一態様は、休止状態
から通常状態へ復帰する処理に要する時間を短縮すること、あるいは、それに要するエネ
ルギーを削減することを課題の一つとする。
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書
、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発
明の一態様の課題となり得る。
本発明の一形態は、電源回路と、電源管理装置と、演算処理回路と、パワースイッチと、
を有し、電源回路は電源電位を生成する機能を有し、パワースイッチは演算処理回路への
電源電位の供給を制御できる機能を有し、演算処理回路は第１回路と第２回路を有し、第
１回路は演算処理回路で生成されるデータを保持できる機能を有し、第２回路は第１回路
で保持されているデータを退避し、保持することができる機能、および退避しているデー
タを第１回路に復帰できる機能を有し、電源管理装置は第１回路から第２回路へのデータ
の退避動作を制御することができる機能、第２回路から第１回路へのデータの復帰動作を
制御することができる機能、パワースイッチの動作を制御することができる機能、および
、電源回路で生成される電源電位の大きさの変更を制御することができる機能を有する半
導体装置である。
本発明の一形態は、電源回路と、電源管理装置と、演算処理回路と、パワースイッチと、
を有し、演算処理回路は第１回路と第２回路を有し、第１回路は演算処理回路で生成され
るデータを保持できる機能を有し、第２回路は第１回路で保持されているデータを退避し
、保持することができる機能、および退避しているデータを第１回路に復帰できる機能を
有し、パワースイッチは、演算処理回路に対して、電源回路で生成された電源電位の供給
を制御することが制御できる機能を有し、電源回路は、第１および第２電源電位を生成す
ることができる機能を有し、電源管理装置は電源回路およびパワースイッチの動作を制御
することで、演算処理回路への電源電位の供給を管理することができる機能を有し、電源
管理装置の電源管理モードには少なくとも第１乃至第３モードがあり、第１モードは第１
電源電位を供給するモードであり、第２モードは第２電源電位を供給するモードであり、
第３モードは第１および第２電源電位の供給を遮断するモードであり、第２電源電位は第
１電源電位よりも低く、第１回路で保持されているデータを消失することができる電位で
あり、電源管理装置は時間を計測することができる機能を有する第３回路を有し、電源管
理装置は演算処理回路で生成される第１信号に基づいて第１モードから第２モードに移行
することができる機能、第１信号に基づいて第１回路から第２回路へのデータの退避動作
を制御することができる機能、第３回路で生成される第２信号に基づいて第２モードから
第３モードに移行することができる機能、第３信号に基づいて第３モードから第１モード
に移行することができる機能、および、第３信号に基づいて第２回路から第１回路へのデ
ータの復帰動作を制御することができる機能を有する半導体装置である。
上記の形態において、第１回路をフリップフロップ回路とすることができる。または、上
記の形態において、第２回路は、第１トランジスタ、および容量素子を有し、容量素子は
、第１トランジスタのソースまたはドレインと電気的に接続され、第１トランジスタは、
電源管理装置により導通状態が制御され、第１のトランジスタのチャネルは酸化物半導体
を有していてもよい。
本明細書等において、”第１”、”第２”、”第３”という序数詞は構成要素の混同を避
けるために付す場合があり、その場合は数的に限定するものではなく、また順序を限定す
るものでもない。
本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（
トランジスタ、ダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体
特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えた
チップは、半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及
び電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。
トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子（ノード）を有
する。ゲートは、トランジスタの導通状態を制御する制御端子として機能する端子である
。ソースまたはドレインとして機能する一対の入出力端子（ノード）は、トランジスタの
型及び各端子（ノード）に与えられる電位の高低によって、一方がソースとなり他方がド
レインとなる。一般的に、ｎ型トランジスタでは、低い電位が与えられるノードがソース
と呼ばれ、高い電位が与えられるノードがドレインと呼ばれる。逆に、ｐ型トランジスタ
では、低い電位が与えられるノードがドレインと呼ばれ、高い電位が与えられるノードが
ソースと呼ばれる。本明細書では、ゲート以外の２つの端子（ノード）を第１端子（ノー
ド）、第２端子（ノード）と呼ぶ場合がある。
本明細書では、回路構成やその動作の理解を容易にするため、トランジスタの２つの入出
力端子（ノード）の一方をソースに、他方をドレインに限定して説明する場合がある。も
ちろん、駆動方法によっては、トランジスタの３つの端子に印加される電位の大小関係が
変化し、ソースとドレインが入れ替わる場合がある。したがって、本発明の一態様におい
て、トランジスタのソースとドレインの区別は、明細書および図面での記載に限定される
ものではない。
例えば、本明細書等において、ＸとＹとが接続されていると明示的に記載されている場合
は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合
と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。
したがって、所定の接続関係に、例えば図または文章に示された接続関係に限定されず、
図または文章に示された接続関係以外のものも、図または文章に記載されているものとす
る。
ここで、Ｘ、Ｙは、対象物（例えば、装置、回路、素子、配線、電極、端子、ノード、膜
、層、領域など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ（ＮＯＴ）回路、ＮＡＮＤ回路、ＮＯＲ回路
など）、信号変換回路（デジタル−アナログ変換回路、アナログ−デジタル変換回路、ガ
ンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号
の電位レベルを変えるレベルシフト回路など）、電圧源、電流源、切り替え回路、増幅回
路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソース
フォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、Ｘと
Ｙとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別
の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能
的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含む
ものとする。
ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気
的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続さ
れている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別
の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（
つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本
明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記
載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様
な内容が、本明細書等に開示されているものとする。
例えば、トランジスタのソース（又は第１端子など）が、Ｚ１を介して（又は介さず）、
Ｘと電気的に接続され、トランジスタのドレイン（又は第２端子など）が、Ｚ２を介して
（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１
端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され
、トランジスタのドレイン（又は第２端子など）が、Ｚ２の一部と直接的に接続され、Ｚ
２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来
る。
例えば、「ＸとＹとトランジスタのソース（又は第１端子など）とドレイン（又は第２端
子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１端
子など）、トランジスタのドレイン（又は第２端子など）、Ｙの順序で電気的に接続され
ている。」と表現することができる。または、「トランジスタのソース（又は第１端子な
ど）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２端子など）はＹと電
気的に接続され、Ｘ、トランジスタのソース（又は第１端子など）、トランジスタのドレ
イン（又は第２端子など）、Ｙは、この順序で電気的に接続されている」と表現すること
ができる。または、「Ｘは、トランジスタのソース（又は第１端子など）とドレイン（又
は第２端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は
第１端子など）、トランジスタのドレイン（又は第２端子など）、Ｙは、この接続順序で
設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路
構成における接続の順序について規定することにより、トランジスタのソース（又は第１
端子など）と、ドレイン（又は第２端子など）とを、区別して、技術的範囲を決定するこ
とができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１端子など）は
、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、
第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラン
ジスタのソース（又は第１端子など）とトランジスタのドレイン（又は第２端子など）と
の間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのド
レイン（又は第２端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続
され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路
は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソ
ース（又は第１端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと
電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の
接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２
端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続さ
れ、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することがで
きる。または、「トランジスタのソース（又は第１端子など）は、少なくとも第１の電気
的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２
の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第
１端子など）からトランジスタのドレイン（又は第２端子など）への電気的パスであり、
トランジスタのドレイン（又は第２端子など）は、少なくとも第３の電気的パスによって
、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを
有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２端子など）
からトランジスタのソース（又は第１端子など）への電気的パスである。」と表現するこ
とができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について
規定することにより、トランジスタのソース（又は第１端子など）と、ドレイン（又は第
２端子など）とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
また、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線及び電極両方
の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、
このような一の導電膜が複数の構成要素の機能を併せ持っている場合も、その範疇に含め
る。
本明細書等において、能動素子（例えば、トランジスタ、ダイオードなど）、受動素子（
例えば、容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特
定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つま
り、接続先を特定しなくても、発明の一態様が明確であると言える。そして、接続先が特
定されている態様が、本明細書等に記載されている場合、接続先が特定されていない発明
の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端
子の接続先が複数のケース考えられる場合には、その端子の接続先を特定の箇所に限定す
る必要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容
量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定するこ
とによって、発明の一態様を構成することが可能な場合がある。
本明細書等において、ある回路について、少なくとも接続先を特定すれば、当業者であれ
ば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機
能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機
能が特定できれば、発明の態様が明確であると言える。そして、機能が特定された発明の
一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって
、ある回路について、機能を特定しなくても接続先を特定すれば、発明の一態様が開示さ
れているものであり、発明の一態様を構成することが可能である。または、ある回路につ
いて、接続先を特定しなくても、機能を特定することで、発明の一態様が開示されている
ものであり、発明の一態様を構成することが可能である。
本発明の一形態は、新規な半導体装置、または新規な半導体装置の動作方法を提供するこ
とを可能にする。または、本発明の一形態は、消費電力を削減すること、例えば休止状態
の電力を削減することが可能である。または、本発明の一形態は、休止状態から通常状態
へ復帰する処理に要する時間を短縮すること、あるいは、それに要するエネルギーを削減
することが可能である。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一
形態は、必ずしも、例示した効果の全てを有する必要はない。また、本発明の一形態につ
いて、上記以外の課題、効果、および新規な特徴については、本明細書の記載および図面
から自ずと明らかになるものである。
Ａ、Ｂ：半導体装置の構成の一例を示すブロック図。 Ａ−Ｄ：半導体装置の電源管理の動作の一例を説明する図。 半導体装置の電源管理の動作の一例を示すフローチャート。 Ａ、Ｂ：半導体装置の構成の一例を示すブロック図。 プロセッサコアの構成の一例を示すブロック図。 記憶回路の構成の一例を示す回路図。 図５の記憶回路の動作の一例を示すタイミングチャート。 キャッシュのメモリセルの構成の一例を示す回路図。 図８のメモリセルの動作の一例を示すタイミングチャート。 ＯＳトランジスタの構成の一例を示す図。Ａ：上面図。Ｂ：ｙ１−ｙ２線断面図。Ｃ：ｘ１−ｘ２線断面図。Ｄ：ｘ３−ｘ４線断面図。 ＯＳトランジスタの構成の一例を示す図。Ａ：上面図。Ｂ：ｙ１−ｙ２線断面図。Ｃ：ｘ１−ｘ２線断面図。Ｄ：ｘ３−ｘ４線断面図。 ＯＳトランジスタの構成の一例を示す図。Ａ：上面図。Ｂ：ｙ１−ｙ２線断面図。Ｃ：ｘ１−ｘ２線断面図。Ｄ：ｘ３−ｘ４線断面図。 ＯＳトランジスタの構成の一例を示す図。Ａ：上面図。Ｂ：ｙ１−ｙ２線断面図。Ｃ：ｘ１−ｘ２線断面図。Ｄ：ｘ３−ｘ４線断面図。 ＯＳトランジスタの構成の一例を示す図。Ａ：上面図。Ｂ：ｙ１−ｙ２線断面図。Ｃ：ｘ１−ｘ２線断面図。Ｄ：ｘ３−ｘ４線断面図。 ＯＳトランジスタの構成の一例を示す図。Ａ：上面図。Ｂ：ｙ１−ｙ２線断面図。Ｃ：ｘ１−ｘ２線断面図。Ｄ：ｘ３−ｘ４線断面図。 Ａ：図１１Ｂの部分拡大図。Ｂ：ＯＳトランジスタのエネルギーバンド図。 記憶装置のデバイス構造の一例を示す断面図。 Ａ：電子部品の作製方法の一例を示すフローチャート。Ｂ：電子部品の構成の一例を示す斜視模式図。 Ａ−Ｈ：電子機器の一例を説明する図。 試作した処理装置（チップ）の顕微鏡写真。 Ａ−Ｃ：処理装置（試作チップ）のブロック図。 Ａ−Ｃ：ＳＲＡＭメモリセルの構成を説明する図。 ＳＲＡＭモジュールのブロック図。 ＳＲＡＭモジュールのタイミングチャート。 ＳＲＡＭモジュールのタイミングチャート。 ＳＲＡＭの退避と復帰の最短時間の評価結果を示す図。 フリップフロップ回路の退避と復帰時間の評価結果を示す図。 フリップフロップ回路の退避と復帰時間の評価結果を示す図。 フリップフロップ回路の電源電位とリーク電流の関係を示す図。 評価プログラムによる処理装置の動作を説明する図。 Ａ、Ｂ、Ｄ：処理装置の消費電力の評価結果を示す図。Ｃ：評価条件を説明する図。
以下に、本発明の実施の形態および実施例を説明する。ただし、本発明の一形態は、以下
の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
の一形態は、以下に示す実施の形態および実施例の記載内容に限定して解釈されるもので
はない。
図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは
同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略す
る場合がある。
本明細書において、例えば、クロック信号ＣＬＫを、信号ＣＬＫ、ＣＬＫ等と省略して記
載する場合がある。これは、他の構成要素（例えば、信号、電圧、電位、回路、素子、電
極、配線等）についても同様である。
以下に本発明の実施の形態および実施例を示すが、実施の形態および実施例を適宜組み合
わせることが可能である。また、１つの実施の形態や実施例の中に、複数の構成例が示さ
れる場合は、互いに構成例を適宜組み合わせることが可能である。
（実施の形態１）
パワーゲーティングが可能な半導体装置、およびその電源管理機構等について説明する。
＜半導体装置の構成例１＞
図１を参照して、半導体装置、およびその電源管理を説明する。図１Ａに示す半導体装置
は、電源回路１０、および処理装置（ＰＵ）２０を有する。ＰＵ２０は命令を実行する機
能を有する回路である。ＰＵ２０は、一のチップに集積された複数の機能回路を有する。
ＰＵ２０は、プロセッサコア３０、電源管理装置（ＰＭＵ）６０、クロック制御回路６５
、パワースイッチ（ＰＳＷ）７０、並びに、端子８０−８３を有する。図１Ａには、電源
回路１０が、ＰＵ２０と異なるチップに設けられている例を示している。端子８０は、電
源回路１０から電源電位ＶＤＤが入力される端子である。端子８１は、外部から基準クロ
ック信号ＣＬＫＭが入力される端子である。端子８２は、外部から信号ＩＮＴが入力され
る端子である。信号ＩＮＴは割り込み処理を要求する割り込み信号である。信号ＩＮＴは
、ＰＵ２０およびＰＭＵ６０に入力される。端子８３は、ＰＭＵ６０で生成された制御信
号が出力される端子であり、電源回路１０と電気的に接続されている。
＜プロセッサコア３０、記憶回路３１＞
プロセッサコア３０は、命令を処理することができる機能を有する回路であり、演算処理
回路と呼ぶことが可能である。記憶回路３１、および組み合わせ回路３２等を有しており
、これらにより、各種の機能回路が構成されている。例えば、記憶回路３１は、レジスタ
に含まれる。
図１Ｂに示すように、記憶回路３１は、回路ＭｅｍＣ１および回路ＢＫＣ１を有する。回
路ＭｅｍＣ１は、プロセッサコア３０が生成したデータを保持する機能を有し、例えば、
フリップフロップ回路（ＦＦ）、ラッチ回路等で構成することができる。回路ＢＫＣ１は
、回路ＭｅｍＣ１のバックアップ回路として機能することができ、電源が遮断されていて
も、またはクロック信号が遮断されていても長期間データを保持することが可能な回路で
ある。このような記憶回路３１を有することで、プロセッサコア３０のパワーゲーティン
グを行うことが可能となる。電源を遮断する前に、記憶回路３１において、回路ＭｅｍＣ
１のデータを回路ＢＫＣ１に退避しておくことで、電源遮断時のプロセッサコア３０の状
態を保持することができるからである。電源供給が再開されると、回路ＢＫＣ１で保持さ
れているデータが回路ＭｅｍＣ１に書き込まれるので、プロセッサコア３０を電源遮断時
の状態に復帰することができる。よって、電源供給の再開後、ＰＵ２０は直ちに通常処理
動作を行うことができる。
回路ＢＫＣ１は、１のトランジスタ（ＭＷ１）および１の容量素子（ＣＢ１）を有する保
持回路を少なくとも有する。図１Ｂに示す保持回路は、標準的なＤＲＡＭ（ダイナミック
ランダムアクセスメモリ）の１Ｔ１Ｃ（１トランジスタ１容量素子）型メモリセルと同様
な回路構成を有しており、書き込み、読み出し動作も同様に行うことができる。トランジ
スタＭＷ１の導通状態を制御することで、容量素子ＣＢ１の充電、放電が制御される。ト
ランジスタＭＷ１をオフ状態とすることで、ノードＦＮ１は電気的に浮遊状態となる。ト
ランジスタＭＷ１のオフ状態におけるドレイン電流（オフ電流）を極めて小さくすること
で、ノードＦＮ１の電位の変動を抑えることができるため、回路ＢＫＣ１のデータ保持時
間を長くすることができる。回路ＢＫＣ１のデータ保持時間は、トランジスタＭＷ１のリ
ーク電流や、容量素子ＣＢ１の静電容量等で決まる。トランジスタＭＷ１をオフ電流が極
めて小さなトランジスタとすることで、ＰＵ２１が稼働している期間は、回路ＢＫＣ１を
リフレッシュする必要がない。よって、回路ＢＫＣ１を不揮発性記憶回路として用いるこ
とが可能となる。
トランジスタのオフ電流を極めて小さくするには、バンドギャップが２．５電子ボルト以
上で、かつ、キャリア濃度が１×１０１４ｃｍ−３以下の半導体でチャネルを形成すれば
よい。このような特性を有する半導体として、例えば、酸化物半導体が挙げられる。ＯＳ
トランジスタでは、ソースードレイン間電圧が１０Ｖの状態で、チャネル幅１μｍあたり
の規格化されたオフ電流を１０×１０−２１Ａ（１０ゼプトＡ）以下とすることが可能で
ある。トランジスタＭＷ１をＯＳトランジスタとすることで、ＰＵ２０が動作している期
間は、回路ＢＫＣ１は実質的に不揮発性記憶回路として機能させることができる。実施の
形態２でＯＳトランジスタについて説明する。
トランジスタＭＷ１において、チャネルを含む酸化物半導体（ＯＳ）層は単層の酸化物半
導体膜で形成してもよいし、積層の酸化物半導体膜で形成してもよい。ＯＳ層を構成する
酸化物半導体は、少なくともＩｎ、Ｇａ、ＳｎおよびＺｎのうちの１種以上の元素を含有
する酸化物であることが好ましい。このような酸化物としては、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ
酸化物や、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｚｎ酸化物
、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−
Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ酸化
物、Ｉｎ−Ｍｇ酸化物や、Ｉｎ−Ｇａ酸化物、Ｉｎ酸化物、Ｓｎ酸化物、Ｚｎ酸化物等を
用いることができる。また、これら酸化物にＩｎとＧａとＳｎとＺｎ以外の元素、例えば
ＳｉＯ２を含む酸化物半導体を用いることができる。
回路ＢＫＣ１は、電圧によってデータの書き込みを行うため、電流により書き込みを行う
ＭＲＡＭ（磁気抵抗ＲＡＭ）よりも書き込み電力を抑えることができる。また、ノードＦ
Ｎ１の負荷容量でデータを保持しているため、フラッシュメモリのようなデータの書き換
え回数の制限がない。
回路ＢＫＣ１において、データの書き込みに要するエネルギーは、容量素子ＣＢ１への電
荷の充放電に伴うエネルギーに相当する。一方、ＭＲＡＭなどの２端子の記憶素子を用い
た記憶回路では、データの書き込みに要するエネルギーは、当該記憶素子に電流が流れる
際に消費されるエネルギーに相当する。ＭＲＡＭではデータの書き込み期間中に電流が流
れ続けるため、データの書き込みに要するエネルギーが高くなる。このようなＭＲＡＭと
比較して、回路ＢＫＣ１は、データの書き込みで消費されるエネルギーを小さくすること
ができる。したがって、バックアップ回路をＭＲＡＭで構成した記憶回路と比較して、記
憶回路３１は、消費されるエネルギーを低減できるボルテージスケーリングおよびパワー
ゲーティングを行うことが可能な機会が多くなるため、ＰＵ２０の消費電力を低減するこ
とができる。
＜電源管理＞
ＰＭＵ６０は、パワーゲーティング動作、クロックゲーティング動作、およびボルテージ
スケーリング動作等を制御する機能を有する。より具体的には、ＰＭＵ６０は、電源回路
１０を制御することができる機能、記憶回路３１を制御することができる機能、クロック
制御回路６５を制御することができる機能、およびＰＳＷ７０を制御することができる機
能を有する。そのため、ＰＭＵ６０は、これら回路（１０、３１、６５、７０）を制御す
る制御信号を生成する機能を有する。ＰＭＵ６０は回路６１を有する。回路６１は、時間
を計測することができる機能を有する。ＰＭＵ６０は、回路６１で得られる時間に関する
データをもとに、電源管理を行うことができる機能を有する。
ＰＳＷ７０は、ＰＭＵ６０の制御信号に従い、ＰＵ２０への電源電位ＭＶＤＤの供給を制
御することができる機能を有する。ここでは、ＰＳＷ７０を介してＰＵ２０に供給される
電源電位を電源電位ＶＤＤと呼ぶこととする。プロセッサコア３０は複数の電源ドメイン
を有していてもよい。この場合、ＰＳＷ７０により、複数の電源ドメインへの電源供給を
独立に制御できるようにすればよい。また、プロセッサコア３０は、パワーゲーティング
を行う必要のない電源ドメインを有していてもよい。この場合、この電源ドメインにＰＳ
Ｗ７０を介さずに電源電位を供給してもよい。
クロック制御回路６５は、基準クロック信号ＣＬＫＭが入力され、ゲーテッドクロック信
号を生成し、出力する機能を有する。クロック制御回路６５は、ＰＭＵ６０の制御信号に
従い、プロセッサコア３０へのクロック信号を遮断することができる機能を有している。
電源回路１０は、ＰＭＵ６０の制御信号に従い、ＶＤＤの電位の大きさを変更できる機能
を有する。
プロセッサコア３０からＰＭＵ６０に出力される信号ＳＬＰは、プロセッサコア３０を休
止状態に移行するトリガとなる信号である。ＰＭＵ６０は、信号ＳＬＰが入力されると、
休止状態に移行するための制御信号を生成し、制御対象の機能回路に出力する。電源回路
１０は、ＰＭＵ６０の制御信号に基づいて、ＭＶＤＤを通常動作時よりも低くする。休止
状態が一定時間経過すると、ＰＭＵ６０は、ＰＳＷ７０を制御して、プロセッサコア３０
への電源供給を遮断する。プロセッサコア３０が通常状態から休止状態に移行すると、Ｐ
ＭＵ６０は、プロセッサコア３０の電源電位ＶＤＤを下げるボルテージスケーリング動作
を行う。休止状態の期間が設定された時間を超えると、プロセッサコア３０の消費電力を
さらに低減するため、プロセッサコア３０へのＶＤＤの供給を停止するパワーゲーティン
グ動作を行う。以下、図２、図３を参照して、図１に示す半導体装置の電源管理について
説明する。
図２は、電源線の電位の変化を模式的に表している。電源線は、ＰＳＷ７０を介して電源
電位ＶＤＤが供給される配線である。図の横軸は通常状態から休止状態になった経過時間
であり、ｔ０、ｔ１等は時間を表している。図２Ａは、休止状態でパワーゲーティングの
みを実行した例であり、図２Ｂは、休止状態でボルテージスケーリングのみを実行した例
である。図２Ｃ、図２Ｄは、ボルテージスケーリングとパワーゲーティングとを実行する
例である。通常状態では、電源回路１０から供給される電源電位ＭＶＤＤの大きさはＶＨ
１であるとする。
また、以下では、ＰＵ２０の電源モードを、電源オンモード、電源オフモード、低電源モ
ードの３つのモードに区別する。電源オンモードとは、通常処理が可能な電源電位ＶＤＤ
をＰＵ２０に供給するモードである。電源オフモードとは、ＰＳＷ７０によりＶＤＤの供
給を停止するモードである。低電源モードは、電源オンモードよりも低い電源電位ＶＤＤ
を供給するモードである。
図２Ａの例を説明する。時間ｔ０で、プロセッサコア３０において休止状態に移行する処
理が開始される。例えば、記憶回路３１のバックアップが行われる。ＰＭＵ６０はＰＳＷ
７０を制御し、時間ｔ１でプロセッサコア３０への電源供給を遮断する。電源線３５は自
然放電して、その電位は０Ｖまで低下する。これにより、休止状態でのプロセッサコア３
０のリーク電流を大幅に低下することができるので、休止状態での消費電力（以下、待機
電力と呼ぶ場合がある。）を削減することができる。外部からの割り込み要求等により通
常状態に復帰する場合は、ＰＭＵ６０はＰＳＷ７０を制御し、ＶＤＤの供給を再開させる
。ここでは、時間ｔ４で、ＶＤＤの供給が再開されている。電源線３５の電位は上昇し、
時間ｔ６でＶＨ１になる。
図２Ｂの例の場合は、ボルテージスケーリングを行うため、時間ｔ１で、ＰＭＵ６０が電
源回路１０を制御し、ＭＶＤＤの電位をＶＨ２に低下している。電源線３５の電位はやが
てＶＨ２になる。時間ｔ４で、電源電位ＭＶＤＤがＶＨ２からＶＨ１に戻ると、電源線３
５の電位は上昇し、時間ｔ５でＶＨ１になる。
図２Ａの例の場合、休止状態から通常状態に復帰するのにかかる時間（オーバーヘッド時
間）は、電源線３５の電位が０ＶからＶＨ１に上昇するのにかかる時間であり、また、復
帰に要するエネルギーオーバヘッドは、電源線３５の負荷容量を０ＶからＶＨ１に充電す
るのに必要なエネルギーである。電源オフモードの期間（ｔ１―ｔ４）が十分に長ければ
、ＰＵ２０の待機電力の削減には、パワーゲーティングが有効である。他方、期間（ｔ１
―ｔ４）が短いと、電源が遮断されることで削減できる電力よりも、通常状態に復帰する
のに要する電力の方が大きくなり、パワーゲーティングの効果を得ることができない。
図２Ｂに示すボルテージスケーリングの例では、休止状態では電源線３５の電位はＶＨ２
であるため、図２Ａのパワーゲーティングの例よりも待機電力の削減量は少ない。他方、
図２Ｂの例では、電源線３５の電位の変動が小さいため、図２Ａの例よりも通常状態に復
帰するのにかかる時間は短く、かつ復帰に要するエネルギーが少ない。そこで、図１に示
す半導体装置では、ＰＵ２０の待機電力の削減をより効率よく行うため、パワーゲーティ
ングとボルテージスケーリングとを組み合わせた電源管理を可能とする。図２Ｃ、および
図２Ｄに電源管理の例を示す。
図２Ｃに示すように、まず、休止状態ではボルテージスケーリング動作が行われ、電源オ
ンモードから低電源モードに移行する。図２Ｂと同様に、時間ｔ１で、ＰＭＵ６０が電源
回路１０を制御し、ＭＶＤＤの電位をＶＨ２に低下するため、電源線３５の電位はやがて
ＶＨ２になる。低電源モードに移行してから一定期間（ｔ１−ｔ３）経過後、ＰＭＵ６０
はＰＳＷ７０を制御し、電源オフモードとする。期間（ｔ３−ｔ４）は、ＰＵ２０にＶＨ
２を供給しているよりも、通常状態に復帰するのに消費される電力を含んでもパワーゲー
ティングによってＰＵ２０の電源を遮断した方が電力を削減することが可能な期間である
。
例えば、電位ＶＨ２は、記憶回路３１の回路ＭｅｍＣ１でデータを保持することができる
大きさの電源電位であり、電位ＶＨ３は、回路ＭｅｍＣ１のデータが失われてしまう電位
であるとする。図１ＡのＰＵ２０では、回路ＢＫＣ１は、電源の供給が停止されている期
間でもデータを保持することが可能な回路である。期間（ｔ０−ｔ１）で、記憶回路３１
のデータを回路ＢＫＣ１に退避しておくことで、低電源モードにおいて、回路ＭｅｍＣ１
のデータが失われてしまう電位ＶＨ３までＶＤＤを低下させることが可能である。これに
より、ＰＵ２０の待機電力をさらに削減することができる。
ＰＭＵ６０は、割り込み要求等に基づいて、ＰＵ２０を通常状態に復帰することができる
機能を有する。ＰＭＵ６０は、電源回路１０を制御しＭＶＤＤの大きさをＶＨ１に昇圧し
、また、ＰＳＷ７０を制御しＰＵ２０のＶＤＤの供給を再開する。時間ｔ４以降は電源オ
ンモードである。時間ｔ６で電源線３５の電位が安定することで、時間ｔ６以降に、ＰＵ
２０は通常動作が可能となる。
図２Ｄには、時間ｔ３よりも前に通常動作に復帰させる割り込み要求がある例を示す。時
間ｔ２以降は、電源オンモードである。時間ｔ２で、ＰＭＵ６０は、電源回路１０を制御
しＭＶＤＤの大きさを電源オンモードの電位ＶＨ１に変更する。時間ｔ３で、電源線３５
の電位はＶＨ１まで上昇する。
図２Ｃおよび図２Ｄに示すように、休止状態において、電源線３５の電位をＶＨ１に戻す
のに要する時間は、電源オフモードから電源オンモードに復帰させる方が、低電源モード
から電源オンモードに復帰させるより長い。そのため、ＰＭＵ６０は、電源モードに応じ
て、プロセッサコア３０を休止状態から通常状態に復帰させる動作のタイミングを調節で
きる機能を有している。これにより、プロセッサコア３０を最短時間で休止状態から通常
状態に復帰させることが可能になる。
また、休止状態において、低電源モードから電源オフモードへの移行は、ＰＭＵ６０に設
けられている回路６１で時間を計測することで可能となる。ＰＭＵ６０は、ＰＵ２０から
信号ＳＬＰが入力されると、回路６１で時間の計測を開始する。低電源モードにしてから
所定の時間が経過すると、ＰＭＵ６０は、電源オフモードに移行する。ＰＭＵ６０の制御
信号によりＰＳＷ７０はオフとなり、ＶＤＤの供給を遮断する。このように、回路６１の
計測データに基づく割り込み要求により、低電源モードから電源オフモードへ移行するこ
とが可能である。以下、図３を参照して、ＰＭＵ６０の電源管理動作例を説明する。
ＰＵ２０が通常動作を行っている。電源モードは電源オンモードであり、また、ＰＭＵ６
０はアイドル状態（ステップＳ１０）である。ＰＭＵ６０は信号ＳＬＰが入力されるまで
アイドル状態であり、信号ＳＬＰの入力をトリガに退避シークエンスを実行する（ステッ
プＳ１１）。図３の退避シークエンスの例では、まず、ＰＭＵ６０は、クロック制御回路
６５に制御信号を出力し、クロック信号の出力を停止させる（ステップＳ１２）。次に、
データの退避を行わせるための制御信号を記憶回路３１に出力する（ステップＳ１３）。
記憶回路３１では、ＰＭＵ６０の制御信号に従い、回路ＭｅｍＣ１で保持しているデータ
を回路ＢＫＣ１に退避する。最後に、ＰＭＵ６０は、電源回路１０を制御し、ＭＶＤＤを
低下させる。これらの動作により、電源モードは低電源モードに移行する。信号ＳＬＰが
入力されると、ＰＭＵ６０は内蔵している回路６１を制御し、低電源モードの時間Ｔａを
計測する。回路６１を動作させるタイミングは、退避シークエンスを実行している間であ
れば任意であり、例えば、信号ＳＬＰが入力された時、クロック制御回路６５に制御信号
を出力する時、データ退避を開始する時、データ退避を終了した時、電源回路１０に制御
信号を出力する時などが挙げられる。
退避シークエンスの実行後、ＰＭＵ６０はアイドル状態となり、信号ＩＮＴの入力の監視
、クロック制御回路６５の測定時間Ｔａを監視する（ステップＳ１６―ステップＳ１８）
。信号ＩＮＴが入力されると復帰シークエンスに移行する（ステップＳ１７）。時間Ｔａ
が設定した時間Ｔｖｓを超えているか否を判定している（ステップＳ１８）。ＰＭＵ６０
は、時間Ｔａが時間Ｔｖｓを超えていると、電源モードを電源オフモードに移行させる制
御を行い（ステップＳ１９）、超えていなければアイドル状態が維持される（ステップＳ
１６）。時間Ｔｖｓは、低電源モードであるよりも電源オフモードにした方が、プロセッ
サコア３０の待機電力を削減できるような時間にすればよい。
ステップＳ１９では、ＰＭＵ６０はＰＳＷ７０にプロセッサコア３０への電源供給を遮断
させる制御信号を出力する。電源オフモードにした後は、再びＰＭＵ６０は、アイドル状
態となり、信号ＩＮＴの入力を監視する（ステップＳ２０、Ｓ２１）。信号ＩＮＴが入力
されると、ＰＭＵ６０は復帰シークエンスを実行する。
復帰シークエンスでは、まず、ＰＭＵ６０は電源オフモードから電源オンモードに移行さ
せる（ステップＳ２２）。ＰＭＵ６０は電源回路１０を制御し、通常動作の電源電位を出
力させる。かつ、ＰＭＵ６０はＰＳＷ７０を制御し、プロセッサコア３０へのＶＤＤの供
給を再開させる。次に、記憶回路３１に制御信号を出力し、記憶回路３１のデータを復帰
させる（ステップＳ２３）。記憶回路３１は、ＰＭＵ６０の制御信号に従い、回路ＢＫＣ
１で保持されているデータを回路ＭｅｍＣ１に書き戻す。ＰＭＵ６０は、クロック信号を
出力させる制御信号をクロック制御回路６５に出力する（ステップＳ２４）。クロック制
御回路６５はＰＭＵ６０の制御信号に従い、クロック信号の出力を再開する。
ステップＳ１７の判定処理から復帰シークエンスを実行する場合は、低電源モードから電
源オンモードに復帰することとなり、ステップＳ２１の判定処理から復帰シークエンスを
実行する場合よりも、電源線３５の電位を速く安定させることができる。そのため、ＰＭ
Ｕ６０では、ステップＳ１７から復帰シークエンスに移行する場合は、ステップＳ２１か
ら復帰シークエンスに移行する場合よりも、ステップＳ２３を実行するタイミングを早く
している。これにより、プロセッサコア３０を休止状態から通常状態へ復帰させる時間を
短くすることができる。
以上述べたように、図１に示す半導体装置の電源管理では、ＰＵ２０が休止状態になると
、まず、ボルテージスケーリング動作により、プロセッサコア３０へ供給する電源電位を
低くすることでリーク電流を削減しつつ、休止状態から通常状態へ復帰する処理の時間お
よびエネルギーのオーバーヘッドを抑えている。休止状態が一定期間続くと、パワーゲー
ティング動作を行い、プロセッサコア３０のリーク電流を可能な限り抑えるようにしてい
る。これにより、ＰＵ２０の処理能力を低下させずに、ＰＵ２０の休止状態での消費電力
を削減することが可能になる。
＜＜半導体装置の構成例２＞＞
図４Ａに、図１Ａの半導体装置の変形例を示す。図４Ａに示す処理装置（ＰＵ）２１は、
ＰＵ２０にキャッシュ４０、およびパワースイッチ（ＰＳＷ）７１を追加したものである
。キャッシュ４０は、ＰＵ２０と同様にパワーゲーティングおよびボルテージスケーリン
グが可能とされており、ＰＵ２１の電源モードと連動してキャッシュ４０の電源モードも
変化する。ＰＳＷ７１は、キャッシュ４０への電源電位ＭＶＤＤの供給を制御する回路で
あり、ＰＭＵ６０により制御される。ここでは、ＰＳＷ７１を介してキャッシュ４０に入
力される電源電位をＶＤＤ＿ＭＥＭとしている。キャッシュ４０には、プロセッサコア３
０と同様にＰＭＵ６０からの制御信号、およびクロック制御回路６５からゲーテッドクロ
ック信号が入力される。
＜キャッシュ４０＞
キャッシュ４０は、使用頻度の高いデータを一時的に記憶しておく機能を有する記憶装置
である。キャッシュ４０は、メモリアレイ４１、周辺回路４２、および制御回路４３を有
する。メモリアレイ４１は、複数のメモリセル４５を有する。制御回路４３は、プロセッ
サコア３０の要求に従って、キャッシュ４０の動作を制御する。例えば、メモリアレイ４
１の書き込み動作、読み出し動作を制御する。周辺回路４２は、制御回路４３からの制御
信号に従い、メモリアレイ４１を駆動する信号を生成する機能を有する。メモリアレイ４
１は、データを保持するメモリセル４５を有する。
図４Ｂに示すように、メモリセル４５は、回路ＭｅｍＣ２および回路ＢＫＣ２を有する。
回路ＭｅｍＣ２は、通常動作においてアクセス対象となるメモリセルである。例えば、Ｓ
ＲＡＭ（スタティックランダムアクセスメモリ）のメモリセルを適用すればよい。回路Ｂ
ＫＣ２は、回路ＭｅｍＣ２のバックアップ回路として機能することができ、電源が遮断さ
れていても、またはクロック信号が遮断されていても長期間データを保持することが可能
な回路である。このようなメモリセル４５を設けることで、キャッシュ４０のパワーゲー
ティングを行うことが可能となる。電源を遮断する前に、メモリセル４５において、回路
ＭｅｍＣ２のデータをＢＫＣ２に退避する。電源供給を再開した後、回路ＢＫＣ２で保持
されているデータを回路ＭｅｍＣ２に書き戻すことで、ＰＵ２１を電源遮断前の状態に高
速に復帰させることが可能である。
メモリセル４５の回路ＢＫＣ２も図１Ｂの回路ＢＫＣ１と同様に、１のトランジスタ（Ｍ
Ｗ２）および１の容量素子（ＣＢ２）を有する保持回路を少なくとも有する。つまり、回
路ＢＫＣ２も標準的なＤＲＡＭの１Ｔ１Ｃ型メモリセルと同様な構成の保持回路を有する
。トランジスタＭＷ２はオフ電流が極めて低いものである。トランジスタＭＷ２には、ト
ランジスタＭＷ１と同様に、ＯＳトランジスタを適用すればよい。このような構成により
、回路ＢＫＣ２も、電気的に浮遊状態であるノードＦＮ２の電位の変動を抑えることがで
きるため、回路ＢＫＣ２は長期間データを保持することが可能である。回路ＢＫＣ２のデ
ータ保持時間は、トランジスタＭＷ２のリーク電流や、容量素子ＣＢ２の静電容量等で決
まる。トランジスタＭＷ２をオフ電流が極めて小さなトランジスタとすることで、回路Ｂ
ＫＣ２を、リフレッシュ動作が不要な不揮発性記憶回路として用いることが可能となる。
図４Ａに示すＰＵ２１においても、ＰＵ２０と同様に、ＰＭＵ６０が電源管理を行う。（
図３参照）。図３に示すステップＳ１３では、記憶回路３１およびキャッシュ４０のデー
タの退避動作が行われる。ステップＳ１９では、ＰＳＷ７０およびＰＳＷ７１を制御し、
プロセッサコア３０およびキャッシュ４０への電源供給を停止する。ステップＳ２２では
、ＰＳＷ７０およびＰＳＷ７１を制御し、プロセッサコア３０およびキャッシュ４０への
電源供給を再開する。ステップＳ２３では、記憶回路３１およびキャッシュ４０のデータ
の復帰動作が行われる。
そのため、図４に示す半導体装置も、図１に示す半導体装置と同様に、ボルテージスケー
リングとパワーゲーティングとを組み合わせた電源管理が行われることで、ＰＵ２１の処
理能力を低下させずに、ＰＵ２１の休止状態での電力を削減することが可能である。
＜＜プロセッサコアの構成例＞＞
図５にプロセッサコアの構成例を示す。図５に示すプロセッサコア１３０は、制御装置１
３１、プログラムカウンタ１３２、パイプラインレジスタ１３３、パイプラインレジスタ
１３４、レジスタファイル１３５、算術論理演算装置（ＡＬＵ）１３６、およびデータバ
ス１３７を有する。プロセッサコア１３０とＰＭＵやキャッシュ等の周辺回路とのデータ
のやり取りは、データバス１３７を介して行われる。
制御装置１３１は、プログラムカウンタ１３２、パイプラインレジスタ１３３、パイプラ
インレジスタ１３４、レジスタファイル１３５、ＡＬＵ１３６、データバス１３７の動作
を統括的に制御することで、入力されたアプリケーションなどのプログラムに含まれる命
令をデコードし、実行する機能を有する。ＡＬＵ１３６は、四則演算、論理演算などの各
種演算処理を行う機能を有する。プログラムカウンタ１３２は、次に実行する命令のアド
レスを記憶する機能を有するレジスタである。
パイプラインレジスタ１３３は、命令データを一時的に記憶する機能を有するレジスタで
ある。レジスタファイル１３５は、汎用レジスタを含む複数のレジスタを有しており、メ
インメモリから読み出されたデータ、またはＡＬＵ１３６の演算処理の結果得られたデー
タ、などを記憶することができる。パイプラインレジスタ１３４は、ＡＬＵ１３６の演算
処理に利用するデータ、またはＡＬＵ１３６の演算処理により得られたデータなどを一時
的に記憶する機能を有するレジスタである。
図１Ｂの記憶回路３１は、プロセッサコア１３０に含まれているレジスタに用いられてい
る。
＜記憶回路の構成例＞
図１Ｂに示す記憶回路３１のより具体的な構成例を説明する。図６は、記憶回路の構成の
一例を示す回路図である。図６に示す記憶回路１００はフリップフロップ回路として機能
する。
回路ＭｅｍＣ１に標準的なフリップフロップ回路（ＦＦ）を適用することが可能であり、
例えば、マスタースレーブ型のＦＦを適用することができる。そのような構成例を図６に
示す。ＦＦ１１０は、トランスミッションゲート（ＴＧ１、ＴＧ２、ＴＧ３、ＴＧ４、Ｔ
Ｇ５）、インバータ回路（ＩＮＶ１、ＩＮＶ２）、およびＮＡＮＤ回路（ＮＡＮＤ１、Ｎ
ＡＮＤ２）を有する。信号ＲＥＳＥＴおよび信号ＯＳＲは、ＰＭＵ６０から出力される制
御信号である。ＴＧ５には、信号ＯＳＲとその反転信号が入力される。ＴＧ１−ＴＧ４は
、クロック信号ＣＬＫとその反転信号が入力される。ＴＧ１とＩＮＶ１の代わりに１つの
クロックドインバータ回路を設けてもよい。ＴＧ２とＮＡＮＤ２との代わりに、１つのク
ロックドＮＡＮＤ回路を設けてもよい。ＴＧ３とＩＮＶ３との代わりに、クロックドイン
バータ回路を設けてもよい。ＴＧ５は、ＮＡＮＤ１の出力ノードとノードＮＲ１との間の
導通状態を制御するスイッチとして機能する。ノードＮＢ１は、回路ＢＫＣ１０の入力ノ
ードと電気的に接続され、ノードＮＲ１は回路ＢＫＣ１０の出力ノードと電気的に接続さ
れている。
図６に示す回路ＢＫＣ１０は、ＦＦ１１０のバックアップ回路として機能する。回路ＢＫ
Ｃ１０は、回路ＲＴＣ１０、および回路ＰＣＣ１０を有する。回路ＢＫＣ１０に入力され
る信号（ＯＳＧ、ＯＳＣ、ＯＳＲ）は、ＰＭＵ６０から出力される制御信号である。電源
電位ＶＳＳは、低電源電位であり、例えば接地電位（ＧＮＤ）や０Ｖとすればよい。ＦＦ
１１０にも、ＢＫＣ１と同様に電源電位ＶＳＳ、電源電位ＶＤＤが入力されている。記憶
回路１００において、ＶＤＤの供給はＰＭＵ６０により管理されている。
回路ＲＴＣ１０は、トランジスタＭＷ１、トランジスタＭＡ１、およびトランジスタＭＲ
１、ノードＦＮ１、ノードＮＫ１を有する。回路ＲＴＣ１０はデータを保持する機能を有
し、ここでは、３Ｔ型のゲインセル構造の記憶回路で構成している。トランジスタＭＷ１
は書き込みトランジスタであり、ＯＳトランジスタである。トランジスタＭＲ１は読み出
しトランジスタであり、トランジスタＭＡ１は、増幅トランジスタでありかつ読み出しト
ランジスタである。ノードＦＮ１でデータが保持される。ノードＮＫ１はデータの入力ノ
ードである。ノードＮＲ１は、回路ＲＴＣ１０のデータの出力ノードである。
図６には、回路ＢＫＣ１０が、退避動作でＦＦ１１０のスレーブ側ラッチ回路のデータを
読み出し、かつ、復帰動作で保持しているデータをマスタ側のラッチ回路に書き戻す構成
例を示す。退避するデータはマスタ側のラッチ回路のデータでもよい。また、スレーブ側
のラッチ回路にデータを復帰してもよい。この場合、スレーブ側のラッチ回路にＴＧ５を
設ければよい。
また、回路ＲＴＣ１０のトランジスタＭＲ１およびトランジスタＭＡ１は、ｎ型でもｐ型
でもよく、トランジスタＭＲ１およびトランジスタＭＡ１の導電型によって、信号ＯＳＲ
の電位および、トランジスタＭＡ１に供給する電源電位のレベルを変更すればよい。また
、ＦＦ１１０の論理回路を適宜設定すればよい。例えば、トランジスタＭＲ１およびトラ
ンジスタＭＡ１がｐ型トランジスタである場合は、マスタ側ラッチ回路で、ＮＡＮＤ１と
ＩＮＶ３とを入れ替え、スレーブ側ラッチ回路でＩＮＶ２とＮＡＮＤ２とを入れ替えれば
よい。また、トランジスタＭＡ１にＶＳＳに変えてＶＤＤを入力するようにすればよい。
回路ＢＫＣ１０は、電圧によってデータの書き込みを行うため、電流により書き込みを行
うＭＲＡＭよりも書き込み電力を抑えることができる。また、ノードＦＮ１の負荷容量で
データを保持しているため、フラッシュメモリのようなデータの書き換え回数の制限がな
い。
回路ＲＴＣ１０において、データの書き込みに要するエネルギーは、容量素子ＣＢ１への
電荷の充放電に伴うエネルギーに相当する。一方、ＭＲＡＭなどの２端子の記憶素子を用
いた記憶回路では、データの書き込みに要するエネルギーは、当該記憶素子に電流が流れ
る際に消費されるエネルギーに相当する。よって、データの書き込み期間中に電流が流れ
続けるＭＲＡＭなどを用いた場合に比べて、回路ＢＫＣ１０は、データの退避により消費
されるエネルギーを小さくすることができる。そのため、バックアップ回路に回路ＢＫＣ
１０を設けることで、ＭＲＡＭを設ける場合と比較して、ＢＥＴ（損益分岐点到達時間，
Ｂｒｅａｋ Ｅｖｅｎ Ｔｉｍｅ）を短くすることができる。その結果、消費されるエネ
ルギーを低減できるパワーゲーティングを行う機会が増加し、半導体装置の消費電力を低
減することができる。
回路ＰＣＣ１０は、トランジスタＭＣ１およびトランジスタＭＣ２を有する。回路ＰＣＣ
１０は、ノードＦＮ１をプリチャージする機能を有する。回路ＰＣＣ１０は、設けなくて
もよい。後述するように、回路ＰＣＣ１０を設けることで、回路ＢＫＣ１０のデータ退避
時間を短くすることができる。
＜記憶回路の動作例＞
図７は、記憶回路１００の動作の一例を示すタイミングチャートであり、制御信号（ＳＬ
Ｐ、ＲＥＳＥＴ、ＣＬＫ、ＯＳＧ、ＯＳＲ）の波形、並びに、電源電位ＶＤＤ、ノードＦ
Ｎ１およびノードＮＲ１の電位の変化を示す。
［通常動作］
記憶回路１００には、電源電位ＶＤＤ、および信号ＣＬＫが供給されている。ＦＦ１１０
が順序回路として機能している。信号ＲＥＳＥＴは高レベルが維持されるため、ＮＡＮＤ
１およびＮＡＮＤ２はインバータ回路として機能する。回路ＢＫＣ１では、トランジスタ
ＭＣ１がオフ状態であり、トランジスタＭＣ２およびトランジスタＭＷ１がオン状態であ
るため、ノードＦＮ１の電位は高レベルにプリチャージされている。
［データ退避］
まず、クロック信号ＣＬＫが停止される。これにより、ノードＮＢ１のデータの書き換え
が停止される。図７の例では、ノードＮＢ１の電位レベルは、ノードＮＲ１の電位が高レ
ベル（”１”）であれば、低レベル（”０”）であり、低レベル（”０”）であれば高レ
ベル（”１”）である。信号ＯＳＣが高レベルの期間に、ノードＮＢ１のデータがノード
ＦＮ１に退避される。具体的には、トランジスタＭＣ１およびトランジスタＭＷ１がオン
状態であるため、ノードＦＮ１とノードＮＢ１が電気的に接続されている。信号ＯＳＧを
低レベルにして、トランジスタＭＷ１がオフ状態にすることで、ノードＦＮ１が電気的に
浮遊状態となり、回路ＢＫＣ１０はデータの保持状態となる。ノードＦＮ１の電位は、ノ
ードＮＲ１が低レベル（”０”）であれば高レベルであり、高レベル（”１”）であれば
低レベルである。
信号ＯＳＧを低レベルにすることでデータの退避が終了するので、信号ＯＳＧを低レベル
にした後、直ちに、ＰＵ２０のボルテージスケーリング動作を行うことができる。また、
トランジスタＭＣ２により、通常動作時にノードＦＮ１を高レベルにプリチャージしてい
るので、ノードＦＮ１を高レベルにするデータ退避動作では、ノードＦＮ１の電荷の移動
が伴わない。このため、回路ＢＫＣ１０は、短時間で退避動作を完了させることができる
。
データ退避動作では、信号ＣＬＫが非アクティブであればよく、図７の例では、信号ＣＬ
Ｋの電位を低レベルとしているが、高レベルとしてもよい。
［ボルテージスケーリング、低電源モード］
信号ＯＳＣの立下りに連動して、ＰＭＵ６０は、ボルテージスケーリング動作を行う。こ
れにより記憶回路１００は低電源モードに移行する。
［パワーゲーティング、電源オフモード］
低電源モードに移行してから一定期間経過したら、ＰＭＵ６０は、パワーゲーティング動
作を行い、記憶回路１００を電源オフモードにする。
［電源オンモード］
割り込み要求に従い、ＰＭＵ６０は、記憶回路１００を電源オンモードに復帰する。図７
の例では、ＶＤＤを供給する電源線の電位が安定すると、信号ＣＬＫは高レベルになるよ
うにしている。
［データ復帰］
信号ＯＳＲが高レベルの期間にデータ復帰動作が行われる。信号ＲＥＳＥＴを高レベルと
することで、ノードＮＲ１の電位は高レベル（”１”）にプリチャージされる。信号ＯＳ
Ｒを高レベルとすることで、ＴＧ５がハイインピーダンス状態となり、かつトランジスタ
ＭＲ１が導通状態となる。トランジスタＭＡ１の導通状態はノードＦＮ１の電位で決まる
。ノードＦＮ１が高レベルであれば、トランジスタＭＡ１が導通状態であるため、ノード
ＮＲ１の電位は低下し、低レベル（”０”）となる。ノードＦＮ１が低レベルであれば、
ノードＮＲ１の電位は高レベルが維持される。つまり、休止状態に移行する前の状態に、
ＦＦ１１０の状態が復帰される。
以上述べたように、信号ＲＥＳＥＴ、および信号ＯＳＲの立ち上がりにより、ノードＮＲ
１に高レベルのデータを書き戻すことができる。そのため、記憶回路１００は、復帰動作
期間を短くすることができる。
図７では、電源オフモードから電源オンモードに復帰している例を示している。低電源モ
ードから電源オンモードに復帰する場合は、ＶＤＤを供給する電源線の電位が安定するま
での期間Ｔｏｎが短くなる。この場合は、電源オフモードから復帰する場合よりも信号Ｏ
ＳＲの立ち上がりを早くするとよい。
［通常動作］
信号ＣＬＫの供給を再開することで、通常動作が可能な状態に復帰する。信号ＯＳＧを高
レベルにすることで、ノードＦＮ１は、回路ＰＣＣ１０によりプリチャージされ、高レベ
ルとなる。
＜＜キャッシュ＞＞
以下に、キャッシュ４０をＳＲＡＭで構成する例を説明する。
＜メモリセルの構成例＞
図８にキャッシュのメモリセルの構成の一例を示す。図８に示すメモリセル１２０は、回
路ＳＭＣ２０および回路ＢＫＣ２０を有する。回路ＳＭＣ２０は、標準的なＳＲＡＭのメ
モリセルと同様な回路構成とすればよい。図８に示す回路ＳＭＣ２０は、インバータ回路
ＩＮＶ２１、インバータ回路ＩＮＶ２２、トランジスタＭ２１、およびトランジスタＭ２
２を有する。
回路ＢＫＣ２０は、回路ＳＭＣ２０のバックアップ回路として機能する。回路ＢＫＣ２０
は、トランジスタＭＷ１１、トランジスタＭＷ１２、容量素子ＣＢ１１、容量素子ＣＢ１
２を有する。トランジスタＭＷ１１、ＭＷ１２はＯＳトランジスタである。回路ＳＭＣ２
０は２つの１Ｔ１Ｃ型の保持回路を有しており、ノードＳＮ１とノードＳＮ２にそれぞれ
データが保持される。トランジスタＭＷ１１および容量素子ＣＢ１１とでなる保持回路は
、ノードＮＥＴ１のデータをバックアップできる機能を有する。トランジスタＭＷ１２お
よび容量素子ＣＢ１２とでなる保持回路は、ノードＮＥＴ２のデータをバックアップでき
る機能を有する。
メモリセル１２０は電源電位ＶＤＤＭＣ、ＶＳＳが供給されている。メモリセル１２０は
、配線（ＷＬ、ＢＬ、ＢＬＢ、ＢＲＬ）と電気的に接続されている。配線ＷＬには、信号
ＳＬＣが入力される。データ書き込み時には、配線ＢＬ、配線ＢＬＢには、データ信号Ｄ
、データ信号ＤＢが入力される。データの読み出しは、配線ＢＬと配線ＢＬＢの電位を検
出することで行われる。配線ＢＲＬには信号ＯＳＳが入力される。信号ＯＳＳはＰＭＵ６
０から入力される信号である。
＜メモリセルの動作例＞
メモリセル１２０の動作の一例を説明する。図９は、メモリセル１２０のタイミングチャ
ートの一例である。
［通常動作］
回路ＭｅｍＣ２０にアクセス要求が行われ、データの書き込み読み出しが行われる。回路
ＢＫＣ２０では、信号ＯＳＳは低レベルであるため、ノードＳＮ１およびノードＳＮ２が
電気的に浮遊状態となっており、データ保持状態である。図９の例では、ノードＳＮ１の
電位は低レベル（”０”）であり、他方ノードＳＮ２の電位は、高レベル（”１”）であ
る。
［データ退避］
信号ＯＳＳが高レベルにすることで、トランジスタＭＷ１１、ＭＷ１２が導通状態となり
、ノードＳＮ１、ＳＮ２は、それぞれ、ノードＮＥＴ１、ＮＥＴ２と同じ電位レベルとな
る。図９の例では、ノードＳＮ１、ＳＮ２の電位は、それぞれ、高レベル、低レベルとな
る。信号ＯＳＳが低レベルとなり、回路ＢＫＣ２０がデータ保持状態となり、データ退避
動作が終了する。
［ボルテージスケーリング、低電源モード］
信号ＯＳＳの立下りに連動して、ＰＭＵ６０は、ボルテージスケーリング動作を行う。こ
れによりキャッシュ４０は低電源モードに移行する。
［パワーゲーティング、電源オフモード］
低電源モードに移行してから一定期間経過したら、ＰＭＵ６０は、パワーゲーティング動
作を行い、キャッシュ４０を電源オフモードにする。
［データ復帰、電源オンモード］
割り込み要求に従い、ＰＭＵ６０はキャッシュ４０を通常状態に復帰させる。信号ＯＳＳ
を高レベルにして、回路ＢＫＣ２０で保持されているデータを、回路ＳＭＣ２０に書き戻
す。信号ＯＳＳが高レベルである期間中に、ＰＭＵ６０は、ボルテージスケーリング動作
およびパワーゲーティング動作を行い、記憶回路１００を電源オンモードに復帰する。図
７の例では、ＶＤＤを供給する電源線の電位が安定すると、信号ＣＬＫは高レベルになる
ようにしている。ＶＤＤＭＣを供給する電源線の電位が安定したら、信号ＯＳＳを低レベ
ルに戻し、データ復帰動作を終了させる。ノードＳＮ１、ＳＮ２の状態は、休止状態にな
る直前の状態に復帰している。
［通常動作］
ＶＤＤＭＣの供給が再開されることで、回路ＳＭＣ２０は通常動作が可能な通常モードに
復帰する。
以上述べたように、ＯＳトランジスタを用いることで、電源が遮断されていても長期間デ
ータを保持することが可能なバックアップ回路を構成することができる。このバックアッ
プ回路を備えることで、プロセッサコアおよびキャッシュのパワーゲーティングが可能と
なる。また、休止状態において、ボルテージスケーリングとパワーゲーティングを組み合
わせた電源管理を行うことで、休止状態から通常状態へ復帰する処理に要するエネルギー
および時間のオーバーヘッドを削減することができる。よって、処理装置の処理能力を低
下させずに、電力の削減を効率よく行うことが可能となる。
（実施の形態２）
本実施の形態では、ＯＳトランジスタについて説明する。
＜＜ＯＳトランジスタ構成例１＞＞
図１０にＯＳトランジスタの構成の一例を示す。図１０ＡはＯＳトランジスタの構成の一
例を示す上面図である。図１０Ｂは、ｙ１−ｙ２線断面図であり、図１０Ｃはｘ１−ｘ２
線断面図であり、図１０Ｄはｘ３−ｘ４線断面図である。ここでは、ｙ１−ｙ２線の方向
をチャネル長方向と、ｘ１−ｘ２線方向をチャネル幅方向と呼称する場合がある。よって
、図１０Ｂは、ＯＳトランジスタのチャネル長方向の断面構造を示す図になり、図１０Ｃ
および図１０Ｄは、ＯＳトランジスタのチャネル幅方向の断面構造を示す図になる。なお
、デバイス構造を明確にするため、図１０Ａでは、一部の構成要素が省略されている。こ
れは、図１１−図１５も同様である。
図１０に示すＯＳトランジスタ５０１はバックゲートを有する。ＯＳトランジスタ５０１
は絶縁表面に形成される。ここでは、絶縁層５１１上に形成されている。絶縁層５１１は
基板５１０表面に形成されている。ＯＳトランジスタ５０１は、絶縁層５１４および絶縁
層５１５に覆われている。なお、絶縁層５１４および５１５をＯＳトランジスタ５０１の
構成要素とみなすこともできる。ＯＳトランジスタ５０１は、絶縁層５１２、絶縁層５１
３、酸化物半導体（ＯＳ）層５２１−５２３、導電層５３０、導電層５３１、導電層５４
１、および導電層５４２を有する。ここでは、ＯＳ層５２１、ＯＳ層５２２およびＯＳ層
５２３をまとめて、ＯＳ層５２０と呼称する。
絶縁層５１３はゲート絶縁層として機能する領域を有する。導電層５３０はゲート電極と
して機能する。導電層５３１はバックゲート電極として機能する。導電層５３１に、一定
の電位を供給してもよいし、導電層５３０と同じ電位や同じ信号を供給してもよいし、異
なる電位や異なる信号を供給してもよい。導電層５４１および導電層５４２は、それぞれ
、ソース電極またはドレイン電極として機能する。
図１０Ｂ−図１０Ｄに示すように、ＯＳ層５２０は、ＯＳ層５２１、ＯＳ層５２２、ＯＳ
層５２３の順に積層している部分を有する。絶縁層５１３はこの積層部分を覆っている。
導電層５３１は絶縁層５１３を介して積層部分と重なる。導電層５４１および導電層５４
２はＯＳ層５２１およびＯＳ層５２３とでなる積層膜上に設けられており、これらは、こ
の積層膜上面、および積層膜のチャネル長方向の側面に接している。また図１０の例では
、導電層５４１、５４２は絶縁層５１２とも接している。ＯＳ層５２３は、ＯＳ層５２１
、５２２、および導電層５４１、５４２を覆うように形成されている。ＯＳ層５２３の下
面はＯＳ層５２２の上面と接している。
ＯＳ層５２０において、絶縁層５１３を介して、ＯＳ層５２１−５２３の積層部分のチャ
ネル幅方向を取り囲むように、導電層５３０が形成されている（図１０Ｃ参照）。このた
め、この積層部分には、垂直方向からのゲート電界と、側面方向からのゲート電界も印加
される。ＯＳトランジスタ５０１において、ゲート電界とは、導電層５３１（ゲート電極
層）に印加される電圧により形成される電界のことをいう。よって、ゲート電界によって
、ＯＳ層５２１−５２３の積層部分全体を電気的に取り囲むことができるので、ＯＳ層５
２２の全体に（バルク）にチャネルが形成される場合がある。そのため、ＯＳトランジス
タ５０１は良好なオン電流特性を有することができる。
本明細書では、このようにゲート電界によって半導体を電気的に取り囲むことができるト
ランジスタの構造を”ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）”
構造と呼ぶ。ＯＳトランジスタ５０１は、ｓ−ｃｈａｎｎｅｌ構造である。ｓ−ｃｈａｎ
ｎｅｌ構造では、トランジスタのソース−ドレイン間に大電流を流すことができ、導通状
態でのドレイン電流（オン電流）を高くすることができる。
ＯＳトランジスタ５０１をｓ−ｃｈａｎｎｅｌ構造とすることで、ＯＳ層５２２の側面に
対してゲート電界によるチャネル形成領域の制御がしやすくなる。導電層５３０がＯＳ層
５２２の下方まで伸び、ＯＳ層５２１の側面と対向している構造では、さらに制御性が優
れ、好ましい。その結果、ＯＳトランジスタ５０１のサブスレッショルドスイング値（Ｓ
値ともいう。）を小さくすることができ、短チャネル効果を抑制することができる。従っ
て、微細化に適した構造である。
図１０に示すＯＳトランジスタ５０１のように、立体的なデバイス構造とすることで、チ
ャネル長を１００ｎｍ未満にすることができる。ＯＳトランジスタを微細化することで、
回路面積が小さくできる。ＯＳトランジスタのチャネル長は、６５ｎｍ未満とすることが
好ましく、３０ｎｍ以下または２０ｎｍ以下がより好ましい。
トランジスタのゲートとして機能する導電体をゲート電極、トランジスタのソースとして
機能する導電体をソース電極、トランジスタのドレインとして機能する導電体をドレイン
電極、トランジスタのソースとして機能する領域をソース領域、トランジスタのドレイン
として機能する領域をドレイン領域、と呼ぶ。本明細書では、ゲート電極をゲート、ドレ
イン電極またはドレイン領域をドレイン、ソース電極またはソース領域をソース、と記す
場合がある。
チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタ
がオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチ
ャネルが形成される領域における、ソースとドレインとの間の距離をいう。なお、一つの
トランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で
電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における
、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタ
において、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトラン
ジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チ
ャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値また
は平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示される
チャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に
形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合
が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よ
りも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
本明細書では、単にチャネル幅と記載した場合には、見かけ上のチャネル幅を指す場合が
ある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅
を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチ
ャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析す
ることなどによって、値を決定することができる。
＜＜ＯＳトランジスタの構成例２＞＞
図１１に示すＯＳトランジスタ５０２は、ＯＳトランジスタ５０１の変形例である。図１
１ＡはＯＳトランジスタ５０２の上面図である。図１１Ｂは、ｙ１−ｙ２線断面図であり
、図１１Ｃは、ｘ１−ｘ２線断面図であり、図１１Ｄは、ｘ３−ｘ４線断面図である。
図１１に示すＯＳトランジスタ５０２も、ＯＳトランジスタ５０１と同様に、ｓ−ｃｈａ
ｎｎｅｌ構造である。ＯＳトランジスタ５０２は、導電層５３１を有していない。導電層
５４１および導電層５４２の形状がＯＳトランジスタ５０１と異なる。ＯＳトランジスタ
５０２の導電層５４１および導電層５４２は、ＯＳ層５２１とＯＳ層５２２の積層膜を形
成するために使用されるハードマスクから作製されている。そのため、導電層５４１およ
び導電層５４２は、ＯＳ層５２１およびＯＳ層５２２の側面に接していない（図１１Ｄ）
。
次のような工程を経て、ＯＳ層５２１、５２２、導電層５４１、５４２を作製することが
できる。ＯＳ層５２１、５２２を構成する２層の酸化物半導体膜を形成する。酸化物半導
体膜上に、単層または積層の導電膜を形成する。この導電膜をエッチングしてハードマス
クを形成する。このハードマスクを用いて、２層の酸化物半導体膜をエッチングして、Ｏ
Ｓ層５２１とＯＳ層５２２の積層膜を形成する。次に、ハードマスクをエッチングして、
導電層５４１および導電層５４２を形成する。
＜＜ＯＳトランジスタの構成例３、４＞＞
図１２に示すＯＳトランジスタ５０３は、ＯＳトランジスタ５０１の変形例であり、図１
３に示すＯＳトランジスタ５０４は、ＯＳトランジスタ５０２の変形例である。ＯＳトラ
ンジスタ５０３およびＯＳトランジスタ５０４では、導電層５３０をマスクに用いて、Ｏ
Ｓ層５２３および絶縁層５１３がエッチングされている。そのため、ＯＳ層５２３および
絶縁層５１３の端部は導電層５３０の端部とほぼ一致することになる。
＜＜ＯＳトランジスタの構成例５、６＞＞
図１４に示すＯＳトランジスタ５０５は、ＯＳトランジスタ５０１の変形例であり、図１
５に示すＯＳトランジスタ５０６は、ＯＳトランジスタ５０２の変形例である。ＯＳトラ
ンジスタ５０５およびＯＳトランジスタ５０６は、それぞれ、ＯＳ層５２３と導電層５４
１の間に層５５１を有し、ＯＳ層５２３と導電層５４２の間に層５５２を有する。
層５５１、５５２は、例えば、透明導電体、酸化物半導体、窒化物半導体または酸化窒化
物半導体でなる層で形成することができる。層５５１、５５２は、ｎ型の酸化物半導体層
で形成することができ、または、導電層５４１、５４２よりも抵抗が高い導電層で形成す
ることができる。例えば、層５５１、層５５２は、インジウム、スズおよび酸素を含む層
、インジウムおよび亜鉛を含む層、インジウム、タングステンおよび亜鉛を含む層、スズ
および亜鉛を含む層、亜鉛およびガリウムを含む層、亜鉛およびアルミニウムを含む層、
亜鉛およびフッ素を含む層、亜鉛およびホウ素を含む層、スズおよびアンチモンを含む層
、スズおよびフッ素を含む層またはチタンおよびニオブを含む層などを用いればよい。例
示したこれらの層は水素、炭素、窒素、シリコン、ゲルマニウムまたはアルゴンの１また
は複数を含んでも構わない。
層５５１、５５２は、可視光線を透過する性質を有しても構わない。または、層５５１、
５５２は、可視光線、紫外線、赤外線もしくはＸ線を、反射もしくは吸収することで透過
させない性質を有しても構わない。このような性質を有することで、迷光によるトランジ
スタの電気特性の変動を抑制できる場合がある。
また、層５５１、５５２は、ＯＳ層５２３との間にショットキー障壁を形成しない層を用
いると好ましい。こうすることで、ＯＳトランジスタ５０５、５０６のオン特性を向上さ
せることができる。
層５５１、５５２は、導電層５４１、５４２よりも高抵抗の層とすることが好ましい。ま
た、層５５１、５５２は、トランジスタのチャネル抵抗よりも低抵抗であることが好まし
い。例えば、層５５１、５５２の抵抗率を、０．１Ωｃｍ以上１００Ωｃｍ以下、０．５
Ωｃｍ以上５０Ωｃｍ以下、または１Ωｃｍ以上１０Ωｃｍ以下とすればよい。層５５１
、５５２の抵抗率を上述の範囲とすることにより、チャネルとドレインとの境界部におけ
る電界集中を緩和することができる。そのため、トランジスタの電気特性の変動を低減す
ることができる。また、ドレインから生じる電界に起因したパンチスルー電流を低減する
ことができる。そのため、チャネル長の短いトランジスタにおいても、飽和特性を良好に
することができる。なお、ソースとドレインとが入れ替わらない回路構成であれば、層５
５１または層５５２のいずれか一方のみ（例えば、ドレイン側）を配置するほうが好まし
い場合がある。
以下、ＯＳトランジスタ５０１、５０２の構成要素について説明する。
＜酸化物半導体層＞
ＯＳ層５２１−５２３の半導体材料としては、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚ
ｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）が
ある。また、ＯＳ層５２１−５２３は、インジウムを含む酸化物層に限定されない。ＯＳ
層５２１−５２３は、例えば、Ｚｎ−Ｓｎ酸化物層、Ｇａ−Ｓｎ層、Ｚｎ−Ｍｇ酸化物等
で形成することができる。また、ＯＳ層５２２は、Ｉｎ−Ｍ−Ｚｎ酸化物で形成すること
が好ましい。また、ＯＳ層５２１、ＯＳ層５２３は、それぞれ、Ｇａ酸化物で形成するこ
とができる。
ＯＳ層５２１−５２３をスパッタリング法で成膜されたＩｎ−Ｍ−Ｚｎ酸化物膜で形成す
る場合について説明する。ＯＳ層５２２の形成に用いられるＩｎ−Ｍ−Ｚｎ酸化物の成膜
用のターゲットの金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とし、ＯＳ層
５２１、ＯＳ層５２３の形成に用いられるターゲットの金属元素の原子数比をＩｎ：Ｍ：
Ｚｎ＝ｘ２：ｙ２：ｚ２とする。
ＯＳ層５２２の形成には、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であ
って、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下のＩｎ−Ｍ−Ｚｎ酸化物
の多結晶ターゲットを用いることが好ましい。ｚ１／ｙ１を１以上６以下とすることで、
ＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例は、
Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：
１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ
：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１等がある。なお、ＣＡＡＣ−ＯＳ
とは、ｃ軸に配向する結晶部を有する酸化物半導体のことであり、これについては後述す
る。ＣＡＡＣ−ＯＳ膜は、特にスピネル型の結晶構造が含まれないことが好ましい。これ
により、ＣＡＡＣ−ＯＳ膜を用いたトランジスタの電気特性、信頼性を向上させることが
できる。
ＯＳ層５２１、ＯＳ層５２３の形成に用いられるターゲットは、ｘ２／ｙ２＜ｘ１／ｙ１
であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好まし
い。ｚ２／ｙ２を１以上６以下とすることで、ＣＡＡＣ−ＯＳ膜が形成されやすくなる。
ターゲットの金属元素の原子数比の代表例は、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：
Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：
Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉ
ｎ：Ｍ：Ｚｎ＝１：４：７、Ｉｎ：Ｍ：Ｚｎ＝１：４：８、Ｉｎ：Ｍ：Ｚｎ＝１：５：５
、Ｉｎ：Ｍ：Ｚｎ＝１：５：６、Ｉｎ：Ｍ：Ｚｎ＝１：５：７、Ｉｎ：Ｍ：Ｚｎ＝１：５
：８、Ｉｎ：Ｍ：Ｚｎ＝１：６：８等がある。
Ｉｎ−Ｍ−Ｚｎ酸化物膜の原子数比はそれぞれ、誤差として上記の原子数比の±４０％の
変動を含む。例えば、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１の酸化物ターゲットを用いて成膜
された酸化物半導体膜に含まれる金属元素の原子数比は、およそＩｎ：Ｍ：Ｚｎ＝４：２
：３である。
＜エネルギーバンド構造＞
次に、ＯＳ層５２１、ＯＳ層５２２、およびＯＳ層５２３の積層により構成されるＯＳ層
５２０の機能およびその効果について、図１６Ｂに示すエネルギーバンド構造図を用いて
説明する。図１６Ａは、ＯＳトランジスタ５０２のチャネル領域を拡大した図であり、図
１１Ｂの部分拡大図である。図１６Ｂに、図１６Ａで点線ｚ１−ｚ２で示した部位（ＯＳ
トランジスタ５０２のチャネル形成領域）のエネルギーバンド構造を示す。以下、ＯＳト
ランジスタ５０２を例に説明するが、ＯＳトランジスタ５０１、５０３−５０６でも同様
である。
図１６Ｂ中、Ｅｃ５１２、Ｅｃ５２１、Ｅｃ５２２、Ｅｃ５２３、Ｅｃ５１３は、それぞ
れ、絶縁層５１２、ＯＳ層５２１、ＯＳ層５２２、ＯＳ層５２３、絶縁層５１３の伝導帯
下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真
空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネ
ルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（
ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定できる。また、真
空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖ
ｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社
ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のスパッタリングターゲットを用いて形
成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４
．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のスパッタリングター
ゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．４ｅＶ、
電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：６のス
パッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップ
は約３．３ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ
＝１：６：２のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエ
ネルギーギャップは約３．９ｅＶ、電子親和力は約４．３ｅＶである。また、原子数比が
Ｉｎ：Ｇａ：Ｚｎ＝１：６：８のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ
−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．４ｅＶである。
また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：１０のスパッタリングターゲットを用いて
形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約
４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のスパッタリングタ
ーゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．２ｅＶ
、電子親和力は約４．７ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２の
スパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャッ
プは約２．８ｅＶ、電子親和力は約５．０ｅＶである。
絶縁層５１２と絶縁層５１３は絶縁体であるため、Ｅｃ５１３とＥｃ５１２は、Ｅｃ５２
１、Ｅｃ５２２、およびＥｃ５２３よりも真空準位に近い（電子親和力が小さい）。
また、Ｅｃ５２１は、Ｅｃ５２２よりも真空準位に近い。具体的には、Ｅｃ５２１は、Ｅ
ｃ５２２よりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅ
Ｖ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に
近いことが好ましい。
また、Ｅｃ５２３は、Ｅｃ５２２よりも真空準位に近い。具体的には、Ｅｃ５２３は、Ｅ
ｃ５２２よりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅ
Ｖ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に
近いことが好ましい。
また、ＯＳ層５２１とＯＳ層５２２との界面近傍、および、ＯＳ層５２２とＯＳ層５２３
との界面近傍では、混合領域が形成されるため、伝導帯下端のエネルギーは連続的に変化
する。即ち、これらの界面において、準位は存在しないか、ほとんどない。
従って、当該エネルギーバンド構造を有する積層構造において、電子はＯＳ層５２２を主
として移動することになる。そのため、ＯＳ層５２１と絶縁層５１２との界面、または、
ＯＳ層５２３と絶縁層５１３との界面に準位が存在したとしても、当該準位は電子の移動
にほとんど影響しない。また、ＯＳ層５２１とＯＳ層５２２との界面、およびＯＳ層５２
３とＯＳ層５２２との界面に準位が存在しないか、ほとんどないため、当該領域において
電子の移動を阻害することもない。従って、上記酸化物半導体の積層構造を有するＯＳト
ランジスタ５０２は、高い電界効果移動度を有することができる。
なお、図１６Ｂに示すように、ＯＳ層５２１と絶縁層５１２の界面、およびＯＳ層５２３
と絶縁層５１３の界面近傍には、不純物や欠陥に起因したトラップ準位Ｅｔ５０２が形成
され得るものの、ＯＳ層５２１、およびＯＳ層５２３があることにより、ＯＳ層５２２と
当該トラップ準位とを遠ざけることができる。
ＯＳトランジスタ５０２は、チャネル幅方向において、ＯＳ層５２２の上面と側面がＯＳ
層５２３と接し、ＯＳ層５２２の下面がＯＳ層５２１と接して形成されている（図１１Ｃ
参照）。このように、ＯＳ層５２２をＯＳ層５２１とＯＳ層５２３で覆う構成とすること
で、上記トラップ準位の影響をさらに低減することができる。
ただし、Ｅｃ５２１またはＥｃ５２３と、Ｅｃ５２２とのエネルギー差が小さい場合、Ｏ
Ｓ層５２２の電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ
準位に電子が捕獲されることで、絶縁膜の界面に負の固定電荷が生じ、トランジスタのし
きい値電圧はプラス方向にシフトしてしまう。
従って、Ｅｃ５２１、およびＥｃ５２３と、Ｅｃ５２２とのエネルギー差を、それぞれ０
．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変
動が低減され、トランジスタの電気特性を良好なものとすることができるため、好ましい
。
また、ＯＳ層５２１、およびＯＳ層５２３のバンドギャップは、ＯＳ層５２２のバンドギ
ャップよりも広いほうが好ましい。
ＯＳ層５２１およびＯＳ層５２３には、例えば、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄをＯ
Ｓ層５２２よりも高い原子数比で含む材料を用いることができる。具体的には、当該原子
数比を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。前述の元
素は酸素と強く結合するため、酸素欠損が酸化物半導体に生じることを抑制する機能を有
する。すなわち、ＯＳ層５２１およびＯＳ層５２３は、ＯＳ層５２２よりも酸素欠損が生
じにくいということができる。
ＯＳ層５２１、ＯＳ層５２２、ＯＳ層５２３が、少なくともインジウム、亜鉛およびＭ（
Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）を含むＩｎ−Ｍ−Ｚｎ酸化物である場
合、ＯＳ層５２１をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、ＯＳ層５２２をＩ
ｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、ＯＳ層５２３をＩｎ：Ｍ：Ｚｎ＝ｘ３：
ｙ３：ｚ３［原子数比］とすると、ｙ１／ｘ１およびｙ３／ｘ３がｙ２／ｘ２よりも大き
くなることが好ましい。ｙ１／ｘ１およびｙ３／ｘ３はｙ２／ｘ２よりも１．５倍以上、
好ましくは２倍以上、さらに好ましくは３倍以上とする。このとき、ＯＳ層５２２におい
て、ｙ２がｘ２以上であるとトランジスタの電気特性を安定させることができる。ただし
、ｙ２がｘ２の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため
、ｙ２はｘ２の３倍未満であることが好ましい。
このような条件を満たすＩｎ−Ｍ−Ｚｎ酸化物膜は、上述した金属元素の原子数比を満た
すＩｎ−Ｍ−Ｚｎ酸化物のターゲットを用いることで形成することができる。
ＯＳ層５２１およびＯＳ層５２３のＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は
、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％よりも高く、さら
に好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％よりも高くする。
また、ＯＳ層５２２のＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、好ましくは
Ｉｎが２５ａｔｏｍｉｃ％よりも高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくは
Ｉｎが３４ａｔｏｍｉｃ％よりも高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
また、ＯＳ層５２１およびＯＳ層５２３の少なくとも一方が、インジウムを含まなくても
構わない場合がある。例えば、ＯＳ層５２１および／またはＯＳ層５２３を酸化ガリウム
膜で形成することができる。
ＯＳ層５２１およびＯＳ層５２３の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎ
ｍ以上５０ｎｍ以下とする。また、ＯＳ層５２２の厚さは、３ｎｍ以上２００ｎｍ以下、
好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする
。また、ＯＳ層５２３は、ＯＳ層５２１およびＯＳ層５２２よりも薄いことが好ましい。
なお、酸化物半導体をチャネルとするＯＳトランジスタに安定した電気特性を付与するに
は、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性または実質的に真性にす
ることが有効である。ここで、実質的に真性とは、酸化物半導体のキャリア密度が、１×
１０１７／ｃｍ３未満であること、好ましくは１×１０１５／ｃｍ３未満であること、さ
らに好ましくは１×１０１３／ｃｍ３未満であることを指す。
また、酸化物半導体において、水素、窒素、炭素、シリコン、および主成分以外の金属元
素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度
を増大させてしまう。また、シリコンは酸化物半導体中で不純物準位の形成に寄与する。
当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。し
たがって、ＯＳ層５２１、ＯＳ層５２２およびＯＳ層５２３の層中や、それぞれの界面に
おいて不純物濃度を低減させることが好ましい。
酸化物半導体を真性または実質的に真性とするためには、ＳＩＭＳ分析において、例えば
、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、シリコ
ン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃ
ｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。また、水素濃
度は、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域にお
いて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ
３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１
０１８ａｔｏｍｓ／ｃｍ３以下とする。また、窒素濃度は、例えば、酸化物半導体のある
深さにおいて、または、酸化物半導体のある領域において、５×１０１９ａｔｏｍｓ／ｃ
ｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１
８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とす
る。
また、酸化物半導体が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化物半
導体の結晶性を低下させることがある。酸化物半導体の結晶性を低下させないためには、
例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、
シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍ
ｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有
していればよい。また、例えば、酸化物半導体のある深さにおいて、または、酸化物半導
体のある領域において、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５
×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３
未満とする部分を有していればよい。
また、上述のように高純度化された酸化物半導体をチャネル形成領域に用いたトランジス
タのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５Ｖ
、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅で規格化したオフ電流を
数ｙＡ／μｍから数ｚＡ／μｍにまで低減することが可能となる。
＜酸化物半導体の結晶構造＞
以下に、ＯＳ層５２０を構成する酸化物半導体の構造について説明する。
本明細書において、”平行”とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、”略平
行”とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。ま
た、”垂直”とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。また、”略垂直”とは、二
つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体に分けられる
。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃ
ｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導
体、微結晶酸化物半導体などがある。
（ＣＡＡＣ−ＯＳ）
ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌ
ｓ）を有する酸化物半導体と呼ぶこともできる。ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の
結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像および回折パターンの複合解析像（高
分解能ＴＥＭ像ともいう。）を観察すると、複数の結晶部を確認することができる。一方
、高分解能ＴＥＭ像では結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともい
う。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因
する電子移動度の低下が起こりにくいといえる。
試料面と略平行な方向から、ＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を観察すると、結
晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層の配列
は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映し
ており、ＣＡＡＣ−ＯＳの被形成面または上面と平行に配列する。
一方、試料面と略垂直な方向から、ＣＡＡＣ−ＯＳの平面の高分解能ＴＥＭ像を観察する
と、結晶部において、金属原子が三角形状または六角形状に配列していることを確認でき
る。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−
ＯＳについて説明する。例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、
ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、回折角（２θ）が３１°近傍にピ
ークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属
されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面
に略垂直な方向を向いていることが確認できる。
ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍の
ピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピ
ークは、ＣＡＡＣ−ＯＳ中の一部にｃ軸配向性を有さない結晶が含まれることを示してい
る。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、
２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠陥として
は、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、ＣＡＡＣ−Ｏ
Ｓは、不純物濃度の低い酸化物半導体ということもできる。また、ＣＡＡＣ−ＯＳは、酸
素欠損の少ない酸化物半導体ということもできる。
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源とな
る場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水
素を捕獲することによってキャリア発生源となる場合がある。不純物は、酸化物半導体の
主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコ
ンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物
半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因と
なる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（また
は分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因と
なる。
また、欠陥準位密度の低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低くす
ることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸
化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、
高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡＡ
Ｃ−ＯＳを用いたトランジスタは、しきい値電圧が負電圧である電気特性（ノーマリーオ
ンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な酸化
物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲された
電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがあ
る。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジス
タは、電気特性が不安定となる場合がある。一方、ＣＡＡＣ−ＯＳを用いたトランジスタ
は、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
また、ＣＡＡＣ−ＯＳは欠陥準位密度が低いため、光の照射によって欠陥準位に捕獲され
るキャリアは少なくなる。したがって、ＣＡＡＣ−ＯＳを用いたＯＳトランジスタは、可
視光や紫外光の照射による電気特性の変動が小さい。
（微結晶酸化物半導体）
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域
と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含
まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさで
あることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶
であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体を、ｎｃ−ＯＳ
（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ
。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合が
ある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性が
ある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なる結晶
部間で結晶方位に規則性が見られない。そのため、配向性が見られない。したがって、ｎ
ｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。例
えば、ｎｃ−ＯＳに対し、結晶部よりも大きい径のＸ線を用いたＸＲＤで構造解析を行う
と、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。
また、ｎｃ−ＯＳに対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子
線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような
回折パターンが観測される。一方、ｎｃ−ＯＳに対し、結晶部の大きさと近いか結晶部よ
り小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測され
る。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に
）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポット
が観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−
ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ
）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ
は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡ
Ｃ−ＯＳと比べて欠陥準位密度が高くなる。
（非晶質酸化物半導体）
非晶質酸化物半導体は原子配列が不規則であり、結晶部を有さない酸化物半導体である。
石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。非
晶質酸化物半導体に対し、ＸＲＤによって構造解析を行う場合、ｏｕｔ−ｏｆ−ｐｌａｎ
ｅ法による構造解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導
体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体
に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測さ
れる。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有
さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕ
ｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離まで
秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。したが
って、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非晶
質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化物
半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから、
例えば、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを、非晶質酸化物半導体または完全な非晶質酸
化物半導体と呼ぶことはできない。
＜非晶質ライク酸化物半導体＞
酸化物半導体、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する場合がある。その
ような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ Ｏ
Ｓ：ａ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
ａ−ｌｉｋｅ ＯＳの高分解能ＴＥＭ像を観察すると、鬆（ボイドともいう。）が確認さ
れる場合がある。また、高分解能ＴＥＭ像に、明確に結晶部を確認することのできる領域
と、結晶部を確認することのできない領域と、が存在する。鬆を有するため、ａ−ｌｉｋ
ｅ ＯＳは、不安定な構造である。そのため、ａ−ｌｉｋｅ ＯＳは、電子照射によって
結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照
射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳ
およびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
ａ−ｌｉｋｅ ＯＳおよびｎｃ−ＯＳの結晶部の大きさの計測は、高分解能ＴＥＭ像を用
いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、Ｉｎ−Ｏ層
の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−
Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なっ
た構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子面間隔
（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められ
ている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０．２８
ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺｎＯ４
の結晶のａ−ｂ面に対応する。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べ
て密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶
の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ
−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶
の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱
面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よっ
て、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また
、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３
未満となる。
同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶
を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることが
できる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合
に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の
単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。酸
化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、微結晶酸化物半導体
、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜基板＞
基板５１０は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成された
基板であってもよい。この場合、ＯＳトランジスタ５０１の導電層５３０、導電層５４１
、および導電層５４２の一つは、上記の他のデバイスと電気的に接続されていてもよい。
＜下地絶縁膜＞
絶縁層５１１は、基板５１０からの不純物の拡散を防止する役割を有する。絶縁層５１２
はＯＳ層５２０に酸素を供給する役割を有することが好ましい。したがって、絶縁層５１
２は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含む絶縁膜
であることがより好ましい。例えば、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ
Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）において、膜の表面温度が１００℃以
上７００℃以下、または１００℃以上５００℃以下の範囲における酸素分子の放出量が１
．０×１０１８［分子／ｃｍ３］以上である膜とする。基板５１０が他のデバイスが形成
された基板である場合、絶縁層５１１は、表面が平坦になるようにＣＭＰ（Ｃｈｅｍｉｃ
ａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ま
しい。
絶縁層５１１、５１２は、酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム
、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ゲルマニウ
ム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウ
ムおよび酸化タンタル、窒化シリコン、窒化酸化シリコン、窒化酸化アルミニウムなどの
絶縁材料、またはこれらの混合材料を用いて形成することができる。なお、本明細書にお
いて、酸化窒化物とは、窒素よりも酸素の含有量が多い材料であり、窒化酸化物とは、酸
素よりも窒素の含有量が多い材料である。
＜ゲート電極＞
導電層５３０は、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、
アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケ
ル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）
、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、ストロンチウム（Ｓｒ）、白金（Ｐｔ）の
低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物で形成する
ことが好ましい。
また、導電層５３０は、一層構造でも、二層以上の積層構造としてもよい。例えば、シリ
コンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造
、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積
層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層す
る二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチ
タン膜を形成する三層構造、Ｃｕ−Ｍｎ合金膜の単層構造、Ｃｕ−Ｍｎ合金膜上にＣｕ膜
を積層する二層構造、Ｃｕ−Ｍｎ合金膜上にＣｕ膜を積層し、さらにその上にＣｕ−Ｍｎ
合金膜を積層する三層構造等がある。特にＣｕ−Ｍｎ合金膜は、電気抵抗が低く、且つ、
酸素を含む絶縁膜との界面に酸化マンガンを形成し、Ｃｕの拡散を防ぐことができるため
好ましい。
また、導電層５３０には、インジウム錫酸化物、酸化タングステンを含むインジウム酸化
物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物
、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加し
たインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上
記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
＜ゲート絶縁層＞
絶縁層５１３は、単層構造または積層構造の絶縁膜で形成される。絶縁層５１３には、酸
化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコ
ン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニ
ウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む
絶縁膜を用いることができる。また、絶縁層５１３は上記材料の積層であってもよい。な
お、絶縁層５１３に、ランタン（Ｌａ）、窒素、ジルコニウム（Ｚｒ）などを、不純物と
して含んでいてもよい。また、絶縁層５１１も絶縁層５１３と同様に形成することができ
る。絶縁層５１３は、例えば、酸素、窒素、シリコン、ハフニウムなどを有する。具体的
には、酸化ハフニウム、および酸化シリコンまたは酸化窒化シリコンを含むと好ましい。
酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがっ
て、酸化シリコンを用いた場合と比べて絶縁層５１３の膜厚を大きくできるため、トンネ
ル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトランジス
タを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を
有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいト
ランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。
結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様
は、これらに限定されない。
＜ソース電極、ドレイン電極、バックゲート電極＞
導電層５４１、導電層５４２および導電層５３１は、導電層５３０と同様に作製すること
ができる。Ｃｕ−Ｍｎ合金膜は、電気抵抗が低く、且つ、ＯＳ層５２０との界面に酸化マ
ンガンを形成し、Ｃｕの拡散を防ぐことができるため、導電層５４１、導電層５４２に用
いることが好ましい。
＜保護絶縁膜＞
絶縁層５１４は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングで
きる機能を有することが好ましい。このような絶縁層５１４を設けることで、ＯＳ層５２
０からの酸素の外部への拡散と、外部からＯＳ層５２０への水素、水等の入り込みを防ぐ
ことができる。絶縁層５１４としては、例えば、窒化物絶縁膜を用いることができる。該
窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化
アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブ
ロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果
を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸
化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒
化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフ
ニウム等がある。
酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過さ
せない遮断効果が高いので絶縁層５１４に適用するのに好ましい。したがって、酸化アル
ミニウム膜は、トランジスタの作製工程中および作製後において、トランジスタの電気特
性の変動要因となる水素、水分などの不純物のＯＳ層５２０への混入防止、ＯＳ層５２０
を構成する主成分材料である酸素の酸化物半導体からの放出防止、絶縁層５１２からの酸
素の不必要な放出防止の効果を有する保護膜として用いることに適している。また、酸化
アルミニウム膜に含まれる酸素を酸化物半導体中に拡散させることもできる。
＜層間絶縁膜＞
また、絶縁層５１４上には絶縁層５１５が形成されていることが好ましい。絶縁層５１５
は単層構造または積層構造の絶縁膜で形成することができる。当該絶縁膜には、酸化マグ
ネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガ
リウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化
ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができ
る。
＜＜成膜方法＞＞
半導体装置を構成する絶縁膜、導電膜、半導体膜等の成膜方法としては、スパッタ法や、
プラズマＣＶＤ法が代表的である。その他の方法、例えば、熱ＣＶＤ法により形成するこ
と可能である。熱ＣＶＤ法として、例えば、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ
Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌ
ａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を使用することができる。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。熱ＣＶＤ法は、チャンバー内を大気圧または減圧
下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応さ
せて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順
次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。
例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り換えて２種類以上
の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原
料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第
２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキ
ャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよ
い。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後
、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の単原
子層を成膜し、後から導入される第２の原料ガスと反応して、第２の単原子層が第１の単
原子層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さにな
るまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の
厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調
節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された
導電膜や半導体膜を形成することができ、例えば、ＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜
する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる
。なお、トリメチルインジウムの化学式は、（ＣＨ３）３Ｉｎである。また、トリメチル
ガリウムの化学式は、（ＣＨ３）３Ｇａである。また、ジメチル亜鉛の化学式は、（ＣＨ
３）２Ｚｎである。また、これらの組み合わせに限定されず、トリメチルガリウムに代え
てトリエチルガリウム（化学式（Ｃ２Ｈ５）３Ｇａ）を用いることもでき、ジメチル亜鉛
に代えてジエチル亜鉛（化学式（Ｃ２Ｈ５）２Ｚｎ）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６
ガスとＨ２ガスを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ
４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎＧａＺｎＯＸ（Ｘ
＞０）膜を成膜する場合には、（ＣＨ３）３ＩｎガスとＯ３ガスを順次繰り返し導入して
ＩｎＯ２層を形成し、その後、（ＣＨ３）３ＧａガスとＯ３ガスを用いてＧａＯ層を形成
し、更にその後（ＣＨ３）２ＺｎガスとＯ３ガスを用いてＺｎＯ層を形成する。なお、こ
れらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎＧａＯ２層やＩｎ
ＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物層を形成して
もよい。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガ
スを用いてもよいが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、（ＣＨ３）３
Ｉｎガスにかえて、（Ｃ２Ｈ５）３Ｉｎガスを用いてもよい。また、（ＣＨ３）３Ｇａガ
スにかえて、（Ｃ２Ｈ５）３Ｇａガスを用いてもよい。また、（ＣＨ３）２Ｚｎガスを用
いてもよい。
（実施の形態３）
本実施の形態では、半導体装置のデバイス構造について説明する。実施の形態１で述べた
ように、半導体装置をＳｉトランジスタとＯＳトランジスタとで構成することが可能であ
る。このような構成例においては、ＳｉトランジスタとＯＳトランジスタを積層すること
で、半導体装置を小型化することが可能である。図１７を参照して、このような積層構造
を有する半導体装置の構成例について説明する。
半導体装置の一例として、図４Ａに示すＰＵ２１のデバイス構造について説明する。図１
７には、回路ＲＴＣ１０のトランジスタＭＷ１、トランジスタＭＡ１、トランジスタＭＲ
１および容量素子ＣＢ１を代表的に示している。区間ａ１−ａ２にはトランジスタＭＷ１
およびトランジスタＭＡ２のチャネル長方向の断面構造が示され、区間ｃ１−ｃ２には、
トランジスタＭＷ１のチャネル幅方向の断面構造が示されている。
図１７において、符号及びハッチングパターンが与えられていない領域は絶縁体で構成さ
れた領域を表している。当該領域は、酸化アルミニウム、窒化酸化アルミニウム、酸化マ
グネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化
ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸
化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体で形成
することができる。また、当該領域には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹
脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いることもできる
。
＜トランジスタＭＡ１、ＭＲ１＞
ここでは、トランジスタＭＡ１、ＭＲ１はプレーナ型の電界効果トランジスタとしている
。トランジスタＭＡ１、ＭＲ１は、単結晶シリコン層を有するＳＯＩ型半導体基板から作
製されている。基板４００は、単結晶シリコン層を支持する基板（例えば、単結晶シリコ
ン基板）である。絶縁層４０１は、単結晶シリコン層と基板４００を絶縁分離するための
埋め込み酸化物層（ＢＯＸ層）である。もちろん、トランジスタＭＡ１等のＳｉトランジ
スタを、バルク型の単結晶シリコン基板から作製することも可能である。また、トランジ
スタＭＡ１、ＭＲ１のデバイス構造は図１７の例に限定されるものではない。例えば、半
導体基板の凸部を利用して作成される３Ｄトランジスタ（フィン型、トライゲート型など
）とすることが可能である。導電体４２０、４２１は、それぞれ、トランジスタＭＡ１、
ＭＲ１のゲート電極として機能する領域を有する。導電体４２０、４２１の側面には、絶
縁層４２２、４２３が形成されている。導電体４２０、４２１、絶縁層４２２、４２３を
不純物添加用のマスクに用いることで、Ｓｉ層４１０に、チャネル領域、および不純物領
域が自己整合的に形成されている。トランジスタＭＡ１、ＭＲ１は、絶縁層４０２に覆わ
れている。
＜トランジスタＭＷ１＞
トランジスタＭＷ１はＯＳトランジスタ５０４と同様のデバイス構造を有している。トラ
ンジスタＭＷ１のデバイス構造は、これに限定されるものではない。
トランジスタＭＷ１は、絶縁層４０３上に形成されている。トランジスタＭＷ１は、チャ
ネル領域を含むＯＳ層４３０、導電体４３６、導電体４３７、導電体４３８、ゲート絶縁
層４３９を有する。トランジスタＭＷ１は絶縁層４０４および絶縁層４０５に覆われてい
る。トランジスタＭＷ１のＯＳ層４３０は、ＯＳトランジスタ５０４（図１３）と同様の
３層構造であり、ＯＳ層４３１−４３３とでなる。導電体４３６は、トランジスタＭＷ１
のゲート電極として機能する領域を有する。導電体４３７および導電体４３８は、それぞ
れ、トランジスタＭＷ１のソース電極またはドレイン電極として機能する。
トランジスタＭＷ１の下地絶縁層となる絶縁層４０３は、下層から、ＯＳ層４３０に水素
の拡散を防止する効果を有するような絶縁体で形成することが好ましい。これは、Ｓｉト
ランジスタでは、水素によりＳｉ層中のシリコンのダングリングボンドを終端して、信頼
性を向上させる効果がある。これに対して、上述したように、ＯＳトランジスタでは、水
素はＯＳ層に対しては、信頼性を低下させる不純物となる。よって、絶縁層４０３により
、下層に水素を閉じ込め、かつ下層から上層に水素が拡散することを防ぐことで、トラン
ジスタＭＡ１（Ｓｉトランジスタ）およびトランジスタＭＷ１（ＯＳトランジスタ）双方
の信頼性を向上させることができる。絶縁層４０３としては、例えば酸化アルミニウム、
酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化
イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（Ｙ
ＳＺ）等を用いることができる。特に、酸化アルミニウム膜は、水素、水分などの不純物
および酸素の双方に対して膜を透過させない遮断（ブロッキング）効果が高いので、下地
絶縁層に好ましい。
＜容量素子ＣＢ１＞
導電体４６１および導電体４６２が誘電体を介して重なっている領域が容量素子ＣＢ１と
して機能する。また、導電体４６１は、配線ＲＷＬとして機能する領域を有する。導電体
４６２は、導電体４６３―４６６により、トランジスタＭＡ１のゲート電極（導電体４２
０）と電気的に接続されている。
（実施の形態４）
本実施の形態では、半導体装置の一例として、電子部品、及び電子部品を具備する電子機
器等について説明する。
＜＜電子部品の作製方法例＞＞
図１８Ａは、電子部品の作製方法例を示すフローチャートである。電子部品は、半導体パ
ッケージ、またはＩＣ用パッケージともいう。この電子部品は、端子取り出し方向や、端
子の形状に応じて、複数の規格や名称が存在する。そこで、本実施の形態では、その一例
について説明することにする。
トランジスタで構成される半導体装置は、組み立て工程（後工程）を経て、プリント基板
に脱着可能な部品が複数合わさることで完成する。後工程については、図１８Ａに示す各
工程を経ることで完成させることができる。具体的には、前工程で得られる素子基板が完
成（ステップＳ３１）した後、基板の裏面を研削する（ステップＳ３２）。この段階で基
板を薄膜化することで、前工程での基板の反り等を低減し、部品としての小型化を図る。
基板の裏面を研削して、基板を複数のチップに分離するダイシング工程を行う。そして、
分離したチップを個々にピックアップしてリードフレーム上に搭載し接合する、ダイボン
ディング工程を行う（ステップＳ３３）。このダイボンディング工程におけるチップとリ
ードフレームとの接着は、樹脂による接着や、テープによる接着等、適宜製品に応じて適
した方法を選択する。なお、ダイボンディング工程は、インターポーザ上に搭載し接合し
てもよい。
次いでリードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的
に接続する、ワイヤーボンディングを行う（ステップＳ３４）。金属の細線には、銀線や
金線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウ
ェッジボンディングを用いることができる。
ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施
される（ステップＳ３５）。モールド工程を行うことで電子部品の内部が樹脂で充填され
、機械的な外力による内蔵される回路部やワイヤーに対する損傷を低減することができ、
また水分や埃による特性の劣化を低減することができる。
次いでリードフレームのリードをメッキ処理する。そしてリードを切断及び成形加工する
（ステップＳ３６）。このめっき処理によりリードの錆を防止し、後にプリント基板に実
装する際のはんだ付けをより確実に行うことができる。
次いでパッケージの表面に印字処理（マーキング）を施す（ステップＳ３７）。そして最
終的な検査工程（ステップＳ３８）を経て電子部品が完成する（ステップＳ３９）。
以上説明した電子部品は、上述の実施の形態で説明した半導体装置を含む構成とすること
ができる。そのため、消費電力の低減、及び小型化が図られた電子部品を実現することが
できる。
完成した電子部品の斜視模式図を図１８Ｂに示す。図１８Ｂには、電子部品の一例として
、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の斜視模式図を示している。図１８Ｂ
に示すように、電子部品７００は、リード７０１及び回路部７０３を有する。電子部品７
００は、例えばプリント基板７０２に実装される。このような電子部品７００が複数組み
合わされて、それぞれがプリント基板７０２上で電気的に接続されることで電子機器の内
部に搭載することができる。完成した回路基板７０４は、電子機器等の内部に設けられる
。例えば、電子部品７００は、データを記憶するランダムアクセスメモリ、および、ＭＣ
Ｕ（マイクロコントローラユニット）やＲＦＩＤタグ、等の各種の処理を実行するプロセ
ッシングユニットとして用いることができる。
よって、電子部品７００は、デジタル信号処理、ソフトウェア無線、アビオニクス（通信
機器、航法システム、自動操縦装置、飛行管理システム等の航空に関する電子機器）、Ａ
ＳＩＣのプロトタイピング、医療用画像処理、音声認識、暗号、バイオインフォマティク
ス（生物情報科学）、機械装置のエミュレータ、および電波天文学における電波望遠鏡等
、幅広い分野の電子機器の電子部品（ＩＣチップ）に適用することが可能である。このよ
うな電子機器としては、表示機器、パーソナルコンピュータ（ＰＣ）、記録媒体を備えた
画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の
記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）を挙げることがで
きる。その他に、本発明の一形態に係る電子部品を用いることができる電子機器として、
携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、カメラ（ビデオカメ
ラ、デジタルスチルカメラ等）、ウエアラブル型表示装置または端末（ヘッドマウント型
、ゴーグル型、眼鏡型、腕章型、ブレスレッド型、ネックレス型等）、ナビゲーションシ
ステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、
ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販
売機などが挙げられる。これら電子機器の具体例を図１９に示す。
＜＜電子機器＞＞
図１９Ａ−図１９Ｆは、表示部を備え、またバッテリーで駆動される電子機器の例である
。
図１９Ａに示す携帯型ゲーム機９００は、筐体９０１、筐体９０２、表示部９０３、表示
部９０４、マイクロホン９０５、スピーカー９０６、操作キー９０７等を有する。表示部
９０３は、入力装置としてタッチスクリーンが設けられており、スタイラス９０８等によ
り操作可能となっている。
図１９Ｂに示す情報端末９１０は、筐体９１１に、表示部９１２、マイク９１７、スピー
カー部９１４、カメラ９１３、外部接続部９１６、および操作用のボタン９１５等を有す
る。表示部９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備
える。情報端末９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、
タブレット型ＰＣ、電子書籍端末等として用いることができる。
図１９Ｃに示すノート型ＰＣ９２０は、筐体９２１、表示部９２２、キーボード９２３、
およびポインティングデバイス９２４等を有する。
図１９Ｄに示すビデオカメラ９４０は、筐体９４１、筐体９４２、表示部９４３、操作キ
ー９４４、レンズ９４５、および接続部９４６等を有する。操作キー９４４およびレンズ
９４５は筐体９４１に設けられており、表示部９４３は筐体９４２に設けられている。そ
して、筐体９４１と筐体９４２は、接続部９４６により接続されており、筐体９４１と筐
体９４２の間の角度は、接続部９４６により変えることが可能な構造となっている。筐体
９４１に対する筐体９４２の角度によって、表示部９４３に表示される画像の向きの変更
や、画像の表示／非表示の切り換えを行うことができる。
図１９Ｅにバングル型の情報端末の一例を示す。情報端末９５０は、筐体９５１、および
表示部９５２等を有する。表示部９５２は、曲面を有する筐体９５１に支持されている。
表示部９５２には、可撓性基板が用いられた表示パネルを備えているため、フレキシブル
かつ軽くて使い勝手の良い情報端末９５０を提供することができる。
図１９Ｆに腕時計型の情報端末の一例を示す。情報端末９６０は、筐体９６１、表示部９
６２、バンド９６３、バックル９６４、操作ボタン９６５、入出力端子９６６などを備え
る。情報端末９６０は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インター
ネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる
。
表示部９６２の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる
。また、表示部９６２はタッチセンサを備え、指やスタイラスなどで画面に触れることで
操作することができる。例えば、表示部９６２に表示されたアイコン９６７に触れること
で、アプリケーションを起動することができる。操作ボタン９６５は、時刻設定のほか、
電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電
力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末９
６０に組み込まれたオペレーティングシステムにより、操作ボタン９６５の機能を設定す
ることもできる。
また、情報端末９６０は、通信規格に準拠する近距離無線通信を実行することが可能であ
る。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通
話することもできる。また、情報端末９６０は入出力端子９６６を備え、他の情報端末と
コネクターを介して直接データのやりとりを行うことができる。また入出力端子９６６を
介して充電を行うこともできる。なお、充電動作は入出力端子９６６を介さずに無線給電
により行ってもよい。
図１９Ｇに家庭用電気製品の一例として電気冷凍冷蔵庫を示す。電気冷凍冷蔵庫９７０は
、筐体９７１、冷蔵室用扉９７２、および冷凍室用扉９７３等を有する。
図１９Ｈは、自動車の構成の一例を示す外観図である。自動車９８０は、車体９８１、車
輪９８２、ダッシュボード９８３、およびライト９８４等を有する。
本実施の形態に示す電子機器には、上掲の実施の形態に係る半導体装置を有する電子部品
が搭載されている。よって、消費電力の低減された、または安定して動作が可能な電子機
器を提供することが可能になる。
実施の形態１では、ＯＳトランジスタと容量素子を有する保持回路をバックアップ回路に
設けることで、半導体装置の通常動作に与えるオーバーヘッドを少なくして、処理装置の
リーク電流を効率よく削減できることを説明した。図４Ａに示すキャッシュを搭載した処
理装置２１を試作して、そのことを実証した。
＜＜処理装置（試作チップ）＞＞
ＣＰＵコアとキャッシュを混載した処理装置を試作した。本処理装置のチップはＳＯＩ型
の単結晶シリコンウエハに作製した。ＯＳトランジスタの酸化物半導体層は、ＣＡＡＣ−
ＯＳで形成した。ＣＡＡＣ−ＯＳはスパッタリング装置で成膜したＩｎ−Ｇａ−Ｚｎ酸化
物である。表１に示されている”ＣＡＡＣ―ＩＧＺＯ”は、ＣＡＡＣ構造を有するＩｎ―
Ｇａ−Ｚｎ酸化物を表している。本処理装置のテクノロジーノードは、ＣＡＡＣ−ＩＧＺ
Ｏトランジスタが６０ｎｍであり、Ｓｉトランジスタは１８０ｎｍである。以下に本処理
装置の仕様を示す。
図２０に試作した処理装置（チップ）の光学顕微鏡写真を示す。図２１Ａに試作したプロ
セッサのブロック図を示す。ＣＰＵコアは、ＡＲＭ社製のＣｏｒｔｅｘ−Ｍ０（Ｄｅｓｉ
ｇｎ ｓｔａｒｔ ｅｄｉｔｉｏｎ）である（Ｃｏｒｔｅｘ−Ｍ０は登録商標である。）
。キャッシュは、４ＫｂｙｔｅのＳＲＡＭである。図２１Ａに示すように本処理装置は、
ＣＰＵコア（以下、Ｍ０コアと呼ぶ。）、ＳＲＡＭ、バスインターフェース（Ｂｕｓ Ｉ
／Ｆ）、クロック制御回路、パワースイッチ、電源管理装置（ＰＭＵ）、レベルシフタ（
ＬＳ）、アイソレータを有する。レベルシフタは、ＯＳトランジスタの制御信号の電位レ
ベルを調節する。本処理装置には、外部から参照クロック信号（３０ＭＨｚ）、割り込み
信号が入力される。ＶＤＤ（１．８Ｖ）、ＩＧＺＯ＿ＶＤＤ（２．５Ｖ）は外部から入力
される高電源電位である。
［フリップフロップ回路］
Ｍ０コア内の全てのフリップフロップ回路（８４１ｂｉｔ）は、図６に示す記憶回路１０
０と同様の回路構成であり、バックアップ回路付きフリップフロップ回路である。図２１
Ｂに示すように、バックアップ回路の一部はＳｉトランジスタで構成されており、フリッ
プフロップ回路と同じ層に形成されている。ＣＡＡＣ−ＩＧＺＯトランジスタはフリップ
フロップ回路に積層されている。表２に試作したフリップフロップ回路の仕様を示す。Ｌ
はチャネル長であり、Ｗはチャネル幅であり、ｔＥＯＸは、等価酸化膜厚である。
ＳＲＡＭの全てのメモリセルにＣＡＡＣ−ＩＧＺＯトランジスタを用いたバックアップ回
路が実装されている。メモリセル１ｂｉｔにつき２個のＣＡＡＣ−ＩＧＺＯトランジスタ
を使用しているため、６５５３６個のＣＡＡＣ−ＩＧＺＯトランジスタが実装されている
。図２１Ｃに示すように、メモリセルのバックアップ回路はＣＡＡＣ−ＩＧＺＯトランジ
スタと保持容量のみで構成されるため、メモリセル上にすべて積層されている。
Ｍ０コアとＳＲＡＭ、バスインターフェースにはパワースイッチを設けてパワーゲーティ
ングを可能とした。フリップフロップ回路およびＳＲＡＭのそれぞれのバックアップ回路
の制御、およびパワースイッチの制御はＰＭＵが行う。論理回路の電源電位ＶＤＤは１．
８Ｖであり、ＣＡＡＣ−ＩＧＺＯトランジスタのゲートに印加する高レベルの電位は２．
５Ｖ（ＶＤＤ＿ＩＧＺＯ）である。高レベル電位は、バックアップ回路にデータを書き込
む際にＣＡＡＣ−ＩＧＺＯトランジスタの閾値電圧による電圧降下を補償するために用い
られている。また、ＣＡＡＣ−ＩＧＺＯトランジスタを非導通状態にするためにゲートに
印加する電位は−１Ｖであり、オフ電流を調整している。
＜＜バックアップ回路付きＳＲＡＭ＞＞
図２２はＳＲＡＭメモリセルの構成を説明する図である。図２２Ａはメモリセルの回路図
であり、図２２Ｂはメモリセルのレイアウト図であり、図２２Ｃはメモリセルの積層構造
を模式的に示す図である。
ＳＲＡＭメモリセルに実装したバックアップ回路は２つのＣＡＡＣ−ＩＧＺＯトランジス
タと２つの保持容量で構成されている。バックアップ回路はインバータループに接続され
ている。Ｓｉトランジスタのメモリセルの上部にＣＡＡＣ−ＩＧＺＯトランジスタと保持
容量が形成されている。図２２ＢのＯＳトランジスタ／容量層において、丸で囲まれてい
る領域の中央にＣＡＡＣ−ＩＧＺＯトランジスタが配置されており、その他の領域に保持
容量が掲載されている。ＯＳトランジスタ／容量層上に配線層が形成されている。図２２
Ｂは、バックアップ回路の追加によって、メモリセルのレイアウト面積は増加しないこと
を示している。表３に試作したＳＲＡＭメモリセルの仕様を示す。
＜ＳＲＡＭモジュール＞
図２３にＳＲＡＭモジュールのブロック図を示す。ＳＲＡＭモジュール（単に、ＳＲＡＭ
と呼ぶ場合もある。）は、メモリアレイ、周辺回路、レベルシフタを有する。メモリアレ
イは、４つのサブアレイ（１２８行×６４列）で構成されている。図２３に示すように、
周辺回路は、コントロールロジック回路、行デコーダ、ワード線ドライバ、列デコーダ、
プリチャージ及びイコライズ回路、センスアンプ、書き込みドライバ、および、出力ドラ
イバを有する。ＡＤＤＲはアドレス信号であり、ＷＤＡＴＡはメモリアレイに書き込むデ
ータ信号であり、ＲＤＡＴＡはメモリアレイから読み出したデータ信号である。ＣＥ、Ｇ
Ｗ、およびＢＷは、コントロールロジック回路が処理するコマンド信号である。信号ＰＳ
Ｗ＿ＰＥＲＩは、周辺回路用パワースイッチおよびレベルシフタ用パワースイッチの制御
信号であり、信号ＰＳＷ＿ＭＥＭはメモリアレイ用パワースイッチの制御信号である。Ｐ
ＭＵは信号ＰＳＷ＿ＰＥＲＩおよび信号ＰＳＷ＿ＭＥＭを生成する。また、本処理装置の
パワースイッチは、制御信号（信号ＰＳＷ＿ＰＥＲＩ、信号ＰＳＷ＿ＭＥＭ）が低レベル
の場合、電源を供給し、高レベルの場合電源を遮断する。
ＳＲＡＭの電源ドメインは３つあり、それぞれに対応して、パワースイッチが設けられて
いる。本処理装置では、コースグレイン方式のヘッダータイプのパワースイッチ用いてい
る。周辺回路、メモリアレイの高電源電位は、それぞれ、ＳＲＡＭ＿ＶＤＤＤ（１．８Ｖ
）、ＳＲＡＭ＿ＶＤＤＭ（１．８Ｖ）である。レベルシフタの電源電位は、ＳＲＡＭ＿Ｖ
ＤＤＨ（２．５Ｖ）、およびＳＲＡＭ＿ＶＤＤＬ（−１Ｖ）である。レベルシフタは、Ｐ
ＭＵから入力される信号ＯＳＳの電位レベルを変更する。
図２４および図２５は、ＳＲＡＭモジュールのパワーゲーティング動作のタイミングチャ
ートである。図２４はパワーゲーティングにより電源を遮断する動作を示し、図２５は、
電源遮断状態から通常状態に復帰する動作を示している。
図９を参照して説明したように、メモリアレイのデータの退避および復帰動作は、ＣＡＡ
Ｃ−ＩＧＺＯトランジスタのゲート信号（ＯＳＳ）を制御するだけである。バックアップ
回路にデータを格納した後は直ちに電源を遮断することができる。ＰＭＵはパワースイッ
チの動作、および信号ＯＳＳを制御する。信号ＯＳＳが高レベルの間にバックアップ回路
の保持容量が充電または放電されるため、データ退避の時間は、主に、ＣＡＡＣ−ＩＧＺ
Ｏトランジスタの電気特性と保持容量の静電容量とによって決まる。
データ復帰の時間は、電源線が安定するまでの時間と、バックアップ回路からメモリアレ
イにデータを書き戻す時間とを合わせたものとなる。通常動作に復帰するには、最初に、
メモリアレイ用および周辺回路用のパワースイッチをオンにし、そして、信号ＯＳＳを高
レベルにして、データを書き戻す。次に、信号ＯＳＳが高レベルの間にメモリセル用のパ
ワースイッチをオンにする。ＳＲＡＭ＿ＶＤＤＭを供給する電源線が安定することで、Ｓ
ＲＡＭは電源遮断の前の状態に戻る。電源線が安定するまでの時間は電源線に繋がる負荷
容量によって変わる。
ＳＲＡＭの退避と復帰に必要な最短時間を評価した。結果を図２６に示す。２クロックサ
イクル（約６６ｎ秒）でメモリアレイの全てのデータが退避された。電源オンから４クロ
ックサイクル（約１３２ｎ秒）で全てのデータが復帰された。データの復帰後は通常動作
が可能であった。温度が８５℃であり、電源電位ＶＤＤを１０％減少した条件で同様に評
価を行った。この条件でも退避と復帰に要する時間に変化はなかった。このように、試作
したＳＲＡＭは短時間で電源オフ状態から復帰することができるため、時間的に細粒度な
パワーゲーティングが可能となり、混載ＳＲＡＭとして非常に好適である。例えば、１６
ＫＢｙｔｅのメモリアレイを４ＫＢｙｔｅ毎にパワーゲーティングが可能なブロックに区
分する。このような構成にすることで、アクセスされていないブロックはパワーゲーティ
ングにより電源を遮断しておく。電源が遮断されているブロックは、必要になったときに
４クロックサイクルで復帰し使用することができる。ＳＲＡＭのビット数が大きくなるほ
どリーク電流が大きくなるため、ブロックごとに短時間でも休止状態にすることは、プロ
セッサの待機電力の削減に有効である。このように、本処理装置は、空間的に分割したパ
ワーゲーティングが可能であるので、待機電力だけでなく、通常動作時の消費電力を効果
的に削減することが可能である。
＜フリップフロップ回路＞
上掲の図７の動作方法を採用することで、退避および復帰時間を短縮した。通常動作時に
、バックアップ回路でデータ保持用の電荷をプリチャージしておくことで、退避時間を短
縮することができる。これはｎ型トランジスタの放電速度が充電速度よりも速いためであ
る。プリチャージ制御信号ＯＳＣが低レベル、ＣＡＡＣ−ＩＧＺＯトランジスタのゲート
制御信号ＯＳＧが高レベルであるときに、バックアップ回路の保持ノードＦＮは高レベル
に充電される。パワーゲーティング動作時にＯＳＣを高レベルにすると、フリップフロッ
プ回路のスレーブ側のデータによって保持ノードＦＮの電位が変化する。保持容量は、フ
リップフロップ回路のデータが”１”であればそのまま電荷を保持し、”０”であれば放
電される。その後ＯＳＧを低レベルにすることで退避動作が完了する。退避動作の完了後
、直ちに電源を遮断にすることが可能である。データの復帰はＳｉトランジスタによって
構成された読み出し回路（図６のＭＡ１、ＭＲ１）を動作させることで行われる。フリッ
プフロップ回路をリセットした後に信号ＯＳＲを高レベルにすることでフリップフロップ
回路のマスタ側へデータが復帰される。
フリップフロップ回路の退避と復帰の最短時間を評価した。図２７に結果を示す。ＳＲＡ
Ｍと同様に、フリップフロップ回路でも、２クロックサイクル（約６６ｎ秒）でデータが
退避された。データの復帰動作は、１クロックサイクルで完了することが可能である。デ
カップリング容量により電源線の立ち上がり時間が長くなっているため、パワースイッチ
がオンとなってから、通常動作が可能になるまでに、６クロックサイクルかかった。温度
が８５℃であり、電源電位ＶＤＤが１０％減少された条件で同様に評価を行った。Ｓｉト
ランジスタの特性の影響が大きいため、復帰時間が３クロックサイクル長くなった。
図２７に示すように、電源電位が立ち上がっている期間に、ＳＬＥＥＰ信号は高レベルに
なった。これは、電源遮断前の状態、ＳＬＥＥＰ信号を出力する命令を実行している状態
に、Ｍ０コアが復帰していることを示している。つまり、本処理装置は、バックアップ回
路付きのフリップフロップ回路を設けることで、パワーゲーティングが可能であることを
実証している。
図２７に示すように、休止状態で電源を遮断していると、Ｍ０コアの電源電位（ＣＯＲＥ
＿ＶＤＤ）の立ち上がりに比較的長い時間がかかる。そこで、ボルテージスケーリングを
行うことで、Ｍ０コアの復帰時間が短縮できるかを検証した。具体的には、休止状態では
、ＣＯＲＥ＿ＶＤＤを０Ｖまで下げずに０．７Ｖとし、この状態から電源の供給を再開す
る動作を検証した。この動作において、ＦＦでは、バックアップ回路にデータが退避され
た状態で、ボルテージスケーリング動作が行われる。０．７Ｖは実際の評価によって得た
値である。図２８に評価結果を示す。
図２８に示すように、０．７Ｖからであれば、ＣＯＲＥ＿ＶＤＤは１クロックサイクルで
立ち上がった。また、フリップフロップ回路は、パワースイッチをオンにしてから４クロ
ックサイクルで通常動作が可能である。図２９に示すように、フリップフロップ回路にバ
ックアップ機構が無い場合には１．３Ｖ以下になると内部のデータが消失した。そのため
、バックアップ機構が無い処理装置では、休止状態にＣＯＲＥ＿ＶＤＤを０．７Ｖまで電
圧を下げることはできない。本処理装置では、フリップフロップ回路が電源遮断状態でも
データを保持できるバックアップ回路を有しているので、休止状態でＣＯＲＥ＿ＶＤＤを
０．７Ｖに下げることが可能である。
図２９に、ＣＯＲＥ＿ＶＤＤに対するリーク電流の関係を示す。本処理装置においてＣＯ
ＲＥ＿ＶＤＤが０．７Ｖのときのリーク電流は、ＣＯＲＥ＿ＶＤＤが１．８Ｖのときの約
１／１０であり、ＣＯＲＥ＿ＶＤＤが１．３Ｖのときの約１／５となった。そのため、本
処理装置を休止してから短時間で復帰させるような場合には、休止状態でＣＯＲＥ＿ＶＤ
Ｄを０Ｖまで下げるパワーゲーティングではなく、ボルテージスケーリングによって０Ｖ
よりも高いＣＯＲＥ＿ＶＤＤを供給することで、復帰動作のオーバーヘッド時間を短くす
ることができる。実施の形態１で述べたように、パワーゲーティングとボルテージスケー
リングとを組み合わせることで、本処理装置を休止状態にする機会が増えるため、本処理
装置の消費電力をより効率よく削減することができる。
＜電力削減の評価＞
本処理装置の消費電力を評価した。図３０に評価プログラムによる本処理装置の動作を模
式的に示す。ＡｃｔｉｖｅモードとＳｌｅｅｐモードとが定期的に繰り返される。評価プ
ログラムでは、電源モードは電源オンモードと電源オフモードの２つである。ＷＦＩ（Ｍ
０コアがＳｌｅｅｐモードになる命令）を実行することでＭ０コアからＳＬＥＥＰ信号が
出力される。ＳＬＥＥＰ信号をトリガとしてＰＭＵが退避動作の制御を開始する。Ｍ０コ
アの復帰は外部からの割込み信号を使用する。割り込み信号をトリガとして、ＰＭＵは復
帰動作を開始する。フリップフロップ回路にデータが書き戻されると、Ｍ０コアは、ＷＦ
Ｉの実行状態になり、ＳＬＥＥＰ信号を出力する。Ｍ０コアが割り込み動作を開始すると
、ＳＬＥＥＰ信号は低レベルになり、Ｓｌｅｅｐモードが終了する。なお、Ａｃｔｉｖｅ
モードとは、上述した通常動作が実行される通常モードに相当する。
センサ向け処理装置を想定して、図３１Ｃに示すようなＳｌｅｅｐモードの時間が異なる
３つのケースを設定した。３つのケースともＡｃｔｉｖｅ時間は約１ｍｓであり、Ｍ０コ
アはＳＲＡＭ、および外部インターフェースにアクセスする命令を実行する。ケース１；
Ｓｌｅｅｐ時間は１ｍ秒である。加速度センサから割込み信号が１ｍ秒間隔で入力される
ことを想定している。ケース２；Ｓｌｅｅｐ時間は１秒である。処理装置で温度センサの
データを１秒間隔で取得することを想定している。ケース３；Ｓｌｅｅｐ時間は１００秒
である。処理装置を長期間休止状態にすることを想定している。
ケース１、ケース２およびケース３について、それぞれ、消費電力を測定した。クロック
ゲーティングを行った場合と、パワーゲーティングを行った場合とで、消費電力を比較し
た。図３１ＡにＭ０コアの消費電力の測定結果を示し、図３１ＢにＳＲＡＭの消費電力の
測定結果を示す。測定は、室温で、電源電位ＶＤＤが１．７Ｖの条件で行った。ケース１
乃至３で、パワーゲーティングのほうがクロックゲーティングよりも電力を削減できた。
パワーゲーティングを行った場合、ケース３での消費電力は、Ｍ０コアが約１６０ｎＷで
あり、ＳＲＡＭが約０．３２ｎＷであった。本処理装置では、パワーゲーティングにより
待機電力を９９％以上削減することができた。ＳＲＡＭの容量が大きくなるほど、ＳＲＡ
Ｍをパワーゲーティングによって削減できる電力が大きくなる。図３１Ｄはリークワース
トケースにおけるＳＲＡＭの消費電力の測定結果を示す。リークワーストケースでは、パ
ワーゲーティングによる電力削減効果がより顕在化している。パワーゲーティングを行っ
た場合、ケース３でのＳＲＡＭの消費電力は約４５ｎＷであった。リークワーストケース
では、チップ温度は高温（８５℃）であり、電源電位ＶＤＤは１０％増加され、１．９８
Ｖである。
ＣＡＡＣ−ＩＧＺＯトランジスタの制御に必要なエネルギーを評価した。ＣＡＡＣ−ＩＧ
ＺＯトランジスタを制御する２．５Ｖ電源線の消費電流を測定し、退避動作と復帰動作の
制御に要するエネルギーを見積もった。ＳＲＡＭメモリセルのエネルギーは１２３ｆＪ／
ｂｉｔであり、Ｍ０コア内のフリップフロップ回路のエネルギーは１５０ｆＪ／ｂｉｔで
あった。バックアップ回路の保持容量を充電するエネルギーは容量の大きさおよび電圧に
依存するが、保持容量が５０ｆＦであり、電圧が１．８Ｖである場合、最大のエネルギー
は８１ｆＪであった。ＣＡＡＣ−ＩＧＺＯトランジスタを有するバックアップ回路は、Ｄ
ＲＡＭメモリセルと同様の構成であり、データの書込み、および読出し動作のエネルギー
が小さい。電力削減には、バックアップ回路で消費されるエネルギーを小さくすることが
非常に有効である。
ＣＡＡＣ−ＩＧＺＯトランジスタはオフ電流が極めて低い。６０ｎｍ−ＣＡＡＣ−ＩＧＺ
Ｏトランジスタを実装した本処理装置は、１０日間もの長期間のパワーゲーティングを実
証している。一例として、８５℃でのチャネル幅１μｍあたりのオフ電流が６ヨクト（６
×１０−２４）Ａ／μｍであるとの測定結果が得られている。これは、保持容量が少なく
とも１０ｆＦあれば、バックアップ回路が８５℃で１０年間データを保持できることを示
している。つまり、本発明の一形態に係るバックアップ回路は不揮発メモリとして使用が
可能であることが示されている。
チャネル部に酸化物半導体層を有するトランジスタのオフ電流が極めて小さいということ
を利用する記憶回路において、データを保持する期間において、酸化物半導体層を有する
トランジスタには、所定の電圧が供給され続けている場合がある。例えば、トランジスタ
のゲートには、トランジスタが完全にオフ状態となるような電圧が供給され続けている場
合がある。または、トランジスタのバックゲートには、トランジスタのしきい値電圧がシ
フトして、トランジスタがノーマリオフ状態になるような電圧が供給され続けている場合
がある。そのような場合には、データを保持する期間において、記憶回路に電圧が供給さ
れていることになるが、電流がほとんど流れないため、電力をほとんど消費しない。した
がって、電力をほとんど消費しないことから、仮に、所定の電圧が記憶回路に供給されて
いるとしても、記憶回路は実質的には不揮発性であると表現することができる。
本実施例では、Ｃｏｒｔｅｘ−Ｍ０コアと混載ＳＲＡＭとを設けた本処理装置は、ＯＳト
ランジスタを含むバックアップ回路を用いることで、パワーゲーティングとボルテージス
ケーリングとを組わせることで待機電力を効果的に削減できることを実証している。
ＢＫＣ１、ＢＫＣ２、ＢＫＣ１０、ＢＫＣ２０ 回路
ＣＢ１、ＣＢ２、ＣＢ１１、ＣＢ１２ 容量素子
ＦＮ１、ＦＮ２ ノード
ＩＮＶ２１、ＩＮＶ２２ インバータ回路
Ｍ２１、Ｍ２２、ＭＡ１、ＭＡ２、ＭＣ１、ＭＣ２、ＭＲ１、ＭＷ１、ＭＷ２，ＭＷ１１
、ＭＷ１２ トランジスタ
ＭｅｍＣ１、ＭｅｍＣ２、ＭｅｍＣ２０ 回路
ＮＢ１、ＮＥＴ１、ＮＥＴ２、ＮＫ１、ＮＲ１ ノード
ＰＣＣ１０、ＲＴＣ１０、ＳＭＣ２０ 回路
ＳＮ１、ＳＮ２ ノード
１０ 電源回路
２０、２１ 処理装置（ＰＵ）
３０ プロセッサコア
３１ 記憶回路
３２ 組み合わせ回路
３５ 電源線
４０ キャッシュ
４１ メモリアレイ
４２ 周辺回路
４３ 制御回路
４５ メモリセル
６０ 電源管理装置（ＰＭＵ）
６１ タイマー回路
６５ クロック制御回路
７０、７１ パワースイッチ（ＰＳＷ）
８０−８３ 端子
１００ 記憶回路
１１０ フリップフロップ回路（ＦＦ）
１２０ メモリセル
１３０ プロセッサコア
１３１ 制御装置
１３２ プログラムカウンタ
１３３ パイプラインレジスタ
１３４ パイプラインレジスタ
１３５ レジスタファイル
１３６ 算術論理演算装置（ＡＬＵ）
１３７ データバス
４００ 基板
４０１ー４０５ 絶縁層
４１０ Ｓｉ層
４２０、４２１ 導電体
４２２ 絶縁層
４２３ 絶縁層
４３０−４３３ 酸化物半導体（ＯＳ）層
４３５―４３８ 導電体
４３９ ゲート絶縁層
４５１、４５２ 層
４６１、４６２ 導電体
５０１―５０６ ＯＳトランジスタ
５１０ 基板
５１１―５１５ 絶縁層
５２０−５２３ ＯＳ層
５３０、５３１、５４１、５４２ 導電層
５５１、５５２ 層
７００ 電子部品
７０１ リード
７０２ プリント基板
７０３ 回路部
７０４ 回路基板
９００ 携帯型ゲーム機
９０１、９０２ 筐体
９０３、９０４ 表示部
９０５ マイクロホン
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９１０ 情報端末
９１１ 筐体
９１２ 表示部
９１３ カメラ
９１４ スピーカー部
９１５ ボタン
９１６ 外部接続部
９１７ マイク
９２０ ノートＰＣ
９２１ 筐体
９２２ 表示部
９２３ キーボード
９２４ ポインティングデバイス
９４０ ビデオカメラ
９４１、９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５０ 情報端末
９５１ 筐体
９５２ 表示部
９６０ 情報端末
９６１ 筐体
９６２ 表示部
９６３ バンド
９６４ バックル
９６５ 操作ボタン
９６６ 入出力端子
９６７ アイコン
９７０ 電気冷凍冷蔵庫
９７１ 筐体
９７２ 冷蔵室用扉
９７３ 冷凍室用扉
９８０ 自動車
９８１ 車体
９８２ 車輪
９８３ ダッシュボード
９８４ ライト

Claims (4)

  1. 電源回路と、
    電源管理装置と、
    演算処理回路と、
    キャッシュと、
    第１のパワースイッチと、
    第２のパワースイッチと、を有し、
    前記演算処理回路は、第１の回路と第２の回路を有し、
    前記キャッシュは、メモリセルを有し、
    前記メモリセルは、第３の回路と第４の回路を有し、
    前記電源回路は、電源電位を生成する機能を有し、
    前記第１のパワースイッチは、前記演算処理回路への前記電源電位の供給を制御できる機能を有し、
    前記第２のパワースイッチは、前記キャッシュへの前記電源電位の供給を制御できる機能を有し、
    前記第１の回路は、前記演算処理回路で生成されるデータを保持できる機能を有し、
    前記第２の回路は、前記第１の回路で保持されているデータを退避し、保持できる機能、および退避しているデータを前記第１の回路に復帰できる機能を有し、
    前記第３の回路は、前記キャッシュで生成されるデータを保持できる機能を有し、
    前記第４の回路は、前記第３の回路で保持されているデータを退避し、保持できる機能、および退避しているデータを前記第３の回路に復帰できる機能を有し、
    前記電源管理装置は、前記第１の回路から前記第２の回路へのデータの退避動作を制御できる機能、前記第２の回路から前記第１の回路へのデータの復帰動作を制御できる機能、および前記第１のパワースイッチの動作を制御できる機能を有し、
    前記電源管理装置は、前記第３の回路から前記第４の回路へのデータの退避動作を制御できる機能、前記第４の回路から前記第３の回路へのデータの復帰動作を制御できる機能、および前記第２のパワースイッチの動作を制御できる機能を有し、
    前記電源管理装置は、前記電源回路で生成される前記電源電位の大きさの変更を制御できる機能を有する半導体装置。
  2. 電源回路と、
    電源管理装置と、
    演算処理回路と、
    キャッシュと、
    第１のパワースイッチと、
    第２のパワースイッチと、を有し、
    前記演算処理回路は、第１の回路と第２の回路を有し、
    前記キャッシュは、メモリセルを有し、
    前記メモリセルは、第３の回路と第４の回路を有し、
    前記電源回路は、第１および第２の電源電位を生成する機能を有し、
    前記第１のパワースイッチは、前記演算処理回路への前記第１および前記第２の電源電位の供給を制御できる機能を有し、
    前記第２のパワースイッチは、前記キャッシュへの前記第１および前記第２の電源電位の供給を制御できる機能を有し、
    前記第１の回路は、前記演算処理回路で生成されるデータを保持できる機能を有し、
    前記第２の回路は、前記第１の回路で保持されているデータを退避し、保持できる機能、および退避しているデータを前記第１の回路に復帰できる機能を有し、
    前記第３の回路は、前記キャッシュで生成されるデータを保持できる機能を有し、
    前記第４の回路は、前記第３の回路で保持されているデータを退避し、保持できる機能、および退避しているデータを前記第３の回路に復帰できる機能を有し、
    前記電源管理装置の電源管理モードには、少なくとも第１乃至第３のモードがあり、
    前記第１のモードは、前記第１の電源電位を供給するモードであり、
    前記第２のモードは、前記第２の電源電位を供給するモードであり、
    前記第３のモードは、前記第１および前記第２の電源電位の供給を遮断するモードであり、
    前記第２の電源電位は、前記第１の電源電位よりも低く、前記第１の回路で保持されているデータを消失することができる電位であり、
    前記電源管理装置は、前記演算処理回路で生成される第１の信号に基づいて前記第１のモードから前記第２のモードに移行することができる機能、前記第１の信号に基づいて前記第１の回路から前記第２の回路へのデータの退避動作を制御することができる機能、前記第３の回路で生成される第２の信号に基づいて前記第２のモードから前記第３のモードに移行することができる機能、第３の信号に基づいて前記第３のモードから前記第１のモードに移行することができる機能、および、前記第３の信号に基づいて前記第２の回路から前記第１の回路へのデータの復帰動作を制御することができる機能を有する半導体装置。
  3. 請求項１または２において、
    前記第１の回路は、フリップフロップ回路である半導体装置。
  4. 請求項１乃至３のいずれかにおいて、
    前記第２の回路は、第１のトランジスタ、および容量素子を有し、
    前記容量素子は、前記第１のトランジスタのソースまたはドレインと電気的に接続されて、
    前記第１のトランジスタは、前記電源管理装置により導通状態が制御され、
    前記第１のトランジスタのチャネルは酸化物半導体を有する半導体装置。
JP2019119265A 2014-06-20 2019-06-27 半導体装置 Withdrawn JP2019200834A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014127211 2014-06-20
JP2014127211 2014-06-20
JP2014167002 2014-08-19
JP2014167002 2014-08-19

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015120327A Division JP6549422B2 (ja) 2014-06-20 2015-06-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2019200834A true JP2019200834A (ja) 2019-11-21

Family

ID=54869587

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015120327A Expired - Fee Related JP6549422B2 (ja) 2014-06-20 2015-06-15 半導体装置
JP2019119265A Withdrawn JP2019200834A (ja) 2014-06-20 2019-06-27 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015120327A Expired - Fee Related JP6549422B2 (ja) 2014-06-20 2015-06-15 半導体装置

Country Status (6)

Country Link
US (1) US20150370313A1 (ja)
JP (2) JP6549422B2 (ja)
KR (1) KR20170023813A (ja)
DE (1) DE112015002911T5 (ja)
TW (1) TW201604684A (ja)
WO (1) WO2015193777A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021111248A1 (ja) * 2019-12-06 2021-06-10 株式会社半導体エネルギー研究所 操作装置および情報処理システム

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015004644T5 (de) 2014-10-10 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Logikschaltung, Verarbeitungseinheit, elektronisches Bauelement und elektronische Vorrichtung
US10177142B2 (en) 2015-12-25 2019-01-08 Semiconductor Energy Laboratory Co., Ltd. Circuit, logic circuit, processor, electronic component, and electronic device
WO2017158465A1 (ja) * 2016-03-18 2017-09-21 株式会社半導体エネルギー研究所 記憶装置
CN109478883A (zh) 2016-07-19 2019-03-15 株式会社半导体能源研究所 半导体装置
US10120470B2 (en) 2016-07-22 2018-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device
TWI724231B (zh) * 2016-09-09 2021-04-11 日商半導體能源硏究所股份有限公司 記憶體裝置及其工作方法、半導體裝置、電子構件以及電子裝置
WO2018122658A1 (en) 2016-12-27 2018-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI771301B (zh) * 2017-01-03 2022-07-21 南韓商三星電子股份有限公司 半導體裝置及半導體系統
US10990301B2 (en) * 2017-02-28 2021-04-27 SK Hynix Inc. Memory module capable of reducing power consumption and semiconductor system including the same
KR101910518B1 (ko) * 2017-04-11 2018-10-22 삼성전자주식회사 생체 센서 및 생체 센서를 포함하는 장치
KR102768088B1 (ko) 2017-09-06 2025-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산 장치 및 전자 기기
CN109951179B (zh) * 2017-12-19 2022-12-23 炬芯科技股份有限公司 一种开关机电路
JP7163065B2 (ja) * 2018-05-18 2022-10-31 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US11663990B2 (en) 2018-11-09 2023-05-30 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and electronic device
US20200388319A1 (en) * 2019-06-07 2020-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
US20220365587A1 (en) * 2019-07-31 2022-11-17 Semiconductor Energy Laboratory Co., Ltd. Data Processing System and Operation Method Thereof
JP7650234B2 (ja) * 2019-08-30 2025-03-24 株式会社半導体エネルギー研究所 半導体装置および制御システム
WO2021084368A1 (ja) * 2019-11-01 2021-05-06 株式会社半導体エネルギー研究所 蓄電装置および蓄電装置の動作方法
US11493986B2 (en) * 2019-12-22 2022-11-08 Qualcomm Incorporated Method and system for improving rock bottom sleep current of processor memories
JP6970769B2 (ja) 2020-02-18 2021-11-24 ウィンボンド エレクトロニクス コーポレーション 半導体装置
CN112089096B (zh) * 2020-10-09 2024-03-19 西安稳先半导体科技有限责任公司 一种电子烟以及用于电子烟的烟弹和安全电路
US11552621B2 (en) * 2020-12-17 2023-01-10 Stmicroelectronics S.R.L. Processing system, related integrated circuit and method
CN114647613B (zh) 2020-12-17 2025-04-29 意法半导体股份有限公司 处理系统、相关集成电路和方法
KR20220122186A (ko) 2021-02-26 2022-09-02 삼성전자주식회사 전력 관리 집적 회로 및 이를 포함하는 전자 장치
CN114860054B (zh) * 2022-07-05 2022-10-14 之江实验室 一种针对晶圆级处理器的供电装置
CN119002674A (zh) * 2023-05-16 2024-11-22 瑞昱半导体股份有限公司 电路的休眠方法及休眠电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0816472A (ja) * 1994-07-04 1996-01-19 Fujitsu Ltd データ処理装置
US20120271984A1 (en) * 2011-04-22 2012-10-25 Semiconductor Energy Laboratory Co., Ltd. Memory element and memory device
US20120294102A1 (en) * 2011-05-20 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Memory device and signal processing circuit
US20120294068A1 (en) * 2011-05-20 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Memory device and signal processing circuit
WO2013172066A1 (ja) * 2012-05-18 2013-11-21 独立行政法人科学技術振興機構 双安定回路と不揮発性素子とを備える記憶回路
US20130314976A1 (en) * 2012-05-25 2013-11-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving memory element

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4571702A (en) * 1982-08-09 1986-02-18 Hand-Held Products, Inc. Powerless remote program reservoir
JP2002215597A (ja) * 2001-01-15 2002-08-02 Mitsubishi Electric Corp マルチプロセッサ装置
JP2005331230A (ja) * 2004-04-21 2005-12-02 Ricoh Co Ltd 冷却装置、冷却方法、プログラム、記録媒体、及び電子装置
US7899418B2 (en) * 2006-02-22 2011-03-01 Fujifilm Corporation Mobile device and wireless communication apparatus
CN101267155B (zh) * 2007-03-13 2010-04-14 昂宝电子（上海）有限公司 用于为功率系统提供稳定控制的系统与方法
WO2009078081A1 (ja) 2007-12-14 2009-06-25 Fujitsu Limited 半導体集積回路
GB2474522B (en) * 2009-10-19 2014-09-03 Advanced Risc Mach Ltd Register state saving and restoring
JP5285643B2 (ja) * 2010-03-15 2013-09-11 シャープ株式会社 半導体集積回路および電子情報機器
US8081026B1 (en) * 2010-05-26 2011-12-20 Freescale Semiconductor, Inc. Method for supplying an output supply voltage to a power gated circuit and an integrated circuit
TWI525614B (zh) 2011-01-05 2016-03-11 半導體能源研究所股份有限公司 儲存元件、儲存裝置、及信號處理電路
US8862920B2 (en) * 2011-06-16 2014-10-14 Advanced Micro Devices, Inc. Power state management of an input/output servicing component of a processor system
US8862917B2 (en) * 2011-09-19 2014-10-14 Qualcomm Incorporated Dynamic sleep for multicore computing devices
US20130262780A1 (en) * 2012-03-30 2013-10-03 Srilatha Manne Apparatus and Method for Fast Cache Shutdown
JP5917285B2 (ja) * 2012-05-11 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の駆動方法
WO2013180016A1 (en) * 2012-06-01 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and alarm device
WO2014034820A1 (en) * 2012-09-03 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Microcontroller
DE112013005029T5 (de) * 2012-10-17 2015-07-30 Semiconductor Energy Laboratory Co., Ltd. Mikrocontroller und Herstellungsverfahren dafür
JP6283191B2 (ja) * 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
TWI620323B (zh) * 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US9690353B2 (en) * 2013-03-13 2017-06-27 Intel Corporation System and method for initiating a reduced power mode for one or more functional blocks of a processor based on various types of mode request
JP6395409B2 (ja) * 2013-03-27 2018-09-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN105493193B (zh) * 2013-08-16 2018-10-19 英特尔公司 使用电阻式存储器的具有保持力的存储器单元
US9442560B2 (en) * 2014-02-26 2016-09-13 Kabushiki Kaisha Toshiba Memory system minimizing occurrences of storing of operation data in non-volatile storage during power saving mode
KR20150101775A (ko) * 2014-02-27 2015-09-04 삼성전기주식회사 전력 절감 장치 및 그 방법
US9285609B1 (en) * 2014-03-24 2016-03-15 Amazon Technologies, Inc. Ergonomic power switch for a wearable electronic device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0816472A (ja) * 1994-07-04 1996-01-19 Fujitsu Ltd データ処理装置
US20120271984A1 (en) * 2011-04-22 2012-10-25 Semiconductor Energy Laboratory Co., Ltd. Memory element and memory device
JP2012256858A (ja) * 2011-04-22 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶素子及び記憶装置
US20120294102A1 (en) * 2011-05-20 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Memory device and signal processing circuit
US20120294068A1 (en) * 2011-05-20 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Memory device and signal processing circuit
JP2013008437A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 記憶装置及び信号処理回路
JP2013008436A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 記憶装置及び信号処理回路
WO2013172066A1 (ja) * 2012-05-18 2013-11-21 独立行政法人科学技術振興機構 双安定回路と不揮発性素子とを備える記憶回路
US20150070974A1 (en) * 2012-05-18 2015-03-12 Japan Science And Technology Agency Memory circuit provided with bistable circuit and non-volatile element
US20130314976A1 (en) * 2012-05-25 2013-11-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving memory element
JP2014002827A (ja) * 2012-05-25 2014-01-09 Semiconductor Energy Lab Co Ltd 記憶素子の駆動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021111248A1 (ja) * 2019-12-06 2021-06-10 株式会社半導体エネルギー研究所 操作装置および情報処理システム
JP7624931B2 (ja) 2019-12-06 2025-01-31 株式会社半導体エネルギー研究所 操作装置

Also Published As

Publication number Publication date
WO2015193777A1 (en) 2015-12-23
US20150370313A1 (en) 2015-12-24
JP2016042352A (ja) 2016-03-31
JP6549422B2 (ja) 2019-07-24
TW201604684A (zh) 2016-02-01
KR20170023813A (ko) 2017-03-06
DE112015002911T5 (de) 2017-03-09

Similar Documents

Publication Publication Date Title
JP2019200834A (ja) 半導体装置
JP7325495B2 (ja) 半導体装置
JP7128809B2 (ja) 半導体装置
JP6736296B2 (ja) 半導体装置及び電子機器
US10177142B2 (en) Circuit, logic circuit, processor, electronic component, and electronic device
US10950297B2 (en) Semiconductor device, electronic component, and electronic device
JPWO2018178793A1 (ja) 半導体装置、半導体装置の作製方法
JP2016194966A (ja) 記憶装置、半導体装置、および電子機器
JP7128871B2 (ja) 半導体装置
US9715920B2 (en) Memory device, and semiconductor device and electronic appliance including the same
JP2016119091A (ja) 半導体装置、センサ装置及び電子機器
JP2016105590A (ja) 論理回路、および論理回路を有する半導体装置
JP2020025283A (ja) 半導体装置
JP2018181890A (ja) 半導体装置
JP2018098308A (ja) 半導体装置、および半導体装置の作製方法
WO2018142239A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190725

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200519

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200717

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20200827