JP2019165537A - 半導体集積回路 - Google Patents

Abstract

【課題】温度変化にかかわらず動作信頼性を向上させることが可能な半導体集積回路を提供する。【解決手段】 実施形態に係る半導体集積回路は、第１電圧を受信する第１入力端子と、負の温度特性を有する第２電圧を受信する第２入力端子と、スイッチング素子に流れる電流に応じた第３電圧を受信する第３入力端子と、第１電圧と第２電圧のいずれかと、第３電圧とを比較する比較器と、比較器の比較結果に応じてスイッチング素子を制御する制御部と、を備える。第２電圧が第１電圧より小さい第１温度では、比較器は第１電圧と第３電圧とを比較する。第２電圧が第１電圧より大きい、第１温度よりも高温の第２温度では、比較器は第２電圧と第３電圧とを比較する。【選択図】図１

Description

本発明の実施形態は、半導体集積回路に関する。

ＭＯＳトランジスタに流れる電流が所定の値を上回ったときに、当該ＭＯＳトランジスタを強制的にオフさせる過電流保護技術が知られている。

特開２０１３−１０６３７１号公報

本実施形態は、温度変化にかかわらず動作信頼性を向上できる半導体集積回路を提供する。

実施形態の半導体集積回路は、第１電圧を受信する第１入力端子と、負の温度特性を有する第２電圧を受信する第２入力端子と、スイッチング素子に流れる電流に応じた第３電圧を受信する第３入力端子と、第１電圧と第２電圧のいずれかと、第３電圧とを比較する比較器と、比較器の比較結果に応じてスイッチング素子を制御する制御部と、を備える。第２電圧が第１電圧より小さい第１温度では、比較器は第１電圧と第３電圧とを比較する。第２電圧が第１電圧より大きい、第１温度よりも高温の第２温度では、比較器は第２電圧と第３電圧とを比較する。

第１実施形態に係る過電流保護回路の回路図である。 第１実施形態に係る過電流検出回路内の比較器及び定電圧源の回路図である。 第１実施形態に係る過電流検出回路におけるチップ温度に対する基準電圧の変化を示すグラフである。 第１実施形態に係る過電流検出回路内の比較器の回路図である。 第１実施形態に係る過電流検出回路内の比較器の回路図である。 第２実施形態に係る過電流保護回路の詳細を示す回路図である。 第２実施形態に係る過電流検出回路におけるチップ温度に対する基準電圧の変化を示すグラフである。 第３実施形態に係る過電流保護回路の詳細を示す回路図である。 第３実施形態に係る過電流保護回路内の定電流源の回路図である。

以下、実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

１．第１実施形態
本実施形態に係る半導体集積回路の一例として、過電流保護回路を挙げて説明する。過電流保護回路は、例えば自動車などの車両に搭載され、当該車両に設けられた電源装置を制御するマイコンに過電流が供給されることから保護する。

１．１ 過電流保護回路１の構成について
まず、本実施形態に係る過電流保護回路の構成について、図１を用いて説明する。図示するように過電流保護回路１は、過電流検出回路１０、出力電流検出回路２０、制御部３０、ドライバ４０、ｎチャネル型ＭＯＳトランジスタＱ１、及び抵抗素子Ｒ１を備える。そして過電流保護回路１は、電源電圧ＶＤＤを与えられて動作し、電圧ＶＯＵＴを出力する。この出力電圧ＶＯＵＴが、外部の負荷素子ＲＬに与えられ、この負荷素子ＲＬが例えば上述したマイコンなどである。

抵抗素子Ｒ１の一端はノードＮ１に接続され、他端はノードＮ２に接続される。ノードＮ１には、電源電圧ＶＤＤが与えられる。

ＭＯＳトランジスタＱ１のドレインはノードＮ２に接続され、ソースはノードＮ３に接続され、ゲートにはドライバ４０から所定の信号レベル（“Ｌ”レベルまたは“Ｈ”レベル）に応じた電圧が供給される。そしてノードＮ３における電圧が、上記出力電圧ＶＯＵＴとして負荷素子ＲＬに与えられる。

ドライバ４０は、制御部３０からの指示に従いＭＯＳトランジスタＱ１を制御する。

出力電流検出回路２０は、増幅器ＡＭＰ、ｎチャネル型ＭＯＳトランジスタＱ２、抵抗素子Ｒ２、及び抵抗素子Ｒ３を備える。

抵抗素子Ｒ２の一端はノードＮ１に接続され、他端はノードＮ４に接続される。

増幅器ＡＭＰは、非反転入力端子（＋）、反転入力端子（−）、及び出力端子を備える。増幅器ＡＭＰの非反転入力端子（＋）にはノードＮ２における電圧が入力され、反転入力端子（−）にはノードＮ４における電圧が入力される。そして増幅器ＡＭＰは、入力された２つの電圧の差に応じた電圧を、ＭＯＳトランジスタＱ２のゲートに供給する。

ＭＯＳトランジスタＱ２のドレインはノードＮ４に接続され、ソースはノードＮ５を介して、抵抗素子Ｒ３の一端に接続される。抵抗素子Ｒ３の他端は、接地される。

上記構成において出力電流検出回路２０は、ＭＯＳトランジスタＱ１に流れるドレイン電流Ｉ_ｄを検出する。そして、抵抗素子Ｒ３を用いてドレイン電流Ｉ_ｄに応じた電圧ＶＲ３を生成し、これを過電流検出回路１０に出力する。

より具体的には、増幅器ＡＭＰが、ノードＮ２とノードＮ４との電位差に相当する電圧をトランジスタＱ２のゲートに印加する。すなわち、トランジスタＱ２は、当該電位差に応じたドレイン電流を流す。その結果、ノードＮ２の電位とノードＮ４の電位とが等しくなる。すると、抵抗素子Ｒ３で発生する電圧ＶＲ３は、下記（１）式で表わされる。
ＶＲ３＝｛（ｒ_１×ｒ_３）／ｒ_２｝×Ｉ_ｄ …（１）
但し、ｒ１、ｒ２、及びｒ３はそれぞれ抵抗素子Ｒ１、Ｒ２、及びＲ３の抵抗値であり、Ｉ_ｄはトランジスタＱ１のドレイン電流である。

（１）式に示すように、電圧ＶＲ３は、ドレイン電流Ｉ_ｄの値に伴って変化する。すなわち、ドレイン電流Ｉ_ｄを電圧ＶＲ３に変換することができる。

次に、過電流検出回路１０について説明する。過電流検出回路１０は、定電流源１１、ｐｎｐ型バイポーラトランジスタＱ３、比較器ＣＯＭＰ、定電圧源１２、抵抗素子Ｒ４、及び抵抗素子Ｒ５を備える。

定電流源１１は、ノードＮ６に供給される電圧ＶＲＥＧに応じた定電流Ｉ_ｃ１をノードＮ７へ出力する。

トランジスタＱ３は、エミッタがノードＮ７に接続され、ベースがノードＮ８に接続され、コレクタが接地される。トランジスタＱ３は、ベース・エミッタ間電圧Ｖ_ＢＥＱ３に、負の温度特性を有する。すなわち、周囲の温度Ｔが大きくなるほど電圧Ｖ_ＢＥＱ３の値は小さくなる。一例として、本実施形態に係るトランジスタＱ３のＶ_ＢＥＱ３は、例えば−２［ｍＶ／℃］の温度特性を有する。

定電圧源１２は、電圧ＶＲＥＦ１を発生する。電圧ＶＲＥＦ１は、図示せぬバンドギャップリファレンス回路（以下、ＢＧＲ回路）からの電圧ＶＢＧＲに基づいた値であり、当該温度Ｔに対して一定の値である。

抵抗素子Ｒ４の一端はノードＮ７に接続され、他端はノードＮ８に接続される。抵抗素子Ｒ５の一端はノードＮ８に接続され、他端は、接地される。

これら抵抗素子Ｒ４及び抵抗素子Ｒ５は、同時に製造され、当該抵抗素子Ｒ４及び抵抗素子Ｒ５は、同一の大きさ（例えば長方形等の形状で且つ同一の素子材料）である。従って、本過電流保護回路１を搭載する１つのチップに着目すると、ノードＮ７における電圧（以下、ＶＲＥＦ２）に関して、抵抗素子Ｒ４及び抵抗素子Ｒ５による素子ばらつきを低減することができる。

上記のノードＮ７の電圧ＶＲＥＦ２は、トランジスタＱ３のｈＦＥ（電流増幅率）が十分高い（例えば、１０００）場合、下記（２）式で表わされる。

ＶＲＥＦ２≒｛（ｒ_４＋ｒ_５）／ｒ_４｝×Ｖ（Ｔ）_ＢＥＱ３ …（２）
ここで、Ｖ（Ｔ）_ＢＥＱ３は、温度上昇と共に電圧が降下する負の温度特性を有しており、例えば−２［ｍＶ／℃］で変化する。したがって、電圧ＶＲＥＦ２も負の温度特性を有する。

比較器ＣＯＭＰは、２つの非反転入力端子（＋）と、１つの反転入力端子（−）と、の計３つの入力端子、及び出力端子を備える。２つの非反転入力端子（＋）の一方には、定電圧源１２から電圧ＶＲＥＦ１が入力され、他方にはノードＮ７における電圧ＶＲＥＦ２が入力される。また非反転入力端子には電圧ＶＲ３が入力される。そして比較器ＣＯＭＰは、電圧ＶＲ３と、電圧ＶＲＥＦ１及び／またはＶＲＥＦ２に基づく基準電圧ＶＲＥＦとを比較し、比較結果に応じた電圧を制御部３０へ出力する。

上記構成のように過電流検出回路１０は、電圧ＶＲＥＦ１及びＶＲＥＦ２を生成する。そして、出力電流検出回路２０の出力する電圧ＶＲ３と、電圧ＶＲＥＦ１及び電圧ＶＲＥＦ２に基づく基準電圧ＶＲＥＦと、を比較する。電圧ＶＲ３が基準電圧ＶＲＥＦよりも大きい場合、当該ドレイン電流Ｉ_ｄは過電流であると判定される。そして比較器ＣＯＭＰは、その判定結果として“Ｌ”レベルの電圧を制御部３０に出力する。これに対して、電圧ＶＲ３が基準電圧ＶＲＥＦよりも小さい場合には、ドレイン電流Ｉ_ｄは過電流ではないと判定される。そして比較器ＣＯＭＰは“Ｈ”レベルの電圧を出力する。

次に、制御部３０について説明する。制御部３０は、ドレイン電流Ｉ_ｄが過電流と判断した場合、すなわち比較器ＣＯＭＰが“Ｌ”レベルを出力する場合にはＭＯＳトランジスタＱ１をオフさせる。他方で、ドレイン電流Ｉ_ｄが過電流ではないと判断した場合、すなわち比較器ＣＯＭＰが“Ｈ”レベルを出力する場合には当該ＭＯＳトランジスタＱ１をオンさせる。

１．２ 過電流検出回路１０の詳細
次に、過電流検出回路１０の詳細につき、特に比較器ＣＯＭＰ及び定電圧源１２に着目し、図２を用いて説明する。図２では、図１で説明した回路構成については同一の符号を付し、その説明を省略する。図２は、過電流検出回路１０の詳細であって比較器ＣＯＭＰ及び定電圧源１２に着目した回路図である。

１．２．１ 定電圧源１２について
定電圧源１２は、抵抗素子Ｒ７、抵抗素子Ｒ８を備える。

抵抗素子Ｒ７の一端は、図示せぬＢＧＲ回路からの電圧Ｖ_ＢＧＲが供給されるノードＮ９に接続され、他端はノードＮ１０に接続される。また、抵抗素子Ｒ８の一端はノードＮ１０に接続され、他端は接地される。

定電圧源１２は、ノードＮ１０から電圧ＶＲＥＦ１を出力する。電圧ＶＲＥＦ１は下記（３）式で表わされる。
ＶＲＥＦ１＝（ｒ_８／ｒ_７＋ｒ_８）×Ｖ_ＢＧＲ …（３）
ここで、ｒ_７、ｒ_８は、抵抗素子Ｒ７、抵抗素子Ｒ８の抵抗値である。
抵抗素子Ｒ７及び抵抗素子Ｒ８は、当該抵抗素子Ｒ７及び抵抗素子Ｒ８の製造過程において、例えば長方形等の同じ形状の素子パターンで同時に製造される。

１．２．２ 比較器ＣＯＭＰについて
比較器ＣＯＭＰは、ｐチャネル型ＭＯＳトランジスタＱ４〜Ｑ９、ｎチャネル型ＭＯＳトランジスタＱ１０〜Ｑ１２、定電流源１３、入力端子ＩＮ１〜Ｉｎ３、及び出力ノードＯＵＴ１を備える。

ＭＯＳトランジスタＱ４〜Ｑ６のソースは、ノードＮ６に共通接続され、ノードＮ６には電圧ＶＲＥＧが印加される。またゲートはノードＮ１５に共通接続されている。つまり、トランジスタＱ４〜Ｑ６はカレントミラー回路を構成している。

定電流源１３は、ＭＯＳトランジスタＱ４のドレイン（ノードＮ１５）に定電流Ｉ_ｃ２を流す。従って、トランジスタＱ４と共にカレントミラー回路を構成するトランジスタＱ５及びＱ６にも、ドレイン電流として電流Ｉ_ｃ２が流れる。

ＭＯＳトランジスタＱ７のソースはノードＮ１１に接続され、ドレインはノードＮ１３に接続され、ゲートは入力端子ＩＮ１に接続される。この入力端子ＩＮ１には電圧ＶＲ３が供給される。ＭＯＳトランジスタＱ７は、比較器ＣＯＭＰの反転入力端子（−）として機能する。

ＭＯＳトランジスタＱ８のソースは、ノードＮ１１に接続され、ドレインはノードＮ１２に接続され、ゲートは入力端子ＩＮ３に接続される。ＭＯＳトランジスタＱ８は、非反転入力端子（＋）の１つとして機能する。

更に、ＭＯＳトランジスタＱ９のソースは、ノードＮ１１に接続され、ドレインは、ノードＮ１２に接続され、ゲートには入力端子ＩＮ２が接続される。ＭＯＳトランジスタＱ９は、非反転入力端子（＋）の１つとして機能する。

ＭＯＳトランジスタＱ１０のドレイン及びゲートは、ノードＮ１３で共通接続され、また、当該ＭＯＳトランジスタＱ１０のソースは接地される。ＭＯＳトランジスタＱ１１のドレインは、ノードＮ１２に接続され、他端は接地され、ゲートはノードＮ１３に接続される。すなわち、ＭＯＳトランジスタＱ１０とＭＯＳトランジスタＱ１１とで、カレントミラー回路が構成される。

また、ＭＯＳトランジスタＱ１２のドレインはノードＮ１４（出力ノードＯＵＴ１）に接続され、ソースは接地され、ゲートはノードＮ１２が接続される。

ここで、ノードＮ１４での電圧が比較器ＣＯＭＰの出力ノードＯＵＴ１から出力される。その出力信号の信号レベル（“Ｌ”レベルまたは“Ｈ”レベル）は、ＭＯＳトランジスタＱ１２がオンするかオフするかにより決定される。そしてＭＯＳトランジスタＱ１２がオンするか否かは、ＭＯＳトランジスタＱ７〜ＭＯＳトランジスタＱ９の電流駆動力に依存する。

次に、基準電圧ＶＲＥＦにつき、図３を用いて説明する。図３は、温度Ｔに対する電圧ＶＲＥＦ１、ＶＲＥＦ２、及び基準電圧ＶＲＥＦの変化を示すグラフである。

図示するように、温度Ｔ_０〜温度Ｔ_１（Ｔ_０＜Ｔ_１）の領域Ｔ_０１ではＶＲＥＦ１＜＜ＶＲＥＦ２である。この温度領域では、トランジスタＱ９がほぼオフ状態または完全にオフ状態となる。従って、電圧ＶＲＥＦ１が基準電位ＶＲＥＦとなる。

また温度Ｔ_１〜温度Ｔ_２（Ｔ_０＜Ｔ_１＜Ｔ_２）の領域Ｔ_１２については、ＶＲＥＦ１＜ＶＲＥＦ２である。しかし、この温度領域では、領域Ｔ_０１と異なり、トランジスタＱ８だけでなく、トランジスタＱ９も電流を流し始める。そのため、電圧ＶＲＥＦ１、電圧ＶＲＥＦ２の両方に基づく値が基準電位ＶＲＥＦとなる。但し、この温度領域Ｔ_１２における基準電圧ＶＲＥＦに対する影響力は、ＶＲＥＦ２よりもＶＲＥＦ１の方が支配的である。

温度Ｔ_２において、ＶＲＥＦ１＝ＶＲＥＦ２となる。温度Ｔ_２では、基準電圧ＶＲＥＦに対するＶＲＥＦ２の影響力が、ＶＲＥＦ１の影響力と等しくなる。そして、チップ温度Ｔが温度Ｔ_２〜温度Ｔ_３（Ｔ_０＜Ｔ_１＜Ｔ_２＜Ｔ_３）の領域Ｔ_２３に達するとＶＲＥＦ１＞ＶＲＥＦ２となる。すなわち、領域Ｔ_２３では領域Ｔ_２３と同様にＶＲＥＦはＶＲＥＦ１とＶＲＥＦ２の両方に基づいて決定されるが、領域Ｔ_１２とは逆にＶＲＥＦ２がＶＲＥＦ１よりも支配的となる。

最後に、温度Ｔ_３〜温度Ｔ_ｎ（Ｔ_０＜Ｔ_１＜Ｔ_２＜Ｔ_３＜Ｔ_ｎ）の領域Ｔ_３ｎでは、電圧、トランジスタＱ８がほぼオフ状態または完全にオフ状態となり、電圧ＶＲＥＦ２が基準電位ＶＲＥＦとなる。

なお、電圧ＶＲＥＦ１はチップ温度Ｔに対して略一定で、これに対して電圧ＶＲＥＦ２は負の温度特性を有するものと説明したが、例えば、チップ温度Ｔに対する電圧変化率で両者の電圧を定義してもよい。この場合、電圧ＶＲＥＦ１のチップ温度Ｔに対する変化率は、第２電圧の前記温度に対する変化率よりも小さい関係が成立する。すなわち、ＶＲＥＦ２だけでなく、ＶＲＥＦ１が温度特性を有する場合であってもよい。また、少なくともいずれか一方が正の温度特性を有する場合でも良く、この関係は適宜選択可能である。なお以下では、領域Ｔ_０１及び領域Ｔ_１２を低温〜常温領域と呼び、領域Ｔ_２３及び領域Ｔ_３ｎを高温領域と呼ぶことがある。

１．３ 過電流保護回路１の動作について
次に、上記構成の過電流保護回路１の動作について、図４及び図５を参照しつつ、特に比較器ＣＯＭＰに着目して以下説明する。

以下では、ＶＲ３＞ＶＲＥＦの場合を（ｉ）Ｃａｓｅ１、ＶＲ３≦ＶＲＥＦの場合を（ｉｉ）Ｃａｓｅ２として説明する。また図４は、領域Ｔ_０１及び領域Ｔ_１２における比較器ＣＯＭＰの比較動作を示し、図５は、領域Ｔ_２３及び領域Ｔ_３ｎにおける比較器ＣＯＭＰの比較動作を示す。そして、Ｃａｓｅ１での電流を「実線」で示し、Ｃａｓｅ２での電流を「点線」で示す。さらに、各ＭＯＳトランジスタが流す電流量を線幅で示し、線幅が太いほど電流量が多いものとする。

１．３．１ Ｃａｓｅ１について
まず、上述したように低温〜常温時にはＶＲＥＦ２＞ＶＲＥＦ１である（図３の領域Ｔ_０１及びＴ_１２を参照。）。したがって、ＭＯＳトランジスタＱ８が流す電流Ｉ_８（図４中、（ｉ）太実線矢印）は、ＭＯＳトランジスタＱ９が流す電流Ｉ_９より十分に大きい（図４中、（ｉ）細実線矢印）。そして、本Ｃａｓｅ１では電圧ＶＲ３＞電圧ＶＲＥＦの関係が成立するので、電流Ｉ_８はＭＯＳトランジスタＱ７が流す電流Ｉ_７（図４中、（ｉ）細実線矢印）よりも大きい。

したがって、電流Ｉ_７によりノードＮ１３の電位が上昇し、ＭＯＳトランジスタＱ１０及びＱ１１がオンするが、上述の通り電流Ｉ_７＜電流Ｉ_８の関係が成立するため、電流Ｉ_７の大きさに起因するＭＯＳトランジスタＱ１１の電流駆動力は、ＭＯＳトランジスタＱ８のそれよりも小さく、電流Ｉ_８の全てを流す能力がない。

この結果、トランジスタＱ８のドレイン電流の一部及びトランジスタＱ９のドレイン電流はノードＮ１２へ流れ込み、ノードＮ１２の電位が上昇する。この結果、ＭＯＳトランジスタＱ１２がオンするため、ノードＮ１４の電位は接地（“Ｌ”）レベルとなる。そして、この“Ｌ”レベル信号が、比較器ＣＯＭＰの出力信号として出力ノードＯＵＴ１から出力される。

そして、チップ温度Ｔが上昇するほど電圧ＶＲＥＦ２の値が降下するので、ＭＯＳトランジスタＱ９の電流駆動力も上昇する。これに対して、電流Ｉ_７の大きさに起因するＭＯＳトランジスタＱ１１の電流駆動力は変化しないので、ノードＮ１２に更に多くの電流Ｉ_９が流れ込む。このため、ＭＯＳトランジスタＱ１２には更に大きな電圧が印加されるため、当該ＭＯＳトランジスタＱ１２によるノードＮ１４の電位を引き込む力はより大きくなる。

更にチップ温度Ｔが上昇し、領域Ｔ_２３に達すると、ＭＯＳトランジスタＱ９が流す電流Ｉ_９（図５中、（ｉ）太実線矢印）は、ＭＯＳトランジスタＱ８が流す電流Ｉ_８より大きくなる（図５中、（ｉ）細実線矢印）。すると、本Ｃａｓｅ１ではＭＯＳトランジスタＱ９の電流駆動力は、ＭＯＳトランジスタＱ７及びＱ８のそれらよりも大きくなる。すなわち、ＭＯＳトランジスタＱ９が流す電流Ｉ_９（図５中、（ｉ）太実線矢印）は、ＭＯＳトランジスタＱ７が流す電流Ｉ_７（図５中、（ｉ）細実線矢印）より大きく、且つＭＯＳトランジスタＱ８が流す電流Ｉ_８（図５中、（ｉ）細実線矢印）よりも大きい。

したがって、電流Ｉ_７によりノードＮ１３の電位が上昇し、ＭＯＳトランジスタＱ１０及びＱ１１がオンするが、上述の通り電流Ｉ_７＜電流Ｉ_９の関係が成立するため、電流Ｉ_７の大きさに起因するＭＯＳトランジスタＱ１１の電流駆動力は、ＭＯＳトランジスタＱ９のそれよりも小さく、電流Ｉ_８のみならず電流Ｉ_９の全てを流す能力がない。

この結果、トランジスタＱ８のドレイン電流の一部及びトランジスタＱ９のドレイン電流の全部がノードＮ１２へ流れ込み、当該ノードＮ１２の電位が上昇する。この結果、ＭＯＳトランジスタＱ１２がオンするため、ノードＮ１４の電位は接地（“Ｌ”）レベルとなる。そして、この“Ｌ”レベル信号が、比較器ＣＯＭＰの出力信号として出力ノードＯＵＴ１から出力される。

そして、チップ温度Ｔが領域Ｔ_３ｎに達すると電圧ＶＲＥＦ２の値が更に降下するので（図３の領域Ｔ_３ｎを参照。）、ＭＯＳトランジスタＱ９の電流駆動力が更に上昇する。そして、上述したように電流Ｉ_７の大きさに起因するＭＯＳトランジスタＱ１１の電流駆動力は変化しないことから、ノードＮ１２に更に多くの電流Ｉ_９が流れ込む。このため、ＭＯＳトランジスタＱ１２には更に大きな電圧が印加されるため、当該ＭＯＳトランジスタＱ１２によるノードＮ１４の電位を引き込む力はより大きくなる。

１．３．２ Ｃａｓｅ２について
次に、Ｃａｓｅ２について説明する。
低温〜常温時では、ＶＲＥＦ２＞ＶＲＥＦ１である（図３の領域Ｔ_０１及びＴ_１２を参照。）。すなわち、ＭＯＳトランジスタＱ８流す電流Ｉ_８（図４中、（ｉｉ）太点線矢印）は、ＭＯＳトランジスタＱ９が流す電流Ｉ_９より大きい（図４中、（ｉｉ）細点線矢印）。

そして、本Ｃａｓｅ２では、電圧ＶＲ３≦電圧ＶＲＥＦの関係が成立するので、ＭＯＳトランジスタＱ７が流す電流Ｉ_７（図４中、（ｉｉ）極太点線矢印）は、ＭＯＳトランジスタＱ８、Ｑ９が流す電流Ｉ_８及びＩ_９より大きい（図４中、（ｉｉ）細点線及び太点線矢印）。

ここで、電流Ｉ_７によりノードＮ１３の電位が上昇するためＭＯＳトランジスタＱ１０及びＱ１１がオンする。

上述の通り、本Ｃａｓｅ２では電流Ｉ_７＞電流Ｉ_８の関係が成立するため、電流Ｉ_７の大きさに起因するＭＯＳトランジスタＱ１１の電流駆動力は、ＭＯＳトランジスタＱ８及びＱ９のそれらよりも大きく、電流Ｉ_８及び電流Ｉ_９の全てを流すことができる。このように、電流Ｉ_８の他、ＭＯＳトランジスタＱ９からの電流Ｉ_９についてもこのＭＯＳトランジスタＱ１１に流れ込むこととなる。

そして、チップ温度Ｔが領域Ｔ_１２に向かうほど電圧ＶＲＥＦ２の電圧が降下することからＭＯＳトランジスタＱ９の電流駆動力が上昇するが、依然としてＭＯＳトランジスタＱ７の電流駆動力の方が大きいため、電流Ｉ_９の全てがＭＯＳトランジスタＱ１１に流れ込むことになる。

この結果、ＭＯＳトランジスタＱ１２はオフを維持するため、ノードＮ１４の電位はＭＯＳトランジスタＱ６からのドレイン電流によって“Ｈ”レベルとなる。そして、この“Ｈ”レベル信号が、比較器ＣＯＭＰの出力信号として出力ノードＯＵＴ１から出力される。

更に温度が上昇して、チップ温度Ｔの温度が上昇し、領域Ｔ_２３に達すると、電圧ＶＲＥＦ２＞電圧ＶＲＥＦ１である（図３の領域Ｔ_２３を参照。）。

しかし、本Ｃａｓｅ２では、電圧ＶＲ３≦電圧ＶＲＥＦの関係が成立するので、ＭＯＳトランジスタＱ７が流す電流Ｉ_７（図５中、（ｉｉ）極太点線矢印）は、未だＭＯＳトランジスタＱ８、Ｑ９が流す電流Ｉ_８及びＩ_９より大きい（図５中、（ｉｉ）細点線及び太点線矢印）。

すなわち、電流Ｉ_７により、それぞれオンしたＭＯＳトランジスタＱ１０及びＭＯＳトランジスタＱ１１は、電流Ｉ_８の他、電流Ｉ_９の全てを流すことができる電流駆動力を有することとなる。

つまり、ＭＯＳトランジスタＱ９が電流Ｉ_９をノードＮ１２に供給する電流駆動力よりも、ＭＯＳトランジスタＱ１１によるノードＮ１２を接地（“Ｌ”）レベルに引き込む力の方が大きいため、当該ノードＮ１２の電位は上昇せず、ＭＯＳトランジスタＱ１２はオフしたままとなる。

したがって、ＭＯＳトランジスタＱ６からの電流Ｉ_ｃ２によりノードＮ１４の電位は“Ｈ”レベルとなり、これが比較器ＣＯＭＰの出力信号として出力ノードＯＵＴ１から制御部３０へ出力される。

そして、チップ温度Ｔが領域Ｔ_３ｎに達すると電圧ＶＲＥＦ２の値が更に降下することから（図３の領域Ｔ_３ｎを参照。）、ＭＯＳトランジスタＱ９の電流駆動力が更に上昇する。しかし、上述の通り、ＶＲ３≦ＶＲＥＦの関係が成立するため、ＭＯＳトランジスタＱ７が流す電流Ｉ_７（図５中、（ｉｉ）極太点線矢印）と、ＭＯＳトランジスタＱ８、Ｑ９が流す電流Ｉ_８及びＩ_９（図５中、（ｉｉ）細点線及び太点線矢印）との大小関係は変わらない。

つまり、ＭＯＳトランジスタＱ９が電流Ｉ_９をノードＮ１２に供給する電流駆動力よりも、ＭＯＳトランジスタＱ１１によるノードＮ１２を接地（“Ｌ”）レベルに引き込む力の方が大きいため、当該ノードＮ１２の電位は上昇せず、ＭＯＳトランジスタＱ１２はオフしたままとなる。

このように、チップ温度Ｔが上昇し、その値が領域Ｔ_０１、領域Ｔ_１２、領域Ｔ_２３、そして領域Ｔ_３ｎへ遷移する中で電圧ＶＲＥＦ１と電圧ＶＲＥＦ２との関係に変動があっても、Ｃａｓｅ２の場合での比較器ＣＯＭＰは、ドレイン電流Ｉ_ｄを過電流とせず、その結果、ＭＯＳトランジスタＱ１がオンされ、電圧ＶＲＥＦ１を電圧ＶＲ３に近づいた値となるまでドレイン電流Ｉ_ｄを上昇させる。

以上から、電圧ＶＲ３≦電圧ＶＲＥＦ１の場合、比較器ＣＯＭＰは、ドレイン電流Ｉ_ｄが過電流ではないと判定し、当該比較器ＣＯＭＰはＭＯＳトランジスタＱ１をオンさせ、電圧ＶＲＥＦ１を電圧ＶＲ３に近づいた値となるまでドレイン電流Ｉ_ｄを上昇させる。

１．４ 第１実施形態に係る効果
上記構成の過電流保護回路１によれば、温度変化にかかわらず動作信頼性を向上できる。本効果につき、以下説明する。
上記構成の過電流保護回路１は、比較器ＣＯＭＰを３入力端子（１つの反転入力端子、２つの非反転入力端子）を備える。この構成において、（１）反転入力端子としての第１入力端子（−）にてＭＯＳトランジスタＱ１（スイッチング素子）に流れるドレイン電流Ｉ_ｄに応じた電圧ＶＲ３を受信し、（２）非反転入力端子としての第２入力端子（＋）にて、図示せぬＢＧＲ回路から供給され、温度特性を持たない電圧ＶＲＥＦ１を受信し、そして（３）非反転入力端子としての第３入力端子（＋）にて、当該過電流保護回路１を搭載したチップ温度Ｔの変化（上昇）と共に電圧が変化（降下）する電圧ＶＲＥＦ２を受信する。

そして過電流保護回路１は、温度Ｔと、電圧ＶＲＥＦ１及び電圧ＶＲＥＦ２とに基づいて決定される電圧ＶＲＥＦを、電圧ＶＲ３と比較する。例えば、チップ温度Ｔが領域Ｔ_０１及び領域Ｔ_１２の低温〜常温であると、基準電位ＶＲＥＦは、電圧ＶＲＥＦ１及び電圧ＶＲＥＦ２のうち、電圧ＶＲＥＦ１の影響を強く受ける。これに対して、チップ温度Ｔが高温であると、基準電位ＶＲＥＦは、電圧ＶＲＥＦ１及び電圧ＶＲＥＦ２のうち、電圧ＶＲＥＦ２の影響を強く受ける。

そして、高温における基準電位ＶＲＥＦは負の温度特性を有するため、低温時よりもその電圧値を下げることができる（図３を参照。）。すなわち、ＭＯＳトランジスタＱ１に流すドレイン電流Ｉ_ｄを低温〜常温時よりも抑制することができる。よって、たとえチップ温度Ｔが高温であってもＭＯＳトランジスタＱ１に過電流を流すことなく動作を安定させることができる。

また本構成であると、高温時における過電流を抑制しつつ、低温時においても十分な電流出力を発揮することができる。すなわち、例えば高温時を基準にして基準電圧を決定した場合、すなわち、基準電圧を比較的低い値に定めた場合、高温時における過電流は抑制できても、低温時には必要以上に電流出力を制限する可能性がある。この点、本実施形態によれば、低温時には比較的高めの基準電圧を用いることで、十分な電流出力を確保する。換言すれば、必要以上に電流出力を制限することを抑制する。他方で高温時には、比較的低めの基準電圧を用いる。これにより、前述の通り過電流を抑制できる。このように、電流供給能力の十分な発揮と、過電流の抑制とを両立できる。

また、上記構成の過電流保護回路１によれば、抵抗素子Ｒ４、抵抗素子Ｒ５、及び「負の温度特性」を有したトランジスタＱ３を用いて、チップ温度Ｔが高温時の基準電圧としての電圧ＶＲＥＦ２を生成する。これによれば、抵抗素子Ｒ４、抵抗素子Ｒ５、及びトランジスタＱ３といった簡易な回路を組み合わせた構成で負の温度特性を有した電圧ＶＲＥＦ２を生成することができる。よって回路構成を複雑化することがなく、採用する各回路部品が少なく済むため、回路面積を縮小することができる。

また、上記構成の過電流保護回路１によれば、抵抗素子Ｒ４及び抵抗素子Ｒ５は、当該抵抗素子Ｒ４及び抵抗素子Ｒ５の製造過程において、例えば長方形等の同じ形状の素子パターンで同時に製造される。これによれば、素子ばらつきによる電圧ＶＲＥＦ２への影響を抑制することができる。

２．第２実施形態
次に、第２実施形態に係る半導体集積回路について説明する。第２実施形態は、第１実施形態に係る過電流保護回路１において、過電流検出回路１０における電圧ＶＲＥＦ１及び電圧ＶＲＥＦ２の電圧レベルを上下切り替え可能な構成とし、併せてそれら電圧レベルを上下切り替える基準電圧切替部５０を更に採用したものである。

２．１ 過電流検出回路１０の構成について
第２実施形態に係る過電流保護回路１内の過電流検出回路１０の構成について、図６を用いて説明する。以下説明では、第１実施形態と同一の構成については同一の符号を付し、異なる構成に着目する。

第２実施形態に係る過電流検出回路１０は、更に抵抗素子Ｒ６及び抵抗素子Ｒ９、並びにＭＯＳトランジスタＱ１３及びＭＯＳトランジスタＱ１４を備える。これにより、下記の第１電圧生成部Ｖｇ１及び第２電圧生成部Ｖｇ２が構成される。

２．１．１ 第１電圧生成部Ｖｇ１の回路構成について
第１電圧生成部Ｖｇ１は、新たに設けた抵抗素子９及びＭＯＳトランジスタＱ１３を、当初から設けられている抵抗素子Ｒ７及び抵抗素子Ｒ８と組み合わせて構成される。

抵抗素子Ｒ９の一端は、ノードＮ１８に接続され、他端は接地される。またＭＯＳトランジスタＱ１３のドレインはノードＮ１８に接続され、ソースは接地され、ゲートにはノードＮ１６に接続される。

この第１電圧生成部Ｖｇ１は、電圧レベルの異なる電圧ＶＲＥＦ１を生成する機能を有する。
つまり、ＭＯＳトランジスタＱ１３がオンのとき、第１電圧生成部Ｖｇ１は、破線で囲った抵抗素子Ｒ７及び抵抗素子Ｒ８に応じた上述した（１）式の電圧ＶＲＥＦ１（以下、［ｍｏｄｅ１］）を生成し、一方、ＭＯＳトランジスタＱ１３がオフのとき、第１電圧生成部Ｖｇ１は、実線で囲った抵抗素子Ｒ７、抵抗素子Ｒ８及び抵抗素子Ｒ９に応じた電圧ＶＲＥＦ１（以下、［ｍｏｄｅ２］）を生成する機能を有する。

ここで、［ｍｏｄｅ２］における電圧ＶＲＥＦ１は、下記（４）式で表わされる。

ＶＲＥＦ１＝｛（ｒ_８＋ｒ_９）／（ｒ_７＋ｒ_８＋ｒ_９）｝×Ｖ_ＢＧＲ …（４）
ここで、ｒ_９は、抵抗素子Ｒ９の抵抗値である。

２．１．２ 第２電圧生成部Ｖｇ２の回路構成について
第２電圧生成部Ｖｇ２は、新たに設けた抵抗素子Ｒ６及びＭＯＳトランジスタＱ１４を、当初から設けられている抵抗素子Ｒ４及び抵抗素子Ｒ５と組み合わせることで構成される。

抵抗素子Ｒ６の一端は、ノードＮ１７に接続され、他端は接地される。またＭＯＳトランジスタＱ１４のドレインはノードＮ１７に接続され、ソースは接地され、ゲートはノードＮ１６に接続される。

第１電圧生成部Ｖｇ１と同様に、上記構成の第２電圧生成部Ｖｇ２は、電圧レベルの異なる電圧ＶＲＥＦ２を生成する機能を有する。

すなわち、ＭＯＳトランジスタＱ１４がオンのとき、第２電圧生成部Ｖｇ２は、（２）式に示した、破線で囲った抵抗素子Ｒ４及び抵抗素子Ｒ５に応じた電圧ＶＲＥＦ２（以下、［ｍｏｄｅ１］）を生成し、一方、ＭＯＳトランジスタＱ１４がオフのとき、第２電圧生成部Ｖｇ２は、下記（５）式に示す、実線で囲った抵抗素子Ｒ４、抵抗素子Ｒ５及び抵抗素子Ｒ６に応じた電圧ＶＲＥＦ２（以下、［ｍｏｄｅ２］）を生成する機能を有する。

ここで、［ｍｏｄｅ２］における電圧ＶＲＥＦ２を下記（５）式に表す。

ＶＲＥＦ２＝｛（ｒ_４＋ｒ_５＋ｒ_６）／ｒ_４｝×Ｖ（Ｔ）_ＢＥＱ３ …（５）
ここで、ｒ_６は、抵抗素子Ｒ６の抵抗値である。

２．２ 基準電圧切替部５０について
基準電圧切替部５０はノードＮ１６に“Ｌ”又は“Ｈ”レベルの信号を供給する機能を有する。

“Ｈ”レベルの信号を出力している最中、基準電圧切替部５０は過電流検知モードとして機能する。

過電流検知モードとは、過電流検出回路１０がドレイン電流Ｉ_ｄを過電流であるとした結果、ＭＯＳトランジスタＱ１をオフしドレイン電流Ｉ_ｄの停止を検知する機能である。

一方、“Ｌ”レベルの信号を出力している最中、基準電圧切替部５０は復帰モードとして機能する。

復帰モードとは、制御部３０からの制御に基づきドライバ４０により再度ＭＯＳトランジスタＱ１がオンし、外部負荷ＲＬに流れ始めたドレイン電流Ｉ_ｄを検知する機能である。この機能は、チップ温度Ｔ（高、低）に関係なく実施される。

ここで、ドレイン電流Ｉ_ｄに応じた電圧ＶＲ３の基準電圧である電圧ＶＲＥＦの電圧レベルがチップ温度Ｔに応じて変化するが、それ以外の過電流保護回路１の動作は第１実施形態と同一であるため、ここでは過電流保護回路１全体の動作については説明を省略する。

以下では、過電流検出回路１０及び基準電圧切替部５０による電圧レベルの切替動作について説明する。

２．３ 過電流検出回路１０及び基準電圧切替部５０の動作について
まず、ドレイン電流Ｉ_ｄが流れている間では、基準電圧切替部５０は過電流検知モードとして機能する。つまり、基準電圧切替部５０はノードＮ１６へ“Ｈ”レベルの電圧を出力する。

この場合、ＭＯＳトランジスタＱ１３、及びＱ１４がそれぞれオンする。

このため、第１電圧生成部Ｖｇ１は、電圧ＶＲＥＦ１として抵抗素子Ｒ７の抵抗値ｒ_７及び抵抗素子Ｒ８の抵抗値ｒ_８に応じた値（第１実施形態にて説明した（３）式に応じた値）をＭＯＳトランジスタＱ８に供給する（図６中、破線を参照）。

電圧ＶＲＥＦ２についても同様である。
つまり、第２電圧生成部Ｖｇ２は、電圧ＶＲＥＦ２として抵抗素子Ｒ４の抵抗値ｒ_４、及び抵抗素子Ｒ５の抵抗値ｒ_５に応じた値（第１実施形態にて説明した（２）式に応じた値）をＭＯＳトランジスタＱ９に供給する（図６中、破線を参照）。

したがって比較器ＣＯＭＰは、過電流検知モードに応じた電圧であって、且つ温度Ｔに依存して変化する電圧ＶＲＥＦ（図３を参照。）と、電圧ＶＲ３と、を比較して得られた結果（過電流か否か）を出力する。

例えば、当該ドレイン電流Ｉ_ｄが過電流であると判定すると、当該比較器ＣＯＭＰは制御部３０に“Ｌ”レベルの信号を出力する。この信号レベルを受けた制御部３０からの制御信号によりドライバ４０はＭＯＳトランジスタＱ１をオフさせる。つまり、ドレイン電流Ｉ_ｄを停止させる。

その後、基準電圧切替部５０にて一度停止していたドレイン電流Ｉ_ｄが再度流れ出したことをすると、基準電圧切替部５０はそれまでの過電流検知モードを復帰モードへ切り替え、電圧ＶＲＥＦ１及び電圧ＶＲＥＦ２の電圧レベルを上げる。この際、基準電圧切替部５０は、ノードＮ１６へ“Ｌ”レベルの電圧を出力する。

すなわち、第１電圧生成部Ｖｇ１は、電圧ＶＲＥＦ１として上述した（４）式の値をＭＯＳトランジスタＱ８に供給する（図６中、実線を参照）。

第２電圧生成部Ｖｇ２についても同様に電圧ＶＲＥＦ２として上述した（５）式の値をＭＯＳトランジスタＱ９に供給する（図６中、実線を参照）。

比較器ＣＯＭＰは、復帰モードに応じた電圧であって温度Ｔに依存して変化する電圧ＶＲＥＦ（図３を参照。）と、電圧ＶＲ３と、を比較して得られた結果（過電流か否か）を出力する。

以下では、図７を用いて基準電圧切替部５０による第１電圧生成部Ｖｇ１の生成する電圧ＶＲＥＦ１と、第２電圧生成部Ｖｇ２の生成する電圧ＶＲＥＦ２の電圧レベルの切り替え動作について説明する。

図７は、電圧ＶＲＥＦ１及び電圧ＶＲＥＦ２の電圧レベルを［ｍｏｄｅ１］から［ｍｏｄｅ２］へ切り替えた様子を示した概念図である。

ここで、温度Ｔ_ｍ（低温〜常温）及びＴ_ｍ＋１（高温）に分けて電圧ＶＲＥＦ１、電圧ＶＲＥＦ２の切り替え動作を説明する。この場合、ノードＮ３における電圧ＶＲ３を、電圧ＶＲ３-Ｈ（ＭＯＳトランジスタＱ１のオフ前の電圧）と、電圧ＶＲ３-Ｌ（ＭＯＳトランジスタＱ１の再度のオン後の電圧）とする。

２．３．１ 温度Ｔ_ｍ（低温〜常温）の場合
まず、電圧ＶＲ３-Ｈ＞電圧ＶＲＥＦの関係が成立する場合（ドレイン電流Ｉ_ｄは過電流）を考える。

この場合、上述の動作の通り、比較器ＣＯＭＰからの信号を受けた制御部３０及びドライバ４０によりＭＯＳトランジスタＱ１はオフである。

その後、更に比較器ＣＯＭＰからの信号を受けた制御部３０及びドライバ４０により再度ＭＯＳトランジスタＱ１がオンしたものとする。すると、ドレイン電流Ｉ_ｄが流れたことを検知した基準電圧切替部５０は、それまでの過電流検知モードを復帰モードへ切り替える。

すなわち［ｍｏｄｅ１］を［ｍｏｄｅ２］へ切り替え、電圧ＶＲＥＦ１及び電圧ＶＲＥＦ２を上昇させる。これにより、例えば温度Ｔ_ｍにおけるＶＲＥＦ１と電圧ＶＲ３-Ｌとの電位差をΔＶ_ｍとする（図７中、矢印方向を参照）。

ここで、再度ＭＯＳトランジスタＱ１がオンした際の電圧ＶＲ３が［ｍｏｄｅ１］での電圧レベル付近に位置していたとする（図中、電圧ＶＲ３−Ｌ、電圧ＶＲ３−Ｈ）。
これに対して、電圧ＶＲＥＦ１及び電圧ＶＲＥＦ２は［ｍｏｄｅ２］の電圧レベルに達していることから、電圧ＶＲ３を小さい値と判定する。つまり、当該ドレイン電流Ｉ_ｄを過電流ではないと判定する。

したがって、比較器ＣＯＭＰは、ＭＯＳトランジスタＱ１のオンを維持しようと、制御部３０に“Ｌ”レベルの信号を出力する。

２．３．２ 温度Ｔ_ｍ＋１（高温）の場合
上記と同様に、電圧ＶＲ３-Ｈ＞ＶＲＥＦの関係が成立し、この結果、比較器ＣＯＭＰによりＭＯＳトランジスタＱ１に過電流が流れていると判定された場合を考える。

この場合も基準電圧切替部５０は同様の検知を行う。すなわち、比較器ＣＯＭＰからの信号を受けた制御部３０及びドライバ４０によりＭＯＳトランジスタＱ１をオフ／オンさせ、基準電圧切替部５０はその都度ドレイン電流Ｉ_ｄを検知する。
この検知に基づいて上記同様、電流検知モードを復帰モードへ切り替える。

すなわち、［ｍｏｄｅ１］を［ｍｏｄｅ２］へ切り替え、電圧ＶＲＥＦ１及び電圧ＶＲＥＦ２を上昇させる。これにより、例えば温度Ｔ_ｍ＋１におけるＶＲＥＦ２と電圧ＶＲ３-Ｌとの電位差をΔＶ_ｍ＋１とする（図７中、矢印方向を参照）。

２．４ 第２実施形態に係る効果
上記構成の過電流保護回路１であっても、温度変化にかかわらず動作信頼性を向上できる。本効果につき、以下説明する。
上記構成の過電流保護回路１は、過電流検出回路１０を構成する第１電圧生成部Ｖｇ１及び第２電圧生成部Ｖｇ２に、電圧ＶＲＥＦ１及び電圧ＶＲＥＦ２の電圧レベルを上下切り替えられる構成として、新たに抵抗素子Ｒ６及び抵抗素子Ｒ９並びにＭＯＳトランジスタＱ１３及びＭＯＳトランジスタＱ１４を設けている。

また、過電流モード（［ｍｏｄｅ１］）でそれら電圧レベルを下げ、また復帰モード（［ｍｏｄｅ２］）でそれら電圧レベルを上げるように、当該電圧レベルを上下切り替えることのできる基準電圧切替部５０を更に備える。

これによれば、再度ＭＯＳトランジスタＱ１をオンさせた際に、仮に温度Ｔ_ｍ及び温度Ｔ_ｍ＋１のそれぞれにおいて電圧ＶＲ３の電圧レベルが電圧ＶＲ３-Ｌであったとしても、再度流れ始めたドレイン電流Ｉ_ｄを検知した基準電圧切替部５０により、電圧ＶＲＥＦ１及び電圧ＶＲＥＦ２の電圧レベルを［ｍｏｄｅ２］に対応する電圧へと上昇させている。

このため、温度Ｔ_ｍにおいてＶＲＥＦ１（［ｍｏｄｅ２］）に対してはΔＶ_ｍだけ、そして温度Ｔ_ｍ＋１においてＶＲＥＦ２（［ｍｏｄｅ２］）に対してはΔＶ_ｍ＋１だけ電圧ＶＲ３-Ｌに対して余裕を持たせることができる。

このような構成を採用した理由として、例えば、過電流と判定された後、再度ＭＯＳトランジスタＱ１を復帰させてオンさせた場合ドレイン電流Ｉ_ｄに応じた電圧ＶＲ３が電圧ＶＲＥＦ１付近に位置することがある。すると、ＭＯＳトランジスタＱ１がオンとオフとを繰り返す状態に陥るといった問題が発生することが考えられる。

しかし、第２実施形態に係る過電流保護回路１であれば、上述の通り、低温〜高温におけるあらゆる温度Ｔにおいて電圧ＶＲ３-Ｌに対してΔＶ_ｍ、ΔＶ_ｍ＋１だけ余裕を持たせることができることから、上記のような事態を防止することができる。

なお、電圧ＶＲＥＦ１付近とは、電圧ＶＲ３が電圧ＶＲＥＦ１よりも大きな値或いは電圧ＶＲＥＦ１よりも低い値の両者を含み、ＭＯＳトランジスタＱ１がオンまたはオフを繰り返す電圧である。

３．第３実施形態
次に、第３実施形態に係る半導体集積回路の構成について説明する。第３実施形態は、第１実施形態に係る過電流検出回路１０にて電圧ＶＲＥＦ１を生成する（図示せぬ）定電圧源ＢＧＲ回路を廃し、代わりに定電流源１４を採用したものである。

なお、本実施形態においても、基準電圧切替部５０による電圧レベル切替モードを行うことが可能な構成とする。

３．１ 第１電圧生成部Ｖｇ１の回路構成について
第３実施形態に係る過電流検出回路１０の構成について、図８及び図９を用いて説明する。以下説明では、第１実施形態及び第２実施形態と同一の構成については同一の符号を付し、異なる構成に着目する。

図８は、第３実施形態に係る過電流検出回路１０（第１電圧生成部Ｖｇ１）に着目した回路図である。
図示するように、第１電圧生成部Ｖｇ１における定電流源１４は抵抗素子７に定電流Ｉ_ｃ３を供給する。

次に、図９を用いて定電流源１４の詳細な回路構成を示す。
図９は、定電流源１４の詳細な回路構成を示した図である。

定電流源１４は、ＭＯＳトランジスタＱ１５、ＭＯＳトランジスタＱ１６、及び抵抗素子Ｒｃｃｓを備える。

ＭＯＳトランジスタＱ１５のソースはノードＮ６に接続され、ドレインはノードＮ２０にてゲートと共通接続される。

また、ＭＯＳトランジスタＱ１６のソースは、ノードＮ６に接続され、ドレインは図８に示す抵抗素子Ｒ７の一端に接続され、ゲートは、ノードＮ２０に接続される。すなわち、ＭＯＳトランジスタＱ１５及びＭＯＳトランジスタＱ１６でミラー回路を形成する。

上記構成の第１電圧生成部Ｖｇ１において、定電流源１４は、ノードＮ６に供給される電圧ＶＲＥＧに基づき、抵抗素子Ｒ７、Ｒ８、及びＲ９へ定電流Ｉ_ｃ３を出力する機能を有する。

ここで、例えば基準電圧切替部５０が［ｍｏｄｅ１］として機能するために“Ｈ”レベルの電圧をノードＮ１６へ出力すると、抵抗素子Ｒ８の他端が接地される。これにより、ノードＮ１０の電位（電圧ＶＲＥＦ１）は、下記（６）式で表わされる。

ＶＲＥＦ１＝Ｒ７×Ｉ_ｃ３ …（６）
一方、基準電圧切替部５０が［ｍｏｄｅ２］として機能するために“Ｌ”レベルの電圧をノードＮ１６へ出力すると、ノードＮ１０の電位（電圧ＶＲＥＦ１）は、下記（７）式で表わされる。

ＶＲＥＦ１＝（Ｒ７＋Ｒ８）×Ｉ_ｃ３ …（７）
３．２ ＜第３実施形態に係る効果＞
したがって、上記構成の過電流保護回路１によれば、ＭＯＳトランジスタＱ１６は、ＭＯＳトランジスタＱ１５とミラー回路を構成している。

したがって、ＭＯＳトランジスタＱ１６は、ＭＯＳトランジスタＱ１５から抵抗素子Ｒｃｃｓに向かって流す定電流Ｉ_ｃ３と同一の電流を、抵抗素子Ｒ７（図８を参照。）へ流す。

また、抵抗素子Ｒｃｃｓは、抵抗素子Ｒ７及び抵抗素子Ｒ８の製造過程において、例えば長方形等の同じ形状で同時に製造される。

このため、チップ温度Ｔの変化によって抵抗素子Ｒｃｃｓの値が変化した場合であっても、同様の変化が抵抗素子Ｒ７及び抵抗素子Ｒ８において生じることから、温度Ｔに依存することなく、一定の電圧ＶＲＥＦ１を生成することができる。

また、上記構成の過電流保護回路１によれば、例えば長方形等の同じ形状の素子パターンを１つまたは複数組み合わせることで所望の抵抗値を設定する。

つまり、抵抗素子Ｒ４、抵抗素子Ｒ５及び抵抗素子Ｒ６と、抵抗素子Ｒ７及び抵抗素子Ｒ８と、の素子パターンの比率を合わせることで、電圧ＶＲＥＦ１及び電圧ＶＲＥＦ２における［ｍｏｄｅ１］から［ｍｏｄｅ２］への電圧変化率を容易に合わせることができる。

さらに、上記構成の過電流保護回路１によれば、（図示せぬ）定電圧源ＢＧＲ回路を廃し、代わりに定電流源１４を採用する。

これによれば、電圧ＶＲＥＦ１の電圧値をより大きくすることができる。
なぜなら、（図示せぬ）定電圧源ＢＧＲ回路は、一般的にその出力電圧を１．２［Ｖ］程度としていることから、電圧ＶＲＥＦ１は、１．２［Ｖ］を分圧した値に制限されることとなるためである。

しかし、定電流源１４であれば、抵抗素子Ｒｃｃｓ、抵抗素子Ｒ７及び抵抗素子Ｒ８の値で設定することが可能となるため、電圧ＶＲＥＦ１の値に自由度を与えることができる。

なお、上記第１実施形態から第３実施形態における比較器ＣＯＭＰを構成するＭＯＳトランジスタＱ４〜ＭＯＳトランジスタＱ１２について、バイポーラトランジスタＢＩＰＴｒで構成してもよい。

この場合、ＭＯＳトランジスタＱ４〜ＭＯＳトランジスタＱ９については、エミッタ端（ｐ型）、ベース端（ｎ型）、コレクタ端（ｐ型）を有するトランジスタであり、ＭＯＳトランジスタＱ１０〜ＭＯＳトランジスタＱ１２については、エミッタ端（ｎ型）、ベース端（ｐ型）、コレクタ端（ｎ型）を有するトランジスタである。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１…過電流保護回路、１０…過電流検出回路、２０…出力電流回路、３０…制御部、４０…ドライバ、５０…基準電圧切替部、１１、１３、１４…定電流源、１２…定電圧源、ＩＤＱ_１…電流、Ｉ_ｃ１、Ｉ_ｃ２、Ｉ_ｃ３…定電流、Ｖ_ＢＥＱ３…電圧、Ｑ１、Ｑ４〜Ｑ９、Ｑ１５、Ｑ１６…ｐチャネル型ＭＯＳトランジスタ、Ｑ２、Ｑ１０〜Ｑ１４…ｎチャネル型ＭＯＳトランジスタ、Ｑ３…電界効果トランジスタ、Ｖｇ１、Ｖｇ２…第１（第２）電圧生成部、Ｒ_１〜Ｒ_９、Ｒｃｃｓ…抵抗素子、電圧…ＶＲ３、ＶＲＥＦ１、ＶＲＥＦ２…基準電圧、Ｔ_０、Ｔ_１、Ｔ_２、Ｔ_３…温度、Ｔ_０１、Ｔ_１２、Ｔ_２３、Ｔ_３ｎ…領域。

Claims (8)

1. 第１電圧を受信する第１入力端子と、負の温度特性を有する第２電圧を受信する第２入力端子と、スイッチング素子に流れる電流に応じた第３電圧を受信する第３入力端子とを備え、前記第１電圧と前記第２電圧のいずれかと、前記第３電圧とを比較する比較器と、
   前記比較器の比較結果に応じて前記スイッチング素子を制御する第１制御部と
   を備え、
   前記第２電圧は、第１温度では前記第１電圧より大きく、前記第１温度よりも高温の第２温度では前記第１電圧より小さく、
   前記第１温度では、前記比較器は前記第１電圧と前記第３電圧とを比較し、
   前記第２温度では、前記比較器は前記第２電圧と前記第３電圧とを比較する、
   半導体集積回路。
2. 前記第１電圧の温度に対する変化率は、前記第２電圧の前記温度に対する変化率よりも小さく、
   前記第１温度を含む第１の温度領域では、前記比較器により、前記第３電圧が第１電圧よりも大きいと判定されたときに、前記第１制御部が前記スイッチング素子をオフし、
   前記第１の温度領域より高温であって、前記第２温度を含む第２の温度領域では、前記比較器により、前記第３電圧が第２電圧よりも大きいと判定されたときに、前記第１制御部が前記スイッチング素子をオフする、請求項１記載の半導体集積回路。
3. 前記第１の温度領域と前記第２の温度領域の中間である第３の温度領域において、前記比較器は、前記第１電圧及び前記第２電圧の両方に基づく電圧と、前記第３電圧と、を比較する、請求項２記載の半導体集積回路。
4. 前記第１電圧は温度に対して略一定である、請求項２又は請求項３に記載の半導体集積回路。
5. ベース・エミッタ間電圧が負の温度特性を有するトランジスタを更に備え、
   前記ベース・エミッタ間電圧を利用することにより、前記第２電圧に前記負の温度特性が与えられる、
   請求項１乃至請求項４のいずれか一項に記載の半導体集積回路。
6. 前記半導体集積回路は、前記スイッチング素子に過電流が流れているか否かをする第１モードと、前記スイッチング素子に過電流が流れているとした後、前記スイッチング素子をオフ状態から再度オンに復帰させる第２モードとを有し、
   前記半導体集積回路は、前記第２モードにおける前記第１電圧及び前記第２電圧の値を、それぞれ前記第１モードにおける前記第１電圧及び前記第２電圧の値よりも大きくする第２制御部を更に備える、請求項１乃至５いずれか一項記載の半導体集積回路。
7. 前記第２モードにおける前記第１電圧及び前記第２電圧の温度特性は、それぞれ前記第１モードにおける前記第１電圧及び前記第２電圧の温度特性を、高電圧側に平行移動させたものである、請求項６記載の半導体集積回路。
8. 直列接続された第１抵抗素子、第２抵抗素子、及び第３抵抗素子を含み、前記第１乃至第３抵抗素子のうち選択されたいずれかの抵抗素子を用いて前記第１電圧を生成する第１抵抗素子群と、
   前記第３抵抗素子と並列に接続された第１トランジスタと、
   直列接続された第４抵抗素子、第５抵抗素子、及び第６抵抗素子を含み、前記第４乃至第６抵抗素子のうち選択されたいずれかの抵抗素子を用いて前記第２電圧を生成する第２抵抗素子群と、
   前記第６抵抗素子と並列に接続された第２トランジスタと
   を更に備え、
   前記第１モードでは、前記第２制御部が前記第１トランジスタ及び前記第２トランジスタをオン状態とすることにより、前記第１電圧は、前記第１抵抗素子及び前記第２抵抗素子における分圧により生成され、前記第２電圧は、前記第４抵抗素子及び前記第５抵抗素子における分圧により生成され、
   前記第２モードでは、前記第２制御部が前記第１トランジスタ及び前記第２トランジスタをオフ状態とすることにより、前記第１電圧は、前記第１乃至第３抵抗素子における分圧により生成され、前記第２電圧は、前記第４乃至第６抵抗素子における分圧により生成される、請求項７に記載の半導体集積回路。