[go: up one dir, main page]

JP2019165190A - 配線板および電子機器 - Google Patents

配線板および電子機器 Download PDF

Info

Publication number
JP2019165190A
JP2019165190A JP2018092460A JP2018092460A JP2019165190A JP 2019165190 A JP2019165190 A JP 2019165190A JP 2018092460 A JP2018092460 A JP 2018092460A JP 2018092460 A JP2018092460 A JP 2018092460A JP 2019165190 A JP2019165190 A JP 2019165190A
Authority
JP
Japan
Prior art keywords
conductive layer
wiring board
semiconductor package
pattern
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018092460A
Other languages
English (en)
Inventor
貴史 渡邉
Takashi Watanabe
貴史 渡邉
直樹 舘林
Naoki Tatebayashi
直樹 舘林
篤史 石渡
Atsushi Ishiwatari
篤史 石渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Components Inc
Original Assignee
Canon Components Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Components Inc filed Critical Canon Components Inc
Publication of JP2019165190A publication Critical patent/JP2019165190A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】配線板の熱対策に有利な技術を提供する。【解決手段】少なくとも2層のパターン化された導電層と、半導体パッケージと、を備える配線板であって、導電層は、配線板の第1の面に配された第1の導電層と、前記第1の面とは反対側の第2の面に配された第2の導電層と、を含み、半導体パッケージは、第1の導電層の上に配され、第1の導電層の厚さが、第2の導電層の厚さよりも厚く、第1の導電層の厚さと第2の導電層の厚さとが、2倍以上異なる。【選択図】図1

Description

本発明は、配線板および電子機器に関する。
特許文献1には、基板の両面に銅箔パターンが形成された両面配線板が示されている。
特開平2−76295号公報
特許文献1の構造において、一方の面の上に搭載された搭載部品で発生する熱は、半導体パッケージそのものに対する誤動作や寿命への影響だけでなく、半導体パッケージを搭載した配線板が組み込まれた電子機器にも影響を及ぼす可能性がある。
本発明は、配線板の熱対策に有利な技術を提供することを目的とする。
上記課題に鑑みて、本発明の実施形態に係る配線板は、少なくとも2層のパターン化された導電層と、半導体パッケージと、を備える配線板であって、導電層は、配線板の第1の面に配された第1の導電層と、前記第1の面とは反対側の第2の面に配された第2の導電層と、を含み、半導体パッケージは、第1の導電層の上に配され、第1の導電層の厚さが、第2の導電層の厚さよりも厚く、第1の導電層の厚さと第2の導電層の厚さとが、2倍以上異なることを特徴とする。
上記手段によって、配線板の熱対策に有利な技術が提供される。
本発明の実施形態に係る配線板の構成例を示す図。 本発明の実施形態に係る配線板の構成例を示す図。 本発明の実施形態に係る配線板の半導体パッケージの搭載例を示す図。 本発明の実施形態に係る配線板の配線板ランドと半導体パッケージのデバイスランドとの関係を示す図。 本発明の実施形態に係る配線板の半導体パッケージの搭載例を示す図。
以下、本発明に係る配線板の具体的な実施形態を、添付図面を参照して説明する。各図は、構造ないし構成を説明する目的で記載された模式図に過ぎず、図示された各部材の寸法は必ずしも現実のものを反映するものではない。また、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
図1(a)〜5を参照して、本発明の実施形態による配線板100について説明する。図1(a)〜1(c)は、本実施形態の配線板100の構成例を示す図である。図1(a)は配線板100の断面図、図1(b)は配線板100の斜視図、図1(c)は図1(b)の斜視図のうち半導体パッケージ104が配される部分の拡大図である。
配線板100は、基材103と、少なくとも2層のパターン化された導電層と、半導体パッケージ104と、を含む。導電層は、配線板100の一方の面である表面(第1の面)に配された導電層101(第1の導電層)と、表面とは反対側の裏面(第2の面)に配された導電層102(第2の導電層)と、を含む。換言すると、配線板100は、配線板100の最も外側に配される導電層として導電層101および導電層102を備えている。本実施形態では、配線板100は2層の導電層を備えるが、導電層101と導電層102との間に1層以上の導電層をさらに備えていてもよい。
半導体パッケージ104は、導電層101の上に配される。半導体パッケージ104には、モータードライバなどの半導体素子がパッケージされていてもよいし、発光ダイオード(LED)などの発光素子がパッケージされていてもよい。
本実施形態において、図1(a)、1(b)に示されるように、導電層101と導電層102との厚さが互いに異なる。さらに、詳しく説明すると、図1(a)、1(b)に示される構成において、導電層101の厚さが、導電層102の厚さよりも厚い。配線板100が3層以上の導電層を含む場合、導電層101が、配線板100に配された導電層のうち最も厚い導電層であってもよい。
図1(c)に示されるように、導電層101は、パターン化されている。パターン化された導電層101の一部は、導電層パターン101aのように半導体パッケージ104の端子と接続され、半導体パッケージ104に対して信号や電源(電力)を供給するための配線パターンとして機能する。また、パターン化された導電層101の他の一部は、導電層パターン101b(第1のパターン)のように半導体パッケージ104で生じる熱を放出するように配される。換言すると、導電層パターン101bは、半導体パッケージ104の放熱に利用される。発熱する半導体パッケージ104を搭載する側の表面に配された導電層101の膜厚を、他の導電層よりも厚くすることによって、効率的に放熱し、半導体パッケージ104の発熱を抑制することが可能となる。これによって、半導体パッケージ104そのものに対する熱による誤動作や寿命への影響だけでなく、半導体パッケージ104を搭載した配線板100が組み込まれた電子機器への熱の影響を抑制できる。また、導電層101と導電層102とのうち導電層101だけの厚さを厚くすることによって、配線板100全体での厚さの増加を抑制できる。これによって、配線板100を電子機器に組み込む際に、電子機器の内部の配置を大きく変更することなく配線板100を組み込むことができる。本明細書において、導電層101、102の厚さとは、導電層パターン101a、101bのような、導電層101、102に含まれる導電性のパターンの厚さのことを指す。例えば、導電層101、102の厚さとは、導電層101、102に含まれる導電性のパターンのうち最も厚いパターンの厚さのことであってもよい。また、導電層101、102は、導電性のパターンのほかに、絶縁性のパターン(不図示)を含んでいてもよい。
導電層パターン101bは、図1(c)に示されるように、配線板100の導電層101が配された表面に対する正射影において、半導体パッケージ104の外縁よりも内側に配されてもよい。導電層パターン101bは、直接、半導体パッケージ104と接触していてもよい。また、導電層パターン101bは、配線板100の導電層101が配された表面に対する正射影において、半導体パッケージ104の外縁よりも内側に配された熱伝導部材105を介して半導体パッケージ104と接触していてもよい。ここで、熱伝導部材105は、例えば、サーマルグリースやグラファイトシートなど熱伝導率の高い材料を用いた部材でありうる。また例えば、導電層パターン101bと半導体パッケージ104との間に電気的な接続が必要な場合、熱伝導部材105に半田などの金属や導電性接着剤などが用いられてもよい。
配線板100の導電層101が配された表面に対する正射影において、導電層パターン101bは、半導体パッケージ104の中央に配されていてもよい。ここで、半導体パッケージ104の中央とは、例えば、配線板100の導電層101が配された表面に対する正射影において、半導体パッケージ104の幾何学的重心から半導体パッケージ104の外縁までの距離の80%の点を結んだ領域であってもよい。また、半導体パッケージ104の中央とは、配線板100の表面に対する正射影において、半導体パッケージ104の面積が100R[mm]であった場合、半導体パッケージ104の外縁からR[mm]内側の点を結んだ線の内側の領域であってもよい。また、導電層パターン101bは、上述のように、配線板100の導電層101が配された表面に対する正射影において、半導体パッケージ104と重なる領域のみに配されるだけでなく、一部が、半導体パッケージ104の外縁よりも外側に配されてもよい。
また、導電層パターン101bが、接地されていてもよい。この場合、導電層パターン101bと半導体パッケージ104の接地用の端子との間が、電気的に接続されていてもよい。また、導電層パターン101bが、半導体パッケージ104に信号または電源を供給するための導電層パターン101aと電気的に接続されなくてもよい。
導電層101の厚さは、例えば74μmなど、60μm以上であってもよい。また、導電層101の厚さは、80μm以上であってもよいし、さらに100μm以上であってもよい。また、導電層101の厚さと導電層102の厚さとが2倍以上異なっていてもよい。例えば、導電層101が74μmで、導電層102が37μmであってもよい。また例えば、導電層101が100μmで、導電層102が37μmであってもよい。
また、パターン化された導電層101に含まれる導電性のパターンの厚さは、それぞれ同じ厚さを有しうる。つまり、導電層パターン101aと、導電層パターン101aと並んで配される導電層パターン101bとは、互いに同じ厚さを有しうる。同様にパターン化された導電層102に含まれる導電性のパターンの厚さは、それぞれ同じ厚さを有しうる。これは、基材103の上に配された導電層101、102を構成するための導電材料に対してエッチングなどを行い、導電層101、102のパターン化が行われることによって実現できる。このため、半導体パッケージ104に信号や電源を供給するための導電層パターン101aの厚さが厚くなり、導電層パターン101aのインピーダンスが低減でき、配線抵抗が小さくなることによって、配線板100が組み込まれた電子機器の特性が向上しうる。
また、導電層101の厚さを厚くすることによって、配線板100全体の厚さが厚くなってしまうため、基材103の厚さを薄くしてもよい。例えば、互いに隣接する導電層の間に配される基材103の厚さを、0.8mmなど、1.0mm未満にしてもよい。基材103の厚さを薄くすることによっても、導電層101、102のインピーダンスが低減できる。結果として、上述の導電層101の厚膜化と同様に、配線板100が組み込まれた電子機器の特性が向上しうる。
図1(a)〜1(c)に示す構成では、半導体パッケージ104が配される側の導電層101を導電層102よりも厚くしたが、これに限られるわけではない。図2(a)〜2(c)に示されるように、導電層101と導電層102との厚さが互いに異なり、導電層102の厚さが、導電層101の厚さよりも厚くてもよい。
パターン化された導電層101は、図1(a)〜1(c)に示す構成と同様に、配線板100の導電層101が配された表面に対する正射影において、半導体パッケージ104の外縁よりも内側に配された導電層パターン101bを含む。導電層パターン101bは、直接、半導体パッケージ104と接触していてもよい。また、導電層パターン101bは、配線板100の導電層101が配された表面に対する正射影において、半導体パッケージ104の外縁よりも内側に配された熱伝導部材105を介して半導体パッケージ104と接触していてもよい。しかしながら、導電層101は、導電層102よりも薄いため、効率的に放熱ができない可能性がある。そこで、導電層101と導電層102とを接続するスルーホール106が、導電層パターン101bに配される。これによって、半導体パッケージ104で発生した熱は、導電層パターン101b、スルーホール106を介して厚い導電層102に伝わり、効率的に放熱される。スルーホール106は、図2(a)に示されるように導電層102を貫通していてもよいし、導電層102の途中までの深さであってもよいし、基材103を貫通し導電層102にスルーホール106が形成されていなくてもよい。また、スルーホール106の表面には、図2(a)に示されるように、金属などの熱を伝導するための部材116が配されていてもよい。この部材116は、例えば、それぞれパターン化された導電層101と導電層102とを電気的に接続するためのビアと同時に形成することによって実現できる。また、スルーホール106は、部材116によって埋め込まれていてもよい。
配線板100が3層以上の導電層を含む場合、上述の導電層101の方が厚い場合と同様に、導電層102が、配線板100に配された導電層のうち最も厚い導電層であってもよい。また、導電層102の厚さは、例えば74μmなど、60μm以上であってもよい。また、導電層102の厚さは、80μm以上であってもよいし、さらに100μm以上であってもよい。導電層パターン101a、101b、導電層102、基材103のさらなる配置や構成などは、上述の導電層101が導電層102よりも厚い場合と同様であってもよいため、ここでは説明を省略する。
このように、配線板100の最も外側に配された導電層101、102のうち一方の厚さを厚くすることによって、配線板100全体の厚さの増加を最小限にしながら、半導体パッケージ104の発熱の影響を抑制することができる。また、厚い導電層を配することによって、パターン化された導電層101、102のインピーダンスを低減できる効果もある。さらに、配線板100全体の厚さの増加を抑制するために、基材103の厚さを薄くした場合、パターン化された導電層101、102のインピーダンスが低減できる効果もある。また、導電層101、102の抵抗と温度とは相関関係があるため、導電層101、102の温度が下がることによっても、導電層101、102のインピーダンスが低減できる。導電層101、102のうち一方の膜厚を厚くすることによって、半導体パッケージ104の温度が低下する。また、パターン化された導電層101、102のインピーダンスが低下する。
図3(a)〜3(c)は、配線板100の導電層101への半導体パッケージの搭載例を示す図である。図3(a)は、BGA(Ball Grid Array)パッケージの例を示す。熱伝導部材105としても機能する半田ボールを介して導電層パターン101bと半導体パッケージ104とが接触している。図3(b)は、QFN(Quad Flat No lead package)パッケージの搭載例を示す図である。また、図3(c)はQFP(Quad Flat Package)パッケージの搭載例を示す図である。導電層パターン101b(配線板ランド)とQFN、QFPの半導体パッケージ104のデバイスランド107とが、互いに接触している。導電層パターン101b(配線板ランド)とQFN、QFPの半導体パッケージ104のデバイスランド107とは、熱伝導部材(不図示)を介して接触していてもよい。ここで、デバイスランド107は、半導体パッケージ104の裏面に露出したダイパッドやヒートスプレッダであってもよい。
ここで、導電層パターン101b(配線板ランド)と半導体パッケージ104のデバイスランド107との大きさは、図3(b)、3(c)に示されるように、同じ大きさであってもよい。また、図4(a)に示されるように、デバイスランド107の方が、導電層パターン101b(配線板ランド)よりも大きくてもよい。また、図4(b)に示されるように、導電層パターン101b(配線板ランド)の方が、デバイスランド107よりも大きくてもよい。
配線板100は、リジッド配線板であってもよいし、フレキシブル配線板であってもよい。半導体パッケージ104が搭載された配線板100は、カメラやディスプレイ、パソコン、プリンタ、イメージセンサなど様々な電子機器に組み付けられうる。配線板100の放熱特性が改善されることによって、配線板100が組み付けられた電子機器の半導体パッケージ104の発熱による影響が低減される。
半導体パッケージは、図1(a)〜4(b)に示されるように、配線板100の一方の表面に配されるだけでなく、図5に示されるように、両方の表面に配されてもよい。本実施形態に係る配線板100は、例えばプリント基板であって、一方の表面に銅箔などの導電層101が、他方の表面に銅箔などの導電層102が設けられている。この「2層基板(両面基板)」は、電源部108と信号コントロール部109を搭載することができる。
電源部108および信号コントロール部109は、それぞれ半導体パッケージ104および半導体パッケージ114を有する。このとき、図5に示されるように、電源部108の半導体パッケージ104は、厚い導電層101の上に配され、信号コントロール部109の半導体パッケージ(別の半導体パッケージ)114は、配線板100の導電層101とは反対の表面に設けた、導電層101と比較して薄い導電層102に設けられてもよい。これによって、より放熱を必要とする電源部108の半導体パッケージ104に対して、放熱が効果的に施される。このとき、電源部108に含まれる半導体パッケージ104は、信号コントロール部109に含まれる半導体パッケージ114よりも、より多くの熱を発生しうる。
図5に示されるように、導電層101のうち、電源部108の半導体パッケージ104が載った導電層パターンとは別の導電層パターンにモータードライバ部110などが搭載されてもよい。モータードライバ部110に含まれる半導体パッケージ104も、本実施形態に係る半導体パッケージということができる。したがって、本実施形態の導電層101に搭載される半導体パッケージ104は、電源部108とモータードライバ部110との少なくともいずれか一方に含まれる半導体パッケージでありうる。
一例をあげると、本実施形態における配線板100において、電源部108は、数〜数十Aの電流や50Hzの周波数の電圧を扱い、信号コントロール部109は、ミリAレベルの電流や数ギガHzの電流や信号を扱ってもよい。また、電源部108やモータードライバ部110が搭載される導電層101の厚みではないラインアンドスペース(L/S)は、例えば150μm/150μm、信号コントロール部109が搭載される導電層102のL/Sは、100μm/100μmであってもよい。換言すると、より薄い導電層102の方が、導電層101よりもパターンが微細化されていてもよい。
モータードライバ部110や電源部108に含まれる半導体パッケージ104は、例えば、QFNパッケージ、ZIパッケージ(ZIP)、SOパッケージ(SOP)、QFパッケージ(QFP)であってもよい。また、信号コントロール部109の半導体パッケージ(別の半導体パッケージ)114は、BGAやLGAであってもよい。
導電層101が配される面にモータードライバ部110や電源部108を設け、導電層101よりも薄い導電層102が配される面に信号コントロール部109を設ける本実施形態に係る配線板100は、様々な電子機器に搭載できる。電子機器は、例えば、MRIやCTやマンモグラフィー、エコー、眼底カメラ、放射線撮像装置などの医療機器や、監視カメラや暗視カメラ、車両搭載カメラなどのカメラやネットワークカメラに用いることができる。他にも、電子機器は、複写機やレーザビームプリンタなどの電子写真方式の画像形成装置、インクジェット方式の画像形成装置、大型、高速型の商業印刷機などに用いることができる。ここで、電源部108とは、電子機器が外部から電力を受ける部分であったり、電圧を変換する部分であったり、交流を直流に変換する部分でありうる。また、モータードライバ部110は、コンタクトイメージセンサの制御や、紙などの記憶媒体を運ぶキャリッジやフィニッシャー、ソータなどを制御するためのドライバ部分でありうる。また、信号コントロール部109は、撮影や読み取りなどによって取得した画像信号のAD変換や、画像信号の撮影や読み取り、読み出しに伴うサンプリング信号の生成、電源部108および/またはモータードライバ部110のコントロールなど、信号をコントロールするための部分でありうる。
以上、本発明に係る実施形態および実施例を示したが、本発明はこれらの実施形態および実施例に限定されないことはいうまでもなく、本発明の要旨を逸脱しない範囲で、上述した実施形態は適宜変更、組み合わせが可能である。また、本明細書に記載された個々の用語は、本発明を説明する目的で用いられたものに過ぎず、本発明は、その用語の厳密な意味に限定されるものでないことは言うまでもなく、その均等物をも含みうる。
100:配線板、101,102:導電層、104:半導体パッケージ

Claims (19)

  1. 少なくとも2層のパターン化された導電層と、半導体パッケージと、を備える配線板であって、
    前記導電層は、前記配線板の第1の面に配された第1の導電層と、前記第1の面とは反対側の第2の面に配された第2の導電層と、を含み、
    前記半導体パッケージは、前記第1の導電層の上に配され、
    前記第1の導電層の厚さが、前記第2の導電層の厚さよりも厚く、
    前記第1の導電層の厚さと前記第2の導電層の厚さとが、2倍以上異なることを特徴とする配線板。
  2. 前記第1の導電層が、前記配線板に配された前記導電層のうち最も厚い導電層であることを特徴とする請求項1に記載の配線板。
  3. 前記第1の導電層の厚さが、60μm以上であることを特徴とする請求項1または2に記載の配線板。
  4. 前記第1の面に対する正射影において、前記第1の導電層は、前記半導体パッケージの外縁よりも内側に配された第1のパターンを含み、
    前記第1のパターンが、直接または前記第1の面に対する正射影において前記半導体パッケージの外縁よりも内側に配された熱伝導部材を介して前記半導体パッケージと接触することを特徴とする請求項1乃至3の何れか1項に記載の配線板。
  5. 少なくとも2層のパターン化された導電層と、半導体パッケージと、を備える配線板であって、
    前記導電層は、前記配線板の第1の面に配された第1の導電層と、前記第1の面とは反対側の第2の面に配された第2の導電層と、を含み、
    前記半導体パッケージは、前記第1の導電層の上に配され、
    前記第2の導電層の厚さが、前記第1の導電層の厚さよりも厚く、
    前記第1の面に対する正射影において、前記第1の導電層は、前記半導体パッケージの外縁よりも内側に配された第1のパターンを含み、
    前記第1の導電層と前記第2の導電層とを接続するスルーホールが、前記第1のパターンに配され、
    前記第1のパターンが、直接または前記第1の面に対する正射影において前記半導体パッケージの外縁よりも内側に配された熱伝導部材を介して前記半導体パッケージと接触することを特徴とする配線板。
  6. 前記第2の導電層が、前記配線板に配された前記導電層のうち最も厚い導電層であることを特徴とする請求項5に記載の配線板。
  7. 前記第2の導電層の厚さが、60μm以上であることを特徴とする請求項5または6に記載の配線板。
  8. 前記第1の導電層の厚さと前記第2の導電層の厚さとが、2倍以上異なることを特徴とする請求項5乃至7の何れか1項に記載の配線板。
  9. 前記第1の面に対する正射影において、前記第1のパターンが、前記半導体パッケージの中央に配されることを特徴とする請求項4乃至8の何れか1項に記載の配線板。
  10. 前記第1のパターンが、接地されることを特徴とする請求項4乃至9の何れか1項に記載の配線板。
  11. 前記第1のパターンが、前記半導体パッケージに信号または電源を供給するためのパターンと電気的に接続されないことを特徴とする請求項4乃至10の何れか1項に記載の配線板。
  12. 前記第1の導電層に含まれるパターンの厚さが、それぞれ同じ厚さを有し、
    前記第2の導電層に含まれるパターンの厚さが、それぞれ同じ厚さを有することを特徴とする請求項1乃至11の何れか1項に記載の配線板。
  13. 前記配線板が、リジッド配線板であることを特徴とする請求項1乃至12の何れか1項に記載の配線板。
  14. 前記配線板が、フレキシブル配線板であることを特徴とする請求項1乃至12の何れか1項に記載の配線板。
  15. 前記配線板は、互いに隣接する前記導電層の間に配された基材をさらに含み、
    前記基材の厚さが、1.0mm未満であることを特徴とする請求項1乃至14の何れか1項に記載の配線板。
  16. 基材と、半導体パッケージと、第1のパターンおよび配線パターンを含むパターン化された第1の導電層と、パターン化された第2の導電層と、を含む配線板であって、
    前記基材のうち第1の面に前記第1の導電層が配され、前記基材のうち前記第1の面とは反対側の第2の面に前記第2の導電層が配され、
    前記第1のパターンは、前記第2の導電層よりも厚く、
    前記第1のパターンは、前記半導体パッケージの熱を放出するように配され、
    前記配線パターンは、前記第1のパターンと並んで配され、かつ、前記第1のパターンと同じ厚さであることを特徴とする配線板。
  17. 請求項1から請求項16の何れか1項に記載の配線板を備えることを特徴とする電子機器。
  18. 前記配線板は、前記第2の導電層に前記半導体パッケージとは別の半導体パッケージを有し、
    前記別の半導体パッケージは、信号をコントロールするための半導体パッケージであることを特徴とする請求項17に記載の電子機器。
  19. 前記電子機器が、電子写真方式の画像形成装置、または、インクジェット方式の画像形成装置であることを特徴とする請求項18に記載の電子機器。
JP2018092460A 2018-03-15 2018-05-11 配線板および電子機器 Pending JP2019165190A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018048315 2018-03-15
JP2018048315 2018-03-15

Publications (1)

Publication Number Publication Date
JP2019165190A true JP2019165190A (ja) 2019-09-26

Family

ID=68066175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018092460A Pending JP2019165190A (ja) 2018-03-15 2018-05-11 配線板および電子機器

Country Status (1)

Country Link
JP (1) JP2019165190A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022162875A1 (ja) * 2021-01-29 2022-08-04 サンケン電気株式会社 半導体パワーモジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022162875A1 (ja) * 2021-01-29 2022-08-04 サンケン電気株式会社 半導体パワーモジュール

Similar Documents

Publication Publication Date Title
JP3294785B2 (ja) 回路素子の放熱構造
JP5236178B2 (ja) 電子回路装置
JP6588243B2 (ja) 光電変換素子の冷却構造
JP2011120065A (ja) 撮像素子パッケージの放熱構造
JP5191925B2 (ja) 放熱パターンを備えた積層回路基板及び放熱パターン形成方法
JPWO2016163135A1 (ja) 電子モジュール及び電子装置
KR20180016799A (ko) 인쇄회로기판 조립체
JP2008218618A (ja) プリント配線板
KR20050073571A (ko) 집적 회로 장치, 전자 회로 지지 기판 및 집적 회로와 히트싱크의 열적 접속 방법
JP2019165190A (ja) 配線板および電子機器
CN110571321B (zh) 电子装置
CN110691457A (zh) 电路板和电路组件
JP2001111237A (ja) 多層プリント基板及び電子機器
JP2011091142A (ja) フレックスリジッド基板
JPH07106721A (ja) プリント回路板及びその放熱方法
JP2011173288A (ja) 記録ヘッド及び画像形成装置
JP7440289B2 (ja) 電子機器
JP2014149489A (ja) 発光装置、及び電子機器
JP2012094637A (ja) フレキシブルプリント配線板、電子機器、フレキシブルプリント配線板の製造方法
JP5088939B2 (ja) 積層基板
JP2021129059A (ja) 電子機器
JP2016189413A (ja) Led実装モジュール及びled表示装置
JP6815347B2 (ja) 半導体モジュール
JPH11251713A (ja) 電子部品のプリント板への実装構造及びプリント板
JP2019067920A (ja) 電源装置、及びこれを備えるネットワーク機器