JP2019159832A - Image processing apparatus, control method of storage device, and program - Google Patents
Image processing apparatus, control method of storage device, and program Download PDFInfo
- Publication number
- JP2019159832A JP2019159832A JP2018045927A JP2018045927A JP2019159832A JP 2019159832 A JP2019159832 A JP 2019159832A JP 2018045927 A JP2018045927 A JP 2018045927A JP 2018045927 A JP2018045927 A JP 2018045927A JP 2019159832 A JP2019159832 A JP 2019159832A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- command
- cpu
- storage
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 29
- 238000012545 processing Methods 0.000 title abstract description 17
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 230000008569 process Effects 0.000 claims description 23
- 230000010365 information processing Effects 0.000 claims description 21
- 230000004044 response Effects 0.000 claims description 4
- 230000007420 reactivation Effects 0.000 abstract 1
- 238000007781 pre-processing Methods 0.000 description 39
- 238000010586 diagram Methods 0.000 description 12
- 238000002360 preparation method Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 208000033748 Device issues Diseases 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
Images
Landscapes
- Power Sources (AREA)
Abstract
Description
本発明は、情報処理装置と、記憶装置の制御方法、及びプログラムに関するものである。 The present invention relates to an information processing device, a storage device control method, and a program.
従来、PCなどの情報処理装置に接続された記憶装置の電源をオフする直前に、その情報処理装置のCPUが、その記憶装置に所定のコマンドを発行することが提案されている。例えば、特許文献1では、HDD(ハードディスクドライブ)の電源をオフする際、CPUが2つのコマンドを発行する。1つ目のコマンドは、HDD内の揮発性の一時メモリ(キャッシュ)に記憶した記憶内容を不揮発性の記憶媒体(ディスク)に書き込むためのコマンドである。この処理で、HDDの電源オフ時の記憶内容の消失を防いでいる。2つ目のコマンドは、HDDのヘッドをアンロードするためのコマンドである。このアンロードのためのコマンドを受けたHDDは、ヘッドをディスクの記憶領域以外の退避場所に退避させた後、ディスクの回転を停止する。この処理によって、ディスク及びヘッドの損傷を防止している。
Conventionally, it has been proposed that the CPU of an information processing device issues a predetermined command to the storage device immediately before the power of the storage device connected to the information processing device such as a PC is turned off. For example, in
しかしながら上記従来の技術では、例えば、CPUの暴走、ハングアップなどによりCPUが正常に動作できない場合は、電源をオフする前の準備を行うためのコマンドを発行できなくなる。CPUが正常に動作できない場合は、その装置を再起動、もしくは、強制的に、その電源をオフすることが一般的である。しかし、再起動、もしくは、強制的に電源をオフする場合は、CPUが上述のコマンドを発行できないため、ディスク及びヘッドがダメージを受けて故障するおそれがある。 However, in the above-described conventional technology, for example, when the CPU cannot operate normally due to runaway or hang-up of the CPU, a command for making preparations before turning off the power cannot be issued. When the CPU cannot operate normally, the device is generally restarted or the power is forcibly turned off. However, when restarting or forcibly turning off the power, since the CPU cannot issue the above-mentioned command, there is a possibility that the disk and the head are damaged and break down.
また、CPUが正常に動作できない場合、再起動、もしくは、強制的に電源をオフすると、HDDやSSD内のキャッシュの記憶内容が消失してしまう。一般的にSSD内部のキャッシュの記憶容量は、HDD内部のキャッシュの記憶容量よりも大容量である。このため、上述のコマンドを発行できない場合、SSDの場合の方がデータ消失に伴うリスクが大きくなる。 Also, if the CPU cannot operate normally, the stored contents of the cache in the HDD or SSD will be lost if the CPU is restarted or forcibly turned off. Generally, the storage capacity of the cache inside the SSD is larger than the storage capacity of the cache inside the HDD. For this reason, when the above-mentioned command cannot be issued, the risk associated with data loss is greater in the case of SSD.
本発明の目的は、上記従来技術の問題点を解決することにある。 An object of the present invention is to solve the above-mentioned problems of the prior art.
本発明の目的は、CPUが正常に動作できない場合でも、記憶装置の電源を正常にオフするために必要なコマンドを発行できる技術を提供することにある。 An object of the present invention is to provide a technique capable of issuing a command necessary for normally turning off a power supply of a storage device even when a CPU cannot operate normally.
上記目的を達成するために本発明の一態様に係る情報処理装置は以下のような構成を備える。即ち、
情報処理装置であって、
記憶媒体を有し、情報を記憶する記憶装置と、
少なくとも前記記憶装置への電源供給を制御する電源制御手段と、
前記記憶装置の電源オフ時に前記記憶装置を制御するコマンドを記憶する記憶手段と、
前記情報処理装置のCPUが正常に動作しているか否かを検知する検知手段と、
前記検知手段が前記CPUが正常に動作していないことを検知したことに応じて、前記情報処理装置の電源をオフする前に、前記記憶手段に記憶しているコマンドを前記記憶装置に送信するように制御する制御手段と、を有することを特徴とする。
In order to achieve the above object, an information processing apparatus according to an aspect of the present invention has the following arrangement. That is,
An information processing apparatus,
A storage device having a storage medium and storing information;
Power control means for controlling power supply to at least the storage device;
Storage means for storing a command for controlling the storage device when the storage device is powered off;
Detecting means for detecting whether the CPU of the information processing apparatus is operating normally;
In response to the detection unit detecting that the CPU is not operating normally, the command stored in the storage unit is transmitted to the storage device before the information processing device is turned off. And control means for controlling as described above.
本発明によれば、CPUが正常に動作できない場合でも、記憶装置の電源を正常にオフするために必要なコマンドを発行できる。 According to the present invention, even when the CPU cannot operate normally, a command necessary for normally turning off the power of the storage device can be issued.
以下、添付図面を参照して本発明の実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る本発明を限定するものでなく、また本実施形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。以下、本発明の実施形態について説明する。ここでは説明のため、本発明に係る情報処理装置の一例として、複合機(MFP(Multi Function Peripheral))を例に説明するが、本発明はこのような複合機に限定されない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments do not limit the present invention according to the claims, and all combinations of features described in the embodiments are not necessarily essential to the solution means of the present invention. . Hereinafter, embodiments of the present invention will be described. Here, for explanation, a multifunction peripheral (MFP (Multi Function Peripheral)) will be described as an example of the information processing apparatus according to the present invention. However, the present invention is not limited to such a multifunction peripheral.
[実施形態1]
図1は、本発明の実施形態1に係るMFP100を含むシステム構成を説明するブロック図である。
[Embodiment 1]
FIG. 1 is a block diagram illustrating a system configuration including an
MFP100は、ネットワーク106を介して、ホストコンピュータ107と接続される。次に、MFP100の内部を説明する。
MFP 100 is connected to
メインコントローラ120は、MFP100を制御するための制御部であり、メインコントローラ120の周囲の各部との通信及びMFP100全体の制御を行う。メインCPU(以下、単にCPUと呼ぶ)101は、MFP全体の制御や各種演算処理を行う。メモリ制御部102は、各種メモリデバイスへの入出力制御やDMA(ダイレクト・メモリ・アクセス)制御等を行う。メモリ103は、書き換え可能な不揮発性メモリであり、MFPの制御プログラムや制御パラメータ等が格納される。DRAM(ダイナミック・ランダム・アクセス・メモリ)104は、DDR(Double−Data−Rate)メモリに代表される揮発性の書き換え可能なメモリである。プログラムの作業領域や印刷データの格納領域、各種テーブル情報の格納領域等の用途に用いられる。ここで、メモリ制御部102と各種メモリデバイスとの関係は、簡略化して表現したものであって、一般的には独立に制御される。
The
LAN−IF制御部105は、MFP100に接続されるローカル・エリア・ネットワーク106との入出力制御を行う。一般的にはTCP/IP(Transmission Control Protocol/Internet Protocol)プロトコルに対応する。ネットワークケーブルを介してホストコンピュータ107などのネットワーク対応機器と接続され、ネットワーク106経由で通信を行うことができる。
The LAN-
リーダIF制御部108は、スキャナ装置109との通信制御を行う。スキャナ装置109が原稿をスキャンして得られた画像データをプリンタ部118で印刷することでコピー機能を実現する。画像処理部110は、LAN−IF制御部105、リーダIF制御部108を介して取り込んだ画像データに対して各種画像処理を行う。記憶装置ホスト制御部111は、ホストIFを有し、HDD或いはSDDなどの記憶装置113と接続され、データ入出力制御を行う。操作部IF115は、操作部116との通信制御を行う。ここでは図示しないがUI(ユーザ・インターフェイス)として、操作部116への画面表示や、ユーザによるボタン等の操作を検知してMFP100の各種設定及び状態の確認ができる。ビデオ出力IF部117は、プリンタ部118とのコマンド/ステータスの通信制御や印刷データの転送を行う。プリンタ部118は、ビデオ出力IF部117からのコマンド情報に従って、画像データに基づいて用紙に画像を印刷する。メインバス119は、バスコントローラを含み、制御バス、データバス及び任意ブロック間のローカルバスを便宜的にまとめて表現したものである。代表例としてPCIe(PCI Express)やASICの内部バスなども含まれる。
The reader
CPU監視部130は、CPU101が正常動作しているかどうかを監視する。CPU監視部130は、例えば、ウオッチドッグタイマを含み、CPU101が、暴走或いはハングアップすると、定期的にウオッチドッグタイマを初期化できなくなる。よって、CPU監視部130は、このウオッチドッグタイマを監視することにより、CPU101が正常動作しているかどうかを検知できる。CPU101が正常に動作していない場合、一般的にリセットをかけるか、或いは電源をオフする。しかし実施形態1では、CPU101が正常に動作していない場合、電源オフ予告信号131を介して、記憶装置ホスト制御部111又は電源制御部132に、電源オフを予告するものとして説明する。
The
電源制御部132は、MFP100の電源供給を制御する。電源制御部132は、通常動作モード、低電力モード、電源オフなどの電力状態に応じて、電源オフ又は電源オンを電源装置107に指示する。実施形態1では、記憶装置ホスト制御部111から記憶装置113が電源オフの準備ができたことを受けてから、電源制御部132が電源装置107に電源オフを指示する。
A
次に、図2を参照して、実施形態1に係るメインコントローラ120及び記憶装置113の構成例の詳細を説明する。
Next, details of configuration examples of the
図2は、実施形態1に係るMFP100のメインコントローラ120及び記憶装置113の電源制御を行う構成を説明するブロック図である。図2において、図1と共通する部分は同じ参照番号で示している。
FIG. 2 is a block diagram illustrating a configuration for performing power control of the
電源オフ予告信号131は、記憶装置113の電源をオフする前に、電源制御部132が記憶装置ホスト制御部111に通知する信号である。ここで、記憶装置113の電源をオフする前に、電源オフ予告信号131がハイレベルからロウレベルに変化するとして説明するが、これに限定するものではない。
The power-
電源オフ準備完了信号220は、記憶装置113の電源を切る準備が完了したことを記憶装置ホスト制御部111から電源制御部132に通知する信号である。ここでは、記憶装置113の電源を切る準備が完了したら、電源オフ準備完了信号220がハイレベルからロウレベルに変化するとして説明するが、これに限定するものではない。
The power-off preparation completion signal 220 is a signal for notifying the power
電源オフ信号250は、電源制御部132が電源装置107に出力するディジタル信号である。説明のため、電源オフ信号250がロウレベルのときに記憶装置113の電源をオフするとして説明するが、これに限定するものではない。
The power off
次に記憶装置113の内部構成を説明する。
Next, the internal configuration of the
記憶装置コントローラ230は、記憶装置ホスト制御部111と通信し、記憶装置113を制御する。記憶装置キャッシュメモリ232は、記憶装置コントローラ230が制御する揮発性の記憶素子であり、記憶装置113の書き込みデータを一時的に記憶する。記憶装置113の電源をオフにすると、記憶装置キャッシュメモリ232の記憶内容が消失する。記憶媒体231は、不揮発性の記憶媒体で、例えば後述する図5のディスク30に相当する。ここでは記憶装置113の電源をオフする前に、記憶装置キャッシュメモリ232に一時的に記憶した書き込みデータを記憶媒体231に書き込む。電源線240は、電源装置107がメインコントローラ120に電力を供給する電源線である。電源線240は、電源装置107がメインコントローラ120に電力を供給する電源線である。電源線140は、電源装置107が記憶装置113に電力を供給する電源線である。記憶装置I/F信号260は、記憶装置ホスト制御部111と記憶装置113とが通信するための信号線である。ここでは説明のため、記憶装置I/F信号260は、SATA(Serial Advanced Technology Attachment)規格に準拠した信号として以下説明する。
The
ここで、電源オフ予告信号131は、前記の構成に限定されるものではなく、電源オフする前にメインバス119を介して、電源制御部132と記憶装置ホスト制御部111が通信する構成でも良い。また記憶装置I/F信号260は、SATA規格に限定されるものではなく、メインコントローラ120と記憶装置113とが接続可能なバスであれば、SAS、SATA Express、PCI Express、NVM Express、M.2、eMMC、USBなど、何でも良い。
Here, the power-
次に図3を参照して、実施形態1に係る記憶装置ホスト制御部111の構成を説明する。
Next, the configuration of the storage device
図3は、実施形態1に係る記憶装置ホスト制御部111の構成を説明するブロック図である。
FIG. 3 is a block diagram illustrating the configuration of the storage device
前述のように、記憶装置ホスト制御部111は、メインコントローラ120に記憶装置113を接続するインターフェースであり、メインバス119に接続され、記憶装置I/F信号260をプロトコル変換する。次に記憶装置ホスト制御部111の内部ブロックを説明する。
As described above, the storage device
メインバスI/F301は、メインバス119から記憶装置ホスト制御部111の内部バスとの間のバスブリッジであり、CPU101が発行した記憶装置113へのコマンドをプロトコル変換する。コマンド選択部302は、メインバスI/F301、又は、後述の電源オフの前処理コマンド発行部(以下、前処理コマンド発行部)304からのコマンドを選択するセレクタである。コマンド選択部302は、電源オフ予告信号131がハイレベル(電源オフの予告でないとき)の場合、メインバスI/F301からのコマンドを選択する。コマンド選択部302は、電源オフ予告信号131がロウレベル(電源オフの予告のとき)の場合、前処理コマンド発行部304からのコマンドを選択する。
The main bus I /
記憶装置インターフェース303は、記憶装置113を接続するホストインターフェースであり、コマンド選択部302からのコマンドを記憶装置I/F信号260のプロトコルに変換する。前処理コマンド発行部304は、電源オフ前にコマンドを発行する。電源オフ予告信号131がハイレベルの場合、後述の電源オフの前処理コマンド記憶部(以下、前処理コマンド記憶部)305に記憶したコマンドを読み出し、そのコマンドをコマンド選択部302に伝える。前処理コマンド記憶部305は、電源オフ時に発行する後述のコマンドを記憶する記憶部である。前処理コマンド記憶部305は、EEPROM、ROMなど不揮発性の記憶素子で形成されても、SRAM、DRAMなどの揮発性の記憶素子で形成されてもどちらでも良い。前処理コマンド記憶部305が揮発性の記憶素子の場合、例えば、起動時に、CPU101が前処理コマンド記憶部305にコマンドを書き込む必要がある。
The
このように記憶装置ホスト制御部111は、通常は、メインバス119を経由してCPU101により制御され、記憶装置113にコマンドを送信する。実施形態1では、CPU101が動作できない時でも、予め記憶したコマンドを記憶装置ホスト制御部111が生成して記憶装置113に送信することで、記憶装置113の故障と、データの消失を防止している。
As described above, the storage device
ここで、前処理コマンド記憶部305は、ROMのように不揮発性の記憶素子であるとして説明した。しかし、前処理コマンド記憶部305はROMに限定するものではなく、RAMのように揮発性の記憶素子でも良い。その際、起動時など、CPU101が正常動作可能な時に、予めCPU101から記憶装置ホスト制御111部に記憶するコマンドを転送してもよいことは言うまでもない。その際、ATA/ATAPIで未定義のコマンドを利用して、コマンドを転送しても良い。
Here, the preprocessing
次に、図4を参照して、実施形態1に係るメインコントローラ120及び記憶装置113の動作を説明する。
Next, operations of the
図4は、実施形態1に係る電源制御部132、記憶装置ホスト制御部111、記憶装置113の動作を説明するためのフローチャートである。尚、このフローチャートのS401〜S404で示す処理は、電源制御部132の非図示のロジック回路又は電源制御部132内の非図示のCPUの制御の下で実行される。またフローチャートのS411〜S414で示す処理は、記憶装置ホスト制御部111のロジック回路又はホスト制御部111の非図示のCPUの制御の下で実行される。更に、フローチャートのS421〜S423で示す処理は、記憶装置113のロジック回路又は記憶装置113の非図示のCPUの制御の下で実行される。
FIG. 4 is a flowchart for explaining operations of the
まず最初に、電源制御部132の動作を説明する。
First, the operation of the
S401は、記憶装置113の電源をオフに遷移することを待つ条件分岐である。例えば、ユーザが電源オフスイッチを操作したことを電源制御部132が検出すると、MFP100の電源をオフにするとCPU101が判定する。CPU101が記憶装置113の電源オフに遷移すると判定したら、CPU101から電源制御部132に信号やコマンド、レジスタ変更などで通知されてS402に処理が進む。又は、CPU101が一定時間ハングアップしたことを電源制御部132が判定したときもS402に進む。又は、CPU101の処理が遅く、MFP100のシャットダウン処理に一定時間かかったことを電源制御部132が判定したときもS402に進む。ここで記憶装置113の電源オフへ遷移しない場合はS401に戻り、記憶装置113の電源オフへの遷移の指示が来るまで待つ。
S401 is a conditional branch that waits for the
S402で、電源制御部132から記憶装置ホスト制御部111、記憶装置113に電源オフ予告信号131をロウレベルで出力して電源オフ前処理を行うように通知する。次にS403に進み、電源制御部132は記憶装置113から電源オフの前処理の完了待ちとなる。ここでは例えば、上述したように、記憶装置ホスト制御部111が出力する電源オフ準備完了信号220がハイレベルからロウレベルに変化したら、前処理が完了したと判定してS404に処理を進める。また前処理が完了していない場合はS403にとどまる。S404は記憶装置113の電源をオフする処理であり、例えば、前述のように、電源オフ信号250で通知する。
In step S402, the power
次に記憶装置ホスト制御部111の動作を説明する。
Next, the operation of the storage device
S411は、電源オフ予告信号131がロウレベルになるのを待つ。電源オフ予告信号131がハイレベル、即ち、電源オフの前処理の指示が来ない場合はS411に戻る。電源オフ予告信号131がロウレベルになって電源オフの前処理の指示が来たと判定するとS412に進む。S412で、記憶装置113に電源オフ前処理コマンドを発行する。前述のように、このとき記憶装置ホスト制御部111は、コマンド記憶部305に記憶したコマンドをコマンド発行部304が発行し、コマンド選択部302、記憶装置インターフェース303を介して、記憶装置113にコマンドを発行する。これは既に説明済なので、詳細説明を省略する。次にS413で、コマンド記憶部305に記憶したコマンドが全て発行され、そのコマンドの処理が全て完了したかどうかを判定し、コマンド処理が全て完了していない場合はS412に戻る。
S411 waits for the power-
S413で電源オフの前処理コマンドの処理が全て完了するとS414に進む。S414で、コマンド記憶部305に記憶したコマンドが全て発行され、そのコマンド処理が全て完了したことを電源制御部132に通知する。
When all the processes of the power-off preprocessing command are completed in S413, the process proceeds to S414. In step S414, all commands stored in the
ここで、電源オフの前処理中にメインバス119からのコマンドを処理すると、電源オフの前処理が正しく行われない。そうならないよう、電源オフの前処理の指示が来た場合、例えば、電源オフ予告信号131がロウレベルの場合、つまり、S412〜S414において、コマンド選択部302は、メインバス119からのコマンドを処理しないようにするのが望ましい。
Here, if a command from the
次に記憶装置113の動作を説明する。
Next, the operation of the
S421は、記憶装置ホスト制御部111からのコマンドを待つ。ここでコマンドを受信していない場合はS421に留まる。コマンドを受信するとS422に進む。S422では、その受信したコマンド処理を実行する。コマンドの詳細は後述する。そしてS423に進み、S422のコマンド処理の実行結果を通知する。コマンド処理が成功したら完了を返し、失敗したらエラーを返す。例えば、記憶装置I/F信号303がSATAの場合、RegDH(Register Device to Host)でコマンド処理の完了又はエラーを、記憶装置113から記憶装置ホスト制御部111に通知する。
In step S421, a command from the storage device
図5は、実施形態1に係る記憶装置113の一例であるHDD部の構成を説明する図である。
FIG. 5 is a diagram for explaining the configuration of the HDD unit, which is an example of the
HDD部20では、ディスク30が回転し、ヘッド31がディスク30上を走査することにより、ディスク30に記憶されたデータへのアクセス(読出又は書込)を実行することができる。また、HDD部20では、電源をオフする際に、ヘッド31を、ヘッド退避領域(図5で網掛されたディスク30の記憶領域以外の領域)に退避する。
In the
図6は、実施形態1に係るMFP100の電源オフの前処理時に記憶装置ホスト制御部111が発行するコマンドの一例を示す図である。ここでは説明のため、前処理コマンド記憶部305に記憶する例を説明するが、記憶装置113、メモリ103、DRAM104など、どこに記憶しても良い。図6では、ATAコマンドの例で示しており、コマンド611,612,613,614を順番に発行するとして説明する。
FIG. 6 is a diagram illustrating an example of a command issued by the storage device
コマンド611は、記憶装置113のキャッシュの内容をディスク30に書き込むように指示するコマンドである。コマンド612は、コマンド611と同様の処理なので、その説明を省略する。コマンド613は、記憶装置113の電源状態をスタンバイ状態に移行させるコマンドである。例えば、スタンバイ状態では、記憶装置113のヘッド31がヘッド退避領域に退避され、ディスク30の回転が停止している。コマンド614は、コマンド613と同様なので、その説明を省略する。
The
ここではSATAで用いられるATAコマンドを例に説明したが、本発明はこれに限定するものではない。例えば、SAS(Serial Attached SCSI)で用いられるSCSIコマンド、例えば、SYNCHRONIZE CACHEコマンド、START STOP UNITコマンドでも良い。同様に、SDカードやeMMCなどで用いられるSDコマンド、例えば、SELECT/DESELECT_CARDコマンドでも良い。また、NVM ExpressやM.2で用いられるNVMコマンド、例えば、Shutdown notificationコマンドでも良い。このように、このコマンドは、特定の規格に限定されるものではなく、どのような規格のコマンドでも良い。 Here, an ATA command used in SATA has been described as an example, but the present invention is not limited to this. For example, a SCSI command used in SAS (Serial Attached SCSI), for example, a SYNCHRONIZE CACHE command or a START STOP UNIT command may be used. Similarly, an SD command used in an SD card or eMMC, for example, a SELECT / DESELECT_CARD command may be used. Also, NVM Express and M.I. 2 may be used, for example, a shutdown notification command. Thus, this command is not limited to a specific standard, and may be a command of any standard.
以上説明したように実施形態1によれば、CPU101が正常に動作できない場合でも、記憶装置113の電源オフの前処理が可能となり、安全に記憶装置113の電源をオフできる。その結果、電源オフ前処理無しに記憶装置113の電源をオフすることによる記憶装置113の故障及びデータの消失を防止できる。
As described above, according to the first embodiment, even when the
ここではMFPの例を説明してきたが、本発明はMFPに限定するものではなく、記憶装置の電源を切る際、予め用意されたコマンドを記憶装置インターフェースから記憶装置に発行する装置であれば、何でも良い。 Although the example of the MFP has been described here, the present invention is not limited to the MFP, and any device that issues a command prepared in advance from the storage device interface to the storage device when the storage device is turned off. anything is fine.
また実施形態1では、記憶装置ホスト制御部111が前処理コマンド記憶部305及び前処理コマンド発行部304を有するとして説明したが、本発明は、この構成に限定するものではなく、これらは記憶装置とメインコントローラ内のどこに存在しても良い。
In the first embodiment, the storage device
[実施形態2]
本発明の実施形態2について図面を用いて説明する。
[Embodiment 2]
図7は、本発明の実施形態2に係るMFP100を含むシステム構成を説明する図である。ここで前述の実施形態1に係る図1と共通する箇所は同じ参照番号で示し、それらの説明を省略する。
FIG. 7 is a diagram illustrating a system configuration including the
SATAブリッジ制御部112は、SATAホスト制御部111及び記憶装置113、後述の記憶装置114に接続され、RAID(Redundant Arrays of Inexpensive Disk)制御やデータ暗号化処理を実施するためのSATA−SATAバスブリッジである。記憶装置114は、記憶装置113と同様の記憶装置であり、記憶装置113,114でRAIDを構成する。
The SATA bridge control unit 112 is connected to the SATA
実施形態2では、SATAホスト制御部701が前処理コマンド記憶部305及び前処理コマンド発行部304を有しても良い。その場合、前処理コマンド記憶部305及び前処理コマンド発行部304が発行したコマンドをSATAブリッジ制御部112が記憶装置113,114にそのまま転送する。その後、記憶装置113,114の電源オフ前処理が完了すると、SATAホスト制御部701又はSATAブリッジ制御部112から電源制御部132に電源をオフして良いことを通知する。もしくは、SATAブリッジ制御部112が、前処理コマンド記憶部305及び前処理コマンド発行部304を有しても良いことは言うまでもない。
In the second embodiment, the SATA
101…CPU、111…記憶装置ホスト制御部、107…電源装置、113,114…記憶装置、131…電源オフ予告信号、132…電源制御部、302…コマンド選択部、303…記憶装置インターフェース、304…電源オフ前処理コマンド発行部、304…電源オフ前処理コマンド記憶部
DESCRIPTION OF
Claims (9)
記憶媒体を有し、情報を記憶する記憶装置と、
少なくとも前記記憶装置への電源供給を制御する電源制御手段と、
前記記憶装置の電源オフ時に前記記憶装置を制御するコマンドを記憶する記憶手段と、
前記情報処理装置のCPUが正常に動作しているか否かを検知する検知手段と、
前記検知手段が前記CPUが正常に動作していないことを検知したことに応じて、前記情報処理装置の電源をオフする前に、前記記憶手段に記憶しているコマンドを前記記憶装置に送信するように制御する制御手段と、
を有することを特徴とする情報処理装置。 An information processing apparatus,
A storage device having a storage medium and storing information;
Power control means for controlling power supply to at least the storage device;
Storage means for storing a command for controlling the storage device when the storage device is powered off;
Detecting means for detecting whether the CPU of the information processing apparatus is operating normally;
In response to the detection unit detecting that the CPU is not operating normally, the command stored in the storage unit is transmitted to the storage device before the information processing device is turned off. Control means for controlling
An information processing apparatus comprising:
前記記憶装置の電源オフ時に前記記憶装置を制御するコマンドを記憶する記憶工程と、
前記情報処理装置のCPUが正常に動作しているか否かを検知する検知工程と、
前記検知工程が前記CPUが正常に動作していないことを検知したことに応じて、前記情報処理装置の電源をオフする前に、前記記憶工程で記憶しているコマンドを前記記憶装置に送信するように制御する制御工程と、
を有することを特徴とする制御方法。 A method of controlling a storage device in an information processing apparatus having a storage medium and connected to a storage device that stores information,
A storage step of storing a command for controlling the storage device when the storage device is powered off;
A detection step of detecting whether the CPU of the information processing apparatus is operating normally;
In response to the detection step detecting that the CPU is not operating normally, the command stored in the storage step is transmitted to the storage device before the information processing device is turned off. A control process to control,
A control method characterized by comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018045927A JP2019159832A (en) | 2018-03-13 | 2018-03-13 | Image processing apparatus, control method of storage device, and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018045927A JP2019159832A (en) | 2018-03-13 | 2018-03-13 | Image processing apparatus, control method of storage device, and program |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019159832A true JP2019159832A (en) | 2019-09-19 |
Family
ID=67997069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018045927A Pending JP2019159832A (en) | 2018-03-13 | 2018-03-13 | Image processing apparatus, control method of storage device, and program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019159832A (en) |
-
2018
- 2018-03-13 JP JP2018045927A patent/JP2019159832A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8700935B2 (en) | Power supply unit configured to not control a power supply from reducing the power state to a mirroring unit and storage units during a rebuild operation even when such power reducing state is satisfied | |
US8826066B2 (en) | Information processing apparatus, control method of the information processing apparatus, and recording medium | |
US9952966B2 (en) | Control apparatus and control method therefor | |
US8924669B2 (en) | Information processing apparatus, control method, and program | |
JP6141240B2 (en) | Printing apparatus, storage control apparatus connected to printing apparatus, printing apparatus control method and program | |
US9065941B2 (en) | Image processing apparatus and method for controlling the same | |
JP6270377B2 (en) | Image forming apparatus | |
US11019227B2 (en) | Storage control apparatus equipped with storage device, method of controlling same, and storage medium | |
JP5644429B2 (en) | Data processing apparatus, image forming apparatus, power saving control method, power saving control program, and recording medium | |
JP2019159832A (en) | Image processing apparatus, control method of storage device, and program | |
US11620063B2 (en) | Information processing apparatus and control method of information processing apparatus | |
US10992825B2 (en) | Image forming apparatus, method for controlling image forming apparatus, and storage medium | |
JP5470124B2 (en) | Electronic device and program for electronic device | |
JP6532240B2 (en) | Information processing apparatus and control method thereof | |
JP4098400B2 (en) | Semiconductor disk device | |
US9798637B2 (en) | Information processing apparatus and control method of information processing apparatus with access to storage device based on communication with storage device | |
JP6415633B2 (en) | Information processing apparatus and control method thereof | |
US10768846B2 (en) | Information processing apparatus and control method of information processing apparatus | |
JP2022023599A (en) | Image processing apparatus | |
JP2012101479A (en) | Image forming apparatus, method of starting hard disk drive, and program | |
JP2021179730A (en) | Information processing apparatus, control method thereof, and program | |
JP2019101972A (en) | Information processing device, control method of information processing device and program | |
JP2010009125A (en) | Image processing device | |
JP2017188791A (en) | Image processing apparatus, control method of the same, and program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20210103 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210113 |