[go: up one dir, main page]

JP2019149530A - Multilayer capacitor - Google Patents

Multilayer capacitor Download PDF

Info

Publication number
JP2019149530A
JP2019149530A JP2018035284A JP2018035284A JP2019149530A JP 2019149530 A JP2019149530 A JP 2019149530A JP 2018035284 A JP2018035284 A JP 2018035284A JP 2018035284 A JP2018035284 A JP 2018035284A JP 2019149530 A JP2019149530 A JP 2019149530A
Authority
JP
Japan
Prior art keywords
internal electrode
electrode
multilayer capacitor
internal
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018035284A
Other languages
Japanese (ja)
Other versions
JP6958429B2 (en
Inventor
青木 崇
Takashi Aoki
崇 青木
賢也 玉木
Kenya Tamaki
賢也 玉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2018035284A priority Critical patent/JP6958429B2/en
Publication of JP2019149530A publication Critical patent/JP2019149530A/en
Application granted granted Critical
Publication of JP6958429B2 publication Critical patent/JP6958429B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

To provide a multilayer capacitor which can control an equivalent serial resistance, and can improve reliability.SOLUTION: A multilayer capacitor 1 comprises: an element assembly 2; a part of external electrodes 3 and 4; a pair of connection conductors 5 and 6; and a plurality of inner electrodes. The plurality of inner electrodes includes: a first inner electrode 10; a second inner electrode 12; a third inner electrode 14; a fourth inner electrode 16; and a fifth inner electrode 18. The multilayer capacitor is structured so that the third, fourth, and fifth inner electrodes 14, 16, and 18 are arranged opposite to a lamination direction of a dielectric layer 7, and thereby two capacitor components are serially connected. The first and fourth inner electrodes 10 and 16 are not arranged opposite to the lamination direction, and the second and third inner electrodes 12 and 14 are not arranged opposite to the lamination direction.SELECTED DRAWING: Figure 2

Description

本発明は、積層コンデンサに関する。   The present invention relates to a multilayer capacitor.

従来の積層コンデンサとして、例えば、特許文献1に記載されているものが知られている。特許文献1に記載の積層コンデンサは、複数の誘電体層が積層された素体と、素体の外表面に配置された、第一及び第二端子電極並びに第一及び第二外部接続導体と、第一外部接続導体に接続されている第一内部電極と、第二外部接続導体に接続されている第二内部電極と、を有する静電容量部と、第一端子電極と第一外部接続導体とに接続されている第一内部接続導体と、第二端子電極と第二外部接続導体とに接続されている第二内部接続導体と、複数の誘電体層の積層方向において第一内部接続導体と第二内部接続導体との間に位置し且つ第一外部接続導体又は第二外部接続導体に接続されている第三内部電極と、をそれぞれ有すると共に、積層方向において静電容量部を間に挟むように互いに離れて配置された複数の等価直列抵抗制御部と、を備えている。   As a conventional multilayer capacitor, for example, a capacitor described in Patent Document 1 is known. The multilayer capacitor described in Patent Document 1 includes an element body in which a plurality of dielectric layers are laminated, first and second terminal electrodes, and first and second external connection conductors disposed on an outer surface of the element body. A capacitance part having a first internal electrode connected to the first external connection conductor and a second internal electrode connected to the second external connection conductor, a first terminal electrode and the first external connection A first internal connection conductor connected to the conductor; a second internal connection conductor connected to the second terminal electrode and the second external connection conductor; and the first internal connection in the stacking direction of the plurality of dielectric layers. Each having a first external connection conductor or a third internal electrode connected to the second external connection conductor and having a capacitance portion in the stacking direction. Multiple equivalent series resistance controls placed apart from each other It has a, and.

特開2013−235975号公報JP 2013-235975 A

本発明の一側面は、等価直列抵抗が制御可能であると共に、信頼性の向上を図れる積層コンデンサを提供することを目的とする。   An object of one aspect of the present invention is to provide a multilayer capacitor capable of controlling an equivalent series resistance and improving reliability.

本発明の一側面に係る積層コンデンサは、複数の誘電体層が積層されて形成されている素体と、素体の外表面に配置されている一対の外部電極と、素体に配置されている一対の接続導体と、素体内に配置されている複数の内部電極と、を備え、複数の内部電極は、一方の外部電極と一方の接続導体とに接続されている第1内部電極と、他方の外部電極と他方の接続導体とに接続されている第2内部電極と、一方の接続導体に接続されている第3内部電極と、他方の接続導体に接続されている第4内部電極と、一対の外部電極及び一対の接続導体に接続されていない第5内部電極と、を含み、第3内部電極及び第4内部電極と第5内部電極とが、誘電体層の積層方向において対向して配置されていることによって、2つのコンデンサ成分が直列に接続された構成を有しており、第1内部電極と第4内部電極とが積層方向において対向して配置されていないと共に、第2内部電極と第3内部電極とが積層方向において対向して配置されていない。   A multilayer capacitor according to an aspect of the present invention includes an element body formed by laminating a plurality of dielectric layers, a pair of external electrodes disposed on an outer surface of the element body, and an element body. A pair of connection conductors and a plurality of internal electrodes arranged in the element body, the plurality of internal electrodes being connected to one external electrode and one connection conductor; A second internal electrode connected to the other external electrode and the other connection conductor; a third internal electrode connected to the one connection conductor; a fourth internal electrode connected to the other connection conductor; A fifth internal electrode not connected to the pair of external electrodes and the pair of connection conductors, and the third internal electrode, the fourth internal electrode, and the fifth internal electrode face each other in the stacking direction of the dielectric layers. The two capacitor components are connected in series. The first internal electrode and the fourth internal electrode are not arranged to oppose each other in the stacking direction, and the second internal electrode and the third internal electrode are opposed to each other in the stacking direction. Not placed.

本発明の一側面に係る積層コンデンサでは、第3内部電極及び第4内部電極と第5内部電極とが、誘電体層の積層方向において対向して配置されていることによって、2つのコンデンサ成分が直列に接続された構成を有している。また、第1内部電極と第4内部電極とが対向して配置されていないと共に、第2内部電極と第3内部電極とが対向して配置されていない。そのため、積層コンデンサでは、一方の極性と他方の極性との間の経路(最短経路)において、2つのコンデンサ成分が電気的に直列に接続されている構成とすることができる。この構成により、積層コンデンサでは、一方のコンデンサ成分に不具合が生じた場合であっても、他方のコンデンサ成分が正常に機能する。したがって、積層コンデンサでは、フェイルセーフの構造が採用されているため、信頼性の向上が図れる。積層コンデンサでは、第1内部電極及び第2内部電極は、等価直列抵抗(以下、ESR:Equivalent Series Resistance)を構成している。積層コンデンサでは、第1内部電極及び第2内部電極の構造及び/又は積層数を変えることにより、ESRを制御できる。   In the multilayer capacitor according to one aspect of the present invention, the third internal electrode, the fourth internal electrode, and the fifth internal electrode are arranged to face each other in the stacking direction of the dielectric layer, so that two capacitor components are formed. It has the structure connected in series. Further, the first internal electrode and the fourth internal electrode are not arranged to face each other, and the second internal electrode and the third internal electrode are not arranged to face each other. Therefore, the multilayer capacitor can be configured such that two capacitor components are electrically connected in series in a path (shortest path) between one polarity and the other polarity. With this configuration, in the multilayer capacitor, even if a malfunction occurs in one capacitor component, the other capacitor component functions normally. Therefore, since the multilayer capacitor employs a fail-safe structure, the reliability can be improved. In the multilayer capacitor, the first internal electrode and the second internal electrode constitute equivalent series resistance (hereinafter referred to as ESR). In the multilayer capacitor, the ESR can be controlled by changing the structure of the first internal electrode and the second internal electrode and / or the number of stacked layers.

一実施形態においては、第1内部電極と第2内部電極とは、同一の誘電体層に配置されていてもよい。この構成では、2つのコンデンサ成分が直列に接続されている構成を実現しつつ、素体において誘電体層の積層数を少なくすることができる。したがって、積層コンデンサの低背化を図ることができる。   In one embodiment, the first internal electrode and the second internal electrode may be disposed on the same dielectric layer. With this configuration, it is possible to reduce the number of stacked dielectric layers in the element body while realizing a configuration in which two capacitor components are connected in series. Therefore, it is possible to reduce the height of the multilayer capacitor.

一実施形態においては、第1内部電極と第2内部電極とは、異なる誘電体層に配置されていてもよい。この構成では、第1内部電極及び第2内部電極のそれぞれにおいて、電極形状の設計の自由度が高まる。そのため、積層コンデンサでは、ESRを制御することができる。   In one embodiment, the first internal electrode and the second internal electrode may be disposed in different dielectric layers. In this configuration, the degree of freedom in designing the electrode shape is increased in each of the first internal electrode and the second internal electrode. Therefore, ESR can be controlled in the multilayer capacitor.

一実施形態においては、第3内部電極と第4内部電極とは、積層方向において対向して配置されていなくてもよい。この構成では、一方の極性に接続される第3内部電極と他方の極性に接続される第4内部電極とが対向しないため、第3内部電極と第4内部電極とによるコンデンサ成分が形成されない。したがって、積層コンデンサでは、2つのコンデンサ成分が電気的に直列に接続される構造を確実に実現できる。   In one embodiment, the third internal electrode and the fourth internal electrode may not be arranged to face each other in the stacking direction. In this configuration, since the third internal electrode connected to one polarity and the fourth internal electrode connected to the other polarity do not face each other, a capacitor component is not formed by the third internal electrode and the fourth internal electrode. Therefore, in the multilayer capacitor, it is possible to reliably realize a structure in which two capacitor components are electrically connected in series.

一実施形態においては、第1内部電極と第2内部電極とは、積層方向において対向して配置されていなくてもよい。この構成では、一方の極性に接続される第1内部電極と他方の極性に接続される第2内部電極とが対向しないため、第1内部電極と第2内部電極によるコンデンサ成分が形成されない。したがって、積層コンデンサでは、2つのコンデンサ成分が電気的に直列に接続される構造を確実に実現できる。   In one embodiment, the first internal electrode and the second internal electrode may not be disposed to face each other in the stacking direction. In this configuration, since the first internal electrode connected to one polarity and the second internal electrode connected to the other polarity do not face each other, a capacitor component is not formed by the first internal electrode and the second internal electrode. Therefore, in the multilayer capacitor, it is possible to reliably realize a structure in which two capacitor components are electrically connected in series.

本発明の一側面によれば、ESRが制御可能であると共に、信頼性の向上を図れる。   According to one aspect of the present invention, ESR can be controlled and reliability can be improved.

図1は、第1実施形態に係る積層コンデンサの実装構造を示す斜視図である。FIG. 1 is a perspective view showing the multilayer capacitor mounting structure according to the first embodiment. 図2は、素体の分解斜視図である。FIG. 2 is an exploded perspective view of the element body. 図3(a)は、第1内部電極を示す図であり、図3(b)は、第2内部電極を示す図である。FIG. 3A is a diagram showing the first internal electrode, and FIG. 3B is a diagram showing the second internal electrode. 図4(a)は、第3内部電極世及び第4内部電極を示す図であり、図4(b)は、第5内部電極を示す図である。FIG. 4A is a diagram showing the third internal electrode and the fourth internal electrode, and FIG. 4B is a diagram showing the fifth internal electrode. 図5は、図1に示す積層コンデンサの回路構成を示す図である。FIG. 5 is a diagram showing a circuit configuration of the multilayer capacitor shown in FIG. 図6は、第2実施形態に係る積層コンデンサの素体の分解斜視図である。FIG. 6 is an exploded perspective view of an element body of the multilayer capacitor in accordance with the second embodiment. 図7は、図6に示す積層コンデンサの回路構成を示す図である。FIG. 7 is a diagram showing a circuit configuration of the multilayer capacitor shown in FIG. 図8は、第3実施形態に係る積層コンデンサの素体の分解斜視図である。FIG. 8 is an exploded perspective view of an element body of the multilayer capacitor in accordance with the third embodiment. 図9は、図8に示される積層コンデンサの回路構成を示す図である。FIG. 9 is a diagram showing a circuit configuration of the multilayer capacitor shown in FIG. 図10は、第4実施形態に係る積層コンデンサの素体の分解斜視図である。FIG. 10 is an exploded perspective view of an element body of the multilayer capacitor in accordance with the fourth embodiment. 図11は、図10に示す積層コンデンサの回路構成を示す図である。FIG. 11 is a diagram showing a circuit configuration of the multilayer capacitor shown in FIG. 図12は、第5実施形態に係る積層コンデンサの素体の分解斜視図である。FIG. 12 is an exploded perspective view of an element body of the multilayer capacitor in accordance with the fifth embodiment. 図13(a)は、図12に示される素体に配置されている第1内部電極を示す図であり、図13(b)は、図12に示される素体に配置されている第2内部電極を示す図である。FIG. 13A is a diagram showing the first internal electrode arranged in the element body shown in FIG. 12, and FIG. 13B is a diagram showing the second internal electrode arranged in the element body shown in FIG. It is a figure which shows an internal electrode. 図14は、図12に示す積層コンデンサの回路構成を示す図である。FIG. 14 is a diagram showing a circuit configuration of the multilayer capacitor shown in FIG.

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において同一又は相当要素には同一符号を付し、重複する説明は省略する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same or equivalent elements will be denoted by the same reference numerals, and redundant description will be omitted.

[第1実施形態]
図1に示されるように、第1実施形態に係る積層コンデンサ1は、素体2と、素体2の外表面に配置されている第1外部電極3、第2外部電極4と、素体2の外表面に配置されている第1接続導体5及び第2接続導体6と、を備えている。
[First Embodiment]
As shown in FIG. 1, the multilayer capacitor 1 according to the first embodiment includes an element body 2, a first external electrode 3, a second external electrode 4 disposed on the outer surface of the element body 2, and an element body. 2, and a first connection conductor 5 and a second connection conductor 6 disposed on the outer surface.

素体2は、直方体形状を呈している。直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれる。素体2は、その外表面として、互いに対向している一対の端面2a,2bと、互いに対向している一対の主面2c,2dと、互いに対向している一対の側面2e,2fと、を有している。一対の主面2c,2dが対向している対向方向が第1方向D1である。一対の端面2a,2bが対向している対向方向が第2方向D2である。一対の側面2e,2fが対向している対向方向が第3方向D3である。本実施形態では、第1方向D1は、素体2の高さ方向である。第2方向D2は、素体2の長手方向であり、第1方向D1と直交している。第3方向D3は、素体2の幅方向であり、第1方向D1と第2方向D2とに直交している。   The element body 2 has a rectangular parallelepiped shape. The rectangular parallelepiped shape includes a rectangular parallelepiped shape in which corners and ridge lines are chamfered and a rectangular parallelepiped shape in which corners and ridge lines are rounded. The element body 2 has, as its outer surface, a pair of end surfaces 2a and 2b facing each other, a pair of main surfaces 2c and 2d facing each other, a pair of side surfaces 2e and 2f facing each other, have. The facing direction in which the pair of main surfaces 2c and 2d are facing each other is the first direction D1. The facing direction in which the pair of end faces 2a and 2b are facing is the second direction D2. A facing direction in which the pair of side surfaces 2e and 2f are facing each other is a third direction D3. In the present embodiment, the first direction D1 is the height direction of the element body 2. The second direction D2 is the longitudinal direction of the element body 2 and is orthogonal to the first direction D1. The third direction D3 is the width direction of the element body 2 and is orthogonal to the first direction D1 and the second direction D2.

一対の端面2a,2bは、一対の主面2c,2dの間を連結するように第1方向D1に延びている。一対の端面2a,2bは、第3方向D3(一対の主面2c,2dの短辺方向)にも延びている。一対の側面2e,2fは、一対の主面2c,2dの間を連結するように第1方向D1に延びている。一対の側面2e,2fは、第2方向D2(一対の端面2a,2bの長辺方向)にも延びている。本実施形態では、主面2dは、積層コンデンサ1を他の電子機器(例えば、回路基板、又は、電子部品など)に実装する際、他の電子機器と対向する実装面として規定される。   The pair of end surfaces 2a and 2b extend in the first direction D1 so as to connect the pair of main surfaces 2c and 2d. The pair of end surfaces 2a and 2b also extend in the third direction D3 (the short side direction of the pair of main surfaces 2c and 2d). The pair of side surfaces 2e and 2f extends in the first direction D1 so as to connect the pair of main surfaces 2c and 2d. The pair of side surfaces 2e and 2f also extend in the second direction D2 (the long side direction of the pair of end surfaces 2a and 2b). In the present embodiment, the main surface 2d is defined as a mounting surface facing the other electronic device when the multilayer capacitor 1 is mounted on another electronic device (for example, a circuit board or an electronic component).

図2に示されるように、素体2は、一対の主面2c,2dが対向している方向に複数の誘電体層7が積層されて構成されている。素体2では、複数の誘電体層7の積層方向(以下、単に「積層方向」と称する。)が第1方向D1と一致する。各誘電体層7は、例えば誘電体材料(BaTiO系、Ba(Ti,Zr)O系、又は(Ba,Ca)TiO系などの誘電体セラミック)を含むセラミックグリーンシートの焼結体から構成される。実際の素体2では、各誘電体層7は、各誘電体層7の間の境界が視認できない程度に一体化されている。 As shown in FIG. 2, the element body 2 is configured by laminating a plurality of dielectric layers 7 in a direction in which a pair of main surfaces 2 c and 2 d face each other. In the element body 2, the stacking direction of the plurality of dielectric layers 7 (hereinafter simply referred to as “stacking direction”) coincides with the first direction D <b> 1. Each dielectric layer 7 is a sintered body of a ceramic green sheet containing a dielectric material (dielectric ceramic such as BaTiO 3 series, Ba (Ti, Zr) O 3 series, or (Ba, Ca) TiO 3 series), for example. Consists of In the actual element body 2, the dielectric layers 7 are integrated so that the boundary between the dielectric layers 7 is not visible.

積層コンデンサ1は、素体2内に配置されている内部導体として、第1内部電極10と、第2内部電極12と、第3内部電極14と、第4内部電極16と、第5内部電極18と、を備えている。   The multilayer capacitor 1 includes a first internal electrode 10, a second internal electrode 12, a third internal electrode 14, a fourth internal electrode 16, and a fifth internal electrode as internal conductors disposed in the element body 2. 18.

第1内部電極10、第2内部電極12、第3内部電極14、第4内部電極16及び第5内部電極18は、積層型の電気素子の内部電極として通常用いられる導電性材料(例えば、Ni又はCuなど)からなる。第1内部電極10、第2内部電極12、第3内部電極14、第4内部電極16及び第5内部電極18は、上記導電性材料を含む導電性ペーストの焼結体として構成される。   The first internal electrode 10, the second internal electrode 12, the third internal electrode 14, the fourth internal electrode 16, and the fifth internal electrode 18 are electrically conductive materials (for example, Ni Or Cu). The 1st internal electrode 10, the 2nd internal electrode 12, the 3rd internal electrode 14, the 4th internal electrode 16, and the 5th internal electrode 18 are comprised as a sintered compact of the electrically conductive paste containing the said electrically conductive material.

第1内部電極10と、第2内部電極12と、第3内部電極14及び第4内部電極16と、第5内部電極18とは、素体2の第1方向D1において異なる位置(層)に配置されている。第3内部電極14と第4内部電極16とは、素体2内において、同じ位置(層)に配置されている。   The first internal electrode 10, the second internal electrode 12, the third internal electrode 14, the fourth internal electrode 16, and the fifth internal electrode 18 are at different positions (layers) in the first direction D1 of the element body 2. Has been placed. The third internal electrode 14 and the fourth internal electrode 16 are arranged at the same position (layer) in the element body 2.

図3(a)に示されるように、第1内部電極10は、主電極部10aと、第1接続部10bと、第2接続部10cと、第3接続部10dと、を有している。主電極部10aは、第2方向D2が長辺方向であると共に第3方向D3が短辺方向である矩形形状を呈している。第1接続部10bは、第3方向D3が長辺方向であると共に第2方向D2が短辺方向である矩形形状を呈している。第1接続部10bは、一方の端面2aに露出している。第2接続部10cは、主電極部10aの一辺(一方の長辺)から延び、一方の側面2eに露出している。第3接続部10dは、主電極部10aの一辺(一方の短辺)と第1接続部10bの一辺(一方の長辺)とを接続している。第1内部電極10は、一方の端面2aに露出した第1接続部10bが第1外部電極3に接合されていると共に、一方の側面2eに露出した第2接続部10cが第1接続導体5に接合されている。第1内部電極は、第1外部電極3及び第1接続導体5に電気的に接続されている。   As shown in FIG. 3A, the first internal electrode 10 includes a main electrode portion 10a, a first connection portion 10b, a second connection portion 10c, and a third connection portion 10d. . The main electrode portion 10a has a rectangular shape in which the second direction D2 is the long side direction and the third direction D3 is the short side direction. The first connection portion 10b has a rectangular shape in which the third direction D3 is the long side direction and the second direction D2 is the short side direction. The 1st connection part 10b is exposed to one end surface 2a. The second connection portion 10c extends from one side (one long side) of the main electrode portion 10a and is exposed on one side surface 2e. The third connection portion 10d connects one side (one short side) of the main electrode portion 10a and one side (one long side) of the first connection portion 10b. The first internal electrode 10 has a first connection portion 10b exposed at one end surface 2a joined to the first external electrode 3, and a second connection portion 10c exposed at one side surface 2e as a first connection conductor 5. It is joined to. The first internal electrode is electrically connected to the first external electrode 3 and the first connection conductor 5.

図3(b)に示されるように、第2内部電極12は、主電極部12aと、第1接続部12bと、第2接続部12cと、第3接続部12dと、を有している。主電極部12aは、第2方向D2が長辺方向であると共に第3方向D3が短辺方向である矩形形状を呈している。第1接続部12bは、第3方向D3が長辺方向であると共に第2方向D2が短辺方向である矩形形状を呈している。第1接続部12bは、他方の端面2bに露出している。第2接続部12cは、主電極部12aの一辺(一方の長辺)から延び、他方の側面2fに露出している。第3接続部12dは、主電極部12aの一辺(一方の短辺)と第1接続部12bの一辺(一方の長辺)とを接続している。第2内部電極12は、他方の端面2bに露出した第1接続部12bが第2外部電極4に接合されていると共に、他方の側面2fに露出した第2接続部12cが第2接続導体6に接合されている。第2内部電極12は、第2外部電極4及び第2接続導体6に電気的に接続されている。   As shown in FIG. 3B, the second internal electrode 12 has a main electrode portion 12a, a first connection portion 12b, a second connection portion 12c, and a third connection portion 12d. . The main electrode portion 12a has a rectangular shape in which the second direction D2 is the long side direction and the third direction D3 is the short side direction. The first connection portion 12b has a rectangular shape in which the third direction D3 is the long side direction and the second direction D2 is the short side direction. The 1st connection part 12b is exposed to the other end surface 2b. The second connection portion 12c extends from one side (one long side) of the main electrode portion 12a and is exposed on the other side surface 2f. The third connection portion 12d connects one side (one short side) of the main electrode portion 12a and one side (one long side) of the first connection portion 12b. In the second internal electrode 12, the first connection portion 12b exposed at the other end surface 2b is joined to the second external electrode 4, and the second connection portion 12c exposed at the other side surface 2f is the second connection conductor 6. It is joined to. The second internal electrode 12 is electrically connected to the second external electrode 4 and the second connection conductor 6.

図4(a)に示されるように、第3内部電極14は、主電極部14aと、接続部14bと、を有している。主電極部14aは、第2方向D2が長辺方向であると共に第3方向D3が短辺方向である矩形形状を呈している。接続部14bは、主電極部14aの一辺(一方の長辺)から延び、一方の側面2eに露出している。第3内部電極14は、一方の側面2eに露出した接続部14bが第1接続導体5に接合されている。第3内部電極14は、第1接続導体5に電気的に接続されている。   As shown in FIG. 4A, the third internal electrode 14 has a main electrode portion 14a and a connection portion 14b. The main electrode portion 14a has a rectangular shape in which the second direction D2 is the long side direction and the third direction D3 is the short side direction. The connection portion 14b extends from one side (one long side) of the main electrode portion 14a and is exposed on one side surface 2e. In the third internal electrode 14, a connection portion 14 b exposed on one side surface 2 e is joined to the first connection conductor 5. The third internal electrode 14 is electrically connected to the first connection conductor 5.

第4内部電極16は、主電極部16aと、接続部16bと、を有している。主電極部16aは、第2方向D2が長辺方向であると共に第3方向D3が短辺方向である矩形形状を呈している。接続部16bは、主電極部16aの一辺(一方の長辺)から延び、他方の側面2fに露出している。第4内部電極16は、他方の側面2fに露出した接続部16bが第2接続導体6に接合されている。第4内部電極16は、第2接続導体6に電気的に接続されている。第3内部電極14と第4内部電極16とは、同一の誘電体層7において、第3方向D3で所定の間隔をあけて配置されている。   The fourth internal electrode 16 has a main electrode portion 16a and a connection portion 16b. The main electrode portion 16a has a rectangular shape in which the second direction D2 is the long side direction and the third direction D3 is the short side direction. The connection portion 16b extends from one side (one long side) of the main electrode portion 16a and is exposed on the other side surface 2f. In the fourth internal electrode 16, the connection portion 16 b exposed on the other side surface 2 f is joined to the second connection conductor 6. The fourth internal electrode 16 is electrically connected to the second connection conductor 6. The third internal electrode 14 and the fourth internal electrode 16 are disposed in the same dielectric layer 7 with a predetermined interval in the third direction D3.

第5内部電極18は、第2方向D2が長辺方向であると共に第3方向D3が短辺方向である矩形形状を呈している。第5内部電極18は、第1外部電極3、第2外部電極4、第1接続導体5及び第2接続導体6のいずれにも接合されていない。   The fifth internal electrode 18 has a rectangular shape in which the second direction D2 is the long side direction and the third direction D3 is the short side direction. The fifth internal electrode 18 is not joined to any of the first external electrode 3, the second external electrode 4, the first connection conductor 5, and the second connection conductor 6.

図1に示されるように、第1外部電極3は、一方の端面2a側に配置されている。本実施形態では、第1外部電極3は、1つの端面2a、一対の主面2c,2d、及び一対の側面2e,2fの五面に形成されている。第1外部電極3は、第1内部電極10に接合されており、第1内部電極10に電気的に接続されている。   As shown in FIG. 1, the first external electrode 3 is disposed on the one end face 2a side. In the present embodiment, the first external electrode 3 is formed on the five surfaces of one end surface 2a, a pair of main surfaces 2c, 2d, and a pair of side surfaces 2e, 2f. The first external electrode 3 is joined to the first internal electrode 10 and is electrically connected to the first internal electrode 10.

第2外部電極4は、他方の端面2b側に配置されている。本実施形態では、第2外部電極4は、1つの端面2b、一対の主面2c,2d、及び一対の側面2e,2fの五面に形成されている。第2外部電極4は、第2内部電極12に接合されており、第2内部電極12に電気的に接続されている。   The second external electrode 4 is disposed on the other end face 2b side. In the present embodiment, the second external electrode 4 is formed on the five surfaces of one end surface 2b, a pair of main surfaces 2c, 2d, and a pair of side surfaces 2e, 2f. The second external electrode 4 is joined to the second internal electrode 12 and is electrically connected to the second internal electrode 12.

第1接続導体5は、一方の側面2e側において、第2方向D2での中央部分に配置されている。本実施形態では、第1接続導体5は、一対の主面2c,2d及び一つの側面2eの三面に形成されている。第1接続導体5は、第1内部電極10及び第3内部電極14に接合されており、第1内部電極10及び第3内部電極14に電気的に接続されている。すなわち、第1内部電極10及び第3内部電極14とは、第1接続導体5を介して電気的に接続されている。   The first connection conductor 5 is disposed at the central portion in the second direction D2 on the side surface 2e side. In the present embodiment, the first connection conductor 5 is formed on the three surfaces of the pair of main surfaces 2c, 2d and one side surface 2e. The first connection conductor 5 is joined to the first internal electrode 10 and the third internal electrode 14, and is electrically connected to the first internal electrode 10 and the third internal electrode 14. That is, the first internal electrode 10 and the third internal electrode 14 are electrically connected via the first connection conductor 5.

第2接続導体6は、他方の側面2f側において、第2方向D2での中央部分に配置されている。第2接続導体6は、一対の主面2c,2d及び一つの側面2fの三面に形成されている。第2接続導体6は、第2内部電極12及び第4内部電極16に接合されており、第2内部電極12及び第4内部電極16に電気的に接続されている。すなわち、第2内部電極12と第4内部電極16とは、第2接続導体6を介して電気的に接続されている。   The second connection conductor 6 is disposed at the central portion in the second direction D2 on the other side surface 2f side. The second connection conductor 6 is formed on three surfaces of a pair of main surfaces 2c and 2d and one side surface 2f. The second connection conductor 6 is joined to the second internal electrode 12 and the fourth internal electrode 16, and is electrically connected to the second internal electrode 12 and the fourth internal electrode 16. That is, the second internal electrode 12 and the fourth internal electrode 16 are electrically connected via the second connection conductor 6.

第1外部電極3、第2外部電極4、第1接続導体5及び第2接続導体6は、導電材(例えば、Ag又はPdなど)を含んでいる。第1外部電極3、第2外部電極4、第1接続導体5及び第2接続導体6は、導電性材料(例えば、Ag粉末又はPd粉末など)を含む導電性ペーストの焼結体として構成される。第1外部電極3、第2外部電極4、第1接続導体5及び第2接続導体6の表面にはめっき層が形成されている。めっき層は、例えば電気めっきにより形成される。めっき層は、Cuめっき層、Niめっき層、及びSnめっき層からなる層構造、又は、Niめっき層及びSnめっき層からなる層構造などを有する。   The first external electrode 3, the second external electrode 4, the first connection conductor 5, and the second connection conductor 6 include a conductive material (for example, Ag or Pd). The first external electrode 3, the second external electrode 4, the first connection conductor 5 and the second connection conductor 6 are configured as a sintered body of a conductive paste containing a conductive material (for example, Ag powder or Pd powder). The A plating layer is formed on the surfaces of the first external electrode 3, the second external electrode 4, the first connection conductor 5 and the second connection conductor 6. The plating layer is formed by, for example, electroplating. The plating layer has a layer structure including a Cu plating layer, a Ni plating layer, and a Sn plating layer, or a layer structure including a Ni plating layer and a Sn plating layer.

本実施形態では、第1内部電極10は、素体2の第1方向D1において、一方の主面2c側に配置されている。第2内部電極12は、素体2の第1方向D1において、他方の主面2d側に配置されている。第3内部電極14、第4内部電極16及び第5内部電極18は、第1内部電極10と第2内部電極12との間に配置されている。第3内部電極14及び第4内部電極16は、第5内部電極18の間に配置されている。すなわち、素体2内においては、一方の主面2c側から他方の主面2d側に向かって、第1内部電極10、第5内部電極18、第3内部電極14及び第4内部電極16、第5内部電極18及び第2内部電極12の順番で配置されている。   In the present embodiment, the first internal electrode 10 is disposed on the one main surface 2 c side in the first direction D <b> 1 of the element body 2. The second internal electrode 12 is disposed on the other main surface 2d side in the first direction D1 of the element body 2. The third internal electrode 14, the fourth internal electrode 16, and the fifth internal electrode 18 are disposed between the first internal electrode 10 and the second internal electrode 12. The third internal electrode 14 and the fourth internal electrode 16 are disposed between the fifth internal electrodes 18. That is, in the element body 2, the first internal electrode 10, the fifth internal electrode 18, the third internal electrode 14, and the fourth internal electrode 16, from one main surface 2 c side to the other main surface 2 d side, The fifth internal electrode 18 and the second internal electrode 12 are arranged in this order.

積層コンデンサ1では、第3内部電極14及び第4内部電極16と第5内部電極18とは、誘電体層7を介して対向して配置されている。第1内部電極10の主電極部10aと第5内部電極18とは、誘電体層7を介して対向して配置されている。第2内部電極12の主電極部12aと第5内部電極18とは、誘電体層7を介して対向して配置されている。   In the multilayer capacitor 1, the third internal electrode 14, the fourth internal electrode 16, and the fifth internal electrode 18 are disposed to face each other with the dielectric layer 7 interposed therebetween. The main electrode portion 10 a of the first internal electrode 10 and the fifth internal electrode 18 are disposed to face each other with the dielectric layer 7 interposed therebetween. The main electrode portion 12a of the second internal electrode 12 and the fifth internal electrode 18 are disposed to face each other with the dielectric layer 7 in between.

積層コンデンサ1では、第1内部電極10と第4内部電極16とは、第1方向D1(積層方向)において対向して配置されていない。すなわち、一方の極性に電気的に接続される第1内部電極10と、他方の極性に電気的に接続される第4内部電極16とが、第1方向D1から見て重なっていない。積層コンデンサ1では、第2内部電極12と第3内部電極14とは、第1方向D1において対向して配置されていない。すなわち、他方の極性に電気的に接続される第2内部電極12と、一方の極性に電気的に接続される第3内部電極14とが、第1方向D1から見て重なっていない。   In the multilayer capacitor 1, the first internal electrode 10 and the fourth internal electrode 16 are not disposed to face each other in the first direction D <b> 1 (lamination direction). That is, the first internal electrode 10 electrically connected to one polarity and the fourth internal electrode 16 electrically connected to the other polarity do not overlap each other when viewed from the first direction D1. In the multilayer capacitor 1, the second internal electrode 12 and the third internal electrode 14 are not disposed to face each other in the first direction D1. That is, the second internal electrode 12 electrically connected to the other polarity and the third internal electrode 14 electrically connected to the one polarity do not overlap each other when viewed from the first direction D1.

積層コンデンサ1では、第1内部電極10と第3内部電極14とは、第1方向D1において対向して配置されている。具体的には、第1内部電極10の主電極部10aと第3内部電極14の主電極部14aとが対向している。すなわち、一方の極性に電気的に接続される第1内部電極10と、一方の極性に電気的に接続される第3内部電極14とが、第1方向D1から見て重なっている。積層コンデンサ1では、第2内部電極12と第4内部電極16と、第1方向D1において対向して配置されている。具体的には、第2内部電極12の主電極部12aと第4内部電極16の主電極部16aとが対向している。すなわち、他方の極性に電気的に接続される第2内部電極12と、他方の極性に電気的に接続される第4内部電極16とが、第1方向D1から見て重なっている。   In the multilayer capacitor 1, the first internal electrode 10 and the third internal electrode 14 are disposed to face each other in the first direction D1. Specifically, the main electrode portion 10a of the first internal electrode 10 and the main electrode portion 14a of the third internal electrode 14 face each other. That is, the first internal electrode 10 electrically connected to one polarity and the third internal electrode 14 electrically connected to one polarity overlap each other when viewed from the first direction D1. In the multilayer capacitor 1, the second internal electrode 12 and the fourth internal electrode 16 are disposed to face each other in the first direction D1. Specifically, the main electrode portion 12a of the second internal electrode 12 and the main electrode portion 16a of the fourth internal electrode 16 face each other. That is, the second internal electrode 12 electrically connected to the other polarity and the fourth internal electrode 16 electrically connected to the other polarity overlap each other when viewed from the first direction D1.

積層コンデンサ1では、第3内部電極14と第5内部電極18とにより、コンデンサ成分が形成されており、第4内部電極16と第5内部電極18とにより、コンデンサ成分が形成されている。本実施形態では、第1内部電極10と第5内部電極18とにより、実質的にコンデンサ成分が形成されており、第2内部電極12と第5内部電極18とにより、実質的にコンデンサ成分が形成されている。第1内部電極10及び第2内部電極12は、ESR(等価直列抵抗:Equivalent Series Resistance)制御部として機能する。   In the multilayer capacitor 1, a capacitor component is formed by the third internal electrode 14 and the fifth internal electrode 18, and a capacitor component is formed by the fourth internal electrode 16 and the fifth internal electrode 18. In the present embodiment, a capacitor component is substantially formed by the first internal electrode 10 and the fifth internal electrode 18, and a capacitor component is substantially formed by the second internal electrode 12 and the fifth internal electrode 18. Is formed. The first internal electrode 10 and the second internal electrode 12 function as an ESR (Equivalent Series Resistance) control unit.

図1に示されるように、積層コンデンサ1の実装構造100では、積層コンデンサ1は、主面2dを実装面として電子機器に実装する。素体2の主面2dが回路基板Sと対向するように積層コンデンサ1を実装する場合、第1外部電極3及び第2外部電極4を、回路基板S上に配置されたランド電極L1,L2に接続する。具体的には、第1外部電極3は、ランド電極L1に接続され、第2外部電極4は、ランド電極L2に接続される。第1接続導体5及び第2接続導体6は、回路基板S上に配置されたランド電極には接続されない。   As shown in FIG. 1, in the mounting structure 100 of the multilayer capacitor 1, the multilayer capacitor 1 is mounted on an electronic device with the main surface 2d as a mounting surface. When the multilayer capacitor 1 is mounted so that the main surface 2d of the element body 2 faces the circuit board S, the first external electrode 3 and the second external electrode 4 are connected to the land electrodes L1, L2 arranged on the circuit board S. Connect to. Specifically, the first external electrode 3 is connected to the land electrode L1, and the second external electrode 4 is connected to the land electrode L2. The first connection conductor 5 and the second connection conductor 6 are not connected to the land electrodes arranged on the circuit board S.

ランド電極L1,L2は、回路基板Sに形成された配線に接続されている。具体的には、ランド電極L1は、一方の極性(例えば正極)に接続された配線と電気的に接続されている。ランド電極L2は、他方の極性(例えば負極)に接続された配線と電気的に接続されている。実装構造100では、第1外部電極3及び第2外部電極4のみが配線と電気的に接続されることとなり、第1接続導体5及び第2接続導体6は配線と電気的に接続されていない。第1接続導体5及び第2接続導体6は、配線と電気的に絶縁されているランド電極であれば、当該ランド電極に接続されていてもよい。   The land electrodes L1 and L2 are connected to wiring formed on the circuit board S. Specifically, the land electrode L1 is electrically connected to a wiring connected to one polarity (for example, positive electrode). The land electrode L2 is electrically connected to a wiring connected to the other polarity (for example, negative electrode). In the mounting structure 100, only the first external electrode 3 and the second external electrode 4 are electrically connected to the wiring, and the first connection conductor 5 and the second connection conductor 6 are not electrically connected to the wiring. . The first connection conductor 5 and the second connection conductor 6 may be connected to the land electrodes as long as they are land electrodes that are electrically insulated from the wiring.

回路基板Sに実装された積層コンデンサ1では、図5に示されるように、2つのコンデンサ成分が電気的に直列に接続された構成を有している。具体的には、第3内部電極14と第5内部電極18とにより形成されるコンデンサ成分と、第4内部電極16と第5内部電極18とにより形成されるコンデンサ成分とが、電気的に直列に接続されている。なお、図5では、「黒丸」は一方の極性(例えば「正極」)に接続されることを示し、「白丸」は他方の極性(例えば「負極」)に接続されることを示している。   As shown in FIG. 5, the multilayer capacitor 1 mounted on the circuit board S has a configuration in which two capacitor components are electrically connected in series. Specifically, the capacitor component formed by the third internal electrode 14 and the fifth internal electrode 18 and the capacitor component formed by the fourth internal electrode 16 and the fifth internal electrode 18 are electrically connected in series. It is connected to the. In FIG. 5, “black circle” indicates that it is connected to one polarity (for example, “positive electrode”), and “white circle” indicates that it is connected to the other polarity (for example, “negative electrode”).

以上説明したように、本実施形態に係る積層コンデンサ1では、第3内部電極14及び第4内部電極16と第5内部電極18とが、第1方向D1(積層方向)において対向して配置されていることによって、2つのコンデンサ成分が直列に接続された構成を有している。また、積層コンデンサ1では、第1内部電極10と第4内部電極16とが対向して配置されていないと共に、第2内部電極12と第3内部電極14とが対向して配置されていない。そのため、積層コンデンサ1では、一方の極性と他方の極性との間の経路(最短経路)において、2つのコンデンサ成分が電気的に直列に接続されている構成とすることができる。この構成により、積層コンデンサ1では、一方のコンデンサ成分に不具合が生じた場合であっても、他方のコンデンサ成分が正常に機能する。したがって、積層コンデンサ1では、フェイルセーフの構造が採用されているため、信頼性の向上が図れる。   As described above, in the multilayer capacitor 1 according to the present embodiment, the third internal electrode 14, the fourth internal electrode 16, and the fifth internal electrode 18 are arranged to face each other in the first direction D1 (lamination direction). As a result, two capacitor components are connected in series. In the multilayer capacitor 1, the first internal electrode 10 and the fourth internal electrode 16 are not disposed to face each other, and the second internal electrode 12 and the third internal electrode 14 are not disposed to face each other. Therefore, the multilayer capacitor 1 can be configured such that two capacitor components are electrically connected in series in a path (shortest path) between one polarity and the other polarity. With this configuration, in the multilayer capacitor 1, even if one capacitor component is defective, the other capacitor component functions normally. Therefore, since the multilayer capacitor 1 employs a fail-safe structure, the reliability can be improved.

本実施形態に係る積層コンデンサ1では、第1内部電極10及び第2内部電極12は、ESRを構成している。積層コンデンサ1では、第1内部電極10及び第2内部電極12の構造及び/又は積層数を変えることにより、ESRを制御できる。   In the multilayer capacitor 1 according to this embodiment, the first internal electrode 10 and the second internal electrode 12 constitute an ESR. In the multilayer capacitor 1, ESR can be controlled by changing the structure and / or the number of layers of the first internal electrode 10 and the second internal electrode 12.

本実施形態に係る積層コンデンサ1では、第1内部電極10と第2内部電極12とは、異なる誘電体層7に配置されている。この構成では、第1内部電極10及び第2内部電極12のそれぞれにおいて、電極形状の設計の自由度が高まる。そのため、積層コンデンサ1では、ESRを制御することができる。   In the multilayer capacitor 1 according to this embodiment, the first internal electrode 10 and the second internal electrode 12 are arranged in different dielectric layers 7. In this configuration, the degree of freedom in designing the electrode shape increases in each of the first internal electrode 10 and the second internal electrode 12. Therefore, the multilayer capacitor 1 can control ESR.

本実施形態に係る積層コンデンサ1では、第3内部電極14と第4内部電極16とは、第1方向D1において対向して配置されていない。この構成では、一方の極性に接続される第3内部電極14と他方の極性に接続される第4内部電極16とが対向しないため、第3内部電極14と第4内部電極16とによるコンデンサ成分が形成されない。したがって、積層コンデンサ1では、2つのコンデンサ成分が電気的に直列に接続される構造を確実に実現できる。   In the multilayer capacitor 1 according to the present embodiment, the third internal electrode 14 and the fourth internal electrode 16 are not disposed to face each other in the first direction D1. In this configuration, since the third internal electrode 14 connected to one polarity and the fourth internal electrode 16 connected to the other polarity do not face each other, the capacitor component by the third internal electrode 14 and the fourth internal electrode 16 Is not formed. Therefore, the multilayer capacitor 1 can reliably realize a structure in which two capacitor components are electrically connected in series.

本実施形態に係る積層コンデンサ1では、第1内部電極10と第2内部電極12とは、第1方向D1において対向して配置されていない。この構成では、一方の極性に接続される第1内部電極10と他方の極性に接続される第2内部電極12とが対向しないため、第1内部電極10と第2内部電極12とによるコンデンサ成分が形成されない。したがって、積層コンデンサ1では、2つのコンデンサ成分が電気的に直列に接続される構造を確実に実現できる。   In the multilayer capacitor 1 according to this embodiment, the first internal electrode 10 and the second internal electrode 12 are not disposed to face each other in the first direction D1. In this configuration, since the first internal electrode 10 connected to one polarity and the second internal electrode 12 connected to the other polarity do not face each other, the capacitor component by the first internal electrode 10 and the second internal electrode 12 Is not formed. Therefore, the multilayer capacitor 1 can reliably realize a structure in which two capacitor components are electrically connected in series.

[第2実施形態]
続いて、第2実施形態について説明する。図6に示されるように、第2実施形態に係る積層コンデンサ1Aは、素体2A内に配置されている内部導体として、第1内部電極10と、第2内部電極12と、第3内部電極14と、第4内部電極16と、第5内部電極18と、を備えている。
[Second Embodiment]
Next, the second embodiment will be described. As shown in FIG. 6, the multilayer capacitor 1A according to the second embodiment includes a first internal electrode 10, a second internal electrode 12, and a third internal electrode as internal conductors arranged in the element body 2A. 14, a fourth internal electrode 16, and a fifth internal electrode 18.

積層コンデンサ1Aでは、一方の主面2cから他方の主面2dに向かって、第3内部電極14及び第4内部電極16、第5内部電極18、第1内部電極10、第5内部電極18、第2内部電極12、第5内部電極18、及び、第3内部電極14及び第4内部電極16の順番で配置されている。   In the multilayer capacitor 1A, the third internal electrode 14, the fourth internal electrode 16, the fifth internal electrode 18, the first internal electrode 10, the fifth internal electrode 18, from one main surface 2c toward the other main surface 2d, The second internal electrode 12, the fifth internal electrode 18, the third internal electrode 14, and the fourth internal electrode 16 are arranged in this order.

積層コンデンサ1Aでは、図7に示されるように、2つのコンデンサ成分が電気的に直列に接続された構成を有している。具体的には、第3内部電極14と第5内部電極18とにより形成されるコンデンサ成分と、第4内部電極16と第5内部電極18とにより形成されるコンデンサ成分とが、電気的に直列に接続されている。   As shown in FIG. 7, the multilayer capacitor 1A has a configuration in which two capacitor components are electrically connected in series. Specifically, the capacitor component formed by the third internal electrode 14 and the fifth internal electrode 18 and the capacitor component formed by the fourth internal electrode 16 and the fifth internal electrode 18 are electrically connected in series. It is connected to the.

以上説明したように、本実施形態に係る積層コンデンサ1Aにおいても、ESRが制御可能であると共に、信頼性の向上を図れる。   As described above, also in the multilayer capacitor 1A according to this embodiment, the ESR can be controlled and the reliability can be improved.

[第3実施形態]
続いて、第3実施形態について説明する。図8に示されるように、第3実施形態に係る積層コンデンサ1Bは、素体2B内に配置されている内部導体として、第1内部電極10と、第2内部電極12と、第3内部電極14と、第4内部電極16と、第5内部電極18と、を備えている。
[Third Embodiment]
Subsequently, the third embodiment will be described. As shown in FIG. 8, the multilayer capacitor 1 </ b> B according to the third embodiment includes a first internal electrode 10, a second internal electrode 12, and a third internal electrode as internal conductors arranged in the element body 2 </ b> B. 14, a fourth internal electrode 16, and a fifth internal electrode 18.

積層コンデンサ1Bでは、一方の主面2cから他方の主面2dに向かって、第1内部電極10、第3内部電極14及び第4内部電極16、第5内部電極18、第3内部電極14及び第4内部電極16、第5内部電極18、第3内部電極14及び第4内部電極16、及び、第2内部電極12の順番で配置されている。   In the multilayer capacitor 1B, the first internal electrode 10, the third internal electrode 14, the fourth internal electrode 16, the fifth internal electrode 18, the third internal electrode 14, and the like from the one main surface 2c to the other main surface 2d. The fourth internal electrode 16, the fifth internal electrode 18, the third internal electrode 14, the fourth internal electrode 16, and the second internal electrode 12 are arranged in this order.

積層コンデンサ1Bでは、図9に示されるように、2つのコンデンサ成分が電気的に直列に接続された構成を有している。具体的には、第3内部電極14と第5内部電極18とにより形成されるコンデンサ成分と、第4内部電極16と第5内部電極18とにより形成されるコンデンサ成分とが、電気的に直列に接続されている。   As shown in FIG. 9, the multilayer capacitor 1B has a configuration in which two capacitor components are electrically connected in series. Specifically, the capacitor component formed by the third internal electrode 14 and the fifth internal electrode 18 and the capacitor component formed by the fourth internal electrode 16 and the fifth internal electrode 18 are electrically connected in series. It is connected to the.

以上説明したように、本実施形態に係る積層コンデンサ1Bにおいても、ESRが制御可能であると共に、信頼性の向上を図れる。   As described above, also in the multilayer capacitor 1B according to the present embodiment, the ESR can be controlled and the reliability can be improved.

[第4実施形態]
続いて、第4実施形態について説明する。図10に示されるように、第4実施形態に係る積層コンデンサ1Cは、素体2C内に配置されている内部導体として、第1内部電極10と、第2内部電極12と、第3内部電極14と、第4内部電極16と、第5内部電極18と、を備えている。
[Fourth Embodiment]
Subsequently, a fourth embodiment will be described. As shown in FIG. 10, the multilayer capacitor 1C according to the fourth embodiment includes a first internal electrode 10, a second internal electrode 12, and a third internal electrode as internal conductors arranged in the element body 2C. 14, a fourth internal electrode 16, and a fifth internal electrode 18.

図10に示されるように、第1内部電極10と第2内部電極12とは、同一の誘電体層7に配置されている。積層コンデンサ1Cでは、一方の主面2cから他方の主面2dに向かって、第1内部電極10及び第2内部電極12、第5内部電極18、第3内部電極14及び第4内部電極16、第5内部電極18、第3内部電極14及び第4内部電極16、第5内部電極18、第3内部電極14及び第4内部電極16、第5内部電極18、第3内部電極14及び第4内部電極16、第5内部電極18、及び、第1内部電極10及び第2内部電極12の順番で配置されている。   As shown in FIG. 10, the first internal electrode 10 and the second internal electrode 12 are disposed on the same dielectric layer 7. In the multilayer capacitor 1C, the first internal electrode 10, the second internal electrode 12, the fifth internal electrode 18, the third internal electrode 14, and the fourth internal electrode 16, from one main surface 2c to the other main surface 2d, The fifth internal electrode 18, the third internal electrode 14 and the fourth internal electrode 16, the fifth internal electrode 18, the third internal electrode 14 and the fourth internal electrode 16, the fifth internal electrode 18, the third internal electrode 14 and the fourth internal electrode The internal electrode 16, the fifth internal electrode 18, and the first internal electrode 10 and the second internal electrode 12 are arranged in this order.

積層コンデンサ1Cでは、図11に示されるように、2つのコンデンサ成分が電気的に直列に接続された構成を有している。具体的には、第3内部電極14と第5内部電極18とにより形成されるコンデンサ成分と、第4内部電極16と第5内部電極18とにより形成されるコンデンサ成分とが、電気的に直列に接続されている。   As shown in FIG. 11, the multilayer capacitor 1 </ b> C has a configuration in which two capacitor components are electrically connected in series. Specifically, the capacitor component formed by the third internal electrode 14 and the fifth internal electrode 18 and the capacitor component formed by the fourth internal electrode 16 and the fifth internal electrode 18 are electrically connected in series. It is connected to the.

以上説明したように、本実施形態に係る積層コンデンサ1Cにおいても、ESRが制御可能であると共に、信頼性の向上を図れる。   As described above, also in the multilayer capacitor 1C according to the present embodiment, the ESR can be controlled and the reliability can be improved.

本実施形態に係る積層コンデンサ1Cでは、第1内部電極10と第2内部電極12とは、同一の誘電体層7に配置されている。この構成では、2つのコンデンサ成分が直列に接続されている構成を実現しつつ、素体2において誘電体層7の積層数を少なくすることができる。したがって、積層コンデンサ1Cの低背化を図ることができる。   In the multilayer capacitor 1 </ b> C according to this embodiment, the first internal electrode 10 and the second internal electrode 12 are disposed on the same dielectric layer 7. With this configuration, the number of stacked dielectric layers 7 in the element body 2 can be reduced while realizing a configuration in which two capacitor components are connected in series. Therefore, it is possible to reduce the height of the multilayer capacitor 1C.

[第5実施形態]
続いて、第5実施形態について説明する。図12に示されるように、積層コンデンサ1Dは、素体2D内に配置されている内部導体として、第1内部電極20と、第2内部電極22と、第3内部電極14と、第4内部電極16と、第5内部電極18と、を備えている。
[Fifth Embodiment]
Subsequently, a fifth embodiment will be described. As shown in FIG. 12, the multilayer capacitor 1D includes a first internal electrode 20, a second internal electrode 22, a third internal electrode 14, and a fourth internal electrode as internal conductors arranged in the element body 2D. An electrode 16 and a fifth internal electrode 18 are provided.

図13(a)に示されるように、第1内部電極20は、主電極部20aと、第1接続部20bと、第2接続部20cと、を有している。主電極部20aは、第2方向D2に延在する帯状の第1部分と、第1部分の端面2b側の端部から側面2e側に向かって第3方向D3に沿って延在する帯状の第2部分と、第2部分の側面2e側の端部から端面2a側に向かって第2方向D2に沿って延在する帯状の第3部分と、を有している。   As shown in FIG. 13A, the first internal electrode 20 has a main electrode portion 20a, a first connection portion 20b, and a second connection portion 20c. The main electrode portion 20a has a strip-shaped first portion extending in the second direction D2, and a strip-shaped portion extending along the third direction D3 from the end portion on the end surface 2b side of the first portion toward the side surface 2e. A second portion; and a belt-like third portion extending along the second direction D2 from the end portion of the second portion on the side surface 2e side toward the end surface 2a side.

第1接続部20bは、主電極部20aの第1部分の端面2a側の端部から延び、一方の端面2aに露出している。第2接続部20cは、主電極部20aの第3部分から延び、一方の側面2eに露出している。第1内部電極20は、一方の端面2aに露出した第1接続部20bが第1外部電極3に接合されていると共に、一方の側面2eに露出した第2接続部20cが第1接続導体5に接合されている。第1内部電極20は、第1外部電極3及び第1接続導体5に電気的に接続されている。   The first connection portion 20b extends from the end portion on the end surface 2a side of the first portion of the main electrode portion 20a, and is exposed on one end surface 2a. The second connection portion 20c extends from the third portion of the main electrode portion 20a and is exposed on one side surface 2e. The first internal electrode 20 has a first connection portion 20b exposed at one end surface 2a joined to the first external electrode 3, and a second connection portion 20c exposed at one side surface 2e as the first connection conductor 5. It is joined to. The first internal electrode 20 is electrically connected to the first external electrode 3 and the first connection conductor 5.

図13(b)に示されるように、第2内部電極22は、主電極部22aと、第1接続部22bと、第2接続部22cと、を有している。主電極部22aは、第2方向D2に延在する帯状の第1部分と、第1部分の端面2a側の端部から側面2f側に向かって第3方向D3に沿って延在する帯状の第2部分と、第2部分の側面2f側の端部から端面2b側に向かって第2方向D2に沿って延在する帯状の第3部分と、を有している。   As shown in FIG. 13B, the second internal electrode 22 has a main electrode portion 22a, a first connection portion 22b, and a second connection portion 22c. The main electrode portion 22a has a strip-shaped first portion extending in the second direction D2, and a strip-shaped portion extending in the third direction D3 from the end portion on the end surface 2a side of the first portion toward the side surface 2f. A second portion, and a belt-like third portion extending along the second direction D2 from the end portion of the second portion on the side surface 2f side toward the end surface 2b side.

第1接続部22bは、主電極部22aの第1部分の端面2b側の端部から延び、他方の端面2bに露出している。第2接続部22cは、主電極部22aの第3部分から延び、他方の側面2fに露出している。第2内部電極22は、他方の端面2bに露出した第1接続部22bが第2外部電極4に接合されていると共に、他方の側面2fに露出した第2接続部22cが第2接続導体6に接合されている。第2内部電極22は、第2外部電極4及び第2接続導体6に電気的に接続されている。   The first connection portion 22b extends from the end portion on the end surface 2b side of the first portion of the main electrode portion 22a, and is exposed on the other end surface 2b. The second connection portion 22c extends from the third portion of the main electrode portion 22a and is exposed on the other side surface 2f. In the second internal electrode 22, the first connection portion 22b exposed on the other end surface 2b is joined to the second external electrode 4, and the second connection portion 22c exposed on the other side surface 2f is the second connection conductor 6. It is joined to. The second internal electrode 22 is electrically connected to the second external electrode 4 and the second connection conductor 6.

図12に示されるように、積層コンデンサ1Dでは、一方の主面2cから他方の主面2dに向かって、第1内部電極20、第1内部電極20、第5内部電極18、第3内部電極14及び第4内部電極16、第5内部電極18、第3内部電極14及び第4内部電極16、第5内部電極18、第3内部電極14及び第4内部電極16、第5内部電極18、第3内部電極14及び第4内部電極16、第5内部電極18、及び、第2内部電極22の順番で配置されている。   As shown in FIG. 12, in the multilayer capacitor 1D, the first internal electrode 20, the first internal electrode 20, the fifth internal electrode 18, the third internal electrode are directed from one main surface 2c to the other main surface 2d. 14 and the fourth internal electrode 16, the fifth internal electrode 18, the third internal electrode 14 and the fourth internal electrode 16, the fifth internal electrode 18, the third internal electrode 14 and the fourth internal electrode 16, the fifth internal electrode 18, The third internal electrode 14, the fourth internal electrode 16, the fifth internal electrode 18, and the second internal electrode 22 are arranged in this order.

積層コンデンサ1Dでは、図14に示されるように、2つのコンデンサ成分が電気的に直列に接続された構成を有している。具体的には、第3内部電極14と第5内部電極18とにより形成されるコンデンサ成分と、第4内部電極16と第5内部電極18とにより形成されるコンデンサ成分とが、電気的に直列に接続されている。   As shown in FIG. 14, the multilayer capacitor 1 </ b> D has a configuration in which two capacitor components are electrically connected in series. Specifically, the capacitor component formed by the third internal electrode 14 and the fifth internal electrode 18 and the capacitor component formed by the fourth internal electrode 16 and the fifth internal electrode 18 are electrically connected in series. It is connected to the.

以上説明したように、本実施形態に係る積層コンデンサ1Dにおいても、ESRが制御可能であると共に、信頼性の向上を図れる。   As described above, also in the multilayer capacitor 1D according to this embodiment, the ESR can be controlled and the reliability can be improved.

本実施形態に係る積層コンデンサ1Dでは、第1内部電極20は、帯状の3つの部分を有する主電極部20aを有しており、第2内部電極22は、帯状の3つの部分を有する主電極部22aを有している。この構成により、第1内部電極20及び第2内部電極22では、長さ(線路長)が確保されている。これにより、積層コンデンサ1Dでは、ESRを高くすることができる。このように、積層コンデンサ1Dでは、第1内部電極20と第2内部電極22とを異なる誘電体層7に配置することにより、電極形状の設計の自由度が高めることができ、ESRを制御することができる。   In the multilayer capacitor 1D according to this embodiment, the first internal electrode 20 has a main electrode portion 20a having three strip-shaped portions, and the second internal electrode 22 is a main electrode having three strip-shaped portions. It has a portion 22a. With this configuration, the length (line length) is secured in the first internal electrode 20 and the second internal electrode 22. Thereby, in the multilayer capacitor 1D, ESR can be increased. Thus, in the multilayer capacitor 1D, by arranging the first internal electrode 20 and the second internal electrode 22 in different dielectric layers 7, the degree of freedom in designing the electrode shape can be increased, and the ESR is controlled. be able to.

ESRは、第1内部電極20及び第2内部電極22の形状、及び/又は、第1内部電極20及び第2内部電極22の積層数を変更することにより制御することができる。例えば、第1内部電極20及び第2内部電極22を細長くすることにより、ESRを大きくすることができる。また、第1内部電極20及び第2内部電極22の積層数を多くすることにより、ESRを小さくすることができる。   ESR can be controlled by changing the shape of the first internal electrode 20 and the second internal electrode 22 and / or the number of stacked layers of the first internal electrode 20 and the second internal electrode 22. For example, the ESR can be increased by elongating the first internal electrode 20 and the second internal electrode 22. In addition, ESR can be reduced by increasing the number of stacked first internal electrodes 20 and second internal electrodes 22.

以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。   As mentioned above, although embodiment of this invention has been described, this invention is not necessarily limited to embodiment mentioned above, A various change is possible in the range which does not deviate from the summary.

上記実施形態では、第3内部電極14と第4内部電極16とが、同一の誘電体層7に配置されている形態を一例に説明した。しかし、第3内部電極14と第4内部電極16とは、異なる誘電体層7に配置されていてもよい。   In the embodiment described above, an example in which the third internal electrode 14 and the fourth internal electrode 16 are disposed on the same dielectric layer 7 has been described. However, the third internal electrode 14 and the fourth internal electrode 16 may be disposed on different dielectric layers 7.

上記実施形態において、第1内部電極10(20)、第2内部電極12(22)、第3内部電極14、第4内部電極16、及び、第5内部電極18の積層数及び形状は、設計に応じて適宜設定されればよい。第1内部電極10(20)及び/又は第2内部電極12(22)の積層数は、第3内部電極14、第4内部電極16及び第5内部電極18の積層数に対して少なくてもよい。この構成では、積層コンデンサの静電容量を大きくしつつ、ESRを大きく(制御)できる。   In the above embodiment, the number of stacked layers and shapes of the first internal electrode 10 (20), the second internal electrode 12 (22), the third internal electrode 14, the fourth internal electrode 16, and the fifth internal electrode 18 are designed. It may be set appropriately according to the above. The number of stacks of the first internal electrode 10 (20) and / or the second internal electrode 12 (22) may be at least as small as the stack of the third internal electrode 14, the fourth internal electrode 16, and the fifth internal electrode 18. Good. With this configuration, ESR can be increased (controlled) while increasing the capacitance of the multilayer capacitor.

上記実施形態では、第1外部電極3が、一方の端面2a、一対の主面2c,2dの一部、及び、一対の側面2e,2fの一部に配置されている形態を一例に説明した。しかし、第1外部電極3は、少なくとも端面2aに配置されていればよい。同様に、第2外部電極4は、少なくとも端面2bに配置されていればよい。   In the said embodiment, the 1st external electrode 3 demonstrated as an example the form arrange | positioned at one end surface 2a, a part of a pair of main surface 2c, 2d, and a part of a pair of side surface 2e, 2f. . However, the 1st external electrode 3 should just be arrange | positioned at least to the end surface 2a. Similarly, the second external electrode 4 only needs to be disposed on at least the end face 2b.

上記実施形態では、第1接続導体5及び第2接続導体6が、素体2の外表面に配置されている形態を一例に説明した。しかし、第1接続導体及び第2接続導体は、素体2内に配置されていてもよい。例えば、第1接続導体及び第2接続導体は、スルーホール導体等であってもよい。   In the said embodiment, the 1st connection conductor 5 and the 2nd connection conductor 6 demonstrated as an example the form arrange | positioned on the outer surface of the element | base_body 2. As shown in FIG. However, the first connection conductor and the second connection conductor may be arranged in the element body 2. For example, the first connection conductor and the second connection conductor may be through-hole conductors.

1,1A〜1D…積層コンデンサ、2,2A〜2D…素体、3…第1外部電極、4…第2外部電極、5…第1接続導体、6…第2接続導体、7…誘電体層、10,20…第1内部電極、12,22…第2内部電極、14…第3内部電極、16…第4内部電極、18…第5内部電極。   DESCRIPTION OF SYMBOLS 1,1A-1D ... Multilayer capacitor, 2, 2A-2D ... Element body, 3 ... 1st external electrode, 4 ... 2nd external electrode, 5 ... 1st connection conductor, 6 ... 2nd connection conductor, 7 ... Dielectric material Layers 10, 20,... First internal electrode, 12, 22 ... Second internal electrode, 14 ... Third internal electrode, 16 ... Fourth internal electrode, 18 ... Fifth internal electrode.

Claims (5)

複数の誘電体層が積層されて形成されている素体と、
前記素体の外表面に配置されている一対の外部電極と、
前記素体に配置されている一対の接続導体と、
前記素体内に配置されている複数の内部電極と、を備え、
複数の前記内部電極は、
一方の前記外部電極と一方の前記接続導体とに接続されている第1内部電極と、
他方の前記外部電極と他方の前記接続導体とに接続されている第2内部電極と、
一方の前記接続導体に接続されている第3内部電極と、
他方の前記接続導体に接続されている第4内部電極と、
一対の前記外部電極及び一対の前記接続導体に接続されていない第5内部電極と、を含み、
前記第3内部電極及び前記第4内部電極と前記第5内部電極とが、前記誘電体層の積層方向において対向して配置されていることによって、2つのコンデンサ成分が直列に接続された構成を有しており、
前記第1内部電極と前記第4内部電極とが前記積層方向において対向して配置されていないと共に、前記第2内部電極と前記第3内部電極とが前記積層方向において対向して配置されていない、積層コンデンサ。
An element body formed by laminating a plurality of dielectric layers;
A pair of external electrodes disposed on the outer surface of the element body;
A pair of connecting conductors arranged in the element body;
A plurality of internal electrodes arranged in the element body,
The plurality of internal electrodes are
A first internal electrode connected to one of the external electrodes and one of the connection conductors;
A second internal electrode connected to the other external electrode and the other connection conductor;
A third internal electrode connected to one of the connection conductors;
A fourth internal electrode connected to the other connection conductor;
A fifth internal electrode that is not connected to the pair of external electrodes and the pair of connection conductors,
A configuration in which two capacitor components are connected in series by disposing the third internal electrode, the fourth internal electrode, and the fifth internal electrode facing each other in the stacking direction of the dielectric layer. Have
The first internal electrode and the fourth internal electrode are not disposed to face each other in the stacking direction, and the second internal electrode and the third internal electrode are not disposed to face each other in the stacking direction. , Multilayer capacitor.
前記第1内部電極と前記第2内部電極とは、同一の前記誘電体層に配置されている、請求項1に記載の積層コンデンサ。   The multilayer capacitor according to claim 1, wherein the first internal electrode and the second internal electrode are disposed on the same dielectric layer. 前記第1内部電極と前記第2内部電極とは、異なる前記誘電体層に配置されている、請求項1に記載の積層コンデンサ。   The multilayer capacitor according to claim 1, wherein the first internal electrode and the second internal electrode are arranged in different dielectric layers. 前記第3内部電極と前記第4内部電極とは、前記積層方向において対向して配置されていない、請求項1〜3のいずれか一項に記載の積層コンデンサ。   The multilayer capacitor according to any one of claims 1 to 3, wherein the third internal electrode and the fourth internal electrode are not disposed to face each other in the stacking direction. 前記第1内部電極と前記第2内部電極とは、前記積層方向において対向して配置されていない、請求項1〜4のいずれか一項に記載の積層コンデンサ。   5. The multilayer capacitor according to claim 1, wherein the first internal electrode and the second internal electrode are not disposed to face each other in the stacking direction.
JP2018035284A 2018-02-28 2018-02-28 Multilayer capacitor Active JP6958429B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018035284A JP6958429B2 (en) 2018-02-28 2018-02-28 Multilayer capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018035284A JP6958429B2 (en) 2018-02-28 2018-02-28 Multilayer capacitor

Publications (2)

Publication Number Publication Date
JP2019149530A true JP2019149530A (en) 2019-09-05
JP6958429B2 JP6958429B2 (en) 2021-11-02

Family

ID=67850807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018035284A Active JP6958429B2 (en) 2018-02-28 2018-02-28 Multilayer capacitor

Country Status (1)

Country Link
JP (1) JP6958429B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57175427U (en) * 1981-04-30 1982-11-05
JP2010045298A (en) * 2008-08-18 2010-02-25 Tdk Corp Multilayer capacitor
JP2014187381A (en) * 2014-06-02 2014-10-02 Murata Mfg Co Ltd Electronic component and mounting structure
JP2015142125A (en) * 2014-01-27 2015-08-03 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer ceramic capacitor and mounting substrate thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57175427U (en) * 1981-04-30 1982-11-05
JP2010045298A (en) * 2008-08-18 2010-02-25 Tdk Corp Multilayer capacitor
JP2015142125A (en) * 2014-01-27 2015-08-03 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer ceramic capacitor and mounting substrate thereof
JP2014187381A (en) * 2014-06-02 2014-10-02 Murata Mfg Co Ltd Electronic component and mounting structure

Also Published As

Publication number Publication date
JP6958429B2 (en) 2021-11-02

Similar Documents

Publication Publication Date Title
JP4354475B2 (en) Multilayer capacitor
US10102971B2 (en) Multilayer capacitor with an overcurrent protection device
JP6107080B2 (en) Multilayer capacitor
CN108364785B (en) Multilayer capacitor and electronic component device
US9916929B2 (en) Electronic component
JP6520398B2 (en) Electronic parts
JP4475298B2 (en) Multilayer capacitor
KR101309499B1 (en) Feedthrough multilayer capacitor
JP4539715B2 (en) Multilayer capacitor array
JP2009130219A (en) Multilayer capacitor
JP4428446B2 (en) Multilayer capacitor
JP6497127B2 (en) Multilayer capacitor
JP6136507B2 (en) Multilayer capacitor array
JP4539713B2 (en) Multilayer capacitor array
JP6459717B2 (en) Multilayer ceramic capacitor
JP6958429B2 (en) Multilayer capacitor
JP6662229B2 (en) Multilayer feedthrough capacitors and electronic component devices
JP7000938B2 (en) Mounting method for multilayer capacitors, electronic component devices and multilayer capacitors
JP2016149425A (en) Multilayer feedthrough capacitor
JP2019046876A (en) Multilayer capacitor
JP4952779B2 (en) Multilayer capacitor array
KR20230093577A (en) Ceramic capacitor and method for manufacturing thereof
KR20230093579A (en) Ceramic capacitor and method for manufacturing thereof
JP6476954B2 (en) Multilayer feedthrough capacitor
JP2019046877A (en) Electronic component device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201023

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210920

R150 Certificate of patent or registration of utility model

Ref document number: 6958429

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250