JP2019117890A - Manufacturing method of epitaxial wafer and epitaxial wafer - Google Patents
Manufacturing method of epitaxial wafer and epitaxial wafer Download PDFInfo
- Publication number
- JP2019117890A JP2019117890A JP2017252003A JP2017252003A JP2019117890A JP 2019117890 A JP2019117890 A JP 2019117890A JP 2017252003 A JP2017252003 A JP 2017252003A JP 2017252003 A JP2017252003 A JP 2017252003A JP 2019117890 A JP2019117890 A JP 2019117890A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- susceptor
- epitaxial
- less
- front surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 23
- 230000002093 peripheral effect Effects 0.000 claims description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 13
- 229910052739 hydrogen Inorganic materials 0.000 claims description 13
- 239000001257 hydrogen Substances 0.000 claims description 13
- 230000007547 defect Effects 0.000 claims description 9
- 235000012431 wafers Nutrition 0.000 description 270
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 40
- 229910052710 silicon Inorganic materials 0.000 description 40
- 239000010703 silicon Substances 0.000 description 40
- 230000000052 comparative effect Effects 0.000 description 19
- 239000007789 gas Substances 0.000 description 18
- 238000010438 heat treatment Methods 0.000 description 14
- 230000005489 elastic deformation Effects 0.000 description 7
- 238000011156 evaluation Methods 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 239000010453 quartz Substances 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000003028 elevating effect Effects 0.000 description 3
- 229910002804 graphite Inorganic materials 0.000 description 3
- 239000010439 graphite Substances 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 2
- 239000005052 trichlorosilane Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
【課題】平坦性に優れたエピタキシャル層を有するエピタキシャルウェーハを製造することができるエピタキシャルウェーハの製造方法を提供する。【解決手段】本発明のエピタキシャルウェーハの製造方法は、チャンバ内に搬入したウェーハをリフトピンで支持した後に、引き続きウェーハをサセプタに載置する第1工程(ステップS1〜S3)と、チャンバ内の温度を昇温させる第2工程(ステップS4)と、ウェーハのおもて面と裏面の温度を測定し、その温度差が10℃以下であるか否かを確認する第3工程(ステップS5〜S6)と、当該温度差が10℃以下になったとき、リフトピンでウェーハを再び支持し、引き続きウェーハをサセプタに再び載置する第4工程(ステップS7〜S8)と、エピタキシャル成長によりエピタキシャルウェーハを得る第5工程(ステップS9)と、を有することを特徴とする。【選択図】図4A method for manufacturing an epitaxial wafer is provided, which can manufacture an epitaxial wafer having an epitaxial layer with excellent flatness. A method of manufacturing an epitaxial wafer according to the present invention includes a first step (steps S1 to S3) of placing the wafer on a susceptor after supporting the wafer loaded into the chamber with lift pins, and adjusting the temperature inside the chamber. A second step (step S4) of raising the temperature of the wafer, and a third step (steps S5 to S6 ), when the temperature difference becomes 10° C. or less, the wafer is again supported by the lift pins and subsequently placed on the susceptor again (steps S7 and S8), and an epitaxial wafer is obtained by epitaxial growth. 5 steps (step S9). [Selection drawing] Fig. 4
Description
本発明は、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハに関する。 The present invention relates to an epitaxial wafer manufacturing method and an epitaxial wafer.
エピタキシャルウェーハは、結晶の完全性が要求される場合や抵抗率の異なる多層構造が必要となる場合などに用いられ、ウェーハ上にエピタキシャル層を気相成長(エピタキシャル成長)させることによって作製される。 An epitaxial wafer is used when crystal integrity is required or when a multilayer structure with different resistivities is required, and is produced by vapor phase growth (epitaxial growth) of an epitaxial layer on the wafer.
エピタキシャルウェーハの製造には、例えば図1に示す枚葉式のエピタキシャル成長装置を用いることができる。図1を参照して、エピタキシャル成長装置100は、上部ドーム11、下部ドーム12及びドーム取付体13を含むチャンバ10を有し、チャンバ10がエピタキシャル層の形成室を区画する。チャンバ10には、その側面の対向する位置に反応ガスの供給および排出を行うガス供給口15およびガス排出口16が設けられる。チャンバ10内には、ウェーハWを載置するためのサセプタ20が配置される。サセプタ20は、下方からサセプタサポートシャフト30により支持される。サセプタサポートシャフト30は、主柱31と、主柱31から放射状に等間隔に延びる3本のアーム32(1本は図示せず)とを含み、アームの先端の3つの支持ピン33(1つは図示せず)によりサセプタ20の下面の周縁部を支持する。また、サセプタ20には3つの貫通孔(1つは図示せず)が形成され、3本のアーム32にも貫通孔が1つずつ形成されている。これらアームの貫通孔およびサセプタの貫通孔には、リフトピン40が挿通される。リフトピン40の下端は昇降シャフト50に支持される。
For example, a single wafer type epitaxial growth apparatus shown in FIG. 1 can be used to manufacture an epitaxial wafer. Referring to FIG. 1,
エピタキシャルウェーハの製造は、このエピタキシャル成長装置100を用いて、以下のようにして行うことができる。600℃以上900℃以下に予め加熱したチャンバ10内に常温のウェーハWを搬入し、各リフトピン40でウェーハWを支持する。その後、ウェーハWをサセプタ20に載置して、チャンバ10内の温度を1000℃以上1200℃以下に昇温させる。その後、ガス供給口15からソースガスを供給することで、ウェーハW上にエピタキシャル層を成長させてエピタキシャルウェーハを得た後に、エピタキシャルウェーハをチャンバ外へ搬出する。
The manufacture of an epitaxial wafer can be performed as follows using this
ここで、ウェーハWの中心とサセプタ20の中心がずれた状態でエピタキシャル成長を行うと、ウェーハWのおもて面の周縁部においてソースガスの乱流が発生し、平坦なエピタキシャル層が得られない。この対策として、特許文献1には、以下のようにしてウェーハの中心とサセプタの中心とのずれ(以下、「載置位置のずれ」とも称する)を低減する技術が記載されている。すなわち、各リフトピンでウェーハを支持すると、ウェーハの荷重などにより各リフトピンがぐらつくので、載置位置にずれが発生してしまう。そこで、各リフトピンを補助部材により相互に接続して、このぐらつきを抑制することによって、載置位置のずれを低減している。
Here, when epitaxial growth is performed with the center of the wafer W and the center of the
特許文献1では、リフトピンのぐらつきを抑制することによって、載置位置のずれを低減しようとしているものの、以下に説明するウェーハの弾性変形に起因する載置位置のずれを考慮していない。すなわち、常温のウェーハを、600℃以上900℃以下に予め加熱したチャンバ内に搬入して、図5(A)に示すように各リフトピン40で支持すると、ウェーハWは裏面に向けて凸状に弾性変形する。これは、ウェーハWの裏面の温度はサセプタ20からの輻射熱を受けて上昇する一方で、ウェーハWのおもて面の温度は裏面に比べて上昇しないので、ウェーハWのおもて面と裏面に温度差が生じるからである。そして、サセプタサポートシャフト30を上昇させることにより、弾性変形したウェーハWをサセプタ20に載置すると、図5(B)に示すようにウェーハWの中心O1とサセプタの中心O2がずれてしまう。このような状態でエピタキシャル成長を行うと、エピタキシャル層の平坦性が低下してしまう。
In patent document 1, although the shift of a mounting position is going to be reduced by suppressing the wobble of a lift pin, the shift of the mounting position resulting from the elastic deformation of the wafer demonstrated below is not considered. That is, when a wafer at normal temperature is carried into a chamber preheated to 600 ° C. or more and 900 ° C. or less and supported by each
そこで、本発明は、上記課題に鑑み、平坦性に優れたエピタキシャル層を有するエピタキシャルウェーハを製造することができるエピタキシャルウェーハの製造方法を提供することを目的とする。 Then, an object of the present invention is to provide a manufacturing method of an epitaxial wafer which can manufacture an epitaxial wafer which has an epitaxial layer excellent in flatness in view of the above-mentioned subject.
本発明者らは、上記課題を解決すべく、弾性変形したウェーハの形状が元の形状に復元するまで、ウェーハを各リフトピンで支持した状態で待機させ、その後、ウェーハをサセプタに載置することを試みた。ところが、この復元には長時間を要し、ウェーハの裏面には、各リフトピンとの長時間の接触によって、スリップ転位が発生することが判明した。そこで、さらなる検討を進めたところ、弾性変形したウェーハの形状をサセプタ上で元の形状に復元させた後に、ウェーハを各リフトピンで再び支持し、その後、ウェーハをサセプタに再び載置すると、スリップ転位の発生を防ぎつつ、載置位置のずれを低減することができ、その結果、平坦性に優れたエピタキシャル層を有するエピタキシャルウェーハを得ることができることを知見した。 In order to solve the above problems, the present inventors wait for the wafer to be supported by each lift pin until the shape of the elastically deformed wafer is restored to the original shape, and then place the wafer on the susceptor. I tried. However, it has been found that this recovery takes a long time, and slip dislocation occurs on the back surface of the wafer due to long contact with each lift pin. Therefore, as a further study, after restoring the shape of the elastically deformed wafer to the original shape on the susceptor, the wafer is supported again by each lift pin, and then the wafer is mounted on the susceptor again, and the slip dislocation is generated. It has been found that the shift of the mounting position can be reduced while preventing the occurrence of “H”, and as a result, an epitaxial wafer having an epitaxial layer excellent in flatness can be obtained.
本発明は、上記知見に基づいて完成されたものであり、その要旨構成は以下のとおりである。
(1)チャンバと、前記チャンバ内でウェーハを載置するサセプタと、前記サセプタを下方から支持し、かつ前記サセプタの中心と同軸上に位置する主柱および前記主柱から前記サセプタの周縁部下方に放射状に延びる3本以上のアームを有するサセプタサポートシャフトと、前記サセプタの貫通孔および前記アームの貫通孔に挿通される3本以上のリフトピンと、を備えるエピタキシャル成長装置を用いたエピタキシャルウェーハの製造方法であって、
前記チャンバ内に搬入した前記ウェーハを前記リフトピンで支持した後に、引き続き前記サセプタサポートシャフトを上昇させることにより、前記ウェーハを前記サセプタに載置する第1工程と、
前記チャンバ内の温度を昇温させる第2工程と、
前記第1工程の後に、前記ウェーハのおもて面と裏面の温度を測定し、前記おもて面と前記裏面の温度差が10℃以下であるか否かを確認する第3工程と、
前記温度差が10℃以下になったとき、前記サセプタサポートシャフトを下降させることにより、前記リフトピンで前記ウェーハを再び支持した後に、引き続き前記サセプタサポートシャフトを上昇させることにより、前記ウェーハを前記サセプタに再び載置する第4工程と、
前記第4工程の後に、前記ウェーハ上にエピタキシャル層を成長させて、エピタキシャルウェーハを得る第5工程と、
を有することを特徴とするエピタキシャルウェーハの製造方法。
The present invention has been completed based on the above findings, and the gist configuration is as follows.
(1) a chamber, a susceptor for mounting a wafer in the chamber, a main pillar supporting the susceptor from below and coaxial with the center of the susceptor, and a peripheral portion of the susceptor below the main pillar Method of manufacturing an epitaxial wafer using an epitaxial growth apparatus comprising: a susceptor support shaft having three or more arms extending radially and three or more lift pins inserted through the through hole of the susceptor and the through hole of the arm And
A first step of mounting the wafer on the susceptor by supporting the wafer carried into the chamber with the lift pins and subsequently raising the susceptor support shaft;
A second step of raising the temperature in the chamber;
After the first step, measuring the temperature of the front surface and the back surface of the wafer to confirm whether the temperature difference between the front surface and the back surface is 10 ° C. or less;
When the temperature difference becomes 10 ° C. or less, the susceptor support shaft is lowered to support the wafer again with the lift pins, and subsequently the susceptor support shaft is raised to place the wafer on the susceptor. A fourth step of placing again,
After the fourth step, growing an epitaxial layer on the wafer to obtain an epitaxial wafer;
A method of manufacturing an epitaxial wafer comprising:
(2)前記第4工程の前に、前記おもて面の温度が1100℃以上1150℃以下となる温度範囲内で、前記ウェーハを10秒以上1分以下保持する水素ベークを行う、上記(1)に記載のエピタキシャルウェーハの製造方法。 (2) Before the fourth step, hydrogen baking for holding the wafer for 10 seconds or more and 1 minute or less is performed within the temperature range in which the temperature of the front surface is 1100 ° C. or more and 1150 ° C. or less The manufacturing method of the epitaxial wafer as described in 1).
(3)前記第4工程の後であって、前記第5工程の前に、前記おもて面の温度が1100℃以上1150℃以下となる温度範囲内で、前記ウェーハを10秒以上1分以下保持する水素ベークを行う、上記(1)に記載のエピタキシャルウェーハの製造方法。 (3) After the fourth step and before the fifth step, the temperature of the front surface is in the temperature range of 1100 ° C. or more and 1150 ° C. or less for 10 seconds or more and 1 minute The manufacturing method of the epitaxial wafer as described in said (1) which performs hydrogen baking hold | maintained below.
(4)前記第3工程では、前記温度差が5℃以下であるか否かを確認し、前記温度差が5℃以下になったときに前記第4工程を行う、上記(1)〜(3)のいずれか一つに記載のエピタキシャルウェーハの製造方法。 (4) In the third step, whether or not the temperature difference is 5 ° C. or less is confirmed, and the fourth step is performed when the temperature difference becomes 5 ° C. or less. The manufacturing method of the epitaxial wafer as described in any one of 3).
(5)前記第4工程において、前記リフトピンで前記ウェーハを再び支持する時間が5秒未満である、上記(1)〜(4)のいずれか一つに記載のエピタキシャルウェーハの製造方法。 (5) The manufacturing method of the epitaxial wafer as described in any one of said (1)-(4) whose time to support the said wafer again with the said lift pin in said 4th process is less than 5 seconds.
(6)前記サセプタは、そのおもて面に前記ウェーハが載置される座ぐり部が形成され、
該おもて面は、前記座ぐり部の周囲に位置するおもて面最外周部と、該おもて面最外周部の内側に位置し、前記座ぐり部の一部を構成する傾斜面であって、前記ウェーハの裏面周縁部を線接触で支持するウェーハ支持面と、該ウェーハ支持面の内側に位置し、前記座ぐり部の底面を構成するおもて面中心部と、を含み、
前記ウェーハ支持面と前記おもて面中心部とのなす角が0.5°以上2.5°以下である、上記(1)〜(5)のいずれか一つに記載のエピタキシャルウェーハの製造方法。
(6) The susceptor is formed on the front surface thereof with a counterbore portion on which the wafer is placed;
The front surface is located inside the front surface outermost periphery located around the counterbore and the inner surface outer periphery of the front surface, and forms a part of the front facing surface. A wafer supporting surface which supports the rear surface peripheral portion of the wafer by line contact, and a front surface central portion located inside the wafer supporting surface and constituting the bottom surface of the counterbore portion Including
The manufacturing of the epitaxial wafer according to any one of the above (1) to (5), wherein the angle between the wafer supporting surface and the front surface center portion is 0.5 ° or more and 2.5 ° or less. Method.
(7)ウェーハ上にエピタキシャル層が形成されてなるエピタキシャルウェーハであって、
前記エピタキシャルウェーハの裏面には、その中心からウェーハ半径の50%以上90%未満の環状領域に、3つの円形欠陥からなる損傷領域が周方向に沿って同心円状に3箇所以上存在するエピタキシャルウェーハ。
(7) An epitaxial wafer having an epitaxial layer formed on the wafer,
In the back surface of the epitaxial wafer, a damaged area consisting of three circular defects is concentrically present at three or more places in a circumferential direction in an annular area of 50% or more and less than 90% of the wafer radius from the center.
本発明のエピタキシャルウェーハの製造方法によれば、平坦性に優れたエピタキシャル層を有するエピタキシャルウェーハを得ることができる。 According to the method for manufacturing an epitaxial wafer of the present invention, an epitaxial wafer having an epitaxial layer excellent in flatness can be obtained.
(エピタキシャルウェーハの製造方法)
以下、図1〜6を適宜参照して、本発明によるエピタキシャルウェーハの製造方法の一実施形態を説明する。
(Method of manufacturing epitaxial wafer)
Hereinafter, an embodiment of a method of manufacturing an epitaxial wafer according to the present invention will be described with reference to FIGS. 1 to 6 as appropriate.
[エピタキシャル成長装置]
図1を参照して、本発明の一実施形態において用いることができるエピタキシャル成長装置100を説明する。エピタキシャル成長装置100は、チャンバ10と、サセプタ20と、サセプタサポートシャフト30と、3本のリフトピン40と、昇降シャフト50と、を有する。
[Epitaxial growth equipment]
An
〔チャンバ〕
チャンバ10は、上部ドーム11、下部ドーム12、及びドーム取付体13を含み、このチャンバ10がエピタキシャル層の形成室を区画する。チャンバ10には、その側面の対向する位置に反応ガスの供給および排出を行うガス供給口15およびガス排出口16が設けられている。
[Chamber]
The
〔サセプタ〕
サセプタ20は、チャンバ10内でウェーハWを載置する円盤状の部材である。ここで、サセプタ20の表面のうち、上部ドーム11側の面をサセプタのおもて面とし、その反対側の面をサセプタの裏面とする。図2(A),(B)も参照して、サセプタ20のおもて面には、ウェーハWが載置される座ぐり部22が形成されている。サセプタ20のおもて面は、おもて面最外周部23と、第1の縦壁面24と、ウェーハ支持面25と、第2の縦壁面26と、おもて面中心部27と、を含む。おもて面最外周部23は座ぐり部22の周囲に位置する。第1の縦壁面24は、おもて面最外周部23の内周端から連続し、座ぐり部22の一部を構成する壁面である。ウェーハ支持面25は、第1の縦壁面24から連続し、座ぐり部22の一部を構成する傾斜面であって、ウェーハWの裏面周縁部を線接触で支持する。第2の縦壁面26は、ウェーハ支持面25の内周端から連続し、座ぐり部22の一部を構成する壁面である。おもて面中心部27は、第2の縦壁面26から連続し、座ぐり部22の底面を構成する。ウェーハ支持面25の内径の半径は、サセプタ20の半径75%以上、ウェーハ半径の90%以上で、かつウェーハ半径よりも小さい。ただし、ウェーハ支持面25の幅を1〜10mmとなるようにウェーハ支持面25の外径と内径を調整する。ウェーハ支持面25の外径の半径は、サセプタ20の半径75%以上で、かつウェーハ半径より大きい。なお、本明細書において「ウェーハの周縁部」とは、ウェーハの外周端からその中心に向かって2mmの環状の領域を意味する。また、サセプタ20は、そのおもて面から裏面に向けてサセプタを貫通する3つの貫通孔21を周方向に120°の等間隔で有する。各貫通孔21には、後述するリフトピン40がそれぞれ挿通される。サセプタの各貫通孔21は、サセプタの中心O2からサセプタ半径の40%以上80%未満の領域に同心円状に位置する。サセプタ20には、カーボングラファイト(黒鉛)を母材とし、その表面を炭化ケイ素(SiC:ビッカース硬度2,346kgf/mm2)でコーティングしたものを使用することができる。
[Susceptor]
The
〔サセプタサポートシャフト〕
図3(A)も参照して、サセプタサポートシャフト30は、チャンバ10内でサセプタ20を下方から支持するものであり、主柱31と、3本のアーム32と、3本の支持ピン33と、を有する。主柱31は、サセプタの中心O2と同軸上に配置される。3本のアーム32は、主柱31からサセプタ20の周縁部下方に放射状に延びる。各アーム32は、その延在方向に垂直な断面の形状が矩形である。ここで、アーム32の4つの面のうち、サセプタ20側の面をアームの上面とし、その反対側の面をアームの下面とする。各アーム32は、その上面から下面に向けてアームを貫通する貫通孔34を有する。これら貫通孔34には、リフトピン40がそれぞれ挿通される。なお、本明細書において「サセプタの周縁部」とは、サセプタの中心O2からサセプタ半径の80%以上外側の領域を意味する。各支持ピン33は、各アーム32の先端においてサセプタ20を直接支持する。サセプタサポートシャフト30は、鉛直方向に沿って上下動することにより、サセプタ20を上下方向に昇降させる。サセプタサポートシャフト30は、石英(ビッカース硬度1,103kgf/mm2)で構成することが好ましく、特に合成石英で構成することが好ましい。ただし、各支持ピン33の先端部分は、サセプタ20と同じ炭化ケイ素で構成することが好ましい。なお、エピタキシャル成長装置100におけるアーム32の数は3本であるが、これに限定されない。
[Susceptor support shaft]
Referring also to FIG. 3A, the
〔リフトピン〕
各リフトピン40は、サセプタの各貫通孔21とアームの各貫通孔34にそれぞれ挿通される。各リフトピン40は、昇降シャフト50によって上下方向に昇降される。各リフトピン40には、カーボングラファイト基材に炭化ケイ素を被覆してなるものや、石英が用いられる。なお、エピタキシャル成長装置100におけるリフトピン40の数は3本であるが、これに限定されない。
[Lift pin]
The lift pins 40 are respectively inserted into the through
〔昇降シャフト〕
図3(B)も参照して、昇降シャフト50は、サセプタサポートシャフト30の主柱31を収容する中空を区画し、この主柱31と回転軸を共にする昇降シャフトの主柱51と、この昇降シャフトの主柱51の先端で分岐する3本の支柱52と、を有し、これら支柱52の先端で各リフトピン40の下端をそれぞれ支持する。昇降シャフト50は、ウェーハWの搬入および搬出の際に、鉛直方向に沿って上下動することにより、各リフトピン40を上下方向に昇降させる。昇降シャフト50には、石英を用いることが好ましい。
[Lifting shaft]
Referring also to FIG. 3 (B),
〔加熱ランプ〕
加熱ランプ14は、チャンバ10の上側領域および下側領域に配置される。加熱ランプ14には、昇降温速度が速く、かつ温度制御に優れるハロゲンランプや赤外ランプを用いることが好ましい。
[Heating lamp]
The
〔上側パイロメータ及び下側パイロメータ〕
チャンバ10の上側領域および下側領域には、それぞれ上側パイロメータ17および下側パイロメータ18が配置されている。上側パイロメータ17は、ウェーハWのおもて面の温度を検出する。一方で、下側パイロメータ18は、サセプタ20の裏面の温度を検出する。なお、下側パイロメータ18によって検出されるサセプタ20の裏面の温度は、ウェーハWの裏面の温度とみなすことができる。また、上側パイロメータ17および下側パイロメータ18によって検出された温度に基づいて、電力出力制御手段(不図示)により加熱ランプ14の出力が調整される。
[Upper pyrometer and lower pyrometer]
An
以下では、図4を参照して、上述したエピタキシャル成長装置100を用いて行うことができるエピタキシャルウェーハの製造方法の一例を説明する。
Below, with reference to FIG. 4, an example of the manufacturing method of the epitaxial wafer which can be performed using the
[第1工程]
チャンバ10内にウェーハWを搬入する前、サセプタサポートシャフト30と昇降シャフト50は完全に降ろされた状態にあり、各リフトピン40はサセプタ20から突出している。そして、加熱ランプ14によって600℃以上900℃以下に予め加熱したチャンバ10内に、搬送ブレード(不図示)を用いてウェーハWを搬入する(ステップS1)。その後、サセプタ20と各リフトピン40の相対位置を変えないように、サセプタサポートシャフト30と昇降シャフト50を上昇させることで、サセプタ20と各リフトピン40を上方向に移動させて、図5(A)に示すように各リフトピン40でウェーハWを支持する(ステップS2)。ウェーハの裏面にスリップ転位が発生するのを防ぐ観点から、各リフトピン40でウェーハWを支持する時間は10秒以上60秒以下とすることが好ましい。引き続き、サセプタサポートシャフト30を上昇させることで、サセプタ20をさらに上方向に移動させて、図5(B)に示すようにウェーハWをサセプタ20に載置する(ステップS3)。ここで、搬入時のウェーハWの温度は常温(通常、30℃〜90℃)であり、常温のウェーハWを加熱したチャンバ内に搬入すると、ウェーハWの裏面の温度はサセプタ20からの輻射熱を受けて上昇するが、ウェーハWのおもて面の温度は裏面に比べて上昇しない。そのため、ウェーハWのおもて面と裏面に温度差が生じ、温度差が10℃超えであるとウェーハの表裏面で面内不均一に温度差が発生し、ウェーハWはおもて面に向けて凸状に弾性変形したり、裏面に向けて凸状に弾性変形したりする。そして、面内温度が均一になると、図5(B)に示すようにウェーハWは、その自重によって裏面に向けて凸状に弾性変形する。
[First step]
Before loading the wafer W into the
[第2工程]
次に、加熱ランプ14によってチャンバ10内の温度を1000℃以上1200℃以下に昇温させる(ステップS4)。この昇温の過程で、サセプタ20の輻射熱がウェーハWの裏面からおもて面に伝わるとともに、チャンバ10の上側領域に配置された加熱ランプ14によってウェーハWのおもて面の温度が上昇する。したがって、ウェーハWのおもて面と裏面の温度差が減少していき、弾性変形したウェーハの形状は元の形状に復元していく。
[Second step]
Next, the temperature in the
[第3工程]
次に、上側パイロメータ17と下側パイロメータ18を用いて既述の方法により、ウェーハWのおもて面と裏面の温度を測定し(ステップS5)、測定したおもて面と裏面の温度差が10℃以下であるか否かを確認する(ステップS6)。ここで、本実施形態における「おもて面と裏面の温度差」とは、上側パイロメータ17によって測定した温度と下側パイロメータ18によって測定した温度の差の絶対値を意味する。
[Third step]
Next, the temperature of the front surface and the back surface of the wafer W is measured by the method described above using the
[第4工程]
次に、第3工程で測定した、ウェーハWのおもて面と裏面の温度差が10℃以下になっていれば、サセプタサポートシャフト30を下降させることで、サセプタ20を下方向に移動させて、図6(A)に示すように各リフトピン40でウェーハWを再び支持する(ステップS7)。引き続き、サセプタサポートシャフト30を上昇させることで、サセプタ20を上方向に移動させて、図6(B)に示すようにサセプタ20にウェーハWを再び載置する(ステップS8)。このとき、ウェーハWのおもて面の高さ位置がガス供給口15およびガス排出口16の高さ位置と一致するようにすることが好ましい。なお、ウェーハWのおもて面と裏面の温度差が10℃以下になっていないときは、ステップS4に戻り、加熱ランプ14の出力を上げることにより、当該温度差が10℃以下になるようにチャンバ10内の温度を昇温させるとよい。
[Step 4]
Next, if the temperature difference between the front and back surfaces of the wafer W measured in the third step is 10 ° C. or less, the
以下では、第4工程を採用する技術的意義を説明する。常温のウェーハWを、予め加熱したチャンバ10内に搬入して、各リフトピン40で支持すると、図5(A)に示すようにウェーハWは弾性変形する。そして、弾性変形したウェーハWをサセプタ20に載置すると、図5(B)に示すようにウェーハの中心O1とサセプタの中心O2がずれてしまう。これは、ウェーハWをサセプタ20に載置する際に、おもて面と裏面の温度差に起因する弾性変形に伴ってウェーハに蓄積された弾性変形エネルギーが運動エネルギーとなり、ウェーハの中心O1がサセプタの中心O2からずれる方向にウェーハWが移動するからである。そして、このような状態でエピタキシャル成長を行うと、ウェーハWの周縁部で温度が不均一になったり、ソースガスの乱流が生じたりするので、良好な平坦性を有するエピタキシャル層が得られない。ところが、ウェーハの中心O1がサセプタの中心O2と一致するようにウェーハWの弾性変形そのものを制御することは、ウェーハの抵抗率によってウェーハの熱吸収率も異なり、弾性変形も様々なので、非常に困難である。そこで、本実施形態では、ウェーハWのおもて面と裏面の温度差が10℃以下となった後に、図6(A),(B)に示すウェーハWの再載置(ステップS7〜S8)を行う。10℃以下であれば、弾性変形したウェーハWの形状が元の形状に回復したとみなすことができる。これにより、弾性変形エネルギーに起因する運動エネルギーが抑制された状態で、サセプタ20にウェーハWを再び載置することができる。すなわち、図6(B)に示すようにサセプタ中心O2に向かって下向きに傾斜するウェーハ支持面25を有するサセプタ20上に、ウェーハWに対する運動エネルギーの影響が抑制された状態で、ウェーハWを再び載置するので、ウェーハWの中心O1は重力によって自ずとサセプタの中心O2に一致する(以下、この現象を「自己アライメント機能」とも称する)。その結果、後述するエピタキシャル成長(ステップS9)を経ると、平坦性に優れたエピタキシャル層を有するエピタキシャルウェーハを得ることができる。なお、ウェーハWの再載置(ステップS7〜S8)では、サセプタ20とウェーハWを回転させないことが好ましい。
Below, the technical significance which employ | adopts a 4th process is demonstrated. When the wafer W at normal temperature is carried into the
平坦性をより高める観点から、ウェーハWのおもて面と裏面の温度差が5℃以下となったときに、ウェーハWの再載置(ステップS7〜S8)を行うことが好ましい。また、ウェーハWの再載置(ステップS7〜S8)を行う際のチャンバ10内の温度変化は、5℃以下に抑制することが好ましい。
From the viewpoint of further improving the flatness, when the temperature difference between the front surface and the back surface of the wafer W becomes 5 ° C. or less, it is preferable to perform the re-loading of the wafer W (steps S7 to S8). In addition, it is preferable to suppress the temperature change in the
また、ステップS7において、各リフトピン40がウェーハWを再び支持する際のウェーハWの高さは、ウェーハWがサセプタ20からわずかに離間する程度に設定することが自己アライメント機能を安定的に得る観点から好ましい。具体的にはウェーハWの裏面と座ぐり部22の底面(おもて面中心部27の表面)との距離が5mm以下になるように設定することが好ましい。
Further, in step S7, the height of the wafer W when each
また、ステップS7では、各リフトピン40でウェーハWを再び支持する時間を5秒未満とすることが好ましい。5秒未満であれば、ウェーハWの裏面のうち各リフトピン40と接触する領域に温度変化が生じるのを防ぐことができるので、ウェーハWの裏面にスリップ転位が発生するおそれがないからである。
Further, in step S7, it is preferable that the time for which the wafer W is again supported by each
また、ウェーハWの自己アライメント機能を向上させる観点から、図2(B)に示すウェーハ支持面25とおもて面中心部27とのなす角θを0.5°以上とすることが好ましい。また、設計上の観点から上記θは2.5°以下とすることが好ましい。
Further, from the viewpoint of improving the self alignment function of the wafer W, it is preferable to set the angle θ between the
[第5工程]
次に、トリクロロシランやジクロロシランなどのソースガスをガス供給口15からチャンバ10内に供給する。すると、1000℃以上1200℃以下に昇温されたウェーハWのおもて面を沿うようにソースガスが層流状態で流れ、ウェーハW上でエピタキシャル層が成長し、エピタキシャルウェーハが得られる(ステップS9)。なお、エピタキシャル成長中は、主柱31を回転軸としてサセプタサポートシャフト30を回転させることで、サセプタ20とウェーハWを回転させる。
[Step 5]
Next, a source gas such as trichlorosilane or dichlorosilane is supplied from the
[ウェーハの搬出]
次に、チャンバ10内の温度を1000℃以上1200℃以下から600℃以上900℃以下に降温させた後に、サセプタサポートシャフト30を下降させることで、サセプタ20を下方向に移動させて、エピタキシャルウェーハを各リフトピン40で支持する。その後、サセプタ20と各リフトピン40の相対位置を変えないように、サセプタサポートシャフト30と昇降シャフト50を下降させることで、サセプタ20と各リフトピン40を下方向に移動させた後に、搬送ブレード(不図示)を用いて、エピタキシャルウェーハをチャンバ10外へ搬出する(ステップS10)。
[Wafer unloading]
Next, the temperature in the
以上、本実施形態を例にして、本発明のエピタキシャルウェーハの製造方法を説明したが、本発明は、上記実施形態に限定されず、特許請求の範囲内において適宜変更を加えることができる。 As mentioned above, although the manufacturing method of the epitaxial wafer of the present invention was explained taking this embodiment as an example, the present invention is not limited to the above-mentioned embodiment, A change can be suitably added within the range of a claim.
例えば、通常、ウェーハWの表面には自然酸化膜が形成されており、エピタキシャル成長(ステップS9)を行う前に、この自然酸化膜を除去しておくことが好ましい。そこで、ウェーハWのおもて面の温度が1100℃以上1150℃以下となる温度範囲で、ウェーハWを10秒以上1分以下保持する水素ベークを行うことによって、この自然酸化膜を除去する。なお、水素ベーク中は、主柱31を回転軸としてサセプタサポートシャフト30を回転させることで、サセプタ20とウェーハWを回転させる。以下では、水素ベークを行うタイミングの好適条件を説明する。
For example, a natural oxide film is usually formed on the surface of the wafer W, and it is preferable to remove the natural oxide film before performing epitaxial growth (step S9). Therefore, the native oxide film is removed by performing hydrogen baking for holding the wafer W for 10 seconds or more and 1 minute or less in a temperature range in which the temperature of the front surface of the wafer W is 1100 ° C. or more and 1150 ° C. or less. During the hydrogen baking, the
例えば、抵抗率が0.1Ω・cm以上のp-ウェーハでは、p+ウェーハに比べて赤外光がウェーハWを透過しやすいので、加熱ランプ14による輻射熱のみでは、ウェーハWは赤外光を十分に吸収しきれず、ウェーハWの表裏面の温度差の解消に時間がかかることがある。すなわち、p-ウェーハでは、ウェーハWの表面の温度が1100〜1150℃に達しても、ウェーハWの表裏面の温度差が10℃以内に収まらないことがある。そのため、第4工程(ステップS7〜S8)の前に水素ベークを行い、酸化膜を除去しつつ、ウェーハWの表裏面の温度差を小さくすることが好ましい。そして、サセプタ20からの輻射熱によりウェーハWの裏面の温度が上昇して、ウェーハの表裏面の温度差が10℃以内、より好ましくは5℃以内になったときに、第4工程を行うことが好ましい。
For example, in a p − wafer having a resistivity of 0.1 Ω · cm or more, infrared light is more likely to be transmitted through the wafer W than in a p + wafer. It may not be absorbed sufficiently, and it may take time to eliminate the temperature difference between the front and back surfaces of the wafer W. That is, in the case of p - wafer, even if the temperature of the front surface of the wafer W reaches 1100 to 1150 ° C., the temperature difference between the front and back surfaces of the wafer W may not fall within 10 ° C. Therefore, it is preferable to perform hydrogen baking before the fourth step (steps S7 to S8) to reduce the temperature difference between the front and back surfaces of the wafer W while removing the oxide film. Then, the fourth step is performed when the temperature of the back surface of the wafer W rises due to the radiant heat from the
一方で、抵抗率が0.1Ω・cm未満のp+ウェーハでは、熱伝導率が高いので、ウェーハWの表裏面の温度差の解消がp-ウェーハに比べて速く、ウェーハWのおもて面の温度が1100〜1150℃の範囲に到達する前に、ウェーハWの表裏面の温度差が10℃以内、より好ましくは5℃以内に収まることがある。この場合は、第4工程(ステップS7〜S8)の後であって、第5工程(ステップS9)の前に、水素ベークを行うことが好ましい。このように、水素ベークに先立って再載置(ステップS7〜S8)を行うのは、サセプタ20からの輻射熱でウェーハWの裏面が過剰に加熱されると、ウェーハWは裏面に向けて凸状に変形するが、その際にウェーハWの中心位置がずれていると、ウェーハWの裏面と座ぐり部22の底面とが接触して、ウェーハWの裏面に傷やスリップ転位が発生することがあるからである。なお、本明細書では、第5工程(エピタキシャル成長)の開始時点をチャンバ10内にソースガスを供給した時とする。
On the other hand, with p + wafers with resistivity less than 0.1 Ω · cm, the thermal conductivity is high, so elimination of the temperature difference between the front and back of wafer W is faster than with p - wafer. Before the surface temperature reaches the range of 1100 to 1150 ° C., the temperature difference between the front and back surfaces of the wafer W may fall within 10 ° C., more preferably within 5 ° C. In this case, it is preferable to perform hydrogen baking after the fourth step (steps S7 to S8) and before the fifth step (step S9). As described above, the reason why the re-loading (steps S7 to S8) is performed prior to the hydrogen baking is that the wafer W is convex toward the back surface when the back surface of the wafer W is excessively heated by the radiant heat from the
(エピタキシャルウェーハ)
以下では、上述したエピタキシャルウェーハの製造方法によって得られる、ウェーハ上にエピタキシャル層が形成されてなるエピタキシャルウェーハについて説明する。当該エピタキシャルウェーハの裏面には、その中心からウェーハ半径の50%以上90%未満の環状領域に、3つの円形欠陥からなる損傷領域が周方向に沿って同心円状に3箇所存在する。これらの3つの円形欠陥は、各リフトピン40とウェーハWの裏面との接触によって生じた摩耗跡(いわゆるピンマーク)であり、チャンバ10内に搬入したウェーハWを各リフトピン40で支持する時(ステップS2)と、ウェーハWの再載置において、各リフトピン40でウェーハを再び支持する時(ステップS7)と、チャンバ外へウェーハを搬出するにあたり、各リフトピンでウェーハを支持する時(ステップS10)と、の3回に付いたものである。なお、損傷領域の数はリフトピン40の数と一致する。
(Epitaxial wafer)
Below, the epitaxial wafer by which an epitaxial layer is formed on a wafer obtained by the manufacturing method of an epitaxial wafer mentioned above is explained. On the back surface of the epitaxial wafer, three circular defect areas consisting of three circular defects exist concentrically in the circumferential direction in an annular area of 50% or more and less than 90% of the wafer radius from the center. These three circular defects are wear marks (so-called pin marks) generated by the contact between each
以上、本実施形態を例にして、本発明のエピタキシャルウェーハを説明したが、本発明は、上記実施形態に限定されず、特許請求の範囲内において適宜変更を加えることができる。 As mentioned above, although the epitaxial wafer of the present invention was explained taking the example of this embodiment as an example, the present invention is not limited to the above-mentioned embodiment, and can be suitably changed within the range of a claim.
(発明例1)
図2(A),(B)に示すサセプタと、図3(A)に示すサセプタサポートシャフトと、図3(B)に示す昇降リフトと、を有する図1に示すエピタキシャル成長装置を用いて、以下の手順に従ってエピタキシャルウェーハを25枚作製した。エピタキシャル層を成長させるウェーハとしては、直径:300mm、抵抗率:10Ω・cmのシリコンウェーハを用いた。また、図2(B)を参照して、ウェーハ支持面とおもて面中心部とのなす角θを0.6°とした。
(Invention Example 1)
Using the epitaxial growth apparatus shown in FIG. 1 having the susceptor shown in FIGS. 2A and 2B, the susceptor support shaft shown in FIG. 3A, and the elevation lift shown in FIG. Twenty-five epitaxial wafers were manufactured according to the procedure of As a wafer on which an epitaxial layer is grown, a silicon wafer having a diameter of 300 mm and a resistivity of 10 Ω · cm was used. Further, referring to FIG. 2 (B), the angle θ between the wafer support surface and the surface center portion is 0.6 °.
図4、図5(A),(B)も参照して、搬送ブレードを用いて、常温のシリコンウェーハを700℃に予め加熱したチャンバ内に搬入し(ステップS1)、サセプタサポートシャフトと昇降シャフトを上昇させることで、図5(A)に示すようにシリコンウェーハを各リフトピンで30秒間支持した(ステップS2)。引き続き、サセプタサポートシャフトを上昇させることで、図5(B)に示すようにサセプタにシリコンウェーハを載置した(ステップS3)。この時、図7に示すように、ウェーハの裏面の温度は900℃に上昇したが、おもて面の温度は裏面に比べて上昇せず700℃であった。また、図5(B)に示すようにシリコンウェーハの中心O1とサセプタの中心O2がずれていた。 Referring also to FIGS. 4 and 5A and 5B, using a transfer blade, a silicon wafer at normal temperature is carried into a chamber preheated to 700 ° C. (step S1), and a susceptor support shaft and an elevating shaft To raise the silicon wafer for 30 seconds with each lift pin as shown in FIG. 5A (step S2). Subsequently, by raising the susceptor support shaft, the silicon wafer was mounted on the susceptor as shown in FIG. 5 (B) (step S3). At this time, as shown in FIG. 7, the temperature of the back surface of the wafer rose to 900 ° C., but the temperature of the front surface was 700 ° C., not rising compared to the back surface. The center O 2 of the center O 1 and the susceptor of the silicon wafer is deviated as shown in FIG. 5 (B).
次に、チャンバ内の温度を加熱ランプにより昇温させることにより、シリコンウェーハのおもて面の温度を1100℃に昇温させた(ステップS4)。ここで、ウェーハの昇温は50秒で行った。その後、シリコンウェーハの裏面の温度が1100℃を超えたところで、1分保持する水素ベークを行って、シリコンウェーハの表面に形成された自然酸化膜を除去した。 Next, the temperature in the front surface of the silicon wafer was raised to 1100 ° C. by raising the temperature in the chamber with a heating lamp (step S4). Here, the wafer was heated for 50 seconds. Then, when the temperature of the back surface of the silicon wafer exceeded 1100 ° C., hydrogen baking was performed for 1 minute to remove the natural oxide film formed on the surface of the silicon wafer.
次に、ウェーハのおもて面と裏面の温度を既述の方法で測定し(ステップS5)、その差が5℃以下であるか否かを確認したところ(ステップS6)、2℃であったので、サセプタサポートシャフトを下降させることで、図6(A)に示すようにシリコンウェーハを各リフトピンで3秒間再び支持した(ステップS7)。ここで、ウェーハWの裏面と座ぐり部22の底面(おもて面中心部27の表面)との距離は2mmに設定した。その後、サセプタサポートシャフトを上昇させることで、図6(B)に示すようにサセプタにシリコンウェーハを再び載置した(ステップS8)。この時、図6(B)に示すようにシリコンウェーハの中心O1とサセプタの中心O2が一致していた。なお、再載置を行っている間、加熱ランプのモードを定格出力モード(コンスタントパワー)に設定することによって、図7に示すようにシリコンウェーハのおもて面と裏面の温度を1100℃に保った。 Next, the temperatures of the front surface and the back surface of the wafer were measured by the method described above (step S5), and it was confirmed whether the difference was 5 ° C. or less (step S6), and it was 2 ° C. Therefore, by lowering the susceptor support shaft, as shown in FIG. 6A, the silicon wafer was again supported by each lift pin for 3 seconds (step S7). Here, the distance between the back surface of the wafer W and the bottom surface (the surface of the front surface central portion 27) of the counterbore portion 22 was set to 2 mm. Thereafter, by raising the susceptor support shaft, the silicon wafer was placed again on the susceptor as shown in FIG. 6B (step S8). At this time, the center O 2 of the center O 1 and the susceptor of the silicon wafer is coincident as shown in FIG. 6 (B). By setting the mode of the heating lamp to the rated output mode (constant power) during the remounting, as shown in FIG. 7, the temperatures of the front and back surfaces of the silicon wafer are set to 1100 ° C. I kept it.
次に、図7に示すようにシリコンウェーハのおもて面と裏面の温度を1100℃に保って、トリクロロシランのソースガスをガス供給口からチャンバ内に供給し、シリコンウェーハ上に厚さ4μmのシリコンエピタキシャル層を成長させて、エピタキシャルシリコンウェーハを得た(ステップS9)。その後、既述の方法により、エピタキシャルシリコンウェーハをチャンバ外へ搬出した(ステップS10)。 Next, as shown in FIG. 7, the temperature of the front surface and the back surface of the silicon wafer is maintained at 1100 ° C., the source gas of trichlorosilane is supplied into the chamber from the gas supply port, and the thickness 4 μm on the silicon wafer. The epitaxial silicon layer was grown to obtain an epitaxial silicon wafer (step S9). Thereafter, the epitaxial silicon wafer was carried out of the chamber by the method described above (step S10).
(発明例2)
発明例1と同様のエピタキシャル成長装置を用いて、以下の手順に従ってエピタキシャルウェーハを25枚作製した。エピタキシャル層を成長させるウェーハとしては、直径:300mm、抵抗率:0.02Ω・cmのシリコンウェーハを用いた。
(Invention Example 2)
Twenty-five epitaxial wafers were manufactured according to the following procedure using the same epitaxial growth apparatus as in the invention example 1. As a wafer on which an epitaxial layer is grown, a silicon wafer having a diameter of 300 mm and a resistivity of 0.02 Ω · cm was used.
発明例1と同様に、ステップS1〜S3を行った。 Steps S1 to S3 were performed in the same manner as in the invention example 1.
次に、チャンバ内の温度を加熱ランプにより昇温させることにより、シリコンウェーハの表裏面の温度を昇温させた(ステップS4)。ここで、60秒昇温した時に、ウェーハのおもて面と裏面の温度を既述の方法で測定し(ステップS5)、その差が5℃以下であるか否かを確認した(ステップS6)。すると、温度差が3℃であったので、サセプタサポートシャフトを下降させることで、図6(A)に示すようにシリコンウェーハを各リフトピンで2秒間再び支持した(ステップS7)。ここで、ウェーハWの裏面と座ぐり部22の底面(おもて面中心部27の表面)との距離は2mmに設定した。その後、サセプタサポートシャフトを上昇させることで、図6(B)に示すようにサセプタにシリコンウェーハを再び載置した(ステップS8)。この時、図6(B)に示すようにシリコンウェーハの中心O1とサセプタの中心O2が一致していた。なお、再載置を行っている間、加熱ランプのモードを定格出力モード(コンスタントパワー)に設定することによって、シリコンウェーハのおもて面と裏面の温度を1100℃に保った。 Next, the temperature in the chamber was raised by a heating lamp to raise the temperature of the front and back surfaces of the silicon wafer (step S4). Here, when the temperature was raised for 60 seconds, the temperatures of the front and back surfaces of the wafer were measured by the method described above (step S5), and it was confirmed whether the difference was 5 ° C. or less (step S6) ). Then, since the temperature difference was 3 ° C., the silicon wafer was supported again by each lift pin for 2 seconds as shown in FIG. 6A by lowering the susceptor support shaft (step S7). Here, the distance between the back surface of the wafer W and the bottom surface (the surface of the front surface central portion 27) of the counterbore portion 22 was set to 2 mm. Thereafter, by raising the susceptor support shaft, the silicon wafer was placed again on the susceptor as shown in FIG. 6B (step S8). At this time, the center O 2 of the center O 1 and the susceptor of the silicon wafer is coincident as shown in FIG. 6 (B). The temperature of the front surface and the back surface of the silicon wafer was maintained at 1100 ° C. by setting the mode of the heating lamp to the rated output mode (constant power) during the remounting.
次に、シリコンウェーハの裏面の温度が1100℃を超えたところで、1分保持する水素ベークを行って、シリコンウェーハの表面に形成された自然酸化膜を除去した。 Next, when the temperature of the back surface of the silicon wafer exceeded 1100 ° C., hydrogen baking was performed for 1 minute to remove the natural oxide film formed on the surface of the silicon wafer.
次に、発明例1と同様の方法でステップS9及びステップS10を行った。 Next, step S9 and step S10 were performed in the same manner as in the invention example 1.
(比較例1)
比較例1では、図4に示すステップS5〜S8を行わなかった以外は、発明例1と同様の方法によって、エピタキシャルシリコンウェーハを25枚作製した。
(Comparative example 1)
In the comparative example 1, 25 epitaxial silicon wafers were produced by the method similar to the invention example 1 except not performing step S5-S8 shown in FIG.
(比較例2)
比較例2では、図4に示すステップS2にて、シリコンウェーハを各リフトピンで90秒支持することにより、弾性変形したシリコンウェーハの形状を元の形状に回復させた。ステップS3以降の工程は、比較例1と同様の方法によって、エピタキシャルシリコンウェーハを25枚作製した。
(Comparative example 2)
In Comparative Example 2, the shape of the elastically deformed silicon wafer was recovered to the original shape by supporting the silicon wafer with each lift pin for 90 seconds in step S2 shown in FIG. Twenty-five epitaxial silicon wafers were manufactured in the same manner as in Comparative Example 1 in the steps after Step S3.
(比較例3)
発明例1と同様のエピタキシャル成長装置を用いて、以下の手順に従ってエピタキシャルウェーハを25枚作製した。エピタキシャル層を成長させるウェーハとしては、直径:300mm、抵抗率:10Ω・cmのシリコンウェーハを用いた。
(Comparative example 3)
Twenty-five epitaxial wafers were manufactured according to the following procedure using the same epitaxial growth apparatus as in the invention example 1. As a wafer on which an epitaxial layer is grown, a silicon wafer having a diameter of 300 mm and a resistivity of 10 Ω · cm was used.
発明例1と同様に、ステップS1〜S3を行った。 Steps S1 to S3 were performed in the same manner as in the invention example 1.
次に、チャンバ内の温度を加熱ランプにより昇温させることにより、シリコンウェーハのおもて面の温度を700℃に昇温させた。ここで、ウェーハの昇温は20秒で行った。その後、サセプタサポートシャフトを下降させることで、シリコンウェーハを各リフトピンで再び支持して、その状態で1分間の水素ベークを行って、シリコンウェーハの表面に形成された自然酸化膜を除去した。その後、サセプタサポートシャフトを上昇させることで、サセプタにシリコンウェーハを再び載置した。なお、水素ベーク中のウェーハの表裏面の温度差を既述の方法で測定すると14℃であった。 Next, the temperature in the front surface of the silicon wafer was raised to 700 ° C. by raising the temperature in the chamber with a heating lamp. Here, the wafer was heated for 20 seconds. Thereafter, by lowering the susceptor support shaft, the silicon wafer was again supported by each lift pin, and hydrogen baking was performed for 1 minute in that state to remove the natural oxide film formed on the surface of the silicon wafer. Then, the silicon wafer was again mounted on the susceptor by raising the susceptor support shaft. In addition, it was 14 degreeC when the temperature difference of front and back of the wafer in hydrogen baking was measured by the method as stated above.
次に、発明例1と同様の方法でステップS9及びステップS10を行った。 Next, step S9 and step S10 were performed in the same manner as in the invention example 1.
(評価方法)
各発明例および比較例について、平坦性、スリップ転位、及びスループットを以下の方法によって評価した。
(Evaluation method)
The flatness, slip dislocation, and throughput of each invention example and comparative example were evaluated by the following methods.
<平坦性の評価>
各発明例および比較例で作製したエピタキシャルシリコンウェーハに対して、おもて面のESFQR range(Edge Site Front least sQuaresRange)とESFQR maxをWafer Sight2(KLA-Tencor社製)を用いて公知の方法で測定することによって、シリコンエピタキシャル層の平坦性を評価した。表1に、ESFQR rangeとESFQR maxの平均値をそれぞれ示す。なお、エッジ除外領域を2mmとして、ウェーハ全周を5度間隔で72分割し、セクター長を15mmとしたセクター内の領域を当該測定に供した。また、「ESFQR range」とは、1枚のウェーハにおける72セクターのうちの最大値と最小値の差であり、表1の「ESFQR rangeの平均値」はその差の25枚分の平均値である。また、「ESFQR max」とは、1枚のウェーハにおける72セクターのうちの最大値であり、表1の「ESFQR maxの平均値」は25枚分の平均値である。
<Evaluation of flatness>
With respect to the epitaxial silicon wafers manufactured in each of the invention examples and the comparative examples, ESFQR range (Edge Site Front least sQuaress Range) and ESFQR max of the front surface are known in a known method using Wafer Sight 2 (manufactured by KLA-Tencor). The flatness of the silicon epitaxial layer was evaluated by measuring. Table 1 shows the average values of ESFQR range and ESFQR max, respectively. The edge exclusion area was 2 mm, the entire circumference of the wafer was divided into 72 at intervals of 5 degrees, and the area in the sector with a sector length of 15 mm was subjected to the measurement. Also, “ESFQR range” is the difference between the maximum value and the minimum value of 72 sectors in one wafer, and “average value of ESFQR range” in Table 1 is the average value of 25 sheets of the difference. is there. Further, “ESFQR max” is the maximum value of 72 sectors in one wafer, and “average value of ESFQR max” in Table 1 is an average value for 25 sheets.
<スリップ転位の評価>
各発明例および比較例で作製したエピタキシャルシリコンウェーハに対して、SP2(DCNモード)(KLA-Tencor社製)を用いて、裏面のスリップラインの合計長さを測定することによって、スリップ転位を評価した。表1に25枚分の平均値を示す。
<Evaluation of slip dislocation>
For epitaxial silicon wafers produced in each of the invention examples and comparative examples, the slip dislocation is evaluated by measuring the total length of the slip line on the back surface using SP2 (DCN mode) (manufactured by KLA-Tencor). did. Table 1 shows the average value for 25 sheets.
<スループットの評価>
各発明例および比較例に対して、チャンバ内にシリコンウェーハを搬入してから、チャンバ外にエピタキシャルシリコンウェーハを搬出するまでに要した時間を測定し、25回分の平均時間を算出した。比較例1の平均時間を1.00としたときの相対値を表1に示す。
<Evaluation of throughput>
For each of the invention examples and the comparative examples, the time taken to carry the epitaxial silicon wafer out of the chamber after the silicon wafer was carried into the chamber was measured, and the average time for 25 times was calculated. Table 1 shows relative values when the average time of Comparative Example 1 is 1.00.
<損傷領域の評価>
発明例1,2および比較例1で作製したエピタキシャルシリコンウェーハについて、表面検査装置(KLA-Tencor社製:Surfscan SP-2)を用いて、DCOモード(Dark Field Composite Obliqueモード)で、ウェーハの裏面を観察し、直径が1μm以上のLPD(Light Point Defect)の個数を調べた。この測定結果によって、損傷領域における円形欠陥の発生状況を評価することができる。
<Evaluation of damage area>
About the epitaxial silicon wafer manufactured by the invention examples 1 and 2 and the comparative example 1, the back surface of the wafer is measured in the DCO mode (Dark Field Composite Oblique mode) using a surface inspection apparatus (manufactured by KLA-Tencor: Surfscan SP-2). Were observed, and the number of LPDs (Light Point Defects) having a diameter of 1 μm or more was examined. The measurement results make it possible to evaluate the occurrence of circular defects in the damaged area.
(評価結果の説明)
表1に示すように、発明例1,2は、比較例1に比べて、ESFQR maxおよびrangeの平均値がともに小さくなっており、平坦性に優れたエピタキシャル層を有するエピタキシャルウェーハが得られた。これは、ウェーハの再載置を行うことによって、ウェーハの中心がサセプタの中心と一致した状態でエピタキシャル成長を行うことができたことに起因する。また、発明例1,2は、比較例1に比べて、ウェーハを再載置する工程が増えたものの、スループットは比較例1と同程度であった。
(Explanation of evaluation results)
As shown in Table 1, in the invention examples 1 and 2, the average value of both ESFQR max and range was smaller than that of the comparative example 1, and an epitaxial wafer having an epitaxial layer excellent in flatness was obtained. . This is due to the fact that the epitaxial growth can be performed with the center of the wafer aligned with the center of the susceptor by performing the re-loading of the wafer. Moreover, although the process of re-loading a wafer increased compared with the comparative example 1 in the invention examples 1 and 2, the throughput was comparable with the comparative example 1. FIG.
また、比較例2では、各リフトピンでウェーハを長時間支持することによって、弾性変形したウェーハの形状を元の形状に回復させた後に、ウェーハをサセプタに載置したが、ESFQR maxおよびrangeの平均値は、いずれも発明例1,2に比べて劣っていた。また、比較例2では、各リフトピンでウェーハを長時間支持したため、スリップ転位が発生しており、スループットも悪化していた。 In addition, in Comparative Example 2, the wafer was mounted on the susceptor after the shape of the elastically deformed wafer was restored to the original shape by supporting the wafer for a long time by each lift pin, but the average of ESFQR max and range was obtained. Both values were inferior to invention examples 1 and 2. Further, in Comparative Example 2, since the wafer was supported for a long time by each lift pin, slip dislocation occurred and the throughput was also deteriorated.
また、比較例3では、再載置と水素ベークを同時に行い、その時のウェーハの表裏面の温度差が10℃を超えていたことに起因して、再載置の平坦度に対する効果が得られなかった。 In addition, in Comparative Example 3, the remounting and the hydrogen baking are simultaneously performed, and the effect on the flatness of the remounting is obtained because the temperature difference between the front and back of the wafer at that time exceeds 10 ° C. It was not.
さらに、発明例1,2では、ステップS2、S7、S10に起因して、ウェーハの中心からウェーハ半径の70%以上80%以下の環状領域に、3つの円形欠陥からなる損傷領域が周方向に沿って同心円状に3箇所存在していた。一方で、ステップS7を行わなかった比較例1では、2つの円形欠陥からなる損傷領域が周方向に沿って同心円状に3箇所存在していた。 Furthermore, in Inventive Examples 1 and 2, the damage area consisting of three circular defects is circumferentially formed in the annular area of 70% to 80% of the wafer radius from the center of the wafer due to steps S2, S7 and S10. There were three concentric circles along the line. On the other hand, in the comparative example 1 which did not perform step S7, the damage area | region which consists of two circular defects existed in three places concentrically along the circumferential direction.
本発明のエピタキシャルウェーハの製造方法によれば、平坦性に優れたエピタキシャル層を有するエピタキシャルウェーハを得ることができる。 According to the method for manufacturing an epitaxial wafer of the present invention, an epitaxial wafer having an epitaxial layer excellent in flatness can be obtained.
100 エピタキシャル成長装置
10 チャンバ
11 上部ドーム
12 下部ドーム
13 ドーム取付体
14 加熱ランプ
15 ガス供給口
16 ガス排出口
17 上側パイロメータ
18 下側パイロメータ
20 サセプタ
21 サセプタの貫通孔
22 座ぐり部
23 おもて面最外周部
24 第1の縦壁面
25 ウェーハ支持面
26 第2の縦壁面
27 おもて面中心部
30 サセプタサポートシャフト
31 主柱
32 アーム
33 支持ピン
34 アームの貫通孔
40 リフトピン
50 昇降シャフト
51 昇降シャフトの主柱
52 支柱
θ ウェーハ支持面とおもて面中心部とのなす角
O1 ウェーハの中心
O2 サセプタの中心
W ウェーハ
DESCRIPTION OF
Claims (7)
前記チャンバ内に搬入した前記ウェーハを前記リフトピンで支持した後に、引き続き前記サセプタサポートシャフトを上昇させることにより、前記ウェーハを前記サセプタに載置する第1工程と、
前記チャンバ内の温度を昇温させる第2工程と、
前記第1工程の後に、前記ウェーハのおもて面と裏面の温度を測定し、前記おもて面と前記裏面の温度差が10℃以下であるか否かを確認する第3工程と、
前記温度差が10℃以下になったとき、前記サセプタサポートシャフトを下降させることにより、前記リフトピンで前記ウェーハを再び支持した後に、引き続き前記サセプタサポートシャフトを上昇させることにより、前記ウェーハを前記サセプタに再び載置する第4工程と、
前記第4工程の後に、前記ウェーハ上にエピタキシャル層を成長させて、エピタキシャルウェーハを得る第5工程と、
を有することを特徴とするエピタキシャルウェーハの製造方法。 A chamber, a susceptor for mounting a wafer in the chamber, a main pillar supporting the susceptor from below and located coaxially with the center of the susceptor and radially from the main pillar below the peripheral portion of the susceptor A method of manufacturing an epitaxial wafer using an epitaxial growth apparatus, comprising: a susceptor support shaft having three or more arms extending; and three or more lift pins inserted into the through holes of the susceptor and the through holes of the arms. ,
A first step of mounting the wafer on the susceptor by supporting the wafer carried into the chamber with the lift pins and subsequently raising the susceptor support shaft;
A second step of raising the temperature in the chamber;
After the first step, measuring the temperature of the front surface and the back surface of the wafer to confirm whether the temperature difference between the front surface and the back surface is 10 ° C. or less;
When the temperature difference becomes 10 ° C. or less, the susceptor support shaft is lowered to support the wafer again with the lift pins, and subsequently the susceptor support shaft is raised to place the wafer on the susceptor. A fourth step of placing again,
After the fourth step, growing an epitaxial layer on the wafer to obtain an epitaxial wafer;
A method of manufacturing an epitaxial wafer comprising:
該おもて面は、前記座ぐり部の周囲に位置するおもて面最外周部と、該おもて面最外周部の内側に位置し、前記座ぐり部の一部を構成する傾斜面であって、前記ウェーハの裏面周縁部を線接触で支持するウェーハ支持面と、該ウェーハ支持面の内側に位置し、前記座ぐり部の底面を構成するおもて面中心部と、を含み、
前記ウェーハ支持面と前記おもて面中心部とのなす角が0.5°以上2.5°以下である、請求項1〜5のいずれか一項に記載のエピタキシャルウェーハの製造方法。 The susceptor is formed on the front surface thereof with a counterbore on which the wafer is placed;
The front surface is located inside the front surface outermost periphery located around the counterbore and the inner surface outer periphery of the front surface, and forms a part of the front facing surface. A wafer supporting surface which supports the rear surface peripheral portion of the wafer by line contact, and a front surface central portion located inside the wafer supporting surface and constituting the bottom surface of the counterbore portion Including
The method for manufacturing an epitaxial wafer according to any one of claims 1 to 5, wherein an angle between the wafer supporting surface and the center portion of the front surface is 0.5 ° or more and 2.5 ° or less.
前記エピタキシャルウェーハの裏面には、その中心からウェーハ半径の50%以上90%未満の環状領域に、3つの円形欠陥からなる損傷領域が周方向に沿って同心円状に3箇所以上存在するエピタキシャルウェーハ。 An epitaxial wafer having an epitaxial layer formed on the wafer, wherein
In the back surface of the epitaxial wafer, a damaged area consisting of three circular defects is concentrically present at three or more places in a circumferential direction in an annular area of 50% or more and less than 90% of the wafer radius from the center.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017252003A JP6844529B2 (en) | 2017-12-27 | 2017-12-27 | Epitaxial wafer manufacturing method and epitaxial wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017252003A JP6844529B2 (en) | 2017-12-27 | 2017-12-27 | Epitaxial wafer manufacturing method and epitaxial wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019117890A true JP2019117890A (en) | 2019-07-18 |
JP6844529B2 JP6844529B2 (en) | 2021-03-17 |
Family
ID=67304606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017252003A Active JP6844529B2 (en) | 2017-12-27 | 2017-12-27 | Epitaxial wafer manufacturing method and epitaxial wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6844529B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021111696A (en) * | 2020-01-10 | 2021-08-02 | 信越半導体株式会社 | Manufacturing method for epitaxial wafer, and epitaxial wafer |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0629224A (en) * | 1992-07-09 | 1994-02-04 | Toshiba Corp | Semiconductor manufacturing apparatus |
JPH10294287A (en) * | 1997-04-22 | 1998-11-04 | Hitachi Ltd | Semiconductor manufacturing apparatus and semiconductor wafer transfer method |
JP2009200074A (en) * | 2008-02-19 | 2009-09-03 | Sumco Corp | Method for manufacturing epitaxial wafer |
JP2013051290A (en) * | 2011-08-30 | 2013-03-14 | Sumco Corp | Susceptor, vapor phase growth device using susceptor, and manufacturing method of epitaxial wafer |
JP2014220427A (en) * | 2013-05-09 | 2014-11-20 | 信越半導体株式会社 | Wafer lifting device, method of manufacturing epitaxial wafer |
JP2017072403A (en) * | 2015-10-05 | 2017-04-13 | 株式会社Sumco | Epitaxial wafer backside inspection device and epitaxial wafer backside inspection method using the same |
JP2017195301A (en) * | 2016-04-21 | 2017-10-26 | 株式会社Sumco | Epitaxial growth system |
-
2017
- 2017-12-27 JP JP2017252003A patent/JP6844529B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0629224A (en) * | 1992-07-09 | 1994-02-04 | Toshiba Corp | Semiconductor manufacturing apparatus |
JPH10294287A (en) * | 1997-04-22 | 1998-11-04 | Hitachi Ltd | Semiconductor manufacturing apparatus and semiconductor wafer transfer method |
JP2009200074A (en) * | 2008-02-19 | 2009-09-03 | Sumco Corp | Method for manufacturing epitaxial wafer |
JP2013051290A (en) * | 2011-08-30 | 2013-03-14 | Sumco Corp | Susceptor, vapor phase growth device using susceptor, and manufacturing method of epitaxial wafer |
JP2014220427A (en) * | 2013-05-09 | 2014-11-20 | 信越半導体株式会社 | Wafer lifting device, method of manufacturing epitaxial wafer |
JP2017072403A (en) * | 2015-10-05 | 2017-04-13 | 株式会社Sumco | Epitaxial wafer backside inspection device and epitaxial wafer backside inspection method using the same |
JP2017195301A (en) * | 2016-04-21 | 2017-10-26 | 株式会社Sumco | Epitaxial growth system |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021111696A (en) * | 2020-01-10 | 2021-08-02 | 信越半導体株式会社 | Manufacturing method for epitaxial wafer, and epitaxial wafer |
CN114930500A (en) * | 2020-01-10 | 2022-08-19 | 信越半导体株式会社 | Epitaxial wafer manufacturing method and epitaxial wafer |
JP7247902B2 (en) | 2020-01-10 | 2023-03-29 | 信越半導体株式会社 | Epitaxial wafer manufacturing method |
EP4089720A4 (en) * | 2020-01-10 | 2024-01-17 | Shin-Etsu Handotai Co., Ltd. | Epitaxial wafer manufacturing method and epitaxial wafer |
Also Published As
Publication number | Publication date |
---|---|
JP6844529B2 (en) | 2021-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6288371B2 (en) | Susceptor, epitaxial growth apparatus, and epitaxial wafer | |
TWI796394B (en) | Hybrid lift pin | |
JP6424726B2 (en) | Susceptor and epitaxial growth apparatus | |
US6776849B2 (en) | Wafer holder with peripheral lift ring | |
JP4655935B2 (en) | Manufacturing method of silicon epitaxial wafer | |
KR100893909B1 (en) | A method of manufacturing a substrate holder | |
JP5191373B2 (en) | Epitaxial wafer manufacturing method and manufacturing apparatus | |
TW201305373A (en) | Methods and apparatus for deposition processes | |
JP6551335B2 (en) | Susceptor support shaft and epitaxial growth apparatus | |
JP5098873B2 (en) | Susceptor and vapor phase growth apparatus for vapor phase growth apparatus | |
WO2020137021A1 (en) | Vapor deposition device and method for manufacturing epitaxial silicon wafer | |
JP3594074B2 (en) | Silicon epitaxial wafer and manufacturing method thereof | |
JP2017195301A (en) | Epitaxial growth system | |
JP6428358B2 (en) | Epitaxial growth apparatus and susceptor support shaft | |
JP7135841B2 (en) | WAFER TRANSFER APPARATUS, VAPOGRAPHIC APPARATUS, WAFER TRANSFER METHOD, AND METHOD FOR MANUFACTURING Epitaxial SILICON WAFER | |
JP5704461B2 (en) | Single wafer epitaxial wafer manufacturing apparatus and epitaxial wafer manufacturing method using the same | |
JP2019117890A (en) | Manufacturing method of epitaxial wafer and epitaxial wafer | |
JP2018026503A (en) | Susceptor, epitaxial growth system, and manufacturing method of epitaxial wafer | |
JP7661877B2 (en) | Epitaxial wafer manufacturing method and epitaxial wafer manufacturing apparatus | |
JP6233712B2 (en) | Vapor growth apparatus and supporting structure of substrate to be processed | |
JP2002100667A (en) | Substrate support for heat treatment | |
JP2024088405A (en) | Semiconductor processing materials | |
JP2021141271A (en) | Manufacturing method of susceptor for manufacturing silicon epitaxial wafer and manufacturing method of silicon epitaxial wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6844529 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |