[go: up one dir, main page]

JP2019102772A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2019102772A
JP2019102772A JP2017236023A JP2017236023A JP2019102772A JP 2019102772 A JP2019102772 A JP 2019102772A JP 2017236023 A JP2017236023 A JP 2017236023A JP 2017236023 A JP2017236023 A JP 2017236023A JP 2019102772 A JP2019102772 A JP 2019102772A
Authority
JP
Japan
Prior art keywords
layer
lead frame
solder
semiconductor element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017236023A
Other languages
English (en)
Inventor
剛 西脇
Takeshi Nishiwaki
剛 西脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017236023A priority Critical patent/JP2019102772A/ja
Publication of JP2019102772A publication Critical patent/JP2019102772A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】半導体素子の電極とリードフレームとの間を接合する接合材に、ボイドが形成されることを抑制する。【解決手段】本明細書が開示する半導体装置の製造方法は、電極を有する半導体素子及びリードフレームを用意する工程と、電極とリードフレームとの間に接合材を配置する工程と、接合材を水素雰囲気下で溶融して電極とリードフレームとを接合する工程とを備える。この製造方法では、電極と、リードフレームの表面と、接合材とのうちの少なくとも一つに、Ti、Zr、Pd及びMgの少なくとも一つを配置又は添加する。【選択図】図4

Description

本明細書が開示する技術は、半導体装置の製造方法に関する。
特許文献1には、半導体装置が開示されている。この半導体装置では、電極を有する半導体素子とリードフレーム(ここでは絶縁基板)とが接合材を介して接合されている。
特開2009−70923号公報
通常、上記した半導体装置の製造工程では、電極を有する半導体素子とリードフレームとの間に、例えばシート状の接合材(典型的にははんだ)を配置し、その接合材を溶融するリフロー工程を実施する。これにより、半導体素子の電極とリードフレームとを互いに接合する。しかしながら、このような製造方法では、リフロー工程での加熱時に生じる半導体素子等の反り返りにより、半導体素子の電極とリードフレームとの間に雰囲気ガスが取り込まれてしまうことがある。半導体素子の電極とリードフレームとの間に取り込まれたガスは、リフロー工程後も接合材の内部に残存し、半導体素子の電極とリードフレームとの間にボイドを形成してしまう。なお、リフロー工程は、減圧された水素雰囲気下でよく行われ、この場合は、接合材の内部に水素が取り込まれることで、ボイドが形成されてしまう。上記課題を鑑み、本明細書は、半導体素子の電極とリードフレームとの間を接合する接合材に、ボイドが形成されることを抑制する技術を提供する。
本明細書が開示する半導体装置の製造方法は、電極を有する半導体素子及びリードフレームを用意する工程と、電極とリードフレームとの間に接合材を配置する工程と、接合材を水素雰囲気下で溶融して電極とリードフレームとを接合する工程とを備える。この製造方法では、電極と、リードフレームの表面と、接合材とのうちの少なくとも一つに、Ti、Zr、Pd及びMgの少なくとも一つを配置又は添加する。
上記の半導体装置の製造方法では、半導体素子の電極と、リードフレームの表面と、接合材とのうちの少なくとも一つに、Ti(チタン)、Zr(ジルコニウム)、Pd(パラジウム)及びMg(マグネシウム)の少なくとも一つを配置又は添加する。これらTi、Zr、Pd、及びMgは、水素の吸蔵能力が優れている。そのため、仮に溶融した接合材の内部に水素ガスが取り込まれても、溶融した接合材又はそれに隣接する位置に配置又は添加されたTi、Zr、Pd、及びMgによって、取り込まれた水素ガスは吸蔵されていく。結果として、半導体素子の電極とリードフレームとの間を接合する接合材にボイドが形成されることが抑制される。
半導体装置10の内部構造を示す断面図である。 半導体素子12の下面電極18とリードフレーム2との間にはんだ28を配置する態様を示す。 半導体素子12の下面電極18とリードフレーム2とをはんだ層28を介して接合する態様を示す。 半導体装置10において、Ti、Zr、Pd、及びMgを配置又は添加する実施例1の構成を模式図で示す。 半導体装置10において、Ti、Zr、Pd、及びMgを配置又は添加する実施例2の構成を模式図で示す。 半導体装置10において、Ti、Zr、Pd、及びMgを配置又は添加する実施例3の構成を模式図で示す。 半導体装置10において、Ti、Zr、Pd、及びMgを配置又は添加する実施例4の構成を模式図で示す。 半導体装置10において、Ti、Zr、Pd、及びMgを配置又は添加する実施例5の構成を模式図で示す。
(実施例1)図面を参照して、実施例の半導体装置10とその製造方法について説明する。図1に示すように、半導体装置10は、半導体素子12、導体スペーサ20、下側放熱板22、上側放熱板24及びモールド樹脂26を備える。半導体素子12は、パワー半導体素子である。ここでいうパワー半導体素子には、特に限定されないが、例えばダイオード素子、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)素子、IGBT(Insulated Gate Bipolar Transistor)素子又はその他の種類の半導体素子が含まれる。また、半導体素子12に用いられる半導体材料についても特に限定されず、例えばSi(シリコン)、SiC(炭化シリコン)、又は、GaN(窒化ガリウム)といった窒化物半導体であってよい。半導体素子12は、半導体基板14と、上面電極16と、下面電極18とを備える。上面電極16は、半導体基板14の上面14aに位置しており、下面電極18は、半導体基板14の下面14bに位置している。上面電極16及び下面電極18を構成する材料には、特には限定されないが、例えばニッケル又はその他の金属を採用することができる。半導体素子12は、モールド樹脂26内に封止されている。モールド樹脂26は、例えばエポキシ樹脂といった熱硬化性の樹脂で構成されている。
導体スペーサ20は、例えば銅又はその他の金属といった導電性を有する材料を用いて構成されることができる。導体スペーサ20は、概して板形状あるいはブロック形状の部材であり、上面20aと、上面20aとは反対側に位置する下面20bとを有する。導体スペーサ20の下面20bは、半導体素子12の上面電極16に、接合層(例えば、はんだ層30)を介して接合されている。導体スペーサ20の上面20aは、後述する上側放熱板24の下面24bに、接合層(例えば、はんだ層32)を介して接合されている。これにより、導体スペーサ20は半導体素子12と電気的に接続されている。導体スペーサ20は、必ずしも必要とされないが、信号端子(不図示)を半導体素子12に接続する際のスペースを確保する。
下側放熱板22及び上側放熱板24は、例えば銅又はその他の金属といった、導電性を有する材料を用いて構成されることができる。下側放熱板22は、例えば、概して板形状あるいは直方体形状の部材であり、上面22aとその上面22aの反対側に位置する下面22bとを有する。下側放熱板22の上面22aは、半導体素子12の下面電極18に接合層(例えば、はんだ層28)を介して接続されている。これにより、下側放熱板22は半導体素子12と電気的に接続されている。本実施例において、一例ではあるが、下側放熱板22の下面22bは、モールド樹脂26の外部に露出している。また、下側放熱板22は、本技術におけるリードフレームに含まれる部材の一例である。
上側放熱板24は、例えば、概して板形状あるいは直方体形状の部材であり、上面24aとその上面24aの反対側に位置する下面24bとを有する。前述したように、上側放熱板24の下面24bは、導体スペーサ20の上面20aに接合層(例えば、はんだ層32)を介して接続されている。これにより、上側放熱板24は、導体スペーサ20と電気的に接続され、導体スペーサ20を介して半導体素子12と電気的に接続されている。本実施例においては、一例ではあるが、上側放熱板24の上面24aは、モールド樹脂26の外部に露出している。下側放熱板22及び上側放熱板24は、半導体素子12と熱的にも接続されており、半導体素子12で発生した熱を外部に放出する放熱板としても機能する。即ち、本実施例の半導体装置10はモールド樹脂26の両面に放熱板がそれぞれ露出する両面冷却構造を有する。但し、半導体装置10は両面冷却構造に限定されず、例えば、下側放熱板22の下面22b、又は、上側放熱板24の上面24aのいずれか一方の面が、モールド樹脂26の外部に露出している片面冷却構造を有していてもよい。
図2、3を参照して、半導体装置10の製造方法について説明する。但し、ここでは特に、半導体素子12とリードフレーム2とを積層する工程について説明する。他の構成要素を形成する工程については、公知である各種の手法を適宜用いて形成することができ、ここでは説明を省略する。先ず、半導体素子12と下側放熱板22を有するリードフレーム2を用意する。次いで、図2に示すように、半導体素子12の下面電極18とリードフレーム2の上面2aとの間に、はんだ28を配置する。ここでいうはんだ28は、接合材の一例であり、例えばシート形状のものを採用することができる。このはんだ28は、前述したはんだ層28を構成することから、ここでは同じ符号を付して説明する。なお、本実施例におけるはんだ28は、Sn(錫)を主成分とし、Cu(銅)等が添加されたものであってよい。また、リードフレーム2の表面には、Ni(ニッケル)層48が形成されていてもよい(図4−図8参照)。
次いで、図3に示すように、リフロー工程を実施する。はんだ28を例えばリフロー炉などで溶融し、半導体素子12の下面電極18とリードフレーム2とを互いに接合する。このリフロー工程は、減圧された水素雰囲気下で実施される。このリフロー工程では、加熱時に生じる半導体素子12等の反り返りにより、半導体素子12の下面電極18とリードフレーム2との間に、雰囲気ガス(ここでは水素ガス)が取り込まれてしまうことがある。半導体素子12の下面電極18とリードフレーム2との間に取り込まれたガスは、リフロー工程後もはんだ層28の内部に残存し、半導体素子12の下面電極18とリードフレーム2との間にボイドXを形成してしまう。
上記課題を解決するために、本実施例の製造工程では、半導体素子12の下面電極18に、Ti、Zr、Pd及びMgの少なくとも一つが添加されている。これらTi、Zr、Pd及びMgは、水素の吸蔵能力が優れている。そのため、仮に溶融したはんだ28の内部に水素ガスが取り込まれても、溶融したはんだ28に隣接する位置に添加されたTi、Zr、Pd、及びMgによって、取り込まれた水素ガスは吸蔵されていく。結果として、半導体素子12の下面電極18とリードフレーム2との間を接合するはんだ28に、ボイドXが形成されることが抑制される。以下では、説明の便宜上、Ti、Zr、Pd及びMgを、水素吸蔵材Mと総称する。
半導体素子12の下面電極18に、水素吸蔵材Mを添加する方法は特に限定されない。図4に示すように、本実施例における下面電極18は、Al(アルミニウム)系金属層40(例えば、Al−Si(アルミニウム−シリコン)層)、Ti層42、Ni層44及びAu(金)層46を有しており、Ni層44に水素吸蔵材Mが添加されている。Ni層44に水素吸蔵材Mを添加するためには、例えば、Ni層44を形成する際に、Niと水素吸蔵材Mとを用いた共スパッタ法を採用することが考えられる。Ni層44の厚み寸法は、例えば約1マイクロメートルであってよい。ここで、Ni層44は、それを保護するAu層46によって覆われているが、リフロー工程における加熱時において、Au層46はNi層44又ははんだ28中に拡散される。そのため、Ni層44は、溶融したはんだ28層と直接的に接触する。これにより、リフロー工程において溶融したはんだ28の内部に水素ガスが取り込まれても、溶融したはんだ28に隣接するNi層44に添加された水素吸蔵材Mによって、取り込まれた水素ガスは吸蔵されていく。
水素吸蔵材Mを添加又は配置する位置は、様々に変更可能である。以下では、図5−8を参照して、他の実施例2−5について説明する。なお、図4−8において、水素吸蔵材Mを含む構成要素には、斜線が付されている。
(実施例2)図5に示すように、本実施例では、下面電極18のNi層44とAu層46との間に、水素吸蔵材Mで形成された水素吸蔵層45が配置されており、この点において実施例1とは異なる。この水素吸蔵層45は、Al系金属層40、Ti層42及びNi層44の順に、例えばスパッタリングなどによって積層した後、同様にスパッタリングなどによって形成されてよい。次いで、Au層46も同様に形成される。前述したように、Au層46は、リフロー工程中にNi層44又ははんだ28中に拡散されるので、水素吸蔵層45は溶融したはんだ28と直接的に接触する。これにより、リフロー工程において溶融したはんだ28の内部に水素ガスが取り込まれても、溶融したはんだ28に隣接する位置に配置された水素吸蔵層45によって、取り込まれた水素ガスは吸蔵されていく。結果として、半導体素子12の下面電極18とリードフレーム2との間を接合するはんだ28に、ボイドXが形成されることが抑制される。また、本実施例では、実施例1と比較して、水素吸蔵材Mがよりはんだ28に近接して配置されるとともに、Ni層44の厚み寸法にかかわらず、水素吸蔵層45の厚み寸法を自由に設計することができる。従って、はんだ28内部の水素ガスと水素吸蔵材Mとの接触密度を高くすることができ、より効果的に水素ガスを吸蔵することができる。
(実施例3)図6に示すように、本実施例では、はんだ28に水素吸蔵材Mが添加されており、この点において、実施例1、2とは異なる。はんだ28に水素吸蔵材Mを添加するために、例えば鋳造等によってはんだ28のシート材を製造するときに、水素吸蔵材Mを添加すればよい。これにより、リフロー工程において溶融したはんだ28の内部に水素ガスが取り込まれても、溶融したはんだ28に添加された水素吸蔵材Mによって、取り込まれた水素ガスは吸蔵されていく。結果として、半導体素子12の下面電極18とリードフレーム2との間を接合するはんだ28に、ボイドXが形成されることが抑制される。また、実施例1におけるNi層44の厚み寸法が約1マイクロメートルであるのに対して、はんだ28の厚み寸法は約150マイクロメートルであって十分に大きい。そのため、水素吸蔵材Mが水素ガスを吸蔵し得る確率を高めることができる。さらに、水素吸蔵材Mをはんだ28の内部に添加しているため、はんだ28の内部に取り込まれた水素全てを効果的に吸蔵することが可能になる。
(実施例4)図7に示すように、本実施例では、実施例3と同様に、はんだ28の内部に水素吸蔵材Mが添加されている。しかしながら、本実施例では、水素吸蔵材Mが粒子形状で添加されおり、この点において実施例3とは異なっている。水素吸蔵材Mの粒子径は、数百ナノメートルから数十マイクロメートル程度であってもよい。このような構成においてもリフロー工程において溶融したはんだ28の内部に水素ガスが取り込まれたときに、溶融したはんだ28の内部に添加された水素吸蔵材Mによって、取り込まれた水素ガスは吸蔵されていく。結果として、半導体素子12の下面電極18とリードフレーム2との間を接合するはんだ28に、ボイドXが形成されることが抑制される。実施例3では、合金として水素吸蔵材Mをはんだ28に添加している。このような場合、はんだ28の結晶の微細化や添加物の析出を生じさせるおそれがあり、その結果、はんだ28の機械的強度が無用に高くなるおそれがある。それに対して、本実施例のように粒子形状の水素吸蔵材Mをはんだ28に添加することで、水素吸蔵の効果を得るとともに、はんだ28の機械的強度が無用に高くなることを抑制することができる。
(実施例5)図8に示すように、本実施例では、リードフレーム2の表面(Ni層48の上面)に、水素吸蔵材Mで形成された水素吸蔵層47が配置されており、この点において他の実施例とは異なる。水素吸蔵層47は、Ni層48と同様に、例えばスパッタリング等で形成することができる。このような構成においても、リフロー工程において溶融したはんだ28の内部に水素ガスが取り込まれたときに、溶融したはんだ28に隣接する位置に配置された水素吸蔵層47によって、取り込まれた水素ガスは吸蔵されていく。結果として、半導体素子12の下面電極18とリードフレーム2との間を接合するはんだ28にボイドXが形成されることが抑制される。特に、はんだ28の内部に取り込まれた水素は、はんだ濡れ性の違いにより、半導体素子12側よりもリードフレーム2側に凝集しやすい。このため、本実施例のように、リードフレーム2上に水素吸蔵層47を配置することで、取り込まれた水素を効果的に吸蔵することが可能になる。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
2:リードフレーム
10:半導体装置
12:半導体素子
14:半導体基板
16:上面電極
18:下面電極
20:導体スペーサ
22:下側放熱板
24:上側放熱板
26:モールド樹脂
28、30、32:はんだ(層)
40:Al系金属層
42:Ti層
44:Ni層
45、47:水素吸蔵層
46:Au層
48:Ni層
M:水素吸蔵材
X:ボイド

Claims (1)

  1. 電極を有する半導体素子及びリードフレームを用意する工程と、
    前記電極と前記リードフレームとの間に接合材を配置する工程と、
    前記接合材を水素雰囲気下で溶融して前記電極と前記リードフレームとを接合する工程と、
    を備え、
    前記電極と、前記リードフレームの表面と、前記接合材とのうちの少なくとも一つに、Ti、Zr、Pd及びMgの少なくとも一つを配置又は添加する、
    半導体装置の製造方法。
JP2017236023A 2017-12-08 2017-12-08 半導体装置の製造方法 Pending JP2019102772A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017236023A JP2019102772A (ja) 2017-12-08 2017-12-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017236023A JP2019102772A (ja) 2017-12-08 2017-12-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2019102772A true JP2019102772A (ja) 2019-06-24

Family

ID=66974124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017236023A Pending JP2019102772A (ja) 2017-12-08 2017-12-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2019102772A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236686A (ja) * 1995-02-25 1996-09-13 Kobe Steel Ltd ベアボンド用銅合金リードフレーム
JPH10118783A (ja) * 1996-10-17 1998-05-12 Matsushita Electric Ind Co Ltd 半田材料及びそれを用いた電子部品
JP2006108604A (ja) * 2004-09-08 2006-04-20 Denso Corp 半導体装置およびその製造方法
JP2011023631A (ja) * 2009-07-17 2011-02-03 Panasonic Corp 接合構造体
JP2013115282A (ja) * 2011-11-30 2013-06-10 Hitachi Ltd 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236686A (ja) * 1995-02-25 1996-09-13 Kobe Steel Ltd ベアボンド用銅合金リードフレーム
JPH10118783A (ja) * 1996-10-17 1998-05-12 Matsushita Electric Ind Co Ltd 半田材料及びそれを用いた電子部品
JP2006108604A (ja) * 2004-09-08 2006-04-20 Denso Corp 半導体装置およびその製造方法
JP2011023631A (ja) * 2009-07-17 2011-02-03 Panasonic Corp 接合構造体
JP2013115282A (ja) * 2011-11-30 2013-06-10 Hitachi Ltd 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
CN102593081B (zh) 包括散热器的半导体器件
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN109314063B (zh) 电力用半导体装置
CN102810487B (zh) 将金属陶瓷基底与金属体接合的方法
JP5957862B2 (ja) パワーモジュール用基板
KR20170044105A (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
TW201240031A (en) Microelectronic packages with enhanced heat dissipation and methods of manufacturing
JP4610414B2 (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
WO2012026418A1 (ja) 半導体装置
WO2011040313A1 (ja) 半導体モジュールおよびその製造方法
JP2001284525A (ja) 半導体チップおよび半導体装置
KR20170046649A (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
CN106488663B (zh) 使用间距保持器将第一焊接件焊接在第二焊接件上的方法
JP2019021864A (ja) パワーモジュール
JPWO2009119438A1 (ja) 絶縁基板およびその製造方法
CN100385652C (zh) 半导体装置
US10643917B2 (en) Magnetic phase change material for heat dissipation
US20230075200A1 (en) Power module and method for manufacturing same
JP6259625B2 (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
CN111433910A (zh) 半导体装置以及半导体装置的制造方法
JP2019102772A (ja) 半導体装置の製造方法
JP4459031B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2019110280A (ja) 半導体装置の製造方法
JP2006013420A (ja) 電子部品収納用パッケージおよび電子装置
JP2015123485A (ja) 接合方法および電力用半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221220