[go: up one dir, main page]

JP2019080063A - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法 Download PDF

Info

Publication number
JP2019080063A
JP2019080063A JP2018200140A JP2018200140A JP2019080063A JP 2019080063 A JP2019080063 A JP 2019080063A JP 2018200140 A JP2018200140 A JP 2018200140A JP 2018200140 A JP2018200140 A JP 2018200140A JP 2019080063 A JP2019080063 A JP 2019080063A
Authority
JP
Japan
Prior art keywords
electronic device
thin film
electrical connection
connection pad
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018200140A
Other languages
English (en)
Inventor
晉棠 李
jin tang Li
晉棠 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GIO Optoelectronics Corp
Original Assignee
GIO Optoelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GIO Optoelectronics Corp filed Critical GIO Optoelectronics Corp
Publication of JP2019080063A publication Critical patent/JP2019080063A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】電子素子が電気接続パッドの設置により回路基板上の薄膜導電回路に電気的に接続可能となる電子装置及びその製造方法を提供する。【解決手段】本発明に係る電子装置の製造方法は、以下の工程を含む。即ち、薄膜プロセスにより基材上に少なくとも１つの薄膜導電回路が形成される工程Ｓ０１と、プリントプロセスにより基材上に少なくとも１つの電気接続パッドが形成され、電気接続パッドが薄膜導電回路に電気的に接続される工程Ｓ０２と、基材上に少なくとも１つの電子素子が設置され、電子素子が電気接続パッドを介して薄膜導電回路に電気的に接続される工程Ｓ０３とを含む。本発明に係る電子装置は低コストであり、且つ素子の設置密度が高く、電気接続パッドの設置により電子装置の良品率及び信頼性が高まる。【選択図】図１

Description

本発明は、電子装置に関し、更に詳しくは、電子装置及びその製造方法に関する。
従来の半導体電子装置（例えば、ＬＥＤ表示器）は製造過程において、電子素子と回路基板を接続させる場合、回路基板上の導電回路に一定の厚さが必要である（一般的には３μｍ以上の厚さが必要とされる）。
しかしながら、一般的な半導体薄膜プロセスにおける導電回路の厚さは薄く（一般的には３ナノメートル未満である）、このため、薄膜プロセスによる導電回路と電子素子を直接に電気的に接続させることができない。
そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善し得る本発明の提案に到った。
本発明は、以上の従来技術の課題を解決する為になされたものである。即ち、本発明の目的は、電気接続パッドが設置されることにより、電子素子が回路基板上の薄膜導電回路に電気的に接続可能となる電子装置及びその製造方法を提供することにある。
上述した課題を解決し、目的を達成するために、本発明に係る電子装置は、回路基板及び少なくとも１つの電子素子を備える。回路基板は基材と、少なくとも１つの薄膜導電回路と、少なくとも１つの電気接続パッドとを含み、基材上には薄膜導電回路が設置される。基材上に電気接続パッドが設置されると共に薄膜導電回路に電気的に接続される。電子素子は共晶接合により電気接続パッドに電気的に接合され、且つ電気接続パッドを介して薄膜導電回路に電気的に接続される。
また、本発明の別の態様は、電子装置である。この電子装置は、回路基板及び少なくとも１つの電子素子を備える。回路基板は可撓性基材と、少なくとも１つの薄膜導電回路と、少なくとも１つの電気接続パッドとを含む。可撓性基材上には薄膜導電回路が設置される。可撓性基材上に電気接続パッドが設置されると共に薄膜導電回路に電気的に接続される。電子素子は電気接続パッドに設置され、且つ電気接続パッドを介して薄膜導電回路に電気的に接続される。
一実施形態において、基材は可撓性基材または硬質基材である。
一実施形態において、可撓性基材として有機高分子材料を含み、有機高分子材料のガラス転移温度は摂氏２５０度乃至摂氏６００度の範囲である。
一実施形態において、少なくとも一部の薄膜導電回路の幅は１乃至１０ナノメートルの範囲である。
一実施形態において、薄膜導電回路の厚さは３ナノメートルより薄い。
一実施形態において、電気接続パッドの厚さは３乃至２０ナノメートルの範囲である。
一実施形態において、電気接続パッドの材料として銅粉及び高分子材料を含む。
一実施形態において、電気接続パッドの空隙率は５％以上且つ４０％以下である。
一実施形態において、電子装置は、少なくとも一部の薄膜導電回路を被覆させる絶縁層を更に備える。
一実施形態において、電気接続パッドは本体及び延伸部を有し、電子素子は本体に接続され、延伸部及び薄膜導電回路が接続される。
一実施形態において、本体及び延伸部の幅または厚さは異なる。
一実施形態において、延伸部の少なくとも一部が薄膜導電回路を被覆させる。
一実施形態において、電子素子は表面実装素子、集積回路、または制御回路基板である。
一実施形態において、電子装置は基材上に設置される導電性材料を更に備える。電子素子の電極は導電性材料及び電気接続パッドを介して薄膜導電回路に電気的に接続される。
なお、本発明のさらなる他の態様は、電子装置の製造方法である。この電子装置の製造方法は、薄膜プロセスにより基材上に少なくとも１つの薄膜導電回路が形成される工程と、プリントプロセスにより基材上に少なくとも１つの電気接続パッドが形成され、電気接続パッドが薄膜導電回路に電気的に接続される工程と、基材上に少なくとも１つの電子素子が設置され、電子素子が電気接続パッドを介して薄膜導電回路に電気的に接続される工程とを含む。
一実施形態において、製造方法は、剛性キャリアプレート上に基材が形成される工程を更に含む。
一実施形態において、製造方法は、基材上に絶縁層が形成される工程を更に含む。絶縁層は少なくとも一部の薄膜導電回路を被覆させる。
一実施形態において、プリントプロセスは非真空プリントプロセスである。
一実施形態において、製造方法は、プリントプロセスが複数回実行され、少なくとも１つの電気接続パッドの幅または厚さを増す工程を更に含む。
上述したように、本発明に係る電子装置及びその製造方法において、薄膜プロセスにより基材上に少なくとも１つの薄膜導電回路が形成され、プリントプロセスにより基材上に少なくとも１つの電気接続パッドが形成され、電気接続パッドと薄膜導電回路が電気的に接続される。その後、基材上に少なくとも１つの電子素子が設置され、電子素子が電気接続パッドを介して薄膜導電回路に電気的に接続される。これにより、本発明は薄膜プロセス及びプリントプロセスを経て基材上に薄膜導電回路及び電気接続パッドがそれぞれ製造され、且つ電子素子が電気接続パッドを介して薄膜導電回路に電気的に接続される。よって、多くの精細な回路が製造可能となり、電子装置の材料コストが低下し、素子の設置密度が高まるほか、電子装置の良品率及び信頼性も高まる。
本発明の好ましい実施形態に係る電子装置の製造方法のプロセスを示す概略図である。 本発明の一実施形態に係る電子装置の製造工程を示す概略図である。 本発明の一実施形態に係る電子装置の製造工程を示す概略図である。 本発明の一実施形態に係る電子装置の製造工程を示す概略図である。 本発明の一実施形態に係る電子装置の製造工程を示す概略図である。 本発明の一実施形態に係る電子装置の製造工程を示す概略図である。 本発明の一実施形態に係る電子装置の製造工程を示す概略図である。 本発明の異なる実施形態の電子装置を示す異なる概略図である。 本発明の異なる実施形態の電子装置を示す異なる概略図である。 本発明の異なる実施形態の電子装置を示す異なる概略図である。 本発明の異なる実施形態の電子装置を示す異なる概略図である。 本発明の異なる実施形態の電子装置を示す異なる概略図である。 本発明の異なる実施形態の電子装置を示す異なる概略図である。 本発明の異なる実施形態の電子装置を示す異なる概略図である。
以下に、本発明の好ましい実施形態に係る電子装置及びその製造方法を図面に基づいて詳細に説明し、同一の構成要素は同一符号を付して説明する。なお、各実施形態に示す図面は例示であり、実際の寸法及び比例を表すものではない。
電子装置は例えば発光ダイオード（LED）表示器、マイクロ発光ダイオード表示器（Micro-LED Display）、感知装置（例えば、指紋センサー、指紋リーダー、Ｘ線センサー）、半導体装置、または照明装置等であり、本発明には特段の制限はない。
図１は本発明の好ましい実施形態に係る電子装置の製造方法のプロセスを示す概略図である。図１に示されるように、電子装置の製造方法は以下の工程を含む。薄膜プロセスにより基材上に少なくとも１つの薄膜導電回路が形成される（工程Ｓ０１）。プリントプロセスにより基材上に少なくとも１つの電気接続パッドが形成され、電気接続パッドが薄膜導電回路に電気的に接続される（工程Ｓ０２）。及び、基材上に少なくとも１つの電子素子が設置され、電子素子が電気接続パッドを介して薄膜導電回路に電気的に接続される（工程Ｓ０３）。
上述したように、基材１１は硬質基材または可撓性基材である。幾つかの実施形態において、基材が可撓性基材である場合、後続の薄膜プロセス及びプリントプロセスにより可撓性基材上に素子をスムーズに形成させるためには、工程Ｓ０１の前に、先ず（可撓性）基材を剛性キャリアプレート上に形成させ、且つ工程Ｓ０３の後に前記剛性キャリアプレートを取り除く必要がある。但し、基材が硬質基材である場合、この２つの工程は不要である。
以下、図１及び図２Ａ〜図２Ｅを参照しながら、上述の工程をさらに詳しく説明する。図２Ａ乃至図２Ｅは本発明の一実施形態に係る電子装置１の製造工程をそれぞれ示す概略図である。基材１１が硬質基材である場合、ガラス、金属、または樹脂基材、或いは複合基材であってもよい。基材１１が可撓性基材である場合、可撓性を有し、且つ有機高分子材料を含み、有機高分子材料のガラス転移温度（Glass Transition Temperature、Tg）は例えば摂氏２５０度乃至摂氏６００度の間の範囲である。好ましい温度範囲は例えば摂氏３００度乃至摂氏５００度の間の範囲である。このような高いガラス転移温度によって、後続のプロセスで可撓性基材に薄膜プロセスが実行されることができる。ここでは、有機高分子材料は熱可塑性材料であってもよい。例えば、ポリイミド（PI）、ポリエチレン（Polyethylene、PE）、ポリ塩化ビニル（Polyvinylchloride、PVC）、ポリスチレン（PS）、アクリル（プロピレン、acrylic）、フッ素ポリマー（Fluoropolymer）、ポリエステル（polyester）、またはナイロン（nylon）である。
本実施形態では、基材１１は可撓性基材であり、且つ材料としてポリイミド（PI）を例にする。従って、図２Ａに示されるように、先ず可撓性基材（基材１１）が剛性キャリアプレート９上に形成される必要がある。剛性キャリアプレート９は透光性または非透光性材料で製造されることができる。制限はないが、例えばガラス板、セラミック板、金属板、或いは石英板であり、本実施形態に係る剛性キャリアプレート９としてはガラスを例にする。基材（可撓性基材）１１は例えば接着または塗布方式で設置され、且つ硬化（熱硬化または光硬化）された後に剛性キャリアプレート９上に形成される。接着方式により可撓性基材が剛性キャリアプレート９上に形成される場合、先ず剛性キャリアプレート９上に粘着層（図示省略）が塗布された後、粘着層上に可撓性基材が貼着されて積層され、硬化された後に形成される。粘着層の材料についての制限はないが、例えばエポキシ樹脂接着剤またはシランカップリング剤（Silane coupling agent、SCA）である。また、塗布方式で可撓性基材が設置される場合、有機高分子材料が剛性キャリアプレート９上に直接塗布され、硬化された後に剛性キャリアプレート９上に可撓性基材（基材１１）が直接形成される。
続いて、工程Ｓ０１が実行され、図２Ｂに示されるように、薄膜プロセスにより基材１１上に少なくとも１つの薄膜導電回路１２が形成される。ここでは、薄膜プロセスは半導体プロセスであってもよいと共に、低温ポリシリコン（LTPS）プロセス、アモルファスシリコン（a-Si）プロセス、または金属酸化物（例えば、IGZO）半導体プロセス等を含む。薄膜導電回路１２の材料としては例えば、アルミニウム、銅、銀、モリブデン、チタン等の金属またはそれらの合金で構成される単層或いは多層構造が使用されることができる。本実施形態では、先ず薄膜プロセスにより導電層が形成された後、露光、現像、及びエッチング方式により少なくとも１つの薄膜導電回路１２が形成される。少なくとも一部の薄膜導電回路１２の幅は１乃至１０ナノメートルの範囲であり、且つその厚さが３ナノメートルより薄いため、薄膜導電回路１２上の素子の設置密度が高まる。ある実施形態では、一部の薄膜導電回路１２の幅は１乃至４００ナノメートルの範囲である。可撓性基板（例えば、PI）上に２０ｍＡの電流が流される例では、薄膜導電回路１２の厚さが３μｍである場合、１２０μｍの幅が必要である。薄膜導電回路１２の厚さが１μｍである場合、その幅を３６０μｍ前後まで増やさねば２０ｍＡの電流に耐えられない。本実施形態では、基材１１上に分離される２つの薄膜導電回路１２が形成される例を示す。いくつかの実施形態では、設計の必要に応じて基材１１上により多くの薄膜導電回路１２が形成され、後続の複数の電気接続パッド及び複数の電子素子の設置が可能となる。
続いて、工程Ｓ０２が実行され、図２Ｃに示されるように、プリントプロセスにより基材１１上に少なくとも１つの電気接続パッド１４が設けられ、電気接続パッド１４が薄膜導電回路１２に電気的に接続される。ここでは、２つの薄膜導電回路１２上にプリントプロセスにより電気接続パッド１４がそれぞれ形成され、電気接続パッド１４が薄膜導電回路１２に電気的に接続され、後続の電子素子の設置時に十分な粘着強度が得られる。これにより、材料コストが低下する。プリントプロセスは真空プリントプロセスまたは非真空プリントプロセスであってもよい。ここでは、非真空プリントプロセスを例とする。電気接続パッド１４の材料として例えば銅粉及び高分子材料を含むことができる。ここでは、銅粉が例えばエポキシ樹脂（epoxy）等の高分子材料の接合剤（binder）中に均等に混合され、ペースト状の銅ペーストとしてプリントプロセス（制限はないが、例えばインクジェットプリントまたは３Ｄプリンター）により薄膜導電回路１２上に形成される。その後、表面処理を行い、電気接続パッド１４とはんだボールや金バンプ（Au bump）等のはんだとの粘着力が高められる。
ちなみに、電気接続パッド１４が大電流を許容可能にする場合、より幅広いまたは厚い電気接続パッド１４が必要となる。このため、本発明の製造方法は、プリントプロセスが複数回実行され、薄膜導電回路１２上での電気接続パッド１４の幅または厚さを増す工程を更に含む。いくつかの実施形態では、電気接続パッド１４の厚さは例えば３ナノメートル以上であり、且つ３乃至２０ナノメートルの間の範囲である。いくつかの実施形態では、高分子材料が添加されるため、電気接続パッド１４の空隙率（porosity）が５％以上且つ４０％以下となる（５％≦porosity４４０％）。
続いて、次の工程Ｓ０３に進む前に、図２Ｃに示されるように、別の工程が実行される。すなわち、基材１１上に絶縁層１３が形成され、絶縁層１３が少なくとも一部の薄膜導電回路１２を被覆させる。ここでは、絶縁層１３は例えば薄膜プロセスにより基材１１上に形成され、一部の薄膜導電回路１２を被覆させるか、一部の薄膜導電回路１２及び一部の基材１１を同時に被覆させる。電気接続パッド１４の厚さは絶縁層１３の厚さ以上である。ちなみに、先ず薄膜導電回路１２が形成された後、電気接続パッド１４及び絶縁層１３が順に形成される。或いは、先ず薄膜導電回路１２が形成された後、絶縁層１３及び電気接続パッド１４が順に形成され、本発明にはこれについての制限はない。
続いて、図２Ｄに示されるように、工程Ｓ０３が実行され、基材１１上に少なくとも１つの電子素子１６が設置され、電子素子１６が電気接続パッド１４を介して薄膜導電回路１２に電気的に接続される。電子素子１６と電気接続パッド１４の接合方式は表面実装技術（SMT）、共晶接合（eutectic bonding、例えばAu-Sn）、非導電性ペースト（non-conductive paste、NCP）接合、異方性導電フィルム（Anisotropic Conductive Film、ACF）接合、異方性導電ペースト（anisotropic conductive paste、ACP）接合、はんだボール接合、または超音波接合であってもよい。本発明では特に限定されない。
いくつかの実施形態では、電子素子１６は表面実装素子（SMD）であり、例えば二電極素子であり、制限されないが発光ダイオード（LED）、マイクロ発光ダイオード（μLED）、フォトダイオード（photo diode）、またはイメージセンサー（image sensor）を含む。他の実施形態では、電子素子１６は三電極素子でもよく、例えばトランジスタである。さらなる他の実施形態では、電子素子１６は集積回路（IC）または制御回路基板（可撓性基板でも硬質基板でもよい）でもよく、本発明では特に制限はない。
本実施形態では、電子素子１６は表面実装素子であり、且つその２つの電極（図示省略）は表面実装技術（SMT）を使用して電気接続パッド１４上に設置され、導電性材料１５及び電気接続パッド１４を介して薄膜導電回路１２に電気的に接続されるものを例とする。いくつかの実施形態では、例えば、加熱方式ではんだボールや金バンプ（Au bump）を材料とする導電性材料１５が溶融され、電子素子１６の２つの電極が導電性材料１５及び電気接続パッド１４を介して薄膜導電回路１２にそれぞれ電気的に接続される。本実施形態に係る電子装置１は薄膜プロセス及びプリントプロセスにより薄膜導電回路及び電気接続パッドがそれぞれ形成され、表面実装技術（SMT）により電子素子１６が基材１１上に設置される。こうして、材料コストが節約され、素子の設置密度が高まり、電子装置１の良品率及び信頼性も高まる。
いくつかの実施形態では、一部の薄膜導電回路１２の厚さは１乃至４００μｍの範囲である。薄膜導電回路１２の厚さが０．６μｍである場合を例にして、許容可能な電流は５ｍＡとなり、薄膜導電回路１２には少なくとも１５０μｍの幅が必要となる。この場合、電子素子１６を接続させるには以下の２種類の方法が用いられる。すなわち、１つは、薄膜導電回路１２の厚さを０．６μｍとし、幅を１５０μｍとした後、電子素子１６との接続箇所に電気接続パッド１４（材料は例えば、銅ペーストである）をプリントする。２つ目は、薄膜導電回路１２の厚さを０．６μｍとし、幅を１０μｍとした後、電気接続パッド１４の形成と同時に１回または複数回のプリントを行って延伸部を形成させて薄膜導電回路１２上を被覆させ、電気接続パッド１４を薄膜導電回路１２に接続させ、電気接続パッド１４及び薄膜導電回路１２の導電性を高めて５ｍＡの電流を許容可能とする。
最後に、本実施形態では、図２Ｅに示されるように、剛性キャリアプレート９が取り除かれる。レーザー剥離（Laser lift-off）または機械的剥離技術が使用されて剛性キャリアプレート９が取り除かれ、システム・オン・フィルム（system on film、SOF）を有する電子装置１が獲得される。
図２Ａ乃至図２Ｅの電子装置１の基材１１は可撓性基材を例とするが、但し、電子装置１の他の技術的特徴は、例えば、薄膜導電回路の幅、厚さ、電気接続パッドの厚さ、材料、空隙率、絶縁層及び電子素子の種類等の内容は硬質基材を有する電子装置にも適用される。
図２Ｆは図２Ｅの電子装置１の一部の上面概略図である。図２Ｅ及び図２Ｆに示されるように、電子装置１は回路基板Ｃ及び少なくとも１つの電子素子１６を備えることができる。回路基板Ｃは基材１１と、少なくとも１つの薄膜導電回路１２と、少なくとも１つの電気接続パッド１４とを含む。薄膜導電回路１２は基材１１上に設置され、電気接続パッド１４は基材１１上に設置されると共に薄膜導電回路１２に電気的に接続される。電子素子１６は電気接続パッド１４に設置されると共に電気接続パッド１４を介して薄膜導電回路１２に電気的に接続される。本実施形態では、薄膜プロセス及びプリントプロセスを経て基材１１上に薄膜導電回路１２及び電気接続パッド１４がそれぞれ形成され、且つ電子素子１６が電気接続パッド１４を介して薄膜導電回路１２に電気的に接続される。これにより、多くの精細な回路が製造可能となり、電子装置１の材料コストが低下し、電子素子１６の設置密度が高まるほか、良品率及び信頼性も高まる。また、いくつかの実施形態では、電子素子１６は共晶接合により電気接続パッド１４に電気的に接合されると共に電気接続パッド１４を介して薄膜導電回路１２に電気的に接続される。幾つかの実施形態では、電子装置１が可撓性を有するように、基材１１は可撓性基材にすることができる。
図３Ａ乃至図６Ｂは本発明の異なる実施態様に係る電子装置１ａ乃至１ｅの異なる概略図をそれぞれ図示する。図３Ａに示されるように、電子装置１ａと前記電子装置１の主な差異は、本実施態様に係る電子装置１ａの右側の電気接続パッド１４ａは複数回のプリントプロセスを経て形成され、その厚さは左側の電気接続パッド１４より厚くなり、よって大電流の負荷に耐えられる点である。いくつかの実施形態では、両側の電気接続パッドが共に複数回のプリントプロセスを経て厚い電気接続パッド１４ａが形成される。
また、図３Ｂに示されるように、本実施態様に係る電子装置１ｂの右側の電気接続パッド１４ｂは複数回のプリントプロセスを経て形成され、その幅は左側の電気接続パッド１４より広くなり、よって大電流の負荷に耐えられる。いくつかの実施形態では、両側の電気接続パッドが共に複数回のプリントプロセスを経て幅が広い電気接続パッド１４ｂが形成される。
また、図４Ａ及び図４Ｂは異なる実施態様に係る電子装置１ｃの断面概略図及び一部の上面概略図をそれぞれ図示する。図４Ａ及び図４Ｂに示されるように、電子装置１ｃの右側の電気接続パッド１４ｃは本体１４１及び延伸部１４２を有する。本体１４１及び延伸部１４２は基材１１上に設置され、電子素子１６は導電性材料１５を介して本体１４１に接続され、且つ延伸部１４２は少なくとも一部の薄膜導電回路１２を被覆させて薄膜導電回路１２に接続され、電気接続パッド１４ｃ及び薄膜導電回路１２の導電性が高まる。電子装置１ｃ中の右側の電気接続パッド１４ｃはプリント回数の違いにより（本体１４１のプリント回数が延伸部１４２のプリント回数より多い）、本体１４１及び延伸部１４２の厚さに差異が生じる。或いは、他の実施形態では、複数回のプリントプロセスを経て電気接続パッド１４ｃの本体１４１及び延伸部１４２の幅に差異が生じる。または、複数回のプリントプロセスを経て本体１４１及び延伸部１４２の厚さ及び幅のいずれも差異が生じるが、本発明にその制限はない。
さらに、図５に示されるように、本実施形態に係る電子装置１ｄの電気接続パッド１４ｄはすべて複数回のプリントプロセスを経て厚さが前述の電気接続パッド１４より厚くなり、高い電流を負荷可能になる。また、本実施態様に係る電子装置１ｄは２つの電子素子１６を有し、且つ２つの電子素子１６は同じ電気接続パッド１４ｄを介して薄膜導電回路１２に電気的に接続され、２つの電子素子１６の内のそれぞれ１つの電極が互いに電気的に接続される。
なお、図６Ａ及び図６Ｂに示されるように、本実施形態に係る電子装置１ｅの電子素子１９は制御回路基板を例とする。電子素子１９（制御回路基板）は基材１９１及び少なくとも１つの導電層１９２を備え、且つ導電層１９２は導電性材料１８（制限はないが、例えばＡＣＦ）及び電気接続パッド１４を介して薄膜導電回路１２に電気的に接続されることができる。幾つかの実施形態において、基材１９１は可撓性基材であり、導電層１９２は導電フィルムであり、電子素子１９がフリップチップ（COF）となる。さらなる他の実施形態では、基材１９１が硬質基材でもよく、導電層１９２が銅層でもよく、電子素子１９がプリント回路基板となる。電子素子１９（制御回路基板）が薄膜導電回路１２に電気的に接続される過程において、圧着により両者の接触抵抗を低下させ、導電性を高める必要があり、これにより薄膜導電回路１２が断線して良品率が低下する。このため、本実施形態では、プリントプロセスにより電気接続パッド１４の厚さを増やし（例えば、厚さを３ナノメートル以上にする）、基材１１上の薄膜導電回路１２が電子素子１９の導電層１９２により圧潰されて断線しないように保護させることができる。
これ以外にも、電子装置１ａ乃至１ｅ及びその製造方法の他の技術的特徴は上述の電子装置１及びその製造方法を参照できるので、再述はしない。
総合すると、本発明に係る電子装置及びその製造方法において、薄膜プロセスにより基材上に少なくとも１つの薄膜導電回路が形成され、プリントプロセスにより基材上に少なくとも１つの電気接続パッドが形成され、電気接続パッドが薄膜導電回路に電気的に接続される。その後、基材上に少なくとも１つの電子素子が設置され、電子素子が電気接続パッドを介して薄膜導電回路に電気的に接続される。これにより、本発明は、薄膜プロセス及びプリントプロセスを経て基材上に薄膜導電回路及び電気接続パッドがそれぞれ製造され、且つ電子素子が電気接続パッドを介して薄膜導電回路に電気的に接続される。よって、多くの精細な回路が製造可能になり、電子装置の材料コストが低下し、素子の設置密度が高まるほか、電子装置の良品率及び信頼性も更に高まる。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も特許請求の範囲に含まれる。
本発明に係る電子装置は、薄膜プロセス及びプリントプロセスを経て基材上に薄膜導電回路及び電気接続パッドがそれぞれ製造される。このため、精細な回路を製造可能であり、電子装置の材料コストが低下し、素子の設置密度が高まるほか、電子装置の良品率及び信頼性も更に高まる。
１ 電子装置
１ａ 電子装置
１ｂ 電子装置
１ｃ 電子装置
１ｄ 電子装置
１ｅ 電子装置
１１ 基材
１２ 薄膜導電回路
１３ 絶縁層
１４ 電気接続パッド
１４ａ 電気接続パッド
１４ｂ 電気接続パッド
１４ｃ 電気接続パッド
１４ｄ 電気接続パッド
１４１ 本体
１４２ 延伸部
１５ 導電性材料
１６ 電子素子
１８ 導電性材料
１９ 電子素子
１９１ 基材
１９２ 導電層
９ 剛性キャリアプレート
Ｃ 回路基板
Ｓ０１ 工程
Ｓ０２ 工程
Ｓ０３ 工程

Claims (15)

  1. 回路基板と少なくとも１つの電子素子とを備える電子装置であって、
    前記回路基板は、
    基材と、
    前記基材上に設置される少なくとも１つの薄膜導電回路と、
    前記基材上に設置されると共に前記薄膜導電回路に電気的に接続される少なくとも１つの電気接続パッドと、を含み、
    前記少なくとも１つの電子素子は、前記電気接続パッドに設置され、且つ前記電気接続パッドを介して前記薄膜導電回路に電気的に接続されること、
    を特徴とする電子装置。
  2. 前記少なくとも１つの電子素子は共晶接合により前記電気接続パッドに電気的に接合されることを特徴とする請求項１に記載の電子装置。
  3. 前記基材は有機高分子材料を含む可撓性基材であり、前記有機高分子材料のガラス転移温度は摂氏２５０度乃至摂氏６００度の範囲であることを特徴とする請求項１に記載の電子装置。
  4. 少なくとも一部の前記薄膜導電回路の幅は１乃至１０ナノメートルの範囲であり、または、前記薄膜導電回路の厚さは３ナノメートルより薄く、或いは、前記電気接続パッドの厚さは３乃至２０ナノメートルの範囲の少なくともいずれかであることを特徴とする請求項１に記載の電子装置。
  5. 前記電気接続パッドの材料として銅粉及び高分子材料を含むことを特徴とする請求項１に記載の電子装置。
  6. 前記電気接続パッドの空隙率は５％以上且つ４０％以下であることを特徴とする請求項１に記載の電子装置。
  7. 少なくとも一部の前記薄膜導電回路を被覆させる絶縁層を更に備えることを特徴とする請求項１に記載の電子装置。
  8. 前記電気接続パッドは本体及び延伸部を有し、前記電子素子は前記本体に接続され、前記延伸部は前記薄膜導電回路に接続されることを特徴とする請求項１に記載の電子装置。
  9. 前記本体及び前記延伸部の幅または厚さは異なり、または、前記延伸部の少なくとも一部が前記薄膜導電回路を被覆させることを特徴とする請求項８に記載の電子装置。
  10. 前記基材上に設置される導電性材料を更に備え、前記電子素子の電極は前記導電性材料及び前記電気接続パッドを介して前記薄膜導電回路に電気的に接続されることを特徴とする請求項１に記載の電子装置。
  11. 薄膜プロセスにより基材上に少なくとも１つの薄膜導電回路が形成される工程と、
    プリントプロセスにより前記基材上に少なくとも１つの電気接続パッドが形成され、前記電気接続パッドが前記薄膜導電回路に電気的に接続される工程と、
    前記基材上に少なくとも１つの電子素子が設置され、前記電子素子が前記電気接続パッドを介して前記薄膜導電回路に電気的に接続される工程と、
    を含むことを特徴とする電子装置の製造方法。
  12. 剛性キャリアプレート上に前記基材が形成される工程を更に含むことを特徴とする請求項１１に記載の電子装置の製造方法。
  13. 前記プリントプロセスは非真空プリントプロセスであることを特徴とする請求項１１に記載の電子装置の製造方法。
  14. 前記基材上に絶縁層が形成される工程を更に含み、前記絶縁層は少なくとも一部の前記薄膜導電回路を被覆させることを特徴とする請求項１１に記載の電子装置の製造方法。
  15. 前記プリントプロセスが複数回実行され、前記少なくとも１つの電気接続パッドの幅または厚さを増す工程を更に含むことを特徴とする請求項１１に記載の電子装置の製造方法。
JP2018200140A 2017-10-24 2018-10-24 電子装置及びその製造方法 Pending JP2019080063A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106136523 2017-10-24
TW106136523A TWI736695B (zh) 2017-10-24 2017-10-24 電子裝置與其製造方法

Publications (1)

Publication Number Publication Date
JP2019080063A true JP2019080063A (ja) 2019-05-23

Family

ID=63678408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018200140A Pending JP2019080063A (ja) 2017-10-24 2018-10-24 電子装置及びその製造方法

Country Status (4)

Country Link
US (1) US10653012B2 (ja)
EP (1) EP3478035A1 (ja)
JP (1) JP2019080063A (ja)
TW (1) TWI736695B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11011389B2 (en) * 2019-04-22 2021-05-18 The Boeing Company Additively manufactured flexible interposer
CN111987084B (zh) 2019-05-24 2022-07-26 方略电子股份有限公司 电子装置及其制造方法
US10797009B1 (en) * 2019-07-09 2020-10-06 Mikro Mesa Technology Co., Ltd. Method for transferring micro device
TWI742991B (zh) * 2021-01-20 2021-10-11 啟耀光電股份有限公司 基板結構與電子裝置
FR3134945A1 (fr) * 2022-04-21 2023-10-27 Safran Electronics & Defense Procede de fabrication d’une carte de circuit imprime
CN114900955A (zh) * 2022-05-07 2022-08-12 微智医疗器械有限公司 电子元件与电路板的连接方法、电路板组件及电子设备

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362989A (ja) * 1989-07-31 1991-03-19 Taiyo Yuden Co Ltd 厚膜回路基板及びその製造方法
JPH0786334A (ja) * 1993-09-16 1995-03-31 Ibiden Co Ltd セラミックス基板の突起電極の形成方法
JP2006013030A (ja) * 2004-06-24 2006-01-12 Toray Ind Inc 回路基板用部材およびその製造方法
JP2006310542A (ja) * 2005-04-28 2006-11-09 Ngk Spark Plug Co Ltd 配線基板及びその製造方法、半導体回路素子付き配線基板
JP2011216475A (ja) * 2010-03-18 2011-10-27 Furukawa Electric Co Ltd:The 導電性ペースト、及びその製造方法、並びに導電接続部材
CN103681556A (zh) * 2012-09-25 2014-03-26 三星电子株式会社 凸块结构、电连接结构及其形成方法
JP2014065766A (ja) * 2012-09-24 2014-04-17 Dexerials Corp 異方性導電接着剤
JP2014086525A (ja) * 2012-10-23 2014-05-12 Fujitsu Ltd 配線構造及びその製造方法
JP2015228472A (ja) * 2014-06-03 2015-12-17 株式会社ソシオネクスト 半導体装置およびその製造方法
JP2016076697A (ja) * 2014-10-02 2016-05-12 日立金属株式会社 半導体パッケージ回路基板、およびそれを用いた半導体パッケージ
US20160225718A1 (en) * 2015-01-29 2016-08-04 Infineon Technologies Ag Device including a metallization layer and method of manufacturing a device
JP2017011215A (ja) * 2015-06-25 2017-01-12 京セラ株式会社 インターポーザ及びそれを用いた電子装置
JP2017069328A (ja) * 2015-09-29 2017-04-06 日立化成株式会社 配線パターン及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2788510B2 (ja) * 1989-10-27 1998-08-20 第一工業製薬株式会社 銅ペースト組成物
US6050832A (en) * 1998-08-07 2000-04-18 Fujitsu Limited Chip and board stress relief interposer
JP2000294894A (ja) 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器
JP4024958B2 (ja) 1999-03-15 2007-12-19 株式会社ルネサステクノロジ 半導体装置および半導体実装構造体
GB2388709A (en) 2002-05-17 2003-11-19 Seiko Epson Corp Circuit fabrication method
US6974776B2 (en) * 2003-07-01 2005-12-13 Freescale Semiconductor, Inc. Activation plate for electroless and immersion plating of integrated circuits
JP5220766B2 (ja) 2007-12-26 2013-06-26 株式会社フジクラ 実装基板
JP5306789B2 (ja) * 2008-12-03 2013-10-02 日本特殊陶業株式会社 多層配線基板及びその製造方法
WO2011052211A1 (ja) 2009-10-30 2011-05-05 パナソニック電工株式会社 回路基板及び回路基板に部品が実装された半導体装置
CN103384447B (zh) 2013-06-26 2016-06-29 友达光电股份有限公司 软性电子装置
KR101753181B1 (ko) * 2014-12-20 2017-07-03 인텔 코포레이션 소켓 어셈블리용 땜납 콘택트
JP2017014380A (ja) * 2015-06-30 2017-01-19 Ｊｘエネルギー株式会社 ポリイミドフィルム、有機エレクトロルミネッセンス素子、透明導電性積層体、タッチパネル、太陽電池、及び、表示装置
US10777496B2 (en) * 2017-10-06 2020-09-15 International Business Machines Corporation Chip packages with sintered interconnects formed out of pads

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362989A (ja) * 1989-07-31 1991-03-19 Taiyo Yuden Co Ltd 厚膜回路基板及びその製造方法
JPH0786334A (ja) * 1993-09-16 1995-03-31 Ibiden Co Ltd セラミックス基板の突起電極の形成方法
JP2006013030A (ja) * 2004-06-24 2006-01-12 Toray Ind Inc 回路基板用部材およびその製造方法
JP2006310542A (ja) * 2005-04-28 2006-11-09 Ngk Spark Plug Co Ltd 配線基板及びその製造方法、半導体回路素子付き配線基板
JP2011216475A (ja) * 2010-03-18 2011-10-27 Furukawa Electric Co Ltd:The 導電性ペースト、及びその製造方法、並びに導電接続部材
JP2014065766A (ja) * 2012-09-24 2014-04-17 Dexerials Corp 異方性導電接着剤
CN103681556A (zh) * 2012-09-25 2014-03-26 三星电子株式会社 凸块结构、电连接结构及其形成方法
JP2014086525A (ja) * 2012-10-23 2014-05-12 Fujitsu Ltd 配線構造及びその製造方法
JP2015228472A (ja) * 2014-06-03 2015-12-17 株式会社ソシオネクスト 半導体装置およびその製造方法
JP2016076697A (ja) * 2014-10-02 2016-05-12 日立金属株式会社 半導体パッケージ回路基板、およびそれを用いた半導体パッケージ
US20160225718A1 (en) * 2015-01-29 2016-08-04 Infineon Technologies Ag Device including a metallization layer and method of manufacturing a device
JP2017011215A (ja) * 2015-06-25 2017-01-12 京セラ株式会社 インターポーザ及びそれを用いた電子装置
JP2017069328A (ja) * 2015-09-29 2017-04-06 日立化成株式会社 配線パターン及びその製造方法

Also Published As

Publication number Publication date
US10653012B2 (en) 2020-05-12
TW201917853A (zh) 2019-05-01
US20190124764A1 (en) 2019-04-25
EP3478035A1 (en) 2019-05-01
TWI736695B (zh) 2021-08-21

Similar Documents

Publication Publication Date Title
JP2019080063A (ja) 電子装置及びその製造方法
CN108962914B (zh) 电子装置与其制造方法
CN109478516B (zh) 将电子组件连接至基板
TWI646873B (zh) 電子裝置與其製造方法
JP5167516B1 (ja) 部品内蔵基板及びその製造方法並びに部品内蔵基板実装体
US20070086166A1 (en) Method for manufacturing semiconductor module using interconnection structure
US8178957B2 (en) Electronic component device, and method of manufacturing the same
US20130075928A1 (en) Integrated circuit and method of making
EP2750490A1 (en) Component-mounting printed circuit board and manufacturing method for same
JP2004193497A (ja) チップサイズパッケージおよびその製造方法
US9721900B2 (en) Semiconductor package and its manufacturing method
WO2019007082A1 (zh) 一种芯片封装方法
US10269583B2 (en) Semiconductor die attachment with embedded stud bumps in attachment material
KR20150049468A (ko) 전자 부품의 제조 방법
CN100428448C (zh) 电路装置及其制造方法
JP5285385B2 (ja) 積層配線基板の製造方法
CN111092023B (zh) 封装基板及其制作方法
JP6028256B2 (ja) 部品内蔵基板及びその製造方法
JP4310631B2 (ja) 半導体装置、回路基板並びに電子機器
JPH11111882A (ja) Ｂｇａ型半導体装置用配線基板およびｂｇａ型半導体装置
CN112447777A (zh) 集成电路封装结构及其形成方法
CN116013874A (zh) 半导体封装装置和半导体封装装置制造方法
CN101453831A (zh) 电路板模块
JP2004207300A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007012829A (ja) 回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220607