JP2019062109A - 表面実装型デバイス - Google Patents
表面実装型デバイス Download PDFInfo
- Publication number
- JP2019062109A JP2019062109A JP2017186467A JP2017186467A JP2019062109A JP 2019062109 A JP2019062109 A JP 2019062109A JP 2017186467 A JP2017186467 A JP 2017186467A JP 2017186467 A JP2017186467 A JP 2017186467A JP 2019062109 A JP2019062109 A JP 2019062109A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- surface mount
- thickness
- mounting
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 229910000679 solder Inorganic materials 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 229920001187 thermosetting polymer Polymers 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 claims description 2
- 238000005476 soldering Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 239000013078 crystal Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000006071 cream Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【課題】 デバイス実装後の高さを増大させることなく、製造工程において、半導体素子とハンドリング冶具との隙間を十分確保して、半導体素子が破損するのを防ぐことができる表面実装型デバイスを提供する。【解決手段】 H型構造のパッケージ11の底面において、半導体素子13が搭載される下側のキャビティの外周部分に、外部接続端子16の厚みよりも大きく、デバイスを基板に実装する際の半田31の厚みより小さい厚みを備えた突起部21を複数備えた表面実装型デバイスとしている。【選択図】 図1
Description
本発明は、表面実装型デバイスに係り、特にデバイス実装後の高さを増大させることなく、製造工程において、半導体素子が破損するのを防ぐことができる表面実装型デバイスに関する。
[先行技術の説明:図4]
従来の表面実装型デバイスとしては、H型構造の恒温槽付水晶発振器等がある。従来の表面実装型デバイスについて図4を用いて説明する。図4は、従来のH型構造の表面実装型デバイスの断面説明図である。
図4に示すように、従来のH型構造の恒温槽付水晶発振器は、上面と下面にキャビティ(凹部)を備え、断面がH型形状の筐体(パッケージ)51の内部に、水晶片52と、半導体素子53とが搭載されたものである。
半導体素子53には、発振回路や温度補償回路等が設けられている。
従来の表面実装型デバイスとしては、H型構造の恒温槽付水晶発振器等がある。従来の表面実装型デバイスについて図4を用いて説明する。図4は、従来のH型構造の表面実装型デバイスの断面説明図である。
図4に示すように、従来のH型構造の恒温槽付水晶発振器は、上面と下面にキャビティ(凹部)を備え、断面がH型形状の筐体(パッケージ)51の内部に、水晶片52と、半導体素子53とが搭載されたものである。
半導体素子53には、発振回路や温度補償回路等が設けられている。
水晶片52は、パッケージ51の上側のキャビティに搭載され、導電性接着剤54でキャビティ内に形成された電極に接続されている。上部のキャビティはリッド55によって封止されている。
また、半導体素子53は、下側のキャビティに搭載され、金バンプ57によってキャビティ内の電極に接続されている。
更に、半導体素子53とキャビティ内の実装面との間には、回路面保護と実装強度を確保するための樹脂(アンダーフィル)58が充填されている。但し、半導体素子53自体は、樹脂等によって覆われてはいない。
尚、各キャビティ内の配線や電極は、スルーホール等によってパッケージ51底面に形成された外部接続端子56に接続されている。
更に、半導体素子53とキャビティ内の実装面との間には、回路面保護と実装強度を確保するための樹脂(アンダーフィル)58が充填されている。但し、半導体素子53自体は、樹脂等によって覆われてはいない。
尚、各キャビティ内の配線や電極は、スルーホール等によってパッケージ51底面に形成された外部接続端子56に接続されている。
[低背化の要求]
温度補償水晶発振器等の表面実装型デバイスは、低背化が求められており、パッケージ51を構成する各層の薄膜化によって、キャビティが浅く形成されるようになっている。
このため、パッケージ51の底面(基板への実装面)の高さと、半導体素子53の下面の高さとの差が小さくなる。
これにより、製造工程中に整列搬送する場合等に、整列用ハンドリング冶具と半導体素子53との間のクリアランス(隙間)が狭くなって接触してしまい、半導体素子53にクラックが発生する等、破損の恐れがある。
温度補償水晶発振器等の表面実装型デバイスは、低背化が求められており、パッケージ51を構成する各層の薄膜化によって、キャビティが浅く形成されるようになっている。
このため、パッケージ51の底面(基板への実装面)の高さと、半導体素子53の下面の高さとの差が小さくなる。
これにより、製造工程中に整列搬送する場合等に、整列用ハンドリング冶具と半導体素子53との間のクリアランス(隙間)が狭くなって接触してしまい、半導体素子53にクラックが発生する等、破損の恐れがある。
[関連技術]
尚、表面実装型デバイスの構成に関する従来技術としては、特開平11−67948号公報「半導体パッケージ及びパッケージトレイ」(特許文献1)、特開2005−151116号公報「圧電振動デバイス」(特許文献2)がある。
特許文献1には、半導体パッケージの底面に複数の突起部を設け、パッケージにかかる荷重をアウターリードと突起部とに分散することが記載されている。
また、特許文献2には、水晶振動子の下面に突起部を設け、外部接続用電極パッドが搬送装置に接触しないようにすることが記載されている。
尚、表面実装型デバイスの構成に関する従来技術としては、特開平11−67948号公報「半導体パッケージ及びパッケージトレイ」(特許文献1)、特開2005−151116号公報「圧電振動デバイス」(特許文献2)がある。
特許文献1には、半導体パッケージの底面に複数の突起部を設け、パッケージにかかる荷重をアウターリードと突起部とに分散することが記載されている。
また、特許文献2には、水晶振動子の下面に突起部を設け、外部接続用電極パッドが搬送装置に接触しないようにすることが記載されている。
上述したように、従来の表面実装型デバイスでは、パッケージの低背化に伴ってキャビティが浅くなり、下側のキャビティに搭載された半導体素子とデバイスの実装面との隙間が狭くなって、製造工程中の整列ハンドリング時に整列ハンドリング用冶具と半導体素子とが接触して半導体素子が破損するおそれがあるという問題点があった。
特許文献1,2には、H型構造のパッケージの下側のキャビティに半導体素子を搭載する表面実装型デバイスにおいて、キャビティが浅く形成されても製造工程中に半導体素子が整列用冶具に接触しないように突起部を設けることは記載されていない。
本発明は上記実状に鑑みて為されたもので、デバイス実装後の高さを増大させることなく、製造工程において、半導体素子とハンドリング冶具との隙間を十分確保して、半導体素子が破損するのを防ぐことができる表面実装型デバイスを提供することを目的とする。
上記従来例の問題点を解決するための本発明は、H型構造のパッケージの下側の凹部に半導体素子が搭載され、底面部に外部接続電極を備え、半田によって実装基板に搭載される表面実装型デバイスであって、パッケージの底面部に、外部接続電極の厚みより大きく、半田の厚みより小さい厚みを有する複数の突起部を設けたことを特徴としている。
また、本発明は、上記表面実装型デバイスにおいて、突起部の厚みを、50μm以下としたことを特徴としている。
また、本発明は、上記表面実装型デバイスにおいて、突起部が、アルミナ、熱硬化性樹脂、又はセラミックのいずれかで形成されていることを特徴としている。
本発明によれば、H型構造のパッケージの下側の凹部に半導体素子が搭載され、底面部に外部接続電極を備え、半田によって実装基板に搭載される表面実装型デバイスであって、パッケージの底面部に、外部接続電極の厚みより大きく、半田の厚みより小さい厚みを有する複数の突起部を設けた表面実装型デバイスとしているので、キャビティが浅く形成されていても、中に搭載される半導体素子と整列冶具との間の隙間を確保して、整列冶具と半導体素子との接触を防ぎ、製造工程中に半導体素子が破損するのを防止できると共に、デバイス実装時に高さが増大するのを抑え、製品の低背化を妨げないようにすることができる効果がある。
本発明の実施の形態について図面を参照しながら説明する。
[実施の形態の概要]
本発明の実施の形態に係る表面実装型デバイスは、H型構造のパッケージ底面において、半導体素子が搭載される下側のキャビティの外周部分に、外部接続端子の厚みよりも大きく、実装半田の厚みより小さい厚みを備えた突起部を複数形成したものであり、キャビティが浅くなっても半導体素子と整列冶具との間の隙間を確保して、製造工程中に半導体素子が破損するのを防ぐと共に、デバイス実装時に高さが増大するのを抑え、低背化を妨げないようにすることができるものである。
[実施の形態の概要]
本発明の実施の形態に係る表面実装型デバイスは、H型構造のパッケージ底面において、半導体素子が搭載される下側のキャビティの外周部分に、外部接続端子の厚みよりも大きく、実装半田の厚みより小さい厚みを備えた突起部を複数形成したものであり、キャビティが浅くなっても半導体素子と整列冶具との間の隙間を確保して、製造工程中に半導体素子が破損するのを防ぐと共に、デバイス実装時に高さが増大するのを抑え、低背化を妨げないようにすることができるものである。
[実施の形態に係る表面実装型デバイスの外観(裏面):図1]
本発明の実施の形態に係る表面実装型デバイス(本表面実装型デバイス)について、図面を参照して説明する。図1は、本表面実装型デバイスの裏面の外観図である。
図1に示すように、本表面実装型デバイスの基本的な構成は、図4に示した従来のH型構造の温度補償水晶発振器と同様であり、セラミック製のH型構造のパッケージ11において、上側のキャビティに水晶片が搭載され、下側のキャビティに半導体素子13が搭載されている。
尚、図1では本表面実装型デバイスの裏面を示しているので、上側のキャビティ及び水晶片は示されていない。
また、パッケージ11の底面(図1では上面として示される)には、実装時にプリント基板上の配線等に接続される外部接続端子16が複数形成されている。
本発明の実施の形態に係る表面実装型デバイス(本表面実装型デバイス)について、図面を参照して説明する。図1は、本表面実装型デバイスの裏面の外観図である。
図1に示すように、本表面実装型デバイスの基本的な構成は、図4に示した従来のH型構造の温度補償水晶発振器と同様であり、セラミック製のH型構造のパッケージ11において、上側のキャビティに水晶片が搭載され、下側のキャビティに半導体素子13が搭載されている。
尚、図1では本表面実装型デバイスの裏面を示しているので、上側のキャビティ及び水晶片は示されていない。
また、パッケージ11の底面(図1では上面として示される)には、実装時にプリント基板上の配線等に接続される外部接続端子16が複数形成されている。
本表面実装型デバイスは、パッケージ11の底面において、下側のキャビティの周辺部に複数の突起部21a〜21dを設けている点が特徴となっている。
突起部21(21a〜21d)は、例えばアルミナで形成され、パッケージ11の底面から下側(図1では上側)に突出した略直方体形状(棒状、突堤状)の構成部分である。
突起部21(21a〜21d)は、例えばアルミナで形成され、パッケージ11の底面から下側(図1では上側)に突出した略直方体形状(棒状、突堤状)の構成部分である。
そして、本表面実装型デバイスの特徴として、突起部21の厚み(高さ)が、外部接続端子16の厚みよりも大きく、且つ、本表面実装型デバイスをプリント基板に実装する際の半田の厚みよりも小さく形成されている。
例えば、外部接続端子16の厚みが約12μm、実装半田の厚みが80μmの場合、突起部21の厚みを30μm〜50μm程度としている。
例えば、外部接続端子16の厚みが約12μm、実装半田の厚みが80μmの場合、突起部21の厚みを30μm〜50μm程度としている。
突起部21の厚みを、外部接続端子16の厚みよりも大きく形成することにより、本表面実装型デバイスを製造工程中に整列搬送する場合には、突起部21がスタンドオフとなって突起部21の下面が搬送冶具に接することになり、突起部21がない場合に比べて搬送冶具と半導体素子13との間のクリアランスを大きくすることができ、接触を防ぐことができるものである。
つまり、本表面実装型デバイスは、低背化の要求に伴って薄型に形成されたパッケージの浅いキャビティ内に半導体素子13を搭載しても、半導体素子13と搬送冶具との接触を防止できるものとなっている。
また、突起部21の厚みを、実装半田の厚みより小さく形成することにより、プリント基板に実装した際には、突起部21の高さを半田の厚みで吸収することができ、突起部21がない場合と比較して、実質的に実装後の高さを増大させずに済むものである。
図1の例では、突起部21aとそれに対向する突起部21bとを長辺に沿って長く形成し、突起部21cと21dとを短辺に沿って短く形成しているが、パッケージ11の形状等に応じて任意に形成することが可能である。
また、突起部21は、直方体状の形状以外にも、円柱状、楕円柱状、多角形柱状、不定形の柱状としても構わない。
また、突起部21は、直方体状の形状以外にも、円柱状、楕円柱状、多角形柱状、不定形の柱状としても構わない。
更に、突起部21の数も4個に限るものではなく、本表面実装型デバイスを安定して略水平に保持することができれば、2個又は3個であっても、5個以上であってもよい。
但し、複数の突起部21の高さは均一とすることが望ましい。
但し、複数の突起部21の高さは均一とすることが望ましい。
[本表面実装型デバイスの外観(表面):図2]
次に、本表面実装型デバイスの表面の外観について図2を用いて説明する。図2は、本表面実装型デバイスの表面の外観図である。尚、図2では、プリント基板に半田付けされる前の状態を示している。
図2に示すように、本表面実装型デバイスの表面側には、リッド15が設けられ、水晶片が搭載された上側のキャビティを封止している。
次に、本表面実装型デバイスの表面の外観について図2を用いて説明する。図2は、本表面実装型デバイスの表面の外観図である。尚、図2では、プリント基板に半田付けされる前の状態を示している。
図2に示すように、本表面実装型デバイスの表面側には、リッド15が設けられ、水晶片が搭載された上側のキャビティを封止している。
図2では、本表面実装型デバイスをプリント基板30上に置いて斜め上から見た状態を示しており、プリント基板30と接触しているのは、複数の突起部21であり、パッケージ11の底面は接しておらず、浮いた状態となっている。
製造工程中の整列搬送時に搬送用冶具の上に搭載される場合も同様であり、搬送用冶具には複数の突起部21が接し、パッケージ11は浮いた状態となる。
製造工程中の整列搬送時に搬送用冶具の上に搭載される場合も同様であり、搬送用冶具には複数の突起部21が接し、パッケージ11は浮いた状態となる。
つまり、本表面実装型デバイスでは、突起部21を設けることにより、下側のキャビティに搭載されている半導体素子13とプリント基板30(又は搬送用冶具)との間のクリアランスを従来よりも大きくすることができ、半導体素子13と、プリント基板30や搬送用冶具との接触を防ぐことができるものである。
更に、上述したように、プリント基板30に半田を用いて実装する場合には、従来から用いられている半田の厚みによって、突起部21の厚みが十分吸収されるため、実質的な高さの増大にはならず、実装への影響はない。
ここで、本表面実装型デバイスでは、半導体素子13は、従来と同様のものとし、パッケージ11は、従来と同様のパッケージ51に突起部21を設けたものとしている。
つまり、本表面実装型デバイスでは、半導体素子13を薄型にしたり、パッケージの構成を大幅に変更することなく、製造工程において搬送冶具と半導体素子13とが接触しないようにクリアランスを確保して、半導体素子13の破損を防ぎ、低コストで歩留まりを向上させることができるものである。
つまり、本表面実装型デバイスでは、半導体素子13を薄型にしたり、パッケージの構成を大幅に変更することなく、製造工程において搬送冶具と半導体素子13とが接触しないようにクリアランスを確保して、半導体素子13の破損を防ぎ、低コストで歩留まりを向上させることができるものである。
更に、搬送冶具の上に微小な異物が載っていたとしても、半導体素子13と異物とが接触するのを防ぎ、半導体素子13が破損しないようにすることができるものである。
[本表面実装型デバイスの基板への実装:図3]
次に、本表面実装型デバイスをプリント基板に実装する場合について図3を用いて説明する。図3は、本表面実装型デバイスをプリント基板に実装する様子を示した説明図であり、(a)は実装前の側面図、(b)は実装後の側面図である。
図3(a)では、プリント基板30上に半田31を塗布し、本表面実装型デバイス1の底面を近づけたところを示している。
上述したように、突起部21の厚みは、外部接続端子16に比べて厚く形成されているが、50μm以下に形成されている。
次に、本表面実装型デバイスをプリント基板に実装する場合について図3を用いて説明する。図3は、本表面実装型デバイスをプリント基板に実装する様子を示した説明図であり、(a)は実装前の側面図、(b)は実装後の側面図である。
図3(a)では、プリント基板30上に半田31を塗布し、本表面実装型デバイス1の底面を近づけたところを示している。
上述したように、突起部21の厚みは、外部接続端子16に比べて厚く形成されているが、50μm以下に形成されている。
また、半田31は、クリーム半田を塗布したものであり、図3(a)に示すように、プリント基板30上の、本表面実装型デバイスの底面の外部接続端子16が接続する金属パターン32の上に印刷等によってバンプ状に形成される。半田バンプの厚さは80μmとしている。
そして、図3(b)に示すように、本表面実装型デバイス1をプリント基板30に搭載すると、外部接続端子16とプリント基板30上の金属パターン32とが、半田31を介して物理的且つ電気的に接続される。
その際、半田31は、本表面実装型デバイス1に押されて若干厚みが小さくなるものの、突起部21とプリント基板30との間には若干の隙間が残っている。
つまり、突起部21の厚みを半田31の厚みに比べて十分小さく形成しているので、本表面実装型デバイスは、突起部21が設けられたことによって、従来に比べて実装後の高さが増大することはない。
その際、半田31は、本表面実装型デバイス1に押されて若干厚みが小さくなるものの、突起部21とプリント基板30との間には若干の隙間が残っている。
つまり、突起部21の厚みを半田31の厚みに比べて十分小さく形成しているので、本表面実装型デバイスは、突起部21が設けられたことによって、従来に比べて実装後の高さが増大することはない。
尚、本表面実装型デバイス1がさらに押されて、突起部21がプリント基板30に接触する状態となっても不具合はなく、その状態となっても、パッケージ11の下側のキャビティに搭載されている半導体素子13がプリント基板30に接触するのを妨げ、半導体素子13の破損を防ぐことができるものである。
[別の突起部]
上述した例では、突起部21をアルミナで形成したが、別の素材であっても構わない。例えば、熱硬化型の樹脂を用いて突起部21を形成することも可能であり、あるいは、セラミックをプレス成型して形成してもよい。
上述した例では、突起部21をアルミナで形成したが、別の素材であっても構わない。例えば、熱硬化型の樹脂を用いて突起部21を形成することも可能であり、あるいは、セラミックをプレス成型して形成してもよい。
[実施の形態の効果]
本発明の実施の形態に係る表面実装型デバイスによれば、H型構造のパッケージ11の底面において、半導体素子13が搭載される下側のキャビティの外周部分に、外部接続端子16の厚みよりも大きく、基板に実装する際の半田31の厚みより小さい厚みを備えた突起部21を複数形成したものであり、キャビティが浅くても半導体素子13と実装面との距離を取ることができ、製造工程における搬送時に、半導体素子13と整列冶具との接触を防止して、製造工程中に半導体素子が破損するのを防ぐと共に、実装時には、突起部21の高さを半田31で吸収して、デバイス実装後の高さが増大するのを抑え、本デバイスが実装された製品の低背化を妨げないようにすることができる効果がある。
本発明の実施の形態に係る表面実装型デバイスによれば、H型構造のパッケージ11の底面において、半導体素子13が搭載される下側のキャビティの外周部分に、外部接続端子16の厚みよりも大きく、基板に実装する際の半田31の厚みより小さい厚みを備えた突起部21を複数形成したものであり、キャビティが浅くても半導体素子13と実装面との距離を取ることができ、製造工程における搬送時に、半導体素子13と整列冶具との接触を防止して、製造工程中に半導体素子が破損するのを防ぐと共に、実装時には、突起部21の高さを半田31で吸収して、デバイス実装後の高さが増大するのを抑え、本デバイスが実装された製品の低背化を妨げないようにすることができる効果がある。
また、本表面実装型デバイスによれば、従来と同様のH型のパッケージに突起部21を複数形成するだけでよく、従来と同じ半導体素子を用いることができ、大幅な仕様変更を不要とし、低コストで歩留まり向上を実現することができる効果がある。
尚、ここでは、表面実装型デバイスとして温度補償水晶発振器を例として説明したが、これに限るものではない。
本発明は、デバイス実装後の高さを増大させることなく、製造工程において、半導体素子が破損するのを防ぐことができる表面実装型デバイスに関する。
1…表面実装型デバイス、 11,51…パッケージ、 13,53…半導体素子、 15,55…リッド、 16,56…外部接続端子、 21…突起部、 30…プリント基板、 31…半田、 32…金属パターン、 52…水晶片、 54…導電性接着剤、 57…金バンプ、 58…アンダーフィル
Claims (3)
- H型構造のパッケージの下側の凹部に半導体素子が搭載され、底面部に外部接続電極を備え、半田によって実装基板に搭載される表面実装型デバイスであって、
前記パッケージの底面部に、前記外部接続電極の厚みより大きく、前記半田の厚みより小さい厚みを有する複数の突起部を設けたことを特徴とする表面実装型デバイス。 - 突起部の厚みを、50μm以下としたことを特徴とする請求項1記載の表面実装型デバイス。
- 突起部が、アルミナ、熱硬化性樹脂、又はセラミックのいずれかで形成されていることを特徴とする請求項1又は2記載の表面実装型デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017186467A JP2019062109A (ja) | 2017-09-27 | 2017-09-27 | 表面実装型デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017186467A JP2019062109A (ja) | 2017-09-27 | 2017-09-27 | 表面実装型デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019062109A true JP2019062109A (ja) | 2019-04-18 |
Family
ID=66177622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017186467A Pending JP2019062109A (ja) | 2017-09-27 | 2017-09-27 | 表面実装型デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019062109A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109037086A (zh) * | 2018-10-30 | 2018-12-18 | 无锡中微高科电子有限公司 | 一种表面贴装陶瓷外壳的可调平行缝焊夹具 |
-
2017
- 2017-09-27 JP JP2017186467A patent/JP2019062109A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109037086A (zh) * | 2018-10-30 | 2018-12-18 | 无锡中微高科电子有限公司 | 一种表面贴装陶瓷外壳的可调平行缝焊夹具 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7436106B2 (en) | Piezoelectric device | |
US7183619B2 (en) | Surface acoustic wave apparatus | |
JP5150220B2 (ja) | 表面実装用の水晶発振器 | |
WO2015170484A1 (ja) | 水晶振動装置 | |
JP2019062109A (ja) | 表面実装型デバイス | |
JP2014103627A (ja) | 圧電振動デバイスの実装構造 | |
JP5381175B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6538401B2 (ja) | 圧電デバイス及びその製造方法 | |
JP2006196702A (ja) | 表面実装型電子デバイス | |
JP2013219540A (ja) | 圧電デバイス | |
WO2020262472A1 (ja) | 電子部品収納用パッケージ、電子装置、および電子モジュール | |
JP6813682B2 (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
JP2004135090A (ja) | 表面実装型圧電発振器 | |
JP2005167072A (ja) | 半導体装置およびその製造方法 | |
JP4493481B2 (ja) | 多数個取り配線基板 | |
JP6166030B2 (ja) | 圧電デバイス | |
JP5540846B2 (ja) | 圧電発振器 | |
JP5898931B2 (ja) | 圧電発振器 | |
JP6391235B2 (ja) | 水晶デバイス | |
JP2019186315A (ja) | 電子部品の実装基板及び電子デバイス | |
JP5045316B2 (ja) | 圧電デバイス | |
JP2011223232A (ja) | 圧電発振器 | |
JP4325666B2 (ja) | 表面実装型圧電発振器ユニット | |
JP2007157785A (ja) | 電子部品 | |
JP4524659B2 (ja) | 表面実装型圧電モジュール用パッケージ、及び表面実装型圧電モジュール |