JP2019054472A - コンデンサマイクロホン回路 - Google Patents

Abstract

【課題】ファントム電源の電源電圧の変動に対応可能なマイクロホン回路を提供する。【解決手段】コンデンサマイクロホン回路１は、マイクロホンユニット１１と、ＦＥＴ１２と、定電流ダイオードＣＲＤと、ＦＥＴの動作電源を生成するコレクタ接地の第１トランジスタＱ１と、第１トランジスタのベース電位を設定する第１抵抗Ｒ１と、ＦＥＴ１２からの出力信号を増幅するコレクタ接地の第２トランジスタＱ２と、第２トランジスタのベース電位を設定する第２抵抗Ｒ２と、出力回路１３と、を有する。第１トランジスタＱ１のベースは、ＦＥＴ１２のソースに接続され、第１トランジスタＱ１のエミッタは、ＦＥＴ１２のドレインに接続され、第２トランジスタＱ２のベースは、ＦＥＴ１２のドレインに接続され、第２トランジスタＱ２のエミッタは、出力回路に接続され、第２抵抗Ｒ２は、定電流ダイオードＣＲＤのカソード側の電圧を分圧する。【選択図】図１

Description

本発明は、コンデンサマイクロホン回路に関する。

コンデンサマイクロホンは、コンデンサマイクロホンユニット（以下「ユニット」という。）と、ＦＥＴ（Field Effect Transistor）で構成されるインピーダンス変換回路と、出力コネクタと、を有してなる。ユニットは、振動板と、振動板と対向して配置される固定極と、を備える。ユニットは、振動板と固定極との間の静電容量の変化に基づいて、音声信号を生成する。

振動板と固定極との間の静電容量は数十μｍと小さいため、ユニットの出力インピーダンスは、極めて高い。そのため、ユニットは、インピーダンス変換回路を介して、ユニットからの出力信号（音声信号）を出力コネクタに出力する。

インピーダンス変換回路を動作させるためには、コンデンサマイクロホンへの電源の供給が必要である。インピーダンス変換回路への電源は、例えば、ＪＥＩＴＡ ＲＣ−８１６２Ｃ「マイクロホンの電源供給方式」に規定されるファントム給電方式で供給される。

一般的に、ＦＥＴは、ソースフォロワ回路としてユニットに接続される。この場合、コンデンサマイクロホンは、ＦＥＴのドレインに電源を供給する電力供給線と、ＦＥＴのソースからの音声信号を伝送する出力線と、グランド線と、の３本の線（すなわち、３線式の配線方式）を必要とする（例えば、特許文献１参照）。

コンデンサマイクロホンは、小型で軽量であるため、会議室などにおいて、グースネック型マイクロホンとして使用される。グースネック型マイクロホンは、ユニットとインピーダンス変換器とを収容する第１収容部と、出力コネクタを収容する第２収容部と、第１収容部と第２収容部とを接続するフレキシブルパイプ部と、を有してなる。

前述した３本の線（電力供給線と、出力線と、グランド線）は、フレキシブルパイプ部の内側に配線される。ここで、例えば、第１収容部にＬＥＤ（Light Emitting Diode）が配置されると、フレキシブルパイプ部の内側には、ＬＥＤに電源を供給する線も配線される。このように、フレキシブルパイプ部の内側には複数の線が配線されるため、フレキシブルパイプ部は、大きく（太く）なり易い。

これまでにも、電力供給線と出力線とを共通にした２線式の配線方式を採用することでユニットとインピーダンス変換器とに接続する線の数を減らす技術が提案されている（例えば、特許文献２参照）。

一般的に、２線式の配線方式は、３線式の配線方式と比較して出力信号（音声信号）が歪易く、ダイナミックレンジが低い。特許文献２に開示された技術は、ＦＥＴに接続されるコレクタ接地（エミッタフォロワ）のトランジスタと、トランジスタのベースとコレクタとの間に接続される抵抗と、を備えることにより、２線式の配線方式でありながら高いダイナミックレンジを実現する。

特開２００６−３５２６２２号公報 特開２０１５−８２６７６号公報

前述のとおり、ＦＥＴ（インピーダンス変換器）への電源は、ファントム給電方式により供給される。ＪＥＩＴＡ ＲＣ−８１６２Ｃ「マイクロホンの電源供給方式」は、ファントム電源として、１２Ｖ±１Ｖ、２４Ｖ±４Ｖ、４８Ｖ±４Ｖの３種類の電源電圧が規定する。そのため、ファントム電源の電源電圧が切り替えられると、コンデンサマイクロホンに供給される電源電圧は、１１Ｖ−５２Ｖの範囲で変動する。しかし、特許文献２に開示された技術は、このような電源電圧の変動には、対応していない。

本発明は、以上のような従来技術の問題点を解消するためになされたもので、ファントム電源の電源電圧の変動に対応可能な２線式の配線方式のコンデンサマイクロホン回路を提供することを目的とする。

本発明にかかるコンデンサマイクロホン回路は、マイクロホンユニットと、マイクロホンユニットの出力インピーダンスを変換するＦＥＴと、ＦＥＴに電流を供給する定電流ダイオードと、ＦＥＴの動作電源を生成するコレクタ接地の第１トランジスタと、第１トランジスタのベース電位を設定する第１抵抗と、ＦＥＴからの出力信号を増幅するコレクタ接地の第２トランジスタと、第２トランジスタのベース電位を設定する第２抵抗と、マイクロホンユニットからの信号を出力する出力回路と、を有してなり、第１トランジスタのベースは、ＦＥＴのソースに接続され、第１トランジスタのエミッタは、ＦＥＴのドレインに接続され、第２トランジスタのベースは、ＦＥＴのドレインに接続され、第２トランジスタのエミッタは、出力回路に接続され、第２抵抗は、定電流ダイオードのカソード側の電圧を分圧する、ことを特徴とする。

本発明によれば、ファントム電源の電源電圧の変動に対応可能な２線式の配線方式のコンデンサマイクロホン回路を得ることができる。

本発明にかかるコンデンサマイクロホン回路の実施の形態を示す回路図である。 図１のコンデンサマイクロホン回路における、入力レベルと、出力信号の歪率と、の関係を示すグラフである。 従来のコンデンサマイクロホン回路における、入力レベルと、出力信号の歪率と、の関係を示すグラフである。 本発明にかかるコンデンサマイクロホン回路が使用されたコンデンサマイクロホンの例を示す外観図である。 本発明にかかるコンデンサマイクロホン回路の別の実施の形態を示す回路図である。

●コンデンサマイクロホン回路（１）●
以下、図面を参照しながら、本発明にかかるコンデンサマイクロホン回路（以下「本回路」という。）の実施の形態について説明する。

●コンデンサマイクロホン回路（１）の構成
図１は、本回路の実施の形態を示す回路図である。

本回路１は、音源からの音波を電気信号に変換して、同電気信号を増幅して出力する。本回路１は、コンデンサマイクロホンユニット（以下「ユニット」という。）１１と、ＦＥＴ１２と、第１トランジスタＱ１と、第２トランジスタＱ２と、定電流ダイオードＣＲＤと、ダイオードＤと、第１抵抗Ｒ１と、第２抵抗Ｒ２と、第３抵抗Ｒ３と、第１コンデンサＣ１と、第２コンデンサＣ２と、第３コンデンサＣ３と、出力回路１３と、グランド線Ｌ１と、信号線Ｌ２と、を有してなる。

ユニット１１は、音源からの音波を電気信号に変換する。ユニット１１は、振動板（不図示）と固定極（不図示）とを備える。振動板は、本発明における第２出力端である。固定極は、本発明における第１出力端である。振動板は、固定極に対向して配置され、固定極と共にコンデンサを構成する。振動板は、音源からの音波に応じて振動する。コンデンサの静電容量は、振動板の振動に応じて変動する。ユニット１１は、変動するコンデンサの静電容量を電気信号に変換して出力する。

なお、ユニットは、振動板、または、固定極のいずれか一方にエレクトレット材が取り付けられるエレクトレット型ユニットでもよい。

また、本発明における第１出力端は振動板でもよく、本発明における第２出力端は固定極でもよい。

ＦＥＴ１２は、ユニット１１の出力インピーダンスを変換する。ＦＥＴ１２は、入力インピーダンスが高く、出力インピーダンスが低い。そのため、ＦＥＴ１２は、ユニット１１のインピーダンス変換器として機能する。ＦＥＴ１２は、２つのダイオードと、１つの抵抗素子と、を含むバイアス回路を内蔵するバイアス回路内蔵型ＦＥＴである。

第１トランジスタＱ１は、ＦＥＴ１２の動作電源を生成する。第１トランジスタＱ１は、ＰＮＰ型トランジスタである。

第２トランジスタＱ２は、ＦＥＴ１２からの出力信号を増幅する。第２トランジスタＱ２は、ＰＮＰ型トランジスタである。

定電流ダイオードＣＲＤは、ミキサーなどの外部機器（不図示）が備えるファントム電源（不図示）に接続されて、ＦＥＴ１２と、第１トランジスタＱ１と、第２トランジスタＱ２と、に所定の直流電源を供給する。

ダイオードＤは、ＦＥＴ１２と、第１トランジスタＱ１と、第２トランジスタＱ２と、に順方向電圧を供給する。

第１抵抗Ｒ１は、第１トランジスタＱ１のベース電位と、ＦＥＴ１２のソース電位と、を設定する。

第２抵抗Ｒ２は、定電流ダイオードＣＲＤのカソード側の電圧を分圧して、第２トランジスタＱ２のベース電位を設定する。第２抵抗Ｒ２は、第１分圧抵抗Ｒ２１と第２分圧抵抗Ｒ２２とを含む。

第３抵抗Ｒ３は、第１トランジスタＱ１のバイアス用の抵抗である。

第１コンデンサＣ１と第２コンデンサＣ２と第３コンデンサＣ３とは、交流結合電解コンデンサ（カップリングコンデンサ）である。

出力回路１３は、ＦＥＴ１２と第１トランジスタＱ１と第２トランジスタＱ２とを介して、ユニット１１からの信号を外部機器に出力する。出力回路１３は、出力トランスＴＲＳと、出力コネクタ１３１と、を備える。

出力トランスＴＲＳは、第２トランジスタＱ２からの出力信号のバランスを調整して出力コネクタ１３１に出力すると共に、ファントム電源からの直流電源を定電流ダイオードＣＲＤに供給する。出力トランスＴＲＳは、中点タップＴ付きの１次側巻線ＴＲＳ１と、２次側巻線ＴＲＳ２と、を備える。

出力コネクタ１３１は、例えば、ＪＥＩＴＡ ＲＣ−５２３６「音響機器用ラッチロック式丸形コネクタ」に規定される出力コネクタである。出力コネクタ１３１は、接地用の第１ピンＰＩＮ１と、信号のホット側の第２ピンＰＮＩ２と、信号のコールド側の第３ピンＰＩＮ３と、を備える。

グランド線Ｌ１は、第１ピンＰＩＮ１を介して、外部機器の基準電位（接地）に接続される基準電位線である。信号線Ｌ２は、第１トランジスタＱ１からの出力信号を伝送する出力線であると共に、定電流ダイオードＣＲＤからの直流電源を供給する電力供給線である。

●コンデンサマイクロホン回路（１）の接続
次に、本回路１の接続について説明する。

ユニット１１の固定極は、ＦＥＴ１２のゲートに接続される。ユニット１１の振動板は、グランド線Ｌ１の一端に接続される（接地される）。グランド線Ｌ１の他端は、出力コネクタ１３１の第１ピンＰＩＮ１に接続される。

第１トランジスタＱ１のベースは、ＦＥＴ１２のソースに接続される。第１トランジスタＱ１のエミッタは、ＦＥＴ１２のドレインに接続される。第１トランジスタＱ１のコレクタは、グランド線Ｌ１（接地）に接続される。そのため、第１トランジスタＱ１が動作すると（オンすると）、第１トランジスタＱ１のベース−エミッタ間の順方向降下電圧（約０．７Ｖ）がＦＥＴ１２のドレイン−ソース間に印加される。その結果、ＦＥＴ１２は、動作する。すなわち、第１トランジスタＱ１は、ＦＥＴ１２の動作電源を生成する。

前述のとおり、第１トランジスタＱ１のコレクタは、グランド線Ｌ１に接続される（接地される）。すなわち、第１トランジスタＱ１は、コレクタが接地されたコレクタ接地（エミッタフォロワ）のトランジスタである。そのため、ＦＥＴ１２のソースからの出力信号は、第１トランジスタＱ１のエミッタフォロワにより電流増幅され、第１トランジスタＱ１のエミッタとＦＥＴ１２のドレインとの接続点Ｐ２に出力される。その結果、第１トランジスタＱ１の出力インピーダンスは低下する。

第１トランジスタＱ１のベース（第１トランジスタＱ１のベースとＦＥＴ１２のソースとの接続点Ｐ１）とグランド線Ｌ１（第１トランジスタＱ１のコレクタ）との間には、第１抵抗Ｒ１が接続される。前述のとおり、第１トランジスタＱ１のベース電位は、第１抵抗Ｒ１の抵抗値により設定される。

接続点Ｐ２には、信号線Ｌ２の一端が接続される。信号線Ｌ２の他端は、第３抵抗Ｒ３の一端に接続されると共に、第１コンデンサＣ１を介して第２トランジスタＱ２のベースに接続される。すなわち、第２トランジスタＱ２のベースは、第１コンデンサＣ１と信号線Ｌ２とを介して、ＦＥＴ１２のドレインに接続される。その結果、第１トランジスタＱ１（ＦＥＴ１２）からの出力信号は、第２トランジスタＱ２のベースに入力される。

第２トランジスタＱ２のエミッタは、第３抵抗Ｒ３の他端に接続される。第２トランジスタＱ２のエミッタと第３抵抗Ｒ３との接続点Ｐ３は、第３コンデンサＣ３を介して、出力トランスＴＲＳの２次側巻線ＴＲＳ２の一端に接続される。すなわち、第２トランジスタＱ２のエミッタは、第３コンデンサＣ３を介して、出力回路１３に接続される。出力トランスＴＲＳの２次側巻線ＴＲＳ２の他端は、グランド線Ｌ１に接続される（接地される）。

第２トランジスタＱ２のコレクタは、グランド線Ｌ１に接続される（接地される）。すなわち、第２トランジスタＱ２は、コレクタが接地されたコレクタ接地（エミッタフォロワ）のトランジスタである。そのため、第１トランジスタＱ１（ＦＥＴ１２）からの出力信号は、第２トランジスタＱ２のエミッタフォロワにより電流増幅され、第２トランジスタＱ２のエミッタから第３コンデンサＣ３を介して、出力トランスＴＲＳの２次側巻線ＴＲＳ２に出力される。

出力トランスＴＲＳの１次側巻線ＴＲＳ１の一端は、出力コネクタ１３１の第２ピンＰＩＮ２に接続される。出力トランスＴＲＳの１次側巻線ＴＲＳ１の他端は、出力コネクタ１３１の第３ピンＰＩＮ３に接続される。出力トランスＴＲＳの中点タップＴは、定電流ダイオードＣＲＤのアノードに接続される。

出力コネクタ１３１の第１ピンＰＩＮ１はファントム電源のマイナス側に接続され、第２ピンＰＩＮ２と第３ピンＰＩＮ３とはファントム電源のプラス側に接続される。ファントム電源からの直流電源は、出力トランスＴＲＳの１次側巻線ＴＲＳ１の中点タップＴを介して定電流ダイオードＣＲＤのアノードに供給される。

定電流ダイオードＣＲＤのカソードは、第１分圧抵抗Ｒ２１の一端に接続される。第１分圧抵抗Ｒ２１の他端は、第２分圧抵抗Ｒ２２の一端に接続される。すなわち、第１分圧抵抗Ｒ２１は、第２分圧抵抗Ｒ２２に直列に接続される。第２分圧抵抗Ｒ２２の他端は、グランド線Ｌ１に接続される（接地される）。

第１分圧抵抗Ｒ２１と第２分圧抵抗Ｒ２２との接続点Ｐ４は、第２トランジスタＱ２のベースと第１コンデンサＣ１との接続点を兼ねる。すなわち、接続点Ｐ４は、第２トランジスタＱ２のベースに接続される。つまり、第１分圧抵抗Ｒ２１と第２分圧抵抗Ｒ２２とは、定電流ダイオードＣＲＤのカソード側の電圧を分圧する分圧抵抗である。そのため、第２トランジスタＱ２のベース電位は、第１分圧抵抗Ｒ２１の抵抗値と、第２分圧抵抗Ｒ２２の抵抗値と、の比により設定される。

ダイオードＤのアノードは、定電流ダイオードＣＲＤと第１分圧抵抗Ｒ２１との接続点Ｐ５に接続される。ダイオードＤのカソードは、第２トランジスタＱ２のエミッタと第３抵抗Ｒ３との接続点Ｐ３に接続される。すなわち、ダイオードＤは、定電流ダイオードＣＲＤのカソードから第２トランジスタＱ２のエミッタに対して順方向接続される。その結果、第１分圧抵抗Ｒ２１の両端の電位差は、ダイオードＤと第２トランジスタＱ２とを動作させる電位（オンさせる電圧）、すなわち、ダイオードＤの順方向降下電圧（約０．７Ｖ）と、第２トランジスタＱ２のベース−エミッタ間の順方向降下電圧（約０．７Ｖ）と、の加算値である約１．４Ｖとなる。ここで、接続点Ｐ３は、ダイオードＤと定電流ダイオードＣＲＤとを介してファントム電源に接続される。そのため、第２トランジスタＱ２の出力端子となるエミッタの電位は、電源電圧（ファントム電源からの直流電源の電圧）近くまで設定可能である。すなわち、例えば、エミッタの電位を電源電圧の半分の値に設定することにより、エミッタの電位の最大振幅の上限は、電源電圧近くまで設定可能である（例えば、電源電圧が４８Ｖのとき、エミッタの電位の最大振幅は、２４Ｖから約０．７Ｖ降下した約２３．３Ｖに設定可能である。）。

また、ダイオードＤのカソードが第２トランジスタＱ２のエミッタと第３抵抗Ｒ３との接続点Ｐ３に接続されることにより、ダイオードＤは、第３抵抗Ｒ３を介して第１トランジスタＱ１のエミッタ（ＦＥＴ１２のドレイン）に対して順方向接続される。その結果、定電流ダイオードＣＲＤのカソードは、ダイオードＤと第３抵抗Ｒ３とを介して、ＦＥＴ１２のドレインに接続される。すなわち、第３抵抗Ｒ３は、定電流ダイオードＣＲＤとＦＥＴ１２のドレインとの間に接続される。

接続点Ｐ３と接続点Ｐ５との間には、第２コンデンサＣ２が接続される。すなわち、第２コンデンサＣ２は、ダイオードＤと並列に接続される。

●コンデンサマイクロホン回路（１）の動作
次に、本回路１の動作について説明する。

先ず、ファントム電源からの直流電源は、出力トランスＴＲＳの１次側巻線ＴＲＳ１の中点タップＴを介して定電流ダイオードＣＲＤに供給される。定電流ダイオードＣＲＤは、ファントム電源の電源電圧の範囲（１１Ｖ−５２Ｖ）では、一定の電流を流す。すなわち、定電流ダイオードＣＲＤを流れる電流は、一定である。定電流ダイオードＣＲＤからの電流は、第１分圧抵抗Ｒ２１を介して第２トランジスタＱ２のベースに流れるベース電流Ｉｂ２と、ダイオードＤを介して第２トランジスタＱ２のエミッタ−コレクタ間に流れるコレクタ電流Ｉｃ２と、ダイオードＤと第３抵抗Ｒ３とを介して第１トランジスタＱ１のエミッタ−コレクタ間に流れるコレクタ電流Ｉｃ１と、に分流される。ベース電流Ｉｂ２とコレクタ電流Ｉｃ２とコレクタ電流Ｉｃ１との総和は、一定である。

ここで、ファントム電源の電源電圧は、許容範囲内で変動する（例えば、電源電圧４８Ｖの許容範囲は、±４Ｖ）。本回路１では、ファントム電源からの直流電源は、定電流ダイオードＣＲＤに供給される。そのため、ファントム電源の電源電圧が許容範囲内で変動しても、定電流ダイオードＣＲＤから出力される電流は、一定である。

次いで、第１分圧抵抗Ｒ２１と第２分圧抵抗Ｒ２２との接続点Ｐ４、すなわち、第２トランジスタＱ２のベース電位が設定される。前述のとおり、第２トランジスタＱ２のベース電位は、第１分圧抵抗Ｒ２１の抵抗値と、第２分圧抵抗Ｒ２２の抵抗値と、の比により設定される。

接続点Ｐ４の電位が設定されると、第２トランジスタＱ２のエミッタとダイオードＤ（第３抵抗Ｒ３、第３コンデンサＣ３）との接続点Ｐ３の電位（ダイオードＤのカソード側の電位）が設定される。接続点Ｐ３の電位は、第２トランジスタＱ２のベース電位よりも第２トランジスタＱ２のベース−エミッタ間の順方向降下電圧（約０．７Ｖ）分高い。

接続点Ｐ３の電位が設定されると、ダイオードＤのアノードと定電流ダイオードＣＲＤ（第１分圧抵抗Ｒ２１）との接続点Ｐ５の電位（ダイオードＤのアノード側の電位）が設定される。ダイオードＤのアノード側の電位は、接続点Ｐ３の電位よりもダイオードＤの順方向降下電圧（約０．７Ｖ）分高い。

また、接続点Ｐ３の電位が設定されると、第１トランジスタＱ１のエミッタとＦＥＴ１２のドレインとの接続点Ｐ２の電位が設定される。接続点Ｐ２の電位は、第３抵抗Ｒ３の抵抗値により設定される。

接続点Ｐ２の電位が設定されると、ＦＥＴ１２のソースと第１トランジスタＱ１のベースとの接続点Ｐ１の電位（第１トランジスタＱ１のベース電位）が設定される。接続点Ｐ１の電位は、接続点Ｐ２の電位よりも第１トランジスタＱ１のベース−エミッタ間の順方向降下電圧（０．７Ｖ）分低い。

このように、本回路１では、接続点Ｐ４の電位、接続点Ｐ３の電位、接続点Ｐ５の電位、接続点Ｐ２の電位、接続点Ｐ１の電位が、順次設定される。これらの電位は、ファントム電源の電源電圧に依らず、適正な値となる。そのため、第１トランジスタＱ１と第２トランジスタＱ２それぞれのベース電位は、ファントム電源の電源電圧に応じて、適正な値に設定される。したがって、第１トランジスタＱ１の動作と第２トランジスタＱ２の動作とは、安定する。すなわち、本回路１は、ファントム電源の電源電圧の切り替えに応じて、定電圧で動作する。

図２は、本回路１における、入力レベル（ｄＢＶ）と、出力信号の歪率（％）と、の関係を示すグラフである。同図は、電源電圧４８Ｖのグラフを符号「Ｇ１」で示し、電源電圧２４Ｖのグラフを符号「Ｇ２」で示し、電源電圧１２Ｖのグラフを符号「Ｇ３」で示す。

音声品質の許容基準上限は、歪率１％である。本回路１を電源電圧４８Ｖで動作させたときの入力レベルは、１０．９ｄＢＶである。本回路１を電源電圧２４Ｖで動作させたときの入力レベルは、１０．４ｄＢＶである。本回路１を電源電圧１２Ｖで動作させたときの入力レベルは、−０．４ｄＢＶである。

図３は、従来の３線式の配線方式のコンデンサマイクロホン回路（以下「従来回路」という。）における、入力レベル（ｄＢＶ）と、出力信号の歪率（％）と、の関係を示すグラフである。同図は、電源電圧４８Ｖのグラフを符号「Ｇ１１」で示し、電源電圧２４Ｖのグラフを符号「Ｇ２１」で示し、電源電圧１２Ｖのグラフを符号「Ｇ３１」で示す。

従来回路を電源電圧４８Ｖで動作させたときの入力レベルは、６．０ｄＢＶである。従来回路を電源電圧２４Ｖで動作させたときの入力レベルは、３．４ｄＢＶである。従来回路を電源電圧１２Ｖで動作させたときの入力レベルは、−０．９ｄＢＶである。

このように、本回路１の歪率１％の入力レベルは、従来回路の歪率１％の入力レベルと比較して、電源電圧２４Ｖで動作させたときと、電源電圧４８Ｖで動作させたときと、において大きく増加している。ここで、ダイナミックレンジは、歪率１％の入力レベルと聴感補正の値との幅である。すなわち、本回路１のダイナミックレンジは、従来回路のダイナミックレンジと比較して、電源電圧２４Ｖで動作させたときと、電源電圧４８Ｖで動作させたときと、において向上する。

ここで、第１トランジスタＱ１のベース電流Ｉｂ１と第２トランジスタＱ２のベース電流Ｉｂ２とは、第１トランジスタＱ１や第２トランジスタＱ２の個体差や温度変化などにより変動する（ばらつく）。また、第１トランジスタＱ１の交流電流増幅率ｈｆｅ１と第２トランジスタＱ２の交流電流増幅率ｈｆｅ２も同様に変動する。その結果、第１トランジスタＱ１のベース−エミッタ間の電圧と第２トランジスタＱ２のベース−エミッタ間の電圧とは、変動する。これらのベース−エミッタ間の電圧の変動は、第１トランジスタＱ１のエミッタと、第２トランジスタＱ２のエミッタと、の間に接続されている第３抵抗Ｒ３により吸収される。

●コンデンサマイクロホン回路（１）の使用例
次に、本回路１の使用例について説明する。

図４は、本回路１が使用されたマイクロホンの例を示す外観図である。
同図は、本回路１が使用されたマイクロホンの例であるグースネック型マイクロホンと、本回路１と、を併せて示す。

マイクロホンＭは、音波を収音する第１収容部Ｍ１と、音声信号を出力する第２収容部Ｍ２と、第１収容部Ｍ１と第２収容部Ｍ２とを接続するフレキシブルパイプ部Ｍ３と、本回路１と、を有してなる。

第１収容部Ｍ１は、ユニット１１と、ＦＥＴ１２と、第１トランジスタＱ１と、第１抵抗Ｒ１と、を収容する。

第２収容部Ｍ２は、第２トランジスタＱ２と、定電流ダイオードＣＲＤと、ダイオードＤと、第２抵抗Ｒ２と、第３抵抗Ｒ３と、第１コンデンサＣ１と、第２コンデンサＣ２と、第３コンデンサＣ３と、出力回路１３（出力コネクタ１３１）と、を収容する。

フレキシブルパイプ部Ｍ３は、グランド線Ｌ１と信号線Ｌ２とを収容する。

このように、本回路１は２線式の配線方式であるため、本回路１が使用されたマイクロホンＭは、第１収容部Ｍ１と、フレキシブルパイプ部Ｍ３と、を小さくすることができる。

●コンデンサマイクロホン回路（２）●
次に、本発明にかかるコンデンサマイクロホン回路の別の実施の形態について、先に説明した実施の形態（以下「第１実施形態」という。）と異なる部分を中心に説明する。本実施の形態にかかるコンデンサマイクロホン回路は、出力回路の構成が第１実施形態と異なる。

●コンデンサマイクロホン回路（２）の構成
図５は、本回路の別の実施の形態を示す回路図である。

本回路２は、出力回路２３を有してなる。

出力回路２３は、ＦＥＴ１２と第１トランジスタＱ１と第２トランジスタＱ２とを介して、ユニット１１からの信号を外部機器に出力する。出力回路２３は、第３トランジスタＱ３と、第４トランジスタＱ４と、第４抵抗Ｒ４と、第５抵抗Ｒ５と、第６抵抗Ｒ６と、第７抵抗Ｒ７と、出力コネクタ１３１と、第３コンデンサＣ３と、第４コンデンサＣ４と、を備える。

第３トランジスタＱ３と第４トランジスタＱ４とは、第２トランジスタＱ２からの出力信号を増幅して出力コネクタ１３１に出力すると共に、ファントム電源からの直流電源を定電流ダイオードＣＲＤに供給する。第３トランジスタＱ３と第４トランジスタＱ４とは、ＰＮＰ型トランジスタである。

第４抵抗Ｒ４と第５抵抗Ｒ５とは、第３トランジスタＱ３のベース電位を設定する。

第６抵抗Ｒ６と第７抵抗Ｒ７とは、第４トランジスタＱ４のベース電位を設定する。

●コンデンサマイクロホン回路（２）の接続
次に、本回路２の接続について説明する。

第３トランジスタＱ３のベースは、第３コンデンサＣ３と、第４抵抗Ｒ４と、第５抵抗Ｒ５と、に接続される。その結果、第３トランジスタＱ３は、第３コンデンサＣ３と、第３抵抗Ｒ３と、信号線Ｌ２と、ＦＥＴ１２と、を介して、ユニット１１の固定極（第１出力端）に接続される。第３トランジスタＱ３のエミッタは、第４抵抗Ｒ４と、出力コネクタ１３１の第２ピンＰＩＮ２と、に接続される。第３トランジスタＱ３のコレクタは、第５抵抗Ｒ５と、第４トランジスタＱ４のコレクタと、に接続される。第３トランジスタＱ３のベース電位は、第４抵抗Ｒ４の抵抗値と、第５抵抗Ｒ５の抵抗値と、の比により設定される。

第４トランジスタＱ４のベースは、第４コンデンサＣ４と、第６抵抗Ｒ６と、第７抵抗Ｒ７と、に接続される。第４トランジスタＱ４のエミッタは、第６抵抗Ｒ６と、出力コネクタ１３１の第３ピンＰＩＮ３と、に接続される。第４トランジスタＱ４のコレクタは、第７抵抗Ｒ７と、第３トランジスタＱ３のコレクタと、に接続される。第４トランジスタＱ４のベース電位は、第６抵抗Ｒ６の抵抗値と、第７抵抗Ｒ７の抵抗値と、の比により設定される。

第３トランジスタＱ３のコレクタと第４トランジスタＱ４のコレクタとの接続点Ｐ６は、定電流ダイオードＣＲＤのアノードに接続され、同定電流ダイオードＣＲＤと第２抵抗Ｒ２とを介して、グランド線Ｌ１に接続される（接地される）。すなわち、第３トランジスタＱ３と第４トランジスタＱ４とは、コレクタが接地されたコレクタ接地（エミッタフォロワ）のトランジスタである。

第４コンデンサＣ４は、グランド線Ｌ１に接続される。その結果、第４トランジスタＱ４は、グランド線Ｌ１を介して、ユニット１１の振動板（第２出力端）に接続される。

第３コンデンサＱ３のベースは、第３コンデンサＣ３と第３抵抗Ｒ３とを介してＦＥＴ１２のドレイン（第１トランジスタＱ１のエミッタ）に接続され、第３コンデンサＣ３を介して第２トランジスタＱ２のエミッタに接続される。すなわち、第２トランジスタＱ２のエミッタは、ＦＥＴ１２のドレインと、第３トランジスタＱ３のベースと、の間に接続される。

このように出力回路２３が接続されることにより、本回路２は、トランスレス型のコンデンサマイクロホン回路として、第１実施形態の本回路１と同様に動作する。

●まとめ
以上説明した各実施の形態によれば、第２トランジスタＱ２のベース電位、接続点Ｐ３の電位、接続点Ｐ５の電位、接続点Ｐ２の電位、接続点Ｐ１の電位が、順次設定される。これらの電位は、ファントム電源の電源電圧に応じて、適正な値に設定される。そのため、第１トランジスタＱ１と第２トランジスタＱ２それぞれのベース電位は、ファントム電源の電源電圧に応じて、適正な値に設定される。すなわち、本回路は、ファントム電源の電源電圧の切り替えに応じて、定電圧で動作する。

また、以上説明した各実施の形態によれば、コレクタ接地の第１トランジスタＱ１のベースはＦＥＴ１２のソースに接続され、同第１トランジスタＱ１のエミッタはＦＥＴ１２のドレインに接続される。そのため、ＦＥＴ１２と第１トランジスタＱ１とからの配線は、グランド線Ｌ１と信号線Ｌ２との２本となる。すなわち、本回路は、２線式の配線方式である。

さらに、以上説明した各実施の形態によれば、本回路のダイナミックレンジは、従来回路のダイナミックレンジと比較して、電源電圧２４Ｖで動作させたときと、電源電圧４８Ｖで動作させたときと、において向上する。

このように、本回路は、ファントム電源の電源電圧の変動に対応可能な２線式の配線方式のコンデンサマイクロホン回路となる。

１ コンデンサマイクロホン回路
１１ コンデンサマイクロホンユニット
１２ ＦＥＴ
１３ 出力回路
ＣＲＤ 定電流ダイオード
Ｄ ダイオード
ＴＲＳ 出力トランス
Ｑ１ 第１トランジスタ
Ｑ２ 第２トランジスタ
Ｒ１ 第１抵抗
Ｒ２ 第２抵抗
Ｒ２１ 第１分圧抵抗
Ｒ２２ 第２分圧抵抗
Ｒ３ 第３抵抗
２ コンデンサマイクロホン回路
２３ 出力回路
Ｑ３ 第３トランジスタ
Ｑ４ 第４トランジスタ

Claims (6)

1. マイクロホンユニットと、
   前記マイクロホンユニットの出力インピーダンスを変換するＦＥＴと、
   前記ＦＥＴに電流を供給する定電流ダイオードと、
   前記ＦＥＴの動作電源を生成するコレクタ接地の第１トランジスタと、
   前記第１トランジスタのベース電位を設定する第１抵抗と、
   前記ＦＥＴからの出力信号を増幅するコレクタ接地の第２トランジスタと、
   前記第２トランジスタのベース電位を設定する第２抵抗と、
   前記マイクロホンユニットからの信号を出力する出力回路と、
   を有してなり、
   前記第１トランジスタのベースは、前記ＦＥＴのソースに接続され、
   前記第１トランジスタのエミッタは、前記ＦＥＴのドレインに接続され、
   前記第２トランジスタのベースは、前記ＦＥＴのドレインに接続され、
   前記第２トランジスタのエミッタは、前記出力回路に接続され、
   前記第２抵抗は、前記定電流ダイオードのカソード側の電圧を分圧する、
   ことを特徴とするコンデンサマイクロホン回路。
2. 前記第２抵抗は、
   第１分圧抵抗と、
   前記第１分圧抵抗と直列に接続される第２分圧抵抗と、
   を含み、
   前記第１分圧抵抗と前記第２分圧抵抗との接続点は、前記第２トランジスタのベースに接続され、
   前記第１分圧抵抗の一端は、前記定電流ダイオードのカソードに接続され、
   前記第１分圧抵抗の他端は、前記第２分圧抵抗の一端に接続され、
   前記第２分圧抵抗の他端は、接地される、
   請求項１記載のコンデンサマイクロホン回路。
3. 前記定電流ダイオードのカソードは、前記ＦＥＴのドレインに接続され、
   前記定電流ダイオードのカソードと前記ＦＥＴのドレインとの間に接続される第３抵抗、
   を備える、
   請求項１記載のコンデンサマイクロホン回路。
4. 前記定電流ダイオードのカソードから前記第２トランジスタのエミッタに対して順方向接続されるダイオードを備える、
   請求項１記載のコンデンサマイクロホン回路。
5. 前記出力回路は、
   ファントム電源と接続される出力トランス、
   を備え、
   前記出力トランスの１次側巻線の中点は、前記定電流ダイオードのアノードに接続され、
   前記第２トランジスタのエミッタは、前記出力トランスの２次側巻線に接続される、
   請求項１記載のコンデンサマイクロホン回路。
6. 前記出力回路は、
   前記マイクロホンユニットの第１出力端に接続されるコレクタ接地の第３トランジスタと、
   前記マイクロホンユニットの第２出力端に接続されるコレクタ接地の第４トランジスタと、
   を備え、
   前記第３トランジスタのコレクタと前記第４トランジスタのコレクタとの接続点は、前記定電流ダイオードのアノードに接続され、
   前記第２トランジスタのエミッタは、前記ＦＥＴのドレインと前記第３トランジスタのベースとの間に接続される、
   請求項１記載のコンデンサマイクロホン回路。
   
   

Images