[go: up one dir, main page]

JP2019004137A - Semiconductor device and manufacturing method of the same - Google Patents

Semiconductor device and manufacturing method of the same Download PDF

Info

Publication number
JP2019004137A
JP2019004137A JP2018087093A JP2018087093A JP2019004137A JP 2019004137 A JP2019004137 A JP 2019004137A JP 2018087093 A JP2018087093 A JP 2018087093A JP 2018087093 A JP2018087093 A JP 2018087093A JP 2019004137 A JP2019004137 A JP 2019004137A
Authority
JP
Japan
Prior art keywords
wire
bonding
bonded
semiconductor device
piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018087093A
Other languages
Japanese (ja)
Inventor
基治 芳我
Motoharu Haga
基治 芳我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to US15/989,468 priority Critical patent/US10629520B2/en
Publication of JP2019004137A publication Critical patent/JP2019004137A/en
Priority to JP2022200599A priority patent/JP7549638B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313Wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518Translational movements
    • H01L2224/85186Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

To provide a semiconductor device which uses a plurality of types of wires and which can inhibit variation in bond strengths of the wires; and provide a manufacturing method of the semiconductor device.SOLUTION: A semiconductor device includes semiconductor elements 11, 12, a bonding body (lead frame), a first wire 31, a wire piece 4 and a second wire 32. The bonded body is conducted to the semiconductor elements. The first wire is made of first metal. The first wire includes a first bonding part bonded to the bonding body and a first linear part 313 extending from the first bonding part. The wire piece is made of the first metal. The wire piece is bonded to the bonding body. The second wire is made of second metal different from the first metal. The second wire includes a second bonding part 321 bonded to the bonding body via the wire piece and a second linear part 323 extending from the second bonding part.SELECTED DRAWING: Figure 3

Description

本開示は、ワイヤを用いた半導体装置およびその製造方法に関する。   The present disclosure relates to a semiconductor device using a wire and a manufacturing method thereof.

特許文献1は、従来の半導体装置の一例を開示している。同文献に開示された半導体装置は、リードフレーム、半導体素子、および、複数のワイヤを備えている。前記複数のワイヤは、互いに材質の異なる2種類のワイヤを含んでいる。ワイヤと当該ワイヤを接続する部分との接合強度は、互いに材質の組み合わせによって異なりうる。このため、複数のワイヤの接合強度にばらつきが生じ、いずれかの接合強度が、相対的に弱くなる場合があるという問題があった。たとえば、上記特許文献1においては、ワイヤの材質に応じて、リードフレームのめっきの材質を変更するという方策を採用している。この場合、リードフレームの製造効率が低下しコストが増大することが懸念され、十分な改善には至っていない。   Patent Document 1 discloses an example of a conventional semiconductor device. The semiconductor device disclosed in this document includes a lead frame, a semiconductor element, and a plurality of wires. The plurality of wires include two types of wires made of different materials. The bonding strength between the wire and the portion connecting the wire may differ depending on the combination of materials. For this reason, the bonding strength of the plurality of wires varies, and there is a problem that any one of the bonding strengths may be relatively weak. For example, in Patent Document 1 described above, a measure of changing the lead frame plating material in accordance with the wire material is adopted. In this case, there is a concern that the manufacturing efficiency of the lead frame is reduced and the cost is increased, and sufficient improvement has not been achieved.

特開2003−209132号公報JP 2003-209132 A

本開示は、より好適な半導体装置およびその製造方法を提供することをその課題の一つとする。たとえば、本開示は、複数種類のワイヤを用いる場合に、これらのワイヤの接合強度のばらつきを抑制することができる半導体装置およびその製造方法を提供することをその課題の一つとする。   An object of the present disclosure is to provide a more preferable semiconductor device and a manufacturing method thereof. For example, in the present disclosure, when using a plurality of types of wires, it is an object of the present disclosure to provide a semiconductor device and a manufacturing method thereof that can suppress variations in bonding strength of these wires.

本開示の第1の側面によると、半導体装置が提供される。前記半導体装置は、半導体素子と、被接合体と、第1ワイヤと、ワイヤ片と、第2ワイヤと、を含む。前記被接合体は、前記半導体素子に導通する。前記第1ワイヤの材質は、第1金属である。前記第1ワイヤは、前記被接合体に接合された第1ボンディング部および当該第1ボンディング部から延びる第1線状部を含む。前記ワイヤ片は、材質が前記第1金属である。前記ワイヤ片は、前記被接合体に接合されている。前記第2ワイヤの材質は、前記第1金属とは異なる第2金属である。前記第2ワイヤは、前記ワイヤ片を介して前記被接合体に接合された第2ボンディング部および当該第2ボンディング部から延びる第2線状部を含む。   According to a first aspect of the present disclosure, a semiconductor device is provided. The semiconductor device includes a semiconductor element, an object to be joined, a first wire, a wire piece, and a second wire. The joined body is electrically connected to the semiconductor element. The material of the first wire is a first metal. The first wire includes a first bonding portion bonded to the member to be bonded and a first linear portion extending from the first bonding portion. The wire piece is made of the first metal. The wire piece is bonded to the object to be bonded. The material of the second wire is a second metal different from the first metal. The second wire includes a second bonding portion bonded to the member to be bonded via the wire piece and a second linear portion extending from the second bonding portion.

本開示の第2の側面によると、半導体装置の製造方法が提供される。前記製造方法は、材質が第1金属である第1配線材の一部を被接合体に接合することによりワイヤ片を形成することと、前記第1配線材を用いて、前記被接合体に接合された第1ボンディング部および当該第1ボンディング部から延びる第1線状部を含む第1ワイヤを形成することと、材質が前記第1金属とは異なる第2金属である第2配線材を用いて、前記ワイヤ片に接合された第2ボンディング部および当該第2ボンディング部から延びる第2線状部を含む第2ワイヤを形成することと、を有する。   According to a second aspect of the present disclosure, a method for manufacturing a semiconductor device is provided. The manufacturing method includes forming a wire piece by bonding a part of a first wiring material made of a first metal to a bonded body, and using the first wiring material to form the bonded body. Forming a first wire including a bonded first bonding portion and a first linear portion extending from the first bonding portion; and a second wiring member made of a second metal different from the first metal. And forming a second wire including a second bonding portion bonded to the wire piece and a second linear portion extending from the second bonding portion.

本開示の実施形態に係る半導体装置を示す斜視図である。It is a perspective view showing a semiconductor device concerning an embodiment of this indication. 本開示の実施形態に係る半導体装置を示す平面図である。It is a top view showing a semiconductor device concerning an embodiment of this indication. 本開示の実施形態に係る半導体装置を示す側面図である。It is a side view showing a semiconductor device concerning an embodiment of this indication. 本開示の実施形態に係る半導体装置の部分拡大断面図である。It is a partial expanded sectional view of a semiconductor device concerning an embodiment of this indication. 本開示の実施形態に係る製造方法の一工程を示す図である。It is a figure showing one process of a manufacturing method concerning an embodiment of this indication. 本開示の実施形態に係る製造方法の一工程を示す図である。It is a figure showing one process of a manufacturing method concerning an embodiment of this indication. 本開示の実施形態で用いられるウェッジツールの一例を示す図である。It is a figure which shows an example of the wedge tool used by embodiment of this indication. ワイヤ片が形成される様子を示す図である。It is a figure which shows a mode that a wire piece is formed. 図8A−Cに示すワイヤ片形成工程における第1配線材およびワイヤ片の断面図である。It is sectional drawing of the 1st wiring material and wire piece in the wire piece formation process shown to FIG. 8A-C. 本開示の実施形態に係る製造方法の一工程を示す図である。It is a figure showing one process of a manufacturing method concerning an embodiment of this indication. 本開示の実施形態に係る第2ワイヤ形成工程において、第2ワイヤが形成される様子を示す図である。It is a figure which shows a mode that a 2nd wire is formed in the 2nd wire formation process which concerns on embodiment of this indication. 本開示の実施形態に係る製造方法の一工程を示す図である。It is a figure showing one process of a manufacturing method concerning an embodiment of this indication. 本開示の実施形態に係る半導体装置のワイヤボンディング構造を示す各種断面図である。It is various sectional views showing a wire bonding structure of a semiconductor device concerning an embodiment of this indication. 本開示の実施形態に係る半導体装置のワイヤボンディング構造を示す平面図である。It is a top view showing a wire bonding structure of a semiconductor device concerning an embodiment of this indication. 本開示の変形例に係る半導体装置を示す平面図である。It is a top view showing a semiconductor device concerning a modification of this indication. 本開示の変形例に係る半導体装置のワイヤボンディング構造を示す各種断面図である。It is various sectional drawings which show the wire bonding structure of the semiconductor device which concerns on the modification of this indication. 本開示の変形例に係る半導体装置のワイヤボンディング構造を示す平面図である。It is a top view which shows the wire bonding structure of the semiconductor device which concerns on the modification of this indication. 変形例に係るウェッジツールを示している。The wedge tool which concerns on a modification is shown. ウェッジツールによって形成されたワイヤ片を示す図である。It is a figure which shows the wire piece formed with the wedge tool. 本開示の実施形態に係る半導体装置を示す斜視図である。It is a perspective view showing a semiconductor device concerning an embodiment of this indication. 本開示の実施形態に係る半導体装置を示す平面図である。It is a top view showing a semiconductor device concerning an embodiment of this indication. 本開示の実施形態に係る半導体装置を示す側面図である。It is a side view showing a semiconductor device concerning an embodiment of this indication. 本開示の実施形態に係る半導体装置の部分拡大断面図である。It is a partial expanded sectional view of a semiconductor device concerning an embodiment of this indication. 陽極酸化皮膜の積層構造を説明するための図である。It is a figure for demonstrating the laminated structure of an anodized film. 本開示の実施形態に係る半導体装置の製造方法の一工程を示す図である。It is a figure showing one process of a manufacturing method of a semiconductor device concerning an embodiment of this indication. 本開示の実施形態に係る半導体装置の製造方法の一工程を示す図である。It is a figure showing one process of a manufacturing method of a semiconductor device concerning an embodiment of this indication. 本開示の実施形態に係る半導体装置の製造方法の一工程(陽極酸化処理工程)を示す図である。It is a figure which shows 1 process (anodic oxidation process process) of the manufacturing method of the semiconductor device which concerns on embodiment of this indication. 本開示の実施形態に係る半導体装置の製造方法の一工程を示す図である。It is a figure showing one process of a manufacturing method of a semiconductor device concerning an embodiment of this indication. 本開示の変形例に係る封孔処理を示す図である。It is a figure which shows the sealing process which concerns on the modification of this indication.

以下、本開示の実施の形態について、図面を参照して具体的に説明する。   Hereinafter, embodiments of the present disclosure will be specifically described with reference to the drawings.

図1〜図4は、本開示の実施形態に係る半導体装置A1を示している。本開示の半導体装置A1は、たとえば自動車や電子機器などの電装回路基板に実装される。半導体装置A1は、複数の半導体チップ1、リードフレーム2、複数のワイヤ3、ワイヤ片4、および、樹脂パッケージ5を備えている。図1は、半導体装置A1の斜視図である。図2は、半導体装置A1の平面図である。図3は、半導体装置A1の側面図であり、図2における左側から見たときの側面を示している。図4は、半導体装置A1の部分拡大断面図である。なお、図1〜図3においては、樹脂パッケージ5を想像線で示している。また、図4においては、樹脂パッケージ5の図示を省略している。以下において、理解の便宜上、互いに直交するx方向、y方向、z方向で規定された直交座標系を定義して説明する。当該z方向は半導体装置A1の厚さ方向とする。   1 to 4 illustrate a semiconductor device A1 according to an embodiment of the present disclosure. The semiconductor device A1 of the present disclosure is mounted on an electrical circuit board such as an automobile or an electronic device. The semiconductor device A1 includes a plurality of semiconductor chips 1, a lead frame 2, a plurality of wires 3, a wire piece 4, and a resin package 5. FIG. 1 is a perspective view of the semiconductor device A1. FIG. 2 is a plan view of the semiconductor device A1. FIG. 3 is a side view of the semiconductor device A1, and shows the side surface when viewed from the left side in FIG. FIG. 4 is a partially enlarged cross-sectional view of the semiconductor device A1. 1 to 3, the resin package 5 is indicated by an imaginary line. In FIG. 4, the resin package 5 is not shown. In the following, for convenience of understanding, an orthogonal coordinate system defined by the x, y, and z directions orthogonal to each other will be defined and described. The z direction is the thickness direction of the semiconductor device A1.

複数の半導体チップ1の各々は、半導体を材料とする回路素子であり、半導体装置A1の機能の中枢となる電子部品である。本実施形態においては、半導体装置A1は、複数の半導体チップ1として、複数の第1半導体チップ11および第2半導体チップ12を有する。   Each of the plurality of semiconductor chips 1 is a circuit element made of a semiconductor material, and is an electronic component that is the center of the function of the semiconductor device A1. In the present embodiment, the semiconductor device A1 includes a plurality of first semiconductor chips 11 and second semiconductor chips 12 as the plurality of semiconductor chips 1.

複数の第1半導体チップ11の各々は、平面視矩形状を呈する。各第1半導体チップ11は、たとえばIGBT(Insulated Gate Bipolar Transistor;絶縁ゲートバイポーラトランジスタ)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、ダイオードなどのパワーチップである。なお、各第1半導体チップ11は、上記したものに限定されない。本実施形態においては、半導体装置A1は、2つの第1半導体チップ11を有する。各第1半導体チップ11は、チップ主面111およびチップ裏面112を有する。チップ主面111は、z1方向を向く面である。チップ裏面112は、z2方向を向く面である。各第1半導体チップ11は、電極パッド113を有している。   Each of the plurality of first semiconductor chips 11 has a rectangular shape in plan view. Each first semiconductor chip 11 is a power chip such as an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), or a diode. Each first semiconductor chip 11 is not limited to the above. In the present embodiment, the semiconductor device A1 includes two first semiconductor chips 11. Each first semiconductor chip 11 has a chip main surface 111 and a chip back surface 112. The chip main surface 111 is a surface facing the z1 direction. The chip back surface 112 is a surface facing the z2 direction. Each first semiconductor chip 11 has an electrode pad 113.

各電極パッド113は純アルミニウムからなる。なお、各電極パッド113は、アルミニウム合金であってもよい。各電極パッド113は、パッド主面113a、パッド裏面113b、および、パッド側面113cを有する。パッド主面113aは、z1方向を向く面である。本実施形態においては、パッド主面113aは、平面視において矩形状をなす。パッド裏面113bは、z2方向を向く面である。パッド側面113cは、x1方向を向く面、x2方向を向く面、y1方向を向く面、および、y2方向を向く面を有する。各第1半導体チップ11において、パッド主面113aは、チップ主面111の一部をなす。すなわち、パッド主面113aはチップ主面111とz方向において同じ位置である。なお、パッド主面113aとチップ主面111とはz方向において異なる位置であってもよい。当該パッド主面113aには、ワイヤ3(後述する第1ワイヤ31)が接合されている。   Each electrode pad 113 is made of pure aluminum. Each electrode pad 113 may be an aluminum alloy. Each electrode pad 113 has a pad main surface 113a, a pad back surface 113b, and a pad side surface 113c. The pad main surface 113a is a surface facing the z1 direction. In the present embodiment, the pad main surface 113a has a rectangular shape in plan view. The pad back surface 113b is a surface facing the z2 direction. The pad side surface 113c has a surface facing the x1 direction, a surface facing the x2 direction, a surface facing the y1 direction, and a surface facing the y2 direction. In each first semiconductor chip 11, the pad main surface 113 a forms part of the chip main surface 111. That is, the pad main surface 113a is at the same position as the chip main surface 111 in the z direction. The pad main surface 113a and the chip main surface 111 may be at different positions in the z direction. A wire 3 (first wire 31 described later) is bonded to the pad main surface 113a.

第2半導体チップ12は、平面視矩形状を呈する。第2半導体チップ12は、たとえばコントロールICなどのLSIチップである。なお、第2半導体チップ12は、上記したものに限定されない。本実施形態においては、半導体装置A1は、1つの第2半導体チップ12を有する。第2半導体チップ12は、チップ主面121およびチップ裏面122を有する。チップ主面121は、z1方向を向く面である。チップ裏面122は、z2方向を向く面である。チップ主面121には、複数のワイヤ3(後述する第2ワイヤ32および後述する第3ワイヤ33)が接合されている。なお、詳細には、チップ主面121は、電極パッドを有しており、複数のワイヤ3は、当該電極パッドに接合されている。当該電極パッドの表層の材質は、たとえば、アルミニウム、ニッケル・パラジウム、ニッケル・パラジウム金などがあるが、これらに限定されない。   The second semiconductor chip 12 has a rectangular shape in plan view. The second semiconductor chip 12 is an LSI chip such as a control IC, for example. The second semiconductor chip 12 is not limited to the above. In the present embodiment, the semiconductor device A1 has one second semiconductor chip 12. The second semiconductor chip 12 has a chip main surface 121 and a chip back surface 122. The chip main surface 121 is a surface facing the z1 direction. The chip back surface 122 is a surface facing the z2 direction. A plurality of wires 3 (second wire 32 described later and third wire 33 described later) are bonded to the chip main surface 121. In detail, the chip main surface 121 has an electrode pad, and the plurality of wires 3 are bonded to the electrode pad. Examples of the material of the surface layer of the electrode pad include, but are not limited to, aluminum, nickel / palladium, nickel / palladium gold, and the like.

リードフレーム2は、導電性材料よりなる。このような導電性材料としては、たとえばCuが挙げられる。リードフレーム2は、電装回路基板に接合されることにより、複数の半導体チップ1と電装回路基板との導通経路をなす。リードフレーム2は、すべての面にNiめっきが施されている。当該リードフレーム2が、「被接合体」の一例に相当する。リードフレーム2は、その機能的な構成要素として、複数のダイボンディング部21、複数のワイヤボンディング部22、複数の端子部23、および、複数の放熱部24を有する。   The lead frame 2 is made of a conductive material. An example of such a conductive material is Cu. The lead frame 2 is joined to the electrical circuit board to form a conduction path between the plurality of semiconductor chips 1 and the electrical circuit board. The lead frame 2 is Ni-plated on all surfaces. The lead frame 2 corresponds to an example of a “bonded body”. The lead frame 2 includes a plurality of die bonding parts 21, a plurality of wire bonding parts 22, a plurality of terminal parts 23, and a plurality of heat dissipation parts 24 as functional components.

複数のダイボンディング部21はそれぞれ、半導体チップ1を支持する部分である。各ダイボンディング部21は、x−y平面に沿う板状である。本実施形態においては、複数のダイボンディング部21には、複数の第1ダイボンディング部211および第2ダイボンディング部212を含む。   Each of the plurality of die bonding portions 21 is a portion that supports the semiconductor chip 1. Each die bonding portion 21 has a plate shape along the xy plane. In the present embodiment, the plurality of die bonding portions 21 include a plurality of first die bonding portions 211 and second die bonding portions 212.

複数の第1ダイボンディング部211の各々は、第1半導体チップ11が接合されている。各第1ダイボンディング部211は、z方向視において、第1半導体チップ11の外形より大に形成されている。本実施形態においては、リードフレーム2は、2つの第1ダイボンディング部211を有する。第2ダイボンディング部212は、第2半導体チップ12が接合されている。第2ダイボンディング部212は、z方向視において、第2半導体チップ12の外形より大に形成されている。本実施形態においては、リードフレーム2は、1つの第2ダイボンディング部212を有する。第2ダイボンディング部212は、各第1ダイボンディング部211よりz1方向に位置する。   The first semiconductor chip 11 is bonded to each of the plurality of first die bonding portions 211. Each first die bonding portion 211 is formed larger than the outer shape of the first semiconductor chip 11 when viewed in the z direction. In the present embodiment, the lead frame 2 has two first die bonding portions 211. The second die bonding part 212 is joined to the second semiconductor chip 12. The second die bonding part 212 is formed larger than the outer shape of the second semiconductor chip 12 when viewed in the z direction. In the present embodiment, the lead frame 2 has one second die bonding part 212. The second die bonding portions 212 are located in the z1 direction from the first die bonding portions 211.

本実施形態においては、各第1ダイボンディング部211とこれに支持される各第1半導体チップ11との間には接合層91が介在している。接合層91は、導電性材料よりなる。このような導電性材料は、たとえばハンダあるいは銀ペーストである。ハンダは熱伝導率が比較的大きい。接合層91としてハンダを用いると、第1半導体チップ11から第1ダイボンディング部211に熱を効率よく伝えることができる。なお、第2ダイボンディング部212とこれに支持される第2半導体チップ12との間にも所定の接合層が介在しているが、図示を省略している。   In the present embodiment, a bonding layer 91 is interposed between each first die bonding portion 211 and each first semiconductor chip 11 supported by the first die bonding portion 211. The bonding layer 91 is made of a conductive material. Such a conductive material is, for example, solder or silver paste. Solder has a relatively high thermal conductivity. When solder is used as the bonding layer 91, heat can be efficiently transferred from the first semiconductor chip 11 to the first die bonding portion 211. Although a predetermined bonding layer is interposed between the second die bonding part 212 and the second semiconductor chip 12 supported by the second die bonding part 212, the illustration is omitted.

複数のワイヤボンディング部22はそれぞれ、ワイヤ3を支持する部分である。本実施形態においては、複数のワイヤボンディング部22は、複数の第1ワイヤボンディング部221および複数の第2ワイヤボンディング部222を含む。   Each of the plurality of wire bonding portions 22 is a portion that supports the wire 3. In the present embodiment, the plurality of wire bonding units 22 includes a plurality of first wire bonding units 221 and a plurality of second wire bonding units 222.

複数の第1ワイヤボンディング部221の各々には、第1ワイヤ31(後述)が接合されている。本実施形態おいては、リードフレーム2は、2つの第1ワイヤボンディング部221を有する。複数の第2ワイヤボンディング部222の各々には、ワイヤ片4が接合されている。各第2ワイヤボンディング部222は、接合されたワイヤ片4を介して、第2ワイヤ32(後述)と導通している。本実施形態においては、上記するようにリードフレーム2全体にめっき処理が施されているため、各第1ワイヤボンディング部221および各第2ワイヤボンディング部222は、z1方向を向くめっき面を有している。本実施形態においては、リードフレーム2は、7つの第2ワイヤボンディング部222を有する。第1ワイヤボンディング部221が、「被第1ボンディング部」の一例に相当する。また、第2ワイヤボンディング部222が、「被第2ボンディング部」の一例に相当する。   A first wire 31 (described later) is joined to each of the plurality of first wire bonding portions 221. In the present embodiment, the lead frame 2 has two first wire bonding portions 221. The wire piece 4 is bonded to each of the plurality of second wire bonding portions 222. Each second wire bonding portion 222 is electrically connected to a second wire 32 (described later) through the bonded wire pieces 4. In the present embodiment, since the entire lead frame 2 is plated as described above, each first wire bonding portion 221 and each second wire bonding portion 222 have a plating surface facing the z1 direction. ing. In the present embodiment, the lead frame 2 has seven second wire bonding portions 222. The first wire bonding part 221 corresponds to an example of a “first bonding part”. Further, the second wire bonding part 222 corresponds to an example of “second bonding part”.

複数の端子部23は、電装回路基板と電気的な接続を行う端子である。すなわち、複数の端子部23は、半導体装置A1のコネクタピンとして機能する。複数の端子部23の各々は、樹脂パッケージ5から露出している。複数の端子部23は、y方向に並んでいる。また、複数の端子部23は、樹脂パッケージ5より、x2方向に位置する。各端子部23は、屈曲している。本実施形態においては、リードフレーム2は、9つの端子部23を有する。   The plurality of terminal portions 23 are terminals that are electrically connected to the electrical circuit board. That is, the plurality of terminal portions 23 function as connector pins of the semiconductor device A1. Each of the plurality of terminal portions 23 is exposed from the resin package 5. The plurality of terminal portions 23 are arranged in the y direction. Further, the plurality of terminal portions 23 are located in the x2 direction from the resin package 5. Each terminal portion 23 is bent. In the present embodiment, the lead frame 2 has nine terminal portions 23.

複数の放熱部24はそれぞれ、半導体チップ1にて発生した熱を外部に放出する部分である。各放熱部24は、樹脂パッケージ5から露出している。本実施形態においては、各放熱部24は、各第1ダイボンディング部211に繋がる。複数の放熱部24は、平面視において、y方向に並んでおり、かつ、樹脂パッケージ5よりx1方向に位置する。本実施形態においては、第1半導体チップ11は、パワーチップであるため、発熱量が多い。そこで、複数の放熱部24は主に第1半導体チップ11にて発生した熱を放出するために設けられている。本実施形態においては、リードフレーム2は、2つの放熱部24を有する。なお、複数の放熱部24は、リードフレーム2の一部であってもよいし、リードフレーム2とは異なる部材が接合されたものであってもよい。   Each of the plurality of heat radiating portions 24 is a portion that releases heat generated in the semiconductor chip 1 to the outside. Each heat dissipating part 24 is exposed from the resin package 5. In the present embodiment, each heat radiating part 24 is connected to each first die bonding part 211. The plurality of heat dissipating parts 24 are arranged in the y direction and are located in the x1 direction from the resin package 5 in a plan view. In the present embodiment, since the first semiconductor chip 11 is a power chip, it generates a large amount of heat. Therefore, the plurality of heat radiating portions 24 are provided mainly for releasing heat generated in the first semiconductor chip 11. In the present embodiment, the lead frame 2 has two heat radiating portions 24. The plurality of heat radiating portions 24 may be a part of the lead frame 2 or may be formed by joining members different from the lead frame 2.

リードフレーム2は、複数のリードを含んで構成される。本実施形態においては、半導体装置A1は、リードフレーム2として、互いに離間した9本のリード(第1〜第9リード2A〜2I)を有する。   The lead frame 2 includes a plurality of leads. In the present embodiment, the semiconductor device A1 has nine leads (first to ninth leads 2A to 2I) spaced apart from each other as the lead frame 2.

第1リード2Aは、端子部23、第1ダイボンディング部211、および、放熱部24を有している。第1リード2Aにおいて、これらは繋がっており、一体的に形成されている。第1リード2Aは、図1および図3に示すように、端子部23と第1ダイボンディング部211とを連結する部分において屈曲している。第1リード2Aは、第1半導体チップ11を支持している。   The first lead 2 </ b> A has a terminal part 23, a first die bonding part 211, and a heat radiating part 24. In the first lead 2A, these are connected and formed integrally. As shown in FIGS. 1 and 3, the first lead 2 </ b> A is bent at a portion connecting the terminal portion 23 and the first die bonding portion 211. The first lead 2 </ b> A supports the first semiconductor chip 11.

第2リード2Bは、端子部23および第2ワイヤボンディング部222を有している。第2リード2Bにおいて、これらは繋がっており、一体的に形成されている。第2リード2Bにはワイヤ片4を介して第2ワイヤ32が接合されている。なお、第3リード2C、第5リード2E、第6リード2F、および、第7リード2Gも、第2リード2Bと同様である。   The second lead 2B has a terminal portion 23 and a second wire bonding portion 222. In the second lead 2B, these are connected and formed integrally. A second wire 32 is joined to the second lead 2 </ b> B via a wire piece 4. The third lead 2C, the fifth lead 2E, the sixth lead 2F, and the seventh lead 2G are the same as the second lead 2B.

第4リード2Dは、端子部23、第2ワイヤボンディング部222、および、第2ダイボンディング部212を有している。第4リード2Dにおいて、これらは繋がっており、一体的に形成されている。第4リード2Dは、第2半導体チップ12を支持している。また、第4リード2Dにはワイヤ片4を介して第2ワイヤ32が接合されている。   The fourth lead 2D has a terminal portion 23, a second wire bonding portion 222, and a second die bonding portion 212. In the fourth lead 2D, these are connected and formed integrally. The fourth lead 2D supports the second semiconductor chip 12. A second wire 32 is joined to the fourth lead 2D via a wire piece 4.

第8リード2Hは、端子部23、第1ワイヤボンディング部221、および、第2ワイヤボンディング部222を有している。第8リード2Hにおいて、これらは繋がっており、一体的に形成されている。第8リード2Hには、第1ワイヤ31が接合され、また、ワイヤ片4を介して第2ワイヤ32が接合されている。   The eighth lead 2 </ b> H has a terminal portion 23, a first wire bonding portion 221, and a second wire bonding portion 222. In the eighth lead 2H, these are connected and formed integrally. The first wire 31 is joined to the eighth lead 2H, and the second wire 32 is joined via the wire piece 4.

第9リード2Iは、端子部23、第1ダイボンディング部211、第1ワイヤボンディング部221、および、放熱部24を有している。第9リード2Iにおいて、これらは繋がっており、一体的に形成されている。第9リード2Iは、図1および図3に示すように、端子部23と第1ダイボンディング部211とを連結する部分において屈曲している。第9リード2Iは、第1半導体チップ11を支持している。また、第9リード2Iには、第1ワイヤ31が接合されている。   The ninth lead 2 </ b> I includes a terminal portion 23, a first die bonding portion 211, a first wire bonding portion 221, and a heat dissipation portion 24. In the ninth lead 2I, these are connected and formed integrally. As shown in FIGS. 1 and 3, the ninth lead 2 </ b> I is bent at a portion connecting the terminal portion 23 and the first die bonding portion 211. The ninth lead 2I supports the first semiconductor chip 11. The first wire 31 is joined to the ninth lead 2I.

複数のワイヤ3の各々は、第1半導体チップ11および第2半導体チップ12と、リードフレーム2とを接続するものである。本実施形態においては、複数のワイヤ3は、複数の第1ワイヤ31、複数の第2ワイヤ32、および、複数の第3ワイヤ33を含む。   Each of the plurality of wires 3 connects the first semiconductor chip 11 and the second semiconductor chip 12 to the lead frame 2. In the present embodiment, the plurality of wires 3 include a plurality of first wires 31, a plurality of second wires 32, and a plurality of third wires 33.

複数の第1ワイヤ31の各々は、主成分が第1金属からなる。複数の第2ワイヤ32の各々および複数の第3ワイヤ33の各々は、主成分が第2金属からなる。第1金属は、被接合体としてのリードフレーム2との金属接合において、接合強度が比較的良好なものである。第2金属は、被接合体としてのリードフレーム2との金属接合において、接合強度が比較的に劣るものであり、かつ、第1金属との金属接合において、接合強度が良好なものである。本実施形態においては、リードフレーム2はNiめっきされているので、Niとの金属接合の相性に基づいて、第1金属および第2金属を選定すればよい。このような第1金属としては、主成分がアルミニウムであるものがあり、第2金属としては、主成分が金あるいは銅であるものがある。本実施形態においては、各第1ワイヤ31は、鉄、ケイ素、ニッケルのいずれかが添加されたアルミニウム合金としている。なお、各第1ワイヤ31は、純アルミニウムであってもよい。また、各第2ワイヤ32および各第3ワイヤ33はともに、金としている。   Each of the plurality of first wires 31 is mainly composed of a first metal. Each of the plurality of second wires 32 and each of the plurality of third wires 33 is mainly composed of a second metal. The first metal has a relatively good bonding strength in metal bonding with the lead frame 2 as the bonded body. The second metal has a relatively inferior bonding strength in the metal bonding with the lead frame 2 as an object to be bonded, and has a good bonding strength in the metal bonding with the first metal. In the present embodiment, since the lead frame 2 is Ni-plated, the first metal and the second metal may be selected based on the compatibility of metal bonding with Ni. As such a first metal, there is a metal whose main component is aluminum, and as a second metal, there is a metal whose main component is gold or copper. In the present embodiment, each first wire 31 is an aluminum alloy to which any one of iron, silicon, and nickel is added. Each first wire 31 may be pure aluminum. Each second wire 32 and each third wire 33 are gold.

各第1ワイヤ31は、一端が第1半導体チップ11に接合されており、他端がリードフレーム2に接合されている。なお、各第1ワイヤ31は、後述するウェッジツール6を用いて形成される。本実施形態において、半導体装置A1は、2つの第1ワイヤ31を有する。各第1ワイヤ31は、一対のウェッジ接合部311,312および第1線状部313を含んでいる。   Each first wire 31 has one end bonded to the first semiconductor chip 11 and the other end bonded to the lead frame 2. In addition, each 1st wire 31 is formed using the wedge tool 6 mentioned later. In the present embodiment, the semiconductor device A <b> 1 has two first wires 31. Each first wire 31 includes a pair of wedge joint portions 311 and 312 and a first linear portion 313.

一対のウェッジ接合部311,312はともに、ウェッジツール6によるウェッジボンディングによって形成された部位である。ウェッジ接合部311は、第1半導体チップ11(電極パッド113)に接合されている。ウェッジ接合部312は、リードフレーム2(第1ワイヤボンディング部221)に接合されている。第1線状部313は、ウェッジ接合部311とウェッジ接合部312とを繋ぐ部位である。第1線状部313は、一対のウェッジ接合部311,312からそれぞれ延びている。第1線状部313は、長軸方向に垂直な断面形状が円形であり、その径は300〜400μmである。すなわち、各第1ワイヤ31のワイヤ径は、300〜400μmである。なお、各第1ワイヤ31のワイヤ径は、これに限定されない。本実施形態においては、ウェッジ接合部312が、「第1ボンディング部」の一例に相当する。   The pair of wedge joint portions 311 and 312 are both portions formed by wedge bonding using the wedge tool 6. The wedge bonding part 311 is bonded to the first semiconductor chip 11 (electrode pad 113). The wedge bonding portion 312 is bonded to the lead frame 2 (first wire bonding portion 221). The first linear portion 313 is a portion that connects the wedge joint portion 311 and the wedge joint portion 312. The first linear portion 313 extends from the pair of wedge joint portions 311 and 312, respectively. The first linear portion 313 has a circular cross-sectional shape perpendicular to the major axis direction, and a diameter of 300 to 400 μm. That is, the wire diameter of each first wire 31 is 300 to 400 μm. In addition, the wire diameter of each 1st wire 31 is not limited to this. In the present embodiment, the wedge bonding portion 312 corresponds to an example of a “first bonding portion”.

複数の第2ワイヤ32の各々は、一端がワイヤ片4を介してリードフレーム2(第2ワイヤボンディング部222)に接合されており、他端が第2半導体チップ12(チップ主面121)に接合されている。各第2ワイヤ32は、後述するキャピラリ7を用いて形成される。本実施形態においては、半導体装置A1は、8つの第2ワイヤ32を有している。各第2ワイヤ32は、ボール接合部321、ステッチ接合部322、および、第2線状部323を含んでいる。   Each of the plurality of second wires 32 has one end bonded to the lead frame 2 (second wire bonding portion 222) via the wire piece 4, and the other end connected to the second semiconductor chip 12 (chip main surface 121). It is joined. Each second wire 32 is formed using a capillary 7 described later. In the present embodiment, the semiconductor device A1 has eight second wires 32. Each second wire 32 includes a ball joint portion 321, a stitch joint portion 322, and a second linear portion 323.

ボール接合部321は、キャピラリ7によるボールボンディングによって形成された部位である。ボール接合部321は、ワイヤ片4に接合されている。ステッチ接合部322は、キャピラリ7によるステッチボンディングによって形成された部位である。ステッチ接合部322は、第2半導体チップ12(チップ主面121)に接合されている。第2線状部323は、ボール接合部321とステッチ接合部322とを繋ぐ部位である。第2線状部323は、ボール接合部321およびステッチ接合部322からそれぞれ延びている。本実施形態においては、第2線状部323は、直線状に形成されている。第2線状部323は、長軸方向に垂直な断面形状が円形であり、その径は40〜100μmである。すなわち、各第2ワイヤ32のワイヤ径は、40〜100μmである。なお、各第2ワイヤ32のワイヤ径は、これに限定されない。本実施形態においては、ボール接合部321が、「第2ボンディング部」の一例に相当する。   The ball bonding portion 321 is a portion formed by ball bonding using the capillary 7. The ball joint portion 321 is joined to the wire piece 4. The stitch joint portion 322 is a portion formed by stitch bonding using the capillary 7. The stitch joint portion 322 is joined to the second semiconductor chip 12 (chip main surface 121). The second linear portion 323 is a portion that connects the ball joint portion 321 and the stitch joint portion 322. The second linear portions 323 extend from the ball joint portion 321 and the stitch joint portion 322, respectively. In the present embodiment, the second linear portion 323 is formed in a linear shape. The second linear portion 323 has a circular cross-sectional shape perpendicular to the long axis direction and a diameter of 40 to 100 μm. That is, the wire diameter of each second wire 32 is 40 to 100 μm. In addition, the wire diameter of each 2nd wire 32 is not limited to this. In the present embodiment, the ball bonding portion 321 corresponds to an example of a “second bonding portion”.

複数の第3ワイヤ33の各々は、一端が第1半導体チップ11(チップ主面111)に接合されており、他端が第2半導体チップ12(チップ主面121)に接合されている。各第3ワイヤ33は、後述するキャピラリ7を用いて形成される。本実施形態においては、半導体装置A1は、3つの第3ワイヤ33を有している。各第3ワイヤ33は、ボール接合部331、ステッチ接合部332、および、第3線状部333を含んでいる。   Each of the plurality of third wires 33 has one end bonded to the first semiconductor chip 11 (chip main surface 111) and the other end bonded to the second semiconductor chip 12 (chip main surface 121). Each third wire 33 is formed using a capillary 7 described later. In the present embodiment, the semiconductor device A <b> 1 has three third wires 33. Each third wire 33 includes a ball joint portion 331, a stitch joint portion 332, and a third linear portion 333.

ボール接合部331は、キャピラリ7によるボールボンディングによって形成された部位である。ボール接合部331は、第1半導体チップ11(チップ主面111)に接合されている。ステッチ接合部332は、キャピラリ7によるステッチボンディングによって形成された部位である。ステッチ接合部332は、第2半導体チップ12(チップ主面121)に接合されている。第3線状部333は、ボール接合部331とステッチ接合部332とを繋ぐ部位である。第3線状部333は、ボール接合部331およびステッチ接合部332からそれぞれ延びている。本実施形態においては、第3線状部333は、直線状に形成されている。第3線状部333は、長軸方向に垂直な断面形状が円形であり、その径は40〜100μmである。すなわち、各第3ワイヤ33のワイヤ径は、40〜100μmである。なお、各第3ワイヤ33のワイヤ径は、これに限定されない。   The ball bonding portion 331 is a portion formed by ball bonding using the capillary 7. The ball bonding portion 331 is bonded to the first semiconductor chip 11 (chip main surface 111). The stitch joint portion 332 is a portion formed by stitch bonding using the capillary 7. The stitch joint portion 332 is joined to the second semiconductor chip 12 (chip main surface 121). The third linear portion 333 is a portion that connects the ball joint portion 331 and the stitch joint portion 332. The third linear portion 333 extends from the ball joint portion 331 and the stitch joint portion 332, respectively. In the present embodiment, the third linear portion 333 is formed in a linear shape. The third linear portion 333 has a circular cross-sectional shape perpendicular to the long axis direction and a diameter of 40 to 100 μm. That is, the wire diameter of each third wire 33 is 40 to 100 μm. In addition, the wire diameter of each 3rd wire 33 is not limited to this.

複数のワイヤ片4の各々は、前記複数の第1ワイヤ31と同じ材質である。すなわち、複数のワイヤ片4は、主成分が第1金属である。本実施形態においては、各ワイヤ片4は、鉄、ケイ素、ニッケルのいずれかが添加されたアルミニウム合金である。なお、各第1ワイヤ31が純アルミニウムの場合、各ワイヤ片4も純アルミニウムである。各ワイヤ片4は、細長い形状であり、平面視矩形状をなす。各ワイヤ片4は、第2ワイヤボンディング部222に接合されている。また、複数のワイヤ片4の各々には、z1方向から第2ワイヤ32が接合されている。各ワイヤ片4は、後述するウェッジツール6を用いて形成される。各ワイヤ片4は、上記第1ワイヤ31のウェッジ接合部311と略同じ大きさである。   Each of the plurality of wire pieces 4 is made of the same material as the plurality of first wires 31. That is, the plurality of wire pieces 4 are mainly composed of the first metal. In this embodiment, each wire piece 4 is an aluminum alloy to which any of iron, silicon, and nickel is added. In addition, when each 1st wire 31 is a pure aluminum, each wire piece 4 is also a pure aluminum. Each wire piece 4 has an elongated shape, and has a rectangular shape in plan view. Each wire piece 4 is joined to the second wire bonding part 222. Moreover, the 2nd wire 32 is joined to each of the some wire piece 4 from the z1 direction. Each wire piece 4 is formed using a wedge tool 6 described later. Each wire piece 4 has substantially the same size as the wedge joint 311 of the first wire 31.

樹脂パッケージ5は、複数の半導体チップ1、リードフレーム2の一部、複数のワイヤ3、および、複数のワイヤ片4を覆う。樹脂パッケージ5は、電気絶縁性を有する熱硬化性の合成樹脂である。本実施形態においては、黒色のエポキシ樹脂である。また、樹脂パッケージ5は平面視において矩形状をなす。   The resin package 5 covers the plurality of semiconductor chips 1, a part of the lead frame 2, the plurality of wires 3, and the plurality of wire pieces 4. The resin package 5 is a thermosetting synthetic resin having electrical insulation. In this embodiment, it is a black epoxy resin. Further, the resin package 5 has a rectangular shape in plan view.

次に、本開示の実施形態に係る半導体装置A1の製造方法について、説明する。本実施形態に係る製造方法は、リードフレーム前工程、ダイボンディング工程、ワイヤボンディング工程、樹脂成型工程、および、リードフレーム後工程を有する。半導体装置A1は、上記複数の工程を経て、製造される。本実施形態においては、上記する各工程を上記の順序で行う。   Next, a method for manufacturing the semiconductor device A1 according to the embodiment of the present disclosure will be described. The manufacturing method according to the present embodiment includes a lead frame pre-process, a die bonding process, a wire bonding process, a resin molding process, and a lead frame post-process. The semiconductor device A1 is manufactured through the plurality of steps. In the present embodiment, the steps described above are performed in the order described above.

リードフレーム前工程では、上記構成のリードフレーム2を形成するための下準備を行う。具体的には、リードフレーム前工程において、銅の金属板を用意し、当該銅の金属板を打ち抜き加工する。なお、当該打ち抜き加工は、周知の方法を用いればよい。これにより、図5に示すリードフレーム200が得られる。当該リードフレーム200は、フレーム201とフレーム201に支持された複数のリード(第1〜第9リード2A〜2I)とを含む。第1〜第9リード2A〜2Iには、上記するダイボンディング部21、ワイヤボンディング部22、端子部23、および、放熱部24に相当する部分が形成されている。なお、この段階では、当該リードフレーム200は、板状であり、屈曲していない。   In the lead frame pre-process, preparation for forming the lead frame 2 having the above-described configuration is performed. Specifically, in the lead frame pre-process, a copper metal plate is prepared, and the copper metal plate is punched. The punching process may be performed using a known method. Thereby, the lead frame 200 shown in FIG. 5 is obtained. The lead frame 200 includes a frame 201 and a plurality of leads (first to ninth leads 2A to 2I) supported by the frame 201. The first to ninth leads 2A to 2I are formed with portions corresponding to the die bonding portion 21, the wire bonding portion 22, the terminal portion 23, and the heat dissipation portion 24 described above. At this stage, the lead frame 200 has a plate shape and is not bent.

次に、リードフレーム200に対して折り曲げ加工を施す。当該折り曲げ加工では、複数の第1ダイボンディング部211がz2方向に平行移動するように、リードフレーム200を折り曲げる。これにより、第2ダイボンディング部212に対して、複数の第1ダイボンディング部211がz2方向に位置する。なお、リードフレーム前工程において、打ち抜き加工と折り曲げ加工とを同時に行ってもよい。   Next, the lead frame 200 is bent. In the bending process, the lead frame 200 is bent so that the plurality of first die bonding portions 211 are translated in the z2 direction. Accordingly, the plurality of first die bonding portions 211 are positioned in the z2 direction with respect to the second die bonding portion 212. In the lead frame pre-process, the punching process and the bending process may be performed simultaneously.

その後、めっき処理が施される。本実施形態においては、リードフレーム2の全体にNiめっきする。なお、各第1ワイヤボンディング部221および各第2ワイヤボンディング部222にのみめっき処理を施してもよい。   Thereafter, a plating process is performed. In the present embodiment, the entire lead frame 2 is plated with Ni. Note that only the first wire bonding portions 221 and the second wire bonding portions 222 may be plated.

続いて、ダイボンディング工程では、リードフレーム200のダイボンディング部21に複数の半導体チップ1をダイボンディングする。本実施形態においては、各第1半導体チップ11を各第1ダイボンディング部211に接合層91を介して配置する。これにより、各第1半導体チップ11は、各第1ダイボンディング部211に接合される。また、第2半導体チップ12を第2ダイボンディング部212に接合層(図示略)を介して配置する。これにより、第2半導体チップ12は、第2ダイボンディング部212に接合される。なお、ダイボンディング工程において、複数の半導体チップ1を所定の位置にダイボンディングできれば、その手法は限定されない。当該ダイボンディング工程を行うことで、図6に示すリードフレーム200が得られる。   Subsequently, in the die bonding process, a plurality of semiconductor chips 1 are die bonded to the die bonding portion 21 of the lead frame 200. In the present embodiment, each first semiconductor chip 11 is disposed on each first die bonding portion 211 via a bonding layer 91. Thereby, each first semiconductor chip 11 is bonded to each first die bonding portion 211. Further, the second semiconductor chip 12 is disposed on the second die bonding portion 212 via a bonding layer (not shown). As a result, the second semiconductor chip 12 is bonded to the second die bonding part 212. In the die bonding step, the technique is not limited as long as a plurality of semiconductor chips 1 can be die bonded at predetermined positions. By performing the die bonding process, the lead frame 200 shown in FIG. 6 is obtained.

続いて、ワイヤボンディング工程では、リードフレーム200およびリードフレーム200に接合された複数の半導体チップ1に複数のワイヤ3およびワイヤ片4を接合する。本実施形態においては、ワイヤボンディング工程は、ワイヤ片形成工程、第1ワイヤ形成工程、第2ワイヤ形成工程、および、第3ワイヤ形成工程を含んでおり、この順で行われる。なお、ワイヤ片形成工程と第1ワイヤ形成工程との順序を逆に行ってもよい。また、第2ワイヤ形成工程と第3ワイヤ形成工程との順序を逆に行ってもよい。   Subsequently, in the wire bonding step, the plurality of wires 3 and the wire pieces 4 are bonded to the lead frame 200 and the plurality of semiconductor chips 1 bonded to the lead frame 200. In the present embodiment, the wire bonding step includes a wire piece forming step, a first wire forming step, a second wire forming step, and a third wire forming step, which are performed in this order. Note that the order of the wire piece forming step and the first wire forming step may be reversed. Further, the order of the second wire forming step and the third wire forming step may be reversed.

まず、ワイヤ片形成工程では、ウェッジボンディング装置を用いて、第1配線材301から複数のワイヤ片4を形成する。当該第1配線材301は、主成分が導電性を有する金属である。本実施形態においては、第1配線材301は、主成分がアルミニウムであり、当該アルミニウムに鉄、ケイ素、ニッケルのいずれかが添加されたアルミニウム合金である。また、第1配線材301のワイヤ径は、300〜400μm程度である。図7A−Cは、本実施形態において使用するウェッジボンディング装置のウェッジツール6の一例を示している。ウェッジツール6は、ウェッジ61、ワイヤガイド62、および、カッタ63を有している。その他、これらを支持し、超音波振動を付加するホーン、ホーンを支持する本体、第1配線材301を巻回するワイヤリールなどを備えているが、これらの図示および説明は省略する。図7Aは、ウェッジツール6の全体を示す正面図である。図7Bは、ウェッジ61を示す斜視図である。図7Cは、図7Bに示すVII−VII線に沿う断面図である。   First, in the wire piece forming step, a plurality of wire pieces 4 are formed from the first wiring member 301 using a wedge bonding apparatus. The first wiring member 301 is a metal whose main component is conductive. In the present embodiment, the first wiring member 301 is an aluminum alloy in which the main component is aluminum and any one of iron, silicon, and nickel is added to the aluminum. Moreover, the wire diameter of the 1st wiring material 301 is about 300-400 micrometers. 7A to 7C show an example of the wedge tool 6 of the wedge bonding apparatus used in this embodiment. The wedge tool 6 includes a wedge 61, a wire guide 62, and a cutter 63. In addition, a horn for supporting these components and applying ultrasonic vibration, a main body for supporting the horn, a wire reel for winding the first wiring member 301, and the like are provided, but illustration and description thereof are omitted. FIG. 7A is a front view showing the entire wedge tool 6. FIG. 7B is a perspective view showing the wedge 61. FIG. 7C is a cross-sectional view taken along line VII-VII shown in FIG. 7B.

ウェッジ61は、第1配線材301を押し付けるとともに、超音波振動によって接合対象に第1配線材301を接合するものである。ウェッジ61は、たとえばタングステンカーバイドからなる。図7A−Cに示すように、ウェッジ61には、ガイド溝611が形成されている。ガイド溝611は、ウェッジ61の下端に設けられている。本実施形態においては、図7Cに示すように、ガイド溝611の断面形状はV字状である。ワイヤガイド62は、ウェッジ61に対して固定されており、上記ワイヤリールに巻回された第1配線材301をウェッジ61へと導くためのものである。カッタ63は、第1配線材301を切断するためのものである。カッタ63はウェッジ61に隣接して配置されている。ワイヤガイド62とカッタ63とは、ウェッジ61を挟んで反対側に配置されている。   The wedge 61 presses the first wiring member 301 and joins the first wiring member 301 to the joining target by ultrasonic vibration. The wedge 61 is made of, for example, tungsten carbide. As shown in FIGS. 7A to 7C, a guide groove 611 is formed in the wedge 61. The guide groove 611 is provided at the lower end of the wedge 61. In the present embodiment, as shown in FIG. 7C, the cross-sectional shape of the guide groove 611 is V-shaped. The wire guide 62 is fixed to the wedge 61, and guides the first wiring member 301 wound around the wire reel to the wedge 61. The cutter 63 is for cutting the first wiring member 301. The cutter 63 is disposed adjacent to the wedge 61. The wire guide 62 and the cutter 63 are disposed on the opposite sides with the wedge 61 in between.

図8A−Cおよび図9A−Bは、上記のように構成されたウェッジツール6を用いて、ワイヤ片4を形成する様子を示している。図8A−Cは、ウェッジツール6の正面図である。図9A−Bは、ウェッジ61の先端において、第1配線材301が延びる方向(ワイヤ片4の長手方向)から見た断面図である。図9Aは、図8Aに示す時点における第1配線材301の断面図である。図9Bは、図8Cに示す時点におけるワイヤ片4の断面図である。   8A-C and FIGS. 9A-B show how the wire piece 4 is formed using the wedge tool 6 configured as described above. 8A to 8C are front views of the wedge tool 6. 9A and 9B are cross-sectional views as viewed from the direction in which the first wiring member 301 extends (the longitudinal direction of the wire piece 4) at the tip of the wedge 61. FIG. FIG. 9A is a cross-sectional view of the first wiring member 301 at the time shown in FIG. 8A. FIG. 9B is a cross-sectional view of the wire piece 4 at the time shown in FIG. 8C.

まず、図7Aに示すように、あらかじめウェッジボンディング可能な状態とされたウェッジツール6のウェッジ61の先端を第2ワイヤボンディング部222の直上に位置させる。そして、ウェッジ61の先端を第2ワイヤボンディング部222に向かわせる。このとき、第1配線材301の先端部分は、ガイド溝611に嵌っている。   First, as shown in FIG. 7A, the tip of the wedge 61 of the wedge tool 6 that is in a state in which wedge bonding is possible in advance is positioned immediately above the second wire bonding portion 222. Then, the tip of the wedge 61 is directed toward the second wire bonding part 222. At this time, the tip portion of the first wiring member 301 is fitted in the guide groove 611.

次いで、図8Aに示すように、ウェッジツール6を用いてウェッジボンディングを行う。具体的には、ウェッジ61を第2ワイヤボンディング部222に押し付けつつ、超音波振動を付加する。このとき、図9Aに示すように、第2ワイヤボンディング部222への第1配線材301の押し付けによって当接面412が形成される。当該当接面412は、断面が円弧上の外周面413から第1配線材301の中心軸Ox側に退避した面となる。本実施形態においては、第2ワイヤボンディング部222の表面が平坦であるため、当接面412は平坦となっている。また、第2ワイヤボンディング部222への第1配線材301の押し付けの際、2つの被押圧面411が形成される。各被押圧面411は、ガイド溝611の内面611aに押し付けられた部分である。各被押圧面411は、断面が円弧状の外周面413から第1配線材301の中心軸Ox側に退避した面となる。当該各被押圧面411は、外観上において、ウェッジツール6による押圧痕43としてあらわれる。そして、超音波振動によりさらに第1配線材301の先端部分が押しつぶされる。これにより、第1配線材301の先端部分と第2ワイヤボンディング部222とが超音波溶接される。   Next, as shown in FIG. 8A, wedge bonding is performed using the wedge tool 6. Specifically, ultrasonic vibration is applied while pressing the wedge 61 against the second wire bonding portion 222. At this time, as shown in FIG. 9A, the contact surface 412 is formed by pressing the first wiring member 301 against the second wire bonding portion 222. The contact surface 412 is a surface with a cross section retracted from the outer peripheral surface 413 on the circular arc toward the central axis Ox side of the first wiring member 301. In the present embodiment, since the surface of the second wire bonding part 222 is flat, the contact surface 412 is flat. In addition, two pressed surfaces 411 are formed when the first wiring member 301 is pressed against the second wire bonding part 222. Each pressed surface 411 is a portion pressed against the inner surface 611 a of the guide groove 611. Each pressed surface 411 is a surface that is retracted from the outer peripheral surface 413 having an arcuate cross section to the central axis Ox side of the first wiring member 301. Each of the pressed surfaces 411 appears as pressing marks 43 by the wedge tool 6 on the appearance. Then, the tip portion of the first wiring member 301 is further crushed by the ultrasonic vibration. Thereby, the front-end | tip part of the 1st wiring material 301 and the 2nd wire bonding part 222 are ultrasonic-welded.

次いで、ウェッジツール6を図左方(図8Aの黒色矢印参照)に移動させる。この移動により、図8Bに示すように、カッタ63は、当接面412の図左方の端と、第2ワイヤボンディング部222の図左方の端との間に位置する。次いで、図8Bに示すように、カッタ63を下降させ(図8Bの黒色矢印参照)、当該カッタ63の下降により第1配線材301に切れ目が付けられる。カッタ63の下降量は、カッタ63が第1配線材301を完全に切断してしまわない程度に設定されている。この後は、図8Cに示すように、ウェッジ61とともに第1配線材301を第2ワイヤボンディング部222から離間させる。これにより、切れ目がつけられた第1配線材301は切断され、ワイヤ片4が形成される。このように形成されたワイヤ片4は、図9Bが示すように、その断面形状において、上記被押圧面411、上記当接面412、および、上記外周面413を有するやまなりの形状となる。さらに、ワイヤ片4は、断面形状において最もz1方向に位置する部分が長手方向に連続する。すなわち、ワイヤ片4は、長手方向に尾根が連続した形状となる。また、ワイヤ片4は、外観上、被押圧面411が上記押圧痕43(ウェッジ押圧痕)としてあらわれる。そして、第1配線材301を切断したことで、ワイヤ片4の長手方向の一方の端縁に破断面42が形成される。このような工程を経ることにより、ワイヤ片形成工程が行われる。なお、ワイヤ片4は、第1配線材301から形成されているため、ワイヤ片4のワイヤ径(断面寸法)は、ウェッジ61により多少押しつぶされているものの、第1配線材301のワイヤ径(300〜400μm)と略同じである。   Next, the wedge tool 6 is moved to the left in the figure (see the black arrow in FIG. 8A). Due to this movement, as shown in FIG. 8B, the cutter 63 is positioned between the left end of the contact surface 412 in the drawing and the left end of the second wire bonding portion 222 in the drawing. Next, as shown in FIG. 8B, the cutter 63 is lowered (see the black arrow in FIG. 8B), and the first wiring member 301 is cut by the lowering of the cutter 63. The descending amount of the cutter 63 is set to such an extent that the cutter 63 does not completely cut the first wiring member 301. Thereafter, as shown in FIG. 8C, the first wiring member 301 is separated from the second wire bonding portion 222 together with the wedge 61. Thereby, the cut | disconnected 1st wiring material 301 is cut | disconnected and the wire piece 4 is formed. As shown in FIG. 9B, the wire piece 4 formed in this manner has an irregular shape having the pressed surface 411, the contact surface 412, and the outer peripheral surface 413 in its cross-sectional shape. Furthermore, as for the wire piece 4, the part most located in z1 direction in a cross-sectional shape continues in a longitudinal direction. That is, the wire piece 4 has a shape in which the ridges are continuous in the longitudinal direction. In addition, the pressed surface 411 of the wire piece 4 appears as the pressing mark 43 (wedge pressing mark) in appearance. And the torn surface 42 is formed in one edge of the longitudinal direction of the wire piece 4 by cut | disconnecting the 1st wiring material 301. FIG. A wire piece formation process is performed through such a process. Since the wire piece 4 is formed of the first wiring member 301, the wire diameter (cross-sectional dimension) of the wire piece 4 is slightly crushed by the wedge 61, but the wire diameter of the first wiring member 301 ( 300 to 400 μm).

続いて、第1ワイヤ形成工程では、上記ウェッジボンディング装置を用いて、複数の第1ワイヤ31を形成する。すなわち、第1ワイヤ形成工程は、ワイヤ片形成工程と同じウェッジツール6が用いられる。   Subsequently, in the first wire forming step, the plurality of first wires 31 are formed using the wedge bonding apparatus. That is, the first wire forming process uses the same wedge tool 6 as the wire piece forming process.

第1ワイヤ形成工程においては、上記ワイヤ片形成工程のウェッジボンディング(図8A参照)と同様に、ウェッジツール6を用いて、第1配線材301を、まず第1半導体チップ11(電極パッド113)にウェッジボンディングする。具体的には、ガイド溝611に第1配線材301が嵌った状態のウェッジ61を、第1半導体チップ11(電極パッド113)に押し付けつつ、超音波振動を付加する。これにより、第1配線材301の先端部分と電極パッド113とが超音波溶接される。この溶接された部分が第1ワイヤ31のウェッジ接合部311となる。   In the first wire forming step, the first wiring material 301 is firstly bonded to the first semiconductor chip 11 (electrode pad 113) using the wedge tool 6 in the same manner as the wedge bonding (see FIG. 8A) in the wire piece forming step. Wedge bonding. Specifically, ultrasonic vibration is applied while pressing the wedge 61 with the first wiring member 301 fitted in the guide groove 611 against the first semiconductor chip 11 (electrode pad 113). Thereby, the front-end | tip part of the 1st wiring material 301 and the electrode pad 113 are ultrasonically welded. This welded portion becomes the wedge joint 311 of the first wire 31.

次いで、上記ワイヤ片形成工程と異なり、第1配線材301を切断せず、第1配線材301を引き出しながら、ウェッジツール6を移動させる(ルーピング)。これにより、第1ワイヤ31の第1線状部313が形成される。このルーピングによって、第1ワイヤボンディング部221の直上にウェッジ61を位置させる。   Next, unlike the wire piece forming step, the wedge tool 6 is moved (looping) while pulling out the first wiring member 301 without cutting the first wiring member 301. Thereby, the first linear portion 313 of the first wire 31 is formed. By this looping, the wedge 61 is positioned immediately above the first wire bonding portion 221.

次いで、ウェッジツール6を用いて、第1配線材301を第1ワイヤボンディング部221にウェッジボンディングする。具体的には、ウェッジ61の先端を第1ワイヤボンディング部221に向かわせ、ウェッジ61を第1ワイヤボンディング部221に押し付けつつ、超音波振動を付加する。これにより、第1配線材301と第1ワイヤボンディング部221とが超音波溶接される。この溶接された部分が第1ワイヤ31のウェッジ接合部312となる。なお、ウェッジ接合部312の形状は、ウェッジ接合部311の形状と略同じである。その後は、上記ワイヤ片形成工程と同様に、図8Bおよび図8Cに示すように、第1配線材301を切断して、第1ワイヤ31が形成される。   Next, the first wiring member 301 is wedge bonded to the first wire bonding portion 221 using the wedge tool 6. Specifically, the tip of the wedge 61 is directed toward the first wire bonding portion 221, and ultrasonic vibration is applied while pressing the wedge 61 against the first wire bonding portion 221. Thereby, the 1st wiring material 301 and the 1st wire bonding part 221 are ultrasonic-welded. This welded portion becomes the wedge joint portion 312 of the first wire 31. The shape of the wedge joint 312 is substantially the same as the shape of the wedge joint 311. After that, as in the wire piece forming step, as shown in FIGS. 8B and 8C, the first wiring member 301 is cut to form the first wire 31.

このような工程を経て、第1ワイヤ形成工程が行われる。なお、第1ワイヤ形成工程において、第1配線材301を、まず第1ワイヤボンディング部221に対してウェッジボンディングし、ルーピングした後に電極パッド113に対してウェッジボンディングしてもよい。   Through such a process, the first wire forming process is performed. In the first wire forming step, the first wiring member 301 may be first wedge-bonded to the first wire bonding portion 221, looped, and then wedge-bonded to the electrode pad 113.

上記ワイヤ片形成工程を、複数回(必要なワイヤ片4の数と同数)行い、その後、第1ワイヤ形成工程を、複数回(必要な第1ワイヤ31の数と同数)行うことで、図10に示すリードフレーム200が得られる。   The wire piece forming step is performed a plurality of times (the same number as the required number of wire pieces 4), and then the first wire forming step is performed a plurality of times (the same number as the required number of first wires 31). 10 is obtained.

続いて、第2ワイヤ形成工程では、ボールボンディング装置を用いて、第2配線材302から複数の第2ワイヤ32を形成する。当該第2配線材302は、主成分が導電性を有する金属であり、上記第1配線材301とは異なる金属である。本実施形態においては、第2配線材302は、主成分が金である。また、第2配線材302のワイヤ径は、40〜100μm程度である。上記ボールボンディング装置は、キャピラリ7を有している。   Subsequently, in the second wire forming step, a plurality of second wires 32 are formed from the second wiring member 302 using a ball bonding apparatus. The second wiring member 302 is a metal whose main component is conductive, and is a metal different from the first wiring member 301. In the present embodiment, the second wiring material 302 is mainly composed of gold. Moreover, the wire diameter of the 2nd wiring material 302 is about 40-100 micrometers. The ball bonding apparatus has a capillary 7.

図11は、キャピラリ7を用いて第2ワイヤ32を形成する様子を示している。   FIG. 11 shows how the second wire 32 is formed using the capillary 7.

まず、キャピラリ7を用いて第2配線材302をワイヤ片4に対してボールボンディングする。具体的には、キャピラリ7の先端から第2配線材302を突出させて、突出させた第2配線材302の先端部分を溶解させる。これにより、溶融ボール71が形成される。その後、当該溶融ボール71をワイヤ片4に押し付ける。そして、溶融ボール71をワイヤ片4に押し付けつつ、超音波振動を付加し、ボール状の第2配線材302がワイヤ片4に接合する。これにより、第2ワイヤ32のボール接合部321が形成される。なお、当該ボールボンディングにおいて、超音波振動を付加するとき、ワイヤ片4の長手方向に振動させるとよい。この超音波振動により、ワイヤ片4は、図4に示すように、振動が加えられた方向において、第2ワイヤ32(ボール接合部321)が接合された部分の両端がz1方向に突出する。   First, the second wiring member 302 is ball bonded to the wire piece 4 using the capillary 7. Specifically, the second wiring member 302 is protruded from the tip end of the capillary 7 and the protruding tip portion of the second wiring member 302 is dissolved. Thereby, the molten ball 71 is formed. Thereafter, the molten ball 71 is pressed against the wire piece 4. Then, ultrasonic vibration is applied while the molten ball 71 is pressed against the wire piece 4, and the ball-shaped second wiring member 302 is joined to the wire piece 4. Thereby, the ball joint portion 321 of the second wire 32 is formed. In addition, in the said ball bonding, when applying ultrasonic vibration, it is good to vibrate in the longitudinal direction of the wire piece 4. With this ultrasonic vibration, as shown in FIG. 4, the wire piece 4 protrudes in the z1 direction at both ends of the portion where the second wire 32 (ball bonding portion 321) is bonded in the direction in which the vibration is applied.

次いで、キャピラリ7から第2配線材302を引き出しつつ、キャピラリ7を移動させる(ルーピング)。これにより、第2ワイヤ32の第2線状部323が形成される。このルーピングで、第2半導体チップ12のチップ主面121の接合位置の直上にキャピラリ7を位置させる。本実施形態においては、ワイヤ片4から第2半導体チップ12まで直線的に移動させている。   Next, the capillary 7 is moved (looping) while pulling out the second wiring member 302 from the capillary 7. Thereby, the second linear portion 323 of the second wire 32 is formed. With this looping, the capillary 7 is positioned immediately above the bonding position of the chip main surface 121 of the second semiconductor chip 12. In the present embodiment, the wire piece 4 is linearly moved from the second semiconductor chip 12.

次いで、キャピラリ7を用いて第2配線材302を第2半導体チップ12に対してステッチボンディングする。具体的には、キャピラリ7をチップ主面121に向かわせ、第2配線材302をチップ主面121に押し付けつつ、超音波振動を付加する。これにより、第2配線材302がチップ主面121に接合し、第2ワイヤ32のステッチ接合部322が形成される。そして、キャピラリ7が第2配線材302を保持しつつ、キャピラリ7を上昇させる。これにより、第2配線材302が切断され、第2ワイヤ32が形成される。なお、第2半導体チップ12に対して、第2配線材302(第2ワイヤ32)をステッチボンディングするとき、当該ステッチボンディング時の押圧力や超音波振動などにより、第2半導体チップ12が損傷する可能性がある。このような損傷を抑制するためには、たとえば、第2配線材302を用いて、第2半導体チップ12上にバンプを形成してから、第2ワイヤ32を接合するとよい。   Next, the second wiring member 302 is stitch bonded to the second semiconductor chip 12 using the capillary 7. Specifically, the ultrasonic vibration is applied while the capillary 7 is directed toward the chip main surface 121 and the second wiring member 302 is pressed against the chip main surface 121. As a result, the second wiring member 302 is bonded to the chip main surface 121, and the stitch bonding portion 322 of the second wire 32 is formed. Then, the capillary 7 is raised while holding the second wiring member 302. Thereby, the 2nd wiring material 302 is cut | disconnected and the 2nd wire 32 is formed. When the second wiring member 302 (second wire 32) is stitch bonded to the second semiconductor chip 12, the second semiconductor chip 12 is damaged by a pressing force or ultrasonic vibration during the stitch bonding. there is a possibility. In order to suppress such damage, for example, the second wire 32 may be bonded after forming bumps on the second semiconductor chip 12 using the second wiring member 302.

続いて、第3ワイヤ形成工程では、第2ワイヤ形成工程と同様に、ボールボンディング装置を用いて、第2配線材302から複数の第3ワイヤ33を形成する。すなわち、第3ワイヤ33も、上記キャピラリ7を用いて形成される。第3ワイヤ33の場合、第1半導体チップ11(チップ主面111)に第2配線材302をボールボンディングする。これにより、ボール接合部331が形成される。その後、ルーピングし、第3線状部333を形成する。本実施形態においては、第1半導体チップ11から第2半導体チップ12まで直線的に移動させている。そして、第2半導体チップ12(チップ主面121)に第2配線材302をステッチボンディングする。これにより、ステッチ接合部332が形成される。そして、キャピラリ7が第2配線材302を保持しつつ、キャピラリ7を上昇させる。これにより、第2配線材302が切断され、第3ワイヤ33が形成される。   Subsequently, in the third wire forming step, a plurality of third wires 33 are formed from the second wiring member 302 using a ball bonding apparatus, as in the second wire forming step. That is, the third wire 33 is also formed using the capillary 7. In the case of the third wire 33, the second wiring member 302 is ball bonded to the first semiconductor chip 11 (chip main surface 111). Thereby, the ball joint portion 331 is formed. Thereafter, looping is performed to form the third linear portion 333. In the present embodiment, the first semiconductor chip 11 is linearly moved from the second semiconductor chip 12. Then, the second wiring material 302 is stitch bonded to the second semiconductor chip 12 (chip main surface 121). As a result, the stitch joint 332 is formed. Then, the capillary 7 is raised while holding the second wiring member 302. Thereby, the 2nd wiring material 302 is cut | disconnected and the 3rd wire 33 is formed.

上記のような工程を経て、第2ワイヤ形成工程および第3ワイヤ形成工程が行われる。そして、上記第2ワイヤ形成工程を、複数回(必要な第2ワイヤ32の数と同数)行い、また、第3ワイヤ形成工程を複数回(必要な第3ワイヤ33の数と同数)行うことで、図12に示すリードフレーム200が得られる。すなわち、図12は、ワイヤボンディング工程後のリードフレーム200の状況を示している。   A 2nd wire formation process and a 3rd wire formation process are performed through the above processes. Then, the second wire forming step is performed a plurality of times (the same number as the number of necessary second wires 32), and the third wire forming step is performed a plurality of times (the same number as the number of necessary third wires 33). Thus, the lead frame 200 shown in FIG. 12 is obtained. That is, FIG. 12 shows the state of the lead frame 200 after the wire bonding process.

また、上記ワイヤ片形成工程および上記第2ワイヤ形成工程を経ることで、第2ワイヤボンディング部222、ワイヤ片4、第2ワイヤ32によって、図13A−Cおよび図14に示すワイヤボンディング構造が形成される。図13A−Cは、ワイヤ片4の長手方向に垂直な平面による各種断面図である。図14は、第2ワイヤ形成工程後のワイヤ片4をz1方向から見た図(平面図)である。なお、図14においては、ワイヤ片4の断面が後述する図13Aであるときを示している。   13A-C and FIG. 14 are formed by the second wire bonding portion 222, the wire piece 4, and the second wire 32 through the wire piece forming step and the second wire forming step. Is done. 13A to 13C are various cross-sectional views taken along a plane perpendicular to the longitudinal direction of the wire piece 4. FIG. 14 is a view (plan view) of the wire piece 4 after the second wire forming step as seen from the z1 direction. In FIG. 14, the wire piece 4 has a cross section shown in FIG. 13A described later.

図13A−Cに示すワイヤボンディング構造は、第2ワイヤ32のボールボンディング時における押圧力や環境温度、第2ワイヤ32とワイヤ片4との相対的な硬さなど各種条件によって、図13A〜図13Cに示す断面形状のいずれかとなる。なお、理解の便宜上、図13A〜図13Cにおいて、第2ワイヤ32が接合される前のワイヤ片4(図9B参照)を点線で示している。   The wire bonding structure shown in FIGS. 13A to 13C depends on various conditions such as the pressing force and the environmental temperature during ball bonding of the second wire 32, and the relative hardness between the second wire 32 and the wire piece 4. It becomes one of the cross-sectional shapes shown in 13C. For convenience of understanding, in FIGS. 13A to 13C, the wire piece 4 (see FIG. 9B) before the second wire 32 is joined is indicated by a dotted line.

図13Aおよび図14は、第2ワイヤ32によってワイヤ片4が押しつぶされた場合のワイヤボンディング構造を示している。この場合、ワイヤ片4は、図13Aに示すように、第2ワイヤ32が形成される前のワイヤ片4と比較して、その上面がくぼみ、第2ワイヤ32(ボール接合部321)の一部を包み込むような形状となっている。また、当該くぼんだ部分の両端が突出している。また、ボール接合部321は、溶融ボール71の状態であるときと比較して、ワイヤ片4によって下面の湾曲度合い(曲率)が緩やかになっている。さらに、ワイヤ片4は、図14に示すように、被押圧面411の一部が、ボール接合部321によって押しつぶされて、変形している。なお、図4においては、当該図13Aに示すワイヤボンディング構造の場合を示している。図13Bは、第2ワイヤ32とワイヤ片4とが互いに押しつぶし合った場合のワイヤボンディング構造を示している。この場合、図13Bに示すように、第2ワイヤ32(ボール接合部321)の下面とワイヤ片4の上面とが略同等に押しつぶされ、ボール接合部321の下面もワイヤ片4の上面も平坦になっている。図13Cは、ワイヤ片4が変形しなかった場合のワイヤボンディング構造を示している。この場合、図13Cに示すように、第2ワイヤ32(ボール接合部321)の下面がワイヤ片4の上面の形状に沿って湾曲している。さらに、図13A〜図13Cの各図において、第2ワイヤ32は、ワイヤ片4上に形成されており、第2ワイヤ32は、第2ワイヤボンディング部222から離間している。なお、図13A〜図13Cに示すワイヤボンディング構造は、同図に示したものに限定されるものではなく、定性的にそのような形状であればよい。   FIGS. 13A and 14 show a wire bonding structure when the wire piece 4 is crushed by the second wire 32. In this case, as shown in FIG. 13A, the wire piece 4 has a recessed upper surface compared to the wire piece 4 before the second wire 32 is formed, and is one of the second wire 32 (ball joint portion 321). It is shaped to wrap the part. Moreover, the both ends of the said recessed part protrude. Further, the degree of curvature (curvature) of the lower surface of the ball bonding portion 321 is moderated by the wire piece 4 as compared with the case of the molten ball 71. Further, as shown in FIG. 14, the wire piece 4 is deformed by a part of the pressed surface 411 being crushed by the ball joint portion 321. FIG. 4 shows the case of the wire bonding structure shown in FIG. 13A. FIG. 13B shows a wire bonding structure when the second wire 32 and the wire piece 4 are crushed together. In this case, as shown in FIG. 13B, the lower surface of the second wire 32 (ball bonding portion 321) and the upper surface of the wire piece 4 are crushed substantially equally, and the lower surface of the ball bonding portion 321 and the upper surface of the wire piece 4 are flat. It has become. FIG. 13C shows a wire bonding structure when the wire piece 4 is not deformed. In this case, as shown in FIG. 13C, the lower surface of the second wire 32 (ball bonding portion 321) is curved along the shape of the upper surface of the wire piece 4. Further, in each of FIGS. 13A to 13C, the second wire 32 is formed on the wire piece 4, and the second wire 32 is separated from the second wire bonding portion 222. Note that the wire bonding structure shown in FIGS. 13A to 13C is not limited to that shown in FIG.

樹脂成型工程では、樹脂パッケージ5を形成する。本実施形態においては、モールド成型により形成する。樹脂成型工程においては、上記ワイヤボンディング工程後のリードフレーム200(図12参照)を金型(図示略)により押さえつけ、当該金型のキャビティ内に樹脂材を注入する。そして、当該樹脂材を硬化させて、樹脂パッケージ5を形成する。   In the resin molding process, the resin package 5 is formed. In the present embodiment, it is formed by molding. In the resin molding process, the lead frame 200 (see FIG. 12) after the wire bonding process is pressed by a mold (not shown), and a resin material is injected into the cavity of the mold. Then, the resin material is cured to form the resin package 5.

リードフレーム後工程では、樹脂成型工程後のリードフレーム200を図1〜図3に示す半導体装置A1にするための処理が行われる。そのため、リードフレーム後工程では、切断加工(切り抜き加工)および折り曲げ加工が行われる。切断加工においては、図12に示す切断線CL(点線)で切断するなどして、第1〜第9リード2A〜2Iとフレーム201とが連結された部分を取り除く。そして、折り曲げ加工において、第1〜第9リード2A〜2Iのうち、樹脂パッケージ5から突出した部分(端子部23)に対して、x2方向の先端部分がz2方向に平行移動するように折り曲げる。これにより、複数の端子部23が屈曲した形状をなす。   In the lead frame post-process, a process for making the lead frame 200 after the resin molding process into the semiconductor device A1 shown in FIGS. 1 to 3 is performed. For this reason, in the lead frame post-process, cutting (cut-out) and bending are performed. In the cutting process, a portion where the first to ninth leads 2A to 2I and the frame 201 are connected is removed by cutting along a cutting line CL (dotted line) shown in FIG. Then, in the bending process, the portion of the first to ninth leads 2A to 2I protruding from the resin package 5 (terminal portion 23) is bent so that the tip portion in the x2 direction is translated in the z2 direction. Thereby, the some terminal part 23 makes the shape bent.

以上に示す各工程を順に行うことで、図1〜図4に示す半導体装置A1を製造できる。   The semiconductor device A1 shown in FIGS. 1 to 4 can be manufactured by sequentially performing the steps shown above.

本実施形態のリードフレーム2は、その全体がNiめっきされている。そのため、主成分が金である第2ワイヤ32と、Niめっきされた第2ワイヤボンディング部222とを直接接合した場合、接合強度が低下しやすい。本実施形態によれば、第2ワイヤ32(ボール接合部321)は、ワイヤ片4を介して、第2ワイヤボンディング部222と接合されている。ワイヤ片4は、主成分が第1ワイヤ31と同一のアルミニウムである。このため、第2ワイヤ32とワイヤ片4との接合強度は、第2ワイヤ32を第2ワイヤボンディング部222に直接接合した場合の接合強度よりも強い。したがって、単一種類のNiによってめっきされたリードフレーム2に、異なる種類の金属からなる第1ワイヤ31および第2ワイヤ32を接合する場合に、第1ワイヤ31(ウェッジ接合部312)の接合強度と、第2ワイヤ32(ボール接合部321)の接合強度とのばらつきを抑制することができる。また、リードフレーム2に複数種類のめっきを施す必要が無いため、半導体装置A1の製造効率が低下することを回避することができる。   The lead frame 2 of the present embodiment is entirely plated with Ni. Therefore, when the second wire 32 whose main component is gold and the second wire bonding part 222 plated with Ni are directly bonded, the bonding strength tends to decrease. According to the present embodiment, the second wire 32 (ball bonding portion 321) is bonded to the second wire bonding portion 222 via the wire piece 4. The wire piece 4 is mainly composed of the same aluminum as the first wire 31. For this reason, the bonding strength between the second wire 32 and the wire piece 4 is stronger than the bonding strength when the second wire 32 is directly bonded to the second wire bonding portion 222. Therefore, when the first wire 31 and the second wire 32 made of different types of metal are bonded to the lead frame 2 plated with a single type of Ni, the bonding strength of the first wire 31 (wedge bonding portion 312). And variations in the bonding strength of the second wire 32 (ball bonding portion 321) can be suppressed. In addition, since it is not necessary to apply a plurality of types of plating to the lead frame 2, it is possible to avoid a decrease in the manufacturing efficiency of the semiconductor device A1.

本実施形態によれば、ワイヤ片4および第1ワイヤ31をともにリードフレーム2にウェッジボンディングし、かつ、ワイヤ片4および第1ワイヤ31を同じ第1配線材301から形成した。したがって、ワイヤ形成工程と第1ワイヤ片形成工程を同じウェッジボンディング装置(ウェッジツール6)を用いることができる。すなわち、新たなボンディング装置を用いたり、ワイヤボンディングに用いる配線材を変えたりするなど、製造上の煩雑さを低減することができる。   According to this embodiment, the wire piece 4 and the first wire 31 are both wedge-bonded to the lead frame 2, and the wire piece 4 and the first wire 31 are formed from the same first wiring member 301. Therefore, the same wedge bonding apparatus (wedge tool 6) can be used for the wire forming step and the first wire piece forming step. That is, it is possible to reduce manufacturing complexity such as using a new bonding apparatus or changing a wiring material used for wire bonding.

本実施形態によれば、ワイヤ片4の断面寸法はおよそ300〜400μmであり、第2ワイヤ32のワイヤ径は40〜100μmである。すなわち、ワイヤ片4の断面寸法は、第2ワイヤ32のワイヤ径より大きい。したがって、第2ワイヤ32をワイヤ片4上に確実にボールボンディングすることができる。すなわち、第2ワイヤ32のボール接合部321をワイヤ片4上に形成することができる。   According to this embodiment, the cross-sectional dimension of the wire piece 4 is approximately 300 to 400 μm, and the wire diameter of the second wire 32 is 40 to 100 μm. That is, the cross-sectional dimension of the wire piece 4 is larger than the wire diameter of the second wire 32. Therefore, the second wire 32 can be securely bonded to the wire piece 4. That is, the ball joint portion 321 of the second wire 32 can be formed on the wire piece 4.

次に、本実施形態に係る半導体装置A1およびその製造方法についての各種変形例について説明する。   Next, various modifications of the semiconductor device A1 and the manufacturing method thereof according to the present embodiment will be described.

本実施形態において、第1金属(第1ワイヤ31およびワイヤ片4)は主成分がアルミニウムであり、第2金属(第2ワイヤ32)は主成分が金である場合を説明したが、これに限定されない。被接合体としてのリードフレーム2(の表層)との金属接合の相性によって、適宜変更すればよい。具体的には、リードフレーム2と第1金属と第2金属との組み合わせが以下の条件となるようにすればよい。すなわち、第1金属とリードフレーム2との接合強度が第2金属とリードフレーム2とを直接接合した場合の接合強度よりも高く、かつ、第1金属と第2金属との接合強度が第2金属とリードフレーム2とを直接接合した場合の接合強度よりも高くなることを条件とする。たとえば、上記実施形態において、第2ワイヤ32として、主成分が金である金属の代わりに主成分が銅である金属を用いてもよい。また、上記実施形態において、リードフレーム2にNiめっきを施さず、リードフレーム2の表層が銅であってもよい。ただし、リードフレーム2にNiめっきを施さない場合、自然酸化などの劣化を考慮して、樹脂パッケージ5から露出する部分においては、劣化保護のためにめっき処理しておくとよい。このような場合であっても、上記効果を奏することができる。   In the present embodiment, the case where the first metal (first wire 31 and wire piece 4) is mainly composed of aluminum and the second metal (second wire 32) is composed mainly of gold has been described. It is not limited. What is necessary is just to change suitably by the compatibility of metal joining with the lead frame 2 (surface layer) as a to-be-joined body. Specifically, the combination of the lead frame 2, the first metal, and the second metal may be set to satisfy the following conditions. That is, the bonding strength between the first metal and the lead frame 2 is higher than the bonding strength when the second metal and the lead frame 2 are directly bonded, and the bonding strength between the first metal and the second metal is the second. The condition is that the bonding strength is higher than when the metal and the lead frame 2 are directly bonded. For example, in the above-described embodiment, a metal whose main component is copper may be used as the second wire 32 instead of a metal whose main component is gold. In the above embodiment, the lead frame 2 may not be plated with Ni, and the surface layer of the lead frame 2 may be copper. However, when the lead frame 2 is not subjected to Ni plating, the portion exposed from the resin package 5 is preferably plated for protection against deterioration in consideration of deterioration such as natural oxidation. Even in such a case, the above-described effects can be achieved.

上記実施形態においては、第2ワイヤ形成工程において、第2配線材302(第2ワイヤ32)を、ワイヤ片4に対してボールボンディングし、第2半導体チップ12(チップ主面121)に対してステッチボンディングして、第2ワイヤ32を形成した場合を説明したが、反対にしてもよい。すなわち、第2配線材302(第2ワイヤ32)を、第2半導体チップ12(チップ主面121)に対してボールボンディングし、ワイヤ片4に対してステッチボンディングして、第2ワイヤ32を形成してもよい。この場合、第2ワイヤ32において、ボール接合部321が第2半導体チップ12に接合され、ステッチ接合部322がワイヤ片4に接合される。よって、当該変形例においては、ステッチ接合部322が、「第2ボンディング部」の一例に相当する。   In the above embodiment, in the second wire forming step, the second wiring member 302 (second wire 32) is ball-bonded to the wire piece 4, and to the second semiconductor chip 12 (chip main surface 121). Although the case where the second wire 32 is formed by stitch bonding has been described, it may be reversed. That is, the second wiring member 302 (second wire 32) is ball bonded to the second semiconductor chip 12 (chip main surface 121) and stitch bonded to the wire piece 4 to form the second wire 32. May be. In this case, in the second wire 32, the ball joint portion 321 is joined to the second semiconductor chip 12, and the stitch joint portion 322 is joined to the wire piece 4. Therefore, in the modification, the stitch joint portion 322 corresponds to an example of a “second bonding portion”.

このように、第2ワイヤ32を、ワイヤ片4に対してステッチボンディングする場合、次のような点を考慮するとよい。すなわち、上記実施形態においては、第2ワイヤ32を、ワイヤ片4に対して、ボールボンディングしている。よって、第2ワイヤ32のボール接合部321がワイヤ片4に接合している。当該ボール接合部321は、その形状がボール状であるため、ボールボンディング時に付加した超音波振動の方向に対して、その後のルーピングにおけるキャピラリ7の移動方向は特に制限されない。すなわち、ボール接合部321に対して第2線状部323を任意の方向に形成することができる。しかし、第2ワイヤ32を、ワイヤ片4に対して、ステッチボンディングする際は、当該ステッチボンディング時に付加する超音波振動の方向が、ルーピングにおいてキャピラリ7が移動してきた方向に制限される。すなわち、ステッチボンディング時に付加する超音波振動の方向が、ステッチ接合部322から第2線状部323が延びる方向に制限される。そのため、ワイヤ片4の長手方向に沿って、ステッチ接合部322から第2線状部323が延びるように、第2ワイヤ32を形成するとよい。このようにすることで、ワイヤ片4の尾根が延びる方向とステッチボンディング時に付加する超音波振動の方向を一致させることができる。したがって、ステッチボンディング時の押圧力を効率よく、第2ワイヤ32に伝えることができる。これにより、第2ワイヤ32をワイヤ片4にステッチボンディングする場合において、第2ワイヤ32とワイヤ片4との接合強度を高めることができる。なお、第2ワイヤ32の形成において、第2線状部323が延びる方向が予め決まっている場合には、その方向にワイヤ片4の長手方向が一致するように、ワイヤ片4を形成しておくとよい。   Thus, when the second wire 32 is stitch-bonded to the wire piece 4, the following points should be considered. That is, in the above embodiment, the second wire 32 is ball bonded to the wire piece 4. Therefore, the ball bonding portion 321 of the second wire 32 is bonded to the wire piece 4. Since the ball joint portion 321 has a ball shape, the moving direction of the capillary 7 in the subsequent looping is not particularly limited with respect to the direction of ultrasonic vibration applied during ball bonding. That is, the second linear portion 323 can be formed in any direction with respect to the ball joint portion 321. However, when the second wire 32 is stitch-bonded to the wire piece 4, the direction of ultrasonic vibration applied at the time of the stitch bonding is limited to the direction in which the capillary 7 has moved during looping. That is, the direction of ultrasonic vibration applied during stitch bonding is limited to the direction in which the second linear portion 323 extends from the stitch joint portion 322. Therefore, the second wire 32 may be formed so that the second linear portion 323 extends from the stitch joint portion 322 along the longitudinal direction of the wire piece 4. By doing in this way, the direction where the ridge of the wire piece 4 extends and the direction of the ultrasonic vibration added at the time of stitch bonding can be made to correspond. Therefore, the pressing force at the time of stitch bonding can be efficiently transmitted to the second wire 32. Thereby, when the second wire 32 is stitch-bonded to the wire piece 4, the bonding strength between the second wire 32 and the wire piece 4 can be increased. In the formation of the second wire 32, when the direction in which the second linear portion 323 extends is predetermined, the wire piece 4 is formed so that the longitudinal direction of the wire piece 4 coincides with that direction. It is good to leave.

図15は、第2ワイヤ32をワイヤ片4にステッチボンディングした場合の半導体装置A1’を示している。図15は、半導体装置A1’の平面図である。また、図16A−Cおよび図17は、半導体装置A1’におけるワイヤボンディング構造を示している。図16A−Cは、当該ワイヤボンディング構造において、ワイヤ片4の長手方向に垂直な平面による各種断面図である。図16A−Cはそれぞれ、上記図13A〜Cと同様の条件としている。すなわち、図16Aは、第2ワイヤ32によってワイヤ片4が押しつぶされた場合のワイヤボンディング構造を示している。図16Bは、第2ワイヤ32とワイヤ片4とが互いに押しつぶし合った場合のワイヤボンディング構造を示している。図16Cは、ワイヤ片4が変形しなかった場合のワイヤボンディング構造を示している。図17は、当該ワイヤボンディング構造をz1方向から見た図(平面図)である。図17においては、ワイヤ片4の断面が図16A示す断面であるときを示している。   FIG. 15 shows the semiconductor device A <b> 1 ′ when the second wire 32 is stitch-bonded to the wire piece 4. FIG. 15 is a plan view of the semiconductor device A1 '. 16A-C and FIG. 17 show a wire bonding structure in the semiconductor device A1 '. 16A to 16C are various cross-sectional views taken along a plane perpendicular to the longitudinal direction of the wire piece 4 in the wire bonding structure. Each of FIGS. 16A to 16C has the same conditions as those in FIGS. That is, FIG. 16A shows a wire bonding structure when the wire piece 4 is crushed by the second wire 32. FIG. 16B shows a wire bonding structure when the second wire 32 and the wire piece 4 are crushed against each other. FIG. 16C shows a wire bonding structure when the wire piece 4 is not deformed. FIG. 17 is a diagram (plan view) of the wire bonding structure viewed from the z1 direction. FIG. 17 shows a case where the cross section of the wire piece 4 is the cross section shown in FIG. 16A.

半導体装置A1’においては、図15および図17が示すように、各ワイヤ片4の長手方向と、各ワイヤ片4に接合された各第2ワイヤ32においてステッチ接合部322から第2線状部323が延びる方向とが一致している。すなわち、ワイヤ片4の長手方向に沿って、ステッチ接合部322から第2線状部323が延びるように、第2ワイヤ32を形成している。なお、本実施形態においては、第2リード2Bの第2ワイヤボンディング部222において、2つの第2ワイヤ32が接合されており、これらの第2ワイヤ32において、ステッチ接合部322から第2線状部323が延びる方向は異なるため、2つの第2ワイヤ32毎にワイヤ片4を形成している。また、半導体装置A1’のワイヤボンディング構造において、第2ワイヤ32(ステッチ接合部322)とワイヤ片4とは、図16A〜図16Cに示すように、図13A〜図13Cと同様に変形している。すなわち、ワイヤ片4に対して、第2ワイヤ32をステッチボンディングした場合も、第2ワイヤ32をボールボンディングした場合と同様に変形している。なお、図16A〜図16Cに示すワイヤボンディング構造においても、同図に示したものに限定されるものではなく、定性的にそのような形状であればよい。   In the semiconductor device A1 ′, as shown in FIGS. 15 and 17, the longitudinal direction of each wire piece 4 and the second linear portion from the stitch joint portion 322 in each second wire 32 joined to each wire piece 4 are used. The direction in which 323 extends coincides. That is, the second wire 32 is formed so that the second linear portion 323 extends from the stitch joint portion 322 along the longitudinal direction of the wire piece 4. In the present embodiment, two second wires 32 are joined at the second wire bonding part 222 of the second lead 2B, and the second wire 32 is connected to the second linear shape from the stitch joining part 322. Since the extending direction of the portion 323 is different, the wire piece 4 is formed for each of the two second wires 32. Further, in the wire bonding structure of the semiconductor device A1 ′, the second wire 32 (stitch joint portion 322) and the wire piece 4 are deformed similarly to FIGS. 13A to 13C as shown in FIGS. 16A to 16C. Yes. That is, when the second wire 32 is stitch bonded to the wire piece 4, the second wire 32 is deformed in the same manner as when the second wire 32 is ball bonded. Note that the wire bonding structures shown in FIGS. 16A to 16C are not limited to those shown in FIG.

以上に示した本変形例のように、第2ワイヤ32をワイヤ片4に対してステッチボンディングした場合も、上記実施形態と同様の効果を奏することができる。また、第2ワイヤ32を被接合体(第2ワイヤボンディング部222)に直接ステッチボンディングすると、当該ステッチボンディング時の押圧力や超音波振動により、被接合体を損傷させる可能性がある。しかし、本変形例では、ワイヤ片4を介して被接合体にステッチボンディングしている。すなわち、ワイヤ片4にステッチボンディングしている。当該ワイヤ片4は、第1ワイヤ31と同じ線径であるため、めっき層よりも厚みがある。したがって、ステッチボンディング時に、被接合体に加わる押圧力や超音波振動をワイヤ片4によって緩和できる。これにより、被接合体の損傷を抑制できる。また、ワイヤ片4によって、ステッチボンディング時の押圧力や超音波振動を緩和できるため、バンプなどを形成する必要がない。さらに、ステッチボンディング時の押圧力や超音波振動を低下させることで、被接合体への損傷を抑制することも可能であるが、その反面、接合強度の低下を招く。しかし、本変形例のように、ワイヤ片4にステッチボンディングする場合には、押圧力や超音波振動を低下させる必要がないため、接合強度の低下を抑制できる。   Even when the second wire 32 is stitch-bonded to the wire piece 4 as in the present modification shown above, the same effects as in the above embodiment can be obtained. In addition, when the second wire 32 is directly stitch-bonded to the object to be bonded (second wire bonding part 222), the object to be bonded may be damaged by a pressing force or ultrasonic vibration during the stitch bonding. However, in this modification, stitch bonding is performed to the object to be bonded via the wire piece 4. That is, stitch bonding is performed on the wire piece 4. Since the wire piece 4 has the same wire diameter as that of the first wire 31, the wire piece 4 is thicker than the plating layer. Accordingly, the pressing force and ultrasonic vibration applied to the joined body during stitch bonding can be reduced by the wire piece 4. Thereby, damage to a joined object can be controlled. Further, since the pressing force and ultrasonic vibration during stitch bonding can be alleviated by the wire piece 4, it is not necessary to form bumps or the like. Further, it is possible to suppress the damage to the joined body by reducing the pressing force and ultrasonic vibration during stitch bonding, but on the other hand, the bonding strength is reduced. However, when the stitch bonding is performed on the wire piece 4 as in this modification, it is not necessary to reduce the pressing force or the ultrasonic vibration, so that it is possible to suppress a decrease in the bonding strength.

上記実施形態においては、第2ワイヤ形成工程でキャピラリ7を用いた場合を説明したが、これに限定されず、ウェッジツール6を用いてもよい。この場合、第2ワイヤ32を、ワイヤ片4および第2半導体チップ12に対して、ウェッジボンディングする。よって、第2ワイヤ32は、ボール接合部321およびステッチ接合部322の代わりに、一対のウェッジ接合部を有する。当該一対のウェッジ接合部は、第2線状部323によって繋がっている。当該ウェッジボンディングにおいても、キャピラリ7を用いたステッチボンディングと同様に、超音波振動を付加する方向がルーピングにおける移動方向に制限される。したがって、ワイヤ片4の長手方向とウェッジボンディングによって超音波振動を付加する方向とが一致するように、ルーピングするとよい。すなわち、第2ワイヤ形成工程において、第2ワイヤ32のワイヤ片4に接合されるウェッジ接合部から第2線状部323が延びる方向とワイヤ片4の長手方向が一致するように、第2ワイヤ32を形成するとよい。これにより、ワイヤ片4の尾根が延びる方向と、第2ワイヤ32のワイヤ片4に接合されるウェッジ接合部から第2線状部323が延びる方向とを一致させることができる。したがって、第2ワイヤ32とワイヤ片4との接合強度を高めることができる。また、本変形例においても、第2ワイヤ32を被接合体(第2ワイヤボンディング部222)に直接ウェッジボンディングすると、ステッチボンディング時と同様に、ウェッジボンディング時の押圧力や超音波振動によって、被接合体が損傷する可能性がある。しかし、本変形例のように、ワイヤ片4を介してウェッジボンディングすることで、ステッチボンディング時と同様に、バンプなどを形成することなく、被接合体の損傷を抑制できる。さらに、接合強度の低下を抑制することもできる。   In the said embodiment, although the case where the capillary 7 was used at the 2nd wire formation process was demonstrated, it is not limited to this, You may use the wedge tool 6. FIG. In this case, the second wire 32 is wedge-bonded to the wire piece 4 and the second semiconductor chip 12. Therefore, the second wire 32 has a pair of wedge joint portions instead of the ball joint portion 321 and the stitch joint portion 322. The pair of wedge joint portions are connected by the second linear portion 323. Also in the wedge bonding, the direction of applying ultrasonic vibration is limited to the moving direction in looping, as in the case of stitch bonding using the capillary 7. Therefore, it is preferable to loop so that the longitudinal direction of the wire piece 4 coincides with the direction in which ultrasonic vibration is applied by wedge bonding. That is, in the second wire forming step, the second wire is arranged such that the direction in which the second linear portion 323 extends from the wedge joint portion joined to the wire piece 4 of the second wire 32 coincides with the longitudinal direction of the wire piece 4. 32 may be formed. Thereby, the direction where the ridge of the wire piece 4 extends and the direction where the 2nd linear part 323 extends from the wedge junction part joined to the wire piece 4 of the 2nd wire 32 can be made to correspond. Therefore, the bonding strength between the second wire 32 and the wire piece 4 can be increased. Also in this modified example, when the second wire 32 is directly wedge-bonded to the object to be joined (second wire bonding part 222), similarly to the stitch bonding, due to the pressing force and the ultrasonic vibration during the wedge bonding, The joint may be damaged. However, by performing wedge bonding via the wire piece 4 as in this modification, it is possible to suppress damage to the joined object without forming bumps or the like, as in the case of stitch bonding. Furthermore, it is possible to suppress a decrease in bonding strength.

上記実施形態においては、ウェッジツール6のウェッジ61において、ガイド溝611の断面形状をV字状としたが、これに限定されない。たとえば、図18Aに示すように、ガイド溝611の断面形状が台形状であってもよい。このようにすることで、図18Aに示すように、第1配線材301をウェッジ接合する際に、断面台形状のガイド溝611に沿って、第1配線材301が押しつぶされる。したがって、このようなウェッジ61を用いて形成されるワイヤ片4は、図18Bに示すように、上面(z1を向く面)が平坦な形状となる。これにより、ワイヤ片4への第2ワイヤ32のボンディングが容易なものとなる。   In the above embodiment, in the wedge 61 of the wedge tool 6, the guide groove 611 has a V-shaped cross section, but the present invention is not limited to this. For example, as shown in FIG. 18A, the guide groove 611 may have a trapezoidal cross-sectional shape. By doing so, as shown in FIG. 18A, when the first wiring member 301 is wedge-joined, the first wiring member 301 is crushed along the guide groove 611 having a trapezoidal cross section. Therefore, as shown in FIG. 18B, the wire piece 4 formed using such a wedge 61 has a flat upper surface (a surface facing z1). Thereby, the bonding of the second wire 32 to the wire piece 4 becomes easy.

上記実施形態においては、第1配線材301として、長軸方向に垂直な断面が円形である配線材を用いているが、リボン状の配線材を用いてもよい。この場合、ワイヤ片4がリボン状の配線材によって形成されるため、z1方向を向く面が平坦となる。したがって、ワイヤ片4への第2ワイヤ32のボンディングが容易なものとなる。   In the above embodiment, a wiring material having a circular cross section perpendicular to the major axis direction is used as the first wiring material 301, but a ribbon-shaped wiring material may be used. In this case, since the wire piece 4 is formed of a ribbon-shaped wiring material, the surface facing the z1 direction is flat. Therefore, the bonding of the second wire 32 to the wire piece 4 becomes easy.

上記実施形態においては、ワイヤ片4は、ウェッジツール6を用いたウェッジボンディングによって、形成された場合を説明したがこれに限定されない。たとえば、ワイヤ片4を、キャピラリ7を用いて形成してもよい。たとえば、ワイヤ片4を、第2ワイヤボンディング部222上に、フリップチップ接合などで用いられるバンプと同様の形状に形成する。また、ワイヤ片4を、ステッチボンディングで第2ワイヤボンディング部222に接合してもよい。   In the said embodiment, although the wire piece 4 demonstrated the case where it formed by wedge bonding using the wedge tool 6, it is not limited to this. For example, the wire piece 4 may be formed using the capillary 7. For example, the wire piece 4 is formed on the second wire bonding portion 222 in the same shape as a bump used for flip chip bonding or the like. Moreover, you may join the wire piece 4 to the 2nd wire bonding part 222 by stitch bonding.

上記実施形態においては、第1ワイヤ形成工程でウェッジツール6を用いた場合を説明したが、これに限定されず、キャピラリ7を用いてもよい。この場合、第1ワイヤ形成工程において、第1配線材301を用いて、第1半導体チップ11に対してボールボンディングし、ルーピング後に、リードフレーム2(第1ワイヤボンディング部221)に対してステッチボンディングする。よって、第1ワイヤ31は、ウェッジ接合部311の代わりに、ボールボンディングによって形成されたボール接合部を有し、ウェッジ接合部312の代わりに、ステッチボンディングによって形成されたステッチ接合部を有する。この場合、当該ステッチ接合部が、「第1ボンディング部」の一例に相当する。また、反対に、第1ワイヤ形成工程において、第1配線材301を用いて、リードフレーム2(第1ワイヤボンディング部221)に対してボールボンディングし、ルーピング後に、第1半導体チップ11に対してステッチボンディングしてもよい。よって、第1ワイヤ31は、ウェッジ接合部311の代わりにステッチボンディングによって形成されたステッチ接合部を有し、ウェッジ接合部312の代わりにボールボンディングによって形成されたボール接合部を有する。この場合、当該ボール接合部が、「第1ボンディング部」の一例に相当する。なお、以上のように第1ワイヤ31をキャピラリ7で形成する場合には、ワイヤ片4もキャピラリ7を用いて形成するとよい。   In the said embodiment, although the case where the wedge tool 6 was used at the 1st wire formation process was demonstrated, it is not limited to this, You may use the capillary 7. FIG. In this case, in the first wire forming step, the first wiring member 301 is used for ball bonding to the first semiconductor chip 11, and after looping, stitch bonding is performed to the lead frame 2 (first wire bonding portion 221). To do. Therefore, the first wire 31 has a ball joint formed by ball bonding instead of the wedge joint 311, and has a stitch joint formed by stitch bonding instead of the wedge joint 312. In this case, the stitch joint portion corresponds to an example of a “first bonding portion”. On the contrary, in the first wire forming step, the first wiring member 301 is used for ball bonding to the lead frame 2 (first wire bonding portion 221), and after looping, the first semiconductor chip 11 is bonded. Stitch bonding may be used. Therefore, the first wire 31 has a stitch joint formed by stitch bonding instead of the wedge joint 311, and has a ball joint formed by ball bonding instead of the wedge joint 312. In this case, the ball joint portion corresponds to an example of a “first bonding portion”. Note that when the first wire 31 is formed by the capillary 7 as described above, the wire piece 4 may also be formed by using the capillary 7.

上記実施形態において、ワイヤボンディング工程と樹脂成型工程との間に、陽極酸化皮膜を形成する陽極酸化処理工程をさらに行ってもよい。このようにすることで、主成分がアルミニウムである部位(電極パッド113、第1ワイヤ31、ワイヤ片4)の表面に陽極酸化皮膜が形成されるため、これらの耐腐食性を向上させることができる。   In the said embodiment, you may further perform the anodizing process process which forms an anodized film between a wire bonding process and a resin molding process. By doing in this way, since an anodic oxide film is formed in the surface of the part (electrode pad 113, the 1st wire 31, wire piece 4) whose main ingredients are aluminum, these corrosion resistance can be improved. it can.

上記実施形態においては、半導体チップ1として、複数の第1半導体チップ11と第2半導体チップ12とを有する場合を説明したが、これに限定されない。また、リードフレーム2として、第1〜第9リード2A〜2I(9本のリード)を有する場合を例に説明したが、これに限定されない。すなわち、複数種類のワイヤを用いるものであれば、様々な形状の半導体装置に適用可能であり、半導体チップ1の個数や種類、また、リードフレーム2の形状やリードの本数など、半導体装置A1の目的とする機能に応じて適宜変更すればよい。また、リードフレーム構造ではなく、表面実装用のチップ型の半導体装置であってもよい。   In the above embodiment, the case where the semiconductor chip 1 includes the plurality of first semiconductor chips 11 and the second semiconductor chips 12 has been described. However, the present invention is not limited to this. Moreover, although the case where it has the 1st-9th leads 2A-2I (9 leads) as the lead frame 2 was demonstrated to the example, it is not limited to this. That is, as long as a plurality of types of wires are used, the semiconductor device can be applied to various shapes of semiconductor devices. The number and types of semiconductor chips 1, the shape of the lead frame 2, the number of leads, etc. What is necessary is just to change suitably according to the function made into the objective. Further, instead of a lead frame structure, a chip-type semiconductor device for surface mounting may be used.

本開示に係る半導体装置および当該半導体装置の製造方法は、上記した実施形態に限定されるものではない。本開示の半導体装置の各部の具体的な構成および本開示の製造方法の各工程の具体的な構成は、種々に設計変更自在である。   The semiconductor device and the method for manufacturing the semiconductor device according to the present disclosure are not limited to the above-described embodiments. The specific configuration of each part of the semiconductor device of the present disclosure and the specific configuration of each process of the manufacturing method of the present disclosure can be variously modified.

本開示は以下の付記を含む。
[付記A1]
半導体素子と、
前記半導体素子に導通する被接合体と、
材質が第1金属である第1ワイヤであって、前記被接合体に接合された第1ボンディング部および当該第1ボンディング部から延びる第1線状部を含む、第1ワイヤと、
材質が前記第1金属であり、かつ、前記被接合体に接合されたワイヤ片と、
材質が前記第1金属とは異なる第2金属である第2ワイヤであって、前記ワイヤ片を介して前記被接合体に接合された第2ボンディング部および当該第2ボンディング部から延びる第2線状部を含む、第2ワイヤと、を備える、半導体装置。
[付記A2]
前記第2ボンディング部は、前記被接合体から離間している、
付記A1に記載の半導体装置。
[付記A3]
前記第1ボンディング部および前記ワイヤ片は、ウェッジツールを用いたウェッジボンディングによって接合されており、当該接合時に形成された押圧痕を有する、
付記A1または付記A2に記載の半導体装置。
[付記A4]
前記ワイヤ片の形状は、前記第1ボンディング部と略同じ形状である、
付記A3に記載の半導体装置。
[付記A5]
前記第2ボンディング部は、ボールボンディングによって接合されたボール接合部である、
付記A1ないし付記A4のいずれか一項に記載の半導体装置。
[付記A6]
前記第2ボンディング部は、ステッチボンディングによって接合されたステッチ接合部である、
付記A1ないし付記A4のいずれか一項に記載の半導体装置。
[付記A7]
前記ワイヤ片は、細長形状であり、
前記第2線状部が前記ステッチ接合部から延びる方向と、前記ワイヤ片の長手方向とが一致する、
付記A6に記載の半導体装置。
[付記A8]
前記第1ワイヤおよび前記ワイヤ片の各々と前記被接合体との接合強度は、前記第2ワイヤを前記被接合体に直接接合した場合の前記第2ワイヤと前記被接合体との接合強度より高く、
前記ワイヤ片と前記第2ワイヤとの接合強度は、前記第2ワイヤを前記被接合体に直接接合した場合の前記第2ワイヤと前記被接合体との接合強度より高い、
付記A1ないし付記A7のいずれか一項に記載の半導体装置。
[付記A9]
前記第1ワイヤのワイヤ径は、前記第2ワイヤのワイヤ径より大きい、
付記A1ないし付記A8のいずれか一項に記載の半導体装置。
[付記A10]
前記被接合体は、前記第1ボンディング部が接合された被第1ボンディング部と、前記第2ボンディング部が前記ワイヤ片を介して接合された被第2ボンディング部と、を含み、
前記被第1ボンディング部および前記被第2ボンディング部は、互いに同じ材質の表層を有する、
付記A1ないし付記A9のいずれか一項に記載の半導体装置。
[付記A11]
前記被第1ボンディング部と前記被第2ボンディング部とはニッケルめっきされている、
付記A10に記載の半導体装置。
[付記A12]
前記第1金属は、主成分がアルミニウムであり、
前記第2金属は、主成分が金あるいは銅である、
付記A11に記載の半導体装置。
[付記A13]
半導体装置の製造方法であって、
材質が第1金属である第1配線材の一部を被接合体に接合することによりワイヤ片を形成することと、
前記第1配線材を用いて、前記被接合体に接合された第1ボンディング部および当該第1ボンディング部から延びる第1線状部を含む第1ワイヤを形成することと、
材質が前記第1金属とは異なる第2金属である第2配線材を用いて、前記ワイヤ片に接合された第2ボンディング部および当該第2ボンディング部から延びる第2線状部を含む第2ワイヤを形成することと、を有する、製造方法。
[付記A14]
前記ワイヤ片を形成することにおいては、ワイヤガイドと、当該ワイヤガイドから送られてくる前記第1配線材を接合対象に対して押し付けるウェッジと、前記第1配線材を切断するカッタとを備えたウェッジツールを用いて、前記ワイヤ片を形成し、
前記第1ワイヤを形成することにおいては、前記ウェッジツールを用いて、前記第1ワイヤを形成する、
付記A13に記載の製造方法。
[付記A15]
前記ワイヤ片を形成することは、
前記ウェッジによって前記被接合体に対して前記第1配線材の一部を押し付けた状態で超音波振動を付加して、前記第1配線材の一部を前記被接合体に接合することと、
前記第1配線材の一部を残すように前記第1配線材を切断することで、前記ワイヤ片を形成することと、を含む、
付記A14に記載の製造方法。
[付記A16]
前記第2ワイヤを形成することにおいては、キャピラリを用いて、前記第2ワイヤを形成し、
前記第2ワイヤを形成することは、
前記キャピラリの先端から突き出た前記第2配線材を溶融させて溶融ボールを形成することと、
当該溶融ボールを前記ワイヤ片に押し付けて接合することで、前記第2ボンディング部を形成するボールボンディングと、
当該ボールボンディング後に、前記第2配線材を引き出しつつ、前記キャピラリを移動することで、前記第2線状部を形成するルーピングと、
当該ルーピング後に、前記第2配線材を半導体素子に対して押し付けて接合するステッチボンディングと、を含む、
付記A13ないし付記A15のいずれか一項に記載の製造方法。
[付記A17]
前記第2ワイヤを形成することにおいては、キャピラリを用いて、前記第2ワイヤを形成し、
前記第2ワイヤを形成することは、
前記キャピラリの先端から突き出た前記第2配線材を溶融させて溶融ボールを形成し、当該溶融ボールを半導体素子に押し付けて接合するボールボンディングと、
当該ボールボンディング後に、前記第2配線材を引き出しつつ、前記キャピラリを移動することで、前記第2線状部を形成するルーピングと、
当該ルーピング後に、前記第2配線材を前記ワイヤ片に対して押し付けて接合することで、前記第2ボンディング部を形成するステッチボンディングと、を含む、
付記A13ないし付記A15のいずれか一項に記載の製造方法。
[付記A18]
前記ワイヤ片は、細長形状であり、
前記第2ワイヤを形成することにおいて、前記第2ボンディング部から前記第2線状部が延びる方向と、前記ワイヤ片の長手方向とを一致させて、前記第2ワイヤを形成する、
付記A17に記載の製造方法。
[付記A19]
前記第1金属として、前記被接合体との接合強度が前記第2金属と前記被接合体との接合強度より高く、かつ、前記第2金属との接合強度が前記第2金属と前記被接合体との接合強度より高いものを用いる、
付記A13ないし付記A18のいずれか一項に記載の製造方法。
[付記A20]
前記第1ワイヤのワイヤ径は、前記第2ワイヤのワイヤ径より大きい、
付記A13ないし付記A19のいずれか一項に記載の製造方法。
[付記A21]
前記被接合体は、前記第1ボンディング部が接合された被第1ボンディング部と、前記第2ボンディング部が前記ワイヤ片を介して接合された被第2ボンディング部と、を含み、
前記被第1ボンディング部および前記被第2ボンディング部は、互いに同じ材質の表層を有する、
付記A13ないし付記A20のいずれか一項に記載の製造方法。
[付記A22]
前記被第1ボンディング部と前記被第2ボンディング部とにニッケルめっきを施すことをさらに有する、
付記A21に記載の製造方法。
[付記A23]
前記第1金属として、主成分がアルミニウムである金属を用い、
前記第2金属として、主成分が金あるいは銅である金属を用いる、
付記A22に記載の製造方法。
The present disclosure includes the following supplementary notes.
[Appendix A1]
A semiconductor element;
A body to be electrically connected to the semiconductor element;
A first wire made of a first metal material, the first wire including a first bonding portion bonded to the object to be bonded and a first linear portion extending from the first bonding portion;
A wire piece made of the first metal and bonded to the object to be bonded;
The second wire is a second metal made of a second metal different from the first metal, the second bonding portion being joined to the joined body via the wire piece, and the second wire extending from the second bonding portion. A semiconductor device comprising: a second wire including a shaped portion.
[Appendix A2]
The second bonding part is spaced apart from the object to be joined;
The semiconductor device according to appendix A1.
[Appendix A3]
The first bonding portion and the wire piece are bonded by wedge bonding using a wedge tool, and have a press mark formed at the time of the bonding.
The semiconductor device according to appendix A1 or appendix A2.
[Appendix A4]
The shape of the wire piece is substantially the same shape as the first bonding portion.
The semiconductor device according to appendix A3.
[Appendix A5]
The second bonding portion is a ball bonding portion bonded by ball bonding.
The semiconductor device according to any one of appendices A1 to A4.
[Appendix A6]
The second bonding portion is a stitch bonding portion bonded by stitch bonding.
The semiconductor device according to any one of appendices A1 to A4.
[Appendix A7]
The wire piece has an elongated shape,
The direction in which the second linear portion extends from the stitch joint portion and the longitudinal direction of the wire piece match.
The semiconductor device according to appendix A6.
[Appendix A8]
The bonding strength between each of the first wire and the wire piece and the bonded body is based on the bonding strength between the second wire and the bonded body when the second wire is directly bonded to the bonded body. high,
The bonding strength between the wire piece and the second wire is higher than the bonding strength between the second wire and the object to be bonded when the second wire is directly bonded to the object to be bonded.
The semiconductor device according to any one of appendices A1 to A7.
[Appendix A9]
The wire diameter of the first wire is larger than the wire diameter of the second wire,
The semiconductor device according to any one of appendices A1 to A8.
[Appendix A10]
The bonded body includes a first bonded portion to which the first bonding portion is bonded, and a second bonded portion to which the second bonding portion is bonded through the wire piece,
The first bonding portion and the second bonding portion have surface layers made of the same material,
The semiconductor device according to any one of appendices A1 to A9.
[Appendix A11]
The first bonding portion and the second bonding portion are nickel-plated,
The semiconductor device according to appendix A10.
[Appendix A12]
The first metal is mainly composed of aluminum,
The second metal is mainly composed of gold or copper.
The semiconductor device according to appendix A11.
[Appendix A13]
A method for manufacturing a semiconductor device, comprising:
Forming a piece of wire by bonding a part of the first wiring material made of the first metal to the object to be bonded;
Using the first wiring material, forming a first wire including a first bonding portion bonded to the object to be bonded and a first linear portion extending from the first bonding portion;
A second wiring member comprising a second bonding material bonded to the wire piece and a second linear portion extending from the second bonding portion using a second wiring material made of a second metal different from the first metal. Forming a wire.
[Appendix A14]
In forming the wire piece, a wire guide, a wedge that presses the first wiring member sent from the wire guide against a bonding target, and a cutter that cuts the first wiring member are provided. Using a wedge tool, form the wire piece,
In forming the first wire, the first wire is formed using the wedge tool.
The manufacturing method according to appendix A13.
[Appendix A15]
Forming the wire piece
Adding ultrasonic vibration in a state in which a part of the first wiring member is pressed against the object to be bonded by the wedge, and bonding a part of the first wiring material to the object to be bonded;
Cutting the first wiring material so as to leave a part of the first wiring material, thereby forming the wire piece.
The manufacturing method according to appendix A14.
[Appendix A16]
In forming the second wire, a capillary is used to form the second wire,
Forming the second wire comprises:
Melting the second wiring member protruding from the tip of the capillary to form a molten ball;
Ball bonding for forming the second bonding portion by pressing and joining the molten ball to the wire piece;
Looping to form the second linear part by moving the capillary while pulling out the second wiring material after the ball bonding,
After the looping, stitch bonding that presses and bonds the second wiring member to the semiconductor element,
The manufacturing method according to any one of appendices A13 to A15.
[Appendix A17]
In forming the second wire, a capillary is used to form the second wire,
Forming the second wire comprises:
Ball bonding for melting the second wiring material protruding from the tip of the capillary to form a molten ball, pressing the molten ball against a semiconductor element, and bonding;
Looping to form the second linear part by moving the capillary while pulling out the second wiring material after the ball bonding,
After the looping, the second wiring member is pressed against the wire piece and joined to form the second bonding portion, and stitch bonding is included.
The manufacturing method according to any one of appendices A13 to A15.
[Appendix A18]
The wire piece has an elongated shape,
In forming the second wire, the second wire is formed by matching the direction in which the second linear portion extends from the second bonding portion and the longitudinal direction of the wire piece.
The manufacturing method according to attachment A17.
[Appendix A19]
As said 1st metal, the joint strength with said to-be-joined body is higher than the joint strength with said 2nd metal and said to-be-joined body, and the joint strength with said 2nd metal has said 2nd metal and said to-be-joined Use a material that has higher strength than the body.
The manufacturing method according to any one of appendices A13 to A18.
[Appendix A20]
The wire diameter of the first wire is larger than the wire diameter of the second wire,
The manufacturing method according to any one of appendices A13 to A19.
[Appendix A21]
The bonded body includes a first bonded portion to which the first bonding portion is bonded, and a second bonded portion to which the second bonding portion is bonded through the wire piece,
The first bonding portion and the second bonding portion have surface layers made of the same material,
The manufacturing method according to any one of appendices A13 to A20.
[Appendix A22]
Further, nickel plating is applied to the first bonding portion and the second bonding portion.
The manufacturing method according to attachment A21.
[Appendix A23]
As the first metal, a metal whose main component is aluminum is used,
As the second metal, a metal whose main component is gold or copper is used.
The manufacturing method according to appendix A22.

A1,A1’:半導体装置
1 :半導体チップ
11 :第1半導体チップ
111 :チップ主面
112 :チップ裏面
113 :電極パッド
12 :第2半導体チップ(半導体素子)
121 :チップ主面
122 :チップ裏面
2 :リードフレーム(被接合体)
2A〜2I:第1〜第9リード
21 :ダイボンディング部
211 :第1ダイボンディング部
212 :第2ダイボンディング部
22 :ワイヤボンディング部
221 :第1ワイヤボンディング部(被第1ボンディング部)
222 :第2ワイヤボンディング部(被第2ボンディング部)
23 :端子部
24 :放熱部
200 :リードフレーム(被接合体)
201 :フレーム
3 :ワイヤ
301 :第1配線材
302 :第2配線材
31 :第1ワイヤ
311 :ウェッジ接合部
312 :ウェッジ接合部(第1ボンディング部)
313 :第1線状部
32 :第2ワイヤ
321 :ボール接合部(第2ボンディング部)
322 :ステッチ接合部(第2ボンディング部)
323 :第2線状部
33 :第3ワイヤ
331 :ボール接合部
332 :ステッチ接合部
333 :第3線状部
4 :ワイヤ片
411 :被押圧面
412 :当接面
413 :外周面
42 :破断面
43 :押圧痕
5 :樹脂パッケージ
6 :ウェッジツール
61 :ウェッジ
611 :ガイド溝
611a:内面
62 :ワイヤガイド
63 :カッタ
7 :キャピラリ
71 :溶融ボール
91 :接合層
A1, A1 ': Semiconductor device 1: Semiconductor chip 11: First semiconductor chip 111: Chip main surface 112: Chip back surface 113: Electrode pad 12: Second semiconductor chip (semiconductor element)
121: Chip main surface 122: Chip back surface 2: Lead frame (bonded body)
2A to 2I: First to ninth leads 21: Die bonding part 211: First die bonding part 212: Second die bonding part 22: Wire bonding part 221: First wire bonding part (first bonding part)
222: Second wire bonding part (second bonding part)
23: Terminal part 24: Heat radiation part 200: Lead frame (bonded body)
201: frame 3: wire 301: first wiring member 302: second wiring member 31: first wire 311: wedge joint 312: wedge joint (first bonding part)
313: First linear portion 32: Second wire 321: Ball joint portion (second bonding portion)
322: Stitch joint (second bonding part)
323: second linear portion 33: third wire 331: ball joint portion 332: stitch joint portion 333: third linear portion 4: wire piece 411: pressed surface 412: contact surface 413: outer peripheral surface 42: fracture Section 43: Press mark 5: Resin package 6: Wedge tool 61: Wedge 611: Guide groove 611a: Inner surface 62: Wire guide 63: Cutter 7: Capillary 71: Molten ball 91: Bonding layer

図19〜図22は、本開示の他の実施形態に係る半導体装置A1を示している。本開示の半導体装置A1は、たとえば自動車や電子機器などの電装回路基板に表面実装される形式のものである。半導体装置A1は、複数の半導体チップ1、リードフレーム2、複数のワイヤ3、陽極酸化皮膜4、および、樹脂パッケージ5を備えている。図19は、半導体装置A1の斜視図である。図20は、半導体装置A1の平面図である。図21は、半導体装置A1の側面図であり、図20における左側の側面を示している。図22は、半導体装置A1の部分拡大断面図である。なお、図19〜図21においては、陽極酸化皮膜4にハッチングを付し、樹脂パッケージ5を想像線で示している。また、図22においては、樹脂パッケージ5の図示を省略している。以下において、理解の便宜上、互いに直交するx方向、y方向、z方向で規定された直交座標系を定義して説明する。当該z方向は半導体装置A1の厚さ方向とする。   19 to 22 illustrate a semiconductor device A1 according to another embodiment of the present disclosure. The semiconductor device A1 of the present disclosure is of a type that is surface-mounted on an electrical circuit board such as an automobile or an electronic device. The semiconductor device A1 includes a plurality of semiconductor chips 1, a lead frame 2, a plurality of wires 3, an anodized film 4, and a resin package 5. FIG. 19 is a perspective view of the semiconductor device A1. FIG. 20 is a plan view of the semiconductor device A1. FIG. 21 is a side view of the semiconductor device A1, and shows the left side surface in FIG. FIG. 22 is a partial enlarged cross-sectional view of the semiconductor device A1. 19 to 21, the anodic oxide film 4 is hatched, and the resin package 5 is indicated by an imaginary line. In FIG. 22, the resin package 5 is not shown. In the following, for convenience of understanding, an orthogonal coordinate system defined by the x, y, and z directions orthogonal to each other will be defined and described. The z direction is the thickness direction of the semiconductor device A1.

複数の半導体チップ1の各々は、半導体を材料とする回路素子であり、半導体装置A1の機能の中枢となる電子部品である。本実施形態においては、半導体装置A1は、複数の半導体チップ1として、複数の第1半導体チップ11および第2半導体チップ12を有する。   Each of the plurality of semiconductor chips 1 is a circuit element made of a semiconductor material, and is an electronic component that is the center of the function of the semiconductor device A1. In the present embodiment, the semiconductor device A1 includes a plurality of first semiconductor chips 11 and second semiconductor chips 12 as the plurality of semiconductor chips 1.

複数の第1半導体チップ11の各々は、平面視矩形状を呈する。各第1半導体チップ11は、たとえばIGBT(Insulated Gate Bipolar Transistor;絶縁ゲートバイポーラトランジスタ)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、ダイオードなどのパワーチップである。なお、これに限定されない。本実施形態においては、半導体装置A1は、2つの第1半導体チップ11を有する。各第1半導体チップ11は、チップ主面111およびチップ裏面112を有する。チップ主面111は、z1方向を向く面である。チップ裏面112は、z2方向を向く面である。各第1半導体チップ11は、電極パッド113を有している。   Each of the plurality of first semiconductor chips 11 has a rectangular shape in plan view. Each first semiconductor chip 11 is a power chip such as an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), or a diode. However, the present invention is not limited to this. In the present embodiment, the semiconductor device A1 includes two first semiconductor chips 11. Each first semiconductor chip 11 has a chip main surface 111 and a chip back surface 112. The chip main surface 111 is a surface facing the z1 direction. The chip back surface 112 is a surface facing the z2 direction. Each first semiconductor chip 11 has an electrode pad 113.

各電極パッド113は純アルミニウムからなる。なお、各電極パッド113は、アルミニウム合金であってもよい。電極パッド113は、各電極パッド113は、パッド主面113a、パッド裏面113b、および、パッド側面113cを有する。パッド主面113aは、z1方向を向く面である。本実施形態においては、パッド主面113aは、平面視において矩形状をなす。パッド裏面113bは、z2方向を向く面である。パッド側面113cは、x1方向を向く面、x2方向を向く面、y1方向を向く面、および、y2方向を向く面を有する。各第1半導体チップ11において、パッド主面113aは、チップ主面111の一部をなす。すなわち、パッド主面113aはチップ主面111とz方向において同じ位置である。なお、パッド主面113aとチップ主面111とはz方向において異なる位置であってもよい。当該パッド主面113aには、ワイヤ3(後述するアルミワイヤ31)が接合されている。   Each electrode pad 113 is made of pure aluminum. Each electrode pad 113 may be an aluminum alloy. Each electrode pad 113 has a pad main surface 113a, a pad back surface 113b, and a pad side surface 113c. The pad main surface 113a is a surface facing the z1 direction. In the present embodiment, the pad main surface 113a has a rectangular shape in plan view. The pad back surface 113b is a surface facing the z2 direction. The pad side surface 113c has a surface facing the x1 direction, a surface facing the x2 direction, a surface facing the y1 direction, and a surface facing the y2 direction. In each first semiconductor chip 11, the pad main surface 113 a forms part of the chip main surface 111. That is, the pad main surface 113a is at the same position as the chip main surface 111 in the z direction. The pad main surface 113a and the chip main surface 111 may be at different positions in the z direction. A wire 3 (an aluminum wire 31 to be described later) is bonded to the pad main surface 113a.

第2半導体チップ12は、平面視矩形状を呈する。第2半導体チップ12は、たとえばコントロールICなどのLSIチップである。なお、これに限定されない。本実施形態においては、半導体装置A1は、1つの第2半導体チップ12を有する。第2半導体チップ12は、チップ主面121およびチップ裏面122を有する。チップ主面121は、z1方向を向く面である。チップ裏面122は、z2方向を向く面である。チップ主面121には、複数のワイヤ3(後述する金ワイヤ32)が接合されている。   The second semiconductor chip 12 has a rectangular shape in plan view. The second semiconductor chip 12 is an LSI chip such as a control IC, for example. However, the present invention is not limited to this. In the present embodiment, the semiconductor device A1 has one second semiconductor chip 12. The second semiconductor chip 12 has a chip main surface 121 and a chip back surface 122. The chip main surface 121 is a surface facing the z1 direction. The chip back surface 122 is a surface facing the z2 direction. A plurality of wires 3 (gold wires 32 to be described later) are bonded to the chip main surface 121.

リードフレーム2は、導電性材料よりなる。このような導電性材料としては、たとえばCuが挙げられる。リードフレーム2は、電装回路基板に接合されることにより、複数の半導体チップ1と電装回路基板との導通経路をなす。リードフレーム2は、その機能的な構成要素として、複数のダイボンディング部21、複数のワイヤボンディング部22、複数の端子部23、および、複数の放熱部24を有する。   The lead frame 2 is made of a conductive material. An example of such a conductive material is Cu. The lead frame 2 is joined to the electrical circuit board to form a conduction path between the plurality of semiconductor chips 1 and the electrical circuit board. The lead frame 2 includes a plurality of die bonding parts 21, a plurality of wire bonding parts 22, a plurality of terminal parts 23, and a plurality of heat dissipation parts 24 as functional components.

複数のダイボンディング部21はそれぞれ、半導体チップ1を支持する部分である。各ダイボンディング部21は、x−y平面に沿う板状である。本実施形態においては、複数のダイボンディング部21には、複数の第1ダイボンディング部211および第2ダイボンディング部212がある。   Each of the plurality of die bonding portions 21 is a portion that supports the semiconductor chip 1. Each die bonding portion 21 has a plate shape along the xy plane. In the present embodiment, the plurality of die bonding portions 21 include a plurality of first die bonding portions 211 and second die bonding portions 212.

複数の第1ダイボンディング部211の各々は、第1半導体チップ11がボンディングされている。各第1ダイボンディング部211は、z方向視において、第1半導体チップ11の外形より大に形成されている。本実施形態においては、リードフレーム2は、2つの第1ダイボンディング部211を有する。第2ダイボンディング部212は、第2半導体チップ12がボンディングされている。第2ダイボンディング部212は、z方向視において、第2半導体チップ12の外形より大に形成されている。本実施形態においては、リードフレーム2は、1つの第2ダイボンディング部212を有する。第2ダイボンディング部212は、各第1ダイボンディング部211よりz1方向に位置する。   The first semiconductor chip 11 is bonded to each of the plurality of first die bonding portions 211. Each first die bonding portion 211 is formed larger than the outer shape of the first semiconductor chip 11 when viewed in the z direction. In the present embodiment, the lead frame 2 has two first die bonding portions 211. In the second die bonding part 212, the second semiconductor chip 12 is bonded. The second die bonding part 212 is formed larger than the outer shape of the second semiconductor chip 12 when viewed in the z direction. In the present embodiment, the lead frame 2 has one second die bonding part 212. The second die bonding portions 212 are located in the z1 direction from the first die bonding portions 211.

本実施形態においては、各第1ダイボンディング部211とこれに支持される各第1半導体チップ11との間には接合層91が介在している。接合層91は、導電性材料よりなる。このような導電性材料は、たとえばハンダあるいは銀ペーストである。ハンダは熱伝導率が比較的大きい。接合層91としてハンダを用いると、第1半導体チップ11から第1ダイボンディング部211に熱を効率よく伝えることができる。なお、第2ダイボンディング部212とこれに支持される第2半導体チップ12との間にも所定の接合層が介在しているが、図示を省略している。   In the present embodiment, a bonding layer 91 is interposed between each first die bonding portion 211 and each first semiconductor chip 11 supported by the first die bonding portion 211. The bonding layer 91 is made of a conductive material. Such a conductive material is, for example, solder or silver paste. Solder has a relatively high thermal conductivity. When solder is used as the bonding layer 91, heat can be efficiently transferred from the first semiconductor chip 11 to the first die bonding portion 211. Although a predetermined bonding layer is interposed between the second die bonding part 212 and the second semiconductor chip 12 supported by the second die bonding part 212, the illustration is omitted.

複数のワイヤボンディング部22はそれぞれ、ワイヤ3を支持する部分である。本実施形態においては、複数のワイヤボンディング部22は、複数の第1ワイヤボンディング部221および複数の第2ワイヤボンディング部222を含む。   Each of the plurality of wire bonding portions 22 is a portion that supports the wire 3. In the present embodiment, the plurality of wire bonding units 22 includes a plurality of first wire bonding units 221 and a plurality of second wire bonding units 222.

複数の第1ワイヤボンディング部221の各々には、アルミワイヤ31(後述)がボンディングされている。各第1ワイヤボンディング部221には、アルミワイヤ31との接合を考慮して、Niめっきが施されている。本実施形態おいては、リードフレーム2は、2つの第1ワイヤボンディング部221を有する。複数の第2ワイヤボンディング部222の各々には、金ワイヤ32(後述)がボンディングされている。各第2ワイヤボンディング部222には、金ワイヤ32との接合を考慮して、Agめっきが施されている。本実施形態においては、リードフレーム2は、7つの第2ワイヤボンディング部222を有する。   An aluminum wire 31 (described later) is bonded to each of the plurality of first wire bonding portions 221. Each first wire bonding portion 221 is subjected to Ni plating in consideration of bonding with the aluminum wire 31. In the present embodiment, the lead frame 2 has two first wire bonding portions 221. A gold wire 32 (described later) is bonded to each of the plurality of second wire bonding portions 222. Each second wire bonding portion 222 is subjected to Ag plating in consideration of bonding with the gold wire 32. In the present embodiment, the lead frame 2 has seven second wire bonding portions 222.

複数の端子部23は、電装回路基板と電気的な接続を行う端子である。すなわち、複数の端子部23は、半導体装置A1のコネクタピンとして機能する。複数の端子部23の各々は、樹脂パッケージ5から露出している。複数の端子部23は、y方向に並んでいる。また、複数の端子部23は、樹脂パッケージ5より、x1方向に位置する。各端子部23は、屈曲している。本実施形態においては、リードフレーム2は、9つの端子部23を有する。   The plurality of terminal portions 23 are terminals that are electrically connected to the electrical circuit board. That is, the plurality of terminal portions 23 function as connector pins of the semiconductor device A1. Each of the plurality of terminal portions 23 is exposed from the resin package 5. The plurality of terminal portions 23 are arranged in the y direction. Further, the plurality of terminal portions 23 are located in the x1 direction from the resin package 5. Each terminal portion 23 is bent. In the present embodiment, the lead frame 2 has nine terminal portions 23.

複数の放熱部24はそれぞれ、半導体チップ1にて発生した熱を外部に放出する部分である。各放熱部24は、樹脂パッケージ5から露出している。本実施形態においては、各放熱部24は、各第1ダイボンディング部211に繋がる。複数の放熱部24は、平面視において、y方向に並んでおり、かつ、樹脂パッケージ5よりx2方向に位置する。本実施形態においては、第1半導体チップ11は、パワーチップであるため、発熱量が多い。そこで、複数の放熱部24は主に第1半導体チップ11にて発生した熱を放出するために設けられている。本実施形態においては、リードフレーム2は、2つの放熱部24を有する。なお、複数の放熱部24は、リードフレーム2の一部であってもよいし、リードフレーム2とは異なる部材が接合されたものであってもよい。   Each of the plurality of heat radiating portions 24 is a portion that releases heat generated in the semiconductor chip 1 to the outside. Each heat dissipating part 24 is exposed from the resin package 5. In the present embodiment, each heat radiating part 24 is connected to each first die bonding part 211. The plurality of heat dissipating parts 24 are arranged in the y direction and are located in the x2 direction from the resin package 5 in a plan view. In the present embodiment, since the first semiconductor chip 11 is a power chip, it generates a large amount of heat. Therefore, the plurality of heat radiating portions 24 are provided mainly for releasing heat generated in the first semiconductor chip 11. In the present embodiment, the lead frame 2 has two heat radiating portions 24. The plurality of heat radiating portions 24 may be a part of the lead frame 2 or may be formed by joining members different from the lead frame 2.

リードフレーム2は、複数のリードを含んで構成される。本実施形態においては、半導体装置A1は、リードフレーム2として、互いに離間した9本のリード(第1〜第9リード2A〜2I)を有する。   The lead frame 2 includes a plurality of leads. In the present embodiment, the semiconductor device A1 has nine leads (first to ninth leads 2A to 2I) spaced apart from each other as the lead frame 2.

第1リード2Aは、端子部23、第1ダイボンディング部211、および、放熱部24を有している。第1リード2Aにおいて、これらは繋がっており、一体的に形成されている。第1リード2Aは、図19および図21に示すように、端子部23と第1ダイボンディング部211とを連結する部分において屈曲している。第1リード2Aは、第1半導体チップ11を支持している。   The first lead 2 </ b> A has a terminal part 23, a first die bonding part 211, and a heat radiating part 24. In the first lead 2A, these are connected and formed integrally. As shown in FIGS. 19 and 21, the first lead 2 </ b> A is bent at a portion connecting the terminal portion 23 and the first die bonding portion 211. The first lead 2 </ b> A supports the first semiconductor chip 11.

第2リード2Bは、端子部23および第2ワイヤボンディング部222を有している。第2リード2Bにおいて、これらは繋がっており、一体的に形成されている。第2リード2Bには金ワイヤ32が接合されている。なお、第3リード2C、第5リード2E、第6リード2F、および、第7リード2Gも、第2リード2Bと同様である。   The second lead 2B has a terminal portion 23 and a second wire bonding portion 222. In the second lead 2B, these are connected and formed integrally. A gold wire 32 is bonded to the second lead 2B. The third lead 2C, the fifth lead 2E, the sixth lead 2F, and the seventh lead 2G are the same as the second lead 2B.

第4リード2Dは、端子部23、第2ワイヤボンディング部222、および、第2ダイボンディング部212を有している。第4リード2Dにおいて、これらは繋がっており、一体的に形成されている。第4リード2Dは、第2半導体チップ12を支持している。また、第4リード2Dには金ワイヤ32が接合されている。   The fourth lead 2D has a terminal portion 23, a second wire bonding portion 222, and a second die bonding portion 212. In the fourth lead 2D, these are connected and formed integrally. The fourth lead 2D supports the second semiconductor chip 12. A gold wire 32 is joined to the fourth lead 2D.

第8リード2Hは、端子部23、第1ワイヤボンディング部221、および、第2ワイヤボンディング部222を有している。第8リード2Hにおいて、これらは繋がっており、一体的に形成されている。第8リード2Hには、アルミワイヤ31および金ワイヤ32が接合されている。   The eighth lead 2 </ b> H has a terminal portion 23, a first wire bonding portion 221, and a second wire bonding portion 222. In the eighth lead 2H, these are connected and formed integrally. An aluminum wire 31 and a gold wire 32 are joined to the eighth lead 2H.

第9リード2Iは、端子部23、第1ダイボンディング部211、第1ワイヤボンディング部221、および、放熱部24を有している。第9リード2Iにおいて、これらは繋がっており、一体的に形成されている。第9リード2Iは、図19および図21に示すように、端子部23と第1ダイボンディング部211とを連結する部分において屈曲している。第9リード2Iは、第1半導体チップ11を支持している。また、第9リード2Iには、アルミワイヤ31が接合されている。   The ninth lead 2 </ b> I includes a terminal portion 23, a first die bonding portion 211, a first wire bonding portion 221, and a heat dissipation portion 24. In the ninth lead 2I, these are connected and formed integrally. As shown in FIGS. 19 and 21, the ninth lead 2 </ b> I is bent at a portion connecting the terminal portion 23 and the first die bonding portion 211. The ninth lead 2I supports the first semiconductor chip 11. An aluminum wire 31 is bonded to the ninth lead 2I.

複数のワイヤ3の各々は、第1半導体チップ11および第2半導体チップ12とリードフレーム2とを接続するものである。本実施形態においては、複数のワイヤ3は、複数のアルミワイヤ31と複数の金ワイヤ32とを含む。   Each of the plurality of wires 3 connects the first semiconductor chip 11 and the second semiconductor chip 12 to the lead frame 2. In the present embodiment, the plurality of wires 3 include a plurality of aluminum wires 31 and a plurality of gold wires 32.

複数のアルミワイヤ31の各々は、その材質が鉄、ケイ素、ニッケルのいずれかが添加されたアルミニウム合金である。なお、各アルミワイヤ31は、純アルミニウムであってもよい。各アルミワイヤ31は、一端が第1半導体チップ11にボンディングされており、他端がリードフレーム2にボンディングされている。本実施形態においては、各アルミワイヤ31は、その形状が、長手方向に垂直な断面が円形とする線状としているが、リボン状であってもよい。また、各アルミワイヤ31のワイヤ径を300〜400μmとしているが、これに限定されない。各アルミワイヤ31は、陽極酸化皮膜4で覆われている。ただし、各アルミワイヤ31において、電極パッド113と当接する面および第1ワイヤボンディング部221に当接する面は、陽極酸化皮膜4に覆われていない。本実施形態において、半導体装置A1は、2つのアルミワイヤ31を有する。   Each of the plurality of aluminum wires 31 is an aluminum alloy to which any of iron, silicon, and nickel is added. Each aluminum wire 31 may be pure aluminum. Each aluminum wire 31 has one end bonded to the first semiconductor chip 11 and the other end bonded to the lead frame 2. In the present embodiment, each aluminum wire 31 has a linear shape in which the cross section perpendicular to the longitudinal direction is a circle, but it may be in a ribbon shape. Moreover, although the wire diameter of each aluminum wire 31 is 300-400 micrometers, it is not limited to this. Each aluminum wire 31 is covered with an anodized film 4. However, in each aluminum wire 31, the surface in contact with the electrode pad 113 and the surface in contact with the first wire bonding portion 221 are not covered with the anodized film 4. In the present embodiment, the semiconductor device A1 has two aluminum wires 31.

複数の金ワイヤ32の各々は、金からなる。各金ワイヤ32は、一端が第2半導体チップ12(チップ主面121)にボンディングされており、他端がリードフレーム2(第2ワイヤボンディング部222)あるいは第1半導体チップ11(チップ主面111)にボンディングされている。本実施形態において、半導体装置A1は、11つの金ワイヤ32を有する。   Each of the plurality of gold wires 32 is made of gold. Each gold wire 32 has one end bonded to the second semiconductor chip 12 (chip main surface 121) and the other end connected to the lead frame 2 (second wire bonding portion 222) or the first semiconductor chip 11 (chip main surface 111). ) Is bonded. In the present embodiment, the semiconductor device A1 has eleven gold wires 32.

陽極酸化皮膜4は、積層構造をなす。図23は、当該陽極酸化皮膜4の積層構造を示している。陽極酸化皮膜4は、その積層構造において、バリア層4Bとポーラス層4Cとを有する。バリア層4Bは、アルミ素地4Aとしてのアルミワイヤ31および電極パッド113上に積層されている。ポーラス層4Cは、バリア層4B上に積層されている。ポーラス層4Cは、複数の微細な孔(ボア)4Dを有する。   The anodized film 4 has a laminated structure. FIG. 23 shows a laminated structure of the anodic oxide film 4. The anodic oxide film 4 has a barrier layer 4B and a porous layer 4C in its laminated structure. The barrier layer 4B is laminated on the aluminum wire 31 and the electrode pad 113 as the aluminum substrate 4A. The porous layer 4C is laminated on the barrier layer 4B. The porous layer 4C has a plurality of fine holes (bore) 4D.

陽極酸化皮膜4は、ワイヤ被覆部41およびパッド被覆部42を有する。ワイヤ被覆部41は、アルミワイヤ31を覆う。ワイヤ被覆部41は、アルミワイヤ31の全長にわたり形成されている。パッド被覆部42は、第1半導体チップ11の電極パッド113(パッド主面113a)を覆う。パッド被覆部42は、z方向視においてパッド主面113aと一致する。ワイヤ被覆部41とパッド被覆部42とは一体的に形成されている。ワイヤ被覆部41は、後述する陽極酸化処理工程において、アルミワイヤ31の表面から成長して形成されている。よって、ワイヤ被覆部41は、アルミワイヤ31と一体的である。パッド被覆部42は、陽極酸化処理工程において、電極パッド113の表面から成長して形成されている。よって、パッド被覆部42は、電極パッド113と一体的である。本実施形態においては、陽極酸化皮膜4は、その膜厚が1000〜2000Åである。   The anodized film 4 has a wire covering portion 41 and a pad covering portion 42. The wire covering portion 41 covers the aluminum wire 31. The wire covering portion 41 is formed over the entire length of the aluminum wire 31. The pad covering portion 42 covers the electrode pad 113 (pad main surface 113a) of the first semiconductor chip 11. The pad covering portion 42 coincides with the pad main surface 113a when viewed in the z direction. The wire covering portion 41 and the pad covering portion 42 are integrally formed. The wire covering portion 41 is formed by growing from the surface of the aluminum wire 31 in an anodic oxidation process described later. Therefore, the wire covering portion 41 is integral with the aluminum wire 31. The pad covering portion 42 is formed by growing from the surface of the electrode pad 113 in the anodizing process. Therefore, the pad covering portion 42 is integral with the electrode pad 113. In this embodiment, the anodic oxide film 4 has a thickness of 1000 to 2000 mm.

樹脂パッケージ5は、複数の半導体チップ1、リードフレーム2の一部、複数のワイヤ3、および、陽極酸化皮膜4を覆う。なお、陽極酸化皮膜4はアルミワイヤ31を覆っているので、樹脂パッケージ5はアルミワイヤ31を覆っているといえる。樹脂パッケージ5は、電気絶縁性を有する熱硬化性の合成樹脂である。本実施形態においては、黒色のエポキシ樹脂である。また、樹脂パッケージ5は平面視において矩形状をなす。   The resin package 5 covers the plurality of semiconductor chips 1, a part of the lead frame 2, the plurality of wires 3, and the anodized film 4. Since the anodized film 4 covers the aluminum wire 31, it can be said that the resin package 5 covers the aluminum wire 31. The resin package 5 is a thermosetting synthetic resin having electrical insulation. In this embodiment, it is a black epoxy resin. Further, the resin package 5 has a rectangular shape in plan view.

次に、本開示の実施形態に係る半導体装置A1の製造方法について図24〜図27を用いて説明する。本実施形態に係る製造方法は、リードフレーム前工程、ダイボンディング工程、ワイヤボンディング工程、陽極酸化処理工程、樹脂成型工程、および、リードフレーム後工程を有する。半導体装置A1は、上記複数の工程を経て、製造される。本実施形態においては、上記する各工程を上記の順序で行う。   Next, a method for manufacturing the semiconductor device A1 according to the embodiment of the present disclosure will be described with reference to FIGS. The manufacturing method according to this embodiment includes a lead frame pre-process, a die bonding process, a wire bonding process, an anodizing process, a resin molding process, and a lead frame post-process. The semiconductor device A1 is manufactured through the plurality of steps. In the present embodiment, the steps described above are performed in the order described above.

リードフレーム前工程では、上記構成のリードフレーム2を形成するための下準備を行う。具体的には、リードフレーム前工程において、銅の金属板を用意し、当該銅の金属板を打ち抜き加工する。なお、当該打ち抜き加工は、周知の方法を用いればよい。これにより、図24に示すリードフレーム200が得られる。当該リードフレーム200は、フレーム201とフレーム201に支持された複数のリード(第1〜第9リード2A〜2I)とを含む。第1〜第9リード2A〜2Iには、上記するダイボンディング部21、ワイヤボンディング部22、端子部23、および、放熱部24に相当する部分が形成されている。なお、この段階では、当該リードフレーム200は、板状であり、屈曲していない。   In the lead frame pre-process, preparation for forming the lead frame 2 having the above-described configuration is performed. Specifically, in the lead frame pre-process, a copper metal plate is prepared, and the copper metal plate is punched. The punching process may be performed using a known method. Thereby, the lead frame 200 shown in FIG. 24 is obtained. The lead frame 200 includes a frame 201 and a plurality of leads (first to ninth leads 2A to 2I) supported by the frame 201. The first to ninth leads 2A to 2I are formed with portions corresponding to the die bonding portion 21, the wire bonding portion 22, the terminal portion 23, and the heat dissipation portion 24 described above. At this stage, the lead frame 200 has a plate shape and is not bent.

次に、リードフレーム200に対して折り曲げ加工を施す。当該折り曲げ加工では、複数の第1ダイボンディング部211がz2方向に平行移動するように、リードフレーム200を折り曲げる。これにより、第2ダイボンディング部212に対して、複数の第1ダイボンディング部211がz2方向に位置する。その後、必要な部分に各種めっき処理が施される。本実施形態においては、第1ワイヤボンディング部221にNiめっきを、第2ワイヤボンディング部222にAgめっきを施す。なお、リードフレーム前工程において、打ち抜き加工と折り曲げ加工とを同時に行うようにしてもよい。   Next, the lead frame 200 is bent. In the bending process, the lead frame 200 is bent so that the plurality of first die bonding portions 211 are translated in the z2 direction. Accordingly, the plurality of first die bonding portions 211 are positioned in the z2 direction with respect to the second die bonding portion 212. Thereafter, various plating processes are performed on necessary portions. In the present embodiment, Ni plating is applied to the first wire bonding portion 221, and Ag plating is applied to the second wire bonding portion 222. In the lead frame pre-process, punching and bending may be performed simultaneously.

続いて、ダイボンディング工程では、リードフレーム200のダイボンディング部21に複数の半導体チップ1をダイボンディングする。本実施形態においては、各第1半導体チップ11を各第1ダイボンディング部211に接合層91を介して配置する。これにより、各第1半導体チップ11は、各第1ダイボンディング部211に接合する。また、第2半導体チップ12を第2ダイボンディング部212に接合層(図示略)を介して配置する。これにより、第2半導体チップ12は、第2ダイボンディング部212に接合する。なお、ダイボンディング工程において、複数の半導体チップ1を所定の位置にダイボンディングできれば、その手法は限定されない。   Subsequently, in the die bonding process, a plurality of semiconductor chips 1 are die bonded to the die bonding portion 21 of the lead frame 200. In the present embodiment, each first semiconductor chip 11 is disposed on each first die bonding portion 211 via a bonding layer 91. Thereby, each first semiconductor chip 11 is bonded to each first die bonding portion 211. Further, the second semiconductor chip 12 is disposed on the second die bonding portion 212 via a bonding layer (not shown). As a result, the second semiconductor chip 12 is bonded to the second die bonding part 212. In the die bonding step, the technique is not limited as long as a plurality of semiconductor chips 1 can be die bonded at predetermined positions.

続いて、ワイヤボンディング工程では、リードフレーム200およびリードフレーム200に接合された複数の半導体チップ1に複数のワイヤ3をワイヤボンディングする。当該ワイヤボンディングは、周知のワイヤボンダを用いて行われる。当該ワイヤボンディング工程において、各アルミワイヤ31の一端を第1半導体チップ11の電極パッド113(パッド主面113a)にボンディングし、他端を第1ワイヤボンディング部221にボンディングする。また、各金ワイヤ32の一端を第2半導体チップ12にボンディングし、他端を第2ワイヤボンディング部222あるいは第1半導体チップ11のチップ主面111にボンディングする。本実施形態においては、ウェッジボンディング法を用いてアルミワイヤ31を接合し、ボールボンディング法を用いて金ワイヤ32を接合する。上記ダイボンディング工程およびワイヤボンディング工程により、図25に示すリードフレーム200が得られる。   Subsequently, in the wire bonding step, the plurality of wires 3 are wire-bonded to the lead frame 200 and the plurality of semiconductor chips 1 bonded to the lead frame 200. The wire bonding is performed using a known wire bonder. In the wire bonding step, one end of each aluminum wire 31 is bonded to the electrode pad 113 (pad main surface 113a) of the first semiconductor chip 11, and the other end is bonded to the first wire bonding portion 221. Further, one end of each gold wire 32 is bonded to the second semiconductor chip 12, and the other end is bonded to the second wire bonding portion 222 or the chip main surface 111 of the first semiconductor chip 11. In this embodiment, the aluminum wire 31 is joined using the wedge bonding method, and the gold wire 32 is joined using the ball bonding method. The lead frame 200 shown in FIG. 25 is obtained by the die bonding process and the wire bonding process.

続いて、陽極酸化処理工程では、ワイヤボンディング工程後のリードフレーム200(図25参照)を陽極酸化処理し、上記陽極酸化皮膜4を形成する。図26は、当該陽極酸化処理の一例を示している。具体的には、陽極としての当該リードフレーム200と陰極71とを電解液72に浸し、陽極と陰極71との間に電圧を印加する。そうすると、アルミニウム素材であるアルミワイヤ31および電極パッド113が露出した部分において化学反応が起こり、アルミワイヤ31および電極パッド113が溶解しながら、酸化皮膜(陽極酸化皮膜4)が成長する。当該酸化皮膜の成長により、アルミ素地4Aとしてのアルミワイヤ31および電極パッド113上に、バリア層4Bおよびポーラス層4Cがこの順に形成される。このとき、アルミワイヤ31および電極パッド113の双方において同時に酸化皮膜が成長し、ワイヤ被覆部41とパッド被覆部42とが一体的に形成される。なお、銅素材であるリードフレーム2や金素材である金ワイヤ32においては反応が起こらない。すなわち、リードフレーム2や金ワイヤ32には、陽極酸化皮膜4は形成されない。本実施形態においては、上記陽極酸化処理工程によって、図27に示すリードフレーム200が得られる。図27において、陽極酸化皮膜4が形成された部分にハッチングを付している。陽極酸化皮膜4の膜厚は、処理時間(電解液72に浸している時間)や上記印加電圧などの条件に応じて変化する。   Subsequently, in the anodizing process, the lead frame 200 (see FIG. 25) after the wire bonding process is anodized to form the anodized film 4. FIG. 26 shows an example of the anodizing process. Specifically, the lead frame 200 as the anode and the cathode 71 are immersed in the electrolytic solution 72, and a voltage is applied between the anode and the cathode 71. Then, a chemical reaction occurs in a portion where the aluminum wire 31 and the electrode pad 113 which are aluminum materials are exposed, and the oxide film (anodized film 4) grows while the aluminum wire 31 and the electrode pad 113 are dissolved. By the growth of the oxide film, the barrier layer 4B and the porous layer 4C are formed in this order on the aluminum wire 31 and the electrode pad 113 as the aluminum substrate 4A. At this time, an oxide film simultaneously grows on both the aluminum wire 31 and the electrode pad 113, and the wire covering portion 41 and the pad covering portion 42 are integrally formed. The reaction does not occur in the lead frame 2 made of copper or the gold wire 32 made of gold. That is, the anodic oxide film 4 is not formed on the lead frame 2 or the gold wire 32. In the present embodiment, the lead frame 200 shown in FIG. 27 is obtained by the anodic oxidation process. In FIG. 27, the portion where the anodized film 4 is formed is hatched. The film thickness of the anodic oxide film 4 varies depending on conditions such as processing time (time of immersion in the electrolytic solution 72) and the applied voltage.

陽極酸化処理の方法としては、たとえば電解液72の種類により分けられる。電解液72の種類による分類としては、酸性浴型、アルカリ性浴型、有機酸浴型、および、硬質皮膜型などがある。本実施形態においては、電解液72として、アルカリ性の溶液を用いているが、これに限定されない。このようなアルカリ性の溶液(電解液72)としては、アンモニア−フッ化物やアルカリ−過酸化物、リン酸ナトリウムなどが挙げられる。なお、酸性浴型などで用いられる酸性の溶液としては、硫酸やシュウ酸、クロム酸、ホウ酸などが挙げられる。また、陽極および陰極71に印加する電圧の種類(直流電圧あるいは交流電圧など)によっても分けられる。本実施形態においては、直流電圧を印加する。   The anodizing method is classified according to the type of the electrolytic solution 72, for example. The classification according to the type of the electrolytic solution 72 includes an acidic bath type, an alkaline bath type, an organic acid bath type, and a hard film type. In the present embodiment, an alkaline solution is used as the electrolytic solution 72, but is not limited thereto. Examples of such an alkaline solution (electrolytic solution 72) include ammonia-fluoride, alkali-peroxide, and sodium phosphate. Examples of the acidic solution used in the acidic bath type include sulfuric acid, oxalic acid, chromic acid, and boric acid. Further, it is also classified according to the type of voltage (DC voltage or AC voltage) applied to the anode and cathode 71. In the present embodiment, a DC voltage is applied.

樹脂成型工程では、樹脂パッケージ5を形成する。本実施形態においては、モールド成型により形成する。樹脂成型工程においては、陽極酸化処理工程後のリードフレーム200(図27参照)を金型(図示略)により押さえつけ、当該金型のキャビティ内に樹脂材を注入する。そして、当該樹脂材を硬化させて、樹脂パッケージ5を形成する。   In the resin molding process, the resin package 5 is formed. In the present embodiment, it is formed by molding. In the resin molding process, the lead frame 200 (see FIG. 27) after the anodizing process is pressed by a mold (not shown), and a resin material is injected into the cavity of the mold. Then, the resin material is cured to form the resin package 5.

リードフレーム後工程では、樹脂成型工程後のリードフレーム200を図19〜図21に示す半導体装置A1にするための処理が行われる。そのため、リードフレーム後工程では、切断加工(切り抜き加工)および折り曲げ加工が行われる。切断加工においては、図27に示す切断線CL(点線)で切断するなどして、第1〜第9リード2A〜2Iとフレーム201とが連結された部分を取り除く。そして、折り曲げ加工において、第1〜第9リード2A〜2Iのうち、樹脂パッケージ5から突出した部分(端子部23)に対して、x2方向の先端部分がz2方向に平行移動するように折り曲げる。これにより、複数の端子部23が屈曲した形状をなす。   In the lead frame post-process, a process for making the lead frame 200 after the resin molding process into the semiconductor device A1 shown in FIGS. 19 to 21 is performed. For this reason, in the lead frame post-process, cutting (cut-out) and bending are performed. In the cutting process, a portion where the first to ninth leads 2A to 2I and the frame 201 are connected is removed by cutting along a cutting line CL (dotted line) shown in FIG. Then, in the bending process, the portion of the first to ninth leads 2A to 2I protruding from the resin package 5 (terminal portion 23) is bent so that the tip portion in the x2 direction is translated in the z2 direction. Thereby, the some terminal part 23 makes the shape bent.

以上に示す各工程を順に行うことで、図19〜図22に示す半導体装置A1が得られる。   The semiconductor device A1 shown in FIGS. 19 to 22 is obtained by sequentially performing the steps described above.

本実施形態によれば、各アルミワイヤ31を陽極酸化皮膜4(ワイヤ被覆部41)が覆っている。これにより、各アルミワイヤ31は陽極酸化皮膜4によって保護される。発明者の試験により、陽極酸化皮膜4によって、温度サイクルに対する孔食の発生を抑えることができるという知見が得られた。したがって、アルミワイヤ31の損傷による接合不良や断線を抑制することができる。すなわち、半導体装置A1の温度サイクルに対する信頼性を向上させることができる。また、アルミニウムは空気に触れることで自然酸化膜(酸化アルミニウム皮膜)が形成され、当該自然酸化膜により、耐腐食性が向上できる。しかし、当該自然酸化膜は非常に薄く、それ以上膜厚を大きくすることができない。たとえば、自然酸化膜は、その膜厚が50〜200Å程度である。したがって、耐腐食性の向上は限定的である。一方、陽極酸化皮膜4は、その膜厚が上記するように1000〜2000Å程度であり、当該自然酸化膜と比較して非常に厚い。したがって、アルミワイヤ31に、自然酸化膜が形成された場合よりも、耐腐食性をさらに向上できる。   According to the present embodiment, each aluminum wire 31 is covered with the anodized film 4 (wire covering portion 41). Thereby, each aluminum wire 31 is protected by the anodized film 4. The inventor's test has found that the anodic oxide film 4 can suppress the occurrence of pitting corrosion with respect to the temperature cycle. Therefore, bonding failure and disconnection due to damage of the aluminum wire 31 can be suppressed. That is, the reliability with respect to the temperature cycle of the semiconductor device A1 can be improved. Further, when aluminum is exposed to air, a natural oxide film (aluminum oxide film) is formed, and the natural oxide film can improve corrosion resistance. However, the natural oxide film is very thin, and the film thickness cannot be increased further. For example, the natural oxide film has a thickness of about 50 to 200 mm. Therefore, the improvement in corrosion resistance is limited. On the other hand, the anodic oxide film 4 has a film thickness of about 1000 to 2000 mm as described above, and is very thick compared to the natural oxide film. Therefore, the corrosion resistance can be further improved as compared with the case where a natural oxide film is formed on the aluminum wire 31.

本実施形態によれば、陽極酸化処理工程において、ダイボンディング工程およびワイヤボンディング工程後のリードフレーム200全体を電解液72に浸している(図26参照)。これにより、アルミワイヤ31だけでなく、主成分がアルミニウムである電極パッド113にも陽極酸化皮膜4(パッド被覆部42)が形成される。したがって、電極パッド113のパッド主面113aも陽極酸化皮膜4により保護できるため、パッド主面113aの腐食を抑制することもできる。また、電極パッド113のパッド主面113aの腐食は、電極パッド113の界面を伝い、パッド側面113cおよびパッド裏面113bに到達しうる。その結果、電極パッド113の接合強度が低下して、電極パッド113が第1半導体チップ11から剥がれてしまう可能性がある。よって、陽極酸化皮膜4(パッド被覆部42)による電極パッド113のパッド主面113aの保護により、パッド側面113cおよびパッド裏面113bへの腐食の浸食を抑制することができる。すなわち、電極パッド113の剥離を抑制できる。   According to this embodiment, in the anodizing process, the entire lead frame 200 after the die bonding process and the wire bonding process is immersed in the electrolytic solution 72 (see FIG. 26). As a result, the anodic oxide film 4 (pad coating portion 42) is formed not only on the aluminum wire 31 but also on the electrode pad 113 whose main component is aluminum. Therefore, since the pad main surface 113a of the electrode pad 113 can also be protected by the anodic oxide film 4, corrosion of the pad main surface 113a can also be suppressed. Further, the corrosion of the pad main surface 113a of the electrode pad 113 can reach the pad side surface 113c and the pad back surface 113b through the interface of the electrode pad 113. As a result, the bonding strength of the electrode pad 113 is reduced, and the electrode pad 113 may be peeled off from the first semiconductor chip 11. Therefore, corrosion of the pad side surface 113c and the pad back surface 113b can be suppressed by protecting the pad main surface 113a of the electrode pad 113 with the anodic oxide film 4 (pad covering portion 42). That is, peeling of the electrode pad 113 can be suppressed.

本実施形態によれば、陽極酸化皮膜4において、ワイヤ被覆部41とパッド被覆部42とが一体的に形成される。これにより、アルミワイヤ31と第1半導体チップ11(電極パッド113)との接合強度を向上させることができる。   According to the present embodiment, the wire covering portion 41 and the pad covering portion 42 are integrally formed in the anodized film 4. Thereby, the joining strength between the aluminum wire 31 and the first semiconductor chip 11 (electrode pad 113) can be improved.

本実施形態によれば、陽極酸化処理工程の前にワイヤボンディング工程を行っている。たとえば陽極酸化処理を行ったアルミワイヤ31(陽極酸化皮膜4に覆われたアルミワイヤ31)は、陽極酸化皮膜4の影響によりボンディングができないため、陽極酸化皮膜4を除去する必要がある。よって、煩わしい処理が必要となる。したがって、陽極酸化皮膜4が形成される前にアルミワイヤ31をワイヤボンディングすることで、従来のアルミワイヤ31のボンディングと同じ方法を用いることができる。これにより、上記煩わしい処理が不要となる。   According to this embodiment, the wire bonding process is performed before the anodizing process. For example, since the anodized aluminum wire 31 (the aluminum wire 31 covered with the anodized film 4) cannot be bonded due to the influence of the anodized film 4, the anodized film 4 needs to be removed. Therefore, troublesome processing is required. Therefore, the same method as the conventional bonding of the aluminum wire 31 can be used by wire bonding the aluminum wire 31 before the anodic oxide film 4 is formed. Thereby, the said troublesome process becomes unnecessary.

本実施形態によれば、陽極酸化処理工程において、アルカリ性の電解液72を用いている。陽極酸化処理工程において、図26に示すようにリードフレーム200全体を電解液72に浸しているため、アルミワイヤ31以外の部位も電解液72に浸る。すなわち、リードフレーム200(2)も電解液72に浸る。リードフレーム200(2)は銅からなるため、酸性の電解液72を用いると、リードフレーム200(2)の劣化を招く恐れがある。したがって、アルカリ性の電解液72を用いることで、酸性の電解液72に比べて、リードフレーム200(2)の腐食を低減することができる。   According to this embodiment, the alkaline electrolytic solution 72 is used in the anodizing process. In the anodizing process, since the entire lead frame 200 is immersed in the electrolytic solution 72 as shown in FIG. 26, parts other than the aluminum wire 31 are also immersed in the electrolytic solution 72. That is, the lead frame 200 (2) is also immersed in the electrolytic solution 72. Since the lead frame 200 (2) is made of copper, if the acidic electrolyte solution 72 is used, the lead frame 200 (2) may be deteriorated. Therefore, by using the alkaline electrolytic solution 72, the corrosion of the lead frame 200 (2) can be reduced as compared with the acidic electrolytic solution 72.

次に、本実施形態に係る半導体装置A1およびその製造方法についての各種変形例について説明する。   Next, various modifications of the semiconductor device A1 and the manufacturing method thereof according to the present embodiment will be described.

上記実施形態において、陽極酸化処理工程後に、上記ポーラス層4Cに形成された複数の孔4Dを封孔する処理をさらに追加してもよい。当該封孔処理は、陽極酸化処理工程によってアルミ素地4A(アルミワイヤ31および電極パッド113)上に積層されたポーラス層4Cの複数の孔4Dを封じる処理である。このような封孔処理の方法としては、水和封孔法や無機物充填封孔法などがある。水和封孔法は、孔4D内に水分子を取り込み、孔4D中での体積膨張で多孔質の孔4Dを塞ぐ方法であり、加圧水蒸気封孔型(温度:110〜140℃)や沸騰水封孔型(温度:95℃以上)がある。無機物充填封孔法は、ニッケル、コバルト、クロム等の金属塩やこれら金属塩のフッ化物が、孔4Dの開口部付近に金属塩の水酸化物として吸着されて孔4Dを塞ぐ方法であり、金属塩を用いた二段封孔型および金属塩にフッ化物を共存させた低温封孔型とがある。図28は、水和封孔法による封孔処理後の陽極酸化皮膜4の積層構造を示している。図28が示すように、図23と比較して、封孔処理により、水和物6が形成されている。水和物6は、たとえば水酸化アルミニウムからなる。水和物6は、図28に示すように、複数の孔4Dそれぞれの開口部付近に充填され、複数の孔4Dの開口部を閉じている。なお、各孔4Dの開口部が完全に閉じておらず、狭くなっている程度であっても「封孔」に含む。水和物6は、上記するように開口部付近に充填されているため、陽極酸化処理とこれに封孔処理を行った場合とでは厚さは変わらない。なお、水和物6は、ポーラス層4Cの上に層状に形成されていてもよい。以上のような封孔処理を行うことにより、陽極酸化皮膜4の表面は化学的にさらに安定(不活性)し、酸素や他の化学物質と簡単には反応しなくなる。したがって、アルミワイヤ31の耐腐食性がさらに向上する。   In the above embodiment, a treatment for sealing the plurality of holes 4D formed in the porous layer 4C may be further added after the anodizing treatment step. The sealing process is a process of sealing the plurality of holes 4D of the porous layer 4C laminated on the aluminum base 4A (the aluminum wire 31 and the electrode pad 113) by the anodizing process. Examples of the sealing treatment method include a hydration sealing method and an inorganic filling sealing method. The hydration sealing method is a method in which water molecules are taken into the holes 4D, and the porous holes 4D are closed by volume expansion in the holes 4D, such as a pressurized water vapor sealing type (temperature: 110 to 140 ° C.) There is a water sealing type (temperature: 95 ° C. or more). The inorganic filling and sealing method is a method in which a metal salt such as nickel, cobalt, or chromium or a fluoride of these metal salts is adsorbed as a metal salt hydroxide near the opening of the hole 4D to close the hole 4D. There are a two-stage sealing type using a metal salt and a low-temperature sealing type in which a fluoride is allowed to coexist with a metal salt. FIG. 28 shows the laminated structure of the anodic oxide film 4 after the sealing treatment by the hydration sealing method. As FIG. 28 shows, the hydrate 6 is formed by the sealing process compared with FIG. The hydrate 6 is made of, for example, aluminum hydroxide. As shown in FIG. 28, the hydrate 6 is filled in the vicinity of the openings of the plurality of holes 4D, and the openings of the plurality of holes 4D are closed. It should be noted that the opening of each hole 4D is not completely closed but is included in the “sealing” even if it is narrow. Since the hydrate 6 is filled in the vicinity of the opening as described above, the thickness does not change between the anodizing treatment and the sealing treatment. In addition, the hydrate 6 may be formed in layers on the porous layer 4C. By performing the sealing treatment as described above, the surface of the anodic oxide film 4 becomes chemically more stable (inactive) and does not easily react with oxygen or other chemical substances. Therefore, the corrosion resistance of the aluminum wire 31 is further improved.

上記実施形態においては、陽極酸化皮膜4は複数の孔4Dが形成されたポーラス層4Cを有する場合を説明したが、陽極酸化処理の方法によっては、当該ポーラス層4Cが形成されない場合もある。したがって、陽極酸化皮膜4は上記ポーラス層4Cを有していなくてもよい。   In the above embodiment, the case where the anodic oxide film 4 has the porous layer 4C in which the plurality of holes 4D are formed has been described, but the porous layer 4C may not be formed depending on the method of anodizing treatment. Therefore, the anodic oxide film 4 may not have the porous layer 4C.

上記実施形態においては、半導体チップ1として、複数の第1半導体チップ11と第2半導体チップ12とを有する場合を説明したが、これに限定されない。また、リードフレーム2として、第1〜第9リード2A〜2I(9本のリード)を有する場合を例に説明したが、これに限定されない。半導体チップ1の個数や種類、また、リードフレーム2の形状やリードの本数など、半導体装置A1の目的とする機能に応じて適宜変更すればよい。たとえば半導体装置A1がMOSFETのディスクリート半導体である場合、上記半導体チップ1として、1つのMOSFETをリードフレーム2に接合する。そして、リード(端子部23)の本数は3本あればよい。   In the above embodiment, the case where the semiconductor chip 1 includes the plurality of first semiconductor chips 11 and the second semiconductor chips 12 has been described. However, the present invention is not limited to this. Moreover, although the case where it has the 1st-9th leads 2A-2I (9 leads) as the lead frame 2 was demonstrated to the example, it is not limited to this. What is necessary is just to change suitably according to the objective function of semiconductor device A1, such as the number and kind of the semiconductor chip 1, and the shape of the lead frame 2 and the number of leads. For example, when the semiconductor device A1 is a discrete semiconductor of MOSFET, one MOSFET is bonded to the lead frame 2 as the semiconductor chip 1. The number of leads (terminal portions 23) may be three.

上記実施形態においては、リードフレーム構造の半導体装置A1を説明したが、主成分がアルミニウムであるワイヤを用いた各種半導体装置に適用することが可能である。たとえば、リードフレーム構造ではなく、表面実装用のチップ型の半導体装置であっても、主成分がアルミニウムであるワイヤを用いているものであれば、適用可能である。   In the above embodiment, the semiconductor device A1 having a lead frame structure has been described. However, the semiconductor device A1 can be applied to various semiconductor devices using wires whose main component is aluminum. For example, a chip-type semiconductor device for surface mounting instead of a lead frame structure can be applied as long as a wire whose main component is aluminum is used.

本開示に係る半導体装置およびその製造方法は、上記した実施形態に限定されるものではない。本開示の半導体装置の各部の具体的な構成およびその製造方法の各工程の具体的な構成は、種々に設計変更自在である。   The semiconductor device and the manufacturing method thereof according to the present disclosure are not limited to the above-described embodiments. The specific configuration of each part of the semiconductor device of the present disclosure and the specific configuration of each process of the manufacturing method can be varied in design in various ways.

本開示は以下の付記を含む。
[付記B1]
半導体素子と、
一端が前記半導体素子に接合されたアルミニウムワイヤと、
前記アルミニウムワイヤを覆うワイヤ被覆部を有する陽極酸化皮膜と、
前記半導体素子および前記陽極酸化皮膜を覆う封止樹脂と、
を備えることを特徴とする半導体装置。
[付記B2]
前記半導体素子は、主成分がアルミニウムである電極パッドを有しており、
当該電極パッドは、前記アルミニウムワイヤの一端が接合されたパッド主面を有しており、
前記陽極酸化皮膜は、前記パッド主面を覆うパッド被覆部をさらに有する、
付記B1に記載の半導体装置。
[付記B3]
前記陽極酸化皮膜は、前記ワイヤ被覆部と前記パッド被覆部とが一体的に形成されている、
付記B2に記載の半導体装置。
[付記B4]
前記陽極酸化皮膜は、複数の孔が形成されたポーラス層を有しており、
前記複数の孔を封孔する水和物をさらに備える、
付記B1ないし付記B3のいずれか一項に記載の半導体装置。
[付記B5]
前記アルミニウムワイヤには、鉄、ケイ素、あるいは、ニッケルが添加されている、
付記B1ないし付記B4のいずれか一項に記載の半導体装置。
[付記B6]
前記半導体素子と電気的に接続された電極をさらに備えており、
当該電極は、前記封止樹脂の内側で前記半導体素子が接合されたダイボンディング部と前記封止樹脂から露出する端子部とを有する、
付記B1ないし付記B5のいずれか一項に記載の半導体装置。
[付記B7]
前記電極は、リードフレームである、
付記B6に記載の半導体装置。
[付記B8]
アルミニウムワイヤの一端を前記半導体素子に接合することと、
前記アルミニウムワイヤを覆う陽極酸化皮膜を形成することと、
半導体素子および前記陽極酸化皮膜を覆う封止樹脂を形成することと、
を有することを特徴とする、半導体装置の製造方法。
[付記B9]
前記半導体素子は、主成分がアルミニウムである電極パッドを有しており、
前記ワイヤボンディング工程において、前記アルミニウムワイヤの一端を前記電極パッドに接合し、
前記陽極酸化皮膜を形成することにおいて、前記電極パッドを覆う陽極酸化皮膜を形成する、
付記B8に記載の製造方法。
[付記B10]
前記陽極酸化皮膜を形成することは、前記アルミニウムワイヤの一端を前記半導体素子に接合することの後であり、かつ、前記封止樹脂を形成することの前に行われる、
付記B9に記載の製造方法。
[付記B11]
前記アルミニウムワイヤの一端を前記半導体素子に接合することにおいては、ウェッジボンディング法を用いる、
付記B8ないし付記B10のいずれか一項に記載の製造方法。
[付記B12]
前記陽極酸化皮膜は、複数の孔が形成されたポーラス層を有し、
前記複数の孔を水和物により封孔することをさらに有する、
付記B8ないし付記B11のいずれか一項に記載の製造方法。
[付記B13]
前記半導体装置は、前記半導体素子と電気的に接続される電極をさらに備えており、
前記半導体素子を前記電極に接合することをさらに有する、
付記B8ないし付記B12のいずれか一項に記載の製造方法。
[付記B14]
前記陽極酸化皮膜を形成することにおいては、陽極としての前記電極と陰極とを電解液に浸し、前記陽極および前記陰極に直流電圧を印加する、
付記B13に記載の製造方法。
[付記B15]
前記陽極酸化皮膜を形成することにおいて、前記電解液にアルカリ性の溶液を用いる、
付記B14に記載の製造方法。
The present disclosure includes the following supplementary notes.
[Appendix B1]
A semiconductor element;
An aluminum wire having one end bonded to the semiconductor element;
An anodized film having a wire coating covering the aluminum wire;
A sealing resin covering the semiconductor element and the anodized film;
A semiconductor device comprising:
[Appendix B2]
The semiconductor element has an electrode pad whose main component is aluminum,
The electrode pad has a pad main surface to which one end of the aluminum wire is bonded,
The anodic oxide film further has a pad covering portion that covers the pad main surface,
The semiconductor device according to appendix B1.
[Appendix B3]
In the anodized film, the wire coating part and the pad coating part are integrally formed,
The semiconductor device according to appendix B2.
[Appendix B4]
The anodized film has a porous layer in which a plurality of holes are formed,
A hydrate that seals the plurality of holes;
The semiconductor device according to any one of appendices B1 to B3.
[Appendix B5]
Iron, silicon, or nickel is added to the aluminum wire,
The semiconductor device according to any one of appendices B1 to B4.
[Appendix B6]
An electrode electrically connected to the semiconductor element;
The electrode has a die bonding part to which the semiconductor element is bonded inside the sealing resin and a terminal part exposed from the sealing resin.
The semiconductor device according to any one of appendices B1 to B5.
[Appendix B7]
The electrode is a lead frame;
The semiconductor device according to appendix B6.
[Appendix B8]
Bonding one end of an aluminum wire to the semiconductor element;
Forming an anodized film covering the aluminum wire;
Forming a sealing resin covering the semiconductor element and the anodized film;
A method for manufacturing a semiconductor device, comprising:
[Appendix B9]
The semiconductor element has an electrode pad whose main component is aluminum,
In the wire bonding step, one end of the aluminum wire is bonded to the electrode pad,
In forming the anodized film, an anodized film covering the electrode pad is formed.
The manufacturing method according to appendix B8.
[Appendix B10]
Forming the anodized film is performed after joining one end of the aluminum wire to the semiconductor element and before forming the sealing resin.
The manufacturing method according to appendix B9.
[Appendix B11]
In joining one end of the aluminum wire to the semiconductor element, a wedge bonding method is used.
The manufacturing method according to any one of Supplementary Notes B8 to B10.
[Appendix B12]
The anodized film has a porous layer in which a plurality of holes are formed,
Further comprising sealing the plurality of pores with a hydrate.
The manufacturing method according to any one of Appendix B8 to Appendix B11.
[Appendix B13]
The semiconductor device further includes an electrode electrically connected to the semiconductor element,
Further comprising bonding the semiconductor element to the electrode;
The manufacturing method according to any one of Supplementary Notes B8 to B12.
[Appendix B14]
In forming the anodic oxide film, the electrode and the cathode as an anode are immersed in an electrolytic solution, and a DC voltage is applied to the anode and the cathode.
The manufacturing method according to appendix B13.
[Appendix B15]
In forming the anodized film, an alkaline solution is used as the electrolytic solution.
The manufacturing method according to attachment B14.

A1 :半導体装置
1 :半導体チップ
11 :第1半導体チップ
111 :チップ主面
112 :チップ裏面
113 :電極パッド
113a:パッド主面
113b:パッド裏面
113c:パッド側面
12 :第2半導体チップ
121 :チップ主面
122 :チップ裏面
2 :リードフレーム
2A〜2I:第1〜第9リード
21 :ダイボンディング部
211 :第1ダイボンディング部
212 :第2ダイボンディング部
22 :ワイヤボンディング部
221 :第1ワイヤボンディング部
222 :第2ワイヤボンディング部
23 :端子部
24 :放熱部
200 :リードフレーム
201 :フレーム
3 :ワイヤ
31 :アルミワイヤ
32 :金ワイヤ
4 :陽極酸化皮膜
4A :アルミ素地
4B :バリア層
4C :ポーラス層
4D :孔
41 :ワイヤ被覆部
42 :パッド被覆部
5 :樹脂パッケージ
6 :水和物
71 :陰極
72 :電解液
91 :接合層
A1: Semiconductor device 1: Semiconductor chip 11: First semiconductor chip 111: Chip main surface 112: Chip back surface 113: Electrode pad 113a: Pad main surface 113b: Pad back surface 113c: Pad side surface 12: Second semiconductor chip 121: Chip main Surface 122: Chip back surface 2: Lead frames 2A to 2I: First to ninth leads 21: Die bonding portion 211: First die bonding portion 212: Second die bonding portion 22: Wire bonding portion 221: First wire bonding portion 222: 2nd wire bonding part 23: Terminal part 24: Heat radiation part 200: Lead frame 201: Frame 3: Wire 31: Aluminum wire 32: Gold wire 4: Anodized film 4A: Aluminum base 4B: Barrier layer 4C: Porous layer 4D: Hole 41: Wire covering part 42: Par De covering section 5: the resin package 6: hydrate 71: cathode 72: electrolyte 91: bonding layer

Claims (23)

半導体素子と、
前記半導体素子に導通する被接合体と、
材質が第1金属である第1ワイヤであって、前記被接合体に接合された第1ボンディング部および当該第1ボンディング部から延びる第1線状部を含む、第1ワイヤと、
材質が前記第1金属であり、かつ、前記被接合体に接合されたワイヤ片と、
材質が前記第1金属とは異なる第2金属である第2ワイヤであって、前記ワイヤ片を介して前記被接合体に接合された第2ボンディング部および当該第2ボンディング部から延びる第2線状部を含む、第2ワイヤと、を備える、半導体装置。
A semiconductor element;
A body to be electrically connected to the semiconductor element;
A first wire made of a first metal material, the first wire including a first bonding portion bonded to the object to be bonded and a first linear portion extending from the first bonding portion;
A wire piece made of the first metal and bonded to the object to be bonded;
The second wire is a second metal made of a second metal different from the first metal, the second bonding portion being joined to the joined body via the wire piece, and the second wire extending from the second bonding portion. A semiconductor device comprising: a second wire including a shaped portion.
前記第2ボンディング部は、前記被接合体から離間している、
請求項1に記載の半導体装置。
The second bonding part is spaced apart from the object to be joined;
The semiconductor device according to claim 1.
前記第1ボンディング部および前記ワイヤ片は、ウェッジツールを用いたウェッジボンディングによって接合されており、当該接合時に形成された押圧痕を有する、
請求項1または請求項2に記載の半導体装置。
The first bonding portion and the wire piece are bonded by wedge bonding using a wedge tool, and have a press mark formed at the time of the bonding.
The semiconductor device according to claim 1 or 2.
前記ワイヤ片の形状は、前記第1ボンディング部と略同じ形状である、
請求項3に記載の半導体装置。
The shape of the wire piece is substantially the same shape as the first bonding portion.
The semiconductor device according to claim 3.
前記第2ボンディング部は、ボールボンディングによって接合されたボール接合部である、
請求項1ないし請求項4のいずれか一項に記載の半導体装置。
The second bonding portion is a ball bonding portion bonded by ball bonding.
The semiconductor device according to claim 1.
前記第2ボンディング部は、ステッチボンディングによって接合されたステッチ接合部である、
請求項1ないし請求項4のいずれか一項に記載の半導体装置。
The second bonding portion is a stitch bonding portion bonded by stitch bonding.
The semiconductor device according to claim 1.
前記ワイヤ片は、細長形状であり、
前記第2線状部が前記ステッチ接合部から延びる方向と、前記ワイヤ片の長手方向とが一致する、
請求項6に記載の半導体装置。
The wire piece has an elongated shape,
The direction in which the second linear portion extends from the stitch joint portion and the longitudinal direction of the wire piece match.
The semiconductor device according to claim 6.
前記第1ワイヤおよび前記ワイヤ片の各々と前記被接合体との接合強度は、前記第2ワイヤを前記被接合体に直接接合した場合の前記第2ワイヤと前記被接合体との接合強度より高く、
前記ワイヤ片と前記第2ワイヤとの接合強度は、前記第2ワイヤを前記被接合体に直接接合した場合の前記第2ワイヤと前記被接合体との接合強度より高い、
請求項1ないし請求項7のいずれか一項に記載の半導体装置。
The bonding strength between each of the first wire and the wire piece and the bonded body is based on the bonding strength between the second wire and the bonded body when the second wire is directly bonded to the bonded body. high,
The bonding strength between the wire piece and the second wire is higher than the bonding strength between the second wire and the object to be bonded when the second wire is directly bonded to the object to be bonded.
The semiconductor device according to claim 1.
前記第1ワイヤのワイヤ径は、前記第2ワイヤのワイヤ径より大きい、
請求項1ないし請求項8のいずれか一項に記載の半導体装置。
The wire diameter of the first wire is larger than the wire diameter of the second wire,
9. The semiconductor device according to any one of claims 1 to 8.
前記被接合体は、前記第1ボンディング部が接合された被第1ボンディング部と、前記第2ボンディング部が前記ワイヤ片を介して接合された被第2ボンディング部と、を含み、
前記被第1ボンディング部および前記被第2ボンディング部は、互いに同じ材質の表層を有する、
請求項1ないし請求項9のいずれか一項に記載の半導体装置。
The bonded body includes a first bonded portion to which the first bonding portion is bonded, and a second bonded portion to which the second bonding portion is bonded through the wire piece,
The first bonding portion and the second bonding portion have surface layers made of the same material,
The semiconductor device according to claim 1.
前記被第1ボンディング部と前記被第2ボンディング部とはニッケルめっきされている、
請求項10に記載の半導体装置。
The first bonding portion and the second bonding portion are nickel-plated,
The semiconductor device according to claim 10.
前記第1金属は、主成分がアルミニウムであり、
前記第2金属は、主成分が金あるいは銅である、
請求項11に記載の半導体装置。
The first metal is mainly composed of aluminum,
The second metal is mainly composed of gold or copper.
The semiconductor device according to claim 11.
半導体装置の製造方法であって、
材質が第1金属である第1配線材の一部を被接合体に接合することによりワイヤ片を形成することと、
前記第1配線材を用いて、前記被接合体に接合された第1ボンディング部および当該第1ボンディング部から延びる第1線状部を含む第1ワイヤを形成することと、
材質が前記第1金属とは異なる第2金属である第2配線材を用いて、前記ワイヤ片に接合された第2ボンディング部および当該第2ボンディング部から延びる第2線状部を含む第2ワイヤを形成することと、を有する、製造方法。
A method for manufacturing a semiconductor device, comprising:
Forming a piece of wire by bonding a part of the first wiring material made of the first metal to the object to be bonded;
Using the first wiring material, forming a first wire including a first bonding portion bonded to the object to be bonded and a first linear portion extending from the first bonding portion;
A second wiring member comprising a second bonding material bonded to the wire piece and a second linear portion extending from the second bonding portion using a second wiring material made of a second metal different from the first metal. Forming a wire.
前記ワイヤ片を形成することにおいては、ワイヤガイドと、当該ワイヤガイドから送られてくる前記第1配線材を接合対象に対して押し付けるウェッジと、前記第1配線材を切断するカッタとを備えたウェッジツールを用いて、前記ワイヤ片を形成し、
前記第1ワイヤを形成することにおいては、前記ウェッジツールを用いて、前記第1ワイヤを形成する、
請求項13に記載の製造方法。
In forming the wire piece, a wire guide, a wedge that presses the first wiring member sent from the wire guide against a bonding target, and a cutter that cuts the first wiring member are provided. Using a wedge tool, form the wire piece,
In forming the first wire, the first wire is formed using the wedge tool.
The manufacturing method according to claim 13.
前記ワイヤ片を形成することは、
前記ウェッジによって前記被接合体に対して前記第1配線材の一部を押し付けた状態で超音波振動を付加して、前記第1配線材の一部を前記被接合体に接合することと、
前記第1配線材の一部を残すように前記第1配線材を切断することで、前記ワイヤ片を形成することと、を含む、
請求項14に記載の製造方法。
Forming the wire piece
Adding ultrasonic vibration in a state in which a part of the first wiring member is pressed against the object to be bonded by the wedge, and bonding a part of the first wiring material to the object to be bonded;
Cutting the first wiring material so as to leave a part of the first wiring material, thereby forming the wire piece.
The manufacturing method according to claim 14.
前記第2ワイヤを形成することにおいては、キャピラリを用いて、前記第2ワイヤを形成し、
前記第2ワイヤを形成することは、
前記キャピラリの先端から突き出た前記第2配線材を溶融させて溶融ボールを形成することと、
当該溶融ボールを前記ワイヤ片に押し付けて接合することで、前記第2ボンディング部を形成するボールボンディングと、
当該ボールボンディング後に、前記第2配線材を引き出しつつ、前記キャピラリを移動することで、前記第2線状部を形成するルーピングと、
当該ルーピング後に、前記第2配線材を半導体素子に対して押し付けて接合するステッチボンディングと、を含む、
請求項13ないし請求項15のいずれか一項に記載の製造方法。
In forming the second wire, a capillary is used to form the second wire,
Forming the second wire comprises:
Melting the second wiring member protruding from the tip of the capillary to form a molten ball;
Ball bonding for forming the second bonding portion by pressing and joining the molten ball to the wire piece;
Looping to form the second linear part by moving the capillary while pulling out the second wiring material after the ball bonding,
After the looping, stitch bonding that presses and bonds the second wiring member to the semiconductor element,
The manufacturing method according to any one of claims 13 to 15.
前記第2ワイヤを形成することにおいては、キャピラリを用いて、前記第2ワイヤを形成し、
前記第2ワイヤを形成することは、
前記キャピラリの先端から突き出た前記第2配線材を溶融させて溶融ボールを形成し、当該溶融ボールを半導体素子に押し付けて接合するボールボンディングと、
当該ボールボンディング後に、前記第2配線材を引き出しつつ、前記キャピラリを移動することで、前記第2線状部を形成するルーピングと、
当該ルーピング後に、前記第2配線材を前記ワイヤ片に対して押し付けて接合することで、前記第2ボンディング部を形成するステッチボンディングと、を含む、
請求項13ないし請求項15のいずれか一項に記載の製造方法。
In forming the second wire, a capillary is used to form the second wire,
Forming the second wire comprises:
Ball bonding for melting the second wiring material protruding from the tip of the capillary to form a molten ball, pressing the molten ball against a semiconductor element, and bonding;
Looping to form the second linear part by moving the capillary while pulling out the second wiring material after the ball bonding,
After the looping, the second wiring member is pressed against the wire piece and joined to form the second bonding portion, and stitch bonding is included.
The manufacturing method according to any one of claims 13 to 15.
前記ワイヤ片は、細長形状であり、
前記第2ワイヤを形成することにおいて、前記第2ボンディング部から前記第2線状部が延びる方向と、前記ワイヤ片の長手方向とを一致させて、前記第2ワイヤを形成する、
請求項17に記載の製造方法。
The wire piece has an elongated shape,
In forming the second wire, the second wire is formed by matching the direction in which the second linear portion extends from the second bonding portion and the longitudinal direction of the wire piece.
The manufacturing method according to claim 17.
前記第1金属として、前記被接合体との接合強度が前記第2金属と前記被接合体との接合強度より高く、かつ、前記第2金属との接合強度が前記第2金属と前記被接合体との接合強度より高いものを用いる、
請求項13ないし請求項18のいずれか一項に記載の製造方法。
As said 1st metal, the joint strength with said to-be-joined body is higher than the joint strength with said 2nd metal and said to-be-joined body, and the joint strength with said 2nd metal has said 2nd metal and said to-be-joined Use a material that has higher strength than the body.
The manufacturing method according to any one of claims 13 to 18.
前記第1ワイヤのワイヤ径は、前記第2ワイヤのワイヤ径より大きい、
請求項13ないし請求項19のいずれか一項に記載の製造方法。
The wire diameter of the first wire is larger than the wire diameter of the second wire,
The manufacturing method as described in any one of Claim 13 thru | or 19.
前記被接合体は、前記第1ボンディング部が接合された被第1ボンディング部と、前記第2ボンディング部が前記ワイヤ片を介して接合された被第2ボンディング部と、を含み、
前記被第1ボンディング部および前記被第2ボンディング部は、互いに同じ材質の表層を有する、
請求項13ないし請求項20のいずれか一項に記載の製造方法。
The bonded body includes a first bonded portion to which the first bonding portion is bonded, and a second bonded portion to which the second bonding portion is bonded through the wire piece,
The first bonding portion and the second bonding portion have surface layers made of the same material,
The manufacturing method according to any one of claims 13 to 20.
前記被第1ボンディング部と前記被第2ボンディング部とにニッケルめっきを施すことをさらに有する、
請求項21に記載の製造方法。
Further, nickel plating is applied to the first bonding portion and the second bonding portion.
The manufacturing method according to claim 21.
前記第1金属として、主成分がアルミニウムである金属を用い、
前記第2金属として、主成分が金あるいは銅である金属を用いる、
請求項22に記載の製造方法。
As the first metal, a metal whose main component is aluminum is used,
As the second metal, a metal whose main component is gold or copper is used.
The manufacturing method according to claim 22.
JP2018087093A 2017-05-29 2018-04-27 Semiconductor device and manufacturing method of the same Pending JP2019004137A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/989,468 US10629520B2 (en) 2017-05-29 2018-05-25 Semiconductor device and method for manufacturing the same
JP2022200599A JP7549638B2 (en) 2017-05-29 2022-12-15 Method for manufacturing semiconductor device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017105182 2017-05-29
JP2017105182 2017-05-29
JP2017122023 2017-06-22
JP2017122023 2017-06-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022200599A Division JP7549638B2 (en) 2017-05-29 2022-12-15 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2019004137A true JP2019004137A (en) 2019-01-10

Family

ID=65006334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018087093A Pending JP2019004137A (en) 2017-05-29 2018-04-27 Semiconductor device and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2019004137A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223411A (en) * 2019-12-11 2020-06-02 京东方科技集团股份有限公司 A kind of substrate for micro LED display panel and its manufacturing method
US20220199571A1 (en) * 2020-12-23 2022-06-23 Skyworks Solutions, Inc. Apparatus and methods for tool mark free stitch bonding
JP2023118502A (en) * 2022-02-15 2023-08-25 三菱電機株式会社 Semiconductor device and method for manufacturing the same
WO2024029286A1 (en) * 2022-08-03 2024-02-08 ローム株式会社 Semiconductor device and method for manufacturing semiconductor device
WO2025057855A1 (en) * 2023-09-14 2025-03-20 ローム株式会社 Electronic device and method for manufacturing electronic device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058603A (en) * 1998-08-10 2000-02-25 Fuji Electric Co Ltd Ultrasonic wire bonder
JP2000357705A (en) * 1999-06-14 2000-12-26 Denso Corp Electronic component connection method
JP2007294530A (en) * 2006-04-21 2007-11-08 Sanken Electric Co Ltd Lead-frame assembly
US20090127317A1 (en) * 2007-11-15 2009-05-21 Infineon Technologies Ag Device and method for producing a bonding connection
US20120091568A1 (en) * 2004-08-19 2012-04-19 Infineon Technologies Ag Mixed wire semiconductor lead frame package
JP2012243943A (en) * 2011-05-19 2012-12-10 Tokai Rika Co Ltd Wire bonding structure, electronic apparatus, and manufacturing method of electronic apparatus
JP2013135008A (en) * 2011-12-26 2013-07-08 Fuji Electric Co Ltd Wedge tool for wire bonding, bonding device, wire bonding method, and method of manufacturing semiconductor device
WO2015170738A1 (en) * 2014-05-08 2015-11-12 ローム株式会社 Method for manufacturing wire bonding structure, wire bonding structure, and electronic device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058603A (en) * 1998-08-10 2000-02-25 Fuji Electric Co Ltd Ultrasonic wire bonder
JP2000357705A (en) * 1999-06-14 2000-12-26 Denso Corp Electronic component connection method
US20120091568A1 (en) * 2004-08-19 2012-04-19 Infineon Technologies Ag Mixed wire semiconductor lead frame package
JP2007294530A (en) * 2006-04-21 2007-11-08 Sanken Electric Co Ltd Lead-frame assembly
US20090127317A1 (en) * 2007-11-15 2009-05-21 Infineon Technologies Ag Device and method for producing a bonding connection
JP2012243943A (en) * 2011-05-19 2012-12-10 Tokai Rika Co Ltd Wire bonding structure, electronic apparatus, and manufacturing method of electronic apparatus
JP2013135008A (en) * 2011-12-26 2013-07-08 Fuji Electric Co Ltd Wedge tool for wire bonding, bonding device, wire bonding method, and method of manufacturing semiconductor device
WO2015170738A1 (en) * 2014-05-08 2015-11-12 ローム株式会社 Method for manufacturing wire bonding structure, wire bonding structure, and electronic device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223411A (en) * 2019-12-11 2020-06-02 京东方科技集团股份有限公司 A kind of substrate for micro LED display panel and its manufacturing method
US20220199571A1 (en) * 2020-12-23 2022-06-23 Skyworks Solutions, Inc. Apparatus and methods for tool mark free stitch bonding
US12142595B2 (en) * 2020-12-23 2024-11-12 Skyworks Solutions, Inc. Apparatus and methods for tool mark free stitch bonding
JP2023118502A (en) * 2022-02-15 2023-08-25 三菱電機株式会社 Semiconductor device and method for manufacturing the same
JP7678773B2 (en) 2022-02-15 2025-05-16 三菱電機株式会社 Semiconductor device and its manufacturing method
WO2024029286A1 (en) * 2022-08-03 2024-02-08 ローム株式会社 Semiconductor device and method for manufacturing semiconductor device
WO2025057855A1 (en) * 2023-09-14 2025-03-20 ローム株式会社 Electronic device and method for manufacturing electronic device

Similar Documents

Publication Publication Date Title
JP2019004137A (en) Semiconductor device and manufacturing method of the same
JP6030970B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
CN108461457B (en) Semiconductor device and method for manufacturing the same
JP7549638B2 (en) Method for manufacturing semiconductor device
JP2014067750A (en) Resin-encapsulated semiconductor device and method of manufacturing the same
JP7089388B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
CN103035601A (en) Semiconductor device including diffusion soldered layer on sintered silver layer
KR20070046804A (en) Semiconductor device
CN101405863A (en) Semiconductor devices and electrical parts manufacturing using metal coated wires
JP5125975B2 (en) Resin case manufacturing method
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
JP3664045B2 (en) Manufacturing method of semiconductor device
US9553068B2 (en) Integrated circuit (“IC”) assembly includes an IC die with a top metallization layer and a conductive epoxy layer applied to the top metallization layer
US9161479B2 (en) Power module package and method for manufacturing the same
JP6499642B2 (en) Wire bonding structure manufacturing method, wire bonding structure, and electronic device
CN110729199B (en) Selective plating of semiconductor package leads
JP2012243943A (en) Wire bonding structure, electronic apparatus, and manufacturing method of electronic apparatus
US20140367838A1 (en) Leadframe with lead of varying thickness
KR20170012927A (en) Clip for semiconductor package and method for fabricating the same, semiconductor package having the clip
JP2009164240A (en) Semiconductor device
JPWO2011039795A1 (en) Semiconductor device and manufacturing method thereof
JP2016219707A (en) Semiconductor device and manufacturing method of the same
US11705387B2 (en) Multi-layer interconnection ribbon
JP2012015203A (en) Semiconductor device, and method of manufacturing the same
CN100359655C (en) Integrated circuit or discrete component planar bump packaging process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220927