JP2018505565A - モノリシックｃｍｏｓ集積ピクセル検出器ならびに様々な用途を含む粒子検出および撮像のためのシステムおよび方法 - Google Patents

Abstract

質量を有するまたは有さない（例えばＸ線光子など）エネルギー性の粒子の形態の放射線を検出および撮像するためのモノリシックなピクセル検出器、システムおよびその方法は、吸収体への放射線入射により発生する電気信号を収集および処理するために、Ｓｉウェハと共にモノリシックユニットを形成する吸収体と、集電のためのインプラントを介して通信するＣＭＯＳ処理読み出し電子回路を有するＳｉウェハから構成される。ピクセル検出器、システムおよびその方法は医学的、産業的および科学的な様々な種類の用途に適用される。

Description

関連出願の相互参照

本発明は、２０１４年１２月１９日に出願された米国仮出願第６２／０９４，１８８および２０１５年８月３１日に出願された米国仮出願６２／２１１，９５８を優先権としてその便益を主張し、その内容は参照され組み込まれる。

本発明は、質量を有するまたは有さないエネルギー粒子の形態の放射線を検出および撮像するための、モノリシックな、相補性金属酸化膜半導体（ＣＭＯＳ）が集積化された構造からなるピクセル検知器およびその構造を形成するための方法に関する。

現在のピクセル検出器とも呼ばれるエネルギー粒子検出のためのデジタル撮像装置は、衝突エネルギーが電気信号に変換される方法によって、大きく２つの分類に分けられる。Ｘ線光子を例に挙げると、１つ目の分類ではＸ線光子はまずエネルギーがダウンコンバートされ、シンチレーション層で可視光子となるよう間接変換される。可視光子はその後フォトダイオードのアレイによって検出され、電子−正孔対の光発生により電気信号が生じ、読み出し電子回路によって処理されてコンピュータスクリーン上に画像として表示される。間接的なＸ線撮像装置のこのような２段階の変換処理は、Ｘ線から可視光子への変換およびそれらの検出の際に損失と散乱が生じることで、変換効率および空間分解能が制限されるという不都合が生まれる。通常、入射Ｘ線エネルギーｋｅＶにつき約２５の電子‐正孔対が読み出し電子回路によって最終的に測定される。

ピクセル検出器の２つ目の分類では、Ｘ線から電子‐正孔対への直接変換が半導体吸収体によって可能とされ、それらは電気信号として読み出し電子回路によって測定される。このような吸収体は、シンチレータによる間接変換と比較して優れた感度と高い空間および時間分解能が提供されることに加え、入射Ｘ線光子のエネルギーが発生する電子−正孔対の数に正比例することにより波高分析によって測定可能となるため、スペクトル分解能も提供する。シリコン（Ｓｉ）では、１つの電子−正孔対を生成するには平均して３．６ｅＶが必要とされる（例として、Ｒ．Ｃ．Ａｌｉｇ ｅｔ ａｌ．ｉｎ Ｐｈｙｓ． Ｒｅｖ． Ｂ ２２，５５６５（１９８０）およびＲ．Ｃ．Ａｌｉｇ ｉｎ Ｐｈｙｓ． Ｒｅｖ． Ｂ ２７，９６８（１９８３）を参照し、開示された内容全体は本件に組み込まれる）。ここでは、吸収されたＸ線エネルギーのｋｅＶにつき平均して２８０の電子−正孔対が測定され、変換効率はシンチレータとフォトダイオードの組み合わせのそれの１０倍以上も上回ることが分かる。

半導体吸収体による直接変換を利用したＸ線撮像検出器または一般的なピクセルセンサーは、基本的に２つの異なる方法で実施可能である。１つ目の方法では、各吸収体ピクセルからの電気信号を処理するのに必要とされる接続を実現するために、吸収体ウェハは読み出しチップに接合される。最も一般的な接合技術は、例えばメディピックス・コラボレーション（Ｍｅｄｉｐｉｘ
Ｃｏｌｌａｂｏｒａｔｉｏｎ）（http://medipix.web.cern.ch）やデクトリス・アーゲー（Ｄｅｃｔｒｉｓ ＡＧ）（http://www.detris.ch）で用いられているようなバンプボンディング（ｂｕｍｐ Ｂｏｎｄｉｎｇ）である。原則として、吸収体は、例えばＳｉ、Ｇｅ、ＧａＡｓおよびＣｄＴｅなどの、エネルギー粒子の検出に適し、大きな結晶がそこから育成されるどんな半導体材料からでも構成することができる（Ｃｏｌｌｉｎｓ ｅｔ ａｌ．による欧州特許第０５７１１３５を例として参照し、開示された内容全体は本件に組み込まれる）。

直接的なＸ線撮像検出器の２つ目の実施法は、吸収体と読み出し電子回路のモノリシック集積に基づいたものである。このようなＳｉ吸収体を伴うモノリシックピクセルセンサーは、高エネルギー物理においてＸ線の他に電離放射線の検出のために開発されたものである。これらは、標準ＳｉＣＭＯＳウェハの裏面にエピタキシャル成長された、約１ｋΩｃｍから８ｋΩｃｍの抵抗を有する高抵抗吸収体層から構成される。ウェハは、表面に読み出し電子回路が形成されるように後にＣＭＯＳ処理される（Ｓ．Ｍａｔｔｉａｚｚｏ ｅｔ ａｌ．ｉｎ Ｐｈｙｓ． Ｒｅｓ．Ａ ７１８，２８８（２０１３）を例として参照し、開示された内容全体は本件に組み込まれる）。これらの装置は粒子検出に非常に有望である一方で、Ｘ線検出にはエピタキシャル層の厚みよりもさらに厚みのある吸収体が必要とされる。さらに、それらのより効率的な吸収特性により、Ｓｉよりも高い原子番号Ｚを有する元素（より重い元素）からなる吸収体が、約４０ｋｅＶ以上のエネルギーを有するＸ線にはより適している。

しかしながら、Ｓｉ読み出し電子回路を有するモノリシックユニットにおける、単結晶Ｘ線と高い原子番号を有する元素からの粒子吸収体とのモノリシック集積は、格子パラメータや熱膨張係数が異なるなどの材料の非適合性により複雑となる。このため、商用装置はポリクリスタリンまたは非晶質材料と薄膜トランジスタを有する読み出し回路とに基づいて形成される。このような、非晶質セレンからなるフラットパネルＸ線撮像検出器は、大きなサイズで提供され、製造が比較的安価なため、すでに医療用に使用されている（Ｓ． Ｋａｓａｐ ｅｔ ａｌ．ｉｎ Ｓｅｎｓｏｒｓ １１，５１１２（２０１１）を例として参照し、開示された内容全体は本件に組み込まれる）。単結晶の形態の材料は、そのポリクリスタリンや非晶質の相対物と比較して輸送特性がより優れているため、それから形成されるモノリシックセンサーはより優れたパフォーマンスを提供することが期待される。一方、このような構造の実用化は、上記したような材料の非適合性により今まで阻まれている。

高原子番号の単結晶材料からモノリシックピクセルセンサーが形成可能な方法は、数多く存在する。その１つは、吸収体ウェハを読み出し電子回路が搭載されたウェハに接合される、直接ウェハ接合に基づく方法である。実際には、読み出し電子回路はＣＭＯＳ処理されたＳｉウェハからなる。接合部の間で電気接続が確実に行われるように、一例として疎水性ボンディングが用いられてもよいが、それには検出器の適用には不向きとされるトレンチエッチングなどの低温アニール工程において水素気泡の生成を予防するよう特段の注意が必要とされる（例としてＥｓｓｅｒ ｅｔ ａｌ．による米国特許登録第６，７８７，８８５を参照し、開示された内容全体は本件に組み込まれる）。

また別の方法では、読み出しウェハと吸収体の材料はＳｉとは異なるが実質的には同様のものとされる。ゲルマニウムなどのより重い元素によってＳｉを濃縮し、ＳｉＧｅ合金を生成することが一例として提案されている。ゲルマニウム含有率が２０％以下の、バルク成長されたＳｉ_１−ＸＧｅ_Ｘ合金に基づく撮像および粒子検出システムが、Ｒｕｚｉｎによる国際特許出願ＷＯ０２／０６７２７１に開示されており、開示された内容全体は参照され本件に組み込まれる。そこで提案されている方法では、読み出し電子回路および吸収体は共に同じＳｉＧｅウェハ上に形成される。しかし、これを実現するには十分な品質の大面積ＳｉＧｅウェハが必要となる。

また別の方法では、読み出し電子回路が搭載されＣＭＯＳ処理されたウェハに吸収体が直接エピタキシャル成長される。これは、エピタキシャルＧｅ吸収体の一例として、ｖｏｎ Ｋａｎｅｌによる米国特許第８，２３７，１２６に開示されており、開示された内容全体は本件に組み込まれる。しかしながら、約４．２％の格子パラメータと、室温付近約１３０％のＧｅおよびＳｉの熱膨張係数との大きな不整合は、（ミスフィットおよび貫通転位や積層欠陥などの）高欠陥密度、ウェハの反りおよび層のクラックにつながり、これらはすべて効率的な装置を作成する上で重大な障害となるため非常に問題視される。この方法のまた別の困難性は、ＣＭＯＳ読み出し回路がさらされることが可能な温度バジェットが限られているという点にある。通常、標準アルミニウム金属化では、温度は４５０℃以下に保たれなければならない。しかし、これでは高エネルギーＸ線光子の効率的な吸収のために必要とされる数十マイクロメートルの層厚を得るための高品質Ｇｅエピタキシーを保つには低すぎる。このため、バックエンドプロセスにおいて厚みのあるＧｅ層を付着させるには、例えばいくつかの企業から提供されているようなタングステン金属化などの、改良された耐熱金属化を用いる他に方法はないと考えられる。

製造コストの理由から、ピクセル検出器の設計詳細にかかわらず、例えばフラットパネル検出器の製造などに適した大面積吸収体ウェハへのスケーリングが非常に望ましい。３００ｍｍおよびそれ以上の寸法の最高品質のＳｉウェハがすでに入手可能なため、Ｓｉ基板上に高原子番号の材料からなる厚いエピタキシャル層を用いることが、バルク結晶成長のための魅力的な代替法となる。しかし、ほとんどの半導体化合物のエピタキシャル成長は、格子および熱の不整合性に加え、基板とエピ層の段差が異なることにより反位相領域が形成される問題に直面するため、Ｇｅのエピタキシャル成長よりもさらに困難となる。Ｘ線撮像検出器の適用において、これらの問題点はほとんど光に当たることはなかった（Ｙａｓｕｄａによる欧州特許出願第１６９１４２２を例として参照し、開示される内容全体は本件に組み込まれる）。

ウェハの反りや層のクラックの問題は、例えば小さな隙間によって隔たれた空間充填Ｇｅ結晶を発生させる均衡とは程遠いエピタキシャル成長と共に、ミクロンスケールでのＳｉ基板の深いパターニング（ｄｅｅｐ ｐａｔｔｅｒｎｉｎｇ）を用いた方法によって解消される（ｖｏｎ Ｋａｎｅｌによる国際特許出願ＷＯ２０１１／１３５４３２を例として参照し、開示された内容全体は本件に組み込まれる）。ファセット面を有する結晶は十分に大きなアスペクト比があるため、この方法はすべての貫通転位の排除がさらに可能となり、インターフェースから数ミクロンの距離にある結晶領域が完全に無欠陥となる（Ｃ.Ｖ. Ｆａｌｕｂ ｅｔ ａｌ．ｉｎ Ｓｃｉ. Ｒｐｔｓ．３，２２７６（２０１３を例として参照し、開示された内容全体は参照され本件に組み込まれる）。Ｖｏｎ Ｋａｎｅｌによる米国特許第８，２３７，１２６（Ｋｒｅｉｌｉｇｅｒ， Ｐｈｙｓｉｃａ Ｓｔａｔｕｓ Ｓｏｌｉｄｉ Ａ ２１１，１３１−１３５（２０１４）を参照し、開示された内容全体は本件に組み込まれる）の検出器概念の改良案において、単離され、間隔が密なＧｅ結晶からなるＧｅ吸収体はＳｉウェハの裏側に配置され、表側にはＣＭＯＳ処理により読み出し電子回路が搭載される。このため、Ｇｅ吸収体内で発生した電子−正孔対は離隔されなければならず、その間隔によってピクセルサイズが定義される読み出し側のインプラントに捕集されるために、電子または孔は、極性に応じて、空乏化したＳｉ／Ｇｅのヘテロ接合部（ＳｉウェハとＧｅ吸収体によってヘテロ接合ダイオードが形成される）を渡り、Ｓｉウェハをドリフトしなければならない。この概念には２つの欠点がある：（１）Ｓｉ／Ｇｅインターフェースは４％という格子の不整合性により、必然的に非常に高密度のミスフィット転位の可能性を有している。それら転位は発生／再結合の中心となり、暗闇におけるＳｉ−Ｇｅダイオードの逆電流に重要な貢献をする（Ｃｏｌａｃｅ ｅｔ ａｌ．ｉｎ ＩＥＥＥ Ｐｈｏｔｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｌｅｔｔｅｒｓ １９，９，１８１３（２００７）を例として参照し、開示された内容全体は本件に組み込まれる）；（２）純Ｇｅは、その５０Ωｃｍという低い室温抵抗率により、大面積検出器の適用に最適な材料とは言えない。この理由により、Ｇｅ検出器は通常液体窒素温度まで冷却されなければならない（Ｈａｒａｄａによる米国特許第５，７１２，４８４およびhttp://www.canberra.com/products/detectors/germanium-detectors.aspを例として参照し、開示された内容全体は本件に組み込まれる）。

本発明は、ＣＭＯＳ処理された読み出し電子回路と、格子的および熱的に整合するまたは不整合の吸収体層に基づく、特別な高温金属化層を必要としないモノリシックピクセルセンサーを提供することを目的とする。モノリシックユニットにおいて読み出し電子回路ウェハと吸収体ウェハの組み合わせは、室温での共有結合から得られる導電性結合によって提供される。室温付近で行われる強力な共有結合性ウェハ結合は、例えばＥＶ Ｇｒｏｕｐ製造の機器を用いることで達成可能である（Ｃ． Ｆｌｏｔｇｅｎ ｅｔ ａｌ．ｉｎ ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ ６４，１０３（２０１４）を例として参照し、開示された内容全体は本件に組み込まれる）。本発明はＳｉ吸収体にも、高原子番号の材料からなる吸収体にも同等に適用可能である。とりわけ本発明は、例えばフラットパネル検出器や、今現在では負担にならないコストで大面積ウェハを製造することが不可能な高原子番号の吸収体材料に用いられる大面積モノリシックピクセルセンサーを提供する。本発明は、用途に応じて、吸収体の役割を担う薄層化されたウェハ、エピタキシャル吸収体層を有する薄層化されたウェハ、または高品質の半導体材料からなる厚みのある吸収体ウェハのいずれかと、読み出し電子回路を有する薄層化されたＳｉウェハとの共有結合に基づく。

本発明の目的は、高エネルギーＸ線や粒子検出および撮像に適したモノリシックなＣＭＯＳ集積化ピクセルセンサーを提供することである。

本発明のまた別の目的は、読み出し電子回路および単結晶性吸収体がＣＭＯＳ処理されたシリコンウェハと同じ面または反対面に並列された、高エネルギーＸ線や粒子の検出および撮像に適したモノリシックなＣＭＯＳ集積化ピクセルセンサーを提供することである。

本発明のさらに別の目的は、低温ウェハ接合によって製造される、高エネルギーＸ線や粒子の検出および撮像に適したモノリシックなＣＭＯＳ集積化ピクセルセンサーを提供することである。

本発明のまた別の目的は、読み出し電子回路を有するＣＭＯＳ処理されたウェハを吸収体ウェハに低温ウェハ接合して製造される、高エネルギーＸ線や粒子の検出および撮像に適したモノリシックなＣＭＯＳ集積化ピクセルセンサーを提供することである。

本発明のさらなる目的は、読み出し電子回路を有するＣＭＯＳ処理されたウェハを、エピタキシャル吸収体層を有する基板に接合して製造される、高エネルギーＸ線や粒子の検出および撮像に適したモノリシックなＣＭＯＳ集積化ピクセルセンサーを提供することである。

本発明のまたさらなる目的は、エネルギー分解されたＸ線や粒子の検出および撮像に適したモノリシックなピクセルセンサーを提供することである。

本発明のまた別の目的は、単一光子または単粒子の検出が可能なモノリシックピクセルセンサーを提供することである。

本発明は、質量を有するまたは有さないエネルギー粒子の形態の放射線（例えばＸ線光子など）の検出および撮像のためのモノリシックピクセル検出器の構造および製造方法を教示する。ピクセル検出器は、単結晶吸収体を有するインプラントまたは金属パッドの形態の集電体を介して通信を行い、ＣＭＯＳ処理が施され、読み出し電子回路を有するＳｉウェハがモノリシックユニットを形成してなる。このモノリシックユニットはＣＭＯＳ処理されたＳｉ読み出しウェハを吸収体ウェハにウェハ接合して形成され、吸収体に入射する放射線によって発生する電気信号を収集および処理する。本発明のこれらおよびその他の目的は、図面、明細書および請求の範囲において説明される。

Ｓｉ_１−ＸＧｅ_Ｘ合金のバンドギャップの依存性を、Ｇｅ含有量ｘを関数として示したグラフである。 ウェハの裏側に吸収体を、表側にＣＭＯＳ処理された電子回路をそれぞれ有するモノリシックピクセル検出器の断面図である。 ＣＭＯＳ処理された読み出し電子回路の裏側に接合された吸収体結晶（ａｂｓｏｒｂｅｒ ｃｒｙｓｔａｌ）を有するモノリシックピクセル検出器の断面である。 ＣＭＯＳ処理された読み出し電子回路の裏側にピクセル化された吸収体結晶が接合されたモノリシックピクセル検出器の断面図である。 ＣＭＯＳ処理された読み出し電子回路の裏側にエピタキシャル吸収体層を有する基板が接合されたモノリシックピクセル検出器の断面図である。 ＣＭＯＳ処理された読み出し電子回路の裏側にピクセル化されたエピタキシャル吸収体層が接合されたモノリシックピクセル検出器の断面図である。 読み出し回路を有するＣＭＯＳ処理されたウェハの断面図である。 読み出し回路を有するＣＭＯＳ処理されたウェハとハンドリングウェハの断面図である。 ハンドリングウェハに接合された、薄層化されＣＭＯＳ処理されたウェハの断面図である。 読み出し電子回路を有し、薄層化されＣＭＯＳ処理されたウェハと吸収体層の断面図である。 表側にはハンドリングウェハが、裏側には吸収体層がそれぞれ接合された、読み出し電子回路を有し、薄層化されＣＭＯＳ処理されたウェハの断面図である。 表側にはハンドリングウェハが、裏側にはピクセル化および不動態化された吸収体層がそれぞれ接合された、読み出し電子回路を有し、薄層化されＣＭＯＳ処理されたウェハの断面図である。 表側にはハンドリングウェハが、裏側にはピクセル化、不動態化および接触された吸収体層がそれぞれ接合された、読み出し電子回路を有し、薄層化されＣＭＯＳ処理されたウェハの断面図である。 読み出し回路を有するＣＭＯＳ処理されたウェハの断面図である。 ピクセル化および不動態化されたエピタキシャル吸収体層を有するウェハの断面図である。 読み出し電子回路を有しＣＭＯＳ処理されたウェハとハンドリングウェハの断面図である。 ピクセル化および不動態化されたエピタキシャル吸収体層を有するウェハとハンドリングウェハの断面図である。 ハンドリングウェハに接合された、薄層化されＣＭＯＳ処理されたウェハの断面図である。 ハンドリングウェハに接合された、ピクセル化されたエピタキシャル吸収体層を有する薄層化された基板の断面図である。 ハンドリングウェハに接合された、ピクセル化されたエピタキシャル吸収体層を有する薄層化された基板を裏返した断面図である。 ピクセル化されたエピタキシャル吸収体層を有する薄層化された基板に接合された、薄層化されＣＭＯＳ処理されたウェハの断面図である。 ハンドリングウェハが除去された後の、ピクセル化されたエピタキシャル吸収体層を有する薄層化されたウェハに接合された、薄層化されＣＭＯＳ処理されたウェハの断面図である。 ハンドリングウェハおよびボンディング残渣が除去された後の、ピクセル化されたエピタキシャル吸収体層を有する薄層化されたウェハに接合された、薄層化されＣＭＯＳ処理されたウェハの断面図である。 ピクセル化され電気的に接触されたエピタキシャル吸収体層を有する薄層化されたウェハに接合された、薄層化されＣＭＯＳ処理されたウェハの断面図である。 読み出し回路を有するＣＭＯＳ処理されたウェハの断面図である。 ピクセル化および不動態化されたエピタキシャル吸収体層を有するウェハの断面図である。 読み出し電子回路を有しＣＭＯＳ処理されたウェハとハンドリングウェハの断面図である。 化学機械的研磨を施した後の、ピクセル化および不動態化されたエピタキシャル吸収体層を有するウェハの断面図である。 ハンドリングウェハに接合された、薄層化されＣＭＯＳ処理されたウェハの断面図である。 ピクセル化されたエピタキシャル吸収体層に接合された、薄層化されＣＭＯＳ処理されたウェハの断面図である。 基板が除去された後の、ピクセル化されたエピタキシャル吸収体層に接合された薄層化されたウェハの断面図である。 基板が除去され、電気的接触が形成された後の、ピクセル化されたエピタキシャル吸収体層を有する薄層化された基板に接合された、読み出し電子回路を有する薄層化されＣＭＯＳ処理されたウェハの断面図である。 モノリシックピクセル検出器を形成するべく接合される前の、ＣＭＯＳ処理された読み出しウェハと吸収体ウェハの断面図である。 ＣＭＯＳ処理された読み出しウェハに吸収体ウェハが接合されて構成されるモノリシックピクセル検出器の断面図である。

好適な実施形態の詳細な説明

本発明の目的は、例えば約２０×２０ｃｍ^２または約４０×４０ｃｍ^２にまで至るサイズのフラットパネル検出器などの、高感度な大面積モノリシックピクセル検出器の製造の妨げとなる、材料の非適合性の問題を解消することである。Ｓｉ吸収体を有する検出器では、このような非適合性には、ＣＭＯＳ処理された読み出しウェハと吸収体層とでドーピングレベルが大きく異なるということも含まれる。通常、ＣＭＯＳ処理されるウェハ基板は約３０Ωｃｍまでの抵抗率を有する一方、吸収体層は比較的低い電圧で電荷キャリアが空乏化するように、好ましくは約５００Ωｃｍ以上、さらに好ましくは１０００Ωｃｍ以上または１００００Ωｃｍや３００００Ωｃｍにまで至る抵抗性を有することが求められる。とりわけ、約４０ｋｅＶ以上のエネルギーを有するＸ線光子の効率的な検出に適した検出器では、このような非適合性は、吸収を高めるためには高原子番号材料が使用されなければならないことに由来する。本発明は、低温直接ウェハ接合技術を用いて、ＣＭＯＳ処理された読み出し電子回路と単結晶吸収体ウェハを、モノリシックユニットを形成すべく検出器構造に組み合わせることでこれらの非適合性を解消する。ＣＭＯＳ処理された読み出し回路と吸収体ウェハの間の接合インターフェースにおける効率的な電荷収集は、例えばＥＶ Ｇｒｏｕｐが製造するような高真空接合機器によって可能となる（Ｃ． Ｆｌｏｔｇｅｎ ｅｔ ａｌ．ｉｎ ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ ６４，１０３（２０１４）を例として参照し、開示された内容全体は本件に組み込まれる）。抑制されていない電荷収集には、ウェハ接合のための清浄かつ酸化物を含まない表面を提供するｅｘ ｓｉｔｕ（エックスサイチュ）および／またはｉｎ ｓｉｔｕ（インサイチュ）での表面処理技術がさらに必要とされる。原則的に、本発明は高品質な単結晶を含む大面積ウェハが得られる、または将来得られる可能性を有する、例えばＳｉ、ＧａＡｓ、ＣｄＴｅ、ＣｄＺｎＴｅやＳｉＧｅなど、どんな吸収体材料にも適用可能である。あるいは、それらが実質的に無欠陥、すなわちそれら材料のエピタキシャル層が好ましくは約１０^５−１０^６ｃｍ^−２以下、または約１０^４−１０^５ｃｍ^−２以下の転位密度を有する場合に限り、大面積Ｓｉウェハにエピタキシャル成長される吸収体にも本発明は適用可能である。好ましい材料の分類の１つは、Ｇｅ含有率ｘが約０．２≦ｘ≦０．８の範囲、あるいはより好ましくは約０．６≦ｘ≦０．８の範囲であるＳｉ_１−ｘＧｅ_ｘ合金であることがわかった。図１によると、Ｓｉ_１−ｘＧｅ_ｘ合金のバンド構造は０≦ｘ≦０．８で０．９ｅＶ以上のバンドギャップを有する疑似Ｓｉ（Ｓｉ−ｌｉｋｅ）である（Ｊ．Ｗｅｂｅｒ ｅｔ ａｌ．ｉｎ Ｐｈｙｓ．Ｒｅｖ．Ｂ ４０，５６８３（１９８９）を例として参照し、開示された内容全体は本件に組み込まれる）。これらバンドギャップは０．６６ｅＶのＧｅのそれと比較すると大きい。このため、このような合金吸収体によると、電荷キャリアの熱発生は対応して低くなり、その結果として抵抗率がより高くなることで検出器の暗電流は低くなる。これにより、これら検出器に必要とされる冷却要件が大きく緩和されることが期待される。

この構成から、本発明のモノリシックピクセル検出器は単一光子または単粒子の検出を可能とすることが期待される。このため、本発明のモノリシックピクセル検出器はエネルギー識別にも適しており、これにより吸収体に入射する粒子のエネルギーは、読み出し電子回路によって処理される電子パルスのパルス高分析を用いて測定が可能となる。

モノリシックＣＭＯＳ集積ピクセル検出器からなるモノリシックユニットの一般的な実施態様１００を参照に、図２には表側１６に読み出し電子回路１４を、裏側２０に吸収体１８をそれぞれ有するＣＭＯＳ処理されたウェハ１２からなる装置１０の断面図が開示される。ＣＭＯＳ処理されたウェハ１２は、当該技術分野で周知のようにＳｉウェハであることが好ましい。吸収体１８は一般的な吸収体であり、実施態様においてはその全体が単結晶の形態の吸収体材料から構成される吸収体ウェハとされる。あるいは、吸収体１８は、異種性で、吸収体層を支持はするが全吸収にはあまり貢献しない材料を部分的に含む、吸収体ウェハ上の単結晶性吸収体層であってもよい。吸収体１８にＸ線または高エネルギー粒子２２が入射すると電子−正孔対２４が生成され、電界線２６として表される電界が厚みｈを有する吸収体１８および厚みｄを有するＳｉウェハ１２のドリフト領域２８に存在する場合、各電荷４２、４４（電子、正孔）はウェハ１２の表側１６と吸収体１８の表面３４に向かってそれぞれドリフトして引き離される。吸収体１８の金属化されたバックコンタクト３２に印加される電圧３０の符号に応じて、正孔４２または電子４４はウェハ１２の表面１６に向かって電界線２６に沿ってドリフトし、サイズＬとされる検出器のピクセル４１を定義する集電体インプラント３８によって収集される。ピクセルサイズＬは約５〜２００μｍの範囲の、用途に応じた好ましい数値とする。コンピュータ断層撮影法（ＣＴ）およびその他の医療的適用に好ましいピクセルサイズは、一例として１００〜２００μｍまたは５０〜１００μｍの範囲とされる。非破壊検査（ＮＤＴ）での適用に好適なピクセルサイズは、一例として５０〜１００μｍの範囲とされる。核粒子検出におけるＬは好適には約０〜５０μｍとされる。透過型電子顕微鏡（ＴＥＭ）および二次イオン質量分析法（ＳＩＭＳ）における電子検出では、Ｌは好適には約５〜２５μｍの範囲とされる。集電体インプラント３８に収集された電荷４２、４４によって誘起される電気信号は、その後、読み出し電子回路１４を構成するピクセル４１のための局部読み出し回路４０によって処理されてデジタル信号となる。装置１０は、当該分野で周知のように、例えば信号ルーティングやその後の処理、そしてデータ収集、操作部および表示装置と通信するために設計されたＰＣＢ基板と通信すると理解される。ドリフト領域自体の空乏に併せて吸収体１８の空乏に必要とされる電圧３０を制限するために、ドリフト領域２８の厚みｄは低く抑えられることが望ましい。拡散によるキャリア収集を防止し、装置１０の感度を最大限にするために、領域１８および２８の両方を完全に空乏状態にすることが望ましい。厚みｄは、好ましくは１０〜１００μｍ、より好ましくは約１０〜５０μｍ、さらに好ましくは約１０〜２０μｍの範囲とされる。吸収体１８の最適な厚みｈは、吸収体の材料および検出する粒子のエネルギーに依拠する。その厚みは約２０〜２００μｍ、または２００μｍ〜１ｍｍ、または数ｍｍまでの範囲とされる。通常、吸収体１８の空乏の程度は装置１０の操作温度、吸収体材料の抵抗率および印加電圧に依拠する。したがって、電圧３０を制限するために吸収体の室温抵抗率をできるだけ高く維持することが望ましい。Ｓｉ吸収体の抵抗率は約５，０００〜１０，０００Ωｃｍ、または１０，０００〜２０．０００Ωｃｍ、または２０，０００〜３０，０００Ωｃｍとされる。ＳｉＧｅ吸収体の数値は、バンド構造が疑似ＳｉとなるようにＧｅ含有率が約８０％以下に維持される場合に限り、Ｓｉのそれと同程度とされる。Ｃｒに補償されたＧａＡｓでは、室温抵抗率はさらに高く、一例では２．５×１０^９Ωｃｍに至るまで高くなる（Ｍ．Ｃ．Ｖｅａｌｅ ｅｔ ａｌ． Ｎｕｃｌ． Ｉｎｓｔｒ． Ｍｅｔｈ． Ｐｈｙｓ． Ｒｅｓ． Ａ ７５２、６（２０１４）を例として参照し、開示された内容全体は本件に組み込まれる）。ＣｄＴｅ吸収体および、例えばｘ＝０．１のＣｄ_１−ｘＺｎ_ｘＴｅ合金吸収体は、それぞれ約１０^９および１０^１０の抵抗率を有する（Ｓ．Ｄｅｌ Ｓｏｒｄｏ ｅｔ ａｌ．，ｉｎ Ｓｅｎｓｏｒｓ ９，３４９１（２００９）を例として参照し、開示された内容全体は本件に組み込まれる）。

本発明のモノリシックＣＭＯＳ集積検出器の利点の１つは、例えば２０×２０ｃｍ^２、またはさらに大きい約４０×４０ｃｍ^２のサイズとなるフラットパネル検出器に必要とされるような、大面積に対するそのスケーラビリティである。

本発明のモノリシックＣＭＯＳ集積検出器の別の利点は、単一光子または単粒子の検出を可能とするその性能である。このような検出器感度の究極的リミットは、本発明の単結晶吸収体が、通常の多結晶または非晶質の吸収体と比較して、より良好な電気輸送性質（キャリアの高い移動度およびトラップや再結合中心の欠如）を有する結果として提供される。

本発明のモノリシックＣＭＯＳ集積検出器のまた別の利点は、検出された質量ゼロの光子および質量を有する素粒子のエネルギー分解能を提供する点である。

次に図３Ａを参照すると、第１実施形態ではモノリシックに集積されたピクセル検出器２１０は、表側２１６には読み出し電子回路２１４が、裏側２２０には低温ウェハ接合によって結合された吸収体ウェハ２１８が備えられたＣＭＯＳ処理されたウェハ２１２から構成される。実施形態２００は、Ｓｉまたは、例えば３００℃の穏やかな温度変化で生じる熱誘発ひずみが約１０^−４以下となるような、その熱膨張係数αがＳｉのそれから大きく外れない材料から構成される吸収体ウェハ２１８に特に適している。例えばＳｉＣの場合、熱膨張係数（α_ＳｉＣ−α_Ｓｉ）／α_Ｓｉの不整合は室温では約８％となり、３００℃の温度変化△Ｔでは約６×１０^−５の熱ひずみε_ｔｈが生じる。実施形態２００は、ウェハ接合が低温で行われる場合に限り、例えば１２０％以上の不整合を有するＧｅ、ＧａＡｓ、ＣｄＴｅおよびＣｄ_１−ｘＺｎ_ｘＴｅ合金などの、Ｓｉと熱的に非整合の吸収体ウェハ２１８にも適用可能である。このため、接合工程で用いられる温度は、好ましくは４００℃以下、より好ましくは３００℃以下、さらに好ましくは２００℃以下とされる。最も望ましい温度は１００℃以下、または室温である。Ｇｅ／Ｓｉ、ＧａＡｓ／Ｓｉ、Ｇｅ／ＳｉおよびＣｄＴｅ／Ｓｉ接合では、１００℃の温度変化による熱ひずみε_ｔｈはほんの約３×１０^−４となる一方、３００℃の△Ｔではε_ｔｈは約１０^−３となる。単結晶吸収体ウェハ２１８は、ＣＭＯＳ処理されたウェハ２１２の裏側の表面２２０に直接ウェハ接合２５０によって接合される。ウェハ２１２の裏側面２２０と吸収体ウェハ２１８の表面２１９との直接ウェハ接合２５０は、導電性接触を提供するように共有結合されることが好ましく、インターフェース状態をいくつか有するか、全く有さず、ウェハ２１２の裏側面２２０全体に渡って吸収体ウェハ２１８とドリフト領域２２８の間で酸化物を有さないことが好ましい。ドリフト領域２２８の厚みｄは、好ましくは１０〜１００μｍかそれ以上、より好ましくは約１０〜５０μｍ、さらに好ましくは約１０〜２０μｍとされる。電気接触が密接に行われるように、ウェハ２１２の裏側面２２０と吸収体ウェハ２１８の接合面は原子的に平坦で、粒子のない状態でなければならない。ウェハ２１２の裏側面２２０と吸収体ウェハ２１８の接合面２１９には、共有結合に必要とされる表面加工を行う前に、化学機械的研磨工程を施すことが勧められる。接合工程は、共有結合に適した酸化物ゼロの表面を提供するためのｉｎ ｓｉｔｕ表面加工前に水分を低減するために、接合装置において任意的なｉｎ ｓｉｔｕの仮接合アニール工程が含まれてもよい。アニール温度は１００℃から２００℃の範囲、または２００℃から３００℃の範囲とされる。共有結合に必要とされる表面加工は、例えば希ＨＦ浸漬またはＨＦ蒸気曝露によるｅｘ ｓｉｔｕ湿式化学的酸化物除去および水素による不動態化、そしてその後に行われる吸収された水素の除去のためのｉｎ ｓｉｔｕソフトイオン衝撃（ｓｏｆｔ ｉｏｎ ｂｏｍｂａｒｄｍｅｎｔ）またはレーザー曝露からなる工程のリストから選択される、ｅｘ ｓｉｔｕ（接合装置外）およびｉｎ ｓｉｔｕ（接合装置内）の工程を含んでもよい。水素による不動態化を除去するための好ましい方法は、低エネルギーのＨまたはＨｅイオン衝撃であってもよい。約１００〜２００ｅＶのエネルギーを有するＨｅイオンは、大きな反跳注入を生じることなくＨを除去することが知られており（Ｍ．Ｒ．Ｔｅｓａｕｒｏ ｅｔ ａｌ． ｉｎ Ｓｕｒｆ． Ｓｃｉ．４１５，３７（１９９８）を例として参照し、開示された内容全体は本件に組み込まれる）、Ｓｉの非晶質化にはさらに高いエネルギーが必要とされる（Ｖ．Ｆ． Ｒｅｕｔｏｖ ｅｔ ａｌ，ｉｎ Ｔｅｃｈｎ．Ｐｈｙｓ．Ｌｅｔｔ．２８，６１５（２００２）を例として参照し、開示された内容全体は本件に組み込まれる）。ｉｎ ｓｉｔｕで表面の酸化物を除去するための別の方法は、例えば周知のプラズマ源で生成された荷電されたＡｒ^＋、Ｎ_２ ^＋およびＮ^＋イオンまたは中性のＡｒまたはＮ原子またはＮ_２分子などによる、エネルギー性の、好ましくは希少ガスまたは窒素粒子衝撃（スパッタリング）であってもよい。イオンまたは原子スパッタリングエネルギーは、Ｓｉ非晶質化を最低限に抑えるために、例えばスパッタ閾値に近似するほど低く維持されることが好ましい。適切なイオンおよび中性粒子エネルギーは約７０〜１００ｅＶ、好ましくは約５０〜７０ｅＶ、さらに好ましくは約４０〜５０ｅＶの範囲とされる（Ｓ．Ｓ． Ｔｏｄｏｒｏｖ ｅｔ ａｌ． ｉｎ Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５２．３６５（１９８８）を例として参照し、開示された内容全体は本件に組み込まれる）。

導電結合につながる共有結合は、好ましくは４００℃以下、より好ましくは３００℃以下、さらに好ましくは２００℃以下の温度で行われる。最も望ましい結合温度は、１００℃以下または室温とされる。共有結合に次いで、１００℃から２００℃、または２００℃から３００℃、または３００℃から４００℃のアニール温度で任意的な接合後アニールが施されてもよい。いかなる場合も、ＣＭＯＳ処理されたウェハ２１２の金属化の分解を防ぐために、温度は約４５０℃以下でなくてはならない。

吸収体ウェハは金属化されたバック接点２３２を備える。接点２３２と集電体インプラント２３８の間で大きい電圧２３０が印加され、吸収体ウェハ２１８およびＣＭＯＳ処理ウェハ２１２のドリフト領域２２８が空乏化すると、吸収された高エネルギー物質粒子または光子によって生成された電子−正孔対は対応する電界において分離され、拡散輸送によってではなく電界線２６に沿って移動する。電圧２３０の符号に応じて、電子または正孔のいずれかが集電体インプラント２３８および金属電極２３２に収集される。このため、モノリシック集積ピクセル検出器２１０のピクセル２４１のサイズは、インプラント２３８の間隔Ｌによって決定される。

次に図３Ｂを参照すると、第２実施形態２００’のモノリシック集積ピクセル検出器２１０’は、表側２１６に読み出し電子回路２１４を、裏側２２０に低温ウェハ接合によって接合されたピクセル化された吸収体ウェハ２１８’を有するＣＭＯＳ処理ウェハ２１２からなる。実施形態２００’は、例えば格子パラメータ不整合（ａ_ＧａＰ−ａ_Ｓｉ）／ａ_Ｓｉが約３．５×１０^−３で、熱膨張係数（α_ＧａＰ−α_Ｓｉ）／α_Ｓｉが約８１％のＧａＰなどの、Ｓｉと格子整合するが熱的に不整合の吸収体ウェハ２１８’にとりわけ適している。また、例えば格子パラメータ不整合が前の２つは約４．２％で後の３つは約１９％であるＧｅ、ＧａＡｓ、ＣｄＴｅ、ＣｄＺｎＴｅおよびＳｉＣなどの、Ｓｉと熱的および格子的に不整合の吸収体ウェハ２１８’にも、それ程ではないにしろ適用可能である。ＳｉＣを除き、これらの材料の熱膨張係数の不整合は約１３０％である。Ｓｉ吸収体を含むピクセル化された吸収体は、電荷キャリアが集電体までの道程でそれほど広がらないため、空間分解能を向上するという付加的な利点を有する。吸収体ウェハ２１８’はピクセル化され、すなわち幅ｗ_２のトレンチ２５４によって隔たれた幅ｗ_１を有する吸収体パッチ２５２からなる。吸収体パッチ２５２の側壁２７４は、検出器２１０’が動作中に側壁２７４に沿った表面漏洩を防止するために、第１誘電体層２３６および任意的にはさらなる誘電体層により不動態化されることが好ましい。各吸収体パッチ２５２の幅ｗ_１は、集電体インプラント２３８によって決定されるピクセルサイズＬよりも大きくても、同等でも、小さくてもよい。よって、幅ｗ_１は約２００〜５００μｍまたは約１００〜２００μｍまたは５０〜１００μｍの範囲とされる。接合工程または任意的な接合後アニールの際に熱亀裂が生じるのを防ぐために、幅は熱的不整合の大きさに応じて選択されることが好ましい。トレンチ２５４の幅ｗ_２は、各吸収体パッチ２５２の幅よりも好適には小さく、より好適にはｗ_１よりもはるかに小さい。トレンチ２５４の幅ｗ_２は、周知のリソグラフィおよび深反応性イオンエッチング技術で達成可能な最小幅、例えば１〜５μｍまたは０．１〜１μｍに至るまで狭くてもよい（Ｘ．Ｌｉ ｅｔ ａｌ．，ｉｎ Ｓｅｎｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ Ａ８７、１３９（２００１）およびＥ．Ｈ．Ｋｌａａｓｅｅｎ，ｉｎ Ｓｅｎｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ Ａ５２，１３２（１９９６）を例として参照し、開示された内容全体は本件に組み込まれる）。ＣＭＯＳ処理ウェハ２１２の裏側面２２０および吸収体パッチ２５２を有する吸収体ウェハ２１８’の表面２１９’は、共有結合を形成する直接ウェハ接合２５０’によって、好適にはインターフェース状態をいくつか有するか全く有さず、ウェハ２１２の裏側面２２０全体に渡って吸収体ウェハ２１８’とドリフト領域２２８の間で酸化物を有さない密接な導電接触を提供するように接合される。ドリフト領域２２８の厚みｄは、好ましくは１０〜１００μｍ、より好ましくは約１０〜５０μｍ、さらに好ましくは約１０〜２０μｍの範囲とされる。密接な電気接触が行われるために、ウェハ２１２の裏側面と吸収体ウェハ２１８’の接合面は原子的に平坦で粒子のない状態でなければならない。ウェハ２１２の裏側面２２０と吸収体ウェハ２１８’の接合面には、共有結合に必要とされる表面加工を行う前に、化学機械的研磨工程を施すことが勧められる。接合工程は、共有結合に適した酸化物ゼロの表面を提供するためのｉｎ ｓｉｔｕ表面加工前に水分を低減するために、接合装置において任意的なｉｎ ｓｉｔｕの仮接合アニール工程が含まれてもよい。アニール温度は１００℃から２００℃の範囲、または２００℃から３００℃の範囲とされる。吸収体ウェハ２１８’から吸収体パッチ２５２へのパターニングは、ウェハ２１２と吸収体ウェハ２１８’の異なる熱膨張係数により接合後アニールの際に応力が加わるのを防ぐために、任意の低温接合後アニールの後に行われることが好ましい。共有結合に必要とされる表面加工は、例えば希ＨＦ浸漬またはＨＦ蒸気曝露によるｅｘ ｓｉｔｕ湿式化学的酸化物除去および水素による不動態化、そしてその後に行われる吸収された水素の除去のためのｉｎ ｓｉｔｕソフトイオン衝撃またはレーザー曝露からなる工程のリストから選択される工程を含んでもよい。水素による不動態化を除去するための好ましい方法は、低エネルギーのＨまたはＨｅイオンによるものであってもよい。約１００〜２００ｅＶのエネルギーを有するＨｅイオンは、大きな反跳注入を生じることなくＨを除去することが知られており（Ｍ．Ｒ．Ｔｅｓａｕｒｏ ｅｔ ａｌ． ｉｎ Ｓｕｒｆ． Ｓｃｉ．４１５，３７（１９９８）を例として参照し、開示された内容全体は本件に組み込まれる）、Ｓｉの非晶質化にはさらに高いエネルギーが必要とされる（Ｖ．Ｆ． Ｒｅｕｔｏｖ ｅｔ ａｌ，ｉｎ Ｔｅｃｈｎ．Ｐｈｙｓ．Ｌｅｔｔ．２８，６１５（２００２）を例として参照し、開示された内容全体は本件に組み込まれる）。ｉｎ ｓｉｔｕで表面の酸化物を除去するための別の方法は、例えば周知のプラズマ源で生成された荷電されたＡｒ^＋、Ｎ_２ ^＋およびＮ^＋イオンまたは中性のＡｒまたはＮ原子またはＮ_２分子などによる、エネルギー性の、好ましくは希少ガスまたは窒素粒子衝撃（スパッタリング）であってもよい。イオンまたは原子スパッタリングエネルギーは、Ｓｉ非晶質化を最低限に抑えるために、例えばスパッタ閾値に近似するほど低く維持されることが好ましい。適切なイオンおよび中性粒子エネルギーは、約７０〜１００ｅＶ、好ましくは約５０〜７０ｅＶ、さらに好ましくは約４０〜５０ｅＶの範囲とされる（Ｓ．Ｓ． Ｔｏｄｏｒｏｖ ｅｔ ａｌ． ｉｎ Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５２．３６５（１９８８）を例として参照し、開示された内容全体は本件に組み込まれる）。

導電結合につながる共有結合は、好ましくは４００℃以下、より好ましくは３００℃以下、さらに好ましくは２００℃以下で行われる。最も望ましい結合温度は、１００℃以下または室温とされる。共有結合に次いで、任意的な接合後アニールが施されてもよい。接合後アニール温度は１００℃から２００℃、または２００℃から３００℃、または３００℃から４００℃の範囲とされる。いかなる場合も、ＣＭＯＳ処理されたウェハ２１２の金属化の分解を防ぐために、温度は約４５０℃以下でなくてはならない。吸収体ウェハ２１８’は金属化されたバック接点２３２’を備える。このため、吸収体パッチ２５２は、吸収体ウェハの表面全体に渡って延長する金属化されたバック接点２３２’によって電気的に接続される。

吸収体ウェハ２１８’の金属化されたバック接点２３２’に大きい電圧２３０が印加されると、吸収体ウェハ２１８’およびＣＭＯＳ処理ウェハ２１２のドリフト領域２２８の空乏化につながり、吸収された高エネルギー物質粒子または光子によって生成された電子−正孔対は対応する電界において分離され、拡散輸送によってではなく、電界線２６に沿って移動する。電圧２３０の符号に応じて電子または正孔のいずれかが、ピクセル２４１のサイズＬを定義する集電体インプラント２３８および金属電極２３２’によって収集される。

次に図３Ｃを参照すると、第３実施形態２００”は、構造的には第１実施形態（図３Ａ）と類似するが吸収体ウェハがＳｉ基板上のエピタキシャル層をなすものである。モノリシック集積ピクセル検出器２１０”の第３実施形態は、表側２１６に読み出し電子回路２１４、裏側２２０に低温ウェハ接合で接合された吸収体ウェハ２５７”を有するＣＭＯＳ処理ウェハ２１２からなる。実施形態２００”は、ウェハを製造するのに大面積単結晶の形態では育成できないが、大面積Ｓｉ基板２５６上にエピタキシャル層の形態で育成が可能な吸収体層２１８”にとりわけ適している。エピタキシャル吸収体層２１８”は、基板とエピタキシャル層の間のインターフェース２５８でミスフィット転位による高密度が生じるのを防ぐために、例えば格子パラメータの不整合（ａ_ＧａＰ−ａ_Ｓｉ）／ａ_Ｓｉが約３．５×１０^−３のＧａＰなどの、Ｓｉ基板に概ね格子整合した半導体材料から形成されていることが好ましい。また、組成傾斜層から構成されてもよく、一例としてｘが０から１で、厚みが数μｍ、例えば約３〜５μｍまたは約５〜１０μｍ以内のＧａＰ_１−ｘＡｓ_ｘ合金などのＳｉ基板とのインターフェースに最も近い層が格子整合され、その後、純ＧａＡｓの特性の約４％の完全な格子不整合が到達され、約１０〜５０μｍ、好ましくは約５０〜１００μｍもしくは１００〜２００μｍに至る厚みを有する分厚いＧａＡｓキャップ層が追加されることも可能とされる。傾斜率、すなわち層厚みを関数とした組成ｘの変化率に応じて、傾斜層の小さなまたは大きな体積に渡り転位が分布される。傾斜率が小さいほど、層の体積分率当たりのミスフィット転位の密度は低くなる。当業者には周知のように、傾斜層の成長フロントに向かって延長する貫通転位の密度は、傾斜率の低下に従って低くなる。

基板２５６とエピタキシャル吸収体層２１８”との異なる段差面による逆位相境界の形成を防ぐために、基板２５６は、通常の正確な軸上のウェハ配向から、例えば好ましくは［１１０］方向に２°〜４°または４°から６°だけ、わずかにオフカット（００１）に配向されるのが好ましい。

基板２５６はＣＭＯＳ処理ウェハ２１２との間で直接ウェハ接合が形成される前に薄膜化されることが望ましい。薄膜化された基板２５６の好ましい厚みは約１０〜１００μｍ、より好ましくは約１０〜５０μｍ、さらに好ましくは約１０〜２０μｍとされる。

実施形態２００”において、直接ウェハ接合２５０”は、ＣＭＯＳ処理ウェハ２１２の裏側２２０とエピタキシャル吸収体層２１８”が成長される基板２５６の表面２１９”の間で形成される共有結合性のＳｉ−Ｓｉ結合である。密接な導電性接触が形成されるには、ウェハ２１２の裏側面２２０と基板２４５の接合面２１９”は原子的に平坦で粒子のない状態でなければならない。ドリフト領域２２８の厚みは好ましくは１０〜１００μｍ、より好ましくは約１０〜５０μｍ、さらに好ましくは約１０〜２０μｍとされる。ウェハ２１２の裏側面２２０と基板２５６の接合面には、共有結合に必要とされる表面加工を行う前に、化学機械的研磨工程を施すことが勧められる。接合工程は、共有結合に適した酸化物ゼロの表面を提供するためのｉｎ ｓｉｔｕ表面加工前に水分を低減するために、任意的なｉｎ ｓｉｔｕの仮接合アニールの工程からなることが望ましい。アニール温度は１００℃から２００℃の範囲、または２００℃から３００℃の範囲とされる。共有結合に必要とされる表面加工は、例えば希ＨＦ浸漬またはＨＦ蒸気曝露によるｅｘ ｓｉｔｕ湿式化学的酸化物除去および水素による不動態化、そしてその後に行われる吸収された水素の除去のためのｉｎ ｓｉｔｕソフトイオン衝撃またはレーザー曝露からなる工程のリストから選ばれる、ｅｘ ｓｉｔｕおよびｉｎ ｓｉｔｕの工程を含んでもよい。水素による不動態化を除去するための好ましい方法は、低エネルギーのＨまたはＨｅイオン衝撃であってもよい。約１００〜２００ｅＶのエネルギーを有するＨｅイオンは、大きな反跳注入を生じることなくＨを除去することが知られており（Ｍ．Ｒ．Ｔｅｓａｕｒｏ ｅｔ ａｌ． ｉｎ Ｓｕｒｆ． Ｓｃｉ．４１５，３７（１９９８）を例として参照し、開示された内容全体は本件に組み込まれる）、Ｓｉの非晶質化にはさらに高いエネルギーが必要とされる（Ｖ．Ｆ． Ｒｅｕｔｏｖ ｅｔ ａｌ，ｉｎ Ｔｅｃｈｎ．Ｐｈｙｓ．Ｌｅｔｔ．２８，６１５（２００２）を例として参照し、開示された内容全体は本件に組み込まれる）。ｉｎ ｓｉｔｕで表面の酸化物を除去するための別の方法は、例えば周知のプラズマ源で生成された荷電されたＡｒ^＋、Ｎ_２ ^＋およびＮ^＋イオンまたは中性のＡｒまたはＮ原子またはＮ_２分子などによる、エネルギー性の、好ましくは希少ガスまたは窒素粒子衝撃（スパッタリング）であってもよい。イオンまたは原子スパッタリングエネルギーは、Ｓｉ非晶質化を最低限に抑えるために、例えばスパッタ閾値に近似するほど低く維持されることが好ましい。適切なイオンおよび中性粒子エネルギーは、約７０〜１００ｅＶ、好ましくは約５０〜７０ｅＶ、さらに好ましくは約４０〜５０ｅＶの範囲とされる（Ｓ．Ｓ． Ｔｏｄｏｒｏｖ ｅｔ ａｌ． ｉｎ Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５２．３６５（１９８８）を例として参照し、開示された内容全体は本件に組み込まれる）。

導電結合につながる共有結合は、好ましくは４００℃以下、より好ましくは３００℃以下、さらに好ましくは２００℃以下で行われる。最も望ましい結合温度は、１００℃以下または室温とされる。共有結合に次いで、１００℃から２００℃、または２００℃から３００℃、または３００℃から４００℃のアニール温度で任意的な接合後アニールが施されてもよい。いかなる場合も、ＣＭＯＳ処理されたウェハ２１２の金属化の分解を防ぐために、温度は約４５０℃以下でなくてはならない。

吸収体ウェハ２５７”は、エピタキシャル吸収体層２１８”上に金属化されたバック接点２３２を備える。吸収体ウェハの金属化された接点２３２に大きい電圧２３０が印加されると、吸収体ウェハ２５７”およびＣＭＯＳ処理ウェハ２１２のドリフト領域２２８の空乏に実質的につながり、吸収された高エネルギー物質粒子または光子によって生成された電子−正孔対は対応する電界において分離され、拡散輸送によってではなく、電界線２６に沿って移動する。電圧２３０の符号に応じて、電子または正孔のいずれかはピクセル２４１のサイズＬを定義する集電体インプラント２３８および金属電極２３２にそれぞれ収集される。

次に図３Ｄを参照すると、第４実施形態２００”’は第２実施形態と第３実施形態の特徴が組み合わされたものである。モノリシック集積ピクセル検出器２１０’’’の第４実施形態は、表側２１６に読み出し電子回路２１４と、大面積Ｓｉ基板２５６上に形成されたピクセル化された吸収体層２１８’’’からなるピクセル化された吸収体ウェハ２５７’’’とを有するＣＭＯＳ処理ウェハ２１２からなり、上記基板はＣＭＯＳ処理ウェハ２１２の裏側２２０に低温ウェハ接合によって接合される。実施形態２００’’’は、ウェハ製造に適した大面積単結晶の形態では成長できないが、大面積Ｓｉ基板２５６上で幅ｗ_４のトレンチ２５４’によって幅ｗ_３に隔てられたエピタキシャル吸収体パッチ２５２’の形態のピクセル化されたエピタキシャル吸収体層２１８’’としては成長可能な吸収体層２１８’’’の好適な実施形態である。電荷キャリアは集電体までの道程でそれほど広がらないため、Ｓｉ吸収体を含むピクセル化された吸収体は空間分解能の向上という付加的な利点を有する。吸収体パッチ２５２’の側壁２７４’は、検出器２１０’’’が動作中に側壁２７４’に沿った表面漏洩を防止するために、第１誘電体層２３６’および任意的にはさらなる誘電体層により不動態化されることが好ましい。各吸収体パッチ２５２’の幅ｗ_３は、集電体インプラント２３８によって決定されるピクセルサイズＬよりも大きくても、同等でも、小さくてもよい。よって、幅ｗ_３は約５０〜１００μｍ、好ましくは約２０〜５０μｍ、より好ましくは約５〜２０μｍ、さらに好ましく１〜５μｍの範囲とされる。幅Ｗ_３の好適な値は、吸収体パッチ２５２’の弾性的緩和によってミスフィット応力が除去され、それらが欠陥のない状態で維持されるように選択されてもよい。トレンチ２５４’の幅ｗ_４は、各吸収体パッチ２５２’の幅よりも好適には小さく、より好適にはｗ_１よりもはるかに小さい。ＡＲＴの誘電体マスク開口部の間隔によって定義される吸収体パッチ２５２’のために、トレンチの幅ｗ_４は、周知のリソグラフィおよび深反応性イオンエッチング技術で達成可能な最小幅、例えば１〜５μｍまたは０．１〜１μｍに至るまで狭くてもよい。吸収体パッチ２５２’の本質的に制約された横方向成長によって得られるトレンチの幅ｗ_４はさらに小さく、例えば１００ｎｍ〜１μｍ、または２０ｎｍ〜１００ｎｍであってもよい。

実施形態２００’’’は、Ｓｉ基板２５６と格子的および熱的に不整合な吸収体層に最も好適な形態であるが、Ｓｉ吸収体そのものなどの格子整合吸収体にもまた適用可能である。エピタキシャル吸収体層２１８’’’に最適な材料は、Ｇｅ含有率が２０％以上で、好ましくは例えば純Ｓｉから最終Ｇｅ含有率まで組成傾斜されたＳｉ_１−ｘＧｅ_ｘ合金であってもよい。本実施形態の望ましい態様において、Ｓｉ_１−ｘＧｅ_ｘ合金は約０．６≦ｘ≦０．８という高いＧｅ含有量を有してもよい。本実施形態のさらに望ましい態様では、Ｓｉ_１−ｘＧｅ_ｘ合金は約０．６≦ｘ≦０．８という高いＧｅ含有量まで組成傾斜され、任意的には 例えば直線的に傾斜された傾斜部の最終組成と等しいまたは、例えば１〜２％以内のほぼ等しいキャップ領域を有する。実施形態２００’’’の最も望ましい態様において、Ｓｉ基板２５６とピクセル化されたエピタキシャル吸収体層２１８’’’の間のインターフェース２５８は、本質的に欠陥の有さない、すなわち１０^５〜１０^６ｃｍ^−２または１０^４〜１０^５ｃｍ^−２またはこれ以下の転位密度を有するとされる。当業者には周知のように、例えばピクセル化されたエピタキシャル吸収体層２１８’’’を形成する半導体パッチ２５２’の幅ｗ_３と傾斜率の両方を、吸収体層２１８’’’がエピタキシャル成長する際にミスフィット応力が弾性的に緩和されるのに十分小さく選択することで、これを達成することかできる（Ｍ．Ｓａｌｖａｌａｇｌｉｏ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．１１６，１０４３０６（２０１４）を例として参照し、開示された内容全体は本件に組み込まれる）。傾斜率は好ましくは約２〜３％、より好ましくは約１〜２％または０．５〜１％の範囲で選択されてもよい。本実施形態の他の態様では、基板２５６とピクセル化されたエピタキシャル吸収体層２１８’’’のパッチ２５２’の間のインターフェース領域は、本質的に欠陥がない状態ではなくても、吸収体層２１８’’’の金属化されたバック接点２３２’とＣＭＯＳ処理ウェハ２１２のインプラント２３８に大きな電圧を印加した際に暗電流を許容可能なレベルに抑えるのに十分小さいサイズとされる。当業者には周知のように、このような小さいインターフェース領域は、例えば貫通転位が窓の側壁でトラップされ、半導体がそこに向かって選択的に成長される誘電体マスク内に閉じ込められるアスペクト比トラッピング（ＡＲＴ）技術などによく利用される（Ｉ．Ａｂｅｒｇ ｅｔ ａｌ．，ＩＥＤＭ Ｓａｎ Ｆｒａｎｃｉｓｃｏ，２０１０を例として参照とし、開示された内容全体は本件に組み込まれる）。ＡＲＴの介助により、ＧａＡｓ、ＣｄＴｅまたはＣｄ_１−ｘＺｎ_ｘＴｅ合金などのＳｉＧｅ以外の吸収体材料を用いることも可能となる。

トレンチ２５４’の幅ｗ_４は、吸収体パッチ２５２’の幅ｗ_３よりも好適には小さく、より好適にははるかに小さい。従来技術から周知のように、自己抑制（ｓｅｌｆ−ｌｉｍｉｔｅｄ）エピタキシャル成長工程と深掘パターニング基板が吸収体パッチ２５２’のサイズｗ_３を定義するために用いられる場合、トレンチの幅ｗ_４は１μｍ以下、または２００ｎｍ以下、または１００ｎｍ以下であってもよい（Ｖｏｎ Ｋａｎｅｌによる国際特許出願第ＷＯ２０１１／１３５４３２を例として参照し、開示された内容全体は本件に組み込まれる）。代替的に、ＡＲＴの方法が吸収体パッチ２５２’のサイズｗ_３を定義するために用いられる場合、トレンチ２５４’の幅ｗ_４は誘電体窓の間隔によって定義されてもよく、誘電体マスクのパターニングに用いられるリソグラフィおよび深反応性イオンエッチング技術で達成可能な最小幅、例えば１〜５μｍまたは０．１〜１μｍに至るまで狭くてもよい。

ＣＭＯＳ処理ウェハ２１２の裏側面２２０および基板２５６の表面２１９’’’は、密接な電気接触を提供すべく共有結合２５０”によって接合され、インターフェース状態をいくつか有するか、全く有さず、ウェハ２１２の裏側面２２０全体に渡って吸収体ウェハ２５７”とドリフト領域２２８の間で酸化物を有さないことが好ましい。

基板２５６は、ＣＭＯＳ処理ウェハ２１２との間で直接ウェハ接合が形成される前に薄膜化されることが望ましい。薄膜化された基板２５６の好ましい厚みは約１０〜１００μｍ、より好ましくは約１０〜５０μｍ、さらに好ましくは約１０〜２０μｍとされる。補な実施形態の別の態様では、基板は完全に排除されてもよい。これは、吸収体ウェハ２５７’’’の各吸収体パッチ２５２’の表面２５３’を、ウェハ２１２の裏側面２２０に接合することで達成できる。本実施形態のこの態様において、各吸収体パッチ２５２’の表面２５３’がシリコン面でない場合は、導電性直接ウェハ接合２５０”はもはやＳｉ−Ｓｉ結合ではなくなる。

ドリフト領域２２８の厚みｄが１０〜１００μｍ、好ましくは約１０〜５０μｍ、より好ましくは約１０〜２０μｍの範囲になるように、ＣＭＯＳ処理ウェハ２１２もまた薄膜化されることが好ましい。密接な電気接触が行われるためには、ウェハ２１２の裏側面２２０と基板２５６の接合面は原子的に平坦で粒子のない状態でなければならない。ウェハ２１２の裏側面２２０と吸収体ウェハ２５７’’’の接合面には、共有結合に必要とされる表面加工を行う前に、化学機械的研磨工程を施すことが勧められる。接合工程は、共有結合に適した酸化物ゼロの表面を提供するためのｉｎ ｓｉｔｕ表面加工前に水分を低減するために、任意的なｉｎ ｓｉｔｕの仮接合アニールの工程からなることが望ましい。アニール温度は１００℃から２００℃の範囲、または２００℃から３００℃の範囲とされる。共有結合に必要とされる表面加工は、例えば希ＨＦ浸漬またはＨＦ蒸気曝露によるｅｘ ｓｉｔｕ湿式化学的酸化物除去および水素による不動態化、そしてその後に行われる吸収された水素の除去のためのｉｎ ｓｉｔｕソフトイオン衝撃またはレーザー曝露からなる工程のリストから選ばれる、ｅｘ ｓｉｔｕおよびｉｎ ｓｉｔｕの工程を含んでもよい。水素による不動態化を除去するための好ましい方法は、低エネルギーのＨまたはＨｅイオン衝撃であってもよい。約１００〜２００ｅＶのエネルギーを有するＨｅイオンは、大きな反跳注入を生じることなくＨを除去することが知られており（Ｍ．Ｒ．Ｔｅｓａｕｒｏ ｅｔ ａｌ． ｉｎ Ｓｕｒｆ． Ｓｃｉ．４１５，３７（１９９８）を例として参照し、開示された内容全体は本件に組み込まれる）、Ｓｉの非晶質化にはさらに高いエネルギーが必要とされる（Ｖ．Ｆ． Ｒｅｕｔｏｖ ｅｔ ａｌ，ｉｎ Ｔｅｃｈｎ．Ｐｈｙｓ．Ｌｅｔｔ．２８，６１５（２００２）を例として参照し、開示された内容全体は本件に組み込まれる）。ｉｎ ｓｉｔｕで表面の酸化物を除去するための別の方法は、例えば周知のプラズマ源で生成された荷電されたＡｒ^＋、Ｎ_２ ^＋およびＮ^＋イオンまたは中性のＡｒまたはＮ原子またはＮ_２分子などによる、エネルギー性の、好ましくは希少ガスまたは窒素粒子衝撃（スパッタリング）であってもよい。イオンまたは原子スパッタリングエネルギーは、Ｓｉ非晶質化を最低限に抑えるために、例えばスパッタ閾値に近似するほど低く維持されることが好ましい。適切なイオンおよび中性粒子エネルギーは、約７０〜１００ｅＶ、好ましくは約５０〜７０ｅＶ、さらに好ましくは約４０〜５０ｅＶの範囲とされる（Ｓ．Ｓ． Ｔｏｄｏｒｏｖ ｅｔ ａｌ． ｉｎ Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５２．３６５（１９８８）を例として参照し、開示された内容全体は本件に組み込まれる）。

導電結合につながる共有結合は、好ましくは４００℃以下、より好ましくは３００℃以下、さらに好ましくは２００℃以下で行われる。最も望ましい結合温度は、１００℃以下または室温とされる。共有結合に次いで、１００℃から２００℃、または２００℃から３００℃、または３００℃から４００℃のアニール温度で任意的な接合後アニールが施されてもよい。いかなる場合も、ＣＭＯＳ処理されたウェハ２１２の金属化の分解を防ぐために、温度は約４５０℃以下でなくてはならない。吸収体ウェハ２５７’’’は、金属化されたバック接点２３２’を備える。このため、各吸収体パッチ２５２’は、吸収体の表面全体に渡って実質的に延長する金属化されたバック接点２３２’によって電気接続される。

吸収体ウェハ２５７’’’の金属化された接点２３２’に大きい電圧２３０が印加されると、吸収体ウェハ２５７’’’およびＣＭＯＳ処理ウェハ２１２のドリフト領域２２８の空乏に実質的につながり、吸収された高エネルギー物質粒子または光子によって生成された電子−正孔対は対応する電界において分離され、拡散輸送によってではなく、電界線２６に沿って移動する。電圧２３０の符号に応じて、電子または正孔のいずれかはピクセル２４１のサイズＬを定義する集電体インプラント２３８および金属電極２３２’にそれぞれ収集される。

次に図４Ａ〜Ｇを参照すると、モノリシックピクセル検出器３１０の製造方法３００は次の工程を含む。第１ステップ（図４Ａ）では、好ましくは１００Ωｃｍ以上、より好ましくは５００Ωｃｍ以上、さらに好ましくは１０００Ωｃｍ以上の抵抗性で軽くＰドープされたＳｉウェハ３１２は、集電体インプラント３３８の間隔によって定義されるサイズＬを有する各ピクセル３４１にその一部が含まれる読み出し電子回路３１４を得るためにＣＭＯＳ処理が施される。第２ステップ（図４Ｂ）では、ハンドリングウェハ３６０は、ウェハ３１２の任意で化学機械的研磨が施された表面３１６に接合される。ＣＭＯＳウェハ３１２の表面３１６とハンドリングウェハ３６０の表面３６２との接合は永久的な接合ではなくても、第３ステップ（図４Ｃ）で薄膜化ＣＭＯＳウェハ３１２’を製造するためにＣＭＯＳウェハ３１２の薄膜化を許容するのに十分な強度を有していなければならない。薄膜化は、２００μｍ以下に軽くドープされたドリフト領域３２８’の厚みｄ_１を小さくするために、ウェハ３１２の裏側面３２０に例えば研削や後に行われる化学機械的研磨を施すことで実現される。本実施形態の好適な態様では、厚みｄ_１は約１０〜１００μｍ、より好ましい態様では約１０〜５０μｍ、さらに好ましい態様では例えば１０〜２０μｍに至るまで小さい。第４ステップ（図４Ｄ）では、裏側面３２０’を有する薄膜化されたＣＭＯＳウェハ３１２は（下面３３４を有する）厚みｈ_１の吸収体ウェハ３１８の上面３３６に接合される。吸収体ウェハ３１８もまた、共有結合に必要とされる化学機械的研磨を表面加工の前に施されてもよい。接合工程には、共有結合に適した酸化物ゼロの表面を提供するためのｉｎ ｓｉｔｕ表面加工前にウェハ３１２’、３１８の水分を低減するために、接合装置において任意的なｉｎ ｓｉｔｕの仮接合アニール工程が含まれてもよい。アニール温度は１００℃から２００℃の範囲、または２００℃から３００℃の範囲とされる。共有結合に必要とされる表面加工は、例えば希ＨＦ浸漬またはＨＦ蒸気曝露によるｅｘ ｓｉｔｕ湿式化学的酸化物除去および水素による不動態化、そしてその後に行われる吸収された水素の除去のためのｉｎ ｓｉｔｕソフトイオン衝撃またはレーザー曝露からなる工程のリストから選ばれる、ｅｘ ｓｉｔｕおよびｉｎ ｓｉｔｕの工程を含んでもよい。水素による不動態化を除去するための好ましい方法は、低エネルギーのＨまたはＨｅイオン衝撃であってもよい。約１００〜２００ｅＶのエネルギーを有するＨｅイオンは、大きな反跳注入を生じることなくＨを除去することが知られており（Ｍ．Ｒ．Ｔｅｓａｕｒｏ ｅｔ ａｌ． ｉｎ Ｓｕｒｆ． Ｓｃｉ．４１５，３７（１９９８）を例として参照し、開示された内容全体は本件に組み込まれる）、Ｓｉの非晶質化にはさらに高いエネルギーが必要とされる（Ｖ．Ｆ． Ｒｅｕｔｏｖ ｅｔ ａｌ，ｉｎ Ｔｅｃｈｎ．Ｐｈｙｓ．Ｌｅｔｔ．２８，６１５（２００２）を例として参照し、開示された内容全体は本件に組み込まれる）。ｉｎ ｓｉｔｕで表面の酸化物を除去するための別の方法は、例えば周知のプラズマ源で生成された荷電されたＡｒ^＋、Ｎ_２ ^＋およびＮ^＋イオンまたは中性のＡｒまたはＮ原子またはＮ_２分子などによる、エネルギー性の、好ましくは希少ガスまたは窒素粒子衝撃（スパッタリング）であってもよい。イオンまたは原子スパッタリングエネルギーは、Ｓｉ非晶質化を最低限に抑えるために、例えばスパッタ閾値に近似するほど低く維持されることが好ましい。適切なイオンおよび中性粒子エネルギーは、約７０〜１００ｅＶ、好ましくは約５０〜７０ｅＶ、さらに好ましくは約４０〜５０ｅＶの範囲とされる（Ｓ．Ｓ． Ｔｏｄｏｒｏｖ ｅｔ ａｌ． ｉｎ Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５２．３６５（１９８８）を例として参照し、開示された内容全体は本件に組み込まれる）。

導電結合につながる共有結合は、好ましくは４００℃以下、より好ましくは３００℃以下、さらに好ましくは２００℃以下で行われる。最も望ましい結合温度は、１００℃以下または室温とされる。共有結合に次いで、１００℃から２００℃、または２００℃から３００℃、または３００℃から４００℃のアニール温度で任意的な接合後アニールが第５ステップ（図４Ｅ）として施され、ＣＭＯＳ処理および薄膜化されたウェハ３１２’の裏側面３２０’と吸収体ウェハ３１８の表面３３６との間で強力な導電結合３５０が提供されてもよい。吸収体材料が、Ｓｉウェハ３１２’に対する熱膨張係数の不整合が大きいことを特徴とする、例えば、すべてが１２０％以上の熱膨張係数を有するＧａＡｓ、ＣｄＴｅ、Ｃｄ_１−ｘＺｎ_ｘＴｅ合金やＧｅ、Ｇｅ高含有（Ｇｅ−ｒｉｃｈ）のＳｉ_１−ｘＧｅ_ｘ合金などの場合、吸収体ウェハ３１８’はステップ６（図４Ｆ）として、望ましくない熱応力が加わるのを防ぐために任意の接合後アニールの前に、任意で幅ｗ_２のトレンチ３５４によって隔たれた幅ｗ_１を有する別々のパッチ３５２の形態にパターニングされてもよい。任意のパターニングを行うことで、吸収体ウェハ３１８’のそれぞれのパッチと薄膜化されたウェハ３１２’の間の直接ウェハ接合が接合３５０’に低減される。各パッチ３５２の幅ｗ_１は、集電体インプラント３３８によって定義されるピクセルサイズＬよりも大きくても、同等でも、小さくてもよい。従って、幅ｗ_１は約２００〜５００μｍ、約１００〜２００μｍまたは５０〜１００μｍの範囲とされる。幅は、接合工程または任意的な接合後アニールの際に熱亀裂が生じるのを防ぐために、熱的不整合の大きさに応じて選択されることが好ましい。大きな熱応力の発生を防止するように、共有結合および接合後アニールの両方が十分に低い温度で行われる場合、パターニングは省略されてもよい。トレンチ３５４の幅ｗ_２は、吸収体パッチ３５２の幅ｗ_１よりも好適には小さく、より好適にはｗ_１よりもはるかに小さい。トレンチ２５４の幅ｗ_２は、周知のリソグラフィおよび深反応性イオンエッチング技術で達成可能な最小幅、例えば１〜５μｍまたは０．１〜１μｍに至るまで狭くてもよい（Ｘ．Ｌｉ ｅｔ ａｌ．，ｉｎ Ｓｅｎｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ Ａ８７、１３９（２００１）およびＥ．Ｈ．Ｋｌａａｓｅｅｎ，ｉｎ Ｓｅｎｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ Ａ５２，１３２（１９９６）を例として参照し、開示された内容全体は本件に組み込まれる）。各吸収体パッチ３５２の側壁３７４は、表面を不動態化することでピクセルセンサーの作動時に漏洩電流を低減する誘電体膜３７６でコーティングされることが勧められる。第７ステップ（図４Ｇ）では、トレンチ３５４は任意で絶縁材３７２が充填されてもよく、金属接点３３２’は好適には各吸収体パッチ３５２を平行に接続する連続金属層として形成されてもよい。吸収体ウェハ３１８のパターニングが省略された場合、ステップ６（図４Ｆ）は省略され、金属接点３３２’は代わりに吸収体表面３３４に直接形成されてもよい。

吸収体ウェハ３１８’の金属化されたバック接点３３２’に大きい電圧２３０が印加されると、吸収体ウェハ３１８およびＣＭＯＳ処理ウェハ３１２’のドリフト領域３２８’の空乏化につながり、吸収された高エネルギー物質粒子または光子によって生成された電子−正孔対は対応する電界において分離され、拡散輸送によってではなく、電界線２６に沿って移動する。電圧３３０の符号に応じて、電子または正孔はピクセル検出器３１０の集電体インプラント３３８に収集される。

次に図５Ａ〜Ｋを参照すると、モノリシックピクセル検出器４１０の製造方法４００は以下のステップを含むとされるが、開示される順番通りに実行される必要はない。第１ステップ（図５Ａ）では、表側面４１６と裏側面４２０を有するＳｉウェハ４１２は、例えば好ましくは１００Ωｃｍ以上、より好ましくは５００Ωｃｍ以上、さらに好ましくは１０００Ωｃｍ以上の抵抗率で軽くＰドープされ、集電体インプラント４３８の間隔によって定義されるサイズＬを有する各ピクセル４４１にその一部４４０が含まれる読み出し電子回路４１４を得るためにＣＭＯＳ処理が施される。第２ステップ（図５Ｂ）では、ウェハ４５６が、幅ｗ_４のトレンチ４５４によって隔たれた幅ｗ_３と高さｈ_２を有する各吸収体パッチ４５２の形態で、エピタキシャル吸収体層４１８が表面４８８上に成長される基板となるように、Ｓｉ基板ウェハ４５６の表面４８８はパターニングおよび清浄されてもよい。Ｓｉウェハ４５６とピクセル化されたエピタキシャル吸収体層４１８は共に、吸収体層表面４３４を有する吸収体ウェハ４５７を構成する。各吸収体パッチ４５２の幅ｗ_３は、集電体インプラント４３８によって定義されるピクセルのサイズＬよりも大きくても、同等であっても、小さくてもよい。幅ｗ_３は約５０〜１００μｍ、好ましくは約２０〜５０μｍ、より好ましくは約５〜２０μｍ、さらに好ましくはμｍの範囲とされる。幅Ｗ_３の好適な値は、吸収体パッチ４５２’の弾性的緩和によってミスフィット応力が除去され、それらが欠陥のない状態で維持されるように選択されてもよい。従来技術から周知のように、自己抑制エピタキシャル成長工程と深掘パターニング基板が吸収体パッチ４５２のサイズｗ_３を定義するために用いられる場合、トレンチの幅ｗ_４は１μｍ以下、または２００ｎｍ以下、または１００ｎｍ以下であってもよい（Ｖｏｎ Ｋａｎｅｌによる国際特許出願第ＷＯ２０１１／１３５４３２を例として参照し、開示された内容全体は本件に組み込まれる）。代替的に、ＡＲＴの方法が吸収体パッチ４５２のサイズｗ_３を定義するために用いられる場合、トレンチの幅ｗ_４は誘電体窓の間隔によって定義されてもよく、リソグラフィおよび深反応性イオンエッチング技術で達成可能な最小幅、例えば１〜５μｍまたは０．１〜１μｍに至るまで狭くてもよい（Ｘ．Ｌｉ ｅｔ ａｌ．，ｉｎ Ｓｅｎｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ Ａ８７、１３９（２００１）およびＥ．Ｈ．Ｋｌａａｓｓｅｎ，ｉｎ Ｓｅｎｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ Ａ５２，１３２（１９９２）を例として参照し、開示された内容全体は本件に組み込まれる）。エピタキシャル成長が行われた後、各吸収体パッチ４５２の側壁４７４は、任意で誘電体不動態化層によって不動態化されてもよい。不動態化層は、一例としてピクセル検出器４１０が動作中に側壁４７４に沿った表面漏洩を制御するように設計された第１誘電体層４３６からなる。第１誘電体層は熱酸化物または原子層蒸着（ＡＬＤ）によって形成された酸化物であってもよい。任意的に、不動態化層は、側壁４７４の環境的な影響に対する付加的な保護を提供する第２誘電体層４７６から構成されてもよい。それは、従来技術から周知のように原子層蒸着によって蒸着されるＡｌ_２Ｏ_３から形成されてもよい。後に行われるハンドリングウェハ４８０との低温ウェハ接合のための準備として吸収体ウェハ４５７の吸収体層表面４３４に施される化学機械的研磨の任意の工程において安定性を提供するために、トレンチ４５４には誘電体充填材４７２が付加的に充填されてもよい。

第３ステップ（図５Ｃ）では、Ｓｉウェハ４１２の表面４１６は、後に行われるＳｉウェハ４１２の薄膜化およびドリフト領域４２８のそれに対応する薄膜化において機械的安定性を与えるために、ハンドリングウェハ４６０の表面４６２と接合される前に任意の化学機械的研磨が施される。薄膜化は、一例として、Ｓｉウェハ４１２の裏側面４２０の研削や後に行われる化学機械的研磨によって実現される。類似する第４ステップ（図５Ｄ）において、エピタキシャル吸収体層４１８の表面４３４は、例えば化学機械的研磨工程などによる基板４５６の薄膜化において機械的安定性を与えるために、ハンドリングウェハ４８０の表面４８２に接合される。第５ステップ（図５Ｅ）では、ＣＭＯＳ処理ウェハ４１２のドリフト領域４２８は、薄膜化されたＣＭＯＳウェハ４１２’を得るために、例えばプラズマエッチングや研削に次いで化学機械的研磨工程を行うことで薄膜化される。薄膜化されたドリフト領域４２８を有する薄膜化ウェハ４１２’の厚みはｄ_１とされ、好ましくは約１０〜１００μｍ、より好ましくは約１０〜５０μｍ、さらに好ましくは約１０〜２０μｍの範囲とされる。第６ステップ（図５Ｆ）では、吸収体ウェハ４５７は、薄膜化吸収体ウェハ４５７’を得るために、例えばプラズマエッチングや研削に次いで化学機械的研磨工程を行って基板ウェハ４５６の表面４９０側から薄くすることで薄膜化される。薄膜化基板４５６’
の厚みはｄ_２とされ、好ましくは約１０〜１００μｍ、より好ましくは約１０〜５０μｍ、さらに好ましくは約１０〜２０μｍの範囲とされる。

薄膜化ウェハ４１２’の裏側面４２０’を、吸収体ウェハ４５７’の接合面からなる薄膜化基板４５６’の表面４９０’に共有結合する工程は、共有結合に適した酸化物ゼロの表面を提供するために、ｉｎ ｓｉｔｕ表面加工前にウェハ４１２’および４５６’の水分を低減するように、好適には任意的なｉｎ ｓｉｔｕの仮接合アニール工程が含まれてもよい。アニール温度は１００℃から２００℃の範囲、または２００℃から３００℃の範囲とされる。共有結合に必要とされる表面加工は、例えば希ＨＦ浸漬またはＨＦ蒸気曝露によるｅｘ ｓｉｔｕ湿式化学的酸化物除去および水素による不動態化、そしてその後に行われる吸収された水素の除去のためのｉｎ ｓｉｔｕソフトイオン衝撃またはレーザー曝露からなる工程のリストから選ばれる、ｅｘ ｓｉｔｕおよびｉｎ ｓｉｔｕの工程を含んでもよい。水素による不動態化を除去するための好ましい方法は、低エネルギーのＨまたはＨｅイオン衝撃であってもよい。約１００〜２００ｅＶのエネルギーを有するＨｅイオンは、大きな反跳注入を生じることなくＨを除去することが知られており（Ｍ．Ｒ．Ｔｅｓａｕｒｏ ｅｔ ａｌ． ｉｎ Ｓｕｒｆ． Ｓｃｉ．４１５，３７（１９９８）を例として参照し、開示された内容全体は本件に組み込まれる）、Ｓｉの非晶質化にはさらに高いエネルギーが必要とされる（Ｖ．Ｆ． Ｒｅｕｔｏｖ ｅｔ ａｌ，ｉｎ Ｔｅｃｈｎ．Ｐｈｙｓ．Ｌｅｔｔ．２８，６１５（２００２）を例として参照し、開示された内容全体は本件に組み込まれる）。表面の酸化物を除去するための別の方法は、例えば周知のプラズマ源で生成された荷電されたＡｒ^＋、Ｎ_２ ^＋およびＮ^＋イオンまたは中性のＡｒまたはＮ原子またはＮ_２分子などによる、エネルギー性の、好ましくは希少ガスまたは窒素粒子衝撃（スパッタリング）であってもよい。イオンまたは原子スパッタリングエネルギーは、Ｓｉ非晶質化を最低限に抑えるために、例えばスパッタ閾値に近似するほど低く維持されることが好ましい。適切なイオンおよび中性粒子エネルギーは、約７０〜１００ｅＶ、好ましくは約５０〜７０ｅＶ、さらに好ましくは約４０〜５０ｅＶの範囲とされる（Ｓ．Ｓ． Ｔｏｄｏｒｏｖ ｅｔ ａｌ． ｉｎ Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５２．３６５（１９８８）を例として参照し、開示された内容全体は本件に組み込まれる）。

第７ステップ（図５Ｇ）では、薄膜化基板４５６’または薄膜化ＣＭＯＳウェハ４１２’は、第８ステップ（図５Ｈ）で薄膜化ウェハ４１２’と薄膜化吸収体ウェハ４５７’の表面４９０’の間で導電性共有結合４５０によって接合されるべく、共有ウェハ接合のために準備された表面４２０’と４９０’が互いに向き合うように上下逆に返される。共有結合は、好ましくは４００℃以下、より好ましくは３００℃以下、さらに好ましくは２００℃以下で行われる。最も望ましい結合温度は、１００℃以下または室温とされる。共有結合に次いで、１００℃から２００℃、または２００℃から３００℃、または３００℃から４００℃のアニール温度で任意的な接合後アニールが施されてもよい。いかなる場合も、ＣＭＯＳ処理されたウェハ２１２の金属化の分解を防ぐために、温度は約４５０℃以下でなくてはならない。任意の接合後アニールの後、第９ステップ（図５Ｉ）においてハンドリングウェハ４８０は除去され、エピタキシャル吸収体層４１８の表面４３４は再度露出される。第１０ステップ（図５Ｊ）では、エピタキシャル層４１８の表面４３４はハンドリングウェハ４８０の接合残渣を除去するための清浄工程にかけられる。その後、吸収体パッチ４５２の間のトレンチ４５４は、第２ステップ（図５Ｂ）ですでに充填材４７２が充填されていない場合を除き、充填材４７２’で任意に充填される。最後に第１１ステップ（図５Ｋ）において、好ましくは薄膜化ＣＭＯＳ処理ウェハ４１２’のドリフト領域４２８’、薄膜化基板４５６’およびエピタキシャル吸収体層４１８を空乏化させるために高圧リード４３０が取り付けられた連続する金属接点として作用する金属層４３２で吸収体パッチ４５２の表面４３４を金属化することで、完全なピクセル検出器４１０を得ることができる。

Ｓｉ基板４５６に格子的にも熱的にも不整合のエピタキシャル吸収体層４１８のためのピクセル検出器４１０を製造するための方法としては、製造方法４００が最も望ましい。エピタキシャル吸収体層４１８の好適な材料は、Ｇｅ含有率が２０％以上で、好ましくは例えば純Ｓｉから最終Ｇｅ含有率まで組成傾斜されたＳｉ_１−ｘＧｅ_ｘ合金であってもよい。本実施形態の望ましい態様において、Ｓｉ_１−ｘＧｅ_ｘ合金は約０．６≦ｘ≦０．８という高いＧｅ含有量を有してもよい。本実施形態のさらに望ましい態様では、Ｓｉ_１−ｘＧｅ_ｘ合金は約０．６≦ｘ≦０．８という高いＧｅ含有量まで組成傾斜され、任意的には 例えば直線的に傾斜された傾斜部の最終組成と等しい、または例えば１〜２％以内のほぼ等しいキャップ領域を有する。ピクセル検出器４１０の最も望ましい製造方法４００において、Ｓｉ基板４５６とピクセル化されたエピタキシャル吸収体層４１８の間のインターフェース４５８は本質的に欠陥を有さない、すなわち１０^５〜１０^６ｃｍ^−２または１０^４〜１０^５ｃｍ^−２またはこれ以下の転位密度を有するとされる。ステップ状の勾配を有するＳｉＧｅナノ構造のより単純な例では効果的であると実証されているように、ｗ_３と傾斜率の両方を、吸収体層４１８がエピタキシャル成長する際にミスフィット応力が弾性的に緩和されるのに十分小さく選択することで、これを達成することかできる（Ｍ．Ｓａｌｖａｌａｇｌｉｏ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．１１６，１０４３０６（２０１４）を例として参照し、開示された内容全体は本件に組み込まれる）。傾斜率は好ましくは約２〜３％、より好ましくは約１〜２％または０．５〜１％の範囲で選択されてもよい。本実施形態の他の態様では、基板４５６とピクセル化されたエピタキシャル吸収体層４１８のパッチ４５２の間のインターフェース領域４５８は、本質的に欠陥がない状態ではなくても、吸収体層４１８の金属化されたバック接点４３２と薄膜化ＣＭＯＳ処理ウェハ４１２’の集電体インプラント４３８に大きな電圧を印加した際に暗電流を許容可能なレベルに抑えるのに十分小さいサイズとされる。当業者には周知のように、このような小さなインターフェース領域は、例えば貫通転位が窓の側壁でトラップされ、半導体がそこに向かって選択的に成長される誘電体マスク内に閉じ込められるアスペクト比トラッピング（ＡＲＴ）技術などによく利用される（Ｉ．Ａｂｅｒｇ ｅｔ ａｌ．，ＩＥＤＭ Ｓａｎ Ｆｒａｎｃｉｓｃｏ，２０１０を例として参照し、開示された内容全体は本件に組み込まれる）。ＡＲＴの介助により、ＧａＡｓ、ＣｄＴｅまたはＣｄ_１−ｘＺｎ_ｘＴｅ合金などのＳｉＧｅ以外の吸収体材料を用いることも可能となる。

粒子検出にとりわけ適した本実施形態の別の態様では、吸収体層４１８はパターニングされていないＳｉウェハであってもよい。これによって、接合ステップＨの前にステップＣからＦをまとめることで製造を簡略化することができる。

次に図６Ａ〜Ｈを参照すると、モノリシックピクセル検出器５１０の代案的な製造方法５００は、以下のステップを含むとされるが、開示される順番通りに実行される必要はない。第１ステップ（図６Ａ）では、表側面５１６と裏側面５２０を有するＳｉウェハ５１２は、例えば好ましくは１００Ωｃｍ以上、より好ましくは５００Ωｃｍ以上、さらに好ましくは１０００Ωｃｍ以上の抵抗率で軽くＰドープされ、集電体インプラント５３８の間隔によって定義されるサイズＬを有する各ピクセル５４１にその一部５４０が含まれる読み出し電子回路５１４を得るためにＣＭＯＳ処理が施される。吸収体ウェハ５５７が得られる第２ステップ（図６Ｂ）では、ウェハ５５６が、Ｓｉ基板５５６とのインターフェース５５８を形成する個々の吸収体パッチ５５２の形態で、エピタキシャル吸収体層５１８が表面５５８上に成長する基板となるように、Ｓｉウェハ５５６の表面５８８はパターニングされてもよい。吸収体パッチ５５２は幅ｗ_３と高さｈ_２を有し、幅ｗ_４のトレンチ４５４によって隔たれてなる。各吸収体パッチ５５２の幅ｗ_３は、集電体インプラント５３８によって定義されるピクセルのサイズＬよりも大きくても、同等であっても、小さくてもよい。幅ｗ_３は約５０〜１００μｍ、好ましくは約２０〜５０μｍ、より好ましくは約５〜２０μｍ、さらに好ましく１〜５μｍの範囲とされる。幅ｗ_３の好適な値は、吸収体パッチ５５２の弾性的緩和によってミスフィット応力が除去され、それらが欠陥のない状態で維持されるように選択されてもよい。吸収体パッチ５５２の高さは約２０〜５０μｍ、好ましくは約５０〜１００μｍ、さらに好ましくは約１００〜２００μｍとされる。従来技術から周知のように、自己抑制エピタキシャル成長工程と深掘パターニング基板が吸収体パッチ５５２のサイズｗ_３を定義するために用いられる場合、トレンチの幅ｗ_４は１μｍ以下、または２００ｎｍ以下、または１００ｎｍ以下、例としては１〜５μｍまたは０．１〜１μｍであってもよい（Ｖｏｎ Ｋａｎｅｌによる国際特許出願第ＷＯ２０１１／１３５４３２を例として参照し、開示された内容全体は本件に組み込まれる）。代替的に、ＡＲＴの方法が吸収体パッチ５５２のサイズｗ_３を定義するために用いられる場合、トレンチの幅ｗ_４は誘電体窓の間隔によって定義されてもよく、リソグラフィおよび深反応性イオンエッチング技術で達成可能な最小幅であってもよい（Ｘ．Ｌｉ ｅｔ ａｌ．，ｉｎ Ｓｅｎｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ Ａ８７、１３９（２００１）およびＥ．Ｈ．Ｋｌａａｓｓｅｎ，ｉｎ Ｓｅｎｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ Ａ５２，１３２（１９９２）を例として参照し、開示された内容全体は本件に組み込まれる）。エピタキシャル成長が行われた後、各吸収体パッチ５５２の側壁５７４は、任意で誘電体不動態化層によって不動態化されてもよい。不動態化層の少なくとも１つは、一例としてピクセル検出器５１０が動作中に側壁５７４に沿った表面漏洩を制御するように設計された第１誘電体層５３６からなる。第１誘電体層は熱酸化物または原子層蒸着（ＡＬＤ）によって形成された酸化物であってもよい。任意的に、不動態化層は、側壁５７４の環境的な影響に対する付加的な保護を提供する第２誘電体層５７６から構成されてもよい。それは、従来技術から周知のように原子層蒸着によって蒸着されるＡｌ_２Ｏ_３から形成されてもよい。後に行われるウェハ接合のための準備としてエピタキシャル吸収体層５１８の表面５３４に施される化学機械的研磨の任意の工程において安定性を提供するために、トレンチ５５４には誘電体充填材５７２が付加的に充填されてもよい。

第３ステップ（図６Ｃ）において、Ｓｉウェハ５１２の表面５１６には、後に行われるＳｉウェハ５１２の薄膜化において機械的安定性を与えるために、ハンドリングウェハ５６０の表面５６２と接合される前に任意の化学機械的研磨が施される。

第４ステップ（図６Ｄ）、エピタキシャル吸収体層５１８の表面５３４は化学機械的研磨工程にかけられ、それによりエピタキシャル吸収体層５１８の高さは、例えば高さｈ_３から１〜４μｍだけ、わずかに低減される。

第５ステップ（図６Ｅ）では、ＣＭＯＳ処理ウェハ５１２と対応するドリフト領域５２８は、薄膜化されたＣＭＯＳウェハ５１２’を得るために薄膜化される。薄膜化は、ウェハ５１２の裏側面５２０を、例えばプラズマエッチングや研削に次いで化学機械的研磨を行うことで実現される。ドリフト領域５２８’を有する薄膜化ウェハ５１２’の厚みはｄ_１とされ、好ましくは約１０〜１００μｍ、より好ましくは約１０〜５０μｍ、さらに好ましくは約１０〜２０μｍの範囲とされる。薄膜化ウェハ５１２’と吸収体ウェハ５５７の共有結合からなるモノリシックピクセル検出器５１０の製造は、以下の付加的工程からなる。第６ステップ（図６Ｆ）において、誘電性接合５５０につながる薄膜化ウェハ５１２’の裏側面５２０’とエピタキシャル吸収体層５１８の表面５３４との共有結合には、共有結合に適した酸化物ゼロの表面を提供するためのｉｎ ｓｉｔｕ表面加工前にウェハ５１２’および５５７の水分を低減するために、任意的なｉｎ ｓｉｔｕの仮接合アニール工程が含まれてもよい。アニール温度は１００℃から２００℃の範囲、または２００℃から３００℃の範囲とされる。共有結合に必要とされる表面加工は、例えば希ＨＦ浸漬またはＨＦ蒸気曝露によるｅｘ ｓｉｔｕ湿式化学的酸化物除去および水素による不動態化、そしてその後に行われる吸収された水素の除去のためのｉｎ ｓｉｔｕソフトイオン衝撃またはレーザー曝露からなる工程のリストから選ばれる、ｅｘ ｓｉｔｕおよびｉｎ ｓｉｔｕの工程を含んでもよい。水素による不動態化を除去するための好ましい方法は、低エネルギーのＨまたはＨｅイオン衝撃であってもよい。約１００〜２００ｅＶのエネルギーを有するＨｅイオンは、大きな反跳注入を生じることなくＨを除去することが知られており（Ｍ．Ｒ．Ｔｅｓａｕｒｏ ｅｔ ａｌ． ｉｎ Ｓｕｒｆ． Ｓｃｉ．４１５，３７（１９９８）を例として参照し、開示された内容全体は本件に組み込まれる）、Ｓｉの非晶質化にはさらに高いエネルギーが必要とされる（Ｖ．Ｆ． Ｒｅｕｔｏｖ ｅｔ ａｌ，ｉｎ Ｔｅｃｈｎ．Ｐｈｙｓ．Ｌｅｔｔ．２８，６１５（２００２）を例として参照し、開示された内容全体は本件に組み込まれる）。表面の酸化物を除去するための別の方法は、例えば周知のプラズマ源で生成された荷電されたＡｒ^＋、Ｎ_２ ^＋およびＮ^＋イオンまたは中性のＡｒまたはＮ原子またはＮ_２分子などによる、エネルギー性の、好ましくは希少ガスまたは窒素粒子衝撃（スパッタリング）であってもよい。イオンまたは原子スパッタリングエネルギーは、Ｓｉ非晶質化を最低限に抑えるために、例えばスパッタ閾値に近似するほど低く維持されることが好ましい。適切なイオンおよび中性粒子エネルギーは、約７０〜１００ｅＶ、好ましくは約５０〜７０ｅＶ、さらに好ましくは約４０〜５０ｅＶの範囲とされる（Ｓ．Ｓ． Ｔｏｄｏｒｏｖ ｅｔ ａｌ． ｉｎ Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５２．３６５（１９８８）を例として参照し、開示された内容全体は本件に組み込まれる）。

共有結合（図６Ｆ）は、好ましくは４００℃以下、より好ましくは３００℃以下、さらに好ましくは２００℃以下で行われる。最も望ましい結合温度は、１００℃以下または室温とされる。共有結合に次いで、任意的な接合後アニールが施されてもよい。接合後アニール温度は１００℃から２００℃、または２００℃から３００℃、または３００℃から４００℃の範囲とされる。いかなる場合も、ＣＭＯＳ処理されたウェハ５１２’の金属化の分解を防ぐために、温度は約４５０℃以下でなくてはならない。任意の接合後アニールが行われた後、第７ステップにおいて、表面５９０の研削または化学機械的研磨、あるいは吸収体パッチ５５２を有する薄膜化吸収体ウェハ５５７’の表面５５８’を露出させるためのプラズマエッチングによって、エピタキシャル吸収体層５１８の基板５５６は除去されてもよい（図６Ｇ）。特に基板５１２、５１２’とのインターフェースに欠陥を有する場合、高さをｈ_４に低減するために、上記エッチング工程で吸収体パッチ５５２の一部をエッチングで除去することが好ましい。このエッチング工程により、ミスフィット転位だけでなく貫通転位もまた除去されるように、高さｈ_４は高さｈ_３よりも数μｍだけ小さい数値とされる。最後に第８ステップ（図６Ｈ）において、好ましくはドリフト領域５２８’およびエピタキシャル吸収体層５１８を空乏化させるための高圧リードが取り付けられた、金属接点として作用する金属層５３２を備えた吸収体パッチ５５２に電気接続して、薄膜化吸収体ウェハ５５７’の表面５５８’を金属化することで、完全なピクセル検出器５１０を得ることができる。

ピクセル検出器５１０の製造方法５００は、検出器の動作中に薄膜化ドリフト領域５２８’の厚みｄ_１と吸収体パッチ５５２の高さｈ_４のみが空乏化されればよいという利点を有する。また、Ｓｉ基板５５６と格子的および熱的に不整合のエピタキシャル吸収体層５１８のためのピクセル検出器５１０に好ましい製造方法でもある。エピタキシャル吸収体層５１８に好ましい材料は、Ｇｅ含有率が２０％以上で、好ましくは例えば純Ｓｉから最終Ｇｅ含有率まで組成傾斜されたＳｉ_１−ｘＧｅ_ｘ合金であってもよい。約０．６≦ｘ≦０．８という高いＧｅ含有量を有するＳｉ_１−ｘＧｅ_ｘ合金は、エピタキシャル吸収体層５１８に特に適した合金とされる。最も好ましいＳｉ_１−ｘＧｅ_ｘ合金は、約０．６≦ｘ≦０．８という高いＧｅ含有量まで組成傾斜され、任意的には 例えば直線的に傾斜された傾斜部の最終組成と等しい、または例えば１〜２％以内のほぼ等しいキャップ領域を有する。ピクセル検出器５１０の最も好ましい製造方法５００において、Ｓｉ基板５５６とピクセル化されたエピタキシャル吸収体層５１８の間のインターフェース５５８は本質的に欠陥を有さない、すなわち１０^５〜１０^６ｃｍ^−２または１０^４〜１０^５ｃｍ^−２またはこれ以下の転位密度を有するとされる。ステップ状の勾配を有するＳｉＧｅナノ構造のより単純な例では効果的であると実証されているように、ｗ_３と傾斜率の両方を、吸収体層５１８がエピタキシャル成長する際にミスフィット応力が弾性的に緩和されるのに十分小さく選択することで、これを達成することかできる（Ｍ．Ｓａｌｖａｌａｇｌｉｏ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．１１６，１０４３０６（２０１４）を例として参照し、開示された内容全体は本件に組み込まれる）。傾斜率は好ましくは約２〜３％、より好ましくは約１〜２％または０．５〜１％の範囲で選択されてもよい。本実施形態の他の態様では、基板５５６とピクセル化されたエピタキシャル吸収体層５１８のパッチ５５２の間のインターフェース領域５５８は、本質的に欠陥がない状態ではなくても、吸収体層５１８の金属化されたバック接点５３２と薄膜化ＣＭＯＳ処理ウェハ５１２’の集電体インプラント５３８に大きな電圧を印加した際に暗電流を許容可能なレベルに抑えるのに十分小さいサイズとされる。当業者には周知のように、このような小さなインターフェース領域は、例えば貫通転位が窓の側壁でトラップされ、半導体がそこに向かって選択的に成長される誘電体マスク内に閉じ込められるアスペクト比トラッピング（ＡＲＴ）技術などによく利用される（Ｉ．Ａｂｅｒｇ ｅｔ ａｌ．，ＩＥＤＭ Ｓａｎ Ｆｒａｎｃｉｓｃｏ，２０１０を例として参照し、開示された内容全体は本件に組み込まれる）。ＡＲＴの介助により、ＧａＡｓ、ＣｄＴｅまたはＣｄＺｎＴｅ合金などのＳｉＧｅ以外の吸収体材料を用いることも可能となる。

次に図７を参照すると、第５実施形態６００によるモノリシックピクセル検出器６１０は、読み出し電子回路６１４を備えたＣＭＯＳ処理ウェハ６１２に上記の吸収体ウェハ構造１８、２１８、２１８’、２５７’’、２５７’’’、３１８、３１８’、４５７、４５７’、５５７、５５７’のいずれかが接合されてなる。便宜上、図７Ａには、２つのウェハが低温ウェハ接合によってモノリシックなブロックに溶解される前の状態の上面６３４と下面６３６を有する単一の汎用吸収体ウェハ６１８とＣＭＯＳ処理ウェハ６１２とが開示される。読み出しウェハ６１２は表側面６１６と裏側面６２０を有する。ＣＭＯＳ処理読み出し電子回路は表側６１６上に配置され、フィールド酸化膜によって隔たれたいくつかのメタライゼーションレベルから構成されてよい。表側６１６の最上面は、読み出し電子回路６１４の各ピクセル電子回路６４０のトランジスタと通信する集電体接点として機能する集電体金属パッド６３８からなり、集電体パッド６３８の間の間隔によってピクセル６４１のサイズＬが定義される。表面６４３を有する集電体金属パッド６３８は、表面６３９とは酸化物領域によって相互に隔たれ、電気的に隔離される。表面６３９と６４３は好ましくは同じ高さレベルとされ、これは例えば読み出しウェハ６１２の表側６１６に化学機械的研磨を行うことで得られる。後の読み出しウェハ６１２への接合を容易にするために、吸収体ウェハ６１８の下面６３６にも同様に化学機械的研磨が施されてもよい。

吸収体ウェハ６１８に読み出しウェハ６１２を接合する工程には、集電体金属パッド６３８の表面６４３と半導体吸収体ウェハ６１８との導電性接合６５０の形成に適した酸化物ゼロの表面を提供するための表面加工を行う前にウェハ６１２および６１６の水分を低減させるために、任意的なｉｎ ｓｉｔｕの仮接合アニール工程が含まれてもよい。アニール温度は１００℃から２００℃の範囲、または２００℃から３００℃の範囲とされる。読み出しウェハ６１２の接合に必要とされる表面加工は、例えばｅｘ ｓｉｔｕの湿式化学清浄からなる工程のリストから選択される以下の工程、好適にはイオンと、約７０〜１００ｅＶ、好ましくは約５０〜７０ｅＶ、さらに好ましくは約４０〜５０ｅＶのエネルギー範囲から選択される中性粒子エネルギーとのｉｎ ｓｉｔｕイオン衝撃、または好適にはそれに次いで、酸化面６３９または集電体金属パッド６３８に吸収された水素の除去のためのｉｎ ｓｉｔｕソフトイオン衝撃またはレーザー曝露が行われる、ｉｎ ｓｉｔｕ水素プラズマ活性化を含んでもよい。共有結合に必要とされる表面加工は、例えば希ＨＦ浸漬またはＨＦ蒸気曝露によるｅｘ ｓｉｔｕ湿式化学的酸化物除去および水素による不動態化、そしてその後に行われる吸収された水素の除去のためのｉｎ ｓｉｔｕソフトイオン衝撃またはレーザー曝露からなる工程のリストから選ばれる、ｅｘ ｓｉｔｕおよびｉｎ ｓｉｔｕの工程を含んでもよい。水素による不動態化を除去するための好ましい方法は、低エネルギーのＨまたはＨｅイオン衝撃であってもよい。約１００〜２００ｅＶのエネルギーを有するＨｅイオンは、大きな反跳注入を生じることなくＨを除去することが知られており（Ｍ．Ｒ．Ｔｅｓａｕｒｏ ｅｔ ａｌ． ｉｎ Ｓｕｒｆ． Ｓｃｉ．４１５，３７（１９９８）を例として参照し、開示された内容全体は本件に組み込まれる）、Ｓｉの非晶質化にはさらに高いエネルギーが必要とされる（Ｖ．Ｆ． Ｒｅｕｔｏｖ ｅｔ ａｌ，ｉｎ Ｔｅｃｈｎ．Ｐｈｙｓ．Ｌｅｔｔ．２８，６１５（２００２）を例として参照し、開示された内容全体は本件に組み込まれる）。表面の酸化物を除去するための別の方法は、例えば周知のプラズマ源で生成された荷電されたＡｒ^＋、Ｎ_２ ^＋およびＮ^＋イオンまたは中性のＡｒまたはＮ原子またはＮ_２分子などによる、エネルギー性の、好ましくは希少ガスまたは窒素粒子衝撃（スパッタリング）であってもよい。イオンまたは原子スパッタリングエネルギーは、Ｓｉ非晶質化を最低限に抑えるために、例えばスパッタ閾値に近似するほど低く維持されることが好ましい。適切なイオンおよび中性粒子エネルギーは、約７０〜１００ｅＶ、好ましくは約５０〜７０ｅＶ、さらに好ましくは約４０〜５０ｅＶの範囲とされる（Ｓ．Ｓ． Ｔｏｄｏｒｏｖ ｅｔ ａｌ． ｉｎ Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５２．３６５（１９８８）を例として参照し、開示された内容全体は本件に組み込まれる）。

吸収体ウェハ６１８への読み出しウェハ６１２の接合は、好ましくは４００℃以下、より好ましくは３００℃以下、さらに好ましくは２００℃以下の温度で行われることが好ましい。最も望ましい接合温度は、１００℃以下または室温とされる。これにより、読み出しウェハ６１２の集電体金属パッド６３８の酸化物ゼロの表面６４３は、吸収体ウェハ６１８の酸化物ゼロの表面６３６に導電性金属−半導体接合６５０によって接合される。同時に、読み出しウェハ６１２の酸化物面６３９と吸収体ウェハ６１８の酸化物ゼロの表面６３６は酸化物−半導体接合６５２によって接合される。接合に次いで、任意の接合後アニールが施されてもよい。アニール温度は、１００℃から２００℃、または２００℃から３００℃、または３００℃から４００℃の範囲とされる。いかなる場合も、ＣＭＯＳ処理ウェハ６１２の金属化の分解を防ぐために、温度は約４５０℃以下でなくてはならない。図７Ｂはその結果によるモノリシック構造を示し、半導体ウェハ６１８の上面６３４には金属接点６３２が備えられる、金属接点６３２と集電金属パッド６３８の間で高い電圧６３０が印加されると、吸収体ウェハ６１８の移動性電荷キャリアは実質的に空乏化され、大面積の電界６６０が結果として生じる。これにより、Ｘ線光子６６４またはエネルギー粒子により吸収体ウェハ６１８で電子−正孔対６６２が生成され、そこに生じた電界によって分離され、拡散輸送によってではなく電界線６６０に沿って移動する。電圧６３０の符号に応じて、電子６６３または正孔６６５のいずれかの電荷が電界線６６０に沿って集電体パッド６３８に向かってドリフトし、読み出し電子回路６１４の各ピクセル電子回路によって信号処理されるために収集される。

実施形態２００、２００’、２００’’、２００’’’および６００の読み出し電子回路はすべて、後のデータ処理および局所的または遠隔的な少なくとも１つのコンピュータスクリーン上での表示のために、読み出し回路で生成されたデジタル信号のルーティング用に設計された少なくとも１つのＰＣＢ板と通信するものと理解される。

（医療上、産業上および化学的なシステムおよび方法におけるピクセル検出器の応用例）
本発明のピクセル検出器は、人間用または獣医用問わず、以下の医療用途および説明されるその他の用途における方法に組み込まれると共に利用されることも可能である。

（投影Ｘ線撮影法（ｐｒｏｊｅｃｔｉｏｎ ｒａｄｉｏｇｒａｐｈｙ）の実施例）
本発明のピクセル検出器は、被写体を透過するＸ線がデジタル情報を生成する電気信号に変換され、さらに局所的または遠隔的にコンピュータスクリーンに表示される画像に変換されるデジタルＸ線撮影システムおよび方法に用いられる。

単純Ｘ線撮影に本発明のピクセル検出器を用いたシステムおよび方法を組み合わせることで、標準的な診断が得られる病態は数多くある。それらのシステムおよび方法の例としては、様々な種類の関節炎、肺炎、骨腫瘍、骨折、先天性骨格異常およびその類の病理を診断するものを含む。

（Ｘ線透過法の実施例）
受光器と通信するヨウ化セシウムシンチレータからなるハイブリッドピクセル検出器の代わりに、モノリシックＣＭＯＳ集積ピクセル検出器を用いることもできる。これにより運動中の解剖学的構造のリアルタイムでの撮影が可能となり、この方法は任意で造影剤によって増補される。造影剤は、解剖学的な輪郭の描写および血管や例えば泌尿生殖システムまたは胃腸管などの様々なシステムの機能をみるために、嚥下または患者の体内に注射されて投与される。現在常用されている造影剤は２つある。バリウム硫酸（ＢａＳｏ_４）は胃腸管の評価のために被検体に経口または直腸から投与される。様々な配合のヨウ素は、経口、直腸、動脈内、静脈内の経路から投与される。それらの造影剤はＸ線を吸収または散乱し、リアルタイム撮像に伴い、血管系における消化管または血流内の力学的な生理的工程の撮像を可能にする。また、ヨード造影剤は、異常（例えば腫瘍、嚢胞、炎症部など）が可視できるように、異常部位では通常の組織とは異なる濃度で濃縮される。

（画像化治療の実施例）
ピクセル検出器は画像化治療システムおよび方法において使用されることも可能である。画像化治療には、本件で説明されたピクセル検出器を有するシステムおよび方法を用いた画像化システムによってガイドされる低侵襲処置が含まれる。それらの処置は診断的なものか、血管造影法や血管形成法などの治療やそれに用いられるシステムに関する。この例示的なシステムは、末梢血管疾患、腎動脈狭窄、下大静脈フィルター配置、胃瘻チューブ配置、胆管ステント介入および肝性介入（ｈｅｐａｔｉｃ ｉｎｔｅｒｖｅｎｔｉｏｎ）を診断および／または治療するためのシステムを含む。また、画像誘導型の整形、胸部、腹部、頭頸部および神経の外科処置や、生検、近接照射治療、体外放射線治療、経皮ドレナージおよびステント配置、または高周波アブレーションなどの非血管造影処置も含まれる。ピクセル検出器を用いたシステムの介助により生成された画像は、誘導のために用いられる。ピクセル検出器の介助により生成された画像は、介入的な放射線科医が被検体の病状が見られる部位まで体内に機器を誘導することを可能にするマップを提供する。それらのシステムおよび方法により、被検体の身体的組織の外傷を最小限に抑え、感染率、回復期間および入院日数を低減する。

（コンピュータ断層撮影（ＣＴ）の実施例）
本ピクセル検出器は、ＣＴシステムおよび方法に用いられることも可能である。ＣＴで生成された画像は、体の構造および組織を撮像するために、コンピュータソフトウェアと共にＸ線が用いられる。本発明のピクセル検出器と併せて用いられるＣＴでは、リング状の装置において１つまたはそれ以上のＸ線検出器に対向して配置されるＸ線管が被検体の周りを回転し、コンピュータによって生成された断層像などの断面画像を形成する。本発明の一改良案において、本発明のピクセル検出器を利用したシステムおよび方法から得られるＣＴ画像は軸平面とされ、コンピュータソフトウェア再構成によって形成されたコロナル画像およびサジタル画像を有する。解剖学的構造のさらなる可視化を得るために、任意で造影剤がＣＴに伴って用いられる。本発明のピクセル検出器と共に用いられるＣＴは、Ｘ線の減衰の微妙な変化を検出する。

本発明の一改良案では、短い検査時間で良好な詳細画像を得るために、放射線の中で被検体を連続的に移動させるシステムを用いた方法において、スパイラルマルチ検出器ＣＴは１６、６４、２５４またはそれ以上の検出器を使用する。本発明のシステムおよび方法を用いたＣＴスキャンにおいて、静脈造影剤の急速投与を用いることで、良好な詳細画像は、例えば頸動脈、脳動脈、冠動脈またはその他の動脈やその他の患者組織の３次元（３Ｄ）画像に再構成される。

このように、本発明のシステムおよび方法を用いたＣＴは、例えば脳溢血、肺塞栓症、大動脈解離、虫垂炎、憩室炎および閉塞性腎臓結石などの危篤状態および出現した状態を診断するのに最適である。

（マンモグラフィーの実施例）
本件で説明されたピクセル検出器はマンモグラフィーのシステムおよび方法において用いられることも可能である。マンモグラフィーとは、乳房画像を形成するために低エネルギーＸ線と微細なフィルムスクリーンおよび／またはデジタル撮像を用いた、女性の胸の放射線検査法である。乳房画像は、乳癌形成の早期検出やスクリーニング工程の際に発見された異常をより明確にすること、以前発見された異常の経過観察、または乳房内の触知腫瘤を評価することを目的としたスクリーニング検査法で用いられる。

本件で用いられるピクセル検出器、システムおよび方法に伴って用いられる方法の一改良案では、女性の乳房が圧縮される間に、本発明のピクセル検出を用いたシステムおよび方法を利用することで、乳房の例えば頭尾方向（ＣＣ）および内外斜位方向（ＭＬＯ）の２つの図を得ることができる。本発明のまた別の改良案では、ピクセル検出器はフルフィールドデジタル撮像システムおよびシステムに利用される。

（歯科Ｘ線撮影の実施例）
本ピクセル検出器は、歯科Ｘ線撮影で用いられることも可能である。本発明のピクセル検出器が組み入れられた歯科Ｘ線撮影システムおよび方法は、隠れた歯科的な異常構造、組織の悪性および良性腫瘤、骨喪失および虫歯の発見に用いられる。Ｘ線画像は、センサーにぶつかる前に、構造の異なる解剖学的密度に応じた異なるレベルで被検体の口腔構造を透過するＸ線放射の制御されたバーストによって形成される。一例として、歯を透過する放射線はより少ないため、デジタルＸ線画像上での強度も弱く表れる。これと対照に、虫歯、骨密度の感染やその他の変化および歯周靭帯には、これらの密度の低い構造にはＸ線が透過しやすいため、Ｘ線画像上では強く表れる。充填剤や冠などの歯科用修復構造は、材料の密度によって強度の強弱が決まる。さらに本発明のピクセル検出器は、材料依存の性質を有する入射Ｘ線のエネルギーを分解するその性能によって、より高いコントラストを実現する。本発明の別の改良案では、デジタル歯科用Ｘ線システムおよび方法は、歯科治療において本発明のピクセル検出器と共に用いられる。

（透過型電子顕微鏡および二次電子顕微鏡の実施例）
ピクセル検出器は透過型電子顕微鏡のシステムおよび方法に用いられることも可能である（Ｍ Ｂａｔｔａｇｌｉａ ｅｔ ａｌ．， ｉｎ Ｎｕｃｌ．Ｉｎｓｔｒ．Ｍｅｔｈ．Ｐｈｙｓ．Ｒｅｓ．Ａ ６２２，６６９（２０１０）を例として参照し、開示された内容全体は本件に組み込まれる）。一例として、本発明の小さな吸収体パッチと読み出しウェハの薄膜化ドリフト領域とを有するピクセル化された吸収体では、吸収体パッチの電子の後方散乱が抑えられることにより、非常に高い空間分解能が得られる。本発明のピクセル検出器の分解能は、５〜２０μｍまたは１〜５μｍまで高くなる。二次電子顕微鏡（ＳＥＭ）でも同様の利点がある。どちらの場合でも、本発明のピクセル検出器の単光子検出性能は、調査材料において電子衝撃によって生じる電子または光子のパルス高分析によるエネルギー識別にも用いられてもよい。

（質量分析イメージングの実施例）
ピクセル検知器は、質量分析イメージング（ＭＳＩ）のためのシステムおよび方法に用いられることも可能である。ＭＳＩには２つの異なるアプローチがあり、それらは（１）イオン化のために荷電された一次イオンビームを用いた二次イオン質量分析（ＳＩＭＳ）および（２）集光されたレーザー光源を用いたマトリックス支援レーザー脱離イオン化（ＭＡＬＤＩ）である。どちらのモードでもピクセル検知器が用いられる。顕微鏡モードのＳＩＭＳは、一例としてＡ．Ｋｉｓｓ ｅｔ ａｌ． ｉｎ Ｒｅｖ．Ｓｃｉ．Ｉｎｓｔｒｕｍ．８４（２０１３）を参照する。ＭＡＬＤＩには、一例としてＪ．Ｈ．Ｊｕｎｇｍａｎｎ ｅｔ ａｌ．，ｉｎ Ｊ． Ａｍ． Ｓｏｃ．Ｍａｓｓ Ｓｐｅｃｔｒｏｍ．２１，２０１３（２０１０）を参照する。一例として、本発明の小さな吸収体パッチと読み出しウェハの薄膜化ドリフト領域を有するピクセル化された吸収体では、吸収体パッチの電子の後方散乱が抑えられることにより、非常に高い空間分解能が得られる。本発明のピクセル検出器の分解能は、５〜２０μｍまたは１〜５μｍまで高くなる。

（素粒子の実施例）
本発明のピクセル検出器は、素粒子の検出および撮像のためのシステムおよび方法に用いられることも可能である。本発明のピクセル検出器はシリコン貫通ビア（ＴＳＶ)を必要とするアプローチよりも、大面積検出器またはフラットパネル検出器にスケーリングするのが容易かつ低コストとなる（Ｄ．Ｈｅｎｒｙ ｅｔ ａｌ．ｉｎ Ｐｏｃ．Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｍｐｏｎｅｔｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ ２０１３、ｐｐ。５６８を例として参照）。高い抵抗率を有する吸収体ウェハと接合されずに製造されたモノリシック検出器と比べて、本発明のピクセル検出器は吸収体層の抵抗率がより高くなるという利点を提供し、例えば３０〜１００μｍまたは１００〜５００μｍまたは５００〜２０００μｍの厚みの吸収体層であっても、例えば１００〜５００Ｖまたは５０〜１００Ｖという適度な印加電圧で完全なキャリア空乏化を容易にする（Ｐ．Ｇｉｕｂｉｌａｔｏ ｅｔ ａｌ．ｉｎ Ｎｕｃｌ．Ｉｎｓｔｒ．Ｍｅｔｈ．Ｐｈｙｓ．Ｒｅｓ．Ａ ７３２，９１（２０１３）を例として参照）。

（非破壊検査法の実施例）
本発明のピクセル検出器は、例えばコンピュータ断層撮影法（ＣＴ）セットアップにおける非破壊検査法のためのシステムおよび方法に用いられることも可能である（Ｓ．Ｐｒｏｃｚ ｅｔ ａｌ．ｉｎ ＪＩＮＳＴ ８、Ｃ０１０２５（２０１３）を例として参照）。本発明のピクセル検出器は、大きいサイズへのスケーラビリティを容易かつ低コストにし、ＣＴセットアップを簡略化するという利点を有する。本発明のピクセル検出器は、例えば非晶質Ｓｅをベースとしたフラットパネル検出器と比較してより高い感度を有するため、セキュリティ検査のためのデジタルＸ線撮影に利用されてもよい(Ｓ．Ｋａｓａｐ ｅｔ ａｌ．ｉｎＳｅｎｓｏｒｓ，５１１２（２０１１）を例として参照)。

以下の米国特許文献、外国特許文献およびその他の公開文書は参照により、本件に記載されたかのように本件に組み込まれ、依拠する。

米国特許文献
６，７８７，８８５ Ｂ２ ９/２００４ Ｅｓｓｅｒ他
８，２３７，１２６ Ｂ２ ８/２０１２ ｖｏｎ Ｋaｎｅｌ他
５，７１２，４８４ １/１９９８ Ｈａｒａｄａ他

その他の特許文献
ＥＰ０５７１１３５ Ａ２ １１／１９９３ Ｃｏｌｌｉｎｓ他
ＷＯ０２／０６７２７１ Ａ２ ８／２００２ Ｒｕｚｉｎ
ＥＰ１６９１４２２ Ａ１ ８／２００６ Ｙａｓｕｄａ他
ＷＯ２０１１／１３５４３２ Ａ１ １１／0２０１１ ｖｏｎ Ｋaｎｅｌ他

付加的な公開文書
http://medipix.web.cern.ch
http://www.canberra.com/products/detectors/germanium-detectors.asp
http://.dectris.ch
http://www.healthcare.philips.com

Aberg I. et
al., “A low
dark current and high quantum efficiency monolithic germanium-on-silicon CMOS
imager technology for day and night imaging applications”. International Electron Devices Meeting (IDEM), San Francisco, 2010

Alig R.C. et
al., “Scattering by ionization and phonon emission in semiconductors”, Physical
Review B 22, 5565 (1980)

Alig R.C.
“Scattering by ionization and phonon emission in semiconductors. II. Monte
Carlo calculations”, Physical Review B 27, 968 (1983)

Battaglia M. et
al., “Characterisation of a CMOS active pixel sensor for use in the TEAM
microscope”, Nucl. Instr. Meth. Phys. Res. A 622, 699 (2010)

Colace L. et
al., “Low Dark-Current Germanium-on-Silicon Near-Infrared Detectors”, IEEE
Photonics Technology Letters 19, 1813-1815 (2007)

Del Sordo S. et
al., “Progress in the Development if CdTe and CdZnTe Semiconductor Radiation
Detectors for Astrophysical and Medical Applications”, Sensors 2009, 9,
3491-3526

Falub C. V. et
al., “Perfect crystals grown from imperfect interfaces”, Scientific Reports 3,
2276 (2013)

Flotgen C. et al., “Novel surface preparation
methods for covalent and conductive bonded interfaces fabrication”, ECS
Transactions 64, 103-110 (2014)

Giubilato P. et
al., “LePix - A high resistivity, fully depleted monolithic pixel detector”,
Nucl. Instr. Meth. Phys. Res. A 732, 91 (2013)

Henry D. et
al., “TSV Last for Hybrid Pixel Detectors: Application to Particle Physics and
Imaging Experiments” in IEEE Electronic Components & Technology Conference,
568 (2013)

Jungmann J. H.
et al., “Fast, High Resolution Mass Spectrometry Imaging Using a Medipix
Pixelated Detector”, J Am Soc Mass Spectrom 21, 2023-2030 (2010)

Kasap S. et
al., “Amorphous and polycrystalline photoconductors for direct conversion flat
panel X-ray image sensors”, Sensors 11, 5112-5157 (2011)

Kiss A. et al.,
“Microscope mode secondary ion mass spectrometry imaging with a Timepix
detector”, Rev. Sci. Instrum. 84, 013704 (2013)

Klaassen E. H.
et al., “Silicon fusion bonding and deep reactive ion etching: a new technology
for microstructures”, Sensors and Actuators A52, 132-139 (1996)
Kreiliger T et
al., “Individual heterojunctions of 3D germanium crystals on silicon CMOS for
monolithically integrated X-ray detector”, Physica Status Solidi A 211, 131-135
(2014)

Li X. et al., “Deep
reactive ion etching of pyrex glass using SF₆ plasm”, Sensors and
Acuators A87, 139-145 (2001)

Mattiazzo S. et
al., “LePIX: First results from a novel monolithic pixel sensor”, Nuclear
Instruments and Methods in Physics Research A 718, 288-291 (2013)

Procz S. et
al., “Medipix3 CT for material sciences”, JINST, 8 C01025 (2013)

Reutov V. F. et
al., “Helium ion bombardment induced amorphization of silicon crystals”,
Technical Physics Letters, 28, 615-617 (2002)

Salvalaglio M.
et al., “Fine control of plastic and elastic relaxation in Ge/Se vertical
heterostructures” Journal of Applied Physics 116, 104306 (2014)

Tesauro M. R.
et al., “Removal of hydrogen from 2H ::Si(100) by sputtering and recoil
implantation:: investigation of an RPCVD growth mechanism” Surface Science,
415, 37 (1998)

Todorov S.S. et
al., “Sputtering of silicon dioxide near threshold”, Appl. Phys. Lett. 52 (5),
365 (1988)

Veale, M. C. et
al., “Chromium compensated gallium arsenide detectors for X-ray and γ-ray spectroscopic imaging”, Nucl Inst. Meth. Phys. Res, A
752, 6 (2014)

Weber J et.
Al., “Near-band-gap photoluminescence of Si-Ge alloys”, Physical review B 40,
5683-5693 (1989)

上記の特許および記事は、特に記載がなく本件の開示に反しない限り、参照することで本件に組み込まれる。

本発明のその他の特徴および実施形態は添付の請求項に記載される。

さらに、本発明は、新規性、進歩性および産業上の利用性を具備すると考慮される本明細書、添付の請求項および／又は図面において説明された全ての特徴の可能な全ての組み合わせから構成されることを考慮されたい。

上述された発明の実施形態において、様々な変更及び改良を加えることが可能である。本発明の、特定の具体的な実施形態が開示及び説明されたが、幅広い改良、変更及び置換が上述の実施形態では考慮される。上記の説明には多くの特定事項が含まれるが、発明の範囲を限定するものとしてではなく、むしろ１つまたはその他の好適な実施形態の例示であると考慮されたい。場合によっては、本発明のいくつかの特徴は、対応する他の特徴を使用することなく用いられる。従って、上述の説明は広義に解釈され、単なる実例又は例示として理解され、本発明の精神及び範囲は本出願で最終的に発行される請求項によってのみ限定されるべきである。

Claims (57)

1. エネルギー性質量を有する粒子および質量ゼロの粒子の検出のためのモノリシックＣＭＯＳ集積ピクセル検出器（１０、２１０、２１０’、２１０’’、２１０’’’、３１０、４１０、５１０）であって、
   ａ．ＣＭＯＳ処理された読み出し電子回路（１４、２１４、３１４、４１４、５１４）を有する表側（１６、２１６、３１６、４１６、５１６）と、該表側の反対側に位置し薄いドリフト領域（２８、２２８、３２８、３２８’、４２８’、５２８’）を有する裏側（２０、２２０、３２０’、４２０’、５２０’）とからなるシリコンウェハ（１２、２１２、３１２、３１２’、４１２、４１２’、５１２、５１２’）と、
   ｂ．上記読み出し電子回路と通信し、検出器のピクセル（４１、２４１、３４１、４４１、５４１）を定義する集電体（３８、２３８、３３８、４３８、５３８）と、
   ｃ．単結晶ウェハ（１８、２１８、２１８’，３１８、３１８'、５１８）およびエピタキシャル吸収体層（２１８’’、２１８’’’、４１８）からなる単結晶吸収体のリストから選択された少なくとも１つの単結晶吸収体から、薄いシリコン基板（２５６、４５６’）上に形成されてなる、金属化されたバック接点（３２、２３２、２３２’、３３２’、４３２、５３２）を有する吸収体ウェハ（１８、２１８、２１８’、２５７’’、２５７’’’、３１８、３１８’、４５７’、５５７’）とから構成され、
   上記シリコンウェハおよび吸収体ウェハは、上記シリコンウェハの裏側（２０、２２０、３２０’、４２０’、５２０’）と上記吸収体ウェハ（１８、２１８、２１８’、２５７’’、２５７’’’、３１８、３１８’、４５７’、５５７’）の上記バック接点（３２、２３２、２３２’、３３２’、４３２、５３２）の反対側にある表面とが酸化物を有さない導電性かつ共有結合性のウェハ接合（２５０，２５０’、２５０’’、３５０、３５０’、４５０、５５０）されたモノリシックユニットを形成し、上記集電体は、吸収体ウェハの上面にエネルギー性粒子（２２）が入射することで発生する電荷（４２、４４）を受けるように配置され、上記読み出し電子回路は、上記電荷を保存、処理およびコンピュータスクリーン上で画像として表示されるデジタル信号に変換するように配置されてなることを特徴とするピクセル検出器。
2. 上記読み出し電子回路および上記吸収体ウェハは、
   ａ．光子
   ｂ．質量を有する一次粒子
   からなる粒子リストから選択される単粒子の検出のために適応されることを特徴とする請求項１に記載のピクセル検出器。
3. ピクセルサイズは、１００〜２００μｍ、５０〜１００μｍ、２０〜５０μｍおよび５〜２５μｍからなる範囲リストの範囲内とされることを特徴とする請求項１または２に記載のピクセル検出器。
4. 上記シリコンウェハ（１２、２１２、３１２、３１２’、４１２、４１２’、５１２、５１２’）の薄いドリフト領域（２８、２２８、３２８、３２８’、４２８’、５２８’）は、吸収体ウェハの金属化されたバック接点（３２、２３２、２３２’、３３２’、４３２、５３２）にエネルギー性粒子（２２）が入射することで発生する電荷（４２、４４）によって横断されるように配置され、上記集電体（３８、２３８、３３８、４３８、５３８）は、上記ドリフト領域を横断し、電荷が読み出し電子回路によって保存、処理およびコンピュータスクリーン上で画像として表示可能なデジタル信号に変換された上記電荷を受信することを特徴とする請求項１に記載のピクセル検出器。
5. 上記シリコンウェハ（１２、２１２、３１２、３１２’、４１２、４１２’、５１２、５１２’）の薄いドリフト領域（２８、２２８、３２８、３２８’、４２８’、５２８’）は、１０〜１００μｍの厚みを有することを特徴とする請求項１に記載のピクセル検出器。
6. 上記シリコンウェハ（１２、２１２、３１２、３１２’、４１２、４１２’、５１２、５１２’）の薄いドリフト領域（２８、２２８、３２８、３２８’、４２８’、５２８’）は、１０〜２０μｍの厚みを有することを特徴とする請求項１に記載のピクセル検出器。
7. 上記吸収体ウェハ（１８、２１８、２１８’、２５７’’、２５７’’’、３１８、３１８’、４５７’、５５７’）と上記シリコンウェハ（１２、２１２、３１２、３１２’、４１２、４１２’、５１２、５１２’）の熱膨張係数の不整合による温度変化によって誘発される熱歪みは１０^−３以下であることを特徴とする請求項１に記載のピクセル検出器。
8. 上記吸収体ウェハ（１８、２１８、２１８’、２５７’’、２５７’’’、３１８、３１８’、４５７’、５５７’）と上記シリコンウェハ（１２、２１２、３１２、３１２’、４１２、４１２’、５１２、５１２’）の熱膨張係数の不整合による温度変化によって誘発される熱歪みは１０^−４以下であることを特徴とする請求項１に記載のピクセル検出器。
9. 吸収体ウェハ（２１８’、２５７’’’、３１８’、４５７’、５１８）は上記シリコンウェハ（２１２、３１２’、４１２’、５１２’）の裏側面（２２０、３２０’、４２０’、５２０’）に導電性直接ウェハ接合によって接合され、上記吸収体ウェハ（２１８’、２５７’’’、３１８’、４５７’、５１８）はトレンチ（２５４、３５４、４５４、５５４）によって隔たれた側壁（２７４、３７４、４７４、５７４）を有する吸収体パッチ（２５２、３５２、４５２、５５２）の形態にピクセル化され、上記シリコンウェハ（２１２、３１２’、４１２’、５１２’）は上記ＣＭＯＳ処理読み出し回路（２１４、３１４、４１４、５１４）をその表側（２１６、３１６、４１６、５１６）に有してなることを特徴とする請求項１から８のいずれかに記載のピクセル検出器。
10. 吸収体パッチ（２５２、３５２、４５２、５５２）は、２００〜５００μｍ、１００〜２００μｍ、５０〜１００μｍ、２０〜５０μｍ、５〜２０μｍおよび１〜５μｍからなる範囲リストから選択される幅を有することを特徴とする請求項９に記載のピクセル検出器。
11. トレンチ（２５４、３５４、４５４、５５４）は、１〜５μｍ、０．１〜１μｍ、１００ｎｍ〜１μｍおよび２０ｎｍ〜１００ｎｍからなる範囲リストから選択される幅を有することを特徴とする請求項９または１０に記載のピクセル検出器。
12. 吸収体パッチ（２５２、３５２、４５２、５５２）の側壁（２７４、３４７、４７４、５７４）は少なくとも１つの誘電体層（２３６、３７６、４７６、５７６）により不動態化されることを特徴とする請求項９から１１のいずれかに記載のピクセル検出器。
13. エピタキシャル吸収体層（２１８’’、２１８’’’、４１８）を有する薄いシリコン基板（２５６、４５６’）の表面（２１９’’、２１９’’’、４９０’）は、酸化物を有さない、導電性で共有結合性のウェハ接合（２５０’’、４５０）によって、その表側（２１６、４１６）が上記ＣＭＯＳ処理読み出し電子回路（２１４、４１４）を有するシリコンウェハ（２１２、４１２’）の裏側面（２２０、４２０’）に接合されることを特徴とする請求項１に記載のピクセル検出器。
14. 薄いシリコン基板（２５６、４５６’）は、２°〜４°および４°から６°からなるオフカット角度のリストから選択される角度だけ、正確な軸上のウェハ配向からオフカットされてなることを特徴とする請求項１から１３のいずれかに記載のピクセル検出器。
15. 上記薄いシリコン基板（２５６、４５６’）は、１０〜１００μｍ、１０〜５０μｍおよび１０〜２０μｍからなる厚み範囲のリストから選択される厚みを有することを特徴とする請求項１、１３および１４のいずれかに記載のピクセル検出器。
16. 上記吸収体ウェハ（１８、２１８、２１８’、２５７’’、２５７’’’、３１８、３１８’、４５７’、５５７’）は、Ｓｉ、Ｇｅ、Ｓｉ_１−ｘＧｅ_ｘ合金、ＧａＰ、ＧａＡｓ、ＣｄＴｅおよびＣｄ_１−ｘＺｎ_ｘＴｅ合金からなる材料リストから選択される少なくとも１つの半導体材料からなることを特徴とする請求項１から１５のいずかれに記載のピクセル検出器。
17. 上記エピタキシャル吸収体層（２１８’’’、４１８）は、Ｇｅ含有量が２０％以上の組成傾斜されたＳｉ_１−ｘＧｅ_ｘ合金からなることを特徴とする請求項１６に記載のピクセル検出器。
18. 傾斜率は２〜３％、１〜２％および０．５〜１％からなる範囲リストから選択される範囲とされる請求項１７に記載のピクセル検出器。
19. 上記エピタキシャル吸収体層（２１８’’’、４１８、５１８）は、最終Ｇｅ含有量が約０．６≦ｘ≦０．８の範囲の組成傾斜されたＳｉ_１−ｘＧｅ_ｘ合金からなることを特徴とする請求項１６に記載のピクセル検出器。
20. 傾斜率は２〜３％、１〜２％および０．５〜１％からなる範囲リストから選択される範囲とされる請求項１９に記載のピクセル検出器。
21. 上記各吸収体パッチ（２５２’、４５２）は、５０〜１００μｍ、２０〜５０μｍ、５〜２０μｍおよび１〜５μｍからなる範囲リストから選択される幅を有することを特徴とする請求項１６から２０のいずれかに記載のピクセル検出器。
22. 上記トレンチ（２５４’、４５４）は、１〜５μｍおよび０．１〜１μｍからなる範囲リストから選択される幅を有することを特徴とする請求項１６から２１のいずれかに記載のピクセル検出器。
23. 上記トレンチ（２５４’、４５４）は、１００ｎｍ〜１μｍおよび２０ｎｍ〜１００ｎｍからなる範囲リストから選択される幅を有することを特徴とする請求項１６から２１のいずれかに記載のピクセル検出器。
24. 各吸収体パッチ（２５２’、４５２）は、少なくとも１つの誘電体層（２３６’、４３６）によって不動態化されることを特徴とする請求項１６から２３のいずれかに記載のピクセル検出器。
25. シリコン基板（２５６、４５６’）は１０〜１００μｍの厚みを有することを特徴とする請求項１３および１６から２４のいずれかに記載のピクセル検出器。
26. シリコン基板（２５６、４５６’）は１０〜２０μｍの厚みを有することを特徴とする請求項１３および１６から２４のいずれかに記載のピクセル検出器。
27. モノリシックＣＭＯＳ集積ピクセル検出器を形成する方法であって、
    ａ．表側（１６、２１６、３１６、４１６、５１６）と、表側の反対側に位置する裏側（２０、２２０、３２０’、４２０’、５２０’）とを有するシリコンウェハ（１２、２１２、３１２、４１２、５１２’）を提供するステップと、
    ｂ．シリコンウェハにＣＭＯＳ処理を施すことで、シリコンウェハの表側（１６、２１６、３１６、４１６、５１６）に読み出し電子回路（１４、２１４、３１４、４１４、５１４）を提供するステップと、
    ｃ．シリコンウェハの表側（１６、２１６、３１６、４１６、５１６）に、読み出し電子回路と通信し検出ピクセル（４１、２４１、３４１、４４１、５４１）を定義する集電体（３８、２３８、３３８，４３８、５３８）を配置するステップと、
    ｄ．薄いドリフト領域（２８、２２８、３２８、３２８’、４２８’、５２８’）を有する薄膜化シリコンウェハ（１２、２１２、３１２’、４１２’、５１２’）を提供するために、研削や化学機械的研磨によってシリコンウェハの裏側（２０、２２０、３２０’、４２０’、５２０’）を薄膜化するステップと、
    ｅ．単結晶吸収体ウェハと、エピタキシャル吸収体層（２１８’’、２１８’’’、４１８、５１８）を有するエピタキシャル吸収体ウェハとからなる吸収体ウェハのリストから選択される少なくとも１つの吸収体ウェハ（１８、２１８、２１８’、２５７’’、２５７’’’、３１８、３１８’、４５７、４５７’、５５７、５５７’）をシリコン基板（２５６、４５６、５５６）上に提供するステップと、
    ｆ．薄いシリコン基板（２５６、４５６’）を提供するためにシリコン基板（２５６、４５６）を薄膜化するステップと、
    ｇ．吸収体ウェハ上に金属化されたバック接点（３２、２３２、２３２’、３３２’、４３２、５３２）を形成するステップと、
    ｈ．吸収体ウェハのバック接点にエネルギー性粒子（２２）が入射することで発生した電荷（４２、４４）を集電体が受け、上記読み出し電子回路でデジタル信号に変換され、保存、処理およびコンピュータスクリーン上で画像として表示されるように配置された、上記薄膜化されたシリコンウェハと上記吸収体ウェハからなるモノリシックユニットを、低温共有結合ウェハ接合工程により薄膜化シリコンウェハ（１２、２１２’、３１２’、４１２’、５１２’）の裏側（２０、２２０、３２０’、４２０’、５２０’）と上記吸収体ウェハの間で、酸化物を有さない導電性かつ共有結合性のウェハ接合（２５０、２５０’、２５０’’、３５０、３５０’、４５０、５５０）を形成することで提供するステップと
    からなることを特徴とするモノリシックＣＭＯＳ集積ピクセル検出器を形成する方法。
28. 薄膜化シリコンウェハ（１２、２１２’、３１２’、４１２’、５１２’）の裏側（２０、２２０、３２０’、４２０’、５２０’）と上記吸収体ウェハ（１８、２１８、２１８’、２５７’’、２５７’’’、３１８、３１８’、４５７、４５７’、５５７、５５７’）の間で形成される酸化物を有さない導電性かつ共有結合性のウェハ接合（２５０、２５０’、２５０’’、３５０、３５０’、４５０、５５０）は、４００℃、３００℃、２００℃および１００℃からなる温度リストの温度以下から選択される低温で形成されることを特徴とする請求項２７に記載の方法。
29. 薄膜化シリコンウェハ（１２、２１２’、３１２’、４１２’、５１２’）の裏側（２０、２２０、３２０’、４２０’、５２０’）と上記吸収体ウェハの間で形成される上記導電性ウェハ接合（２５０、２５０’、２５０’’、３５０、３５０’、４５０、５５０）は、直接低温ウェハ接合（２５０、２５０’、２５０’’、３５０、３５０’、４５０、５５０）を行う前に、薄膜化シリコンウェハの裏側面（２０、２２０、３２０’、４２０’、５２０’）と上記吸収体ウェハの表面（２１９、２１９’、２１９’’、２１９’’’、３３６、４９０’、５３４）の酸化物を、
    ａ．表面（２０、２２０、３２０’、４２０’、５２０’、２１９、２１９’、２１９’’、２１９’’’、３３６、４９０’、５３４）を希ＨＦに浸漬することで水素により不動態化を行うステップと、
    ｂ．表面（２０、２２０、３２０’、４２０’、５２０’、２１９、２１９’、２１９’’、２１９’’’、３３６、４９０’、５３４）をＨＦ蒸気に曝露することで水素により不動態化を行うステップと、
    ｃ．表面（２０、２２０、３２０’、４２０’、５２０’、２１９、２１９’、２１９’’、２１９’’’、３３６、４９０’、５３４）をエネルギー性粒子衝撃によりスパッタリングするステップと、
    ｄ．表面（２０、２２０、３２０’、４２０’、５２０’、２１９、２１９’、２１９’’、２１９’’’、３３６、４９０’、５３４）を水素プラズマにより活性化するステップと
    からなるステップのリストに含まれるステップによって除去することで提供することを特徴とする請求項２８に記載の方法。
30. 表面（２０、２２０、３２０’、４２０’、５２０’、２１９、２１９’、２１９’’、２１９’’’、３３６、４９０’、５３４）が水素による不動態化により除去され、水素の除去は、
    ａ．表面（２０、２２０、３２０’、４２０’、５２０’、２１９、２１９’、２１９’’、２１９’’’、３３６、４９０’、５３４）をレーザー曝露するステップと、
    ｂ．表面（２０、２２０、３２０’、４２０’、５２０’、２１９、２１９’、２１９’’、２１９’’’、３３６、４９０’、５３４）を低エネルギーＨイオンに曝露するステップと、
    ｃ．表面（２０、２２０、３２０’、４２０’、５２０’、２１９、２１９’、２１９’’、２１９’’’、３３６、４９０’、５３４）をエネルギー性粒子衝撃によってスパッタリングするステップと、
    ｄ．表面（２０、２２０、３２０’、４２０’、５２０’、２１９、２１９’、２１９’’、２１９’’’、３３６、４９０’、５３４）を水素プラズマにより活性化するステップと
    からなるステップのリストに含まれるステップから構成されることを特徴とする請求項２９に記載の方法。
31. シリコンウェハの薄膜化により、１０〜１００μｍの厚みを有するドリフト領域（２８、２２８、３２８、３２８’、４２８、４２８’、５２８、５２８’）が提供されることを特徴とする請求項２７から３０のいずれかに記載の方法。
32. シリコンウェハの薄膜化により、１０〜２０μｍの厚みを有するドリフト領域（２８、２２８、３２８、３２８’、４２８、４２８’、５２８、５２８’）が提供されることを特徴とする請求項３１に記載の方法。
33. 表面（２０、２２０、３２０’、４２０’、５２０’、２１９、２１９’、２１９’’、２１９’’’、３３６、４９０’、５３４）から酸化物を除去する方法は、
    ａ．Ｉ．Ａｒ^＋、Ｎ_２ ^＋およびＮ^＋イオン
    ＩＩ．ＡｒまたはＮ原子
    ＩＩＩ．Ｎ_２分子
    からなるリストのエネルギー性イオンおよび中性粒子を提供するプラズマ源を提供するステップと、
    ｂ．７０〜１００ｅＶ、５０〜７０ｅＶ、４０〜５０ｅＶからなる範囲リストから選択されるエネルギー範囲内のエネルギーを有する上記エネルギー性イオンおよび中性粒子を提供するステップと
    からなることを特徴とする請求項２９に記載の方法。
34. 低エネルギーＨイオンおよびＨｅイオンは、１００〜２００ｅＶからなるエネルギー範囲内で選択されることを特徴とする請求項３０に記載の方法。
35. 上記モノリシックユニットの形成は、
    ａ．Ｉ．シリコン基板（４５６）を提供するステップと、
    ＩＩ．シリコン基板にエピタキシャル吸収体層（４１８）を成長するステップと、
    ＩＩＩ．以下の厚み範囲のリストの厚み範囲まで基板を薄膜化するステップと
    ・１０〜１００μｍ
    ・１０〜２０μｍ
    からなるステップのリストのステップを行うことにより、吸収体ウェハを提供するステップと、
    ｂ．低温で酸化物を有さない導電性かつ共有結合性のウェハ接合（２５０、２５０’、２５０’’、３５０、３５０’、４５０）によって、吸収体ウェハの薄膜化された基板（２５６、４５６’）を薄膜化シリコンウェハ（１２、２１２’、３１２’、４１２’、５１２’）の裏側（２０、２２０、３２０’、４２０’、５２０’）に接合するステップと
    からなることを特徴とする請求項２７から３４に記載の方法。
36. 上記モノリシックユニットの形成は
    ａ．Ｉ．シリコン基板（５５６）を提供するステップと、
    ＩＩ．シリコン基板（５５６）にエピタキシャル吸収体層（５１８）を成長するステッ
    プと
    からなるステップのリストのステップを行うことで吸収体ウェハ（５５７’）を形成するステップと、
    ｂ．低温で酸化物を有さない導電性かつ共有結合性のウェハ接合（５５０）によって、エピタキシャル吸収体層の表面（５３４）を上記シリコンウェハの裏側面（５２０’）に接合するステップと、
    ｃ．薄膜化吸収体層（５５７’）を形成するためにシリコン基板（５５６）を除去するステップ
    ｄ．薄膜化吸収体層（５５７’）の表面（５５８’）を金属化するステップと
    からなることを特徴とする請求項２７から３４に記載の方法。
37. 上記モノリシックユニットの提供は、トレンチ（２５４、２５４’、３５４、４５４、５５４）によって隔たれた各吸収体パッチ（２５２、２５２’、３５２、４５２、５５２）からなる吸収体ウェハ（２１８’、２５７’’’、３１８’、４５７、４５７’、５５７、５５７’）の提供からなることを特徴とする請求項２７から３６に記載の方法。
38. 上記吸収体ウェハ（１８、２１８、２１８’、２５７’’、２５７’’’、３１８、３１８’、４５７、４５７’、５５７、５５７’）は、Ｓｉ、Ｇｅ、Ｓｉ_１−ｘＧｅ_ｘ合金、ＧａＰ、ＧａＡｓ、ＣｄＴｅおよびＣｄ_１−ｘＺｎ_ｘＴｅ合金からなる材料のリストから選択される少なくとも１つの半導体材料からなることを特徴とする請求項２７から３７のいずれかに記載の方法。
39. 上記エピタキシャル吸収体層の育成は、Ｇｅ含有量が２０％以上の組成傾斜されたＳｉ_１−ｘＧｅ_ｘ合金の形態でエピタキシャル層を成長することからなることを特徴とする請求項３５から３７に記載の方法。
40. 上記エピタキシャル吸収体層の育成は、最終Ｇｅ含有量が約０．６≦ｘ≦０．８の範囲の組成傾斜されたＳｉ_１−ｘＧｅ_ｘ合金の形態でエピタキシャル層を成長することからなることを特徴とする請求項３５から３９に記載の方法。
41. 上記組成傾斜されたＳｉ_１−ｘＧｅ_ｘ合金層の育成は、２〜３％、１〜２％および０．５〜１％からなる傾斜率の範囲のリストから傾斜率の範囲を選択することからなる請求項３９または４０に記載の方法。
42. 上記吸収体層の提供は、２００〜５００μｍ、１００〜２００μｍおよび２０〜５０μｍからなる範囲内の幅を有する上記吸収体パッチ（２５２、３５２、４５２、５５２）を提供し、１〜５μｍおよび０．１〜１μｍからなる範囲内の幅を有する上記トレンチを提供することからなることを特徴とする請求項３７に記載の方法。
43. 上記エピタキシャル吸収体層の育成は、１００ｎｍ〜１μｍおよび２０ｎｍ〜１００ｎｍからなる範囲リストの範囲内の幅を有するトレンチによって隔たれ、５０〜１００μｍ、２０〜５０μｍ、５〜２０μｍおよび１〜５μｍからなる範囲リストの範囲内の幅を有する各吸収体パッチ（２５２、４５２、５５２）の形態でエピタキシャル層を育成することを特徴とする請求項３９から４１に記載の方法。
44. 上記各吸収体パッチ（２５２、３５２、４５２、５５２）の側壁（２７４、３７４、４７４、５７４）を誘電体層（２３６、３７６、４３６、５３６）によって不動態化することを特徴とする請求項３７、４２および４３に記載の方法。
45. 請求項１に記載のピクセル検出器からなることを特徴とするＸ線撮影のためのシステム。
46. ピクセル検出器は、診断用ピクセル検出器および治療用ピクセル検出器からなる群から選択されることを特徴とする請求項４５に記載のＸ線撮影のためのシステム
47. ピクセル検出器は、投影Ｘ線撮影に適合されたピクセル検出器、Ｘ線透過法に適合されたピクセル検出器、画像化治療に適合されたピクセル検出器、ＣＴに適合されたピクセル検出器、マンモグラフィーに適合されたピクセル検出器および歯科Ｘ線撮影に適合されたピクセル検出器からなる群から選択されることを特徴とする請求項４５に記載のＸ線撮影のためのシステム。
48. 請求項４５に記載のシステムを用いた撮像からなるＸ線撮影の方法。
49. ピクセル検出器は、投影Ｘ線撮影に適合されたピクセル検出器、Ｘ線透過法に適合されたピクセル検出器、画像化治療に適合されたピクセル検出器、ＣＴに適合されたピクセル検出器、マンモグラフィーに適合されたピクセル検出器および歯科Ｘ線撮影に適合されたピクセル検出器からなる群から選択されることを特徴とする請求項４８に記載のＸ線撮影の方法。
50. 請求項１に記載のピクセル検出器からなる透過型電子顕微鏡および二次電子顕微鏡のためのシステム。
51. 非常に高い空間分解能の検出器の群から選択されることを特徴とする請求項５０に記載のシステム。
52. 請求項１に記載のピクセル検出器からなる質量分析イメージングのためのシステム。
53. ピクセル検出器は、二次イオン質量分析（ＳＩＭＳ）に適合されたピクセル検出器および集光されたレーザー光源を用いたマトリックス支援レーザー脱離イオン化（ＭＡＬＤＩ）に適合されたピクセル検出器からなる群から選択されることを特徴とする請求項５２に記載のシステム。
54. 請求項１に記載のピクセル検出器からなる素粒子検出のためのシステム。
55. 本発明の検出器は、厚みの大きい吸収体層であっても適度な印加電圧で完全なキャリア空乏化を容易にする高抵抗性吸収体層の利点を提供するため、高抵抗性吸収体層に適合されることを特徴とする請求項５４に記載のシステム。
56. 請求項１に記載のピクセル検出器からなる非破壊検査法のためのシステム。
57. ピクセル検出器は、コンピュータ断層撮影法セットアップに適合されたピクセル検出器およびセキュリティ検査のためのデジタルＸ線撮影に適合されたピクセル検出器の群から選択されることを特徴とする請求項５６に記載のシステム。
    
    

Images