[go: up one dir, main page]

JP2018207090A - Multilayer electronic component, its mounting substrate, and electronic device - Google Patents

Multilayer electronic component, its mounting substrate, and electronic device Download PDF

Info

Publication number
JP2018207090A
JP2018207090A JP2017223914A JP2017223914A JP2018207090A JP 2018207090 A JP2018207090 A JP 2018207090A JP 2017223914 A JP2017223914 A JP 2017223914A JP 2017223914 A JP2017223914 A JP 2017223914A JP 2018207090 A JP2018207090 A JP 2018207090A
Authority
JP
Japan
Prior art keywords
electronic component
capacitor body
multilayer electronic
connection terminal
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017223914A
Other languages
Japanese (ja)
Other versions
JP7040850B2 (en
Inventor
キル パーク、ヘウン
Heung Kil Park
キル パーク、ヘウン
フン パーク、セ
Se Hun Park
フン パーク、セ
ウォン ジー、グ
Gu Won Ji
ウォン ジー、グ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2018207090A publication Critical patent/JP2018207090A/en
Application granted granted Critical
Publication of JP7040850B2 publication Critical patent/JP7040850B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】20kHz以下の可聴周波数領域のアコースティックノイズ及び20kHz以上の高周波振動を低減させることができる積層型電子部品及びその実装基板を提供する。【解決手段】本発明は、キャパシター本体と、上記キャパシター本体の実装面に互いに離隔するように配置される第1及び第2外部電極と、絶縁体からなり、上記第1及び第2外部電極とそれぞれ接続される第1及び第2接続端子と、を含み、上記第1接続端子は、第1〜第3導電パターンと、第1切断部と、を含み、上記第2接続端子は、第4〜第6導電パターンと、第2切断部と、を含む積層型電子部品及びその実装基板を提供する。【選択図】図1PROBLEM TO BE SOLVED: To provide a laminated electronic component capable of reducing acoustic noise in an audible frequency region of 20 kHz or less and high frequency vibration of 20 kHz or more, and a mounting substrate thereof. The present invention comprises a capacitor main body, first and second external electrodes arranged so as to be separated from each other on a mounting surface of the capacitor main body, and an insulator, and the first and second external electrodes. The first connection terminal includes the first and second connection terminals to be connected, respectively, the first connection terminal includes the first to third conductive patterns, and the first cutting portion, and the second connection terminal is a fourth. To provide a laminated electronic component including a sixth conductive pattern and a second cut portion, and a mounting substrate thereof. [Selection diagram] Fig. 1

Description

本発明は、積層型電子部品及びその実装基板、並びに電子装置に関する。   The present invention relates to a multilayer electronic component, its mounting substrate, and an electronic device.

積層型電子部品の1つである積層型キャパシターは誘電体材料からなるが、この誘電体材料は圧電性を有するため、印加電圧に同期化されて変形され得る。   A multilayer capacitor, which is one of the multilayer electronic components, is made of a dielectric material. Since this dielectric material has piezoelectricity, it can be deformed in synchronization with an applied voltage.

印加電圧の周期が可聴周波数帯域にある際に、その変位が振動となって半田を介して基板に伝達され、この基板の振動が音として聞こえるようになる。このような音をアコースティックノイズという。   When the period of the applied voltage is in the audible frequency band, the displacement becomes vibration and is transmitted to the substrate through the solder, and the vibration of the substrate can be heard as sound. Such a sound is called acoustic noise.

機器の動作環境が静かな場合、上記アコースティックノイズをユーザーが異常な音と認識し、機器の故障であると感じることがある。また、音声回路を有する機器では、音声出力にアコースティックノイズが重なって、機器の品質が低下し得る。   When the operating environment of the device is quiet, the user may recognize the acoustic noise as an abnormal sound and feel that the device is malfunctioning. In addition, in a device having an audio circuit, acoustic noise may be superimposed on the audio output, and the quality of the device may be reduced.

また、人間の耳に認識されるアコースティックノイズとは別に、積層型キャパシターの圧電振動が20kHz以上の高周波領域で発生する場合、IT及び産業/電装で用いられる各種センサー類の誤作動を発生させる原因となり得る。   In addition to acoustic noise recognized by human ears, the cause of malfunction of various sensors used in IT and industrial / electrical equipment when piezoelectric vibration of multilayer capacitors occurs in a high-frequency region of 20 kHz or higher. Can be.

一方、キャパシターの外部電極と基板は半田を介して連結される。この際、半田は、キャパシター本体の両側面または両端面において上記外部電極の表面に沿って一定の高さで傾斜するように形成される。   On the other hand, the external electrode of the capacitor and the substrate are connected via solder. At this time, the solder is formed so as to be inclined at a certain height along the surface of the external electrode on both side surfaces or both end surfaces of the capacitor body.

この際、上記半田の体積及び高さが大きくなるほど、上記積層型キャパシターの振動が上記基板にさらに伝達されて、発生するアコースティックノイズが大きくなるという問題点があった。   At this time, the larger the volume and height of the solder, the more the vibration of the multilayer capacitor is further transmitted to the substrate, and the generated acoustic noise increases.

特許第3847265号公報Japanese Patent No. 3847265 韓国公開特許第10−2010−0087622号公報Korean Published Patent No. 10-2010-0087622 韓国公開特許第10−2015−0127965号公報Korean Published Patent No. 10-2015-0127965

本発明の目的は、20kHz以下の可聴周波数領域のアコースティックノイズ及び20kHz以上の高周波振動を低減させることができる積層型電子部品及びその実装基板を提供することである。   An object of the present invention is to provide a multilayer electronic component that can reduce acoustic noise in an audible frequency region of 20 kHz or less and high-frequency vibration of 20 kHz or more, and a mounting substrate thereof.

本発明の一側面は、キャパシター本体と、上記キャパシター本体の実装面に互いに離隔するように配置される第1及び第2外部電極と、絶縁体をそれぞれ含み、上記第1及び第2外部電極とそれぞれ接続される第1及び第2接続端子と、を含む積層型電子部品であって、上記第1接続端子は、上記第1外部電極と向かい合う第1面に形成される第1導電パターンと、上記第1面と対向する第2面に形成される第2導電パターンと、上記第1及び第2面を互いに連結する一つ以上の側面に形成される第1切断部と、上記第1切断部上に形成され、上記第1及び第2導電パターンを互いに電気的に連結する第3導電パターンと、を含み、上記第2接続端子は、上記第2外部電極と向かい合う第4面に形成される第4導電パターンと、上記第4面と対向する第5面に形成される第5導電パターンと、上記第4及び第5面を互いに連結する一つ以上の側面に形成される第2切断部と、上記第2切断部上に形成され、上記第4及び第5導電パターンを互いに電気的に連結する第6導電パターンと、を含む、積層型電子部品を提供する。   One aspect of the present invention includes a capacitor main body, first and second external electrodes disposed on the mounting surface of the capacitor main body to be spaced apart from each other, and an insulator, and the first and second external electrodes, A multilayer electronic component including first and second connection terminals connected to each other, wherein the first connection terminal includes a first conductive pattern formed on a first surface facing the first external electrode; A second conductive pattern formed on a second surface opposite to the first surface; a first cutting portion formed on one or more side surfaces connecting the first and second surfaces; and the first cutting. And a third conductive pattern that electrically connects the first and second conductive patterns to each other, and the second connection terminal is formed on a fourth surface facing the second external electrode. A fourth conductive pattern and the fourth surface A fifth conductive pattern formed on the fifth surface facing; a second cut portion formed on one or more side surfaces connecting the fourth and fifth surfaces to each other; and formed on the second cut portion. And a sixth conductive pattern electrically connecting the fourth and fifth conductive patterns to each other.

本発明の一実施形態において、上記第1接続端子は、第3導電パターンが上記第1及び第2導電パターンを連結する面の全体、または上記第1切断部を含む面及びその他の面の一部に形成され、上記第2接続端子は、第6導電パターンが上記第4及び第5導電パターンを連結する面の全体、または上記第2切断部を含む面及びその他の面の一部に形成されることができる。   In one embodiment of the present invention, the first connection terminal may be an entire surface where the third conductive pattern connects the first and second conductive patterns, or a surface including the first cut portion and one of the other surfaces. The second connection terminal is formed on the entire surface where the sixth conductive pattern connects the fourth and fifth conductive patterns, or on the surface including the second cut portion and a part of the other surface. Can be done.

本発明の一実施形態において、上記キャパシター本体の実装面側の上記第1及び第2外部電極上に、上記第1及び第2切断部により第1及び第2半田収容部がそれぞれ設けられることができる。   In one embodiment of the present invention, first and second solder accommodating portions may be provided on the first and second external electrodes on the mounting surface side of the capacitor body by the first and second cutting portions, respectively. it can.

本発明の一実施形態において、上記キャパシター本体は、複数の誘電体層と、上記誘電体層を挟んで交互に積層される複数の第1及び第2内部電極と、を含み、互いに対向する第1及び第2面、上記第1及び第2面と連結され、互いに対向する第3及び第4面、上記第1及び第2面と連結され、且つ上記第3及び第4面と連結され、互いに対向する第5及び第6面を有し、上記第1及び第2内部電極の一端が上記第3及び第4面にそれぞれ露出することができる。   In one embodiment of the present invention, the capacitor body includes a plurality of dielectric layers and a plurality of first and second internal electrodes that are alternately stacked with the dielectric layers sandwiched therebetween, and facing each other. Connected to the first and second surfaces, the first and second surfaces, the third and fourth surfaces facing each other, the first and second surfaces, and the third and fourth surfaces; The first and second internal electrodes may be exposed at the third and fourth surfaces, respectively, having fifth and sixth surfaces facing each other.

本発明の一実施形態において、上記第1及び第2外部電極は、上記キャパシター本体の第3及び第4面にそれぞれ配置される第1及び第2接続部と、上記第1及び第2接続部から上記キャパシター本体の第1面の一部まで延びて、上記第1及び第4導電パターンとそれぞれ接続される第1及び第2バンド部と、をそれぞれ含むことができる。   In one embodiment of the present invention, the first and second external electrodes include first and second connection portions disposed on the third and fourth surfaces of the capacitor body, respectively, and the first and second connection portions. The first and second band portions extending from the first to the first surface of the capacitor body and connected to the first and fourth conductive patterns, respectively.

本発明の一実施形態において、上記第1及び第2切断部が上記キャパシター本体の第3及び第4面に向かってそれぞれ開放されるように形成されることができる。   In an embodiment of the present invention, the first and second cutting portions may be formed to open toward the third and fourth surfaces of the capacitor body, respectively.

本発明の他の側面は、複数の誘電体層、及び上記誘電体層を挟んで交互に積層される複数の第1及び第2内部電極を含み、互いに対向する第1及び第2面、上記第1及び第2面と連結され、互いに対向する第3及び第4面、上記第1及び第2面と連結され、且つ上記第3及び第4面と連結され、互いに対向する第5及び第6面を有し、上記第1及び第2内部電極の一端が上記第3及び第4面にそれぞれ露出するキャパシター本体と、上記キャパシター本体の第3及び第4面にそれぞれ配置される第1及び第2接続部、及び上記第1及び第2接続部から上記キャパシター本体の第1面の一部まで延びる第1及び第2バンド部をそれぞれ含む第1及び第2外部電極と、上記第1及び第2バンド部とそれぞれ接続される第1及び第2接続端子と、を含む積層型電子部品であって、上記第1接続端子は、上記キャパシター本体の第3面に向かって開放される第1切断部を含み、上記キャパシター本体の第1及び第2面を互いに連結する方向の両面及び上記第1切断部を成す部分が導電性を有して、上記第1切断部を除いた外周面は絶縁性を有し、上記第2接続端子は、上記キャパシター本体の第4面に向かって開放される第2切断部を含み、上記キャパシター本体の第1及び第2面を互いに連結する方向の両面及び上記第2切断部を成す部分が導電性を有して、上記第2切断部を除いた外周面は絶縁性を有する、積層型電子部品を提供する。   Another aspect of the present invention includes a plurality of dielectric layers, and a plurality of first and second internal electrodes that are alternately stacked with the dielectric layers interposed therebetween, and first and second surfaces facing each other, Third and fourth surfaces connected to the first and second surfaces and facing each other, connected to the first and second surfaces, and connected to the third and fourth surfaces and facing each other. A capacitor main body having six surfaces, one end of the first and second internal electrodes being exposed on the third and fourth surfaces, respectively, and first and second capacitors disposed on the third and fourth surfaces of the capacitor main body, respectively. A first and second external electrodes each including a second connection portion and first and second band portions extending from the first and second connection portions to a part of the first surface of the capacitor body; First and second connection terminals respectively connected to the second band part; In the multilayer electronic component, the first connection terminal includes a first cutting portion that is opened toward the third surface of the capacitor body, and connects the first and second surfaces of the capacitor body to each other. Both sides of the direction and the portion forming the first cut portion have conductivity, the outer peripheral surface excluding the first cut portion has insulating properties, and the second connection terminal is the fourth of the capacitor body. A second cutting portion that is open toward the surface, and both surfaces in a direction connecting the first and second surfaces of the capacitor body to each other and a portion forming the second cutting portion have conductivity, and Provided is a multilayer electronic component in which the outer peripheral surface excluding the two cut portions has insulation.

本発明の一実施形態において、上記キャパシター本体の実装面側の上記第1及び第2バンド部上に、上記第1及び第2切断部により第1及び第2半田収容部がそれぞれ設けられることができる。   In one embodiment of the present invention, first and second solder accommodating portions may be provided on the first and second band portions on the mounting surface side of the capacitor body by the first and second cutting portions, respectively. it can.

本発明の一実施形態において、上記第1及び第2切断部が曲面を有するように形成されることができる。   In one embodiment of the present invention, the first and second cutting parts may be formed to have curved surfaces.

本発明の一実施形態において、上記第1及び第2切断部は逆「コ」字状に形成されることができる。   In an embodiment of the present invention, the first and second cutting parts may be formed in an inverted “U” shape.

本発明の一実施形態において、上記第1及び第2接続端子はバンプ端子からなることができる。   In one embodiment of the present invention, the first and second connection terminals may be bump terminals.

本発明の一実施形態において、上記第1及び第2接続端子は絶縁基板からなることができる。   In one embodiment of the present invention, the first and second connection terminals may be made of an insulating substrate.

本発明の一実施形態において、上記第1及び第2接続端子は回路基板であることができる。   In one embodiment of the present invention, the first and second connection terminals may be circuit boards.

本発明の一実施形態において、上記第1及び第2接続端子に含まれる絶縁体はエポキシであることができる。   In one embodiment of the present invention, the insulator included in the first and second connection terminals may be epoxy.

本発明の一実施形態において、上記第1〜第6導電パターンは金属パターンであることができる。   In one embodiment of the present invention, the first to sixth conductive patterns may be metal patterns.

本発明のさらに他の側面は、一面に第1及び第2電極パッドを有する基板と、上記第1及び第2電極パッド上に第1及び第2接続端子がそれぞれ接続されるように実装される積層型電子部品と、を含む、積層型電子部品の実装基板を提供する。   Still another aspect of the present invention is mounted such that a substrate having first and second electrode pads on one surface and first and second connection terminals connected to the first and second electrode pads, respectively. Provided is a mounting board for a multilayer electronic component including the multilayer electronic component.

本発明の一実施形態によると、積層型電子部品における20kHz以下の可聴周波数領域のアコースティックノイズ及び20kHz以上の高周波振動を低減させることができる効果がある。   According to one embodiment of the present invention, there is an effect that acoustic noise in an audible frequency region of 20 kHz or less and high-frequency vibration of 20 kHz or more in a multilayer electronic component can be reduced.

本発明の第1実施形態による積層型電子部品を示した斜視図である。1 is a perspective view showing a multilayer electronic component according to a first embodiment of the present invention. 図1において、第1及び第2接続端子が分離されたことを示した分離斜視図である。FIG. 2 is an exploded perspective view showing that first and second connection terminals are separated in FIG. 1. (a)及び(b)は、本発明の第1実施形態による積層型電子部品の第1及び第2内部電極をそれぞれ示した平面図である。(A) And (b) is the top view which showed the 1st and 2nd internal electrode of the multilayer electronic component by 1st Embodiment of this invention, respectively. 図1のI−I'線に沿った断面図である。It is sectional drawing along the II 'line of FIG. 図1の第1及び第2接続端子を示した斜視図である。FIG. 3 is a perspective view illustrating first and second connection terminals of FIG. 1. 図5aにおいて、第3及び第6導電パターンの他の実施形態を示した斜視図である。FIG. 5A is a perspective view showing another embodiment of the third and sixth conductive patterns. 本発明の第2実施形態による積層型電子部品を示した斜視図である。It is the perspective view which showed the multilayer electronic component by 2nd Embodiment of this invention. 接続端子なしに積層型キャパシターが基板に実装された状態を概略的に示した正面図である。It is the front view which showed roughly the state by which the multilayer capacitor was mounted in the board | substrate without the connection terminal. 本発明の第1実施形態による積層型電子部品が基板に実装された状態を概略的に示した正面図である。It is the front view which showed roughly the state by which the multilayer electronic component by 1st Embodiment of this invention was mounted in the board | substrate.

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示(または強調表示や簡略化表示)がされることがある。   Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be enlarged or reduced (or highlighted or simplified) for a clearer description.

図1は本発明の第1実施形態による積層型電子部品を示した斜視図であり、図2は、図1において第1及び第2接続端子が分離されたことを示した分離斜視図であり、図3の(a)及び(b)は、本発明の第1実施形態による積層型電子部品の第1及び第2内部電極をそれぞれ示した平面図であり、図4は図1のI−I'線に沿った断面図であり、図5aは図1の第1及び第2接続端子を示した斜視図である。   FIG. 1 is a perspective view showing a multilayer electronic component according to a first embodiment of the present invention, and FIG. 2 is an exploded perspective view showing that first and second connection terminals are separated in FIG. FIGS. 3A and 3B are plan views showing the first and second internal electrodes of the multilayer electronic component according to the first embodiment of the present invention, respectively. FIG. FIG. 5A is a perspective view showing the first and second connection terminals of FIG. 1.

図1から図5aを参照すると、本発明の第1実施形態による積層型電子部品100は、キャパシター本体110と、キャパシター本体110の実装面に互いに離隔するように配置される第1及び第2外部電極131、132と、絶縁体からなり、第1及び第2外部電極131、132とそれぞれ接続される第1及び第2接続端子140、150と、を含む。   Referring to FIGS. 1 to 5a, the multilayer electronic component 100 according to the first embodiment of the present invention includes a capacitor body 110 and first and second external parts disposed on the mounting surface of the capacitor body 110 so as to be spaced apart from each other. The electrodes 131 and 132 include first and second connection terminals 140 and 150 made of an insulator and connected to the first and second external electrodes 131 and 132, respectively.

以下、本発明の実施形態を明確に説明するためにキャパシター本体110の方向を定義すると、図面に表示されたX、Y及びZはそれぞれ、キャパシター本体110の長さ方向、幅方向及び厚さ方向を示す。また、本実施形態において、厚さ方向は、誘電体層が積層される積層方向と同一の概念で用いられることができる。   Hereinafter, when the direction of the capacitor body 110 is defined to clearly describe the embodiment of the present invention, X, Y, and Z shown in the drawings are the length direction, the width direction, and the thickness direction of the capacitor body 110, respectively. Indicates. In the present embodiment, the thickness direction can be used in the same concept as the stacking direction in which the dielectric layers are stacked.

キャパシター本体110は、複数の誘電体層111をZ方向に積層してから焼成したものであって、複数の誘電体層111と、誘電体層111を挟んでZ方向に交互に積層される複数の第1及び第2内部電極121、122と、を含む。   The capacitor body 110 is obtained by laminating a plurality of dielectric layers 111 in the Z direction and then firing, and a plurality of dielectric layers 111 and a plurality of layers alternately stacked in the Z direction with the dielectric layers 111 interposed therebetween. First and second internal electrodes 121 and 122.

そして、キャパシター本体110のZ方向の両側には、必要に応じて、所定厚さのカバー112、113が形成されることができる。   In addition, covers 112 and 113 having a predetermined thickness can be formed on both sides of the capacitor body 110 in the Z direction, if necessary.

この際、キャパシター本体110において互いに隣接するそれぞれの誘電体層111同士は、その境界が確認できない程度に一体化されていることができる。   At this time, the dielectric layers 111 adjacent to each other in the capacitor main body 110 can be integrated to such an extent that the boundary cannot be confirmed.

キャパシター本体110は略六面体形状であることができるが、本発明はこれに限定されるものではない。   The capacitor body 110 may have a substantially hexahedron shape, but the present invention is not limited thereto.

本実施形態では、説明の便宜のために、キャパシター本体110においてZ方向に互いに対向する両面を第1及び第2面1、2、第1及び第2面1、2と連結されてX方向に互いに対向する両面を第3及び第4面3、4、第1及び第2面1、2と連結され、且つ第3及び第4面3、4と連結されてY方向に互いに対向する両面を第5及び第6面5、6と定義する。本実施形態では、第1面1が実装面となることができる。   In the present embodiment, for convenience of description, both surfaces of the capacitor body 110 facing each other in the Z direction are connected to the first and second surfaces 1 and 2 and the first and second surfaces 1 and 2 in the X direction. Both surfaces facing each other are connected to the third and fourth surfaces 3, 4, the first and second surfaces 1, 2, and both surfaces facing each other in the Y direction are connected to the third and fourth surfaces 3, 4. The fifth and sixth surfaces 5 and 6 are defined. In the present embodiment, the first surface 1 can be a mounting surface.

また、誘電体層111は高誘電率のセラミック材料を含み、例えば、BaTiO系セラミック粉末などを含むことができるが、本発明はこれに限定されるものではない。 The dielectric layer 111 includes a ceramic material having a high dielectric constant, and may include, for example, a BaTiO 3 based ceramic powder. However, the present invention is not limited to this.

上記BaTiO系セラミック粉末としては、例えば、BaTiOにCa、Zrなどが一部固溶した(Ba1−xCa)TiO、Ba(Ti1−yCa)O、(Ba1−xCa)(Ti1−yZr)O、またはBa(Ti1−yZr)Oなどが挙げられるが、本発明はこれに限定されるものではない。 Examples of the BaTiO 3 ceramic powder include (Ba 1-x Ca x ) TiO 3 , Ba (Ti 1-y Ca y ) O 3 , (Ba 1 ) in which Ca, Zr, and the like are partly dissolved in BaTiO 3. -x Ca x) (Ti 1- y Zr y) O 3, or Ba (Ti 1-y Zr y ) but such O 3 and the like, and the present invention is not limited thereto.

また、誘電体層111には、上記セラミック粉末とともに、セラミック添加剤、有機溶剤、可塑剤、結合剤及び分散剤などがさらに添加されることができる。上記セラミック添加剤としては、例えば、遷移金属酸化物または遷移金属炭化物、希土類元素、マグネシウム(Mg)またはアルミニウム(Al)などが用いられることができる。   In addition to the ceramic powder, a ceramic additive, an organic solvent, a plasticizer, a binder, a dispersant, and the like can be further added to the dielectric layer 111. Examples of the ceramic additive include transition metal oxides or transition metal carbides, rare earth elements, magnesium (Mg), and aluminum (Al).

第1及び第2内部電極121、122は、互いに異なる極性を有する電極であって、誘電体層111を挟んでZ方向に沿って互いに対向するように交互に積層されており、一端がキャパシター本体110の第3及び第4面3、4にそれぞれ露出することができる。   The first and second internal electrodes 121 and 122 are electrodes having different polarities, and are alternately stacked so as to face each other along the Z direction with the dielectric layer 111 interposed therebetween, and one end of the capacitor main body. The third and fourth surfaces 3 and 4 of 110 can be exposed.

この際、第1及び第2内部電極121、122は、その間に配置された誘電体層111によって互いに電気的に絶縁されることができる。   At this time, the first and second internal electrodes 121 and 122 may be electrically insulated from each other by the dielectric layer 111 disposed therebetween.

このようにキャパシター本体110の第3及び第4面3、4に交互に露出する第1及び第2内部電極121、122の端部は、後述のキャパシター本体110の第3及び第4面3、4に配置される第1及び第2外部電極131、132とそれぞれ接続されて電気的に連結されることができる。   Thus, the end portions of the first and second internal electrodes 121 and 122 that are alternately exposed on the third and fourth surfaces 3 and 4 of the capacitor body 110 are the third and fourth surfaces 3 and 4 of the capacitor body 110, which will be described later. 4 may be connected to and electrically connected to the first and second external electrodes 131 and 132 disposed in the first and second external electrodes 131 and 132, respectively.

この際、第1及び第2内部電極121、122は導電性金属で形成され、例えば、ニッケル(Ni)またはニッケル(Ni)合金などの材料が用いられることができるが、本発明はこれに限定されるものではない。   At this time, the first and second internal electrodes 121 and 122 are formed of a conductive metal, and for example, a material such as nickel (Ni) or a nickel (Ni) alloy can be used. However, the present invention is not limited thereto. Is not to be done.

上記のような構成により、第1及び第2外部電極131、132に所定の電圧を印加すると、互いに対向する第1及び第2内部電極121、122の間に電荷が蓄積される。   With the above configuration, when a predetermined voltage is applied to the first and second external electrodes 131 and 132, electric charges are accumulated between the first and second internal electrodes 121 and 122 facing each other.

この際、積層型電子部品100の静電容量は、Z方向に沿って互いに重なる第1及び第2内部電極121、122の面積と比例するようになる。   At this time, the capacitance of the multilayer electronic component 100 is proportional to the areas of the first and second internal electrodes 121 and 122 that overlap each other along the Z direction.

第1及び第2外部電極131、132には互いに異なる極性の電圧が提供され、第1及び第2内部電極121、122の露出部分とそれぞれ接続されて電気的に連結されることができる。   The first and second external electrodes 131 and 132 may be supplied with voltages having different polarities and may be connected to and electrically connected to exposed portions of the first and second internal electrodes 121 and 122, respectively.

このような第1及び第2外部電極131、132の表面には、必要に応じて、めっき層が形成されることができる。   A plating layer may be formed on the surfaces of the first and second external electrodes 131 and 132 as necessary.

例えば、第1及び第2外部電極131、132は、第1及び第2導電層と、上記第1及び第2導電層上に形成される第1及び第2ニッケル(Ni)めっき層と、上記第1及び第2めっき層上に形成される第1及び第2スズ(Sn)めっき層と、をそれぞれ含むことができる。   For example, the first and second external electrodes 131 and 132 may include the first and second conductive layers, the first and second nickel (Ni) plating layers formed on the first and second conductive layers, First and second tin (Sn) plating layers formed on the first and second plating layers, respectively.

第1外部電極131は、第1接続部131aと、第1バンド部131bと、を含むことができる。   The first external electrode 131 may include a first connection part 131a and a first band part 131b.

第1接続部131aは、キャパシター本体110の第3面3に形成されて第1内部電極121と接続する部分であり、第1バンド部131bは、第1接続部131aからキャパシター本体110の実装面である第1面1の一部まで延びて第1接続端子140と接続する部分である。   The first connection part 131a is a part formed on the third surface 3 of the capacitor body 110 and connected to the first internal electrode 121. The first band part 131b is a mounting surface of the capacitor body 110 from the first connection part 131a. This is a portion that extends to a part of the first surface 1 and is connected to the first connection terminal 140.

この際、第1バンド部131bは、固着強度を向上させるなどの目的で、必要に応じて、キャパシター本体110の第2面2の一部と第5及び第6面5、6の一部までさらに延びることができる。   At this time, the first band portion 131b is extended to a part of the second surface 2 of the capacitor body 110 and a part of the fifth and sixth surfaces 5, 6 for the purpose of improving the fixing strength. It can extend further.

第2外部電極132は、第2接続部132aと、第2バンド部132bと、を含むことができる。   The second external electrode 132 may include a second connection part 132a and a second band part 132b.

第2接続部132aは、キャパシター本体110の第4面4に形成されて第2内部電極122と接続する部分であり、第2バンド部132bは、第2接続部132aからキャパシター本体110の実装面である第1面1の一部まで延びて第2接続端子150と接続する部分である。   The second connection part 132a is a part formed on the fourth surface 4 of the capacitor body 110 and connected to the second internal electrode 122. The second band part 132b is a mounting surface of the capacitor body 110 from the second connection part 132a. This is a portion that extends to a part of the first surface 1 and is connected to the second connection terminal 150.

この際、第2バンド部132bは、固着強度を向上させるなどの目的で、必要に応じて、キャパシター本体110の第2面2の一部と第5及び第6面5、6の一部までさらに延びることができる。   At this time, the second band portion 132b is extended to a part of the second surface 2 of the capacitor body 110 and a part of the fifth and sixth surfaces 5, 6 for the purpose of improving the fixing strength. It can extend further.

第1接続端子140は、絶縁体からなり、導電性金属からなる第1及び第2導電パターン145、146を含む。例えば、第1接続端子140は、FR4などの絶縁基板または回路基板からなることができるが、本発明はこれに限定されるものではない。また、第1接続端子140はバンプ端子からなることができる。   The first connection terminal 140 is made of an insulator and includes first and second conductive patterns 145 and 146 made of a conductive metal. For example, the first connection terminal 140 can be made of an insulating substrate such as FR4 or a circuit board, but the present invention is not limited to this. The first connection terminal 140 may be a bump terminal.

第1導電パターン145は、第1接続端子140において第1外部電極131の第1バンド部131bと向かい合う面141に形成され、第2導電パターン146は、第1接続端子140において第1導電パターン145と対向する面142に形成される。   The first conductive pattern 145 is formed on the surface 141 of the first connection terminal 140 facing the first band part 131 b of the first external electrode 131, and the second conductive pattern 146 is the first conductive pattern 145 at the first connection terminal 140. And is formed on the surface 142 facing.

この際、第1接続端子140の第1及び第2導電パターン145、146は同一の極性を有するようになるため、信号端子とグランド端子のうち同一極性の端子として作用することができる。   At this time, since the first and second conductive patterns 145 and 146 of the first connection terminal 140 have the same polarity, the signal terminal and the ground terminal can function as terminals having the same polarity.

そして、第1接続端子140において第1及び第2導電パターン145、146が形成される2つの面141、142を連結する外周面のうち一部に第1切断部143が形成される。これにより、キャパシター本体110の実装面である第1面1側において、第1バンド部131b上に半田ポケットとしての第1半田収容部161が設けられる。   A first cut portion 143 is formed on a part of the outer peripheral surface connecting the two surfaces 141 and 142 where the first and second conductive patterns 145 and 146 are formed in the first connection terminal 140. Thereby, on the first surface 1 side which is the mounting surface of the capacitor main body 110, the first solder accommodating portion 161 as a solder pocket is provided on the first band portion 131b.

本実施形態において、第1切断部143は、キャパシター本体110の第3面3に向かって開放されるように形成されることができる。この際、第1切断部143は曲面を有するように形成されることができる。   In the present embodiment, the first cutting part 143 may be formed to open toward the third surface 3 of the capacitor body 110. At this time, the first cutting part 143 may be formed to have a curved surface.

そして、第1切断部143上には、導電性金属からなり、第1及び第2導電パターン145、146を互いに電気的に連結するように第3導電パターン147が形成される。この際、第3導電パターン147はめっきにより形成されることができる。このような第1〜第3導電パターン145、146、147は金属パターンであることができる。   A third conductive pattern 147 is formed on the first cutting part 143 and is made of a conductive metal so as to electrically connect the first and second conductive patterns 145 and 146 to each other. At this time, the third conductive pattern 147 may be formed by plating. The first to third conductive patterns 145, 146, and 147 may be metal patterns.

このような構成により、第1接続端子140において、キャパシター本体110の第1及び第2面1、2を互いに連結する方向の両面141、142及び第1切断部143を成す部分は導電性を有し、第1切断部143を除いた外周面144は絶縁性を有するようになる。   With such a configuration, in the first connection terminal 140, the portion forming both surfaces 141 and 142 and the first cutting portion 143 in the direction of connecting the first and second surfaces 1 and 2 of the capacitor body 110 to each other has conductivity. The outer peripheral surface 144 excluding the first cutting part 143 has an insulating property.

第2接続端子150は、絶縁体からなり、導電性金属からなる第4及び第5導電パターン155、156を含む。例えば、第2接続端子150は、FR4などの絶縁基板または回路基板からなることができるが、本発明はこれに限定されるものではない。また、第2接続端子150はバンプ端子からなることができる。   The second connection terminal 150 is made of an insulator and includes fourth and fifth conductive patterns 155 and 156 made of a conductive metal. For example, the second connection terminal 150 can be made of an insulating substrate such as FR4 or a circuit board, but the present invention is not limited to this. The second connection terminal 150 may be a bump terminal.

第4導電パターン155は、第2接続端子150において第2外部電極132の第2バンド部132bと向かい合う面151に形成され、第5導電パターン156は、第2接続端子150において第4導電パターン155と対向する面152に形成される。   The fourth conductive pattern 155 is formed on the surface 151 of the second connection terminal 150 facing the second band portion 132 b of the second external electrode 132, and the fifth conductive pattern 156 is the fourth conductive pattern 155 at the second connection terminal 150. And formed on a surface 152 facing the surface.

この際、第2接続端子150の第4及び第5導電パターン155、156は同一の極性を有するようになるため、信号端子とグランド端子のうち同一極性の端子として作用することができる。   At this time, since the fourth and fifth conductive patterns 155 and 156 of the second connection terminal 150 have the same polarity, the signal terminal and the ground terminal can function as terminals having the same polarity.

そして、第2接続端子150において、第4及び第5導電パターン155、156が形成される2つの面151、152を連結する外周面に第2切断部153が形成される。これにより、キャパシター本体110の実装面である第1面1側において、第2バンド部132b上に半田ポケットとしての第2半田収容部162が設けられる。   In the second connection terminal 150, a second cutting part 153 is formed on the outer peripheral surface connecting the two surfaces 151 and 152 on which the fourth and fifth conductive patterns 155 and 156 are formed. As a result, on the first surface 1 side, which is the mounting surface of the capacitor body 110, the second solder accommodating portion 162 as a solder pocket is provided on the second band portion 132b.

本実施形態において、第2切断部153は、キャパシター本体110の第4面4に向かって開放されるように形成されることができる。この際、第2切断部153は曲面を有するように形成されることができる。   In the present embodiment, the second cutting part 153 may be formed to open toward the fourth surface 4 of the capacitor body 110. At this time, the second cutting part 153 may be formed to have a curved surface.

そして、第2切断部153上には、導電性金属からなり、第4及び第5導電パターン155、156を互いに電気的に連結するように第6導電パターン157が形成される。この際、第6導電パターン157はめっきにより形成されることができる。   A sixth conductive pattern 157 is formed on the second cut portion 153 and is made of a conductive metal and electrically connects the fourth and fifth conductive patterns 155 and 156 to each other. At this time, the sixth conductive pattern 157 may be formed by plating.

このような構成により、第2接続端子150において、キャパシター本体110の第1及び第2面1、2を互いに連結する方向の両面151、152及び第2切断部153を成す部分は導電性を有し、第2切断部153を除いた外周面154は絶縁性を有するようになる。このような第4〜第6導電パターン155、156、157は金属パターンであることができる。   With such a configuration, in the second connection terminal 150, the portion forming both surfaces 151 and 152 and the second cutting portion 153 in the direction connecting the first and second surfaces 1 and 2 of the capacitor body 110 to each other has conductivity. The outer peripheral surface 154 excluding the second cutting portion 153 has insulation properties. The fourth to sixth conductive patterns 155, 156, and 157 may be metal patterns.

一方、図5bを参照すると、第1接続端子140は、第3導電パターンが第1及び第2導電パターン145、146を連結する面の全体147、148、または第1切断部143を含む面及びその他の面の一部に形成されることができる。また、第2接続端子150は、第6導電パターンが第4及び第5導電パターン155、156を連結する面の全体157、158、または第2切断部153を含む面及びその他の面の一部に形成されることができる。   On the other hand, referring to FIG. 5b, the first connection terminal 140 includes a surface including a first conductive portion 147, 148 of the third conductive pattern connecting the first and second conductive patterns 145, 146, or a surface including the first cutting portion 143. It can be formed on a part of the other surface. In addition, the second connection terminal 150 includes the entire surface 157 and 158 where the sixth conductive pattern connects the fourth and fifth conductive patterns 155 and 156, or the surface including the second cutting portion 153 and a part of the other surface. Can be formed.

このように第3導電パターンと第6導電パターンが第1及び第2接続端子140、150の外周面の全体または一部にさらに形成されると、半田付け時に第1及び第2切断部143、153の内側にのみ行われていた半田付けを、第1及び第2切断部143、153以外の外周面でも行われるようにして、実装時におけるチップと基板との位置ずれを改善することができる。この際、第3及び第6導電パターンはめっきにより形成されることができる。   As described above, when the third conductive pattern and the sixth conductive pattern are further formed on the whole or a part of the outer peripheral surfaces of the first and second connection terminals 140 and 150, the first and second cut portions 143, It is possible to improve the positional deviation between the chip and the substrate at the time of mounting by performing the soldering performed only on the inner side of 153 on the outer peripheral surface other than the first and second cutting portions 143 and 153. . At this time, the third and sixth conductive patterns can be formed by plating.

また、第1及び第2接続端子140、150は、実装される基板とキャパシター本体110を所定距離離隔させることで、キャパシター本体110で発生した圧電振動が基板に伝わることを低減させることができる。このような効果は、第1及び第2接続端子140、150の厚さが所定厚さ以上である際に向上することができ、例えば、第1及び第2接続端子140、150の厚さは60μm以上であることができるが、本発明はこれに限定されるものではない。   In addition, the first and second connection terminals 140 and 150 can reduce the transmission of piezoelectric vibration generated in the capacitor body 110 to the substrate by separating the mounted substrate and the capacitor body 110 by a predetermined distance. Such an effect can be improved when the thickness of the first and second connection terminals 140 and 150 is equal to or greater than a predetermined thickness. For example, the thickness of the first and second connection terminals 140 and 150 is Although it can be 60 μm or more, the present invention is not limited to this.

また、第1及び第2接続端子140、150は、必要に応じて、めっき層を含むことができる。上記めっき層は、第1及び第2接続端子140、150の第1〜第6導電パターン上に形成されるニッケル(Ni)めっき層と、上記ニッケルめっき層上に形成されるスズ(Sn)めっき層と、を含むことができる。   Further, the first and second connection terminals 140 and 150 may include a plating layer as necessary. The plating layer includes a nickel (Ni) plating layer formed on the first to sixth conductive patterns of the first and second connection terminals 140 and 150, and a tin (Sn) plating formed on the nickel plating layer. Layers.

図6に示されたように、本発明の他の実施形態による積層型電子部品100'は、第1及び第2接続端子140'、150'の第1及び第2切断部143'、153'が逆「コ」字状に形成されることができる。   As shown in FIG. 6, the multilayer electronic component 100 ′ according to another embodiment of the present invention includes first and second cutting portions 143 ′ and 153 ′ of the first and second connection terminals 140 ′ and 150 ′. Can be formed in an inverted “U” shape.

この際、第1及び第2切断部143'、153'は、X方向にキャパシター本体110の第3及び第4面に向かってそれぞれ開放されるように形成されることができる。   At this time, the first and second cutting portions 143 ′ and 153 ′ may be formed to open toward the third and fourth surfaces of the capacitor body 110 in the X direction.

これにより、キャパシター本体110の第1面1側において、第1及び第2外部電極131、132の第1及び第2バンド部上には、四角形状の第1及び第2半田収容部163、164が設けられることができる。   Accordingly, on the first surface 1 side of the capacitor body 110, the first and second solder accommodating portions 163 and 164 having a rectangular shape are formed on the first and second band portions of the first and second external electrodes 131 and 132. Can be provided.

したがって、切断部が曲面からなる積層型電子部品に比べて相対的に大きい体積(volume)の半田ポケットを確保することができ、積層型電子部品100'を基板に実装する時に相対的に多量の半田を取り込むことができるため、半田フィレットの形成を効果的に抑え、積層型電子部品100'のアコースティックノイズの低減効果をさらに向上させることができる。   Therefore, it is possible to secure a relatively large volume of the solder pocket as compared with the multilayer electronic component having a curved surface, and a relatively large amount of the solder pocket when the multilayer electronic component 100 ′ is mounted on the substrate. Since the solder can be taken in, the formation of solder fillets can be effectively suppressed, and the acoustic noise reduction effect of the multilayer electronic component 100 ′ can be further improved.

一方、本発明における第1及び第2切断部は、複数の折り曲げられた面からなるものであって、図6に示された逆「コ」字状の他に、1つの折り曲げ部を有する2つの面からなるか、または3つ以上の折り曲げ部を有する4つ以上の面を含むように構成されることができる。   On the other hand, the 1st and 2nd cutting part in this invention consists of a several bending surface, Comprising: In addition to the inverted "U" shape shown by FIG. 6, it has 2 bending parts. It can be configured to comprise four or more surfaces, consisting of one surface or having three or more folds.

図7は、接続端子なしに積層型キャパシターが基板に実装された状態を概略的に示した正面図であり、図8は、本発明の第1実施形態による積層型電子部品が基板に実装された状態を概略的に示した正面図である。   FIG. 7 is a front view schematically showing a state in which the multilayer capacitor is mounted on the substrate without connection terminals, and FIG. 8 is a diagram illustrating the multilayer electronic component according to the first embodiment of the present invention mounted on the substrate. FIG.

積層型電子部品100が基板210に実装された状態で、積層型電子部品100に形成された第1及び第2外部電極131、132に異なる極性の電圧が印加されると、誘電体層111の逆圧電効果(Inverse piezoelectric effect)によりキャパシター本体110が厚さ方向に膨張及び収縮するようになり、第1及び第2外部電極131、132の両端部は、ポアソン効果(Poisson effect)によりキャパシター本体110の厚さ方向の膨張及び収縮とは反対に収縮及び膨張するようになる。   When voltages having different polarities are applied to the first and second external electrodes 131 and 132 formed on the multilayer electronic component 100 in a state where the multilayer electronic component 100 is mounted on the substrate 210, the dielectric layer 111 The capacitor body 110 expands and contracts in the thickness direction due to the inverse piezoelectric effect (inverse piezoelectric effect), and both ends of the first and second external electrodes 131 and 132 are formed at the capacitor body 110 due to the Poisson effect (poisson effect). In contrast to the expansion and contraction in the thickness direction, the film contracts and expands.

このような収縮と膨張は振動を発生させる。また、上記振動は第1及び第2外部電極131、132から基板210に伝達され、これによって基板210から音響が放射されてアコースティックノイズとなる。   Such contraction and expansion generate vibrations. In addition, the vibration is transmitted from the first and second external electrodes 131 and 132 to the substrate 210, whereby sound is radiated from the substrate 210 and becomes acoustic noise.

図7を参照すると、積層型キャパシターの第1及び第2外部電極131、132と基板210の一面に形成された第1及び第2電極パッド221、222との間に形成された半田231'、232'がキャパシター本体110の第2面に向かって一定の高さに形成されるため、積層型キャパシターから発生した振動が基板に多く伝達され得る。   Referring to FIG. 7, solder 231 ′ formed between the first and second external electrodes 131 and 132 of the multilayer capacitor and the first and second electrode pads 221 and 222 formed on one surface of the substrate 210. Since 232 ′ is formed at a certain height toward the second surface of the capacitor body 110, a large amount of vibration generated from the multilayer capacitor can be transmitted to the substrate.

図8を参照すると、本実施形態による積層型電子部品の実装基板は、一面に第1及び第2電極パッド221、222を有する基板210と、基板210の上面で第1及び第2接続端子140、150が第1及び第2電極パッド221、222上にそれぞれ接続されるように実装される積層型電子部品100と、を含む。   Referring to FIG. 8, the multilayer electronic component mounting substrate according to the present embodiment includes a substrate 210 having first and second electrode pads 221 and 222 on one surface, and first and second connection terminals 140 on the upper surface of the substrate 210. , 150 are mounted so as to be connected to the first and second electrode pads 221 and 222, respectively.

この際、本実施形態では、積層型電子部品100が半田231、232を介して基板210に実装されることを示して説明しているが、必要に応じて、半田の代わりに導電性ペーストを用いてもよい。   At this time, in the present embodiment, the multilayer electronic component 100 is described as being mounted on the substrate 210 via the solders 231 and 232. However, if necessary, a conductive paste can be used instead of the solder. It may be used.

本実施形態によると、積層型電子部品100の第1及び第2外部電極131、132を介して基板に伝達される圧電振動が、ソフト(soft)な材質の絶縁体からなる第1及び第2接続端子140、150の弾性により吸収されることで、アコースティックノイズが低減することができる。   According to the present embodiment, the piezoelectric vibration transmitted to the substrate via the first and second external electrodes 131 and 132 of the multilayer electronic component 100 is the first and second made of an insulator made of a soft material. Acoustic noise can be reduced by being absorbed by the elasticity of the connection terminals 140 and 150.

この際、第1及び第2接続端子140、150の第1及び第2切断部によりそれぞれ設けられる第1及び第2半田収容部が、キャパシター本体110の第1面に半田231、232を取り込むことができる半田ポケットとしての役割を果たすようになる。   At this time, the first and second solder accommodating portions provided by the first and second cutting portions of the first and second connection terminals 140 and 150 take the solders 231 and 232 into the first surface of the capacitor body 110, respectively. It will play a role as a solder pocket.

本実施形態では、第1及び第2接続端子140、150の外周面のうち第1及び第2切断部を除いた部分は絶縁面からなる。   In the present embodiment, portions of the outer peripheral surfaces of the first and second connection terminals 140 and 150 excluding the first and second cut portions are made of an insulating surface.

これにより、積層型電子部品100を基板210に実装する時に、第1及び第2切断部を除いた第1及び第2接続端子の外周面には半田が形成されないため、第1及び第2半田収容部161、162に半田231、232がより効果的に取り込まれる。これにより、半田フィレット(Solder Fillet)がキャパシター本体110の第2面に向かって形成されることを抑えることができる。   As a result, when the multilayer electronic component 100 is mounted on the substrate 210, no solder is formed on the outer peripheral surfaces of the first and second connection terminals except for the first and second cut portions. The solders 231 and 232 are more effectively taken into the accommodating portions 161 and 162. Thereby, it can suppress that a solder fillet (Solder Fillet) is formed toward the 2nd surface of the capacitor body 110. FIG.

したがって、積層型電子部品100の圧電振動の伝達経路を遮断し、半田フィレットとキャパシター本体110での最大変位地点を離隔させることで、図7の構造に比べて積層型電子部品100のアコースティックノイズの低減効果を著しく向上させることができる。   Accordingly, the piezoelectric vibration transmission path of the multilayer electronic component 100 is cut off, and the maximum displacement point between the solder fillet and the capacitor body 110 is separated, so that the acoustic noise of the multilayer electronic component 100 can be reduced compared to the structure of FIG. The reduction effect can be remarkably improved.

また、本実施形態によると、上記アコースティックノイズの低減構造により、20kHz以内の可聴周波数で積層型電子部品の圧電振動が基板に伝達される振動量も効果的に抑制することができる。   Further, according to the present embodiment, the acoustic noise reduction structure can also effectively suppress the vibration amount transmitted to the substrate of the piezoelectric vibration of the multilayer electronic component at an audible frequency within 20 kHz.

したがって、積層型電子部品の高周波振動を低減し、ITまたは産業/電装分野において電子部品の20kHz以上の高周波振動によって問題となり得るセンサー類の誤作動を防止し、センサー類の長時間の振動による内部疲労の蓄積を抑制することができる。   Therefore, it reduces the high-frequency vibration of multilayer electronic components, prevents malfunction of sensors that can be a problem due to high-frequency vibration of 20 kHz or more of electronic components in the IT or industrial / electric equipment field, Accumulation of fatigue can be suppressed.

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。   As mentioned above, although embodiment of this invention was described in detail, the scope of the present invention is not limited to this, and various correction and deformation | transformation are within the range which does not deviate from the technical idea of this invention described in the claim. It will be apparent to those having ordinary knowledge in the art.

100、100' 電子部品
110 キャパシター本体
111 誘電体層
121、122 第1及び第2内部電極
131、132 第1及び第2外部電極
131a、132a 第1及び第2接続部
131b、132b 第1及び第2バンド部
140、140' 第1接続端子
143、153 第1及び第2切断部
145〜147 第1〜第3導電パターン
150、150' 第2接続端子
155〜157 第4〜第6導電パターン
161、163 第1半田収容部
162、164 第2半田収容部
210 基板
221、222 第1及び第2電極パッド
231、232 半田
100, 100 'Electronic component 110 Capacitor body 111 Dielectric layer 121, 122 First and second internal electrodes 131, 132 First and second external electrodes 131a, 132a First and second connection portions 131b, 132b First and second 2-band part 140,140 '1st connection terminal 143,153 1st and 2nd cutting part 145-147 1st-3rd conductive pattern 150,150' 2nd connection terminal 155-157 4th-6th conductive pattern 161 163, first solder accommodating portion 162, 164 second solder accommodating portion 210 substrate 221, 222 first and second electrode pads 231, 232 solder

Claims (30)

キャパシター本体と、
前記キャパシター本体の実装面に互いに離隔するように配置される第1及び第2外部電極と、
絶縁体をそれぞれ含み、前記第1及び第2外部電極とそれぞれ接続される第1及び第2接続端子と、を含む積層型電子部品であって、
前記第1接続端子は、前記第1外部電極と向かい合う第1面に形成される第1導電パターンと、前記第1面と対向する第2面に形成される第2導電パターンと、前記第1及び第2面を互いに連結する一つ以上の側面に形成される第1切断部と、前記第1切断部上に形成され、前記第1及び第2導電パターンを互いに電気的に連結する第3導電パターンと、を含み、
前記第2接続端子は、前記第2外部電極と向かい合う第4面に形成される第4導電パターンと、前記第4面と対向する第5面に形成される第5導電パターンと、前記第4及び第5面を互いに連結する一つ以上の側面に形成される第2切断部と、前記第2切断部上に形成され、前記第4及び第5導電パターンを互いに電気的に連結する第6導電パターンと、を含む、積層型電子部品。
A capacitor body;
First and second external electrodes disposed on the mounting surface of the capacitor body to be spaced apart from each other;
A multilayer electronic component including an insulator and including first and second connection terminals respectively connected to the first and second external electrodes;
The first connection terminal includes a first conductive pattern formed on a first surface facing the first external electrode, a second conductive pattern formed on a second surface facing the first surface, and the first connection terminal. And a first cutting part formed on one or more side surfaces connecting the second surfaces to each other, and a third cutting part formed on the first cutting part and electrically connecting the first and second conductive patterns to each other. A conductive pattern,
The second connection terminal includes a fourth conductive pattern formed on a fourth surface facing the second external electrode, a fifth conductive pattern formed on a fifth surface opposite to the fourth surface, and the fourth And a second cutting part formed on one or more side surfaces connecting the fifth surface and the fifth surface, and a sixth cutting part formed on the second cutting part and electrically connecting the fourth and fifth conductive patterns to each other. A multilayer electronic component comprising a conductive pattern.
前記第3導電パターンが前記第1接続端子の一つ以上の他側面に形成され、
前記第6導電パターンが前記第2接続端子の一つ以上の他側面に形成される、請求項1に記載の積層型電子部品。
The third conductive pattern is formed on one or more other sides of the first connection terminal;
The multilayer electronic component according to claim 1, wherein the sixth conductive pattern is formed on one or more other sides of the second connection terminal.
前記キャパシター本体の実装面側において前記第1及び第2外部電極上に、前記第1及び第2切断部により第1及び第2半田収容部がそれぞれ設けられる、請求項1または2に記載の積層型電子部品。   3. The multilayer according to claim 1, wherein first and second solder accommodating portions are provided on the first and second external electrodes on the mounting surface side of the capacitor body by the first and second cutting portions, respectively. Type electronic components. 前記キャパシター本体は、複数の誘電体層と、前記複数の誘電体層のそれぞれを挟んで交互に積層される複数の第1及び第2内部電極と、を含み、互いに対向する第1及び第2面と、前記第1及び第2面と連結され、互いに対向する第3及び第4面と、前記第1及び第2面と連結され、且つ前記第3及び第4面と連結され、互いに対向する第5及び第6面とを有し、
前記第1及び第2内部電極のそれぞれの端部が前記第3及び第4面にそれぞれ露出する、請求項1から3のいずれか一項に記載の積層型電子部品。
The capacitor body includes a plurality of dielectric layers and a plurality of first and second internal electrodes that are alternately stacked with each of the plurality of dielectric layers interposed therebetween, and first and second opposing each other. Connected to the first and second surfaces and connected to the third and fourth surfaces, connected to the first and second surfaces, and connected to the third and fourth surfaces to face each other. And have fifth and sixth surfaces,
4. The multilayer electronic component according to claim 1, wherein end portions of the first and second internal electrodes are exposed on the third and fourth surfaces, respectively. 5.
前記第1及び第2外部電極は、前記キャパシター本体の第3及び第4面にそれぞれ配置される第1及び第2接続部と、前記第1及び第2接続部から前記キャパシター本体の第1面の一部まで延びて、前記第1及び第4導電パターンとそれぞれ接続される第1及び第2バンド部と、をそれぞれ含む、請求項4に記載の積層型電子部品。   The first and second external electrodes are disposed on the third and fourth surfaces of the capacitor body, respectively, and the first surface of the capacitor body from the first and second connection portions. The multilayer electronic component according to claim 4, further comprising first and second band portions that extend to a part of the first and second band portions and are respectively connected to the first and fourth conductive patterns. 前記第1及び第2切断部が前記キャパシター本体の第3及び第4面に向かってそれぞれ開放されるように形成される、請求項5に記載の積層型電子部品。   6. The multilayer electronic component according to claim 5, wherein the first and second cut portions are formed to be opened toward the third and fourth surfaces of the capacitor body, respectively. 前記第1及び第2接続端子がバンプ端子からなる、請求項1から6のいずれか一項に記載の積層型電子部品。   The multilayer electronic component according to claim 1, wherein the first and second connection terminals are bump terminals. 前記第1及び第2接続端子が絶縁基板からなる、請求項1から6のいずれか一項に記載の積層型電子部品。   The multilayer electronic component according to claim 1, wherein the first and second connection terminals are made of an insulating substrate. 前記第1及び第2接続端子が回路基板である、請求項1から6のいずれか一項に記載の積層型電子部品。   The multilayer electronic component according to any one of claims 1 to 6, wherein the first and second connection terminals are circuit boards. 前記第1及び第2接続端子に含まれる絶縁体がエポキシを含む、請求項1から9のいずれか一項に記載の積層型電子部品。   The multilayer electronic component according to any one of claims 1 to 9, wherein the insulator included in the first and second connection terminals includes epoxy. 前記第1〜第6導電パターンが金属パターンである、請求項1から10のいずれか一項に記載の積層型電子部品。   The multilayer electronic component according to any one of claims 1 to 10, wherein the first to sixth conductive patterns are metal patterns. 複数の誘電体層、及び前記複数の誘電体層のそれぞれを挟んで交互に積層される複数の第1及び第2内部電極を含み、互いに対向する第1及び第2面と、前記第1及び第2面と連結され、互いに対向する第3及び第4面と、前記第1及び第2面と連結され、且つ前記第3及び第4面と連結され、互いに対向する第5及び第6面とを有し、前記第1及び第2内部電極の一端が前記第3及び第4面にそれぞれ露出するキャパシター本体と、
前記キャパシター本体の第3及び第4面にそれぞれ配置される第1及び第2接続部、及び前記第1及び第2接続部から前記キャパシター本体の第1面の一部まで延びる第1及び第2バンド部をそれぞれ含む第1及び第2外部電極と、
前記第1及び第2バンド部とそれぞれ接続される第1及び第2接続端子と、を含む積層型電子部品であって、
前記第1接続端子は、前記キャパシター本体の第3面に向かって開放される第1切断部を含み、前記第1切断部と、前記キャパシター本体の前記第1及び第2面とが互いに連結される第1方向の互いに対向する第1接続端子の両面とは導電性を有し、前記第1切断部を除いて前記第1接続端子の両面と連結される前記第1接続端子の外周面は絶縁性を有し、
前記第2接続端子は、前記キャパシター本体の第4面に向かって開放される第2切断部を含み、前記第2切断部と、第1方向の互いに対向する前記第2接続端子の両面とは導電性を有し、前記第2切断部を除いて前記第2接続端子の両面と連結される前記第2接続端子の外周面は絶縁性を有する、積層型電子部品。
A plurality of dielectric layers; and a plurality of first and second internal electrodes stacked alternately with each of the plurality of dielectric layers interposed therebetween, the first and second surfaces facing each other; Third and fourth surfaces connected to the second surface and facing each other; fifth and sixth surfaces connected to the first and second surfaces and connected to the third and fourth surfaces and facing each other A capacitor body with one end of the first and second internal electrodes exposed on the third and fourth surfaces, respectively,
First and second connection portions respectively disposed on the third and fourth surfaces of the capacitor body, and first and second portions extending from the first and second connection portions to a part of the first surface of the capacitor body. First and second external electrodes each including a band part;
A multilayer electronic component including first and second connection terminals respectively connected to the first and second band portions;
The first connection terminal includes a first cutting portion that opens toward a third surface of the capacitor body, and the first cutting portion and the first and second surfaces of the capacitor body are connected to each other. The both sides of the first connection terminals facing each other in the first direction have conductivity, and the outer peripheral surface of the first connection terminal connected to both sides of the first connection terminal except for the first cutting portion is Have insulation,
The second connection terminal includes a second cutting portion that is opened toward a fourth surface of the capacitor body, and the second cutting portion and both surfaces of the second connection terminal facing each other in the first direction. A multilayer electronic component having conductivity, wherein an outer peripheral surface of the second connection terminal connected to both surfaces of the second connection terminal except for the second cutting portion is insulative.
前記第1接続端子の一つ以上の外周面が導電性を有し、
前記第2接続端子の一つ以上の外周面が導電性を有する、請求項12に記載の積層型電子部品。
One or more outer peripheral surfaces of the first connection terminal have conductivity,
The multilayer electronic component according to claim 12, wherein one or more outer peripheral surfaces of the second connection terminals have conductivity.
前記キャパシター本体の実装面側において前記第1及び第2バンド部上に、前記第1及び第2切断部により第1及び第2半田収容部がそれぞれ設けられる、請求項12または13に記載の積層型電子部品。   14. The multilayer according to claim 12, wherein first and second solder accommodating portions are provided on the first and second band portions on the mounting surface side of the capacitor body by the first and second cutting portions, respectively. Type electronic components. 前記第1及び第2切断部が曲面を有するように形成される、請求項12から14のいずれか一項に記載の積層型電子部品。   The multilayer electronic component according to any one of claims 12 to 14, wherein the first and second cutting portions are formed to have curved surfaces. 前記第1及び第2切断部が複数の平らな面からなる、請求項12から14のいずれか一項に記載の積層型電子部品。   The multilayer electronic component according to any one of claims 12 to 14, wherein the first and second cutting portions are formed of a plurality of flat surfaces. 前記第1及び第2接続端子がバンプ端子からなる、請求項12から16のいずれか一項に記載の積層型電子部品。   The multilayer electronic component according to claim 12, wherein the first and second connection terminals are bump terminals. 前記第1及び第2接続端子が絶縁基板からなる、請求項12から16のいずれか一項に記載の積層型電子部品。   The multilayer electronic component according to claim 12, wherein the first and second connection terminals are made of an insulating substrate. 前記第1及び第2接続端子が回路基板である、請求項12から16のいずれか一項に記載の積層型電子部品。   The multilayer electronic component according to claim 12, wherein the first and second connection terminals are circuit boards. 前記第1及び第2接続端子に含まれる絶縁体がエポキシを含む、請求項12から19のいずれか一項に記載の積層型電子部品。   The multilayer electronic component according to any one of claims 12 to 19, wherein the insulator included in the first and second connection terminals includes epoxy. 前記導電性を有する面が金属パターンを含む、請求項12から20のいずれか一項に記載の積層型電子部品。   The multilayer electronic component according to any one of claims 12 to 20, wherein the conductive surface includes a metal pattern. 一面に第1及び第2電極パッドを有する基板と、
前記第1及び第2電極パッド上に第1及び第2接続端子がそれぞれ接続されるように実装される請求項1から21の何れか一項に記載の積層型電子部品と、を含む、積層型電子部品の実装基板。
A substrate having first and second electrode pads on one side;
The multilayer electronic component according to any one of claims 1 to 21, wherein the multilayer electronic component is mounted so that the first and second connection terminals are respectively connected to the first and second electrode pads. Type electronic component mounting board.
基板と、
前記基板の上面に配置され、長さ方向に離隔する第1及び第2電極パッドと、
前記基板の上面と直交する厚さ方向に誘電体層を挟んで交互に積層される複数の第1及び第2内部電極を含み、厚さ方向に底面が実装面となり、前記第1及び第2内部電極の両端部が長さ方向に互いに対向する第1及び第2端面にそれぞれ露出するキャパシター本体と、
前記キャパシター本体の第1端面に配置され、前記キャパシター本体の実装面に延びる第1バンド部を含む第1外部電極と、
前記キャパシター本体の第2端面に配置され、前記キャパシター本体の実装面に延びる第2バンド部を含む第2外部電極と、
前記第1電極パッドの上面に接続され、前記第1バンド部の下面に接続され、且つ長さ方向に前記第2電極パッドと向かい合っていない側面に形成された第1切断部を含む第1接続端子と、
前記第2電極パッドの上面に接続され、前記第2バンド部の下面に接続され、長さ方向に前記第1電極パッドと向かい合っていない側面に形成された第2切断部を含み、前記第1接続端子と離隔する第2接続端子と、
前記第1外部電極及び前記第1切断部内を前記第1電極パッドと電気的に連結する第1半田と、
前記第2外部電極及び前記第2切断部内を前記第2電極パッドと電気的に連結する第2半田と、を含み、
前記第1及び第2接続端子のうち少なくとも一部はそれぞれ絶縁体を含み、
前記第1及び第2切断部はそれぞれ電気的に導電される面を有する、電子装置。
A substrate,
First and second electrode pads disposed on an upper surface of the substrate and spaced apart in a length direction;
It includes a plurality of first and second internal electrodes that are alternately stacked with a dielectric layer sandwiched in a thickness direction orthogonal to the top surface of the substrate, the bottom surface serving as a mounting surface in the thickness direction, and the first and second A capacitor body exposed at the first and second end faces of the internal electrode opposite to each other in the length direction;
A first external electrode including a first band part disposed on a first end surface of the capacitor body and extending to a mounting surface of the capacitor body;
A second external electrode including a second band part disposed on the second end surface of the capacitor body and extending to a mounting surface of the capacitor body;
A first connection including a first cutting portion connected to the upper surface of the first electrode pad, connected to the lower surface of the first band portion, and formed on a side surface not facing the second electrode pad in the length direction. A terminal,
A second cutting portion connected to the upper surface of the second electrode pad, connected to the lower surface of the second band portion, and formed on a side surface not facing the first electrode pad in the length direction; A second connection terminal spaced apart from the connection terminal;
A first solder for electrically connecting the first external electrode and the first cut portion with the first electrode pad;
A second solder that electrically connects the second external electrode and the second cut portion with the second electrode pad;
At least some of the first and second connection terminals each include an insulator,
Each of the first and second cutting parts has an electrically conductive surface.
前記第1及び第2切断部が球状を有する、請求項23に記載の電子装置。   24. The electronic device according to claim 23, wherein the first and second cutting parts have a spherical shape. 前記第1及び第2切断部が凹面を有する、請求項23に記載の電子装置。   24. The electronic device of claim 23, wherein the first and second cutting portions have concave surfaces. 前記絶縁体がエポキシである、請求項23から25のいずれか一項に記載の電子装置。   26. The electronic device according to any one of claims 23 to 25, wherein the insulator is an epoxy. 上面に長さ方向に離隔するように配置される第1及び第2電極パッドを含む基板と、
前記基板の上面と直交する厚さ方向の底面を有し、前記底面に長さ方向に互いに離隔するように第1及び第2外部電極が配置される本体と、
絶縁材を含み、長さ方向に互いに離隔し、前記第1及び第2電極パッドと前記第1及び第2外部電極をそれぞれ連結し、厚さ方向と直交する方向に突出している第1及び第2切断部と、前記第1及び第2切断部上に配置される第1及び第2導電パターンとをそれぞれ含む第1及び第2接続端子と、を含み、
前記第1及び第2外部電極が半田により前記第1及び第2電極パッドとそれぞれ電気的に連結される、電子装置。
A substrate including first and second electrode pads disposed on the upper surface so as to be spaced apart in the longitudinal direction;
A main body having a bottom surface in a thickness direction orthogonal to the upper surface of the substrate, and first and second external electrodes disposed on the bottom surface so as to be spaced apart from each other in the length direction;
The first and second electrodes include an insulating material, spaced apart from each other in the length direction, connecting the first and second electrode pads and the first and second external electrodes, respectively, and projecting in a direction perpendicular to the thickness direction. 2 and a first connection terminal including first and second conductive patterns disposed on the first and second cut portions, respectively.
An electronic device, wherein the first and second external electrodes are electrically connected to the first and second electrode pads by solder, respectively.
前記第1及び第2切断部が球状を有する、請求項27に記載の電子装置。   28. The electronic device according to claim 27, wherein the first and second cutting parts have a spherical shape. 前記第1及び第2切断部が凹面を有する、請求項27に記載の電子装置。   28. The electronic device of claim 27, wherein the first and second cutting parts have concave surfaces. 前記第1及び第2接続端子は、接続端子の上部及び下部面にそれぞれ配置され、切断部に配置された導電パターンと電気的に連結される導電パターンをそれぞれさらに含む、請求項27から29のいずれか一項に記載の電子装置。   30. The first and second connection terminals may further include conductive patterns disposed on upper and lower surfaces of the connection terminal, respectively, and electrically connected to a conductive pattern disposed on the cutting portion. The electronic device as described in any one.
JP2017223914A 2017-06-08 2017-11-21 Laminated electronic components, their mounting boards, and electronic devices Active JP7040850B2 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2017-0071839 2017-06-08
KR20170071839 2017-06-08
KR10-2017-0087562 2017-07-11
KR1020170087562A KR102380840B1 (en) 2017-06-08 2017-07-11 Electronic component and board having the same mounted thereon

Publications (2)

Publication Number Publication Date
JP2018207090A true JP2018207090A (en) 2018-12-27
JP7040850B2 JP7040850B2 (en) 2022-03-23

Family

ID=64952579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017223914A Active JP7040850B2 (en) 2017-06-08 2017-11-21 Laminated electronic components, their mounting boards, and electronic devices

Country Status (2)

Country Link
JP (1) JP7040850B2 (en)
KR (1) KR102380840B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220030719A1 (en) * 2019-09-09 2022-01-27 Samsung Electro-Mechanics Co., Ltd. Electronic component and board having the same mounted thereon
JP2022099069A (en) * 2020-12-22 2022-07-04 株式会社村田製作所 Multilayer ceramic capacitor and manufacturing method thereof
CN118231373A (en) * 2024-05-24 2024-06-21 深圳市冠禹半导体有限公司 CSP structure of semiconductor power device and device manufacturing method thereof
WO2024203522A1 (en) * 2023-03-30 2024-10-03 株式会社村田製作所 Multilayer ceramic electronic component

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102797235B1 (en) 2019-07-17 2025-04-18 삼성전기주식회사 Electronic component and board having the same mounted thereon

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100652A (en) * 1998-09-25 2000-04-07 Tokin Corp Laminated chip component and manufacture thereof
JP2013038291A (en) * 2011-08-10 2013-02-21 Murata Mfg Co Ltd Chip component structure and manufacturing method of the same
JP2014179512A (en) * 2013-03-15 2014-09-25 Murata Mfg Co Ltd Electronic component, substrate type terminal included in the same, and mounting structure of the same
JP2016072603A (en) * 2014-09-26 2016-05-09 株式会社村田製作所 Electronic component
JP2016143882A (en) * 2015-02-02 2016-08-08 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multi-layered ceramic electronic component and mounting board therefor
JP2017028228A (en) * 2015-07-28 2017-02-02 ローム株式会社 Multichip module and manufacturing method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3847265B2 (en) 2003-03-20 2006-11-22 Tdk株式会社 Electronic components
JP4862900B2 (en) 2009-01-28 2012-01-25 Tdk株式会社 Multilayer capacitor and multilayer capacitor manufacturing method
JP5126379B2 (en) * 2011-03-25 2013-01-23 株式会社村田製作所 Chip component structure
KR101630037B1 (en) 2014-05-08 2016-06-13 삼성전기주식회사 Multi-layered ceramic capacitor, array-type multi-layered ceramic capacitor, manufacturing method for the same and board having the same mounted thereon
KR102029493B1 (en) * 2014-09-29 2019-10-07 삼성전기주식회사 Multi-layered ceramic capacitor and board having the same mounted thereon
KR102029495B1 (en) * 2014-10-15 2019-10-07 삼성전기주식회사 Chip electronic component and board for mounting the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100652A (en) * 1998-09-25 2000-04-07 Tokin Corp Laminated chip component and manufacture thereof
JP2013038291A (en) * 2011-08-10 2013-02-21 Murata Mfg Co Ltd Chip component structure and manufacturing method of the same
JP2014179512A (en) * 2013-03-15 2014-09-25 Murata Mfg Co Ltd Electronic component, substrate type terminal included in the same, and mounting structure of the same
JP2016072603A (en) * 2014-09-26 2016-05-09 株式会社村田製作所 Electronic component
JP2016143882A (en) * 2015-02-02 2016-08-08 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multi-layered ceramic electronic component and mounting board therefor
JP2017028228A (en) * 2015-07-28 2017-02-02 ローム株式会社 Multichip module and manufacturing method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220030719A1 (en) * 2019-09-09 2022-01-27 Samsung Electro-Mechanics Co., Ltd. Electronic component and board having the same mounted thereon
US11665825B2 (en) * 2019-09-09 2023-05-30 Samsung Electro-Mechanics Co., Ltd. Electronic component and board having the same mounted thereon
JP2022099069A (en) * 2020-12-22 2022-07-04 株式会社村田製作所 Multilayer ceramic capacitor and manufacturing method thereof
US11923142B2 (en) 2020-12-22 2024-03-05 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method of manufacturing multilayer ceramic capacitor
JP7444048B2 (en) 2020-12-22 2024-03-06 株式会社村田製作所 Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
JP2024050951A (en) * 2020-12-22 2024-04-10 株式会社村田製作所 Multilayer Ceramic Capacitors
WO2024203522A1 (en) * 2023-03-30 2024-10-03 株式会社村田製作所 Multilayer ceramic electronic component
CN118231373A (en) * 2024-05-24 2024-06-21 深圳市冠禹半导体有限公司 CSP structure of semiconductor power device and device manufacturing method thereof

Also Published As

Publication number Publication date
JP7040850B2 (en) 2022-03-23
KR102380840B1 (en) 2022-04-01
KR20180134264A (en) 2018-12-18

Similar Documents

Publication Publication Date Title
JP7214950B2 (en) Laminated electronic component and its mounting board
KR102463337B1 (en) Electronic component and board having the same mounted thereon
US10658118B2 (en) Electronic component and board having the same
CN109036845B (en) Multilayer electronic component, board with multilayer electronic component, and electronic device
KR20190038973A (en) Electronic component and board having the same mounted thereon
KR102516765B1 (en) Electronic component and board having the same mounted thereon
KR102089703B1 (en) Multilayered electronic component
JP7040850B2 (en) Laminated electronic components, their mounting boards, and electronic devices
KR102561930B1 (en) Electronic component
KR102471341B1 (en) Electronic component and board having the same mounted thereon
KR102597151B1 (en) Electronic component
KR102414842B1 (en) Multilayered electronic component
CN109427477B (en) Multilayer electronic component and board having the same
KR102762877B1 (en) Electronic component and board having the same mounted thereon
KR102505433B1 (en) Electronic component
KR102797235B1 (en) Electronic component and board having the same mounted thereon
KR102609148B1 (en) Electronic component and board having the same mounted thereon
KR20210085669A (en) Multilayered electronic component and board having the same mounted thereon
KR102473414B1 (en) Multilayered electronic component and board having the same mounted thereon
KR102762878B1 (en) Electronic component and board having the same mounted thereon
KR102712630B1 (en) Electronic component
KR102724910B1 (en) Electronic component and board having the same mounted thereon
KR102449362B1 (en) Electronic component and board having the same mounted thereon
KR102551218B1 (en) Multilayered electronic component and board having the same mounted thereon
KR20190032851A (en) Multilayered electronic component and board having the same mounted thereon

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220304

R150 Certificate of patent or registration of utility model

Ref document number: 7040850

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250