JP2018137840A - 力率改善回路 - Google Patents

Abstract

【課題】力率改善回路において、入力電圧が変動しても、出力コンデンサ電圧の上昇を抑えることができ、コンデンサ容量を小さくして装置の小型化を可能とする。【解決手段】昇圧変換手段１０を備える力率改善回路において、出力電圧と、出力電圧の直流目標電圧との差分を出力電圧リプルとして抽出する電圧リプル抽出手段２５と、入力電圧波形の整数倍の周波数を有する余弦波及び正弦波を基準信号として生成する基準信号生成手段１６ａと、電圧リプルと基準信号を用いて定常状態における電圧リプルを生成する定常電圧リプル生成手段１６ｂと、定常状態における電圧リプルを用いて入力電流を制御するための入力電流指令値を生成する入力電流指令値生成手段１８を備える。【選択図】図１

Description

本発明は、力率改善回路に関する。

従来から、大容量の電源を必要とする電子機器において、高調波電流を抑制するために、ＰＦＣ（Power Factor Correction）回路が使用されている。ＰＦＣ回路は、力率改善回路とも称される。

特許文献１には、負荷急変した場合においても、電圧エラーアンプの応答速度を一時的に増大させることにより、ブースト回路の出力電圧の脈動を低減させる昇圧型力率改善回路等を実現することを目的として、ブースト回路の出力電圧が所定の範囲外になった場合に、電圧エラーアンプの位相補償インピーダンスを増大させて電圧エラーアンプの応答速度を速くする位相補償部を備えることが記載されている。

特開２０１４−９９９７０号公報

力率改善回路では、出力コンデンサ電圧に一定振幅の脈動成分が含まれることから、通常は、この脈動成分の影響により入力電流に高調波歪みが発生するのを防ぐために大容量の出力コンデンサが使用される。従って、上記のようにエラーアンプの応答速度を増大させる方法では、コンデンサ容量が小さいほど脈動成分の影響が顕著に現れやすくなり、その結果、コンデンサ容量を小さくすることができず、装置の小型化が難しくなる。

本発明の目的は、脈動成分の影響を抑制しつつもコンデンサ容量を小さくして装置の小型化が可能な技術を提供することにある。

本発明は、入力された交流電圧を直流電圧に昇圧変換する力率改善回路であって、出力電圧と、出力電圧の直流目標電圧との差分を出力電圧リプルとして抽出する電圧リプル抽出手段と、入力電圧波形の整数倍の周波数を有する余弦波及び正弦波を基準信号として生成する基準信号生成手段と、前記電圧リプルと前記基準信号を用いて定常状態における電圧リプルを生成する定常電圧リプル生成手段と、前記定常状態における電圧リプルを用いて入力電流を制御するための入力電流指令値を生成する入力電流指令値生成手段とを備える力率改善回路である。

本発明の１つの実施形態では、前記定常電圧リプル生成手段は、前記入力電圧波形の半周期期間毎に前記出力電圧リプルの平均値を算出し、前記平均値の絶対値が所定値以下の場合に前記定常状態と判定するとともに第１所定値を超える場合に非定常状態と判定する判定手段と、前記入力電圧波形の半周期期間を基本周期として、前記基準信号及び前記出力電圧リプルを用いてフーリエ係数を算出するフーリエ係数算出手段と、前記フーリエ係数のうち、前記判定手段で前記定常状態と判定されたフーリエ係数を用いるとともに、前記判定手段で非定常状態と判定されたフーリエ係数に代えてそれ以前の前記定常状態と判定されたフーリエ係数を用いて前記定常状態における電圧リプルを生成する生成手段とを備える。

また、本発明の他の実施形態では、前記入力電流指令値生成手段は、前記出力電圧リプルと前記定常状態における電圧リプルの差分の絶対値が第２所定値以下の場合に前記入力電圧波形が零交差する周期で前記入力電流指令値を生成し、前記出力電圧リプルと前記定常状態における電圧リプルの差分の絶対値が第２所定値を超える場合に前記周期よりも短い間隔で前記入力電流指令値を生成する。

本発明によれば、入力電源や負荷の変動等により入力電圧波形が変動しても、出力コンデンサ電圧の上昇を抑制することができる。従って、出力コンデンサ容量を削減でき、回路の小型化が可能となる。

力率改善回路の全体構成ブロック図である。 力率改善回路の回路構成図である。 各部のタイミングチャート（その１）である。 各部のタイミングチャート（その２）である。 従来回路のシミュレーション結果図である。 実施形態回路のシミュレーション結果図である。

以下、図面に基づき本発明の実施形態について説明する。

図１は、本実施形態における力率改善回路の構成ブロック図を示す。力率改善回路は、昇圧変換手段１０、入力電圧検出手段１２、入力電流検出手段１４、基準信号生成手段１６ａ、定常電圧リプル生成手段１６ｂ、入力電流指令値生成手段１８、電流誤差検出手段２０、スイッチ制御手段２２、出力電圧検出手段２４、電圧リプル抽出手段２５、電圧誤差検出手段２６、及び電圧補償器２８を備える。

昇圧変換手段１０は、入力交流電圧を直流電圧に昇圧して出力する。昇圧変換手段１０はスイッチング素子を備え、スイッチング素子のオン／オフはスイッチ制御手段２２により制御される。

入力電圧検出手段１２は、昇圧変換手段１０の入力電圧を検出する。入力電圧検出手段１２は、検出した入力電圧を基準信号生成手段１６ａ及び入力電流指令値生成手段１８に供給する。

入力電流検出手段１４は、昇圧変換手段１０の入力電流を検出する。入力電流検出手段１４は、検出した入力電流を電流誤差検出手段２０に供給する。

基準信号生成手段１６ａは、入力電圧検出手段１２で検出された入力電圧波形の零交差時刻の間隔を基本周期とし、その整数分の１の周期の余弦波及び正弦波を生成して定常電圧リプル生成手段１６ｂに供給する。

定常電圧リプル生成手段１６ｂは、入力電圧波形の定常状態を検出し、定常状態における電圧リプル（定常電圧リプル）を生成して電圧誤差検出手段２６に供給する。

入力電流指令値生成手段１８は、入力電圧検出手段１２で検出された入力電圧と、出力電圧とに基づいて入力電流指令値を生成して電流誤差検出手段２０に供給する。

電流誤差検出手段２０は、入力電流指令値と、入力電流検出手段１４で検出された入力電流に基づいて駆動信号を生成してスイッチ制御手段２２に供給する。

出力電圧検出手段２４は、昇圧変換手段１０の出力電圧を検出する。出力電圧検出手段２４は、検出した出力電圧を電圧リプル抽出手段２５に供給する。

電圧リプル抽出手段２５は、出力電圧波形に含まれる電圧リプルを抽出して電圧誤差検出手段２６及び定常電圧リプル生成手段１６ｂに供給する。定常電圧リプル生成手段１６ｂは、既述したように定常電圧リプルを生成するが、電圧リプル抽出手段２５で抽出された出力電圧リプルを用いて定常電圧リプルを生成する。

電圧誤差検出手段２６は、抽出された出力電圧リプルと生成された定常電圧リプルの誤差を検出し、電圧補償器２８に供給する。

電圧補償器２８は、検出された誤差に基づいて補償するための電圧を生成して入力電流指令値生成手段１８に供給する。入力電流指令値生成手段１８は、既述したように入力電圧検出手段１２で検出された入力電圧と、出力電圧とに基づいて入力電流指令値を生成して電流誤差検出手段２０に出力するが、より詳しくは、入力電圧検出手段１２で検出された入力電圧と、電圧補償器２８で生成された補償電圧とに基づいて入力電流指令値を生成して電流誤差検出手段２０に出力する。

本実施形態において特徴的なブロックは、基準信号生成手段１６ａ及び定常電圧リプル生成手段１６ｂを含むブロック１６であり、これにより定常状態リプルを考慮して入力電流指令値を調整するものである。

なお、図１において、昇圧変換手段１０を力率改善回路本体とし、それ以外のブロックを力率改善回路本体を駆動制御する制御回路として把握することもでき、この場合、力率改善回路本体と制御回路とを併せて力率改善回路と称するものとする。

図２は、図１に示す構成ブロックの具体的な回路構成を示す。

昇圧変換手段１０は、ブリッジレスＰＦＣ回路であり、電源からの交流電圧を昇圧して直流電圧として出力する。ブリッジレスＰＦＣ回路は、昇圧チョッパ回路を備え、具体的には交流電源に接続されたリアクトル、スイッチング素子（スイッチングトランジスタ）、スイッチング素子に逆並列接続されたボディダイオード、スイッチング素子に直列接続されたダイオード、及び出力コンデンサＣ_ＶＨを備える。容量削減の対象となる出力コンデンサは、この出力コンデンサＣ_ＶＨである。出力コンデンサＣ_ＶＨに負荷３０が接続される。

入力電圧検出手段１２は、交流電源に接続された電圧センサ１２ａ及びＡ／Ｄ１２ｂから構成され、検出した入力電圧Ｖ_ａｃをデジタル値に変換して基準信号生成手段１６ａ及び入力電流指令値生成手段１８に供給する。

入力電流検出手段１４は、交流電源に接続された電流センサ１４ａ及びＡ／Ｄ１４ｂから構成され、検出した入力電流ｉ_ａｃをデジタル値に変換して電流誤差検出手段２０に供給する。

基準信号生成手段１６ａは、ＣＰＵ等のプロセッサで構成され、入力電圧波形の零交差時刻の間隔を基本周期とし、その整数分の１の周期の余弦波及び正弦波を生成して定常電圧リプル生成手段１６ｂに供給する。図において、基準信号生成手段１６ａは、ｃｏｓωｔ、ｃｏｓ２ωｔ、・・・、ｃｏｓＮωｔ、及びｓｉｎωｔ、ｓｉｎ２ωｔ、・・・、ｓｉｎＮωｔを生成して出力することを示す。

他方、出力電圧検出手段２４は、昇圧変換手段１０の出力、すなわち出力コンデンサＣ_ＶＨに接続された電圧センサ２４ａ及びＡ／Ｄ２４ｂから構成され、検出した出力電圧Ｖ_ｖｈをデジタル値に変換して電圧リプル抽出手段２５に供給する。

電圧リプル抽出手段２５は、差分器を備え、検出された出力電圧波形と基準出力電圧波形Ｖ_ｖｈ ^{（ＲＥＦ）}との差分を算出することにより電圧リプルを抽出して電圧誤差検出手段２６及び定常電圧リプル生成手段１６ｂに供給する。基準電圧波形Ｖ_ｖｈ ^{（ＲＥＦ）}は、出力電圧の直流目標電圧である。

定常電圧リプル生成手段１６ｂは、ＣＰＵ等のプロセッサで構成され、基準信号生成手段１６ａからの余弦波、正弦波と、電圧リプル抽出手段２５からの電圧リプルを用いて定常電圧リプルを生成する。定常電圧リプル生成手段１６ｂは、機能モジュールとしては定常状態であるか非定常状態であるかを判定する判定手段と、基準信号及び出力電圧リプルを用いてフーリエ係数を算出するフーリエ係数算出手段と、フーリエ係数のうち、判定手段で定常状態と判定されたフーリエ係数を用いるとともに、判定手段で非定常状態と判定されたフーリエ係数に代えてそれ以前の定常状態と判定されたフーリエ係数を用いて定常状態における電圧リプルを生成する生成手段を備える。定常電圧リプル生成手段１６ｂにおける具体的な生成方法については後述する。

電圧誤差検出手段２６は、差分器を備え、電圧リプル抽出手段２５からの電圧リプルと定常電圧リプル生成手段１６ｂからの定常電圧リプルの差分を算出することにより電圧誤差を算出する。

電圧補償器２８は、ＣＰＵ等のプロセッサで構成され、算出された誤差を補償するための電圧（補償電圧）Ｖ_ｃを算出して入力電流指令値生成手段１８に供給する。

入力電流指令値生成手段１８は、ＣＰＵ等のプロセッサで構成され、入力電圧波形と周波数及び位相が同期した正弦波を生成するとともに、電圧補償器２８で生成された補償電圧と併せて現時刻における入力電流指令値を算出する。

電流誤差検出手段２０は、差分器で構成され、入力電流指令値と検出された入力電流との差分を誤差として算出し、スイッチ制御手段２２に供給する。

スイッチ制御手段２２は、ＰＷＭ２２ａとドライバ（ＤＲＶ）２２ｂで構成され、電流誤差をＰＷＭ変調（パルス幅変調）してドライバ２２ｂに供給し、ドライバ２２ｂはＰＷＭ信号を用いてＰＦＣ回路のスイッチング素子をオンオフ制御する。

以下、定常電圧リプル生成手段１６ｂ、入力電流指令値生成手段１８、及び電圧補償器２８の処理についてより具体的に説明する。

昇圧変換手段１０の出力コンデンサには、入力電圧が全波整流された波形と相似形状の電流が流れ込む。その結果、出力電圧には、直流成分のほかに周波数が入力電源周波数の偶数倍のリプル成分が含まれる。定常電圧リプル生成手段１６ｂは、この電圧リプルの定常状態における波形を用いてフーリエ係数を計算し、定常電圧リプル波形を生成する。定常電圧リプル波形の生成手順は以下の通りである。

（１）定常状態の判定
定常電圧リプル生成手段１６ｂは、入力電圧波形が零交差する時刻毎に直前の半周期期間の出力電圧リプルの平均値を算出し、その絶対値を第１所定値と大小比較する。そして、絶対値が第１所定値以下であれば定常状態にあると判定し、定常状態検出フラグをセットする。絶対値が第１所定値を超える場合には非定常状態であると判定し、定常状態検出フラグをセットしない。

（２）フーリエ係数の計算
定常電圧リプル生成手段１６ｂは、基本周期期間のフーリエ係数を、基準信号生成手段１６ａから生成される余弦波及び正弦波の基準信号を用いて次式で計算する。

実際の計算では、基本周期よりも短い周期でリプル波形を取り込みながら、その時刻におけるｃｏｓ値およびｓｉｎ値を掛けて積算し、零交差時刻毎にフーリエ係数の仮決定値を計算する。その際、積算値は零交差毎にクリアされる。

フーリエ係数を仮決定した時点で、定常状態検出フラグがセットされていれば、定常状態でのフーリエ係数が正しく得られたと判定して確定する。定常状態検出フラグがセットされていない場合は、仮決定値を破棄し、現在保持しているフーリエ係数、すなわちそれ以前の定常状態におけるフーリエ係数を維持する。

（３）定常電圧リプルの計算
定常電圧リプル生成手段１６ｂは、定常状態及び非定常状態において決定したフーリエ係数を用い、次式に基づいて、現在時刻の定常電圧リプルを計算する。

ここで、Ｖ_ｔｈ ^{（ＲＩＰ）}は定常電圧リプルである。

また、電圧補償器２８の出力は、定常状態では、入力電圧波形が零交差する時刻で確定し、それ以外の非定常状態では、予め定めた、零交差周期よりも短い周期で確定するものとする。また、入力電圧波形の実効値は、入力電圧波形が零交差する時刻毎に直前の半周期期間の波形データを用いて計算されるものとする。

電圧誤差検出手段２６は、現在時刻の出力電圧リプルから上記の手順に従って生成した定常電圧リプルを差し引いて出力電圧誤差を計算し、その絶対値が所定値以下であれば定常状態にあると判定する。

定常状態と判定された場合、現在時刻が入力電圧波形が零交差する時刻と一致していれば電圧補償器２８の出力Ｖ_ｃを更新し、それ以外は、現在保持している電圧補償器２８の出力Ｖ_ｃを維持する。

他方、非定常状態と判定された場合は、予め定めた、零交差周期よりも短い周期で電圧補償器２８の出力Ｖ_ｃを更新する。

電圧補償器２８の出力Ｖ_ｃをもとに、入力電流指令値生成手段１８において、入力電流振幅を更新する。すなわち、
である。

ここで、Ｖ_ａｃ ^{（ＲＭＳ）}は入力電圧の実効値であり、Ｖ_ｃは電圧補償器２８の出力（補償電圧）、Ｉ_ａｃ ^{（ＲＥＦ）}は入力電流振幅である。

そして、この入力電流振幅を用いて現在時刻の入力電流指令値を出力する。

ここで、ｉ_ａｃ ^{（ＲＥＦ）}（ｔ）は時刻ｔにおける入力電流指令値である。

以上のようにして、入力電圧の実効値と、補償電圧、すなわち電圧リプルと定常電圧リプルとに基づいて入力電流指令値が生成され、昇圧変換手段１０のスイッチング素子がオンオフ制御される。入力電流指令値は、定常状態における電圧リプルを用いて生成されるため、非定常状態における電圧リプルの影響を受けることがない。

図３は、定常電圧リプル生成手段１６ｂの動作タイミングチャートである。入力電圧がＡ点の時刻で急上昇する場合の各部の波形を示す。図において、上から順に、入力電圧、入力電圧（全波整流）、出力電圧リプル、出力電圧リプル平均値、定常状態検出フラグ、基準信号、最短周期毎の積算、フーリエ係数（仮決定値）、フーリエ係数（決定値）、及び再生定常電圧リプルである。出力電圧リプルは電圧リプル抽出手段２５で抽出される波形である。定常状態検出フラグは定常電圧リプル生成手段１６ｂがセットする。すなわち、定常電圧リプル生成手段１６ｂは、出力電圧リプル平均値の絶対値が第１所定値以下であるか否かを判定し、第１所定値以下であれば定常状態検出フラグをセット（図においてＨｉ状態）し、第１所定値を超えていれば定常状態検出フラグをセットしない（図においてＬｏｗ状態）。基準信号は基準信号生成手段１６ａで生成される波形である。最短周期毎の積算は定常電圧リプル生成手段１６ｂで生成される波形であり、一例としてＮ＝２の場合である。積算値は零交差周期毎にクリアされる。フーリエ係数（仮決定値）は定常電圧リプル生成手段１６ｂで生成される波形であり、定常状態にあるか否かによらず、つまり定常状態検出フラグの状態によらずに算出される。フーリエ係数（決定値）は定常電圧リプル生成手段１６ｂで生成される波形であり、フーリエ係数（仮決定値）と定常状態検出フラグとに基づいて生成される波形である。すなわち、
定常状態検出フラグがセットされた状態におけるフーリエ係数（仮決定値）
→フーリエ係数（決定値）
定常状態検出フラグがセットされていない状態におけるフーリエ係数（仮決定値）
→破棄
であり、定常状態検出フラグがセットされていない状態におけるフーリエ係数（決定値）は現在保持されているフーリエ係数（決定値）がそのまま維持される。図において、定常状態検出フラグがセットされていない場合に、フーリエ係数（仮決定値）が×として破棄され、現在保持されているフーリエ係数（決定値）が維持されている。定常電圧リプルは定常電圧リプル生成手段１６ｂで生成される波形であり、フーリエ係数（決定値）を用いて算出される波形である。

図４は、各部の動作タイミングチャートである。入力電圧がＡ点の時刻で急上昇する場合の各部の波形を示す。図において、上から順に、入力電圧、入力電圧（全波整流）、入力電圧（実効値）、出力電圧リプル、定常出力電圧リプル、出力電圧誤差、定常状態判定フラグ、補償器出力、及び入力電流振幅である。入力電圧（実効値）は入力電流指令値生成手段１８で生成される波形である。出力電圧リプルは電圧リプル抽出手段２５で抽出される波形である。定常出力電圧リプルは定常電圧リプル生成手段１６ｂで生成される波形である。出力電圧誤差は電圧誤差検出手段２６で生成される波形である。定常状態判定フラグは電圧補償器２８で生成される波形である。すなわち、電圧補償器２８は、電圧誤差、すなわち定常出力電圧リプルと出力電圧リプルの差分で算出される電圧誤差の絶対値が第２所定値以下であるか否かを判定し、第２所定値以下であればフラグをセット（図においてＨｉ状態）し、第２所定値を超える場合にフラグをセットしない（図においてＬｏｗ状態）。補償器出力は電圧補償器２８で生成される波形であり、定常状態判定フラグがセットされていれば入力電圧波形が零交差する周期で補償器出力Ｖ_ｃを更新し、定常状態判定フラグがセットされていなければ入力電圧波形が零交差する周期よりも短い所定の周期で補償器出力Ｖ_ｃを更新する。図において、定常状態判定フラグがセットされていない場合に相対的に短い周期で補償器出力Ｖ_ｃが更新されている様子を示す。入力電流振幅は入力電流指令値生成手段１８で生成される波形であり、補償器出力Ｖ_ｃを用いて算出される波形である。

このように、定常状態でない場合には、定常状態である場合に比べて短い周期で補償器出力Ｖ_ｃを更新して入力電流指令値を生成して入力電流を制御することができる。

図５及び図６は、コンピュータによる回路シミュレーション結果を示す。図５は、図１におけるブロック１６が存在しない従来回路のシミュレーション結果であり、図６は本実施形態回路のシミュレーション結果である。両図において、入力電圧、入力電流、出力電圧の各波形を示す。従来回路では、図５に示すように入力電圧が急上昇または急低下した時の入力電流の制御が遅いため出力電圧が大きく変動しているのに対し、本実施形態回路では、図６に示すように入力電圧が急上昇または急低下した時に入力電流が直ちに制御されることにより出力電圧の変動が抑えられていることがわかる。従って、本実施形態回路では、昇圧変換手段１０の出力コンデンサ容量を小さくでき、回路の小型化を図ることができる。

以上、本発明の実施形態について説明したが、本発明はかかる実施形態に限定されず、種々の変形が可能である。以下に、変形例について説明する。

＜変形例１＞
実施形態では、出力電圧リプルの平均値の絶対値を第１所定値と比較して定常状態であるか否かを判定し、定常状態におけるフーリエ係数を用いて現在時刻の定常電圧リプルを算出して入力電流指令値を生成しているが、当該第１所定値は閾値として機能するものであり、必ずしも固定である必要はなく、適宜調整可能であってもよい。第２所定値についても同様である。定常状態判定の確度は、平均値の絶対値が第１所定値以下となる状況、あるいは差分の絶対値が第２所定値以下となる状況が一定時間連続することを確認することで向上させ得る。通常、第１所定値と第２所定値は異なる値であるが、同一値として簡易化してもよい。

また、実施形態では、定常電圧リプル生成手段１６ｂにおいて出力電圧リプルの平均値の絶対値を第１所定値と比較することで定常状態であるか否かを判定し、これとは別に、電圧補償器２８において出力電圧リプルと定常電圧リプルの差分の絶対値を第２所定値と比較することで定常状態であるか否かを判定しているが、これらの定常状態判定を共通化してもよい。例えば、定常電圧リプル生成手段１６ｂにおける定常状態の判定結果を電圧補償器２８における定常状態の判定結果で援用する等である。

＜変形例２＞
実施形態では、基準信号生成手段１６ａ、定常電圧リプル生成手段１６ｂ、入力電流指令値生成手段１８、及び電圧補償器２８をＣＰＵ等のプロセッサで構成し、ＲＯＭ等に記憶された処理プログラムにより各演算を実行する構成としたが、単一のプロセッサで処理する他に複数のプロセッサで分散処理してもよい。また、プロセッサによる処理プログラムの実行というソフトウェア処理ではなく、これらのブロックの少なくともいずれかをＡＳＩＣやＦＰＧＡ（フィールドプログラマブルゲートアレイ）等の専用回路を用いたハードウェア処理でもよい。

＜変形例３＞
実施形態の力率改善回路の出力に絶縁型ＤＣＤＣコンバータを接続し、例えば車両等に搭載された電池の充電装置として機能させてもよく、出力コンデンサ容量を小さくすることで充電装置の小型化を図ることが可能となる。

１０ 昇圧変換手段、１２ 入力電圧検出手段、１４ 入力電流検出手段、１６ａ 基準信号生成手段、１６ｂ 定常電圧リプル生成手段、１８ 入力電流指令値生成手段、２０ 電流誤差検出手段、２２ スイッチ制御手段、２４ 出力電圧検出手段、２５ 電圧リプル抽出手段、２６ 電圧誤差検出手段、２８ 電圧補償器。

Claims (3)

1. 入力された交流電圧を直流電圧に昇圧変換する力率改善回路であって、
   出力電圧と、出力電圧の直流目標電圧との差分を出力電圧リプルとして抽出する電圧リプル抽出手段と、
   入力電圧波形の整数倍の周波数を有する余弦波及び正弦波を基準信号として生成する基準信号生成手段と、
   前記電圧リプルと前記基準信号を用いて定常状態における電圧リプルを生成する定常電圧リプル生成手段と、
   前記定常状態における電圧リプルを用いて入力電流を制御するための入力電流指令値を生成する入力電流指令値生成手段と、
   を備える力率改善回路。
2. 前記定常電圧リプル生成手段は、
   前記入力電圧波形の半周期期間毎に前記出力電圧リプルの平均値を算出し、前記平均値の絶対値が所定値以下の場合に前記定常状態と判定するとともに第１所定値を超える場合に非定常状態と判定する判定手段と、
   前記入力電圧波形の半周期期間を基本周期として、前記基準信号及び前記出力電圧リプルを用いてフーリエ係数を算出するフーリエ係数算出手段と、
   前記フーリエ係数のうち、前記判定手段で前記定常状態と判定されたフーリエ係数を用いるとともに、前記判定手段で非定常状態と判定されたフーリエ係数に代えてそれ以前の前記定常状態と判定されたフーリエ係数を用いて前記定常状態における電圧リプルを生成する生成手段と、
   を備える請求項１に記載の力率改善回路。
3. 前記入力電流指令値生成手段は、前記出力電圧リプルと前記定常状態における電圧リプルの差分の絶対値が第２所定値以下の場合に前記入力電圧波形が零交差する周期で前記入力電流指令値を生成し、前記出力電圧リプルと前記定常状態における電圧リプルの差分の絶対値が第２所定値を超える場合に前記周期よりも短い間隔で前記入力電流指令値を生成する
   請求項２に記載の力率改善回路。