JP2018129993A - Voltage converter, voltage step-down control method of voltage conversion circuit, and computer program - Google Patents
Voltage converter, voltage step-down control method of voltage conversion circuit, and computer program Download PDFInfo
- Publication number
- JP2018129993A JP2018129993A JP2017023396A JP2017023396A JP2018129993A JP 2018129993 A JP2018129993 A JP 2018129993A JP 2017023396 A JP2017023396 A JP 2017023396A JP 2017023396 A JP2017023396 A JP 2017023396A JP 2018129993 A JP2018129993 A JP 2018129993A
- Authority
- JP
- Japan
- Prior art keywords
- time
- voltage
- switching element
- side switching
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】LC共振を用いて所謂ソフトスイッチングを行う場合、共振周期が変動した場合であっても変換効率の悪化を防止減することが可能な電圧変換装置、電圧変換回路の降圧制御方法及びコンピュータプログラムを提供する。【解決手段】電圧変換装置が備える制御部は、第1及び第2検出器の検出結果に基づいて電圧変換回路の変換効率を算出する効率算出部と、第1インダクタ及びキャパシタによる共振電流の共振周期の長さに応じた第1時間とは異なる第2時間を特定する特定部と、前記第1時間及び前記特定部で特定した第2時間だけ高圧側スイッチング素子をオンした場合に、前記効率算出部で夫々算出した変換効率を比較する効率比較部と、該効率比較部の比較結果に基づいて前記高圧側スイッチング素子をオンすべきオン時間を決定するオン時間決定部とを有する。【選択図】図1When performing so-called soft switching using LC resonance, a voltage conversion device, a voltage conversion circuit step-down control method, and a computer capable of preventing and reducing deterioration in conversion efficiency even when the resonance period fluctuates Provide a program. A control unit included in the voltage conversion device includes: an efficiency calculation unit that calculates a conversion efficiency of the voltage conversion circuit based on detection results of the first and second detectors; and resonance of resonance current by the first inductor and the capacitor. The efficiency when the specifying unit for specifying a second time different from the first time according to the length of the cycle, and the high-voltage side switching element for the second time specified by the first time and the specifying unit are turned on. An efficiency comparison unit that compares the conversion efficiencies calculated by the calculation unit; and an on-time determination unit that determines an on-time to turn on the high-voltage side switching element based on a comparison result of the efficiency comparison unit. [Selection] Figure 1
Description
本発明は、直流電圧を電圧変換する電圧変換装置、電圧変換回路の降圧制御方法及びコンピュータプログラムに関する。 The present invention relates to a voltage conversion device that converts a DC voltage into a voltage, a step-down control method for a voltage conversion circuit, and a computer program.
直流電圧を昇降圧するDC−DCコンバータ(以下、単にコンバータという)が車載機器や産業用機器の電源として広く用いられている。電源の小型化の要請に応えて容積が小さいインダクタ、キャパシタ等の受動部品を利用可能にするために、コンバータの動作周波数は引き上げられる傾向にある。一方で、動作周波数が高いほどインダクタに流れる電流をスイッチングするスイッチング素子のスイッチング損失が増大するという別の問題が顕著になる。 A DC-DC converter (hereinafter simply referred to as a converter) that steps up and down a DC voltage is widely used as a power source for in-vehicle devices and industrial devices. In response to the demand for miniaturization of power supplies, the operating frequency of converters tends to be increased in order to make it possible to use passive components such as inductors and capacitors having a small volume. On the other hand, another problem that the switching loss of the switching element that switches the current flowing through the inductor increases as the operating frequency increases.
これに対し、特許文献1には、入力電圧をスイッチングするトランジスタ(スイッチング素子)に直列接続された共振用リアクトル(インダクタ)と共振用コンデンサ(キャパシタ)とで構成された共振回路に流れる共振電流が0以下になる時点でトランジスタをオンからオフに切り替える降圧型のコンバータが開示されている。このようなゼロ電流スイッチングを行うことにより、インダクタに流れる電流をスイッチングするトランジスタのスイッチング損失が低減される。
On the other hand,
特許文献1に開示されたコンバータは、トランジスタのオン時点から、共振用リアクトルにゼロ以上の共振電流iが流れている時間To=Tn・(1+Zn・Io/Vi)/2が経過した時点でトランジスタをオンからオフに切り替える構成が基本になっている。また、共振電流iが所定電流以下となった時点から、共振電流iが確実にゼロ以下になる所定時間後にトランジスタをオンからオフに切り替える構成等も開示されている。
The converter disclosed in
しかしながら、共振用のリアクトルのインダクタンス及びコンデンサのキャパシタンスには、製造上のばらつき、温度変化、計時変化等の変動要因があり、特許文献1に記載された技術では、これらの要因によって共振周期が設計値から乖離することがある。このような乖離が生じた場合、上記時間T0にずれが生じたり上記所定時間にずれが生じたりして、電圧変換回路の変換効率が悪化するという問題があった。
However, the inductance of the resonance reactor and the capacitance of the capacitor have fluctuation factors such as manufacturing variations, temperature changes, and time changes. In the technique described in
本発明は、斯かる事情に鑑みてなされたものであり、その目的とするところは、LC共振を用いて所謂ソフトスイッチングを行う場合、共振周期が変動した場合であっても変換効率の悪化を防止することが可能な電圧変換装置、電圧変換回路の降圧制御方法及びコンピュータプログラムを提供することにある。 The present invention has been made in view of such circumstances. The purpose of the present invention is to perform so-called soft switching using LC resonance and to reduce the conversion efficiency even when the resonance period fluctuates. An object of the present invention is to provide a voltage conversion device, a step-down control method for a voltage conversion circuit, and a computer program that can be prevented.
本発明の一態様に係る電圧変換装置は、第1インダクタと、該第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン/オフして前記電圧変換回路に降圧変換させる制御部を備える電圧変換装置であって、前記電圧変換回路に入力される電圧及び電流を検出する第1検出器と、前記電圧変換回路から出力される電圧及び電流を検出する第2検出器とを更に備え、前記制御部は、前記第1及び第2検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出する効率算出部と、前記第1インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第1時間とは異なる第2時間を特定する特定部と、前記第1時間及び前記特定部で特定した第2時間だけ前記高圧側スイッチング素子をオンした場合に、前記効率算出部で夫々算出した変換効率を比較する効率比較部と、該効率比較部の比較結果に基づいて前記高圧側スイッチング素子をオンすべきオン時間を決定するオン時間決定部とを有する。 A voltage conversion device according to an aspect of the present invention includes a first inductor, a high-voltage side switching element and a low-voltage side switching element connected in series via the first inductor, the first inductor and the low-voltage side switching element. A voltage conversion circuit having a second inductor having one end connected to the connection point of the capacitor and a capacitor connected in parallel to the low-voltage side switching element, and turning on / off the high-voltage side switching element to the voltage conversion circuit A voltage conversion device including a control unit that performs step-down conversion, a first detector that detects a voltage and a current input to the voltage conversion circuit, and a second that detects a voltage and a current output from the voltage conversion circuit. An efficiency of calculating a conversion efficiency of the voltage conversion circuit based on detection results of the first and second detectors. The specifying unit for specifying the second time different from the first time according to the length of the resonance period of the resonance current by the first inductor and the capacitor, and the first time and the specifying unit When the high-voltage side switching element is turned on only for the second time, the efficiency comparison unit that compares the conversion efficiencies calculated by the efficiency calculation unit and the high-voltage side switching element are turned on based on the comparison result of the efficiency comparison unit. An on-time determining unit for determining an on-time to be performed.
本発明の一態様に係る電圧変換回路の降圧制御方法は、第1インダクタと、該第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、該電圧変換回路の入力及び出力夫々について電圧と電流とを検出する第1検出器及び第2検出器、並びに前記高圧側スイッチング素子をオン/オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させる制御方法であって、前記第1インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第1時間だけ前記高圧側スイッチング素子をオンした場合に、前記第1及び第2検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出し、前記第1時間とは異なる第2時間を特定し、特定した第2時間だけ前記高圧側スイッチング素子をオンした場合に、前記第1及び第2検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出し、前記第1時間及び特定した第2時間だけ前記高圧側スイッチング素子をオンした場合に夫々算出した変換効率を比較し、比較結果に基づいて前記高圧側スイッチング素子をオンすべきオン時間を決定する。 A step-down control method for a voltage conversion circuit according to an aspect of the present invention includes a first inductor, a high-voltage side switching element and a low-voltage side switching element connected in series via the first inductor, the first inductor, A voltage conversion circuit having a second inductor having one end connected to a connection point of the low-voltage side switching element and a capacitor connected in parallel to the low-voltage side switching element, and a voltage and a current for each of the input and output of the voltage conversion circuit A control method for causing the voltage conversion circuit to perform step-down conversion by the control unit in a voltage conversion device including a first detector and a second detector for detecting the above and a control unit for turning on / off the high-voltage side switching element. The high-voltage side switch for a first time according to the length of the resonance period of the resonance current by the first inductor and the capacitor When the switching element is turned on, the conversion efficiency of the voltage conversion circuit is calculated based on the detection results of the first and second detectors, and a second time different from the first time is specified and specified. When the high-voltage side switching element is turned on for only 2 hours, the conversion efficiency of the voltage conversion circuit is calculated based on the detection results of the first and second detectors, and only the first time and the specified second time The conversion efficiencies calculated when the high-voltage side switching elements are turned on are compared, and an on-time for turning on the high-voltage side switching elements is determined based on the comparison result.
本発明の一態様に係るコンピュータプログラムは、第1インダクタと、該第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、該電圧変換回路の入力及び出力夫々について電圧と電流とを検出する第1検出器及び第2検出器、並びに前記高圧側スイッチング素子をオン/オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させるためのコンピュータプログラムであって、前記制御部を、前記第1及び第2検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出する効率算出部、前記第1インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第1時間とは異なる第2時間を特定する特定部、前記第1時間及び前記特定部で特定した第2時間だけ前記高圧側スイッチング素子をオンした場合に、前記効率算出部で夫々算出した変換効率を比較する効率比較部、及び該効率比較部の比較結果に基づいて前記高圧側スイッチング素子をオンすべきオン時間を決定するオン時間決定部として機能させる。 A computer program according to an aspect of the present invention includes a first inductor, a high-voltage side switching element and a low-voltage side switching element connected in series via the first inductor, and the first inductor and the low-voltage side switching element. A voltage conversion circuit having a second inductor having one end connected to a connection point and a capacitor connected in parallel to the low-voltage side switching element, and a voltage conversion circuit for detecting a voltage and a current for each of an input and an output of the voltage conversion circuit A computer program for causing the voltage conversion circuit to perform step-down conversion in the voltage conversion device including a first detector, a second detector, and a control unit for turning on and off the high-voltage side switching element, wherein the control Calculating the conversion efficiency of the voltage conversion circuit based on the detection results of the first and second detectors. An efficiency calculating unit, a specifying unit for specifying a second time different from the first time according to the length of the resonance period of the resonance current by the first inductor and the capacitor, the specifying by the first time and the specifying unit When the high-voltage side switching element is turned on only for the second time, the efficiency comparison unit that compares the conversion efficiencies calculated by the efficiency calculation unit, and the high-voltage side switching element is turned on based on the comparison result of the efficiency comparison unit. It functions as an on-time determining unit that determines an on-time to be performed.
なお、本願は、このような特徴的な処理部及びステップを夫々備える電圧変換装置、及び電圧変換回路の降圧制御方法として実現したり、かかる特徴的な処理部に対応するステップをコンピュータに実行させるためのコンピュータプログラムとして実現したりすることができるだけでなく、電圧変換装置の一部又は全部を半導体集積回路として実現したり、電圧変換装置を含むその他のシステムとして実現したりすることができる。 In addition, this application is implement | achieved as a step-down control method of the voltage converter and voltage converter circuit which each have such a characteristic process part and step, or makes a computer perform the step corresponding to this characteristic process part For example, a part or all of the voltage conversion device can be realized as a semiconductor integrated circuit, or can be realized as another system including the voltage conversion device.
上記によれば、LC共振を用いて所謂ソフトスイッチングを行う場合、共振周期が変動した場合であってもスイッチング素子の損失を好適に低減することが可能となる。 Based on the above, when so-called soft switching is performed using LC resonance, it is possible to suitably reduce the loss of the switching element even when the resonance period varies.
[本発明の実施形態の説明]
最初に本発明の実施態様を列記して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
[Description of Embodiment of the Present Invention]
First, embodiments of the present invention will be listed and described. Moreover, you may combine arbitrarily at least one part of embodiment described below.
(1)本発明の一態様に係る電圧変換装置は、第1インダクタと、該第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン/オフして前記電圧変換回路に降圧変換させる制御部を備える電圧変換装置であって、前記電圧変換回路に入力される電圧及び電流を検出する第1検出器と、前記電圧変換回路から出力される電圧及び電流を検出する第2検出器とを更に備え、前記制御部は、前記第1及び第2検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出する効率算出部と、前記第1インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第1時間とは異なる第2時間を特定する特定部と、前記第1時間及び前記特定部で特定した第2時間だけ前記高圧側スイッチング素子をオンした場合に、前記効率算出部で夫々算出した変換効率を比較する効率比較部と、該効率比較部の比較結果に基づいて前記高圧側スイッチング素子をオンすべきオン時間を決定するオン時間決定部とを有する。 (1) A voltage converter according to an aspect of the present invention includes a first inductor, a high-voltage side switching element and a low-voltage side switching element connected in series via the first inductor, the first inductor, and the low-voltage A voltage conversion circuit having a second inductor having one end connected to a connection point of the side switching element, and a capacitor connected in parallel to the low voltage side switching element, and the voltage by turning on / off the high voltage side switching element A voltage conversion device including a control unit that performs step-down conversion in a conversion circuit, the first detector detecting a voltage and a current input to the voltage conversion circuit, and a voltage and a current output from the voltage conversion circuit And a control unit that calculates a conversion efficiency of the voltage conversion circuit based on detection results of the first and second detectors. An efficiency calculating unit, a specifying unit for specifying a second time different from the first time according to the length of the resonance period of the resonance current by the first inductor and the capacitor, and specifying by the first time and the specifying unit When the high-voltage side switching element is turned on only for the second time, the efficiency comparison unit that compares the conversion efficiencies calculated by the efficiency calculation unit, and the high-voltage side switching element based on the comparison result of the efficiency comparison unit. An on-time determining unit that determines an on-time to be turned on.
(10)本発明の一態様に係る電圧変換回路の降圧制御方法は、第1インダクタと、該第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、該電圧変換回路の入力及び出力夫々について電圧と電流とを検出する第1検出器及び第2検出器、並びに前記高圧側スイッチング素子をオン/オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させる制御方法であって、前記第1インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第1時間だけ前記高圧側スイッチング素子をオンした場合に、前記第1及び第2検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出し、前記第1時間とは異なる第2時間を特定し、特定した第2時間だけ前記高圧側スイッチング素子をオンした場合に、前記第1及び第2検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出し、前記第1時間及び特定した第2時間だけ前記高圧側スイッチング素子をオンした場合に夫々算出した変換効率を比較し、比較結果に基づいて前記高圧側スイッチング素子をオンすべきオン時間を決定する。 (10) A step-down control method for a voltage conversion circuit according to an aspect of the present invention includes a first inductor, a high-voltage side switching element and a low-voltage side switching element connected in series via the first inductor, and the first A voltage conversion circuit having a second inductor having one end connected to a connection point between the inductor and the low-voltage side switching element, and a capacitor connected in parallel to the low-voltage side switching element, and each of an input and an output of the voltage conversion circuit A control method for causing the voltage conversion circuit to perform step-down conversion in the voltage conversion device including a first detector and a second detector that detect voltage and current, and a control unit that turns on and off the high-voltage side switching element. The high-voltage side for the first time corresponding to the length of the resonance period of the resonance current by the first inductor and the capacitor. When the switching element is turned on, the conversion efficiency of the voltage conversion circuit is calculated based on the detection results of the first and second detectors, and a second time different from the first time is specified and specified. When the high-voltage side switching element is turned on for only 2 hours, the conversion efficiency of the voltage conversion circuit is calculated based on the detection results of the first and second detectors, and only the first time and the specified second time The conversion efficiencies calculated when the high-voltage side switching elements are turned on are compared, and an on-time for turning on the high-voltage side switching elements is determined based on the comparison result.
(11)本発明の一態様に係るコンピュータプログラムは、第1インダクタと、該第1インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第1インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第2インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、該電圧変換回路の入力及び出力夫々について電圧と電流とを検出する第1検出器及び第2検出器、並びに前記高圧側スイッチング素子をオン/オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させるためのコンピュータプログラムであって、前記制御部を、前記第1及び第2検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出する効率算出部、前記第1インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第1時間とは異なる第2時間を特定する特定部、前記第1時間及び前記特定部で特定した第2時間だけ前記高圧側スイッチング素子をオンした場合に、前記効率算出部で夫々算出した変換効率を比較する効率比較部、及び該効率比較部の比較結果に基づいて前記高圧側スイッチング素子をオンすべきオン時間を決定するオン時間決定部として機能させる。 (11) A computer program according to an aspect of the present invention includes a first inductor, a high-voltage side switching element and a low-voltage side switching element connected in series via the first inductor, the first inductor and the low-voltage side A voltage conversion circuit having a second inductor having one end connected to a connection point of the switching element and a capacitor connected in parallel to the low-voltage side switching element, and a voltage and a current for each of an input and an output of the voltage conversion circuit A computer program for causing the voltage conversion circuit to perform step-down conversion in the control unit in a voltage conversion device including a first detector and a second detector to detect, and a control unit for turning on and off the high-voltage side switching element. The control unit is configured to convert the voltage conversion circuit based on the detection results of the first and second detectors. An efficiency calculating unit that calculates the second time different from the first time according to the length of the resonance period of the resonance current by the first inductor and the capacitor, the first time and the specifying unit When the high-voltage side switching element is turned on for the specified second time, an efficiency comparison unit that compares the conversion efficiencies calculated by the efficiency calculation unit, and the high-voltage side switching element based on the comparison result of the efficiency comparison unit Is made to function as an on-time determining unit that determines an on-time to be turned on.
本態様にあっては、電圧変換回路にて、高圧側スイッチング素子と、第1インダクタと、両端にキャパシタが接続された低圧側スイッチング素子とがこの順序で接続されており、第1インダクタ及び低圧側スイッチング素子の接続点に第2インダクタの一端が接続されている。制御部が高圧側スイッチング素子をオン/オフすることにより、電圧変換回路の高圧側に入力された電圧が降圧されて低圧側に出力される。 In this aspect, in the voltage conversion circuit, the high-voltage side switching element, the first inductor, and the low-voltage side switching element having capacitors connected to both ends are connected in this order. One end of the second inductor is connected to the connection point of the side switching element. When the control unit turns on / off the high-voltage side switching element, the voltage input to the high-voltage side of the voltage conversion circuit is stepped down and output to the low-voltage side.
制御部は、第1インダクタ及びキャパシタによる共振電流の共振周期の長さに応じた第1時間だけ高圧側スイッチング素子をオンした場合に、電圧変換回路の第1の変換効率を算出し、次に第1時間とは異なる第2時間を特定して高圧側スイッチング素子を第2時間だけオンした場合に、電圧変換回路の第2の変換効率を算出する。制御部は更に、第1及び第2の変換効率を比較した結果により、本願の課題を解決すべく変換効率が高い方の場合に高圧側スイッチング素子をオンした時間を、実際に高圧側スイッチング素子をオンすべきオン時間と決定する。これにより、高圧側スイッチング素子を計算上のオン時間だけオンした場合と比較して、電圧変換回路の実際の変換効率が高くなる。 The control unit calculates the first conversion efficiency of the voltage conversion circuit when the high-voltage side switching element is turned on for the first time corresponding to the length of the resonance period of the resonance current by the first inductor and the capacitor, When the second time different from the first time is specified and the high-voltage side switching element is turned on for the second time, the second conversion efficiency of the voltage conversion circuit is calculated. The control unit further determines the time when the high-voltage side switching element is turned on when the conversion efficiency is higher in order to solve the problem of the present application based on the result of comparing the first and second conversion efficiencies. Is determined as the on-time to be turned on. As a result, the actual conversion efficiency of the voltage conversion circuit is higher than when the high-voltage side switching element is turned on for the calculated on-time.
(2)前記制御部は、前記特定部で前記第1時間より長い第2時間を特定した場合に、前記効率比較部で比較した結果が、前記第2時間だけオンした方が変換効率が低いときは、前記特定部で前記第1時間より短い第2時間を特定することが好ましい。 (2) When the control unit specifies the second time longer than the first time by the specifying unit, the conversion efficiency is lower when the comparison result by the efficiency comparison unit is turned on only for the second time. In some cases, it is preferable that the specifying unit specifies a second time shorter than the first time.
本態様にあっては、先に第1時間より長い第2時間を特定すると共に、電圧変換回路の第2の変換効率を算出する。このように第2時間を第1時間より長くして算出した第2の変換効率と、上述の第1の変換効率とを比較した結果、第2の変換効率の方が低い場合は、次に第1時間より短い第2時間を特定する。これにより、次に算出される第2の変換効率の方が第1の変換効率より高くなる蓋然性が高まる。 In this aspect, the second time longer than the first time is specified first, and the second conversion efficiency of the voltage conversion circuit is calculated. As a result of comparing the second conversion efficiency calculated by making the second time longer than the first time and the above-described first conversion efficiency, if the second conversion efficiency is lower, A second time shorter than the first time is specified. This increases the probability that the second conversion efficiency calculated next is higher than the first conversion efficiency.
(3)前記制御部は、前記特定部で前記第2時間を時系列的に変化させるべく特定する都度、前記効率算出部で変換効率を算出し、前記効率比較部で変換効率を比較することが好ましい。 (3) The control unit calculates the conversion efficiency by the efficiency calculation unit and compares the conversion efficiency by the efficiency comparison unit every time the specifying unit specifies the second time to change in time series. Is preferred.
本態様にあっては、第1時間とは異なる第2時間を時系列的に変化させ、その都度、電圧変換回路の第2の変換効率を算出する。このように時系列的に異なる第2時間に応じて算出した第2の変換効率と、上述の第1の変換効率とを比較した結果により、変換効率が最も高い場合に高圧側スイッチング素子をオンした時間を、実際に高圧側スイッチング素子をオンすべきオン時間と決定する。これにより、電圧変換回路の実際の変換効率が最も高くなるオン時間が探索される。 In this aspect, the second time different from the first time is changed in time series, and the second conversion efficiency of the voltage conversion circuit is calculated each time. As a result of comparing the second conversion efficiency calculated in accordance with the second time different in time series as described above and the first conversion efficiency described above, the high-voltage side switching element is turned on when the conversion efficiency is the highest. The determined time is determined as the on-time when the high-voltage side switching element is actually to be turned on. As a result, an ON time during which the actual conversion efficiency of the voltage conversion circuit is highest is searched.
(4)前記制御部は、前記電圧変換回路について予め算出した変換効率を出力の電流に対応付けて記憶する第1記憶部と、前記第2検出器が検出した電流に基づいて前記第1記憶部から読み出した変換効率よりも、前記高圧側スイッチング素子を前記特定部で特定した第2時間だけオンした場合に前記効率算出部で算出した変換効率の方が所定値以上低いか否かを判定する判定部とを更に有し、該判定部で低いと判定した場合に、前記特定部で前記第2時間を更に変化させるべく特定することが好ましい。 (4) The control unit stores the conversion efficiency calculated in advance for the voltage conversion circuit in association with the output current, and the first storage based on the current detected by the second detector. It is determined whether or not the conversion efficiency calculated by the efficiency calculation unit is lower than a predetermined value when the high-voltage side switching element is turned on for the second time specified by the specification unit than the conversion efficiency read from the unit It is preferable that the determination unit further specifies the second time to be further changed when the determination unit determines that the second time is low.
本態様にあっては、電圧変換回路について予め算出された理想的な変換効率が、算出条件としての出力電流に対応付けて第1記憶部に記憶されている。電圧変換の実行に際し、第2時間を順次特定し、特定した第2時間だけ高圧側スイッチング素子をオンした場合に変換効率を算出する。ここで算出した変換効率が、検出した出力電流に基づいて第1記憶部から読み出した変換効率よりも所定値以上低い場合は、第2時間を更に変化させる。これにより、電圧変換回路の計測された変換効率と理想的な変換効率との差分が所定値より小さくなるまで、好適なオン時間の探索が継続される。 In this aspect, the ideal conversion efficiency calculated in advance for the voltage conversion circuit is stored in the first storage unit in association with the output current as the calculation condition. When executing the voltage conversion, the second time is sequentially specified, and the conversion efficiency is calculated when the high-voltage side switching element is turned on for the specified second time. When the conversion efficiency calculated here is lower than the conversion efficiency read from the first storage unit based on the detected output current by a predetermined value or more, the second time is further changed. Thereby, the search for a suitable on-time is continued until the difference between the measured conversion efficiency of the voltage conversion circuit and the ideal conversion efficiency becomes smaller than a predetermined value.
(5)前記特定部は、前記第1時間に対して所定の微小時間を整数倍した時間を加算又は減算して前記第2時間を特定することが好ましい。 (5) It is preferable that the specifying unit specifies the second time by adding or subtracting a time obtained by multiplying a predetermined minute time by an integer with respect to the first time.
本態様にあっては、所定の微小時間を整数倍した時間を第1時間に対して加算又は減算して第2時間を特定するため、第1時間を中心にして第2時間がきめ細かく調整される。 In this aspect, since the second time is specified by adding or subtracting a time obtained by multiplying the predetermined minute time by an integer to the first time, the second time is finely adjusted around the first time. The
(6)前記特定部は、予め設定した所定の範囲内で前記第2時間を特定することが好ましい。 (6) It is preferable that the specifying unit specifies the second time within a predetermined range set in advance.
本態様にあっては、第1時間とは異ならせて特定する第2時間が、予め設定した所定の範囲内に収まるようにする。これにより、想定される変動要因とは異なる要因によって共振周期が変動する場合に、オン時間が不適切に決定されることが防止される。 In this aspect, the second time specified differently from the first time is set within a predetermined range. This prevents the on-time from being inappropriately determined when the resonance period varies due to a factor different from the assumed variation factor.
(7)前記電圧変換回路の周囲温度を検出する温度センサを更に備え、前記制御部は、前記オン時間から前記第1時間を減算した差分を前記電圧変換回路の周囲温度及び出力の電流に対応付けて記憶するための第2記憶部と、前記第2検出器が検出した電流及び前記温度センサが検出した周囲温度に対応する前記第2記憶部の記憶領域に差分が記憶されているか否かを判定する記憶判定部と、該記憶判定部で差分が記憶されていると判定した場合に、前記記憶領域から読み出した差分を前記第1時間に加算した時間をオン時間に決定する第2のオン時間決定部と、前記記憶判定部で差分が記憶されていないと判定した場合に、前記オン時間決定部で決定したオン時間から前記第1時間を減算した差分を前記記憶領域に記憶する差分記憶部とを更に有することが好ましい。 (7) The apparatus further includes a temperature sensor that detects an ambient temperature of the voltage conversion circuit, and the control unit corresponds to a difference obtained by subtracting the first time from the ON time to an ambient temperature of the voltage conversion circuit and an output current. Whether or not a difference is stored in a storage area of the second storage unit corresponding to the second storage unit for storing and the current detected by the second detector and the ambient temperature detected by the temperature sensor A storage determination unit that determines whether the difference is stored in the storage determination unit, and a time obtained by adding the difference read from the storage area to the first time is determined as a second time. The difference which memorize | stores the difference which subtracted the said 1st time from the ON time determined by the said ON time determination part in the said storage area, when it determines with the ON time determination part and the said memory | storage determination part not being memorize | stored With memory It is preferred to have the.
本態様にあっては、電圧変換の実行に際し、検出した出力電流及び周囲温度に対応する変換効率の差分が第2記憶部に記憶されている場合は、第2記憶部から読み出した差分を第1時間に加算してオン時間を決定する。一方、変換効率の差分が第2記憶部に記憶されていない場合は、第2時間及び変換効率夫々を逐次特定及び算出し、オン時間を決定したときに、決定したオン時間から第1時間を減算した差分を、検出した出力電流及び周囲温度に対応付けて第2記憶部に記憶する。これにより、出力電流及び周囲温度に応じて過去に決定したオン時間が第2記憶部に記憶されている場合は、第2時間及び変換効率の算出が不要となる。そして、時間の経過と共に第2記憶部の記憶内容が充実したものとなる。 In this aspect, when the conversion efficiency difference corresponding to the detected output current and the ambient temperature is stored in the second storage unit when the voltage conversion is executed, the difference read from the second storage unit is the first difference. Add to 1 hour to determine on-time. On the other hand, when the difference in conversion efficiency is not stored in the second storage unit, the second time and the conversion efficiency are sequentially specified and calculated, and when the on-time is determined, the first time is determined from the determined on-time. The subtracted difference is stored in the second storage unit in association with the detected output current and ambient temperature. Thereby, when the ON time determined in the past according to the output current and the ambient temperature is stored in the second storage unit, the calculation of the second time and the conversion efficiency becomes unnecessary. As the time elapses, the contents stored in the second storage unit become enriched.
(8)前記制御部は、前記高圧側スイッチング素子をオンしてから前記共振電流が極小となるまでの時間を推定して前記第1時間とする推定部を更に有することが好ましい。 (8) It is preferable that the control unit further includes an estimation unit that estimates a time from when the high-voltage side switching element is turned on until the resonance current becomes a minimum, and sets the first time.
本態様にあっては、高圧側スイッチング素子をオンした時点から共振電流が極小になるであろうと推定した時点までの時間を第1時間とするため、共振周期が理想的な周期である場合を中心にして、変換効率がより高くなるオン時間が探索される。 In this aspect, since the time from when the high-voltage side switching element is turned on to the time when it is estimated that the resonance current will be minimized is the first time, the resonance period is an ideal period. At the center, an on-time when the conversion efficiency is higher is searched.
(9)前記推定部は、以下の式に基づいて前記第1時間を算出することが好ましい。
Tmi=(Lr1/Vi){Io−Vi(1−D)D/(2Lr2fs)}
+(3/4)Tr
但し、
Tmi:前記第1時間
Lr1:前記第1インダクタのインダクタンス
Vi:前記電圧変換回路の入力電圧
Io:前記電圧変換回路の出力電流
D:前記高圧側スイッチング素子の目標のデューティ比
Lr2:前記第2インダクタのインダクタンス(Lr2>>Lr1)
fs:前記高圧側スイッチング素子のスイッチング周波数
Tr:2π√(Lr1Cr1)
Cr1:前記キャパシタのキャパシタンス
(9) It is preferable that the estimation unit calculates the first time based on the following equation.
Tmi = (Lr1 / Vi) {Io-Vi (1-D) D / (2Lr2fs)}
+ (3/4) Tr
However,
Tmi: the first time Lr1: the inductance of the first inductor Vi: the input voltage of the voltage conversion circuit Io: the output current of the voltage conversion circuit D: the target duty ratio Lr2 of the high-voltage side switching element: the second inductor Inductance (Lr2 >> Lr1)
fs: switching frequency of the high-voltage side switching element Tr: 2π√ (Lr1Cr1)
Cr1: Capacitance of the capacitor
本態様にあっては、高圧側スイッチング素子をオンしてから上記共振電流が極小となるまでの時間が式に基づいて推定される。 In this aspect, the time from when the high-voltage side switching element is turned on until the resonance current becomes minimum is estimated based on the equation.
[本発明の実施形態の詳細]
本発明の実施形態に係る電圧変換装置、電圧変換回路の降圧制御方法及びコンピュータプログラムの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、各実施形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。
[Details of the embodiment of the present invention]
Specific examples of a voltage conversion device, a voltage conversion circuit step-down control method, and a computer program according to embodiments of the present invention will be described below with reference to the drawings. In addition, this invention is not limited to these illustrations, is shown by the claim, and intends that all the changes within the meaning and range equivalent to a claim are included. In addition, the technical features described in each embodiment can be combined with each other.
(実施形態)
図1は、実施形態に係る電圧変換装置の構成例を示すブロック図である。電圧変換装置は、電圧変換回路1と、該電圧変換回路1による電圧の変換を制御する制御部5とを備える。電圧変換回路1は、高圧側の端子H,Gを介して外部から入力された電圧を降圧して低圧側の端子L,Gから出力する。端子H,G間にはキャパシタ41が接続されており、例えばリチウムイオン電池等の比較的高圧のバッテリ2が外部に接続される。端子L,G間にはキャパシタ42が接続されており、例えば鉛蓄電池等の比較的低圧のバッテリ3が外部に接続される。電圧変換装置は、端子L,Gを介して外部から入力された電圧を昇圧して端子H,Gから並列に出力する昇圧動作が可能である。
(Embodiment)
FIG. 1 is a block diagram illustrating a configuration example of the voltage conversion device according to the embodiment. The voltage conversion apparatus includes a
電圧変換装置は、更に、電圧変換回路1に入力される電圧を2つの抵抗器で分圧して検出する電圧検出器V1と、電圧変換回路1に入力される電流を検出する電流検出器A1と、電圧変換回路1から出力される電圧を2つの抵抗器で分圧して検出する電圧検出器V2と、電圧変換回路1から出力される電流を検出する電流検出器A2と、電圧変換回路1の周囲温度を検出する温度センサTh1とを備える。電圧検出器V1、電流検出器A1、電圧検出器V2、電流検出器A2及び温度センサTh1の検出結果は、制御部5に与えられる。
The voltage conversion device further includes a voltage detector V1 that detects a voltage input to the
電圧検出器V1及び電流検出器A1が第1検出器に相当する。また、電圧検出器V2及び電流検出器A2が第2検出器に相当する。電圧検出器V1及びV2は、検出対象の電圧を抵抗器で分圧するものに限定されない。電流検出器A1及びA2は、例えばシャント抵抗及び該シャント抵抗に電流が流れたときに発生する電圧を増幅する差動増幅器を含んでなるが、これに限定されるものではない。 The voltage detector V1 and the current detector A1 correspond to the first detector. The voltage detector V2 and the current detector A2 correspond to the second detector. The voltage detectors V1 and V2 are not limited to those that divide the voltage to be detected by a resistor. The current detectors A1 and A2 include, for example, a shunt resistor and a differential amplifier that amplifies a voltage generated when a current flows through the shunt resistor, but are not limited thereto.
電圧変換回路1は、第1インダクタL1と、該第1インダクタL1を介して端子H,G間に直列に接続された高圧側スイッチング素子Q1及び低圧側スイッチング素子Q2(以下、高圧側及び低圧側スイッチング素子を単にSW素子ともいう)と、第1インダクタL1及びSW素子Q2の接続点に一端が接続された第2インダクタL2(以下第1及び第2インダクタを単にインダクタという)と、SW素子Q2の両端に接続されたキャパシタC1とを有する。インダクタL2は、他端が端子Lに接続されている。SW素子Q2をアノードが端子Gに接続されたダイオードに置き換えてもよい。温度センサTh1は、インダクタL1、インダクタL2及びキャパシタC1に対してできるだけ近い位置に配置されていることが好ましい。
The
SW素子Q1は、ドレインが端子Hに接続されており、ゲートが制御部5に接続されている。SW素子Q2は、ソースが端子Gに接続されており、ゲートが制御部5に接続されている。ここでのSW素子Q1及びQ2は、Nチャネル型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)であるが、これに限定されるものではなく、例えばバイポーラトランジスタ、IGBT(Insulated Gate Bipolar Transistor)等の他のスイッチング素子であってもよい。
The SW element Q <b> 1 has a drain connected to the terminal H and a gate connected to the
電圧変換回路1は、更に、SW素子Q1及びインダクタL1の接続点にドレインが接続されたSW素子Q3を有する。SW素子Q3は、ソースが端子Gに接続されており、ゲートが制御部5に接続されている。本実施形態では、SW素子Q3をアノードが端子Gに接続されたダイオードに置き換えてもよい。
The
制御部5は、SW素子Q1及びQ2の制御における中枢となるCPU(Central Processing Unit)51と、フラッシュメモリ、EPROM(Erasable Programmable Read Only Memory)、EEPROM(Electrically EPROM:登録商標)等の不揮発性メモリを用いたROM52と、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)等の書き換え可能なメモリを用いたRAM53と、時間を計時するタイマ54とを備える。CPU51、ROM52、RAM53及びタイマ54は、相互にバス接続されている。RAM53には、後述する第1記憶部531及び第2記憶部532が含まれている。
The
制御部5は、更に、SW素子Q1、Q2及びQ3をオンするオン信号を生成してゲートに印加する駆動回路55と、電圧検出器V1及び電流検出器A1の検出結果をA/D変換するA/D変換器56と、電圧検出器V2、電流検出器A2及び温度センサTh1の検出結果をA/D変換するA/D変換器57とを備えており、これらは何れもCPU51とバス接続されている。A/D変換器57は、また、キャパシタC1の電圧をA/D変換する。SW素子Q1のゲートに印加される駆動信号は例えばPFM(Pulse Frequency Modulation)信号であるが、オン/オフのトータル時間に対するオン時間の比、即ちデューティ比が定義される信号であれば、他の信号であってもよい。
The
CPU51は、予めROM52に記憶された制御プログラムに従って各部の動作を制御すると共に、入出力、演算等の処理を行う。CPU51による各処理の手順を定めたコンピュータプログラムを、不図示の手段を用いて予めRAM53にロードし、ロードされたコンピュータプログラムをCPU51で実行するようにしてもよいし、制御部5を専用のハードウェア回路で構成してもよい。
The
具体的には、制御部5は、SW素子Q1を適時オン/オフしたり、キャパシタC1の電圧(即ち、SW素子Q2のドレインの電圧)を検出し、これらの検出結果に基づいてSW素子Q2を適時オン/オフしたりする制御を行う。制御部5は、また、電圧検出器V1及び電流検出器A2の検出結果を取り込んで、後述する転流期間の長さ、共振周期、SW素子Q1のオン時間及びオフ時間を算出する。制御部5は、更に、電圧検出器V1及び電流検出器A1の検出結果から入力電力を算出し、電圧検出器V2及び電流検出器A2の検出結果から出力電力を算出し、これらの算出結果に基づいて電圧変換回路1の変換効率を算出する。
Specifically, the
図2は、電圧変換回路1の降圧動作時における各部の波形の一例を示すタイミングチャートである。図2に示す5つのタイミングチャートは、何れも同一の時間軸(t)を横軸にしてあり、図の上段から順に、SW素子Q1、インダクタL1、キャパシタC1、SW素子Q2及びインダクタL2の電圧波形及び電流波形を示す。図中の太い実線は電圧を示し、細い実線は電流を示す。特にSW素子Q1及びQ2については、ゲートに印加される制御電圧を破線で示してある。本実施形態では、端子Hから端子Lに向かう方向を、インダクタL1、インダクタL2及びSW素子Q1の電流の向きとする。また、インダクタL2の一端から端子Gに向かう方向をキャパシタC1の電流の向きとし、その逆方向をSW素子Q2の電流の向きとする。
FIG. 2 is a timing chart showing an example of the waveform of each part during the step-down operation of the
以下では、図2に示す状態D1からD4における電圧変換回路1の降圧動作について状態毎に説明する。状態D1からD4までが、1つのスイッチング周期に相当する。なお、図3から図6までの説明図では、SW素子Q3の図示を省略する。図3は、電圧変換回路1の降圧動作における状態D1の一例を示す説明図である。状態D1は第1モードに対応する。制御部5は、SW素子Q2をオフした状態でSW素子Q1をオンすることにより、電圧変換回路1を、インダクタL1及びキャパシタC1に正弦波状の共振電流を流す第1モードで動作させる。第1モードでは、端子HからSW素子Q1及びインダクタL1を介して電流が流入し、インダクタL2を介して端子Lから電流が流出する。
Hereinafter, the step-down operation of the
図3に示す状態D1では、正弦波状に上昇するキャパシタC1の電圧が端子H,G間の電圧より低い間、インダクタL1の電流が正弦波状に増加し続け、キャパシタC1の電圧が端子H,G間の電圧より高くなった後は、インダクタL1の電流が減少に転じる。この間、インダクタL1の電圧は正弦波状に低下し続ける。状態D1の間、キャパシタC1の電圧は時間の経過と共に上昇し続ける。 In the state D1 shown in FIG. 3, while the voltage of the capacitor C1 rising in a sine wave is lower than the voltage between the terminals H and G, the current of the inductor L1 continues to increase in a sine wave, and the voltage of the capacitor C1 is increased to the terminals H and G. After becoming higher than the voltage between, the current of the inductor L1 starts to decrease. During this time, the voltage of the inductor L1 continues to decrease in a sine wave shape. During the state D1, the voltage of the capacitor C1 continues to rise with time.
図4は、電圧変換回路1の降圧動作における状態D2の一例を示す説明図である。状態D2も第1モードに対応する。図3に示す状態D1でキャパシタC1に流れる共振電流の向きが逆転して、キャパシタC1の電圧が上昇から低下に転じた場合、電圧変換回路1が状態D2となる。状態D2では、キャパシタC1の放電電流がインダクタL2を介して端子L側に流れる。キャパシタC1の電圧が端子H,G間の電圧より高い間は、インダクタL1の電流が減少し続ける。
FIG. 4 is an explanatory diagram illustrating an example of the state D2 in the step-down operation of the
図5は、電圧変換回路1の降圧動作における状態D3の一例を示す説明図である。状態D3は第2モードに対応する。図4に示す状態D2において、SW素子Q1及びインダクタL1に流れる正弦波状の電流が極小になるか又は電流の向きが逆転して寄生ダイオードに電流が流れた場合、制御部5がSW素子Q1をオフすることにより、電圧変換回路1が状態D3となる。これにより、SW素子Q1の電流が極小である時に、又はSW素子Q1の電圧が0Vに近い間にSW素子Q1がオフするため、SW素子Q1のスイッチング損失が低減される。状態D3では、当初、インダクタL2の還流電流がキャパシタC1に流れる。
FIG. 5 is an explanatory diagram illustrating an example of the state D3 in the step-down operation of the
状態D2でインダクタL1の電流がゼロに近い電流になる前に制御部5がSW素子Q1をオフした場合、インダクタL1にサージ電圧が発生することがある。一方、本実施形態ではSW素子Q1及びインダクタL1の接続点と端子Gとの間にSW素子Q3が接続されている。このため、SW素子Q1がオフする前にインダクタL1に流れていた電流は、引き続きSW素子Q3の寄生ダイオードに流れてサージ電圧が抑制される。制御部5は、SW素子Q1をオフしたときから適宜の時点までSW素子Q3を積極的にオンしてもよい。
When the
図6は、電圧変換回路1の降圧動作における状態D4の一例を示す説明図である。図5に示す状態D3において、キャパシタC1及びSW素子Q2の電圧が所定の電圧閾値より低くなった後に、制御部5がSW素子Q2をオンすることにより、電圧変換回路1が状態D4となる。状態D4も第2モードに対応する。これにより、インダクタL2の還流電流が、オン抵抗の低いSW素子Q2に流れる。また、SW素子Q2の電圧が比較的低い間にSW素子Q2がオンするため、SW素子Q2のスイッチング損失が低減される。
FIG. 6 is an explanatory diagram illustrating an example of the state D4 in the voltage step-down operation of the
状態D4で端子H,Gからの入力電圧に対する端子L,Gへの出力電圧の降圧比に応じた適宜の時間が経過した場合、制御部5がSW素子Q2をオフした後にSW素子Q1をオンすることにより、電圧変換回路1が図3に示す状態D1となる。このようにして、状態D1からD4までの状態遷移が繰り返される。
In the state D4, when an appropriate time corresponding to the step-down ratio of the output voltage to the terminals L and G with respect to the input voltage from the terminals H and G has elapsed, the
次に、上述の状態D1及びD2と、その前後における電圧変換回路1の動作について、より詳細に説明する。図7は、電圧変換回路1が状態D4を抜けてから状態D1,D2を経て状態D3に切り替わるまでの各部の波形を模式的に示すタイミングチャートである。図7に示す5つのタイミングチャートは、何れも同一の時間軸(t)を横軸にしてあり、図の上段から順に、SW素子Q1のオン期間、SW素子Q1の実効的なオン期間、SW素子Q1の電流、SW素子Q2の電流(寄生ダイオードの電流を含む)、及びインダクタL2の電流を示す。縦軸のスケールは必ずしも同一ではない。特にSW素子Q1の電流については、出力電流Ioが比較的大きい場合及び小さい場合の夫々を実線及び一点鎖線で示す。Ioは電圧変換回路1の出力電流の平均値である。ΔIは出力電流に含まれるリップル電流の振幅である。時刻t1からt3までの時間がSW素子Q1のオン時間Tmiである。
Next, the above-described states D1 and D2 and the operation of the
図7の横軸に示す時刻t1からt3までの期間が、電圧変換回路1の状態D1及びD2に対応し、時刻t3以降の期間が状態D3及びD4に対応する。状態D1からD2,D3,D4を経て次のスイッチング周期の状態D1に至るまでの期間が、現在のスイッチング周期に相当する。時刻t1より前の時刻t0からt1までの間は、1つ前のスイッチング周期の状態D4からD1に至るまでの過渡的な状態を表す。この間は、制御部5がSW素子Q2を既にオフしていてもよいし、時刻t1の直前までオンし続けていてもよい。SW素子Q2がオフされている場合、上述の図6でSW素子Q2のソースからドレインに流れていたインダクタL2の電流、即ち還流電流は、SW素子Q2の寄生ダイオードに流れる。インダクタL2の電流は、時刻t0からt1までの間、緩やかに減少する。
A period from time t1 to t3 shown on the horizontal axis in FIG. 7 corresponds to states D1 and D2 of the
上記の過渡的な状態におけるSW素子Q2の電圧の絶対値は、SW素子Q2のオン電圧又は寄生ダイオードのオン電圧である。つまり、時刻t0からt1までのSW素子Q2の電圧の絶対値は実質的に0Vとみなせるから、時刻t1で制御部5がSW素子Q1をオンすることによって電圧変換回路1が状態D1に遷移した場合、SW素子Q1及びインダクタL1には傾きがdI/dt=Vi/Lr1の電流が流れる。但し、Viは端子H,G間の入力電圧であり、Lr1はインダクタL1のインダクタンスである。
The absolute value of the voltage of the SW element Q2 in the transient state is the on-voltage of the SW element Q2 or the on-voltage of the parasitic diode. That is, since the absolute value of the voltage of the SW element Q2 from time t0 to t1 can be regarded as substantially 0V, the
SW素子Q2に流れていたインダクタL2の還流電流が、時刻t1でSW素子Q1及びインダクタL1に流れ始めた上記傾きの電流に漸次置き換わることにより、SW素子Q2の電流は、時刻t1からt2までの間、直線的に減少して時刻t2でゼロとなる。この結果、時刻t1からt2までの間、インダクタL2の電流は、時刻t0からt1まで流れていた電流と同等の傾きで緩やかに減少する。時刻t1からt2までの間は、インダクタL2の還流電流がSW素子Q2からSW素子Q1に転流する転流期間に相当し、インダクタL2の電流が依然として減少し続けるため、この間の時間Tiは、電圧変換回路1の降圧比を決定付けるデューティ比に寄与しない。従って、SW素子Q1の実効的なオン時間は、時刻t2からt3までの時間Tonとなる。
The return current of the inductor L2 flowing in the SW element Q2 is gradually replaced with the current having the above-described gradient that has started flowing in the SW element Q1 and the inductor L1 at time t1, so that the current of the SW element Q2 is changed from time t1 to time t2. In the meantime, it decreases linearly and becomes zero at time t2. As a result, during the period from time t1 to t2, the current of the inductor L2 gradually decreases with the same slope as the current flowing from time t0 to t1. Between time t1 and t2, since the return current of the inductor L2 corresponds to a commutation period in which the return current of the SW element Q2 is commutated from the SW element Q2, and the current of the inductor L2 continues to decrease, the time Ti during this time is It does not contribute to the duty ratio that determines the step-down ratio of the
上記の転流期間の後、時刻t2からt3までの間、SW素子Q1を介してインダクタL1及びキャパシタC1に正弦波状の共振電流が流れる。インダクタL1の電流、即ちSW素子Q1の電流は、実線で示す場合に時刻t3で極小となり、一点鎖線で示す場合に時刻t3より前の時刻taでゼロとなる。何れの場合も時刻t3でSW素子Q1がオフされる。SW素子Q1がオンである間、インダクタL2にエネルギーが注入されてインダクタL2の電流がΔIだけ増加する。その後、次のスイッチング周期の状態D1に至るまでの間に、インダクタL2の電流がΔIだけ減少する。 After the commutation period, a sinusoidal resonance current flows through the inductor L1 and the capacitor C1 through the SW element Q1 from time t2 to time t3. The current of the inductor L1, that is, the current of the SW element Q1, becomes minimum at time t3 when indicated by a solid line, and becomes zero at time ta before time t3 when indicated by a one-dot chain line. In either case, the SW element Q1 is turned off at time t3. While the SW element Q1 is on, energy is injected into the inductor L2, and the current of the inductor L2 increases by ΔI. Thereafter, the current of the inductor L2 decreases by ΔI until the state D1 of the next switching period is reached.
なお、図7では、時刻t3以降もSW素子Q1をオンし続けたと仮定した場合のSW素子Q1の電流を破線で示してある。この場合、SW素子Q1の電流が時刻t2の時と同じ電流になる時刻をt4とすると、時刻t2からt4までの時間が共振周期Trに相当し、時刻t2からt3までの時間、即ちSW素子Q1の実効的なオン時間Tonが共振周期Trの3/4に相当する。共振周期Trは、以下の式(1)で表される。 In FIG. 7, the current of the SW element Q1 is shown by a broken line when it is assumed that the SW element Q1 is kept on after time t3. In this case, if the time when the current of the SW element Q1 becomes the same as that at the time t2 is t4, the time from the time t2 to the time t4 corresponds to the resonance period Tr, and the time from the time t2 to the time t3, that is, the SW element The effective on-time Ton of Q1 corresponds to 3/4 of the resonance period Tr. The resonance period Tr is expressed by the following formula (1).
Tr=2π√(Lr1Cr1)・・・・・・・・・・・・・・・・・・・・・・・(1)
但し、
Lr1:インダクタL1のインダクタンス
Cr1:キャパシタC1のキャパシタンス
Tr = 2π√ (Lr1Cr1) (1)
However,
Lr1: Inductor Cr1 inductance Cr1: Capacitor C1 capacitance
一点鎖線で示されるSW素子Q1の電流がゼロ以下となるのは時刻taからtbまでの間であり、この間のどの時点でSW素子Q1をオフしてもSW素子Q1の損失は実質的にゼロとなる。よって、本実施形態では、出力電流Ioの大小に関わらず、SW素子Q1に流れる共振電流が極小となる時刻t3でSW素子Q1をオフする。 The current of SW element Q1 indicated by the alternate long and short dash line is less than or equal to zero from time ta to tb, and the loss of SW element Q1 is substantially zero at any point during this time, regardless of the SW element Q1 being turned off. It becomes. Therefore, in the present embodiment, the SW element Q1 is turned off at time t3 when the resonance current flowing through the SW element Q1 is minimized regardless of the magnitude of the output current Io.
上述したように、時刻t1からt2までの間、SW素子Q1には傾きがdI/dt=Vi/Lr1の電流が流れる。そして、時刻t2におけるSW素子Q1の電流It2(一点鎖線で示される場合は「It2」より少ない「(It2)」であるが、以下では何れの場合も「It2」で表す)は、インダクタL2の電流と等しくなる。この時のインダクタL2の電流はIo−ΔI/2であるから、以下の式(2)が成立する。 As described above, a current having a slope of dI / dt = Vi / Lr1 flows through the SW element Q1 from time t1 to time t2. The current It2 of the SW element Q1 at time t2 (“(It2)”, which is less than “It2” when indicated by the alternate long and short dash line, is expressed as “It2” in any case below) of the inductor L2 Equal to the current. Since the current of the inductor L2 at this time is Io−ΔI / 2, the following equation (2) is established.
It2=Io−ΔI/2
=(Vi/Lr1)Ti・・・・・・・・・・・・・・・・・・・・・・・(2)
但し、
Io:出力電流の平均値
ΔI:電圧変換回路1の出力電流のリップル電流(peak to peak)
Vi:電圧変換回路1の入力電圧
Lr1:インダクタL1のインダクタンス
Ti:時刻t1からt2までの時間(転流期間の長さ)
It2 = Io−ΔI / 2
= (Vi / Lr1) Ti (2)
However,
Io: average value of output current ΔI: ripple current of output current of voltage conversion circuit 1 (peak to peak)
Vi: input voltage Lr1 of voltage conversion circuit 1: inductance of inductor L1 Ti: time from time t1 to t2 (length of commutation period)
一方、インダクタL2のインダクタンスに対して、インダクタL1のインダクタンスが無視できる場合、上記の共振電流の影響を無視すれば、電圧変換回路1の入出力電圧は、以下の式(3)及び式(4)で近似される関係にある。
On the other hand, when the inductance of the inductor L1 is negligible with respect to the inductance of the inductor L2, the input / output voltage of the
Vi−Vo=Lr2ΔI/Ton・・・・・・・・・・・・・・・・・・・・・・(3)
Vo/Vi=D・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(4)
但し、
Vi:電圧変換回路1の入力電圧
Vo:電圧変換回路1の出力電圧
Lr2:インダクタL2のインダクタンス
ΔI:電圧変換回路1の出力電流のリップル電流
Ton:SW素子Q1の実効的なオン時間
D:SW素子Q1のスイッチングの実効的なデューティ比
Vi−Vo = Lr2ΔI / Ton (3)
Vo / Vi = D (4)
However,
Vi: input voltage of
ここで、SW素子Q1のスイッチング周波数fsの逆数であるスイッチング周期にDを乗じたものがTonであり、上述のとおりTonが(3/4)Trに相当するから、fsは以下の式(5)で表される。更に、式(3)のTonは、fsを用いて以下の式(6)で表される。 Here, Ton is obtained by multiplying the switching period, which is the reciprocal of the switching frequency fs of the SW element Q1, by D, and Ton corresponds to (3/4) Tr as described above. Therefore, fs is expressed by the following formula (5 ). Furthermore, Ton of Formula (3) is represented by the following Formula (6) using fs.
fs=D/{(3/4)Tr}・・・・・・・・・・・・・・・・・・・・・・・(5)
Ton=D(1/fs)・・・・・・・・・・・・・・・・・・・・・・・・・・(6)
但し、
fs:SW素子Q1のスイッチング周波数
D:SW素子Q1のスイッチングの実効的なデューティ比
Tr:共振周期
Ton:SW素子Q1の実効的なオン時間
fs = D / {(3/4) Tr} (5)
Ton = D (1 / fs) ... (6)
However,
fs: switching frequency of the SW element Q1 D: effective duty ratio of switching of the SW element Q1 Tr: resonance period Ton: effective on-time of the SW element Q1
式(3)に式(4)及び式(6)夫々を適用してVo及びTonを消去することにより、以下の式(7)が得られる。 By applying Equations (4) and (6) to Equation (3) to eliminate Vo and Ton, the following Equation (7) is obtained.
ΔI=(Vi/Lr2)(1−D)D/fs・・・・・・・・・・・・・・・・・(7) ΔI = (Vi / Lr2) (1-D) D / fs (7)
次に、式(7)を式(2)に代入することにより、以下の式(8)が得られる。 Next, by substituting equation (7) into equation (2), the following equation (8) is obtained.
Ti=(Lr1/Vi){Io−Vi(1−D)D/(2Lr2fs)}・・・・(8) Ti = (Lr1 / Vi) {Io-Vi (1-D) D / (2Lr2fs)} (8)
一方、SW素子Q1をオンしてからSW素子Q1に流れる電流が極小となるまでの時間、即ちSW素子Q1のオン時間Tmiは、TiにTonを加算した時間であり、上述のとおりTonがTrの3/4に相当するから、Tmiは式(8)の右辺と(3/4)Trとを用いて以下の式(9)で表される。このように、Tiが算出されていれば、SW素子Q1をオンすべき時間であるオン時間Tmiを極めて容易に算出することが可能となる。 On the other hand, the time from when the SW element Q1 is turned on until the current flowing through the SW element Q1 becomes the minimum, that is, the ON time Tmi of the SW element Q1 is the time obtained by adding Ton to Ti, and as described above, Ton is Tr Therefore, Tmi is expressed by the following equation (9) using the right side of equation (8) and (3/4) Tr. Thus, if Ti is calculated, it is possible to calculate the on-time Tmi, which is the time during which the SW element Q1 should be turned on, very easily.
Tmi=(Lr1/Vi){Io−Vi(1−D)D/(2Lr2fs)}
+(3/4)Tr・・・・・・・・・・・・・・・・・・・・・・・・・(9)
Tmi = (Lr1 / Vi) {Io-Vi (1-D) D / (2Lr2fs)}
+ (3/4) Tr (9)
Viは電圧検出器V1で検出され、Ioは電流検出器A2で検出され、Lr2及びTrは定数であるから、実効的なデューティ比D、即ち目標のデューティ比を式(9)に代入し、式(5)で算出したfsを式(9)に代入することにより、オン時間Tmiが算出される。そして、SW素子Q1のオフ時間Toffは以下の式(10)によって決定することができる。 Since Vi is detected by the voltage detector V1, Io is detected by the current detector A2, and Lr2 and Tr are constants, the effective duty ratio D, that is, the target duty ratio is substituted into the equation (9). The on-time Tmi is calculated by substituting fs calculated by Expression (5) into Expression (9). And the OFF time Toff of SW element Q1 can be determined by the following formula | equation (10).
Toff=1/fs−Ton
=1/fs−(3/4)Tr・・・・・・・・・・・・・・・・・・・(10)
但し、
fs:SW素子Q1のスイッチング周波数
Ton:SW素子Q1の実効的なオン時間
Tr:共振周期
Toff = 1 / fs-Ton
= 1 / fs- (3/4) Tr (10)
However,
fs: switching frequency of SW element Q1 Ton: effective on-time of SW element Q1 Tr: resonance period
上述のとおり、SW素子Q1の計算上のオン時間Tmiは式(9)によって算出されるが、インダクタL1、キャパシタC1等の回路素子の回路定数が自身の温度変化等に応じて変動するため、実際にSW素子Q1をオンすべきオン時間TacはTmiに対してずれが生じる。図8は、共振周期の変動に応じて変化するSW素子Q1の電流波形の例を示すグラフである。図の横軸は時間(t)を表し、単位はμsである。また、縦軸はSW素子Q1の電流を表し、単位はAである。図中に実線で示す曲線は、共振周期が式(9)に対応する理想的な周期である場合の電流波形を示している。また、破線及び一点鎖線夫々で示す曲線は、共振周期が理想的な周期に対して−20%及び+20%変動した場合の電流波形を示している。 As described above, the calculated on-time Tmi of the SW element Q1 is calculated by the equation (9), but the circuit constants of the circuit elements such as the inductor L1 and the capacitor C1 fluctuate according to their own temperature change and the like. The on-time Tac for actually turning on the SW element Q1 is deviated from Tmi. FIG. 8 is a graph showing an example of the current waveform of the SW element Q1 that changes in accordance with the fluctuation of the resonance period. The horizontal axis of the figure represents time (t), and the unit is μs. The vertical axis represents the current of the SW element Q1, and the unit is A. A curve indicated by a solid line in the figure shows a current waveform when the resonance period is an ideal period corresponding to the equation (9). The curves indicated by the broken line and the alternate long and short dash line indicate current waveforms when the resonance period varies by −20% and + 20% with respect to the ideal period.
SW素子Q1をオンした時点から共振電流が極小になるであろうと推定した時点までの計算上のオン時間Tmiだけオンした場合であっても、共振周期が理想的な周期よりも短くなればオン時間Tmiが長すぎる結果となり、共振周期が理想的な周期よりも長くなればオン時間Tmiが短すぎる結果となる。図7を用いて説明したように、共振周期が理想的な周期であり、且つSW素子Q1を計算上のオン時間Tmiだけオンした場合は、SW素子Q1の電圧が極小又は0Vに近い間にSW素子Q1がオフするため、SW素子Q1のスイッチング損失が極小となる。一方、共振周期が理想的な周期に対して変動しているにもかかわらず、SW素子Q1を計算上のオン時間Tmiだけオンした場合は、SW素子Q1のスイッチング損失が上記極小の値より大きくなる蓋然性が高い。換言すれば、一般的には、SW素子Q1のスイッチング損失が極小となるようなオン時間の値が、計算上のオン時間Tmiとは異なる値として存在する。 Even when the resonance period is shorter than the ideal period, even if the resonance period is shorter than the ideal period, even if it is turned on for the calculated on-time Tmi from when the SW element Q1 is turned on to when the resonance current is estimated to be minimal. The result is that the time Tmi is too long. If the resonance period is longer than the ideal period, the on-time Tmi is too short. As described with reference to FIG. 7, when the resonance period is an ideal period and the SW element Q1 is turned on for the calculated on-time Tmi, the voltage of the SW element Q1 is minimal or close to 0V. Since the SW element Q1 is turned off, the switching loss of the SW element Q1 is minimized. On the other hand, when the SW element Q1 is turned on for the calculated on-time Tmi even though the resonance period fluctuates with respect to the ideal period, the switching loss of the SW element Q1 is larger than the above minimum value. The probability of becoming high. In other words, generally, an on-time value that minimizes the switching loss of the SW element Q1 exists as a value different from the calculated on-time Tmi.
そこで本実施形態では、SW素子Q1をオンするオン時間(以下、単にオン時間という)が計算上のオン時間Tmi(共振周期の長さに応じた第1時間に相当:以下、第1時間とも言う)である場合と、Tmiよりも所定の微小時間の整数倍だけ長い時間(以下、第2時間とも言う)である場合とで電圧変換回路1の変換効率を比較判定する。この場合、上記整数の値を正又は負の値にして絶対値を時系列的に増大させる都度、変換効率を比較判定することが好ましい。微小時間は、例えば駆動回路55で生成されるオン信号の最小単位に等しくすればよい。判定結果により変換効率が低下することが示される場合は、上記整数の値の正負を反転させればよい。そして、判定結果により変換効率がより大きくなり、好ましくは極大となることが示されるオン時間を、実際にSW素子Q1をオンすべきオン時間Tacに決定する。
Therefore, in the present embodiment, the ON time for turning on the SW element Q1 (hereinafter simply referred to as ON time) corresponds to the calculated ON time Tmi (first time corresponding to the length of the resonance period: The conversion efficiency of the
ところで、図8に一点鎖線及び破線で示されるように、共振周期が理想的な周期に対して正負両方向に同程度変動している場合、計算上のオン時間Tmiを基準にしてSW素子Q1のオン時間を変化させたときは、共振周期が負方向に変動している場合の方が電流の変化が大きい。即ち、SW素子Q1のオン時間の変化に対して、共振周期が短い破線の場合の方が、SW素子Q1のスイッチング損失の変化が大きいため、電圧変換回路1の変換効率の変化が大きくなって、オン時間を変化させるべき方向の見極めが容易となる。よって、上記整数の値は、初期値を正の値とすることが好ましい。なお、SW素子Q1のオン時間を計算上のオン時間Tmiよりも長く又は短くする場合は、予め算出したオン時間の最小値及び最大値の範囲内でオン時間を変化させることが好ましい。
By the way, as shown by the one-dot chain line and the broken line in FIG. 8, when the resonance period fluctuates to the same extent in both positive and negative directions with respect to the ideal period, the SW element Q1 of the SW element Q1 is based on the calculated on-time Tmi. When the on-time is changed, the change in current is larger when the resonance period fluctuates in the negative direction. That is, the change in the conversion efficiency of the
以下では、式(9)により算出されるオン時間の最小値及び最大値について説明する。オン時間Tmiを算出するための式(9)の右辺に含まれるTi及びTr夫々は、式(8)及び式(1)で表される。式(1)及び式(8)の右辺に含まれるLr1、Lr2、Cr1、Vi及びIo夫々の値が以下の式(11)、式(12)、式(13)、式(14)及び式(15)で表される範囲内の値であるものとする。この場合、Tiの最小値TiMin及び最大値TiMaxと、Trの最小値TrMin及び最大値TrMaxとは、以下の式(16)及び式(17)と、式(18)及び式(19)とで表される。 Hereinafter, the minimum value and the maximum value of the on-time calculated by Expression (9) will be described. Ti and Tr included in the right side of Expression (9) for calculating the on-time Tmi are expressed by Expression (8) and Expression (1), respectively. The values of Lr1, Lr2, Cr1, Vi, and Io included in the right side of Expression (1) and Expression (8) are the following Expression (11), Expression (12), Expression (13), Expression (14), and Expression, respectively. It is assumed that the value is within the range represented by (15). In this case, the minimum value TiMin and maximum value TiMax of Ti, and the minimum value TrMin and maximum value TrMax of Tr are expressed by the following expressions (16) and (17), and expressions (18) and (19). expressed.
Lr1Min≦Lr1≦Lr1Max・・・・・・・・・・・・・・・・・・・・・(11)
Lr2Min≦Lr2≦Lr2Max・・・・・・・・・・・・・・・・・・・・・(12)
CrMin≦Cr≦CrMax・・・・・・・・・・・・・・・・・・・・・・・・(13)
ViMin≦Vi≦ViMax・・・・・・・・・・・・・・・・・・・・・・・・(14)
IoMin≦Io≦IoMax・・・・・・・・・・・・・・・・・・・・・・・・(15)
TiMin=(Lr1Min/ViMax)
×{IoMin−ViMax(1−D)D/(2Lr2Minfs)}・・(16)
TiMax=(Lr1Max/ViMin)
×{IoMax−ViMin(1−D)D/(2Lr2Maxfs)}・・(17)
TrMin=2π√(Lr1MinCr1Max)・・・・・・・・・・・・・・・・(18)
TrMax=2π√(Lr1MaxCr1Min)・・・・・・・・・・・・・・・・(19)
Lr1Min ≦ Lr1 ≦ Lr1Max (11)
Lr2Min ≦ Lr2 ≦ Lr2Max (12)
CrMin ≦ Cr ≦ CrMax (13)
ViMin ≦ Vi ≦ ViMax (14)
IoMin ≦ Io ≦ IoMax (15)
TiMin = (Lr1Min / ViMax)
X {IoMin-ViMax (1-D) D / (2Lr2Minfs)} (16)
TiMax = (Lr1Max / ViMin)
X {IoMax-ViMin (1-D) D / (2Lr2Maxfs)} (17)
TrMin = 2π√ (Lr1MinCr1Max) (18)
TrMax = 2π√ (Lr1MaxCr1Min) (19)
式(9)の右辺は、Ti+(3/4)Trであるから、式(11)から式(15)までの式で表される上限の値又は下限の値を用いて式(9)によりTmiを算出した場合、Tmiの値は、以下の式(20)で表される範囲内の値となる。式(20)は、オン時間の最小値Min及び最大値Maxを用いて式(21)のように表される。 Since the right side of the equation (9) is Ti + (3/4) Tr, the upper limit value or the lower limit value expressed by the equations from the equation (11) to the equation (15) is used. When Tmi is calculated, the value of Tmi is a value within the range represented by the following equation (20). Expression (20) is expressed as Expression (21) using the minimum value Min and the maximum value Max of the on-time.
TiMin+(3/4)TrMin≦Tmi≦TiMax+(3/4)TrMax・・・(20)
Min≦Tmi≦Max・・・・・・・・・・・・・・・・・・・・・・・・・(21)
TiMin + (3/4) TrMin ≦ Tmi ≦ TiMax + (3/4) TrMax (20)
Min ≦ Tmi ≦ Max (21)
SW素子Q1のオン時間を変化させる場合に、オン時間の最小値Min又は最大値Maxまで変化させても変換効率の極小値が見出せないときは、想定外の要因によって共振周期が変動している可能性が大であるため、別途異常処理を行うことが好ましい。 When changing the ON time of the SW element Q1, if the minimum value of the conversion efficiency cannot be found even if the ON time is changed to the minimum value Min or the maximum value Max, the resonance period varies due to an unexpected factor. Since the possibility is great, it is preferable to carry out a separate abnormality process.
次に、共振周期が理想的な周期である場合における電圧変換回路1の変換効率と出力電流との関係について説明する。図9は、電圧変換回路1について出力電流に対する変換効率の特性を例示する図表である。実際には、図9の表に対応するテーブルが、RAM53における第1記憶部531に記憶されている。このテーブルは、出力電流及び周囲温度に対する変換効率の特性を示す二次元的なものであってもよい。図9では、出力電流を10Aから80Aまで10A刻みで変化させた場合の理想的な変換効率が80%、85%、90%、95%、90%、90%、85%であることが示される。
Next, the relationship between the conversion efficiency of the
電圧変換回路1ではPFM制御を行うため、SW素子Q1のオン時間は概ね一定であり、出力電流の大小に応じてSW素子Q1に流れる電流が大小に変化する。このため、出力電流が大きくなるほど、SW素子Q1のオン抵抗による損失及びスイッチング損失が大きくなって変換効率が低下する傾向にある。一方、出力電流が小さくなるほど、SW素子Q1以外の回路部分における損失が無視できなくなって、やはり変換効率が低下する傾向にある。よって、出力電流が適度に流れている状態で変換効率が相対的に大きくなる。
Since the
図9では、共振周期が理想的な周期である場合の変換効率が示されているから、SW素子Q1のオン時間の変化に応じて算出した変換効率が、出力電流に応じて図9から読み出した変換効率と概ね一致する場合は、当該出力電流に応じた変換効率が概ね極大に達していると見なされる。図9に示す例では、例えば算出した変換効率と図9の表から比例配分によって読み取れる変換効率との差分が概ね2.5%以内であれば、概ね一致していると見なせる。 Since FIG. 9 shows the conversion efficiency when the resonance period is an ideal period, the conversion efficiency calculated according to the change in the ON time of the SW element Q1 is read from FIG. 9 according to the output current. If the conversion efficiency substantially coincides with the conversion efficiency, it is considered that the conversion efficiency corresponding to the output current reaches a maximum. In the example shown in FIG. 9, for example, if the difference between the calculated conversion efficiency and the conversion efficiency that can be read from the table of FIG.
次に、出力電流及び周囲温度とSW素子Q1のオン時間の変動との関係について説明する。図10は、出力電流及び周囲温度に対するSW素子Q1のオン時間の変動特性を示す図表である。実際には、図10の表に対応するテーブルが、RAM53における第2記憶部532に記憶されている。図10では、出力電流を10Aから80Aまで10A刻みで変化させ、且つ周囲温度を0℃から60℃まで20℃刻みで変化させた場合に、実際にSW素子Q1をオンすべきオン時間Tacが計算上のオン時間Tmiに対して変動する値がns単位で示されている。図中の黒い丸印は、何らかの数値が記憶されていることを示している。そのうち代表的な部分については実際の数値(+12、+2、−5)が記載されている。また、φは数値が記憶されていないことを示している。
Next, the relationship between the output current and ambient temperature and the variation in the ON time of the SW element Q1 will be described. FIG. 10 is a chart showing fluctuation characteristics of the ON time of the SW element Q1 with respect to the output current and the ambient temperature. Actually, a table corresponding to the table of FIG. 10 is stored in the
上述したように、基本的にはSW素子Q1についてオン時間Tacを算出する必要があるが、図10に示す表にオン時間Tmiに対するオン時間Tacの差分が既に記憶されている場合は、表から比例配分によって読み取れる差分をオン時間Tmiに加算してオン時間Tacを算出することができる。一方、図10に示す表に差分が記憶されていない場合は、通常とおりオン時間Tacを算出し、オン時間Tmiに対する差分を、その時の出力電流及び周囲温度に対応付けて図10の表に書き込めばよい。このようにして、図10に示す表の記憶内容を充実させることができる。なお、図10の表の内容を一旦消去し、各出力電流及び各周囲温度についてオン時間Tmiに対するオン時間Tacの差分を記憶するキャリブレーションを行ってもよい。 As described above, it is basically necessary to calculate the on-time Tac for the SW element Q1, but when the difference between the on-time Tac and the on-time Tmi is already stored in the table shown in FIG. The on-time Tac can be calculated by adding the difference read by the proportional distribution to the on-time Tmi. On the other hand, when no difference is stored in the table shown in FIG. 10, the on-time Tac is calculated as usual, and the difference with respect to the on-time Tmi is written in the table of FIG. 10 in association with the output current and the ambient temperature at that time. That's fine. In this way, the stored contents of the table shown in FIG. 10 can be enriched. Note that the contents of the table of FIG. 10 may be temporarily deleted, and calibration may be performed in which the difference between the on time Tac and the on time Tmi is stored for each output current and each ambient temperature.
以下では、上述した制御部5の動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、ROM52に予め格納されている制御プログラムに従って、CPU51により実行される。図11及び図12は、SW素子Q1を実際にオンすべきオン時間Tacを算出するCPU51の処理手順を示すメインルーチンのフローチャートである。また、図13は、1周期分変換のサブルーチンに係るCPU51の処理手順を示すフローチャートであり、図14は、効率算出のサブルーチンに係るCPU51の処理手順を示すフローチャートである。図13に示すサブルーチンでは、SW素子Q1が1スイッチング周期分だけオン/オフされる。図14に示すサブルーチンでは、電圧変換回路1の変換効率が算出される。
Below, operation | movement of the
図11に示すメインルーチンは、電圧変換装置に降圧変換させる場合に適時起動される。但し、変換効率の算出ができるだけ正確に行われるようにするために、出力電流の変動が比較的少ないときに起動されることが好ましい。図中の計時は、タイマ54を用いて実行される。図中の記憶フラグは初期値を0としてRAM53に記憶される。図中のnはカウンタであり、初期値を0としてRAM53に記憶される。図中のΔT及びNは正の固定値である。なお、目標のデューティ比は、他の処理にて適時算出されている。
The main routine shown in FIG. 11 is started in a timely manner when the voltage converter performs step-down conversion. However, in order to calculate the conversion efficiency as accurately as possible, it is preferable that the conversion efficiency is started when the fluctuation of the output current is relatively small. The timing in the figure is performed using the
図11のメインルーチンが起動された場合、CPU51は、電圧検出器V1による入力電圧の検出結果をA/D変換器56で変換して取り込む(S11:以下、A/D変換器56及び57による変換を省略して記載する)。CPU51は、更に、電流検出器A2による出力電流の検出結果を取り込んで後の参照のためにRAM53に記憶し(S12)、式(9)によってオン時間Tmi、即ち第1時間を算出して(推定部に相当)後の参照のためにRAM53に記憶する(S13)。第1時間の算出では、電圧検出器V1で検出した入力電圧Viと、電流検出器A2で検出した出力電流Ioと、目標のデューティ比(D)と、式(5)によって算出したスイッチング周波数fsと、式(1)によって算出した共振周期Trと、その他の既知の定数とが用いられる。
When the main routine of FIG. 11 is started, the
次いで、CPU51は、温度センサTh1による周囲温度の検出結果を取り込んで後の参照のためにRAM53に記憶した(S14)後、この時の出力電流及び周囲温度に対応する差分が第2記憶部532に記憶されている否かを判定する(S15:記憶判定部に相当)。第2記憶部532に差分が記憶されている場合(S15:YES)、CPU51は、算出した第1時間に第2記憶部532から読み出した差分を加算してオン時間Tacを決定し(S16:第2のオン時間決定部に相当)、図11の処理を終了する。
Next, the
一方、第2記憶部532に差分が記憶されていない場合(S15:NO)、CPU51は、後に算出するオン時間Tacに応じた差分を第2記憶部532に記憶すべきことを示すために記憶フラグを1にセットする(S17)。次いで、CPU51は、算出した第1時間をこの時点でのオン時間Tacとし(S18)、RAM53に記憶した第1時間を引数として(S19)1周期変換に係るサブルーチンを呼び出して実行する(S20)。CPU51は、更に、効率算出に係るサブルーチンを呼び出して実行し(S21)、算出した第1の変換効率(以下、単に効率と言う)を後の参照のためにRAM53に記憶する(S22)。
On the other hand, when the difference is not stored in the second storage unit 532 (S15: NO), the
図12に移って、CPU51は、前回のサブルーチン呼び出し時の引数に所定の微小時間ΔTを加算した値を新たな引数とし(S31:特定部に相当)、引数がオン時間の最小値Minとオン時間の最大値Maxとの範囲内(所定の範囲内に相当)にあるか否か、即ち第2時間がMin以上且つMax以下であるか否かを判定する(S32)。ステップS31の処理を繰り返し実行することは、引数の初期値である第1時間にΔTを整数倍した時間を加算して第2時間を特定する処理を、整数の値を1,2,3,・・と時系列的に変化させて実行することと等価である。引数が上記範囲内にない場合(S32:NO)、CPU51は、オン時間Tacの算出を打ち切って、後述するステップS43に処理を移す。なお、ステップS32では、引数がMinより大きく、且つMaxより小さいか否かを判定してもよい。
Moving on to FIG. 12, the
一方、引数が上記範囲内にある場合(S32:YES)、CPU51は、算出した引数に基づいて1周期変換に係るサブルーチンを呼び出して実行する(S33)。次いで、CPU51は、効率算出に係るサブルーチンを呼び出して実行し(S34)、サブルーチンで算出した第2の変換効率(以下、単に効率と言う)が、RAM53に記憶した効率より高いか否かを判定する(S35:効率比較部に相当)。算出した効率が記憶した効率より高い場合(S35:YES)、CPU51は、算出した効率をRAM53に記憶して(S36)更新すると共に、この時点での引数をオン時間Tacとし(S37:オン時間決定部に相当)、カウンタnを1だけインクリメントする(S38)。
On the other hand, if the argument is within the above range (S32: YES), the
その後、CPU51は、電流検出器A2による出力電流の検出結果を取り込むか(S39)、又はRAM53に記憶した出力電流を読み出して取得し、取得した出力電流に対応して第1記憶部531に記憶されている効率を読み出す(S40)。次いで、CPU51は、読み出した効率から、サブルーチンで算出した効率を減算して効率差を算出し(S41)、算出した効率差が所定値(例えば2.5%)以上であるか否かを判定する(S42)。効率差が所定値以上である場合(S42:YES)、CPU51は、引数としてのオン時間に対してΔTを更に加算するために、ステップS31に処理を移す。
Thereafter, the
一方、効率差が所定値以上ではない場合(S42:NO)、即ち算出した効率が理想的な効率に概ね一致した場合、CPU51は、記憶フラグが1にセットされているか否かを判定する(S43)。記憶フラグが1にセットされていない場合(S43:NO)、CPU51は、その時のオン時間をオン時間Tacに決定して図12の処理を終了する。
On the other hand, when the efficiency difference is not equal to or greater than the predetermined value (S42: NO), that is, when the calculated efficiency substantially matches the ideal efficiency, the
一方、記憶フラグが1にセットされている場合(S43:YES)、即ち、対応する差分が第2記憶部532に記憶されていない場合、CPU51は、決定したオン時間Tacから、算出した第1時間を減算して差分を算出する(S44)。次いで、CPU51は、算出した差分をその時の出力電流及び周囲温度に対応付けて第2記憶部532に記憶し(S45:差分記憶部に相当)、図12の処理を終了する。この場合の出力電流は、ステップS39で取得した出力電流が用いられる。また、周囲温度は、ステップS14で記憶した周囲温度が用いられる。
On the other hand, when the storage flag is set to 1 (S43: YES), that is, when the corresponding difference is not stored in the
前述のステップS35で、算出した効率が記憶した効率より高くない場合(S35:NO)、CPU51は、微小時間ΔTが正であるか否かを判定し(S46)、正ではなく負である場合(S46:NO)、ΔTの符号を既に反転したものとしてステップS43に処理を移す。これに対し、ΔTが正である場合(S46:YES)、CPU51は、カウンタnがN(例えば3)以上であるか否かを判定する(S47)。これは、第1時間にΔTを時系列的に加算して第2時間を特定する処理をN回以上実行したか否かを判定するものである。
When the calculated efficiency is not higher than the stored efficiency in step S35 described above (S35: NO), the
カウンタnがN以上である場合(S47:YES)、CPU51は、効率の極大点を検出したものとして、ステップS43に処理を移す。一方、カウンタnがN以上ではない場合(S47:NO)、CPU51は、オン時間を増大させることで効率が低下するものとして、ΔTの符号を反転し(S48)、第1時間を引数として(S49)ステップS31に処理を移す。これにより、オン時間を時系列的に減少させて効率の極大値を検出することができる。ステップS48でΔTの符号を反転させた後に、ステップS31の処理を繰り返し実行することは、第1時間からΔTの絶対値を整数倍した時間を減算して第2時間を特定する処理を、整数の値を1,2,3,・・と時系列的に変化させて実行することと等価である。
If the counter n is greater than or equal to N (S47: YES), the
図13に移って、ここではSW素子Q1及びQ2の名称を省略せずに記載する。1周期分変換に係るサブルーチンが呼び出された場合、CPU51は、低圧側スイッチング素子Q2をオフした(S51)後に、高圧側スイッチング素子Q1をオンする(S52)。これにより、電圧変換回路1が第1モードで動作し、インダクタL1とキャパシタC1とで共振が生じる。
Turning to FIG. 13, the names of the SW elements Q1 and Q2 are described without being omitted here. When a subroutine related to conversion for one cycle is called, the
次いで、CPU51は、タイマ54によりオン時間の計時を開始し(S53)、引数として与えられた時間が経過したか否かを判定する(S54)。時間が経過しない場合(S54:NO)、CPU51は、時間が経過するまで待機する。
Next, the
引数の時間が経過した場合(S54:YES)、CPU51は、高圧側スイッチング素子Q1をオフして(S55)、電圧変換回路1を第2モードで動作させる。これにより、インダクタL2の還流電流をキャパシタC1又は低圧側スイッチング素子Q2に流すようにさせる。
When the argument time has elapsed (S54: YES), the
次いで、CPU51は、式(5)によって算出したスイッチング周波数fsを式(10)に代入してオフ時間Toffを算出する(S56)。そして、CPU51は、算出したオフ時間Toffをカウントダウンすることにより、高圧側スイッチング素子Q1のオフ時間の計時を開始する(S57)。なお、式(5)及び(10)を用いてオフ時間Toffを算出する場合、目標のデューティ比Dの他に実効的なオン時間Ton(即ち(3/4)Tr)が既知であることが必要である。ここでは、前述のTiがTonと比較して十分小さいことを考慮し、引数として与えられた高圧側スイッチング素子Q1のオン時間をTonに代えて式(5)及び(10)に代入する。算出結果のオフ時間Toffに多少の誤差が含まれる場合であっても、電圧変換装置全体としてのフィードバック制御により、最終的には出力電圧が目標の電圧に収束する。
Next, the
その後、CPU51は、上記オフ時間が経過したか否かを判定し(S58)、オフ時間が経過した場合(S58:YES)、呼び出されたメインルーチンにリターンする。一方、オフ時間が経過しない場合(S58:NO)、CPU51は、低圧側スイッチング素子Q2の電圧を検出し、検出した電圧が所定の電圧閾値より低いか否かを判定する(S59)。
Thereafter, the
検出した電圧が所定の電圧閾値より低くない場合(S59:NO)、CPU51は、ステップS58に処理を移す。一方、検出した電圧が所定の電圧閾値より低い場合(S59:YES)、CPU51は、低圧側スイッチング素子Q2をオンして(S60)ステップS58に処理を移す。ここでの電圧閾値は、正の値であってもよいし、ゼロ又はゼロ以下の負の値であってもよい。なお、低圧側スイッチング素子Q2が単なるダイオードである場合は、ステップS59及びS60をスキップすればよい。
When the detected voltage is not lower than the predetermined voltage threshold (S59: NO), the
図14に移って、効率算出に係るサブルーチンが呼び出された場合、CPU51は、電圧検出器V1による入力電圧の検出結果を取り込み(S71)、更に電流検出器A1による入力電流の検出結果を取り込んで(S72)入力電力を算出する(S73)。次いで、CPU51は、電圧検出器V2による出力電圧の検出結果を取り込み(S74)、更に電流検出器A2による出力電流の検出結果を取り込んで(S75)出力電力を算出する(S76)。その後、CPU51は、算出した出力電力を入力電力で除算して変換効率を算出し(S77:効率算出部に相当)、呼び出されたルーチンにリターンする。
Turning to FIG. 14, when a subroutine related to efficiency calculation is called, the
なお、上述のメインルーチンのフローチャートでは、スイッチング周期の1周期毎にオン時間に微小時間ΔTを加算したが、複数周期にわたって同じオン時間にして平均的な効率を算出し、算出した効率と記憶した効率とをステップS35で比較判定するようにしてもよい。この場合の複数周期は、例えばキャパシタC42によるフィードバック系の遅れ時間を考慮して決定することが好ましい。 In the flowchart of the main routine described above, the minute time ΔT is added to the on time for each switching period, but the average efficiency is calculated for the same on time over a plurality of periods, and the calculated efficiency is stored. The efficiency may be compared and determined in step S35. The plurality of cycles in this case is preferably determined in consideration of the delay time of the feedback system due to the capacitor C42, for example.
また、SW素子Q1のオン時間を計算上のオン時間Tmiとは異なる時間にするのは複数周期に1回に限定してもよい。更に、オン時間に加算する微小時間ΔTを一定の大きさにせず、例えばΔTの絶対値の初期値を比較的大きくしておき、時間の経過に応じてΔTの絶対値を小さくするようにしてもよい。 Further, the ON time of the SW element Q1 may be limited to a time different from the calculated on time Tmi once in a plurality of cycles. Further, the minute time ΔT to be added to the on-time is not set to a constant value, for example, the initial value of the absolute value of ΔT is relatively large, and the absolute value of ΔT is decreased as time passes. Also good.
更に、上述のメインルーチンのフローチャートでは、初めに第1時間に対してΔTを加算し、後に第1時間に対してΔTを減算したが、この加算及び減算の順序を逆にしてもよい。 Further, in the flowchart of the main routine described above, ΔT is first added to the first time and then ΔT is subtracted from the first time. However, the order of this addition and subtraction may be reversed.
更に、上述の1周期分変換に係るサブルーチンのフローチャートでは、ステップS56でオフ時間を算出したが、オフ時間を算出せずに、引数の時間(オン時間)を目標のデューティで除算して周期を算出してもよい。この場合、算出した周期の計時をステップS53の前後何れかで開始し、ステップS57をスキップし、ステップS58では周期が経過したか否かを判定すればよい。 Further, in the flowchart of the subroutine relating to the conversion for one cycle described above, the off time is calculated in step S56. However, without calculating the off time, the argument time (on time) is divided by the target duty to calculate the cycle. It may be calculated. In this case, it is only necessary to start counting the calculated cycle either before or after step S53, skip step S57, and determine whether or not the cycle has elapsed in step S58.
以上のように本実施形態によれば、電圧変換回路1にて、SW素子Q1と、インダクタL1と、両端にキャパシタC1が接続されたSW素子Q2とがこの順序で接続されており、インダクタL1及びSW素子Q2の接続点にインダクタL2の一端が接続されている。制御部5がSW素子Q1をオン/オフすることにより、端子H,Gを介して電圧変換回路1に入力された電圧が降圧されて端子L,Gから出力される。
As described above, according to the present embodiment, in the
制御部5は、インダクタL1及びキャパシタC1による共振電流の共振周期の長さに応じた第1時間だけSW素子Q1をオンした場合に、電圧変換回路1の第1の変換効率を算出し、次に第1時間とは異なる第2時間を特定してSW素子Q1を第2時間だけオンした場合に、電圧変換回路1の第2の変換効率を算出し、更に第1及び第2の変換効率を比較した結果により、変換効率が高い方の場合にSW素子Q1をオンした時間を、実際にSW素子Q1をオンすべきオン時間Tacと決定する。これにより、SW素子Q1を計算上のオン時間Tmiだけオンした場合と比較して、電圧変換回路1の実際の変換効率が高くなる。従って、LC共振を用いて所謂ソフトスイッチングを行う場合、共振周期が変動した場合であっても変換効率の悪化を防止することが可能となる。
The
また、本実施形態によれば、先に第1時間より長い第2時間を特定すると共に、電圧変換回路1の第2の変換効率を算出する。このように第2時間を第1時間より長くして算出した第2の変換効率と、上述の第1の変換効率とを比較した結果、第2の変換効率の方が低い場合は、次に第1時間より短い第2時間を特定する。これにより、次に算出される第2の変換効率の方が第1の変換効率より高くなる蓋然性が高まる。
Further, according to the present embodiment, the second time longer than the first time is specified first, and the second conversion efficiency of the
更に、本実施形態によれば、第1時間とは異なる第2時間を時系列的に変化させ、その都度、電圧変換回路1の第2の変換効率を算出する。このように時系列的に異なる第2時間に応じて算出した第2の変換効率と、上述の第1の変換効率とを比較した結果により、変換効率が最も高い場合にSW素子Q1をオンした時間を、実際にSW素子Q1をオンすべきオン時間Tacと決定する。これにより、電圧変換回路1の実際の変換効率が最も高くなるオン時間を探索することが可能となる。
Furthermore, according to the present embodiment, the second time different from the first time is changed in time series, and the second conversion efficiency of the
更に、本実施形態によれば、電圧変換回路1について予め算出された理想的な変換効率が、算出条件としての出力電流に対応付けて第1記憶部531に記憶されている。電圧変換の実行に際し、第2時間を順次特定し、特定した第2時間だけSW素子Q1をオンした場合に第2の変換効率を算出する。ここで算出した第2の変換効率が、検出した出力電流に基づいて第1記憶部531から読み出した変換効率よりも所定値以上低い場合は、第2時間を更に変化させる。これにより、電圧変換回路1の計測された変換効率と理想的な変換効率との差分が所定値より小さくなるまで、好適なオン時間の探索を継続することが可能となる。そして、算出した第2の変換効率が第1記憶部531から読み出した変換効率よりも所定値以上低くない場合は、変換効率の極大値を検出する前に、好適なオン時間Tacを決定することが可能となる。
Furthermore, according to the present embodiment, the ideal conversion efficiency calculated in advance for the
更に、本実施形態によれば、所定の微小時間ΔTを整数倍した時間を第1時間に対して加算又は減算して第2時間を特定するため、第1時間を中心にして第2時間をきめ細かく調整することが可能となる。 Further, according to the present embodiment, the second time is specified with the first time as the center in order to specify the second time by adding or subtracting the time obtained by multiplying the predetermined minute time ΔT by an integer to the first time. Fine adjustment is possible.
更に、本実施形態によれば、第1時間とは異ならせて特定する第2時間が、予め設定したオン時間の最小値Minとオン時間の最大値Maxとの範囲内に収まるようにする。これにより、想定される変動要因とは異なる要因によって共振周期が変動する場合に、オン時間Tacが不適切に決定されるのを防止することが可能となる。 Furthermore, according to the present embodiment, the second time specified differently from the first time is set to fall within a preset range between the minimum value Min of the on-time and the maximum value Max of the on-time. This makes it possible to prevent the on-time Tac from being inappropriately determined when the resonance period varies due to a factor different from the assumed variation factor.
更に、本実施形態によれば、電圧変換の実行に際し、検出した出力電流及び周囲温度に対応する変換効率の差分が第2記憶部532に記憶されている場合は、第2記憶部532から読み出した差分を第1時間に加算してオン時間Tacを決定する。一方、変換効率の差分が第2記憶部532に記憶されていない場合は、第2時間及び変換効率夫々を逐次特定及び算出し、オン時間Tacを決定したときに、決定したオン時間Tacから第1時間を減算した差分を、検出した出力電流及び周囲温度に対応付けて第2記憶部532に記憶する。これにより、出力電流及び周囲温度に応じて過去に決定したオン時間Tacが第2記憶部532に記憶されている場合は、第2時間及び変換効率の算出を不要とすることが可能となる。更に、時間の経過と共に第2記憶部532の記憶内容を充実させることが可能となる。
Furthermore, according to the present embodiment, when the conversion of the conversion efficiency corresponding to the detected output current and the ambient temperature is stored in the
更に、本実施態様によれば、SW素子Q1をオンした時点から共振電流が極小になるであろうと推定した時点までの時間を第1時間とするため、共振周期が理想的な周期である場合を中心にして、変換効率がより高くなるオン時間Tacを探索することが可能となる。 Furthermore, according to the present embodiment, the time from when the SW element Q1 is turned on to the time when it is estimated that the resonance current will be minimized is set as the first time, and therefore the resonance period is an ideal period. It is possible to search for the on-time Tac at which the conversion efficiency is higher, centering on.
更に、本実施形態によれば、SW素子Q1をオンしてからSW素子Q1に流れる共振電流が極小となるまでの時間Tmiを式(9)に基づいて推定することが可能となる。 Furthermore, according to the present embodiment, it is possible to estimate the time Tmi from when the SW element Q1 is turned on until the resonance current flowing through the SW element Q1 is minimized based on the equation (9).
1 電圧変換回路
41、42 キャパシタ
5 制御部
51 CPU
52 ROM
53 RAM
531 第1記憶部
532 第2記憶部
54 タイマ
55 駆動回路
56、57 A/D変換器
Q1 高圧側スイッチング素子(SW素子)
Q2 低圧側スイッチング素子(SW素子)
Q3 SW素子
L1 第1インダクタ(インダクタ)
L2 第2インダクタ(インダクタ)
C1 キャパシタ
V1、V2 電圧検出器
A1、A2 電流検出器
Th1 温度センサ
H、L、G 端子
DESCRIPTION OF
52 ROM
53 RAM
531 1st memory |
Q2 Low voltage side switching element (SW element)
Q3 SW element L1 First inductor (inductor)
L2 Second inductor (inductor)
C1 Capacitor V1, V2 Voltage detector A1, A2 Current detector Th1 Temperature sensor H, L, G terminals
Claims (11)
前記電圧変換回路に入力される電圧及び電流を検出する第1検出器と、
前記電圧変換回路から出力される電圧及び電流を検出する第2検出器と
を更に備え、
前記制御部は、
前記第1及び第2検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出する効率算出部と、
前記第1インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第1時間とは異なる第2時間を特定する特定部と、
前記第1時間及び前記特定部で特定した第2時間だけ前記高圧側スイッチング素子をオンした場合に、前記効率算出部で夫々算出した変換効率を比較する効率比較部と、
該効率比較部の比較結果に基づいて前記高圧側スイッチング素子をオンすべきオン時間を決定するオン時間決定部と
を有する電圧変換装置。 A first inductor, a high-voltage side switching element and a low-voltage side switching element connected in series via the first inductor, and a second inductor having one end connected to a connection point of the first inductor and the low-voltage side switching element And a voltage conversion circuit having a capacitor connected in parallel to the low-voltage side switching element, and a voltage conversion device comprising a control unit for turning on / off the high-voltage side switching element and performing a step-down conversion to the voltage conversion circuit. And
A first detector for detecting a voltage and a current input to the voltage conversion circuit;
A second detector for detecting the voltage and current output from the voltage conversion circuit;
The controller is
An efficiency calculation unit that calculates the conversion efficiency of the voltage conversion circuit based on the detection results of the first and second detectors;
A specifying unit that specifies a second time different from the first time according to a length of a resonance period of a resonance current by the first inductor and the capacitor;
An efficiency comparing unit that compares the conversion efficiencies calculated by the efficiency calculating unit when the high-voltage side switching element is turned on only for the first time and the second time specified by the specifying unit;
An on-time determination unit that determines an on-time for turning on the high-voltage side switching element based on a comparison result of the efficiency comparison unit.
前記電圧変換回路について予め算出した変換効率を出力の電流に対応付けて記憶する第1記憶部と、
前記第2検出器が検出した電流に基づいて前記第1記憶部から読み出した変換効率よりも、前記高圧側スイッチング素子を前記特定部で特定した第2時間だけオンした場合に前記効率算出部で算出した変換効率の方が所定値以上低いか否かを判定する判定部と
を更に有し、
該判定部で低いと判定した場合に、前記特定部で前記第2時間を更に変化させるべく特定する請求項3に記載の電圧変換装置。 The controller is
A first storage unit that stores conversion efficiency calculated in advance for the voltage conversion circuit in association with an output current;
When the high-voltage side switching element is turned on for the second time specified by the specifying unit rather than the conversion efficiency read from the first storage unit based on the current detected by the second detector, the efficiency calculating unit And a determination unit for determining whether the calculated conversion efficiency is lower than a predetermined value,
The voltage conversion device according to claim 3, wherein when the determination unit determines that the second time is low, the specifying unit specifies the second time to be further changed.
前記制御部は、
前記オン時間から前記第1時間を減算した差分を前記電圧変換回路の周囲温度及び出力の電流に対応付けて記憶するための第2記憶部と、
前記第2検出器が検出した電流及び前記温度センサが検出した周囲温度に対応する前記第2記憶部の記憶領域に差分が記憶されているか否かを判定する記憶判定部と、
該記憶判定部で差分が記憶されていると判定した場合に、前記記憶領域から読み出した差分を前記第1時間に加算した時間をオン時間に決定する第2のオン時間決定部と、
前記記憶判定部で差分が記憶されていないと判定した場合に、前記オン時間決定部で決定したオン時間から前記第1時間を減算した差分を前記記憶領域に記憶する差分記憶部と
を更に有する請求項1から6の何れか1項に記載の電圧変換装置。 A temperature sensor for detecting an ambient temperature of the voltage conversion circuit;
The controller is
A second storage unit for storing a difference obtained by subtracting the first time from the on-time in association with an ambient temperature of the voltage conversion circuit and an output current;
A storage determination unit that determines whether or not a difference is stored in a storage area of the second storage unit corresponding to the current detected by the second detector and the ambient temperature detected by the temperature sensor;
A second on-time determination unit that determines a time obtained by adding the difference read from the storage area to the first time as an on-time when the storage determination unit determines that the difference is stored;
A difference storage unit that stores, in the storage area, a difference obtained by subtracting the first time from the on-time determined by the on-time determination unit when the storage determination unit determines that the difference is not stored. The voltage converter according to any one of claims 1 to 6.
Tmi=(Lr1/Vi){Io−Vi(1−D)D/(2Lr2fs)}
+(3/4)Tr
但し、
Tmi:前記第1時間
Lr1:前記第1インダクタのインダクタンス
Vi:前記電圧変換回路の入力電圧
Io:前記電圧変換回路の出力電流
D:前記高圧側スイッチング素子の目標のデューティ比
Lr2:前記第2インダクタのインダクタンス(Lr2>>Lr1)
fs:前記高圧側スイッチング素子のスイッチング周波数
Tr:2π√(Lr1Cr1)
Cr1:前記キャパシタのキャパシタンス The voltage conversion device according to claim 8, wherein the estimation unit calculates the first time based on the following equation.
Tmi = (Lr1 / Vi) {Io-Vi (1-D) D / (2Lr2fs)}
+ (3/4) Tr
However,
Tmi: the first time Lr1: the inductance of the first inductor Vi: the input voltage of the voltage conversion circuit Io: the output current of the voltage conversion circuit D: the target duty ratio Lr2 of the high-voltage side switching element: the second inductor Inductance (Lr2 >> Lr1)
fs: switching frequency of the high-voltage side switching element Tr: 2π√ (Lr1Cr1)
Cr1: Capacitance of the capacitor
前記第1インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第1時間だけ前記高圧側スイッチング素子をオンした場合に、前記第1及び第2検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出し、
前記第1時間とは異なる第2時間を特定し、
特定した第2時間だけ前記高圧側スイッチング素子をオンした場合に、前記第1及び第2検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出し、
前記第1時間及び特定した第2時間だけ前記高圧側スイッチング素子をオンした場合に夫々算出した変換効率を比較し、
比較結果に基づいて前記高圧側スイッチング素子をオンすべきオン時間を決定する
電圧変換回路の降圧制御方法。 A first inductor, a high-voltage side switching element and a low-voltage side switching element connected in series via the first inductor, and a second inductor having one end connected to a connection point of the first inductor and the low-voltage side switching element A voltage conversion circuit having a capacitor connected in parallel to the low-voltage side switching element, a first detector and a second detector for detecting a voltage and a current for each of an input and an output of the voltage conversion circuit, and the above In the voltage conversion device including a control unit for turning on / off the high-voltage side switching element, the control unit causes the voltage conversion circuit to perform step-down conversion,
When the high-voltage side switching element is turned on for a first time corresponding to the length of the resonance period of the resonance current by the first inductor and the capacitor, the voltage is determined based on the detection result of the first and second detectors. Calculate the conversion efficiency of the conversion circuit,
Specifying a second time different from the first time;
When the high-voltage side switching element is turned on for the specified second time, the conversion efficiency of the voltage conversion circuit is calculated based on the detection results of the first and second detectors,
Comparing the conversion efficiencies respectively calculated when the high-voltage side switching element is turned on only for the first time and the specified second time;
A step-down control method for a voltage conversion circuit, wherein an on-time for turning on the high-voltage switching element is determined based on a comparison result.
前記制御部を、
前記第1及び第2検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出する効率算出部、
前記第1インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第1時間とは異なる第2時間を特定する特定部、
前記第1時間及び前記特定部で特定した第2時間だけ前記高圧側スイッチング素子をオンした場合に、前記効率算出部で夫々算出した変換効率を比較する効率比較部、及び
該効率比較部の比較結果に基づいて前記高圧側スイッチング素子をオンすべきオン時間を決定するオン時間決定部
として機能させるコンピュータプログラム。 A first inductor, a high-voltage side switching element and a low-voltage side switching element connected in series via the first inductor, and a second inductor having one end connected to a connection point of the first inductor and the low-voltage side switching element A voltage conversion circuit having a capacitor connected in parallel to the low-voltage side switching element, a first detector and a second detector for detecting a voltage and a current for each of an input and an output of the voltage conversion circuit, and the above A computer program for causing the voltage conversion circuit to perform step-down conversion in the control unit in a voltage conversion device including a control unit for turning on / off a high-voltage side switching element,
The control unit
An efficiency calculation unit that calculates the conversion efficiency of the voltage conversion circuit based on the detection results of the first and second detectors;
A specifying unit that specifies a second time different from the first time according to a length of a resonance period of a resonance current by the first inductor and the capacitor;
An efficiency comparing unit that compares the conversion efficiencies calculated by the efficiency calculating unit when the high-voltage side switching element is turned on for the first time and the second time specified by the specifying unit, and a comparison of the efficiency comparing units A computer program that functions as an on-time determining unit that determines an on-time to turn on the high-voltage side switching element based on a result.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017023396A JP2018129993A (en) | 2017-02-10 | 2017-02-10 | Voltage converter, voltage step-down control method of voltage conversion circuit, and computer program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017023396A JP2018129993A (en) | 2017-02-10 | 2017-02-10 | Voltage converter, voltage step-down control method of voltage conversion circuit, and computer program |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018129993A true JP2018129993A (en) | 2018-08-16 |
Family
ID=63173362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017023396A Pending JP2018129993A (en) | 2017-02-10 | 2017-02-10 | Voltage converter, voltage step-down control method of voltage conversion circuit, and computer program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018129993A (en) |
-
2017
- 2017-02-10 JP JP2017023396A patent/JP2018129993A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100953362B1 (en) | Current Mode Controlled Switching Regulator and Its Operation Control Method | |
US9698690B2 (en) | Control method and control circuit for four-switch buck-boost converter | |
US9548658B2 (en) | Control circuit, switching power supply and control method | |
US9502976B2 (en) | Power supply circuit and control method for the same | |
US9979271B2 (en) | Power converter with zero-voltage switching control | |
US9837907B1 (en) | Current sensing and zero-cross detection in semi-resonant voltage converters | |
US11121630B2 (en) | In-vehicle DC-DC converter | |
US20170070148A1 (en) | Constant on-time switching converter with reference voltage adjusting circuit and controller thereof | |
US9722506B2 (en) | Limit-to-valley ratio circuitry in power converters | |
JP6932633B2 (en) | Switching power supply | |
US20190181761A1 (en) | Multi-phase dc-dc converter, recording medium and control method for multi-phase dc-dc converter | |
US10811973B2 (en) | Vehicle-mounted DC-DC converter | |
US10591552B2 (en) | Parameter identification circuit, method and power supply system applying the same | |
JP2018129993A (en) | Voltage converter, voltage step-down control method of voltage conversion circuit, and computer program | |
US9537390B2 (en) | Control circuit, control method, DC-DC converter and electronic device | |
Jindal et al. | A Comparative analysis of classical Tuning methods of PI controllers on non-ideal Buck Converter | |
JP5954256B2 (en) | Control method | |
JP5383522B2 (en) | DC power supply | |
JP2018074720A (en) | Voltage conversion device, voltage conversion circuit step-down control method, and computer program | |
JP2018133978A (en) | Voltage conversion apparatus, voltage conversion circuit control method, and computer program | |
WO2018079033A1 (en) | Voltage converting device, step-down control method for voltage converting circuit, step-up control method for voltage converting circuit, and computer program | |
JP2018107868A (en) | Voltage conversion device, voltage conversion circuit step-down control method, and computer program | |
JP2016059218A (en) | Switching power supply | |
JP6528634B2 (en) | Control method of switching power supply circuit and power supply device | |
JP2019075855A (en) | Switching element control circuit, power supply device, switching element control method, and computer program |