JP2018125354A

JP2018125354A - Semiconductor device

Info

Publication number: JP2018125354A
Application number: JP2017014674A
Authority: JP
Inventors: 辰徳金; Tatsunori Kin; 和俊藤; Kazutoshi Fuji
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2017-01-30
Filing date: 2017-01-30
Publication date: 2018-08-09

Abstract

【課題】第１の電極および第２の電極を一面に有する半導体素子に、はんだ付けおよびワイヤボンディングを行って形成される半導体装置において、Ｎｉめっき膜のクラック発生を防止し、高信頼性の半導体装置を提供する。【解決手段】半導体基板１の主面に、第１の電極２と、第２の電極３とを具備し、第１の電極および第２の電極は、Ａｌを基材とする電極パッド２１、３１の上面に、Ｎｉめっき膜の第１バリア層２２、３２と、Ｐｄめっき膜の第２バリア層２３、３３と、Ａｕめっき膜の第３バリア層２４、３４とが順に積層してなる、Ｎｉ／Ｐｄ／Ａｕめっき膜により構成される。第１の電極には、導電性の高い金属を基材とするクリップリード５がＳｎを含むはんだを介して接合され、第２の電極には、Ａｌよりも電気抵抗率が低い金属を基材としたワイヤ６がワイヤボンディングにて接合されている。【選択図】図１In a semiconductor device formed by performing soldering and wire bonding on a semiconductor element having a first electrode and a second electrode on one surface, cracking of a Ni plating film is prevented, and a highly reliable semiconductor Providing equipment. A main surface of a semiconductor substrate is provided with a first electrode and a second electrode, and the first electrode and the second electrode are electrode pads made of Al as a base material, First barrier layers 22 and 32 of Ni plating film, second barrier layers 23 and 33 of Pd plating film, and third barrier layers 24 and 34 of Au plating film are sequentially laminated on the upper surface of 31. It is composed of a Ni / Pd / Au plating film. A clip lead 5 based on a highly conductive metal is joined to the first electrode via a solder containing Sn, and a metal having a lower electrical resistivity than Al is used for the second electrode. The wires 6 are joined by wire bonding. [Selection] Figure 1

Description

本発明は、半導体装置に関し、特に半導体基板の主面に、はんだ接合する第１の電極と、ワイヤボンディング接続する第２の電極と、を有する半導体装置に関する。
The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a first electrode for solder bonding and a second electrode for wire bonding connection on a main surface of a semiconductor substrate.

近年、モーター駆動用などの半導体製品の市場においては、大電流化が強く望まれている。その中で、半導体基板の主面に、第１の電極および第２の電極を有する半導体装置がある。第１の電極および第２の電極は、例えばソース電極とゲート電極であり、電気的接続のために、第１の電極には、はんだ付けが行われ、第２の電極には、ワイヤボンディングワイヤが行われる。このため、第１の電極および第２の電極には、Ａｌ膜等のメタライズ膜の表面に、Ｎｉめっき膜を下地とするＡｕめっき膜、すなわちＮｉ／Ａｕめっきが施されている。
In recent years, a large current is strongly desired in the market of semiconductor products such as motor drives. Among them, there is a semiconductor device having a first electrode and a second electrode on a main surface of a semiconductor substrate. The first electrode and the second electrode are, for example, a source electrode and a gate electrode. For electrical connection, the first electrode is soldered, and the second electrode is a wire bonding wire. Is done. For this reason, the first electrode and the second electrode are provided with an Au plating film having a Ni plating film as a base, that is, Ni / Au plating, on the surface of a metallized film such as an Al film.

従来技術では、Ａｌを基材とするワイヤを用いるため、はんだ付け工程およびワイヤボンディング工程における加熱によって、第２の電極のＡｕめっき膜中に、カーゲンダルボイドが発生し、ワイヤの剥がれが生じやすいという問題があった。このことから、対策としてボイド発生のきっかけとなる、第２の電極のＡｕめっき膜中のＳｎ−Ｎｉ合金の形成を抑制した半導体装置が知られている。（特許文献１）
In the prior art, since a wire based on Al is used, a cardendal void is generated in the Au plating film of the second electrode by heating in the soldering process and the wire bonding process, and the wire is peeled off. There was a problem that it was easy. For this reason, as a countermeasure, there is known a semiconductor device that suppresses the formation of the Sn—Ni alloy in the Au plating film of the second electrode, which is a cause of void generation. (Patent Document 1)

特開２０１５−１０９３３４号公報JP, 2015-109334, A

従来技術では、Ａｌワイヤを用いるため、Ｎｉ／Ｐｄ／Ａｕめっき構造とすることで、カーゲンダルボイドの発生を防止し、ワイヤ剥がれを防止することが期待できる。

しかしながら、信号系のワイヤには、Ａｌ材よりも電気抵抗率が低いＡｕ材やＣｕ材、あるいはＡｇ材などを用いるのが好ましく、Ａｌ材以外のワイヤを用いる際には、カーゲンダルボイドの発生によるワイヤ剥がれよりも、Ｎｉめっき膜中におけるクラック発生による強度不足が顕在化し、半導体装置としての信頼性が懸念されるという課題がある。
In the prior art, since an Al wire is used, it is expected that a Ni / Pd / Au plating structure can prevent generation of cardendal voids and prevent wire peeling.

However, it is preferable to use an Au material, a Cu material, an Ag material, or the like having a lower electrical resistivity than the Al material for the signal system wire. When using a wire other than the Al material, There is a problem that the lack of strength due to the occurrence of cracks in the Ni plating film becomes more obvious than the peeling of the wires due to the occurrence, and the reliability as a semiconductor device is concerned.

本発明は、上記問題点を鑑み、第１の電極および第２の電極を一面に有する半導体素子に、はんだ付けおよびワイヤボンディングを行って形成される半導体装置において、Ｎｉめっき膜のクラック発生を防止し、高信頼性の半導体装置を提供するものである。
In view of the above problems, the present invention prevents cracking of a Ni plating film in a semiconductor device formed by performing soldering and wire bonding to a semiconductor element having a first electrode and a second electrode on one surface. Therefore, a highly reliable semiconductor device is provided.

上述の課題を解決するために、本発明は以下に掲げる構成とした。
半導体基板と、半導体基板の主面に、第１の電極と、第２の電極と、を具備する半導体装置において、第１の電極および第２の電極は、Ａｌを基材とする電極パッドの上面に、Ｎｉめっき膜の第１バリア層と、Ｐｄめっき膜の第２バリア層と、Ａｕめっき膜の第３バリア層と、が順に積層してなる、Ｎｉ／Ｐｄ／Ａｕめっき膜により構成され、第１の電極には、導電性の高い金属を基材とするクリップリードが、Ｓｎを含むはんだを介して接合され、第２の電極には、Ａｌよりも電気抵抗率が低い金属を基材としたワイヤを、ワイヤボンディングにて接合されていることを特徴とする。

また、第１バリア層の厚さは、１．０μｍ以下であって、第２バリア層の厚さは、０．５μｍ以上であって、第３バリア層の厚みは、０．０５μｍ以上であることを特徴とする。
In order to solve the above-described problems, the present invention is configured as follows.
In a semiconductor device having a semiconductor substrate and a first electrode and a second electrode on a main surface of the semiconductor substrate, the first electrode and the second electrode are made of an Al-based electrode pad. A Ni / Pd / Au plating film is formed by sequentially laminating a first barrier layer of Ni plating film, a second barrier layer of Pd plating film, and a third barrier layer of Au plating film on the upper surface. The first electrode is joined to a clip lead made of a highly conductive metal through a solder containing Sn, and the second electrode is made of a metal having a lower electrical resistivity than Al. It is characterized in that the wires used as materials are joined by wire bonding.

The first barrier layer has a thickness of 1.0 μm or less, the second barrier layer has a thickness of 0.5 μm or more, and the third barrier layer has a thickness of 0.05 μm or more. It is characterized by that.

本発明は、以上のように構成されているので、Ｎｉめっき膜のクラック発生を防止し、高信頼性の半導体装置を提供することができる。
Since this invention is comprised as mentioned above, generation | occurrence | production of the crack of Ni plating film can be prevented and a highly reliable semiconductor device can be provided.

本発明の実施例１に係る半導体装置１００の、半導体基板１の電極付近を拡大した断面模式図である。It is the cross-sectional schematic diagram which expanded the electrode vicinity of the semiconductor substrate 1 of the semiconductor device 100 which concerns on Example 1 of this invention.

以下、本発明を実施するための形態について、図を参照して詳細に説明する。なお以下の図面の記載において、同一または類似の部分には、同一または類似の符号で表している。但し、図面は模式的なものであり、寸法関係の比率等は現実のものとは異なる。したがって、具体的な寸法等は以下の説明を照らし合わせて判断するべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。また、以下に示す実施の形態は、この発明の技術的思想を具体化するための例示であって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものではない。この発明の実施の形態は、要旨を逸脱しない範囲内で種々変更して実施できる。
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, the drawings are schematic, and the dimensional relationship ratios and the like are different from the actual ones. Therefore, specific dimensions and the like should be determined in light of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings. The following embodiments are exemplifications for embodying the technical idea of the present invention, and the embodiments of the present invention are described below in terms of the material, shape, structure, arrangement, etc. of the components. It is not something specific. The embodiments of the present invention can be implemented with various modifications without departing from the scope of the invention.

以下、図面を参照して本発明の実施例に係る半導体装置１００を説明する。図１は、本発明の実施例に係る半導体基板１の電極付近を拡大した断面模式図である。図１に示すように、半導体装置１００は、半導体基板１、第１の電極２、第２の電極３、はんだ４、クリップリード５、ワイヤ６から成っている。
Hereinafter, a semiconductor device 100 according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is an enlarged schematic cross-sectional view of the vicinity of an electrode of a semiconductor substrate 1 according to an embodiment of the present invention. As shown in FIG. 1, the semiconductor device 100 includes a semiconductor substrate 1, a first electrode 2, a second electrode 3, solder 4, clip leads 5, and wires 6.

半導体基板１は、主にＳｉ半導体が用いられるが、Ｓｉ半導体に比べて高温状態での動作が可能であり、またスイッチング速度が速く、低損失である化合物半導体、例えばＳｉＣ半導体やＧａＮ半導体等の化合物半導体で構成することもできる。
The semiconductor substrate 1 is mainly made of a Si semiconductor, but can operate at a higher temperature than the Si semiconductor, and has a high switching speed and a low loss, such as a compound semiconductor such as a SiC semiconductor or a GaN semiconductor. It can also be composed of a compound semiconductor.

第１の電極２および第２の電極３は、半導体基板１の主面に配置されている。

第１の電極２は、クリップリード５が、はんだ４を介して接合されている。

第１の電極２は、電極パッド２１と、第1バリア層２２と、第２バリア層２３と、第３バリア層２４を順に積層した形で構成されている。

第２の電極３は、ワイヤ６が、超音波熱圧着法によるワイヤボンディングによって接合されている。

第２の電極３は、電極パッド３１と、第1バリア層３２と、第２バリア層３３と、第３バリア層３４を順に積層した形で構成されている。
The first electrode 2 and the second electrode 3 are disposed on the main surface of the semiconductor substrate 1.

A clip lead 5 is joined to the first electrode 2 via a solder 4.

The first electrode 2 is configured by sequentially laminating an electrode pad 21, a first barrier layer 22, a second barrier layer 23, and a third barrier layer 24.

As for the 2nd electrode 3, the wire 6 is joined by the wire bonding by the ultrasonic thermocompression bonding method.

The second electrode 3 is configured by laminating an electrode pad 31, a first barrier layer 32, a second barrier layer 33, and a third barrier layer 34 in this order.

第１の電極パッド２１および第２の電極パッド３１は、半導体基板１の主面に配置されている。

第１の電極パッド２１および第２の電極パッド３１は、電気抵抗率が小さい金属、例えばＡｌ、Ａｌ-Ｓｉ、Ａｌ-Ｓｉ-Ｃｕ合金などが用いられる。ＡｌのＳｉ中への侵入防止として、ＴｉＮ、ＴｉＷ、Ｗにて、バリアメタル層を形成してもよい。
The first electrode pad 21 and the second electrode pad 31 are disposed on the main surface of the semiconductor substrate 1.

The first electrode pad 21 and the second electrode pad 31 are made of a metal having a low electrical resistivity, such as Al, Al—Si, Al—Si—Cu alloy, or the like. In order to prevent Al from entering into Si, a barrier metal layer may be formed of TiN, TiW, or W.

第１バリア層２２は、電極パッド２１の上面に配置されている。

第１バリア層３２は、電極パッド３１の上面に配置されている。

第１のバリア層２２および第１のバリア層３２は、電解めっき法または無電解めっき法で析出させた金属膜である。

第１のバリア層２２および第１のバリア層３２は、本実施例では無電解めっき法で析出させたＮｉ膜である。

第１のバリア層２２は、はんだ食われの防止に有効である。

第２のバリア層３２は、ボンディングワイヤとの接続時の衝撃ダメージを緩和することに有効である。

第１バリア層２２および第１バリア層３２の厚さは、１．０μｍ以下である。

第１のバリア層２２および第１バリア層３２は、ボンディングワイヤの材質に応じて、Ｃｏ、Ｐ、Ｂなどの不純物を添加し硬さを増してもよい。
The first barrier layer 22 is disposed on the upper surface of the electrode pad 21.

The first barrier layer 32 is disposed on the upper surface of the electrode pad 31.

The first barrier layer 22 and the first barrier layer 32 are metal films deposited by an electrolytic plating method or an electroless plating method.

In this embodiment, the first barrier layer 22 and the first barrier layer 32 are Ni films deposited by an electroless plating method.

The first barrier layer 22 is effective in preventing solder erosion.

The second barrier layer 32 is effective in reducing impact damage at the time of connection with the bonding wire.

The thickness of the first barrier layer 22 and the first barrier layer 32 is 1.0 μm or less.

The first barrier layer 22 and the first barrier layer 32 may be increased in hardness by adding impurities such as Co, P, and B depending on the material of the bonding wire.

第２バリア層２３は、第１バリア層２２の上面に配置されている。

第２バリア層３３は、第１バリア層３２の上面に配置されている。

第２バリア層２３および第２バリア層３３は、電解めっき法または無電解めっき法で析出させた金属膜である。本実施例では無電解めっき法で析出させたＰｄ膜である。

第２バリア層２３および第２バリア層３３は、第１バリア層２２および第１バリア層３２の酸化防止を目的とする。

第２バリア層２３および第２バリア層３３の厚みは、０．５μｍ以上である。

クリップリード５の材質に応じて、Ｃｏ、Ｐ、Ｂなどの不純物を添加し硬さを増してもよい。
The second barrier layer 23 is disposed on the upper surface of the first barrier layer 22.

The second barrier layer 33 is disposed on the upper surface of the first barrier layer 32.

The second barrier layer 23 and the second barrier layer 33 are metal films deposited by an electrolytic plating method or an electroless plating method. In this embodiment, the Pd film is deposited by electroless plating.

The second barrier layer 23 and the second barrier layer 33 are intended to prevent oxidation of the first barrier layer 22 and the first barrier layer 32.

The thicknesses of the second barrier layer 23 and the second barrier layer 33 are 0.5 μm or more.

Depending on the material of the clip lead 5, impurities such as Co, P, and B may be added to increase the hardness.

第３バリア層２４は、第２バリア層２３の上面に配置されている。

第３バリア層３４は、第２バリア層３３の上面に配置されている。

第３バリア層２４および第３バリア層３４は、電解めっき法または無電解めっき法で析出させた金属膜である。本実施例では無電解めっき法で析出させたＡｕ膜である。

第２バリア層２３および第２バリア層３３の酸化防止を目的とし、はんだの濡れ性を良化させる効果がある。

第３バリア層２４および第３バリア層３４の厚みは、０．０５μｍ以上である。クリップリードの材質に応じてＣｏ、Ｐ、Ｂなどの不純物を添加し硬さを増してもよい。
The third barrier layer 24 is disposed on the upper surface of the second barrier layer 23.

The third barrier layer 34 is disposed on the upper surface of the second barrier layer 33.

The third barrier layer 24 and the third barrier layer 34 are metal films deposited by an electrolytic plating method or an electroless plating method. In this embodiment, the Au film is deposited by electroless plating.

For the purpose of preventing oxidation of the second barrier layer 23 and the second barrier layer 33, there is an effect of improving solder wettability.

The thicknesses of the third barrier layer 24 and the third barrier layer 34 are 0.05 μm or more. Depending on the material of the clip lead, impurities such as Co, P, and B may be added to increase the hardness.

はんだ４は、半導体基板１とクリップリード５との接合に用いられる。導電性と熱伝導性に優れている材料が好ましく、Ｓｎを含んでいる。
The solder 4 is used for joining the semiconductor substrate 1 and the clip lead 5. A material excellent in electrical conductivity and thermal conductivity is preferable and contains Sn.

クリップリード５は、電気的接続のために用いられる。はんだで半導体基板と接合され、半導体基板とポスト部（図示せず）を電気的に接続する。本実施例では２００μｍ厚の銅線である。導電性の高い金属材が望ましく、金材、銀材、アルミ材でもよい。
The clip lead 5 is used for electrical connection. The semiconductor substrate is joined to the semiconductor substrate with solder, and the semiconductor substrate and the post portion (not shown) are electrically connected. In this embodiment, the copper wire is 200 μm thick. A highly conductive metal material is desirable, and a gold material, silver material, or aluminum material may be used.

ワイヤ６は、電気的接続のために用いられる金属の細線である。半導体基板１とインナーリード（図示せず）とを電気的に接続する。本実施例では、細線の直径は５０μｍ以下の細線である。信号系の配線に用いるのであれば、Ａｌ材よりも電気抵抗率が低い金属が望ましく、本実施例では、Ａｕ線である。Ｃｕ材、Ａｇ材なども好ましい。
The wire 6 is a thin metal wire used for electrical connection. The semiconductor substrate 1 and an inner lead (not shown) are electrically connected. In this embodiment, the diameter of the fine wire is a fine wire of 50 μm or less. If used for signal wiring, a metal having a lower electrical resistivity than the Al material is desirable. In this embodiment, it is Au wire. A Cu material, an Ag material, and the like are also preferable.

次に、上述の実施例に係る半導体装置の効果を説明する。
半導体基板の主面に、第１の電極と、第２の電極と、を具備する半導体装置において、信号系配線に、Ａｌ材よりも電気抵抗率が低い金属であるＡｕ材を用いることで、半導体装置の効率を向上することができる。合わせて、Ａｌ材を用いないことにより、カーゲンダルボイドの発生を防止できる。更に、Ｐｄめっき膜を厚くすることで、ワイヤボンディング時のダメージに対してクッション効果を得ることができる。また、Ｎｉめっき膜を薄くすることで、Ｎｉめっき膜自体の膜応力を低減でき、Ｐｄめっき膜のクッション効果と合わさって、Ｎｉめっき膜のクラックを防止し、高信頼性の半導体装置を提供することができる。
Next, effects of the semiconductor device according to the above-described embodiment will be described.
In a semiconductor device including a first electrode and a second electrode on a main surface of a semiconductor substrate, an Au material, which is a metal having a lower electrical resistivity than an Al material, is used for signal wiring, The efficiency of the semiconductor device can be improved. In addition, by not using an Al material, generation of cardendal voids can be prevented. Further, by thickening the Pd plating film, a cushion effect can be obtained against damage during wire bonding. Further, by reducing the thickness of the Ni plating film, the film stress of the Ni plating film itself can be reduced, and combined with the cushioning effect of the Pd plating film, the crack of the Ni plating film is prevented, and a highly reliable semiconductor device is provided. be able to.

本発明の実施例に係る半導体装置によれば、はんだ付け用第１の電極およびワイヤボンド用第２の電極を一面に有する半導体素子に、はんだ付けおよびワイヤボンディングを行って形成される半導体装置において、Ｎｉめっき膜のクラック発生を防止し、高信頼性の半導体装置を提供することができる。
According to a semiconductor device according to an embodiment of the present invention, in a semiconductor device formed by performing soldering and wire bonding on a semiconductor element having a first electrode for soldering and a second electrode for wire bonding on one surface. In addition, the occurrence of cracks in the Ni plating film can be prevented, and a highly reliable semiconductor device can be provided.

上述のように、本発明を実施するための形態を記載したが、この開示から当業者には様々な代替実施の形態、実施例が可能であることは明らかである。ある。
As described above, the mode for carrying out the present invention has been described. However, it is apparent to those skilled in the art that various alternative embodiments and examples are possible from this disclosure. is there.

１、半導体基板
２、第１の電極
２１、第１の電極の電極パッド
２２、第１の電極の第１バリア層
２３、第１の電極の第２バリア層
２４、第１の電極の第３バリア層
３、第２の電極
３１、第２の電極の電極パッド
３２、第２の電極の第１バリア層
３３、第２の電極の第２バリア層
３４、第２の電極の第３バリア層
４、はんだ
５、クリップリード
６、ワイヤ
１００、半導体装置 DESCRIPTION OF SYMBOLS 1, Semiconductor substrate 2, 1st electrode 21, 1st electrode electrode pad 22, 1st electrode 1st barrier layer 23, 1st electrode 2nd barrier layer 24, 3rd of 1st electrode Barrier layer 3, second electrode 31, electrode pad 32 of second electrode, first barrier layer 33 of second electrode, second barrier layer 34 of second electrode, third barrier layer of second electrode 4, solder 5, clip lead 6, wire 100, semiconductor device

Claims

In a semiconductor device including a semiconductor substrate and a first electrode and a second electrode on a main surface of the semiconductor substrate, the first electrode and the second electrode are made of Al as a base material. A Ni / Pd / Au plating film in which a first barrier layer of a Ni plating film, a second barrier layer of a Pd plating film, and a third barrier layer of an Au plating film are sequentially laminated on the upper surface of the electrode pad. A clip lead based on a highly conductive metal is joined to the first electrode via solder containing Sn, and the second electrode has an electrical resistivity higher than that of Al. A semiconductor device characterized in that a wire based on a metal having a low thickness is joined by wire bonding.

The thickness of the first barrier layer is 1.0 μm or less, the thickness of the second barrier layer is 0.5 μm or more, and the thickness of the third barrier layer is 0.05 μm or more. The semiconductor device according to claim 1, wherein the semiconductor device is provided.