JP2018101752A - Semiconductor optical device and manufacturing method thereof - Google Patents
Semiconductor optical device and manufacturing method thereof Download PDFInfo
- Publication number
- JP2018101752A JP2018101752A JP2016248520A JP2016248520A JP2018101752A JP 2018101752 A JP2018101752 A JP 2018101752A JP 2016248520 A JP2016248520 A JP 2016248520A JP 2016248520 A JP2016248520 A JP 2016248520A JP 2018101752 A JP2018101752 A JP 2018101752A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- intermediate layer
- core
- core layer
- cladding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 230000003287 optical effect Effects 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 329
- 239000012792 core layer Substances 0.000 claims abstract description 107
- 238000005253 cladding Methods 0.000 claims abstract description 67
- 239000000203 mixture Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000007423 decrease Effects 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims description 32
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 7
- 230000002159 abnormal effect Effects 0.000 abstract description 9
- 125000006850 spacer group Chemical group 0.000 description 14
- 238000001039 wet etching Methods 0.000 description 9
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 8
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- KTWOOEGAPBSYNW-UHFFFAOYSA-N ferrocene Chemical compound [Fe+2].C=1C=C[CH-]C=1.C=1C=C[CH-]C=1 KTWOOEGAPBSYNW-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hcl hcl Chemical compound Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】埋め込み層の異常成長を抑制することが可能な半導体光素子およびその製造方法を提供する。
【解決手段】基板の上に設けられ、Alを含むコア層と、前記コア層の上に設けられ、Alを含む中間層と、前記中間層の上に設けられ、InPで形成され、前記コア層と前記中間層とでメサを形成するクラッド層と、前記メサの両側に設けられた埋め込み層と、を具備し、前記クラッド層の幅は前記中間層の幅よりも大きく、前記中間層の側面は、前記コア層から前記クラッド層にかけて広がるように傾斜し、前記中間層のAl組成は、前記コア層側から前記クラッド層側にかけて小さくなる半導体光素子。
【選択図】 図2A semiconductor optical device capable of suppressing abnormal growth of a buried layer and a method for manufacturing the same are provided.
A core layer that includes Al and is provided on a substrate; an intermediate layer that is provided on the core layer and includes Al; and an intermediate layer that is provided on the intermediate layer and is formed of InP. A clad layer that forms a mesa with a layer and the intermediate layer, and buried layers provided on both sides of the mesa, the width of the clad layer being larger than the width of the intermediate layer, The side surface is inclined so as to spread from the core layer to the cladding layer, and the Al composition of the intermediate layer decreases from the core layer side to the cladding layer side.
[Selection] Figure 2
Description
本発明は、半導体光素子およびその製造方法に関するものである。 The present invention relates to a semiconductor optical device and a method for manufacturing the same.
コア層にアルミニウム(Al)を含む量子カスケードレーザ(QCL:Quantum Cascade Laser)素子が開示されている(例えば、特許文献1参照)。 A quantum cascade laser (QCL) element including aluminum (Al) in a core layer is disclosed (for example, see Patent Document 1).
半導体光素子では、基板の上に積層したコア層およびクラッド層などがメサを形成し、メサの両側に高抵抗の埋め込み層を形成する。しかしコア層とクラッド層とは異なるエッチングレートを有する。このため、メサを形成する際のエッチングにおいて、コア層のエッチング量がクラッド層よりも多くなり、コア層とクラッド層との間に段差が形成される。この結果、埋め込み層が異常成長する。 In a semiconductor optical device, a core layer and a clad layer stacked on a substrate form a mesa, and a high-resistance buried layer is formed on both sides of the mesa. However, the core layer and the cladding layer have different etching rates. For this reason, in the etching for forming the mesa, the etching amount of the core layer is larger than that of the cladding layer, and a step is formed between the core layer and the cladding layer. As a result, the buried layer grows abnormally.
そこで、埋め込み層の異常成長を抑制することが可能な半導体光素子およびその製造方法を提供することを目的とする。 An object of the present invention is to provide a semiconductor optical device capable of suppressing abnormal growth of a buried layer and a method for manufacturing the same.
本発明に係る半導体光素子は、基板の上に設けられ、Alを含むコア層と、前記コア層の上に設けられ、Alを含む中間層と、前記中間層の上に設けられ、InPで形成され、前記コア層と前記中間層とでメサを形成するクラッド層と、前記メサの両側に設けられた埋め込み層と、を具備し、前記クラッド層の幅は前記中間層の幅よりも大きく、前記中間層の側面は、前記コア層から前記クラッド層にかけて広がるように傾斜し、前記中間層のAl組成は、前記コア層側から前記クラッド層側にかけて小さくなるものである。 A semiconductor optical device according to the present invention is provided on a substrate, and includes a core layer including Al, an intermediate layer including Al, an intermediate layer including Al, and an intermediate layer including Al. A clad layer that is formed and forms a mesa with the core layer and the intermediate layer, and buried layers provided on both sides of the mesa, and the width of the clad layer is larger than the width of the intermediate layer The side surface of the intermediate layer is inclined so as to spread from the core layer to the cladding layer, and the Al composition of the intermediate layer decreases from the core layer side to the cladding layer side.
上記発明によれば、埋め込み層の異常成長を抑制することが可能である。 According to the above invention, it is possible to suppress abnormal growth of the buried layer.
[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。
[Description of Embodiment of Present Invention]
First, the contents of the embodiments of the present invention will be listed and described.
本願発明の一形態は、(1)基板の上に設けられ、Alを含むコア層と、前記コア層の上に設けられ、Alを含む中間層と、前記中間層の上に設けられ、InPで形成され、前記コア層と前記中間層とでメサを形成するクラッド層と、前記メサの両側に設けられた埋め込み層と、を具備し、前記クラッド層の幅は前記中間層の幅よりも大きく、前記中間層の側面は、前記コア層から前記クラッド層にかけて広がるように傾斜し、前記中間層のAl組成は、前記コア層側から前記クラッド層側にかけて小さくなる半導体光素子である。この構成によれば、中間層に傾斜が形成され、コア層とクラッド層との間の段差が緩やかになる。このため埋め込み層の積層欠陥が抑制され、埋め込み層が所望の方向に良好に成長する。このように埋め込み層の異常成長が抑制される。
(2)前記コア層、前記中間層および前記クラッド層の積層方向と前記中間層の側面とのなす角度は50°以下でもよい。この構成によれば、埋め込み層に積層欠陥が生じにくくなる。
(3)前記中間層はAlxGayIn(1−x−y)Asで形成され、y=0.47−(0.47/0.48)xを満たしてもよい。これにより、Al組成がクラッド層側にかけて小さくなるため、エッチングレートも小さくなり、中間層に傾斜が形成される。また、中間層はコア層およびクラッド層と格子整合する。したがって、中間層およびクラッド層の結晶性が向上する。
(4)前記中間層の前記コア層と接触する部分において、xは0以上、0.1以下であり、前記中間層の前記コア層と接触する部分において、xは0.15以上、0.25以下でもよい。これにより、Al組成がクラッド層側にかけて小さくなるため、エッチングレートも小さくなり、中間層に傾斜が形成される。また、中間層はコア層およびクラッド層と格子整合する。したがって、中間層およびクラッド層の結晶性が向上する。
(5)前記中間層の前記コア層と接触する部分におけるAl組成は、前記コア層における平均のAl組成と等しくてもよい。この構成によれば、中間層とコア層とでエッチングレートが同程度となり、中間層とコア層との間に段差が生じにくい。
(6)前記コア層はGaInAs/AlInAsにより形成されてもよい。この構成によれば、中間層とコア層とが格子整合する。
(7)基板の上に、Alを含むコア層を成長する工程と、前記コア層の上に、Alを含む中間層を成長する工程と、前記中間層の上に、InPのクラッド層を形成する工程と、前記コア層、前記中間層および前記クラッド層をエッチングすることによりメサを形成する工程と、前記メサを形成した後、前記コア層、前記中間層および前記クラッド層の側面をエッチングする工程と、前記エッチングする工程の後、前記メサの両側に埋め込み層を成長する工程と、を有し、前記中間層のAl組成は、前記コア層側から前記クラッド層側にかけて小さくなる半導体光素子の製造方法である。この構成によれば、中間層のエッチングレートはコア層側からクラッド層側にかけて小さくなる。したがってメサの側面のエッチングによって、中間層に傾斜が形成され、コア層とクラッド層との間の段差が緩やかになる。このため埋め込み層の積層欠陥が抑制され、埋め込み層が所望の方向に成長する。このように埋め込み層の異常成長が抑制される。
One form of the present invention is (1) provided on a substrate, and includes a core layer including Al, an intermediate layer including Al on the core layer, and provided on the intermediate layer. A clad layer that forms a mesa with the core layer and the intermediate layer, and buried layers provided on both sides of the mesa, and the width of the clad layer is larger than the width of the intermediate layer In the semiconductor optical device, the side surface of the intermediate layer is inclined so as to spread from the core layer to the cladding layer, and the Al composition of the intermediate layer decreases from the core layer side to the cladding layer side. According to this configuration, an inclination is formed in the intermediate layer, and the step between the core layer and the cladding layer becomes gentle. For this reason, stacking faults in the buried layer are suppressed, and the buried layer grows well in a desired direction. Thus, the abnormal growth of the buried layer is suppressed.
(2) The angle formed by the lamination direction of the core layer, the intermediate layer, and the clad layer and the side surface of the intermediate layer may be 50 ° or less. According to this configuration, stacking faults are less likely to occur in the buried layer.
(3) The intermediate layer may be made of Al x Ga y In (1-xy) As and satisfy y = 0.47− (0.47 / 0.48) x. Thereby, since the Al composition decreases toward the cladding layer, the etching rate also decreases, and an inclination is formed in the intermediate layer. The intermediate layer is lattice-matched with the core layer and the cladding layer. Therefore, the crystallinity of the intermediate layer and the cladding layer is improved.
(4) In the portion of the intermediate layer that contacts the core layer, x is 0 or more and 0.1 or less, and in the portion of the intermediate layer that contacts the core layer, x is 0.15 or more, 0. It may be 25 or less. Thereby, since the Al composition decreases toward the cladding layer, the etching rate also decreases, and an inclination is formed in the intermediate layer. The intermediate layer is lattice-matched with the core layer and the cladding layer. Therefore, the crystallinity of the intermediate layer and the cladding layer is improved.
(5) The Al composition in the portion of the intermediate layer in contact with the core layer may be equal to the average Al composition in the core layer. According to this configuration, the etching rate is approximately the same between the intermediate layer and the core layer, and a step is hardly generated between the intermediate layer and the core layer.
(6) The core layer may be formed of GaInAs / AlInAs. According to this configuration, the intermediate layer and the core layer are lattice-matched.
(7) A step of growing a core layer containing Al on the substrate, a step of growing an intermediate layer containing Al on the core layer, and forming a cladding layer of InP on the intermediate layer A step of forming a mesa by etching the core layer, the intermediate layer, and the clad layer, and etching the side surfaces of the core layer, the intermediate layer, and the clad layer after forming the mesa. And a step of growing a buried layer on both sides of the mesa after the etching step, wherein the Al composition of the intermediate layer decreases from the core layer side to the cladding layer side. It is a manufacturing method. According to this configuration, the etching rate of the intermediate layer decreases from the core layer side to the cladding layer side. Accordingly, the mesa side surface is etched to form an inclination in the intermediate layer, and the step between the core layer and the cladding layer becomes gentle. For this reason, stacking faults in the buried layer are suppressed, and the buried layer grows in a desired direction. Thus, the abnormal growth of the buried layer is suppressed.
[本願発明の実施形態の詳細]
本発明の実施形態に係る半導体光素子およびその製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
[Details of the embodiment of the present invention]
Specific examples of the semiconductor optical device and the manufacturing method thereof according to the embodiment of the present invention will be described below with reference to the drawings. In addition, this invention is not limited to these illustrations, is shown by the claim, and intends that all the changes within the meaning and range equivalent to a claim are included.
(比較例)
はじめに比較例について説明する。図1(a)および図1(b)は比較例に係る半導体光素子の製造方法を例示する断面図である。XY面は基板10の(100)面であり、Y方向は[011]方向である。Z方向は[100]方向であり、バッファ層11などの積層方向である。
(Comparative example)
First, a comparative example will be described. 1A and 1B are cross-sectional views illustrating a method for manufacturing a semiconductor optical device according to a comparative example. The XY plane is the (100) plane of the
図1(a)に示すように、有機金属気相エピタキシャル(OMVPE:Organometallic Vapor-Phase Epitaxy)法により、基板10の(100)面上に、バッファ層11、回折格子層12、スペーサ層13、コア層14、クラッド層15およびコンタクト層16を順にエピタキシャル成長する。基板10、バッファ層11、スペーサ層13およびクラッド層15は例えばn型のインジウムリン(InP)で形成されている。回折格子層12は例えばガリウムインジウム砒素(GaInAs)で形成されている。コア層14は例えば量子井戸構造を有しており、例えばGa0.47In0.53Asからなる井戸層と、Al0.48In0.52Asからなるバリア層とが交互に積層された構造を有する。図1(a)に示すように、これらの層をドライエッチングすることでメサ17を形成する。メサ17は[011]方向(図1(a)の奥行方向)に延伸する。ドライエッチングにより各層の側面(メサ17の側面)に厚さ0.1μm程度のダメージ層17aが形成される。
As shown in FIG. 1 (a), a
図1(b)に示すように、メサ17の形成後にウェットエッチングを行うことでダメージ層17aを除去する。ウェットエッチングはバッファ層11の側面からコンタクト層16の側面にかけて行う。しかしコア層14とクラッド層15とではエッチングレートが異なる。具体的には、アルミニウム(Al)を含むコア層14はエッチングされやすく、Alを含まないクラッド層15はエッチングされにくい。したがって、例えばクラッド層15の厚さ0.1μmのダメージ層17aを除去できるまでエッチングを行うと、コア層14は例えば約0.3μmエッチングされる。この結果、図1(b)に示すようにコア層14とクラッド層15との間に段差17bが形成される。また、コア層14とスペーサ層13との間にも段差が形成される。
As shown in FIG. 1B, the damaged
図1(b)に示すように、OMVPE法により、メサ17の両側に、鉄(Fe)をドープしたInPの埋め込み層18を成長する。しかし段差17bにおいて埋め込み層18の積層欠陥が発生し、成長の方向が[100]方向から[111]方向に変わる。このように段差17bに起因して埋め込み層18が異常成長する。コア層14とスペーサ層13との間の段差は、逆メサ形状とはならないため異常成長は起きない。次に第1実施形態について説明する。
As shown in FIG. 1B, an InP buried
(第1実施形態)
図2(a)は第1実施形態に係る半導体光素子100を例示する断面図である。図2(a)の上方向が基板10の[100]方向、奥行方向が[011]方向である。半導体光素子は波長7.4μmの光を発振するQCLである。
(First embodiment)
FIG. 2A is a cross-sectional view illustrating the semiconductor
図2(a)に示すように、基板10の上面である(100)面に、バッファ層11、回折格子層12、スペーサ層13、コア層14、中間層19、クラッド層15およびコンタクト層16が順に積層されている。
As shown in FIG. 2A, the
バッファ層11、回折格子層12、スペーサ層13、コア層14、中間層19、クラッド層15およびコンタクト層16はメサ17を形成する。メサ17の深さ(基板10の上面からの高さ)は例えば8μm、幅は5μmである。メサ17は[011]方向に延伸する。メサ17の両側に埋め込み層18が設けられている。埋め込み層18の上面に絶縁膜20が設けられている。絶縁膜20には開口部20aが設けられ、開口部20aからコンタクト層16の上面が露出する。電極21はコンタクト層16の上面から絶縁膜20の上面にかけて設けられている。電極22は基板10の下面に設けられている。
The
基板10は例えば錫(Sn)のドープされたn型InPで形成された半導体基板であり、厚さは100μmである。バッファ層11は例えばシリコン(Si)をドープされたInPで形成され、厚さは500nmである。バッファ層11は下クラッド層として機能する。回折格子層12は、バッファ層11とは異なる屈折率の材料(例えばGa0.47In0.53As)で形成されており、[011]方向に凹凸のパターンを有する。回折格子層12の厚さは例えば500nmである。スペーサ層13は例えばSiをドープされたInPで形成され、回折格子層12の凹凸を埋め込む。スペーサ層13の厚さは例えば500nmである。回折格子層12はコア層14とクラッド層15との間に設けられてもよい。またDFB(Distributed Feedback)レーザ以外の半導体レーザにおいては回折格子層12を設けなくてもよい。
The
コア層14は合計500層のガリウムインジウム砒素およびアルミニウムインジウム砒素(GaInAs/AlInAs)の積層体からなる多重量子井戸層であり、厚さは1.5μmである。コア層14は、27組の注入層および発光層(不図示)を含む。注入層は発光層にキャリア(例えば電子)を注入し、発光層は波長7.4μmの光を発光する。注入層は井戸層とバリア層とのペアを例えば5組含み、発光層は3組含む。井戸層は例えばGa0.47In0.53Asで形成され、バリア層は例えばAl0.48In0.52Asで形成されている。いずれの層も基板10に対して歪みのない組成である。
The
中間層19は、コア層14の上面に接触している。中間層19の厚さは例えば350〜500nmである。中間層19は例えば(Al0.48In0.52As)z(Ga0.47In0.53As)1−z(z=0〜0.4)で形成されている。コア層14側からクラッド層15側にかけて、上記の化学式のzは小さくなる。言い換えれば、中間層19のAl組成(0.48×z)が、コア層14側からクラッド層15側にかけて小さくなる。中間層19とコア層14とが接触する部分では例えばz=0.4であり、組成はAl0.19Ga0.28In0.53Asに近い。コア層14と接触する部分における中間層19のAl組成はコア層14中の平均のAl組成と等しい。中間層19とクラッド層15とが接触する部分では例えばz=0、すなわち中間層19のAl組成はゼロであり、組成はGa0.47In0.53Asである。中間層19のエネルギーギャップはコア層14より大きい。
The
図2(b)は中間層19付近を拡大した断面図である。図2(a)および図2(b)に示すように、中間層19の側面19aはコア層14側からクラッド層15側にかけて広がるように傾斜している。つまり、中間層19の幅は、下から上にかけて大きくなる。図2(b)に示す線分L1はクラッド層15の側面からZ方向(層の積層方向)に延伸する線分である。側面19a、線分L1およびL2の形成する三角形は直角三角形である。側面19aと線分L1とのなす角度θは中間層19の厚さT1(線分L1の長さ)、およびコア層14の側面とクラッド層15の側面とのX方向における距離T2(線分L2の長さ)により定まる。θは例えば50°以下である。
FIG. 2B is an enlarged cross-sectional view of the vicinity of the
図2(a)に示すクラッド層15は、例えばSiのドープされたn型InPで形成されており、厚さは3000nmである。クラッド層15は中間層19の上面に接触する。コンタクト層16はGa0.47In0.53Asで形成され、厚さは100nmである。クラッド層15とバッファ層11とで、コア層14から発生する光を閉じ込める。埋め込み層18は例えばFeがドープされた半絶縁性のInPで形成されている。絶縁膜20は例えば窒化シリコン(SiN)膜であり、300nmの厚さを有する。電極21は、例えばコンタクト層16側からチタン/プラチナ/金(Ti/Pt/Au)を積層したものであり、コンタクト層16の上面に接触する。電極22は例えば金・ゲルマニウムの合金(AuGe)とAuとの積層体(AuGe/Au)で形成され、基板10の下面に接触する。
The
(半導体光素子の製造方法)
次に半導体光素子100の製造方法を説明する。図3(a)〜図7(b)は半導体光素子100の製造方法を例示する断面図である。
(Method for manufacturing semiconductor optical device)
Next, a method for manufacturing the semiconductor
図3(a)に示すように、OMVPE法により、ウェハ状態の基板10の(100)面(上面)にバッファ層11および回折格子層12をエピタキシャル成長する。例えば成長圧力は100mbar、成長温度は670℃、OMVPE炉内はホスフィン(PH3)雰囲気とする。成長後、基板10をOMVPE炉から取り出す。
As shown in FIG. 3A, the
図3(b)は図3(a)を90°回転させ、YZ平面を正面とした図である。図3(b)に示すように、SiNのマスク23を用いて回折格子層12をドライエッチングし、[011]方向に延伸する回折格子を形成する。回折格子のピッチは例えば1μm、デューティ比は0.5、深さは200nmである。ドライエッチング後、マスク23を除去する。
FIG. 3B is a view in which FIG. 3A is rotated by 90 ° and the YZ plane is the front. As shown in FIG. 3B, the
図4(a)に示すように、OMVPE法により、スペーサ層13をエピタキシャル成長し、回折格子の凹凸を埋め込む。スペーサ層13の上に、コア層14、中間層19、クラッド層15およびコンタクト層16をエピタキシャル成長する。前述のように、中間層19のAl組成は下側から上側にかけて小さくなる。こうしたAl組成は、中間層19の成長工程の開始から終了にかけてAl原料ガスの流量を減少させることで実現することができる。Al原料ガスは例えばトリメチルアルミニウム(TMA:Trimethyl Aluminum)であり、流量は例えば1.0〜1.5sccmである。コンタクト層16の成長後、OMVPE炉内をPH3雰囲気および室温とし、基板10を取り出す。
As shown in FIG. 4A, the
図4(b)に示すように、反応性イオンエッチング(RIE:Reactive Ion Etching)装置を用いて、バッファ層11、回折格子層12、スペーサ層13、コア層14、中間層19、クラッド層15およびコンタクト層16をドライエッチングすることでメサ17を形成する。メサ17の深さ(基板10の上面からの高さ)は例えば8μm、幅は5μmである。このとき、メサ17の側面に、厚さ約0.1μmのダメージ層17aが残存する。
As shown in FIG. 4B, a
図5(a)に示すように、酸系のエッチャントを用いたウェットエッチングにより、ダメージ層17aを除去する。例えばエッチャントは硫酸と過酸化水素水との混合液、エッチング時間は1分程度である。エッチングレートの小さいクラッド層15のエッチング量は例えば約0.1μm、エッチングレートの大きいコア層14のエッチング量は例えば約0.3μmである。コア層14側からクラッド層15側にかけて、中間層19のAl組成が小さいため、エッチングレートも小さくなる。これにより、中間層19の側面19aはクラッド層15側に向けて広がるような斜面となる。コア層14とスペーサ層13との間には段差が形成される。
As shown in FIG. 5A, the damaged
図5(b)に示すように、メサ17の両側に埋め込み層18を成長する。埋め込み層18はメサ17の側面に接触し、かつコンタクト層16の上面に到達する。成長条件の一例を以下に示す。1sccm=1.667×10−8m3/sである。
成長温度:600℃
成長圧力:100mbar
原料ガス:PH3、フェロセン(Cp2Fe)、In原料ガス(例えばトリメチルインジウム、TMI:Trymethyl Indium)
PH3供給量:1×10−2mol/min
Cp2Fe供給量:10sccm
In供給量(原料ガス中におけるIn元素の量):3×10−4mol/min
OMVPE炉内の雰囲気における塩酸(HCl)ガス濃度:11ppm
As shown in FIG. 5B, a buried
Growth temperature: 600 ° C
Growth pressure: 100mbar
Source gas: PH 3 , ferrocene (Cp 2 Fe), In source gas (for example, trimethylindium, TMI: Trymethyl Indium)
PH 3 supply amount: 1 × 10 −2 mol / min
Cp 2 Fe supply amount: 10 sccm
In supply amount (amount of In element in source gas): 3 × 10 −4 mol / min
Hydrochloric acid (HCl) gas concentration in the atmosphere in the OMVPE furnace: 11 ppm
図6(a)に示すように、例えばプラズマ化学気相成長(CVD:Chemical Vapor Deposition)法などにより絶縁膜20を形成する。図6(b)に示すように、絶縁膜20に開口部20aを形成する。蒸着法およびリフトオフ法により、開口部20aから露出するコンタクト層16に接触する電極21を形成する。図7(a)に示すように、基板10を研磨して例えば100μm程度まで薄くする。図7(b)に示すように、基板10の下面に電極22を形成する。さらにウェハを分割することで、半導体光素子100が形成される。
As shown in FIG. 6A, the insulating
第1実施形態によれば中間層19のAl組成が、コア層14側からクラッド層15側にかけて小さくなる。このため中間層19のエッチングレートも、コア層14側からクラッド層15側にかけて小さくなる。したがって、図5(a)に示すようにダメージ層17aのエッチングによって中間層19に傾斜が形成される。これによりコア層14とクラッド層15との間の段差が緩やかになる。このため、埋め込み層18の積層欠陥が抑制され、所望の方向である[100]方向に成長する。このように第1実施形態によれば埋め込み層18の異常成長を抑制することができる。コア層14とスペーサ層13との間の段差は、逆メサ形状とはならないため埋め込み層18の異常成長は起きない。
According to the first embodiment, the Al composition of the
埋め込み層18の結晶性を高めるためには、中間層19の傾斜は緩やかであることが好ましい。図2(b)に示す角度θが54.7°より大きくなると、中間層19の側面19aにおいて(111)面が支配的になる。このため、埋め込み層18に積層欠陥が生じ、[111]方向に異常成長してしまう。θが54.7°以下の場合、側面19aには(111)面と他の面が交互に現れる。このため、埋め込み層18に積層欠陥が生じにくく、異常成長が抑制される。したがって角度θは54.7°以下、さらに好ましくは50°以下とする。
In order to increase the crystallinity of the buried
角度θは中間層19の厚さT1(線分L1の長さ)、およびコア層14の側面とクラッド層15の側面とのX方向における距離T2(線分L2の長さ)により定まる。距離T2は、ダメージ層17aを除去するためのエッチングにおける、コア層14とクラッド層15とのエッチング量の差により定まる。中間層19の厚さT1およびエッチング量を、角度θが50°以下となるように設定すればよい。
The angle θ is determined by the thickness T1 (length of the line segment L1) of the
図8は角度θ、中間層19の厚さT1およびコア層14とクラッド層15の側面間の距離T2との関係を示す図である。横軸は角度θ、縦軸は厚さT1を示す。点線はT2=0.1μm、実線はT2=0.2μm、破線はT2=0.3μmの例を示す。いずれの例においても、厚さT1が大きいほど角度θは小さくなる。角度θが小さいほど、ウェットエッチング後のメサ側面において(111)面の現れる割合が減少するため、埋め込み層18の積層欠陥を抑制できる。距離T2=0.1μmの場合、厚さT1を0.2μmより大きくすると、角度θは50°以下となる。距離T2=0.2μmの場合、厚さT1を0.35μmより大きくすると、角度θは50°以下となる。距離T2=0.3μmの場合、厚さT1を0.55μmより大きくすると、角度θは50°以下となる。θは例えば45°以下、40°以下、35°以下、30°以下などでもよい。角度θが大きいと、厚い中間層19が必要となり、メサ17の高さも高くなる。中間層19の結晶成長に要する時間や、メサ17の両脇に成長する埋め込み層18の成長に要する時間を短くするため、中間層19の厚さT1は大きすぎない方が好ましい。
FIG. 8 is a diagram showing the relationship between the angle θ, the thickness T1 of the
中間層19は例えば(Al0.48In0.52As)z(Ga0.47In0.53As)1−zで形成されている。コア層14側からクラッド層15側にかけてzは小さくなる。例えば、中間層19とコア層14とが接触する部分ではz=0.3〜0.4などであり、中間層19とクラッド層15とが接触する部分ではz=0〜0.2などである。これにより、中間層19はコア層14およびクラッド層15と格子整合し、中間層19およびクラッド層15の結晶性が向上する。また、これにより、それぞれの層の端におけるAl組成がそれぞれ隣接した層とほぼ等しくなる。よって、ダメージ層17a除去のためのウェットエッチングにおいて、中間層19の下端付近とコア層14とのエッチングレートの差は小さく、かつ中間層19の上端付近とクラッド層15とのエッチングレートの差も小さい。これにより、ウェットエッチング後のメサ17の側面において、クラッド層15と中間層19との間の段差、及び中間層19とコア層14との間の段差が発生しにくい。また、Al組成がクラッド層15側にかけて小さくなるため、エッチングレートも小さくなり、中間層19に傾斜が形成される。
The
中間層19の組成は、例えばAlxGayIn(1−x−y)Asと表記することもできる。組成比xおよびyはy=0.47−(0.47/0.48)xを満たす。コア層14側からクラッド層15側にかけてxおよびyは小さくなる。例えば、中間層19とコア層14とが接触する部分でx=0.15〜0.25(0.15以上、0.25以下)であり、中間層19とクラッド層15とが接触する部分ではx=0〜0.1(0以上、0.1以下)などである。コア層14側からクラッド層15側にかけてAl組成(x)が小さくなることで、中間層19のエッチングレートが小さくなり、傾斜が形成される。また、中間層19はコア層14およびクラッド層15と格子整合する。
The composition of the
中間層19のコア層14と接触する部分におけるAl組成はコア層14における平均のAl組成(例えば0.192)と等しければよい。これにより中間層19とコア層14とは同程度のエッチングレートを有し、ウェットエッチング後のメサ17の側面において、中間層19とコア層14との間に段差が生じにくい。コア層14中の平均のAl組成とは例えば、Al0.48In0.52AsのAl組成×Al0.48In0.52Asの合計の厚さ/コア層14の厚さ、から算出される。
The Al composition in the portion of the
中間層19のクラッド層15と接触する部分におけるAl組成は例えばゼロである(x=0)。ウェットエッチング後のメサ17の側面において、クラッド層15と中間層19との間に段差が生じにくい。
The Al composition in the portion of the
コア層14はGaInAs/AlInAsにより形成されている。これにより中間層19とクラッド層15とは同程度のエッチングレートを有し、ウェットエッチング後のメサ17の側面において、中間層19とクラッド層15との間に段差が生じにくい。コア層14の注入層、発光層、井戸層およびバリア層それぞれの数は変更してもよい。
The
10 基板
11 バッファ層
12 回折格子層
13 スペーサ層
14 コア層
15 クラッド層
16 コンタクト層
17 メサ層
17a ダメージ層
18 埋め込み層
19 中間層
19a 側面
20 絶縁膜
20a 開口部
21、22 電極
23 マスク
100 半導体光素子
DESCRIPTION OF
Claims (7)
前記コア層の上に設けられ、Alを含む中間層と、
前記中間層の上に設けられ、InPで形成され、前記コア層と前記中間層とでメサを形成するクラッド層と、
前記メサの両側に設けられた埋め込み層と、を具備し、
前記クラッド層の幅は前記中間層の幅よりも大きく、
前記中間層の側面は、前記コア層から前記クラッド層にかけて広がるように傾斜し、
前記中間層のAl組成は、前記コア層側から前記クラッド層側にかけて小さくなる半導体光素子。 A core layer provided on the substrate and containing Al;
An intermediate layer provided on the core layer and containing Al;
A cladding layer provided on the intermediate layer, formed of InP, and forming a mesa with the core layer and the intermediate layer;
Embedded layers provided on both sides of the mesa,
The width of the cladding layer is larger than the width of the intermediate layer,
The side surface of the intermediate layer is inclined so as to spread from the core layer to the cladding layer,
A semiconductor optical device in which the Al composition of the intermediate layer decreases from the core layer side to the cladding layer side.
前記中間層の前記コア層と接触する部分において、xは0.15以上、0.25以下である請求項3に記載の半導体光素子。 In the portion of the intermediate layer that contacts the core layer, x is 0 or more and 0.1 or less,
4. The semiconductor optical device according to claim 3, wherein x is 0.15 or more and 0.25 or less in a portion of the intermediate layer that contacts the core layer.
前記コア層の上に、Alを含む中間層を成長する工程と、
前記中間層の上に、InPのクラッド層を形成する工程と、
前記コア層、前記中間層および前記クラッド層をエッチングすることによりメサを形成する工程と、
前記メサを形成した後、前記コア層、前記中間層および前記クラッド層の側面をエッチングする工程と、
前記エッチングする工程の後、前記メサの両側に埋め込み層を成長する工程と、を有し、
前記中間層のAl組成は、前記コア層側から前記クラッド層側にかけて小さくなる半導体光素子の製造方法。
Growing a core layer containing Al on the substrate;
Growing an intermediate layer containing Al on the core layer;
Forming an InP cladding layer on the intermediate layer;
Forming a mesa by etching the core layer, the intermediate layer and the cladding layer;
Etching the side surfaces of the core layer, the intermediate layer, and the cladding layer after forming the mesa;
And after the etching step, growing a buried layer on both sides of the mesa,
The method for manufacturing a semiconductor optical device, wherein the Al composition of the intermediate layer decreases from the core layer side to the cladding layer side.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016248520A JP2018101752A (en) | 2016-12-21 | 2016-12-21 | Semiconductor optical device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016248520A JP2018101752A (en) | 2016-12-21 | 2016-12-21 | Semiconductor optical device and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018101752A true JP2018101752A (en) | 2018-06-28 |
Family
ID=62714511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016248520A Pending JP2018101752A (en) | 2016-12-21 | 2016-12-21 | Semiconductor optical device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018101752A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023100214A1 (en) * | 2021-11-30 | 2023-06-08 | 三菱電機株式会社 | Semiconductor laser and method for producing semiconductor laser |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08250801A (en) * | 1995-03-08 | 1996-09-27 | Mitsubishi Electric Corp | Semiconductor laser device and its manufacture |
JPH09153657A (en) * | 1995-11-30 | 1997-06-10 | Nec Corp | Method for manufacturing semiconductor laser |
JP2000091303A (en) * | 1998-09-08 | 2000-03-31 | Fujitsu Ltd | Method for manufacturing compound semiconductor device |
JP2003046194A (en) * | 2001-08-01 | 2003-02-14 | Sharp Corp | Element structure of semiconductor laser and manufacturing method |
JP2003101146A (en) * | 2001-09-20 | 2003-04-04 | Furukawa Electric Co Ltd:The | Semiconductor device, manufacturing method therefor and semiconductor wafer |
JP2003218465A (en) * | 2002-01-22 | 2003-07-31 | Sharp Corp | Stripe waveguide structure type semiconductor laser device and method of manufacturing the same |
JP2005005452A (en) * | 2003-06-11 | 2005-01-06 | Sharp Corp | Epitaxial wafer for semiconductor laser and its use |
JP2013229568A (en) * | 2012-03-27 | 2013-11-07 | Furukawa Electric Co Ltd:The | Semiconductor optical device |
US20150333482A1 (en) * | 2014-05-13 | 2015-11-19 | California Institute Of Technology | Index-coupled distributed-feedback semiconductor quantum cascade lasers fabricated without epitaxial regrowth |
JP2015233093A (en) * | 2014-06-10 | 2015-12-24 | 住友電気工業株式会社 | Semiconductor device and method for manufacturing the same |
-
2016
- 2016-12-21 JP JP2016248520A patent/JP2018101752A/en active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08250801A (en) * | 1995-03-08 | 1996-09-27 | Mitsubishi Electric Corp | Semiconductor laser device and its manufacture |
JPH09153657A (en) * | 1995-11-30 | 1997-06-10 | Nec Corp | Method for manufacturing semiconductor laser |
JP2000091303A (en) * | 1998-09-08 | 2000-03-31 | Fujitsu Ltd | Method for manufacturing compound semiconductor device |
JP2003046194A (en) * | 2001-08-01 | 2003-02-14 | Sharp Corp | Element structure of semiconductor laser and manufacturing method |
JP2003101146A (en) * | 2001-09-20 | 2003-04-04 | Furukawa Electric Co Ltd:The | Semiconductor device, manufacturing method therefor and semiconductor wafer |
JP2003218465A (en) * | 2002-01-22 | 2003-07-31 | Sharp Corp | Stripe waveguide structure type semiconductor laser device and method of manufacturing the same |
JP2005005452A (en) * | 2003-06-11 | 2005-01-06 | Sharp Corp | Epitaxial wafer for semiconductor laser and its use |
JP2013229568A (en) * | 2012-03-27 | 2013-11-07 | Furukawa Electric Co Ltd:The | Semiconductor optical device |
US20150333482A1 (en) * | 2014-05-13 | 2015-11-19 | California Institute Of Technology | Index-coupled distributed-feedback semiconductor quantum cascade lasers fabricated without epitaxial regrowth |
JP2015233093A (en) * | 2014-06-10 | 2015-12-24 | 住友電気工業株式会社 | Semiconductor device and method for manufacturing the same |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023100214A1 (en) * | 2021-11-30 | 2023-06-08 | 三菱電機株式会社 | Semiconductor laser and method for producing semiconductor laser |
JP7612050B2 (en) | 2021-11-30 | 2025-01-10 | 三菱電機株式会社 | Semiconductor laser and method for manufacturing semiconductor laser |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4928874B2 (en) | Nitride-based semiconductor light-emitting device manufacturing method and nitride-based semiconductor light-emitting device | |
US7405096B2 (en) | Manufacturing method of nitride semiconductor device and nitride semiconductor device | |
US7596160B2 (en) | Nitride semiconductor lasers and its manufacturing method | |
US7627011B2 (en) | Distributed feedback laser diode and a method for manufacturing the same | |
JP4928811B2 (en) | Nitride-based semiconductor light-emitting device manufacturing method and nitride-based semiconductor light-emitting device | |
JP2010272593A (en) | Nitride semiconductor light emitting element and manufacturing method of the same | |
JP5083165B2 (en) | Semiconductor light emitting device | |
US8021985B2 (en) | Method to form semiconductor laser diode | |
JP2018078290A (en) | Semiconductor laser element | |
JP2010010284A (en) | Method of manufacturing integrated optical semiconductor device, and integrated optical semiconductor device | |
JP2018101752A (en) | Semiconductor optical device and manufacturing method thereof | |
CN114008748A (en) | Manufacturing method of optical semiconductor device | |
JP2001007443A (en) | Method for manufacturing semiconductor light emitting device | |
JP2010182977A (en) | Nitride semiconductor light emitting element, and method of manufacturing the same | |
US7781245B2 (en) | Method to fabricate semiconductor optical device | |
JP4679867B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
JP5217598B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP2009194023A (en) | Method for fabricating a semiconductor optical device | |
JP2003081697A (en) | Nitride III-V compound semiconductor substrate, method of manufacturing the same, method of manufacturing semiconductor light emitting element, and method of manufacturing semiconductor device | |
US20100316080A1 (en) | Semiconductor optical element | |
JP5389728B2 (en) | Nitride semiconductor device manufacturing method and nitride semiconductor device | |
JP5679699B2 (en) | Nitride semiconductor light emitting device | |
JP5580655B2 (en) | Nitride-based semiconductor light-emitting device manufacturing method and nitride-based semiconductor light-emitting device | |
JP5160828B2 (en) | Nitride semiconductor device manufacturing method | |
JP3893614B2 (en) | Method for forming insulating protective film on side surface of stripe waveguide of nitride semiconductor laser device and plane of nitride semiconductor layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200512 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20201104 |