JP2018096938A - Semiconductor device and method for manufacturing the same - Google Patents
Semiconductor device and method for manufacturing the same Download PDFInfo
- Publication number
- JP2018096938A JP2018096938A JP2016244503A JP2016244503A JP2018096938A JP 2018096938 A JP2018096938 A JP 2018096938A JP 2016244503 A JP2016244503 A JP 2016244503A JP 2016244503 A JP2016244503 A JP 2016244503A JP 2018096938 A JP2018096938 A JP 2018096938A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- movable
- semiconductor device
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 103
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 238000005530 etching Methods 0.000 claims description 32
- 230000001681 protective effect Effects 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 34
- 229910052710 silicon Inorganic materials 0.000 abstract description 34
- 239000010703 silicon Substances 0.000 abstract description 34
- 238000001514 detection method Methods 0.000 abstract description 7
- 230000001133 acceleration Effects 0.000 description 18
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 244000126211 Hericium coralloides Species 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Landscapes
- Pressure Sensors (AREA)
- Drying Of Semiconductors (AREA)
- Micromachines (AREA)
Abstract
Description
本発明は、櫛歯電極を有する半導体デバイス、およびその製造方法に関する。 The present invention relates to a semiconductor device having a comb electrode and a method for manufacturing the same.
従来、櫛歯電極を有する半導体デバイスの一例として、特許文献１に開示されたＭＥＭＳセンサがある。ＭＥＭＳセンサは、櫛歯状に配列された固定電極と可動電極とを備えており、固定電極と可動電極におけるポリシリコンの上面、下面、側面に絶縁膜が設けられている。 Conventionally, as an example of a semiconductor device having a comb electrode, there is a MEMS sensor disclosed in Patent Document 1. The MEMS sensor includes a fixed electrode and a movable electrode arranged in a comb shape, and an insulating film is provided on the upper surface, the lower surface, and the side surface of polysilicon in the fixed electrode and the movable electrode.
しかしながら、ＭＥＭＳセンサは、ポリシリコンと絶縁膜との線膨張係数差によって、固定電極と可動電極が変形する可能性がある。ＭＥＭＳセンサは、固定電極と可動電極が減形に伴って、固定電極と可動電極との間の容量も変化する。このため、ＭＥＭＳセンサは、固定電極と可動電極との間の容量が変化することで、検出精度が低下するという問題がある。 However, in the MEMS sensor, the fixed electrode and the movable electrode may be deformed due to a difference in linear expansion coefficient between polysilicon and the insulating film. In the MEMS sensor, as the fixed electrode and the movable electrode are reduced in shape, the capacitance between the fixed electrode and the movable electrode also changes. For this reason, the MEMS sensor has a problem that the detection accuracy is lowered due to a change in capacitance between the fixed electrode and the movable electrode.
本開示は、上記問題点に鑑みなされたものであり、検出精度の低下を抑制できる半導体デバイスおよびその製造方法を提供することを目的とする。 The present disclosure has been made in view of the above problems, and an object of the present disclosure is to provide a semiconductor device that can suppress a decrease in detection accuracy and a manufacturing method thereof.
上記目的を達成するために本開示は、
物理量に応じて可動可能とされた可動電極（１０ｂ）と、可動電極と対向して配置された物理量に応じて可動不可能とされた固定電極（１０ａ）とを有し、物理量に応じて可動電極が変位したときの可動電極と固定電極間の容量変化に基づいて物理量を検出する半導体デバイスであって、
一面に凹部（６０）が形成された支持基板（２０）と、
一面上に配置された半導体層（４０）と、
凹部に対向する部位に設けられた可動電極と固定電極と、を有し、
可動電極は、支持基板と半導体層の積層方向に直交する方向に可動可能であり、
可動電極と固定電極のそれぞれは、半導体層における凹部に対向する部位である電極部（４１）と、電極部における凹部との対向面（４１ｂ）に設けられた第１電極絶縁膜（３１）と、電極部における対向面の反対面（４１ａ）に設けられた第２電極絶縁膜（５１）と、を含み、対向面と反対面とに連続して設けられた側面（４１ｃ）が露出していることを特徴とする。
In order to achieve the above object, the present disclosure
It has a movable electrode (10b) that can move according to the physical quantity, and a fixed electrode (10a) that cannot be moved according to the physical quantity arranged to face the movable electrode, and can move according to the physical quantity A semiconductor device that detects a physical quantity based on a change in capacitance between a movable electrode and a fixed electrode when the electrode is displaced,
A support substrate (20) having a recess (60) formed on one surface;
A semiconductor layer (40) disposed on one surface;
A movable electrode and a fixed electrode provided at a portion facing the recess,
The movable electrode is movable in a direction orthogonal to the stacking direction of the support substrate and the semiconductor layer,
Each of the movable electrode and the fixed electrode includes an electrode portion (41) that is a portion facing the recess in the semiconductor layer, and a first electrode insulating film (31) provided on a surface (41b) facing the recess in the electrode portion. And the second electrode insulating film (51) provided on the opposite surface (41a) of the opposing surface of the electrode portion, and the side surface (41c) provided continuously between the opposing surface and the opposite surface is exposed. It is characterized by being.
このように、本開示は、電極部の対向面に第１電極絶縁膜に設けられて、反対面に第２電極絶縁膜が設けられており、且つ、側面が露出している。つまり、電極部は、側面に絶縁膜が設けられていない。よって、本開示は、電極部と各絶縁膜との線膨張係数差によって、可動電極と固定電極が変形することを抑制できる。このため、本開示は、物理量の検出精度の低下を抑制できる。 Thus, in the present disclosure, the first electrode insulating film is provided on the opposing surface of the electrode portion, the second electrode insulating film is provided on the opposite surface, and the side surface is exposed. That is, the electrode part is not provided with an insulating film on the side surface. Therefore, the present disclosure can suppress deformation of the movable electrode and the fixed electrode due to the difference in linear expansion coefficient between the electrode portion and each insulating film. For this reason, this indication can control the fall of the detection accuracy of a physical quantity.
上記目的を達成するための他の特徴は、
物理量に応じて可動可能とされた可動電極（１０ｂ）と、可動電極と対向して配置された物理量に応じて可動不可能とされた固定電極（１０ａ）とを有し、物理量に応じて可動電極が変位したときの可動電極と固定電極間の容量変化に基づいて物理量を検出する半導体デバイスの製造方法であって、
一面に凹部（６０）が形成された支持基板（２０）に対して、一面との対向面（４１ｂ）に第１絶縁膜が形成され、対向面の反対面（４１ａ）に第２絶縁膜が形成された半導体層（４０）を接合する工程であり、一面と第１絶縁膜とを対向させた状態で接合する接合工程と、
凹部に対向する部位における、可動電極および固定電極となる部位とは異なる部位の第２絶縁膜を除去して、可動電極と固定電極における第２電極絶縁膜（５１）を形成する第１除去工程と、
第１除去工程後に、凹部に対向する部位における、可動電極および固定電極となる部位とは異なる部位の半導体層のエッチングと、エッチング箇所の側面への保護膜の形成とを繰り返し行い、可動電極と固定電極における、対向面と反対面とに連続して設けられた側面が露出した電極部（４１）を形成する第２除去工程と、
第２除去工程後に、凹部に対向する部位における、可動電極および固定電極となる部位とは異なる部位の第１絶縁膜を除去して、凹部に対向する部位に、第２電極絶縁膜と電極部と第１電極絶縁膜（３１）を含む、可動電極および固定電極とを形成する第３除去工程と、を備えている点にある。
Other features to achieve the above objective are:
It has a movable electrode (10b) that can move according to the physical quantity, and a fixed electrode (10a) that cannot be moved according to the physical quantity arranged to face the movable electrode, and can move according to the physical quantity A method of manufacturing a semiconductor device that detects a physical quantity based on a change in capacitance between a movable electrode and a fixed electrode when an electrode is displaced,
A first insulating film is formed on a surface (41b) opposite to the one surface, and a second insulating film is formed on the opposite surface (41a) of the supporting substrate (20) having a recess (60) formed on the one surface. A step of bonding the formed semiconductor layer (40), the bonding step of bonding the one surface and the first insulating film facing each other;
A first removal step of removing the second insulating film in a portion opposite to the concave portion from the portion serving as the movable electrode and the fixed electrode to form a second electrode insulating film (51) in the movable electrode and the fixed electrode. When,
After the first removal step, the etching of the semiconductor layer in a portion different from the portion serving as the movable electrode and the fixed electrode in the portion facing the concave portion and the formation of the protective film on the side surface of the etching portion are repeatedly performed, A second removal step of forming an electrode portion (41) in which the side surface continuously provided on the opposite surface and the opposite surface of the fixed electrode is exposed;
After the second removal step, the first insulating film in a portion different from the portion serving as the movable electrode and the fixed electrode in the portion facing the recess is removed, and the second electrode insulating film and the electrode portion are positioned in the portion facing the recess. And a third removal step of forming a movable electrode and a fixed electrode including the first electrode insulating film (31).
このように、本開示は、第２除去工程後に、第３除去工程を行うため、半導体層のエッチングの完了まで、電極部における下側で第１絶縁膜が繋がっている。このため、本開示は、凹部が形成された構造であっても、半導体層をエッチングする際に局所的に発生する熱が電極部の対向面の第１絶縁膜を介して、支持基板や半導体層などに広がり温度が均一化される。これによって、本開示では、半導体層をエッチングしている際に、側面に付着する保護膜のデポ量を均一化することができ、側面が局所的に粗れることを低減できる。従って、本開示は、物理量の検出精度が低下することが抑制された半導体デバイスを製造できる。 Thus, in the present disclosure, since the third removal step is performed after the second removal step, the first insulating film is connected on the lower side of the electrode portion until the etching of the semiconductor layer is completed. For this reason, even if the present disclosure has a structure in which a recess is formed, heat generated locally when the semiconductor layer is etched passes through the first insulating film on the opposing surface of the electrode portion, and the support substrate and the semiconductor. Spreads in layers, etc., and the temperature is made uniform. Thereby, in this indication, when etching a semiconductor layer, the amount of deposition of a protective film adhering to a side can be made uniform, and it can reduce that a side becomes rough locally. Therefore, the present disclosure can manufacture a semiconductor device in which the physical quantity detection accuracy is suppressed from decreasing.
なお、特許請求の範囲、およびこの項に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。 The reference numerals in parentheses described in the claims and in this section indicate the correspondence with the specific means described in the embodiments described later as one aspect, and the technical scope of the invention is as follows. It is not limited.
以下において、図面を参照しながら、発明を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を参照し適用することができる。 Hereinafter, a plurality of embodiments for carrying out the invention will be described with reference to the drawings. In each embodiment, portions corresponding to the matters described in the preceding embodiment may be denoted by the same reference numerals and redundant description may be omitted. In each embodiment, when only a part of the configuration is described, the other configurations described above can be applied to other portions of the configuration.
なお、以下においては、互いに直交する３方向をＸ方向、Ｙ方向、Ｚ方向とする。また、Ｘ方向とＹ方向とによって規定される平面をＸＹ平面、Ｘ方向とＺ方向とによって規定される平面をＸＺ平面、Ｙ方向とＺ方向とによって規定される平面をＹＺ平面とする。 In the following, the three directions orthogonal to each other are defined as an X direction, a Y direction, and a Z direction. A plane defined by the X direction and the Y direction is an XY plane, a plane defined by the X direction and the Z direction is an XZ plane, and a plane defined by the Y direction and the Z direction is a YZ plane.
本実施形態では、一例として、図１、図２に示す半導体デバイス１００を採用する。また、半導体デバイス１００は、例えば、加速度センサなど容量式の半導体センサである。つまり、本実施形態では、物理量として加速度を検出する半導体デバイス１００を採用している。なお、図２は、図１の櫛歯電極１０を含む部分の断面図であるが、便宜的に、櫛歯電極１０間の間隔などを変更している。
In the present embodiment, the
半導体デバイス１００は、図１に示すように、櫛歯電極１０、可動部アンカ１１、固定部アンカ１２、梁部１３、錘部１５などを備えている。また、半導体デバイス１００は、図２に示すように、支持基板２０の一面上に第１絶縁膜３０を介してシリコン基板４０が配置されたＳＯＩ基板を用いて形成されている。さらに、半導体デバイス１００は、シリコン基板４０における、支持基板２０との対向面の反対面に第２絶縁膜５０が形成されている。支持基板２０との対向面は、後程説明するキャビティ６０との対向面と同一面である。
As shown in FIG. 1, the
なお、第１絶縁膜３０とシリコン基板４０と第２絶縁膜５０とが形成された基板は、支持基板２０に対して、上層基板とも言える。第１絶縁膜３０と第２絶縁膜５０は、例えばＳｉＯ２などを採用できる。また、櫛歯電極１０は、加速度をセンシングする部位であるためセンシング部とも言える。
Note that the substrate on which the first
支持基板２０は、例えばシリコンなどにて構成され、その表面側にキャビティ６０が形成されている。言い換えると、支持基板２０は、一面に、凹部としてのキャビティ６０が形成されている。つまり、支持基板２０は、上層基板との対向面の一部に、周辺よりも窪んだ凹部が設けられている。また、支持基板２０は、センシング部が支持基板２０に接触しないように設けられた空間とも言える。キャビティ６０は、例えば、ＸＹ平面において矩形形状とされている。
The
第１絶縁膜３０は、キャビティ６０内を除く、支持基板２０とシリコン基板４０との間の全面に設けられている。シリコン基板４０は、ＳＯＩ基板における活性層と言うことができ、後程説明する可動部や固定部を構成する。シリコン基板４０は、半導体層に相当する。
The first insulating
櫛歯電極１０は、加速度が印加された場合であっても可動しない固定電極１０ａと、加速度の印加に伴って可動する可動電極１０ｂとを含む。固定電極１０ａと可動電極１０ｂは、対向して設けられている。可動電極１０ｂは、支持基板２０とシリコン基板４０の積層方向に直交する方向に可動可能である。
The comb-
固定電極１０ａと固定部アンカ１２とは、一体的に設けられている。また、固定電極１０ａと固定部アンカ１２とは、支持基板２０に固定されている。よって、固定電極１０ａは、上記のように、加速度が印加された場合であっても可動しない。このため、固定電極１０ａと固定部アンカ１２とは、固定部と言うことができる。
The fixed
可動電極１０ｂと可動部アンカ１１と梁部１３と錘部１５は、一体的に設けられている。可動電極１０ｂと梁部１３と錘部１５は、二つの可動部アンカ１１間に設けられており、各可動部アンカ１１の一部が支持基板２０に固定されることで、可動可能な状態で支持基板２０に支持されている。つまり、可動電極１０ｂと梁部１３と錘部１５は、可動部アンカ１１における支持基板２０に支持されている部分以外が支持基板２０よりリリースされて浮遊状態となっており、加速度の印加に伴って可動させられる部分である。よって、可動電極１０ｂと梁部１３と錘部１５は、可動部と言うことができる。なお、半導体デバイス１００は、固定電極１０ａと可動電極１０ｂとの間などに空隙１４が設けられている。この空隙１４は、トレンチとも言える。
The
可動電極１０ｂは、図１に示すように、ＸＹ平面において、錘部１５が構成する略長方形状の長辺から垂直方向に延設され、各辺に複数本ずつ備えられることで櫛歯状に配置されている。各可動電極１０ｂの間隔は、一定間隔とされている。また、各可動電極１０ｂは、幅および長さは等しくされている。さらに、各可動電極１０ｂは、図２に示すように、ＸＺ平面において、Ｚ方向の長さが均一な矩形形状とされている。
As shown in FIG. 1, in the XY plane, the
なお、本実施形態では、長辺がＹ方向に沿う辺であり、垂直方向がＸ方向に沿う方向である。また、本実施形態では、長さがＹ方向の長さであり、幅がＸ方向の長さである。さらに、Ｚ方向の長さは、厚みと言うことができる。なお、Ｘ方向は、ＳＯＩ基板に対して水平であるため基板水平方向とも言える。 In the present embodiment, the long side is the side along the Y direction, and the vertical direction is the direction along the X direction. In this embodiment, the length is the length in the Y direction, and the width is the length in the X direction. Furthermore, it can be said that the length in the Z direction is the thickness. Note that since the X direction is horizontal with respect to the SOI substrate, it can be said to be the substrate horizontal direction.
梁部１３は、錘部１５と可動部アンカ１１とを接続している。言い換えると、各梁部１３は、図１に示すように、錘部１５と各可動部アンカ１１との間において複数回折り曲げられた形状とされている。これにより、各梁部１３は、基板水平方向における一方向（Ｘ方向）、つまり可動電極１０ｂと固定電極１０ａとの配列方向に変位可能な構成とされている。よって、半導体デバイス１００は、加速度が印加されたときに錘部１５および可動電極１０ｂが可動し、可動電極１０ｂと固定電極１０ａとの間の間隔が変化可能に構成されている。
The
各可動部アンカ１１は、各梁部１３を片持ち支持するものである。各可動部アンカ１１は、図２に示すように、キャビティ６０と異なる位置に配置されており、第１絶縁膜３０を介して支持基板２０に固定されている。このため、半導体デバイス１００は、可動部が二つの可動部アンカ１１で両持ち支持されている。可動部は、可動部アンカ１１にて支持された状態で梁部１３が変位することでＸ方向に移動できるように構成されている。なお、可動部アンカ１１のうち少なくとも１つの表面には、導電性のパッド部が形成されている。このため、半導体デバイス１００は、ボンディングワイヤなどがパッド部に電気的に接続されることで可動電極１０ｂの電位を取り出すことが可能となる。
Each
一方、固定部は、支持基板２０に対して支持されることで加速度が印加されても変位せずに固定されている部分である。固定部は、可動部を挟むように配置されており、固定電極１０ａや固定部アンカ１２などを含んでいる。固定電極１０ａは、図１に示すように、固定部アンカ１２を一体的に設けられている。なお、固定電極１０ａと固定部アンカ１２との間の部位は、支持部とも言える。つまり、固定電極１０ａと固定部アンカ１２は、支持部を介して一体的に設けられている。
On the other hand, the fixed portion is a portion that is fixed without being displaced even when acceleration is applied by being supported with respect to the
各固定部アンカ１２の表面には、導電性のパッド部が形成されている。このため、半導体デバイス１００は、ボンディングワイヤなどが各パッド部に電気的に接続されることで固定電極１０ａに対して所望の電圧を印加することが可能となっている。半導体デバイス１００は、各固定部アンカ１２を分離して別々に設けているため、各固定部アンカ１２に対して同じ電位を印加することもできるし、異なる電位を印加することも可能とされている。
A conductive pad portion is formed on the surface of each fixed
固定電極１０ａは、図１に示すように、ＸＹ平面において、支持部のうちの錘部１５と対向する辺から垂直方向に延設され、各辺に複数本ずつ備えられることで櫛歯状に配置されている。各固定電極１０ａの間隔は、一定間隔とされている。また、各固定電極１０ａは、幅および長さは等しくされている。さらに、各固定電極１０ａは、図２に示すように、ＸＺ平面において、Ｚ方向の長さが均一な矩形形状とされている。
As shown in FIG. 1, in the XY plane, the fixed
半導体デバイス１００は、高アスペクトな櫛歯電極１０を有している。また、半導体デバイス１００は、図２に示すように、櫛歯電極１０における上側と下側に絶縁膜３１，５１を有している。さらに、半導体デバイス１００は、櫛歯電極１０の下方にキャビティ６０を有している。半導体デバイス１００は、キャビティ６０に対向する部位に可動電極１０ｂと固定電極１０ａとが設けられていると言える。
The
つまり、櫛歯電極１０は、シリコン基板４０の電極部４１と、第１絶縁膜３０の第１電極絶縁膜３１と、第２絶縁膜５０の第２電極絶縁膜５１とを含んでいる。第１電極絶縁膜３１は、電極部４１の下面４１ｂに設けられている。一方、第２電極絶縁膜５１は、電極部４１の上面４１ａに設けられている。そして、櫛歯電極１０は、電極部４１の側面４１ｃに絶縁膜が設けられていない。よって、櫛歯電極１０は、側面４１ｃが露出する構成をなしていると言える。なお、本実施形態では、一例として、第１絶縁膜３０と第２絶縁膜５０とが同じ膜厚である半導体デバイス１００を採用する。
That is, the
なお、電極部４１は、シリコン基板４０におけるキャビティ６０に対向する部位の一部である。また、上面４１ａは、電極部の反対面に相当する。一方、下面４１ｂは、電極部の対向面に相当する。側面４１ｃは、上面４１ａと下面４１ｂとに連続して設けられた面である。さらに、第１電極絶縁膜３１は、電極部４１におけるキャビティ６０との対向面に設けられていると言える。一方、第２電極絶縁膜５１は、電極部４１における対向面の反対面に設けられていると言える。
The
このように構成された半導体デバイス１００は、各固定電極１０ａが各可動電極１０ｂと対向配置させられることで、各固定電極１０ａと各可動電極１０ｂとの間に容量が形成されている。このため、半導体デバイス１００は、Ｘ方向の加速度が印加されたときに、容量値の変化に基づいてその加速度を検出することが可能となっている。半導体デバイス１００は、Ｘ軸センサとも言える。つまり、半導体デバイス１００は、加速度に応じて可動可能とされた可動電極１０ｂと、可動電極と対向して配置された加速度に応じて可動不可能とされた固定電極１０ａとを有している。そして、半導体デバイス１００は、加速度に応じて可動電極１０ｂが変位したときの可動電極１０ｂと固定電極１０ａ間の容量変化に基づいて加速度を検出する。
In the
このように、半導体デバイス１００は、各櫛歯電極１０が電極部４１の下面４１ｂに第１電極絶縁膜３１が設けられて、上面４１ａに第２電極絶縁膜５１が設けられており、且つ、側面４１ｃに絶縁膜が設けられていない。よって、半導体デバイス１００は、電極部４１と各絶縁膜３１，５１との線膨張係数差によって各櫛歯電極１０が変形することを抑制できる。
As described above, in the
つまり、半導体デバイス１００は、下面４１ｂと上面４１ａのいずれか一方のみに絶縁膜が設けられている構成や、下面４１ｂと上面４１ａと側面４１ｃに絶縁膜が設けられている構成よりも、各櫛歯電極１０が変形することを抑制できる。また、半導体デバイス１００は、各櫛歯電極１０の矩形形状が崩れることを抑制できるとも言える。さらに、半導体デバイス１００は、各櫛歯電極１０が反ったり、歪んだりすることを抑制できるとも言える。
In other words, the
このため、半導体デバイス１００は、線膨張係数差による各櫛歯電極１０の変形に伴う、各固定電極１０ａと各可動電極１０ｂとの間の容量変化を押さえることができるため、加速度の検出精度が低下することを抑制できる。言い換えると、半導体デバイス１００は、センサ特性を向上できる。
For this reason, since the
また、半導体デバイス１００は、第１電極絶縁膜３１と第２電極絶縁膜５１の膜厚が同じであるため、第１電極絶縁膜３１と第２電極絶縁膜５１の膜厚が異なる場合よりも、各櫛歯電極１０が変形することを抑制できる。
Further, in the
さらに、半導体デバイス１００は、側面４１ｃに不導体である絶縁膜（酸化膜）が形成されている場合、櫛歯電極１０がスティッキングした際に、側面４１ｃの絶縁膜によって電気検査で不良判別できない。しかしながら、半導体デバイス１００は、側面４１ｃに絶縁膜が形成されていないので、櫛歯電極１０がスティッキングした場合であっても、電気検査で不良判別できないという不具合を抑制できる。
Further, when an insulating film (oxide film) that is a non-conductor is formed on the
ここで、図３〜図６を用いて、半導体デバイスの製造方法に関して説明する。 Here, a method for manufacturing a semiconductor device will be described with reference to FIGS.
まず、図３に示すように、キャビティ形成工程を行う。本工程では、レジストなどのマスクを施した支持基板２０に、ドライエッチングなどによってキャビティ６０を形成する。つまり、本工程では、半導体デバイス１００のキャビティ６０となる凹部を形成する。
First, as shown in FIG. 3, a cavity forming step is performed. In this step, the
次に、図４に示すように、接合工程を行う。本工程では、ＳＯＩ基板を形成するために、支持基板２０に上層基板を形成する。この上層基板は、第１絶縁膜３０、シリコン基板４０、第２絶縁膜５０が、この順で設けられている。そして、本工程では、支持基板２０のキャビティ６０の開口を塞ぐように、支持基板２０上に上層基板を配置して、支持基板２０と上層基板とを接合する。つまり、本工程は、一面にキャビティ６０が形成された支持基板２０に対して、下面４１ｂに第１電極絶縁膜３１が形成され、上面４１ａに第２絶縁膜５０が形成されたシリコン基板４０を接合する工程であり、一面と第１絶縁膜３０とを対向させた状態で接合する。なお、接合方法は、周知技術を採用できる。また、本工程では、支持基板２０と上層基板の接合後に、アニール処理などの接合品質を向上させる処理を行ってもよい。
Next, as shown in FIG. 4, a joining process is performed. In this step, an upper substrate is formed on the
その後、図５、図６に示すように、トレンチエッチング工程を行う。図５に示すように、本工程では、まず初めに、トレンチエッチング用マスクを施した状態でホトリソグラフィなどによって第２絶縁膜５０を除去する。詳述すると、本工程では、第２絶縁膜５０におけるキャビティ６０の上方部位において、第２電極絶縁膜５１となる部位を残して他の第２絶縁膜５０を除去することで、第２電極絶縁膜５１を形成する。つまり、本工程は、キャビティ６０に対向する部位における、可動電極１０ｂおよび固定電極１０ａとなる部位とは異なる部位の第２絶縁膜５０を除去して、可動電極１０ｂと固定電極１０ａにおける第２電極絶縁膜５１を形成する。第２絶縁膜５０のエッチングは、トレンチエッチング工程の第１段階であり、第１除去工程に相当する。つまり、第１段階では、第２絶縁膜５０を選択的に除去する。
Thereafter, as shown in FIGS. 5 and 6, a trench etching process is performed. As shown in FIG. 5, in this step, first, the second insulating
次に、本工程では、図６に示すように、例えばＳＦ８ガスなどのエッチングガスによって、シリコン基板４０をエッチングする。詳述すると、本工程では、シリコン基板４０におけるキャビティ６０の上方部位において、電極部４１となる部位を残して他のシリコン基板４０をエッチングすることで、電極部４１を形成する。つまり、本工程では、第１絶縁膜３０をエッチングストッパとしてシリコン基板４０をエッチングする。また、本工程では、シリコン基板４０のエッチングと、シリコン基板４０のエッチングされた箇所の側面４１ｃに対してＣ４Ｆ８ガスを用いた保護膜の形成と繰り返しながら、第１絶縁膜３０に到達するまでシリコン基板４０をエッチングする周知技術を採用する。
Next, in this step, as shown in FIG. 6, the
言い換えると、本工程では、第１除去工程後に、キャビティ６０に対向する部位における、可動電極１０ｂおよび固定電極１０ａとなる部位とは異なる部位のシリコン基板４０のエッチングと、エッチング箇所の側面４１ｃへの保護膜の形成とを繰り返し行う。これによって、本工程は、可動電極１０ｂと固定電極１０ａにおける側面４１ｃが露出した電極部４１を形成する。なお、側面４１ｃに形成される保護膜は、トレンチエッチング工程後のアッシング工程で除去する。
In other words, in this step, after the first removal step, etching of the
シリコン基板４０のエッチングは、トレンチエッチング工程の第２段階であり、第２除去工程に相当する。つまり、第２段階では、シリコン基板４０を選択的に除去する。この段階では、図６に示すように、第１絶縁膜３０がエッチングされずに残されている。つまり、電極部４１は、第１絶縁膜３０を介して繋がった状態となっている。
Etching of the
次に、本工程では、図２に示すように、例えばＡｒガスなどによって第１絶縁膜３０をエッチングする。詳述すると、本工程では、第１絶縁膜３０におけるキャビティ６０の上方部位において、第１電極絶縁膜３１となる部位を残して他の第１絶縁膜３０をエッチングすることで、第１電極絶縁膜３１を形成する。つまり、本工程では、第２除去工程後に、キャビティ６０に対向する部位における、可動電極１０ｂおよび固定電極１０ａとなる部位とは異なる部位の第１絶縁膜３０を除去して、キャビティ６０に対向する部位に、可動電極１０ｂおよび固定電極１０ａとを形成する。第１絶縁膜３０のエッチングは、トレンチエッチング工程の第３段階であり、第３除去工程に相当する。つまり、第３段階では、第１絶縁膜３０を選択的に除去する。
Next, in this step, as shown in FIG. 2, the first insulating
このように、本製造方法では、シリコン基板４０のエッチングの後に、第１絶縁膜３０を部分的に除去することで、各櫛歯電極１０が形成される。言い換えると、本製造方法では、シリコン基板４０のエッチングの後に、第１絶縁膜３０を部分的に除去することで、トレンチが形成される。また、各櫛歯電極１０がリリースされると言える。
Thus, in this manufacturing method, each comb-
ところで、半導体デバイス１００は、高アスペクトの場合、構造上、トレンチ下部にガスが行き届きにくい他に、エッチング反応で発生した熱によって、側面４１ｃが局所的に粗れることが分かっている。また、半導体デバイス１００は、トレンチ上部の加工（工程の初期段階）では、発生した熱が未加工のシリコン基板４０を通じて拡散される。このため、シリコン基板４０は、温度上昇が比較的小さい。
By the way, when the
しかしながら、半導体デバイス１００は、トレンチ下部（工程の後期）では未加工のシリコン基板４０が少なくなり、発生した熱が拡散されにくい。このため、半導体デバイス１００は、エッチング加工部分の温度が上昇する。
However, in the
側面４１ｃの保護膜は、温度が高いと、エネルギーを得て移動するため高温箇所に付着しにくい。よって、トレンチ下部は、側面４１ｃに保護膜が付着しにくく、保護膜によって保護されないままエッチングが進むため側面４１ｃが粗れやすい。
If the temperature of the protective film on the
これに対して、本製造方法では、トレンチエッチング工程完了まで、電極部４１における下側で第１絶縁膜３０が繋がっている。つまり、電極部４１は、トレンチエッチング工程完了まで、第１絶縁膜３０で繋がった状態となっている。このため、半導体デバイス１００は、キャビティ６０が形成された構造であっても、シリコン基板４０をエッチングする際に局所的に発生する熱が電極部４１の下面４１ｂの第１絶縁膜３０を介して、ＳＯＩ基板全体に広がりＳＯＩ基板全体で温度が均一化される。これによって、本製造方法では、シリコン基板４０をエッチングしている際に、側面４１ｃに付着する保護膜のデポ量を均一化することができ、側面４１ｃが局所的に粗れることを低減できる。従って、本製造方法は、加速度の検出精度が低下することが抑制された半導体デバイス１００を製造できる。言い換えると、本製造方法は、センサ特性が向上された半導体デバイス１００を製造できる。
On the other hand, in this manufacturing method, the first insulating
また、本製造方法では、上記半導体デバイス１００を製造できる。このため、本製造方法では、センサ特性が向上された半導体デバイス１００を製造できるとも言える。
Further, in this manufacturing method, the
また、本製造方法は、シリコン基板４０に、同じ膜厚の第１絶縁膜３０と第２絶縁膜５０を形成する絶縁膜形成工程を備えていてもよい。これによって、本製造方法では、第１絶縁膜３０と第２絶縁膜５０とが同じ膜厚である半導体デバイス１００を製造できる。
In addition, the manufacturing method may include an insulating film forming step for forming the first insulating
なお、本発明は、半導体デバイス１００に限定されない。本発明は、例えば、図７に示す、変形例１の半導体デバイス１１０であっても適用できる。半導体デバイス１１０は、半導体デバイス１００に加えてダンパ部１６を備えている。半導体デバイス１１０は、半導体デバイス１００と同様の効果を奏することができる。また、半導体デバイス１１０の製造方法は、半導体デバイス１００の製造方法と同様の効果を奏することができる。
Note that the present invention is not limited to the
また、本発明は、例えば、図８に示す、変形例２の半導体デバイス１２０であっても適用できる。半導体デバイス１２０は、半導体デバイス１００に加えて、枠部１７を備えており、Ｘ軸方向の加速度とＹ軸方向の加速度を検出する二軸センサである。半導体デバイス１２０は、半導体デバイス１００と同様の効果を奏することができる。また、半導体デバイス１２０の製造方法は、半導体デバイス１００の製造方法と同様の効果を奏することができる。
Further, the present invention can be applied even to the
以上、本発明の好ましい実施形態について説明した。しかしながら、本発明は、上記実施形態に何ら制限されることはなく、本発明の趣旨を逸脱しない範囲において、種々の変形が可能である。 The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.
１０…櫛歯電極、１０ａ…固定電極、１０ｂ…可動電極、１１…可動部アンカ、１２…固定部アンカ、１３…梁部、１４…空隙、１５…錘部、１６…ダンパ部、１７…枠部、２０…支持基板、３０…第１絶縁膜、３１…第１電極絶縁膜、４０…シリコン基板、４１…電極部、４１ａ…上面、４１ｂ…下面、４１ｃ…側面、５０…第２絶縁膜、５１…第２電極絶縁膜、６０…キャビティ、１００，１１０，１２０…半導体デバイス
DESCRIPTION OF
Claims (5)
一面に凹部（６０）が形成された支持基板（２０）と、
前記一面上に配置された半導体層（４０）と、
前記凹部に対向する部位に設けられた前記可動電極と前記固定電極と、を有し、
前記可動電極は、前記支持基板と前記半導体層の積層方向に直交する方向に可動可能であり、
前記可動電極と前記固定電極のそれぞれは、前記半導体層における前記凹部に対向する部位である電極部（４１）と、前記電極部における前記凹部との対向面（４１ｂ）に設けられた第１電極絶縁膜（３１）と、前記電極部における前記対向面の反対面（４１ａ）に設けられた第２電極絶縁膜（５１）と、を含み、前記対向面と前記反対面とに連続して設けられた側面（４１ｃ）が露出した半導体デバイス。 A movable electrode (10b) that is movable according to the physical quantity; and a fixed electrode (10a) that is arranged to face the movable electrode and is not movable according to the physical quantity. In response, the semiconductor device detects the physical quantity based on a change in capacitance between the movable electrode and the fixed electrode when the movable electrode is displaced,
A support substrate (20) having a recess (60) formed on one surface;
A semiconductor layer (40) disposed on the one surface;
The movable electrode and the fixed electrode provided at a portion facing the recess,
The movable electrode is movable in a direction orthogonal to the stacking direction of the support substrate and the semiconductor layer,
Each of the movable electrode and the fixed electrode includes a first electrode provided on an electrode portion (41) that is a portion facing the concave portion in the semiconductor layer, and a surface (41b) facing the concave portion in the electrode portion. Including an insulating film (31) and a second electrode insulating film (51) provided on a surface (41a) opposite to the facing surface in the electrode portion, and provided continuously on the facing surface and the opposite surface Semiconductor device with exposed side surface (41c).
一面に凹部（６０）が形成された支持基板（２０）に対して、前記一面との対向面（４１ｂ）に第１絶縁膜が形成され、前記対向面の反対面（４１ａ）に第２絶縁膜が形成された半導体層（４０）を接合する工程であり、前記一面と前記第１絶縁膜とを対向させた状態で接合する接合工程と、
前記凹部に対向する部位における、前記可動電極および前記固定電極となる部位とは異なる部位の前記第２絶縁膜を除去して、前記可動電極と前記固定電極における第２電極絶縁膜（５１）を形成する第１除去工程と、
前記第１除去工程後に、前記凹部に対向する部位における、前記可動電極および前記固定電極となる部位とは異なる部位の前記半導体層のエッチングと、エッチング箇所の側面への保護膜の形成とを繰り返し行い、前記可動電極と前記固定電極における、前記対向面と前記反対面とに連続して設けられた側面が露出した電極部（４１）を形成する第２除去工程と、
前記第２除去工程後に、前記凹部に対向する部位における、前記可動電極および前記固定電極となる部位とは異なる部位の前記第１絶縁膜を除去して、前記凹部に対向する部位に、前記第２電極絶縁膜と前記電極部と第１電極絶縁膜（３１）を含む、前記可動電極および前記固定電極とを形成する第３除去工程と、を備えている半導体デバイスの製造方法。 A movable electrode (10b) that is movable according to the physical quantity; and a fixed electrode (10a) that is arranged to face the movable electrode and is not movable according to the physical quantity. A method of manufacturing a semiconductor device that detects the physical quantity based on a change in capacitance between the movable electrode and the fixed electrode when the movable electrode is displaced in response,
A first insulating film is formed on a surface (41b) opposite to the one surface, and a second insulation is formed on the opposite surface (41a) to the supporting substrate (20) having a recess (60) formed on the one surface. A step of bonding the semiconductor layer (40) formed with the film, the bonding step of bonding the one surface and the first insulating film facing each other;
The second insulating film (51) in the movable electrode and the fixed electrode is removed by removing the second insulating film in a portion different from the movable electrode and the fixed electrode in the portion facing the recess. A first removal step to be formed;
After the first removing step, the etching of the semiconductor layer at a portion different from the portion serving as the movable electrode and the fixed electrode at the portion facing the concave portion and the formation of a protective film on the side surface of the etching portion are repeated. Performing a second removal step of forming an electrode portion (41) in which the side surface provided continuously to the opposite surface and the opposite surface of the movable electrode and the fixed electrode is exposed;
After the second removal step, the first insulating film in a portion different from the portion serving as the movable electrode and the fixed electrode in the portion facing the recess is removed, and the first insulating film is removed from the portion facing the recess. And a third removal step of forming the movable electrode and the fixed electrode including a two-electrode insulating film, the electrode portion, and the first electrode insulating film (31).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016244503A JP2018096938A (en) | 2016-12-16 | 2016-12-16 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016244503A JP2018096938A (en) | 2016-12-16 | 2016-12-16 | Semiconductor device and method for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018096938A true JP2018096938A (en) | 2018-06-21 |
Family
ID=62633463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016244503A Pending JP2018096938A (en) | 2016-12-16 | 2016-12-16 | Semiconductor device and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018096938A (en) |
-
2016
- 2016-12-16 JP JP2016244503A patent/JP2018096938A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4929753B2 (en) | Method for forming thin film structure, thin film structure, vibration sensor, pressure sensor, and acceleration sensor | |
| KR100996157B1 (en) | MEMS sensor and manufacturing method | |
| US8481400B2 (en) | Semiconductor manufacturing and semiconductor device with semiconductor structure | |
| JP2011022137A (en) | Mems device and method of fabricating the same | |
| JP2017052092A (en) | Method for forming a thin film having altered stress characteristics | |
| JP2010112930A (en) | Semiconductor dynamic quantity sensor and method of producing the same | |
| JP4999356B2 (en) | Acceleration sensor and manufacturing method thereof | |
| US9446938B2 (en) | SOI substrate, physical quantity sensor, SOI substrate manufacturing method, and physical quantity sensor manufacturing method | |
| CN101565162A (en) | Structure and method for realizing nano beam driving and piezoresistive detection by using stepped electrode | |
| JP2015068646A (en) | Physical quantity sensor and manufacturing method thereof | |
| US7705412B2 (en) | SOI substrate and semiconductor acceleration sensor using the same | |
| JP4639979B2 (en) | Capacitance type mechanical quantity sensor and manufacturing method thereof | |
| JP2018096938A (en) | Semiconductor device and method for manufacturing the same | |
| CN101576570A (en) | Suspension type induction device and manufacturing method thereof | |
| JP2004361115A (en) | Semiconductor dynamic amount sensor | |
| JP4557034B2 (en) | Semiconductor dynamic quantity sensor and manufacturing method thereof | |
| JPH11201984A (en) | Semiconductor dynamic quantity sensor and manufacture therefor | |
| JP2015219036A (en) | Semiconductor device and manufacturing method therefor | |
| JPH06163934A (en) | Semiconductor acceleration sensor and fabrication thereof | |
| JP5867057B2 (en) | MEMS device | |
| JP5884469B2 (en) | Film thickness inspection method | |
| JP5617801B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2006200980A (en) | Capacitance type pressure sensor and capacitance type actuator | |
| JP4783914B2 (en) | Semiconductor dynamic quantity sensor and manufacturing method of semiconductor dynamic quantity sensor | |
| JP2017009322A (en) | Acceleration sensor and manufacturing method thereof |