JP2018092165A - アレイ基板およびそれを含む液晶表示装置 - Google Patents

Abstract

【課題】残留直流電圧（Ｒ−ＤＣ）による液晶表示装置の表示品質の低下問題を解決する。【解決手段】第１電極２６０と第２電極２７０との間の保護層２８０を、高抵抗層である第１層２８０ａと低抵抗層である第２層２８０ｂの二層で構成することによって、ＤＣ Ｒｅｌｅａｓｅの時間を減少させることができ、配向膜の高配向力を維持しながら残像を効果的に改善することができる。また、第１電極と第２電極との間の保護層を、高抵抗である第１層と、低抵抗層である第２層と、高抵抗層である第３層２８０ｃに構成することによって、高配向力を維持しながら第１配向膜の界面における分極を抑制することができ、残留直流電圧（Ｒ−ＤＣ）による残像を効果的に改善することができる。さらに、低抵抗層の形成によるグレーオフセットの増加、および界面の変形によるコンタクトホールの断線を防止することができる。【選択図】図９

Description

本発明は、液晶表示装置用アレイ基板およびそれを備える液晶表示装置に関するものであり、さらに詳細には、残像を効果的に改善できるアレイ基板およびそれを含む液晶表示装置に関するものである。

液晶表示装置は、一般的に液晶の光学的異方性と分極性質によって駆動される。液晶分子は、細長い構造をしているため、その配列に方向性があり、液晶に電界を人為的に印加することで、分子の配列方向を制御することができる。

したがって、液晶分子の配列を任意に調節することでその配列が変わり、液晶の光学的異方性によって光が液晶分子の配列方向に屈折して、画像を表示することができる。

現在は、薄膜トランジスタおよび薄膜トランジスタに接続された画素電極がマトリクス状に配列されたアクティブマトリクス液晶表示装置（ＡＭ−ＬＣＤ：Ａｃｔｉｖｅ Ｍａｔｒｉｘ ＬＣＤ、以下、液晶表示装置と略す。）が、解像度および動映像の具現能力から、最も注目を浴びている。

前記液晶表示装置は、共通電極が形成されたカラーフィルター基板と、画素電極が形成されたアレイ基板と、前記両基板の間に介在された液晶とからなるが、かかる液晶表示装置は、共通電極と画素電極が上下にかかる電界によって液晶を駆動する方式であり、透過率や開口率といった特性に優れる。

また、最近は、上下基板のうちの一方に電極が交互に配置され、基板の間に液晶が配置されて映像を表示する横電界方式の液晶表示装置と、横電界方式の液晶表示装置より視野角特性に優れたフリンジフィールドスイッチング（Ｆｒｉｎｇｅ−Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ：ＦＦＳ）モードの液晶表示装置が提案されている。

図１は、従来のフリンジフィールドスイッチングモードの液晶表示装置を概略的に示す図である。

図１に示すように、フリンジフィールドスイッチングモードの液晶表示装置１００には、ゲート配線４３、およびゲート配線４３と交差して画素領域Ｐを定義するデータ配線５１が構成されている。

また、画素領域Ｐには、前記データ配線５１および前記ゲート配線４３に接続され、ゲート電極（不図示）やゲート絶縁膜（不図示）、半導体層（不図示）、ソース電極５５およびドレイン電極５８を含むスイッチング素子である薄膜トランジスタＴｒが形成されている。

また、画素領域Ｐには、板状の画素電極６０が形成されている。

さらに、画素領域Ｐを含む表示領域の全面には、画素領域Ｐに対応して、前記板状の画素電極６０と重なり、画素領域Ｐ内にバー状の複数の開口ｏｐを有する共通電極７０が形成されている。そのとき、前記共通電極７０は、表示領域の全面に形成されるが、１つの画素領域Ｐに対応する部分を一点鎖線で示している。

このような構成を有するフリンジフィールドスイッチングモードの液晶表示装置１００は、画素領域Ｐ毎に複数のバー状の開口ｏｐを有する前記共通電極７０および画素電極６０に電圧が印加されることによって、フリンジフィールドを形成する。

すなわち、共通電極７０と画素電極６０との間に電界が形成されると、垂直成分を含むフリンジフィールドが形成され、それによって液晶分子（不図示）が駆動される。

図２は、切断線ＩＩ−ＩＩに沿って切断した部分を概略的に示す断面図である。

図２に示すように、第１基板１１の上部に画素電極６０が配置され、画素電極６０の上部に保護層８０が配置され、保護層８０の上部に共通電極７０が配置される。

ここで、共通電極７０と画素電極６０は、透明導電性物質、例えば酸化インジウムスズ（ＩＴＯ）を蒸着することによって形成される。

また、共通電極７０の上部には、ポリイミド系列の有機物質からなる第１配向膜９０ａが形成される。

ここで、第１基板１１は、液晶層９９を介在して、第２配向膜９０ｂが形成された第２基板１２と貼り合わされる。

かかるＦＦＳモードの液晶表示装置１００は、画素電極６０と共通電極７０が保護層８０を介在して離隔されており、液晶駆動時に印加される直流電圧（ＤＣ ｖｏｌｔａｇｅ）が高抵抗層である保護層８０に溜まることになる。

図３は、配向膜の界面に分極現象が生じた画像である。

図３に示すように、液晶セル内に直流電圧（ＤＣ）が印加されると、液晶層（図２の９９）の不純物がイオン化されて、第１配向膜（図２の９０ａ）に積層される分極現象が生じることになる。

それによって、液晶分子は、第１配向膜（図２の９０ａ）に吸着されたイオンのため、直流電圧（ＤＣ）を独自に有することになるが、それを残留直流電圧（ｒｅｓｉｄｕａｌ ＤＣ ｖｏｌｔａｇｅ、以下Ｒ−ＤＣと略する。）と称する。

このようなＲ−ＤＣは、第１配向膜（図２の９０ａ）の電気的特性と共に残像を起こす重要な原因になるが、かかるＲ−ＤＣは、液晶セル内の液晶分子の光学的な媒介変数であるプレチルト角（ｐｒｅｔｉｌｔ ａｎｇｌｅ）を変化させ、分子の配列方向を変化させるので、外部から印加された、変化した信号の電圧に液晶分子が敏感に反応することができず、長時間、同じ画像を表示する場合は、表示画面が変わっても累積された電荷によって初期画面の名残が残るという問題が発生する。

本発明は、かかる従来の問題を解決するために案出されたものであり、残留直流電圧（Ｒ−ＤＣ）による表示品質の低下問題を解決することを課題とする。

前述したような課題を達成するため、本発明は、第１基板と、前記第１基板上に配置される薄膜トランジスタと、前記第１基板上に位置する第１電極と、前記第１電極上に位置する保護層と、前記保護層上に位置する第２電極と、を含み、前記保護層は、第１層および第２層を含み、前記第１層は、第１抵抗値を有して、前記第２層は、第２抵抗値を有し、前記第１層は、前記第１電極と前記第２層との間に位置して、前記第２抵抗値は、前記第１抵抗値より小さいアレイ基板を提供する。

ここで、前記第２層の厚さは、前記第１層の厚さと同じであってもよく、または前記第１層の厚さより薄くてもよい。

また、前記第２電極を覆う配向膜をさらに含み、前記配向膜は、前記第２電極および前記第２層と接触する。前記配向膜の抵抗値は、前記第２抵抗値と同じてあってもよく、またはそれより大きくてもよい。

ここで、第２抵抗値は、前記第１抵抗値の１／１０００ないし１／１０であり得る。

また、第１抵抗値は、１０^１３Ωｃｍ以上であり得る。

そして、前記保護層は、前記第２電極を共通配線と接続させるコンタクトホールをさらに含み、前記第２層は、前記コンタクトホールを介して前記第２電極と接触することができる。

ここで、第１電極の下部にゲート絶縁膜を配置することができる。

また、薄膜トランジスタは、前記第１基板上に配置されたゲート電極と、前記ゲート電極上に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置された半導体層と、前記半導体層上に互いに離隔して配置されたソース電極およびドレイン電極とを含み、前記ゲート絶縁膜の下部に前記第１電極を配置することができる。

そして、前記コンタクトホールは、前記保護層および前記ゲート絶縁膜を貫通することができる。

また、前記保護層は、前記第１電極を前記薄膜トランジスタと接続させるためのジャンピングホールをさらに含み、前記第２層は、前記ジャンピングホールの上部に配置される連結パターンを介して、前記第１電極と接触することができる。

ここで、前記第１電極の下部にゲート絶縁膜が配置される。前記第１電極は、前記薄膜トランジスタと直接接続することができる。

また、前記薄膜トランジスタは、前記第１基板上に配置されたゲート電極と、前記ゲート電極上に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置された半導体層と、前記半導体層上に互いに離隔して配置されたソース電極およびドレイン電極と、を含み、前記ゲート絶縁膜の下部に前記第１電極が配置され、前記連結パターンは、前記第２電極と同じ層に同じ物質からなり、前記第１電極は、前記連結パターンによって前記ドレイン電極と接続することができる。

そして、前記ジャンピングホールは、前記保護層および前記ゲート絶縁膜を貫通することができる。

ここで、前記保護層は、前記第２層と前記第２電極との間に位置し、第３抵抗値を有する第３層をさらに含み、前記第３抵抗値は、前記第２抵抗値より大きくてもよい。

また、前記第１ないし第３層のそれぞれは、第１ないし第３厚さを有するが、前記第２厚さは、前記第１厚さと同じであるか、または前記第１厚さより薄くて、前記第３厚さより厚くてもよい。

ここで、前記第２厚さは、前記保護層の厚さの１／２未満であり得る。

そして、第２厚さは、３０００Å以下であり得る。

また、前記第２電極を覆う配向膜をさらに含み、前記配向膜は、前記第２電極および前記第３層と接触する。前記配向膜の抵抗値は、前記第２抵抗値と同じであってもよく、またはそれより大きくてもよい。

一方、本発明は、前記アレイ基板と対向するカラーフィルター基板、および前記カラーフィルター基板と前記アレイ基板との間の液晶層を備える液晶表示装置を提供する。

本発明では、画素電極と共通電極との間における保護層を、高抵抗層と低抵抗層からなる多層に構成することによって、液晶表示装置の残像を効果的に改善することができる。

したがって、保護層を、高抵抗層と低抵抗層からなる二層に構成し、配向力が低下することなく、残像を効果的に改善することができる。

さらに、保護層を、低抵抗層の上に高抵抗層をさらに配置した三層に構成して、グレーオフセットの増加およびコンタクトホールＣＨの断線を防止することができる。

従来のフリンジフィールドスイッチングモードの液晶表示装置を概略的に示す図である。 切断線ＩＩ−ＩＩに沿って切断した部分を概略的に示す断面図である。 配向膜の界面に分極現象が起こった画像である。 配向膜の抵抗値に対する分極量を示すグラフである。 本発明の第１実施例に係る液晶表示装置を概略的に示す断面図である。 本発明の第１実施例に係る液晶表示装置のＢ部分を拡大した図である。 本発明の第１実施例に係る液晶表示装置および従来の液晶表示装置におけるＤＣ Ｒｅｌｅａｓｅを示すグラフである。 本発明の第１実施例に係る液晶表示装置におけるグレーオフセットの変化を示すグラフである。 本発明の第１実施例に係る液晶表示装置における保護層の断面を示す画像である。 本発明の第２実施例に係る液晶表示装置の断面図であって、図５のＢ部分を拡大した図である。 本発明の第３実施例に係る液晶表示装置を概略的に示す図である。 本発明の第３実施例に係る液晶表示装置の断面図である。 従来の保護層の分極量と、本発明の第２実施例に係る保護層の分極量とを比較したグラフである。 抵抗値によるＤＣ Ｒｅｌｅａｓｅの時間の変化を示すグラフである。 第２層の厚さによるグレーオフセットの数値を示すグラフである。 第２層の厚さによるグレーオフセットの数値を示すグラフである。 第３実施例に係る液晶表示装置における保護層の断面を示す画像である。

ＦＦＳモードの液晶表示装置（図２の１００）において、高抵抗層である保護層（図２の８０）に溜まった直流電圧（ＤＣ ｖｏｌｔａｇｅ、以下ではＤＣと略す。）は、相対的に抵抗の低い第１配向膜（図２の９０ａ）を通じて放出される。以下、このような放出のことを、ＤＣ Ｒｅｌｅａｓｅと称することとする。

一方、Ｒ−ＤＣは、第１配向膜（図２の９０ａ）における分極量が多いほど、多く誘導されるので、第１配向膜（図２の９０ａ）における速やかなＤＣ Ｒｅｌｅａｓｅが重要である。

ここで、第１配向膜（図２の９０ａ）を通じたＤＣ Ｒｅｌｅａｓｅは、配向膜の抵抗値（Ωｃｍ）に依存する。

すなわち、第１配向膜（図２の９０ａ）の抵抗値（Ωｃｍ）が低いほど、第１配向膜（図２の９０ａ）を通じたＤＣ Ｒｅｌｅａｓｅが速やかに行われ、その結果、分極を抑制することができる。

図４は、配向膜の抵抗値に対する分極量を示すグラフである。

図４に示すように、Ｙ軸は、分極量を表し、Ｘ軸は、第１配向膜（図２の９０ａ）の界面から第２配向膜（図２の９０ｂ）の界面までの距離Ａ−Ａ´を表す。

第１配向膜（図２の９０ａ）の抵抗値（Ωｃｍ）が低いほど、第１配向膜（図２の９０ａ）の界面Ａに形成された分極量が少なくなることが分かる。

分極量が少なくなるのでＲ−ＤＣが最小化され、Ｒ−ＤＣによる残像を防止することができる。

このように、ＦＦＳモードの液晶表示装置（図２の１００）における残像を改善するためには、第１配向膜（図２の９０ａ）の抵抗値を低め、保護層８０の抵抗値（Ωｃｍ）を高めることが好ましい。

但し、上述したように、第１配向膜（図２の９０ａ）は、ポリイミド系列の有機物質からなるが、ポリイミドの場合、低抵抗に形成されると配向力が低下するという問題があり、第１配向膜（図２の９０ａ）を通じた残像の改善には限界があった。

それ故、本発明は、第１配向膜の配向力が低下することなく、残像を改善することができるアレイ基板およびそれを含む液晶表示装置を提示する。

以下、図面を参照し、本発明の実施例について説明する。

第１実施例
図５は、本発明の第１実施例に係る液晶表示装置を概略的に示す断面図であり、図６は、本発明の第１実施例に係る液晶表示装置のＢ部分を拡大した図である。

図５に示すように、本発明の第１実施例に係る液晶表示装置２００は、第１電極１６０および第２電極１７０が形成された第１基板１１０と、第１基板１１０と対向する第２基板１２０と、それらの間の液晶層１９９とを備える。ここで、第１基板１１０は、アレイ基板であり、カラーフィルター層を含む第２基板１２０は、カラーフィルター基板であり得る。

第１基板１１０上の各画素領域Ｐ内における、薄膜トランジスタが形成される素子領域ＴｒＡには、半導体層１１５と、前記第１基板１１０の全面に、前記半導体層１１５上にゲート絶縁膜１１８が形成されており、前記ゲート絶縁膜１１８上に、前記半導体層１１５のうちの中央部に対応してゲート電極１１２が形成されている。

また、前記ゲート電極１１２上の前記半導体層１１５の両縁部、すなわち、ソースおよびドレイン領域１１５ｄ、１１５ｅ、をそれぞれ露出させる半導体層コンタクトホール１２５、１２７を備えた層間絶縁膜１２３が、前記第１基板１１０の全面に形成されている。

ここで、ソースおよびドレイン領域１１５ｄ、１１５ｅには、高濃度の不純物がドープされていることがある。

図５において、コプラナー構造の薄膜トランジスタＴｒが示されているが、これに限定されるものではない。例えば、ボトムゲート構造の薄膜トランジスタを用いることもできる。

また、前記層間絶縁膜１２３上に、前記半導体層コンタクトホール１２５、１２７を介して前記ソースおよびドレイン領域１１５ｄ、１１５ｅとそれぞれ接触し、互いに離隔するソースおよびドレイン電極１５５、１５８が形成されており、前記ソースおよびドレイン電極１５５、１５８上に、前記ドレイン電極１５８を露出させるドレインコンタクトホール１５３を有する絶縁層１５０を形成することができる。絶縁層１５０の上部には、第１電極１６０および第２電極１７０を配置することができ、第１電極１６０と第２電極１７０との間には、保護層１８０を配置することができる。

一方、第１実施例では、ドレインコンタクトホール１５３を介してドレイン電極１５８と第１電極１６０が接触しているが、他の実施例では、ドレイン電極１５８と第２電極１７０が接触してもよい。

また、第１実施例では、薄膜トランジスタＴｒ上に第１電極１６０が位置しているが、他の実施例では、薄膜トランジスタＴｒと第１電極１６０を同じ層に形成することもできる。例えば、第１電極１６０が層間絶縁膜１２３上に形成されてもよい。

一方、第２電極１７０上には、第１配向膜１９０ａを形成することができる。

第１電極１６０と第２電極１７０との間には保護層１８０を形成することで、電圧が印加されると、第１電極１６０と第２電極１７０との間にフリンジフィールドが形成される。

このように、第１実施例に係る液晶表示装置２００は、フリンジフィールドスイッチングモードの液晶表示装置（ＦＦＳ）である。

ここで、第１電極１６０および第２電極１７０のうち、一方は、画素電極であり、他方は、共通電極であり得る。

一方、第１基板１１０に対向する第２基板１２０の下部には、第２配向膜１９０ｂが形成されており、示してはいないが、第２基板１２０と第２配向膜１９０ｂとの間に、光漏れを防止するブラックマトリクス（不図示）と、各画素領域Ｐに対応して赤（Ｒｅｄ）・緑（Ｇｒｅｅｎ）・青（Ｂｌｕｅ）のカラーフィルターパターンからなるカラーフィルター層（不図示）とを形成することができる。

そして、前記カラーフィルター層の下部には、表面を平坦化してカラーフィルター層を保護するオーバーコート層（不図示）を形成することができる。

このように、液晶層１９９を介在して第１基板１１０と第２基板１２０を貼り合わせ、フリンジフィールドスイッチングモードの液晶表示装置２００を形成することができる。

前述したフリンジフィールドスイッチングモードの液晶表示装置２００の構成は、一例であって、これに限定されるものではない。

ここで、本発明の第１実施例に係る液晶表示装置２００は、第１電極１６０と第２電極１７０との間の保護層１８０を多層に構成することができる。

すなわち、図６に示すように、第１電極１６０と第２電極１７０との間の保護層１８０を二層１８０ａ、１８０ｂに構成することができる。

これについて、より詳細に説明すると、第１電極１６０は板状であって、絶縁層１５０の上部に配置され、その上部に、保護層１８０の第１層１８０ａが形成される。

また、保護層１８０の第１層１８０ａの上部に第２層１８０ｂを形成し、第２層の上部に、バー状の複数の開口ＯＰを有する第２電極１７０を配置することができる。

第１電極１６０および第２電極１７０のそれぞれは、透明導電性物質、例えば酸化インジウムスズ（ＩＴＯ）、若しくは酸化インジウム亜鉛（ＩＺＯ）からなることができる。

また、第１電極１６０と第２電極１７０との間に配置される保護層１８０の第１層１８０ａおよび第２層１８０ｂのそれぞれは、無機絶縁物質、例えば窒化シリコン（ＳｉＮｘ）を蒸着して形成することができる。

ここで、保護層１８０の第１層１８０ａおよび第２層１８０ｂは、互いに異なる抵抗値を有する。

第１層１８０ａは、高抵抗層からなる。例えば、第１層１８０ａの抵抗値は、１０^１３（Ωｃｍ）〜１０^１６（Ωｃｍ）であり得るが、これに限定されるものではなく、１０^１３（Ωｃｍ）以上の高抵抗値を有することができる。

一方、第２層１８０ｂは、低抵抗層からなる。例えば、第２層１８０ｂは、第１層１８０ａの抵抗値の１／１０００〜１／１０の抵抗値を有することができるが、これに限定されるものではない。

かかる第１層１８０ａと第２層１８０ｂの抵抗値の差は、同じ工程で蒸着条件を変更して形成することができる。例えば、第１層１８０ａと第２層１８０ｂの形成工程において、ｉ）ソースガス（ＮＨ_３，ＳｉＨ_４）の割合を調節、ｉｉ）工程温度を調節、ｉｉｉ）工程圧力を調節するなどして、互いに異なる抵抗値を持たせることができる。

また、第２層１８０ｂの厚さは、第１層１８０ａの厚さと同じであってもよく、または第１層１８０ａの厚さより薄くてもよい。

ここで、第２層１８０ｂの厚さは、３０００Å以下であり得る。例えば、２００Å〜３０００Åであり得るが、これに限定されるものではない。

そして、保護層１８０の第２層１８０ｂの上部に、複数の開口ＯＰを有する第２電極１７０を配置することができる。

また、第２電極１７０上に、第１配向膜１９０ａが形成される。すなわち、第１配向膜１９０ａは、第２電極１７０および第２層１８０ｂと接触することができる。

ここで、第１配向膜１９０ａの形成は、高分子薄膜を塗布して第１配向膜１９０ａを一定の方向に配列させる工程で行うことができる。

また、第１配向膜１９０ａに、ポリイミド系列の有機物質を用いることができるが、これに限定されるものではない。

ここで、第１配向膜１９０ａの抵抗値は、保護層１８０の第２層１８０ｂの抵抗値と同じであってもよく、またはそれより大きくてもよい。

このように、本発明の第１実施例に係る液晶表示装置（図５の２００）は、第１電極１６０と第２電極１７０との間の保護層１８０を、高抵抗の第１層１８０ａと低抵抗の第２層１８０ｂとから構成する。

したがって、第１配向膜１９０ａの下部に低抵抗層を配置することで、第１配向膜１９０ａの界面における分極を抑制すると同時に、液晶駆動時に印加される直流電圧（ＤＣ）を、低抵抗層である第２層１８０ｂを通じて速やかに放出させることができる。

その結果、残留直流電圧（Ｒ−ＤＣ）による残像を効果的に改善することができる。

特に、第１配向膜１９０ａを低抵抗に設計する場合、配向力の低下が誘発されるが、第１配向膜１９０ａの低抵抗設計に代わって保護層１８０の上部を低抵抗層に形成することで、第１配向膜１９０ａの高配向力を維持しながら、残像を効果的に改善することができる。

図７は、本発明の第１実施例に係る液晶表示装置および従来の液晶表示装置におけるＤＣ Ｒｅｌｅａｓｅを示すグラフである。

図７に示すように、Ｙ軸は、残留直流電圧（ＤＣ）を表し、Ｘ軸は、時間（ｓｅｃ）を表す。従来の単層保護層（図２の８０）の液晶表示装置（図２の１００）と、本発明の第１実施例に係る液晶表示装置（図５の２００）における残留直流電圧（Ｒ−ＤＣ）の量および時間当たりの残留直流電圧（Ｒ−ＤＣ）の減少速度を比較してみると、残留直流電圧（Ｒ−ＤＣ）の量は、減少し、時間当たりの残留直流電圧（Ｒ−ＤＣ）の減少速度は、増加したことが分かる。

このように、本発明の第１実施例は、第１電極（図６の１６０）と第２電極（図６の１７０）との間の保護層（図６の１８０）を、高抵抗層の第１層（図６の１８０ａ）および低抵抗層の第２層（図６の１８０ｂ）の二層に構成して分極を抑制し、残留直流電圧（Ｒ−ＤＣ）の量を減少させると同時に、低抵抗層の第２層１８０ｂを通じて時間当たりの残留直流電圧（Ｒ−ＤＣ）の減少速度を増加させ、高配向力を維持しながら、残像を効果的に改善することができる。

図８Ａは、本発明の第１実施例に係る液晶表示装置におけるグレーオフセットの変化を示すグラフであり、図８Ｂは、本発明の第１実施例に係る液晶表示装置における保護層の断面を示す画像である。

図８Ａに示すように、本発明の第１実施例の場合、高抵抗層および低抵抗層の二層構造の保護層１８０によって、ＤＣ Ｒｅｌｅａｓｅの時間は、減少するが、駆動Ｖｃｏｍと輝度曲線ｂｃの中心軸ｃａとの間の電圧差（以下、グレーオフセット）が、４２１ｍＶ発生したことが分かる。

この場合、ポジティブ極性とネガティブ極性の非対称により、輝度差を誘発し得る。

図８Ｂに示すように、共通配線またはパッドなどを漏出させるためのコンタクトホールＣＨを形成する過程においてドライエッチング工程を行う場合、高抵抗層の第１層１８０ａと低抵抗層の第２層１８０ｂにおけるエッチングレートの差によって、第１層１８０ａおよび第２層１８０ｂのコンタクトホールＣＨが、逆テーパ形状に変更されることが分かる。

この場合、コンタクトホールＣＨの断線が発生し、画素不良を誘発し得る。

このように、本発明の第１実施例は、第１電極１６０と第２電極１７０との間の保護層１８０を、高抵抗層の第１層１８０ａおよび低抵抗層の第２層１８０ｂの二層に構成し、低抵抗層である第２層１８０ｂを通じて残留直流電圧（Ｒ−ＤＣ）のＤＣ Ｒｅｌｅａｓｅの時間を減少させることができるが、グレーオフセットやパターン工程上の問題が発生することになる。

第２実施例
本発明の第２実施例に係る液晶表示装置は、第１実施例に係る液晶表示装置に比べ、保護層の構成に差がある。それについて以下で詳細に説明する。

図９は、本発明の第２実施例に係る液晶表示装置の断面図であって、図５のＢ部分を拡大した図である。

図９に示すように、第１電極２６０と第２電極２７０との間の保護層２８０を、三層２８０ａ、２８０ｂ、２８０ｃに構成することができる。

それについて、さらに詳細に説明すると、第１電極２６０は、板状であって、絶縁層２５０の上部に配置され、その上部に保護層２８０の第１層２８０ａが形成される。

また、保護層２８０の第１層２８０ａの上部に第２層２８０ｂが形成され、第２層２８０ｂの上部には、第３層２８０ｃが形成されて、第３層２８０ｃの上部にバー状の複数の開口ＯＰを有する第２電極２７０が配置される。

すなわち、第１実施例の保護層（図６の１８０）の構造において、第２電極（図６の１７０）と保護層（図６の１８０）の第２層（図６の１８０ｂ）との間に第３層２８０ｃが配置される構成である。

第１電極２６０および第２電極２７０は、透明導電性物質、例えば酸化インジウムスズ（ＩＴＯ）、または酸化インジウム亜鉛（ＩＺＯ）からなることができる。

また、第１電極２６０と第２電極２７０との間に配置される保護層２８０の第１層ないし第３層２８０ａ、２８０ｂ、２８０ｃは、無機絶縁物質、例えば窒化シリコン（ＳｉＮｘ）を蒸着して形成することができる。

ここで、保護層２８０の第１層２８０ａおよび第３層２８０ｃは、第２層２８０ｂとは異なる抵抗値を有する。

すなわち、第１層２８０ａおよび第３層２８０ｃは、高抵抗層からなる。例えば、第１層２８０ａおよび第３層２８０ｃの抵抗値は、１０^１３（Ωｃｍ）〜１０^１６（Ωｃｍ）であり得るが、これに限定されるものではなく、１０^１３（Ωｃｍ）以上の高抵抗値を有することができる。

一方、第２層２８０ｂは、低抵抗層からなる。例えば、第２層２８０ｂは、第１層２８０ａおよび第３層２８０ｃの抵抗値の１／１０００〜１／１０の抵抗値を有することができるが、これに限定されるものではない。

かかる第１層ないし第３層２８０ａ、２８０ｂ、２８０ｃの抵抗値の差は、同じ工程で蒸着条件を変更して形成することができる。例えば、第１層ないし第３層２８０ａ、２８０ｂ、２８０ｃの形成工程において、ｉ）ソースガス（ＮＨ_３，ＳｉＨ_４）の割合を調節、ｉｉ）工程温度を調節、ｉｉｉ）工程圧力を調節するなどして、互いに異なる抵抗値を持たせることができる。

また、第２層２８０ｂの厚さは、第１層２８０ａの厚さと同じであるか、または第１層２８０ａの厚さより薄くてもよく、第３層２８０ｃの厚さより厚くてもよい。

また、第２層２８０ｂの厚さは、第１ないし第３層２８０ａ、２８０ｂ、２８０ｃを含む保護層２８０の厚さの１／２未満であることが望ましいが、これに限定されるものではない。

ここで、第２層２８０ｂの厚さは、３０００Å以下であり得る。例えば、２００Å〜３０００Åであり得るが、これに限定されるものではない。

また、第３層２８０ｃは、第１実施例に伴う過度なグレーオフセットおよびパターン工程特性上の問題（コンタクトホールの断線）を防止するための高抵抗層であって、工程上可能な最小限の厚さに形成することが望ましい。例えば、２００Åであるが、これに限定されるものではない。

そして、保護層２８０の第３層２８０ｃの上部に、複数の開口ＯＰを有する第２電極２７０を配置することができる。

また、第２電極２７０上に、第１配向膜２９０ａが形成される。すなわち、第１配向膜２９０ａは、第２電極２７０および第３層２８０ｃと接触することができる。

ここで、第１配向膜２９０ａの形成は、高分子薄膜を塗布して第１配向膜２９０ａを一定の方向に配列させる工程で行うことができる。

また、第１配向膜２９０ａに、ポリイミド系列の有機物質を用いることができるが、これに限定されるものではない。

ここで、第１配向膜２９０ａの抵抗値は、保護層２８０の第２層２８０ｂの抵抗値と同じであってもよく、またはそれより大きくてもよい。

次に、互いに対向する第１基板（図５の１１０）と、第２配向膜２９０ｂが形成された第２基板２２０とが液晶層２９９を介在して貼り合わされ、本発明の液晶表示装置が形成される。

ここで、第１基板（図５の１１０）はアレイ基板であり、第２基板２２０はカラーフィルター基板であり得る。

このように本発明の第２実施例に係る液晶表示装置は、第１電極２６０と第２電極２７０との間の保護層２８０を、高抵抗の第１層２８０ａと低抵抗の第２層２８０ｂと高抵抗の第３層２８０ｃとから構成する。

したがって、三層に構成された保護層２８０を第１配向膜２９０ａの下部に配置することで、液晶駆動時に印加される直流電圧（ＤＣ）を、低抵抗層である第２層２８０ｂを通じて速やかに放出させることができ（ＤＣ Ｒｅｌｅａｓｅの時間減少）、また高抵抗層である第３層２８０ｃを低抵抗層である第２層２８０ｂの上部に配置することで、第１実施例に伴う過度なグレーオフセットおよびパターン工程特性上の問題（コンタクトホールの断線）を防止することができる。

さらに、第１配向膜２９０ａの界面における分極を抑制することができ、その結果、残留直流電圧（Ｒ−ＤＣ）を減少させることができる。

特に、第１配向膜２９０ａを低抵抗に設計する場合、配向力の低下が誘発されるが、第１配向膜２９０ａの低抵抗設計に代わって保護層２８０に低抵抗層を形成することで、第１配向膜２９０ａの高配向力を維持しながら、残像を効果的に改善することができる。

さらに、低抵抗層である第２層２８０ｂの上部に高抵抗層である第３層２８０ｃを配置することで、第１実施例に伴う過度なグレーオフセットおよびパターン工程特性上の問題（コンタクトホールの断線）を防止することができる。

第３実施例
説明の便宜上、以下では、第１実施例と同一、または類似の構成に対する具体的な説明を省略する。

図１０は、本発明の第３実施例に係る液晶表示装置を概略的に示す図であり、図１１は、本発明の第３実施例に係る液晶表示装置の断面図である。

図１０に示すように、第１基板３１０上に、第１方向に延長して一定の間隔離隔する複数のゲート配線ＧＬが備えられており、前記ゲート配線ＧＬと交差する第２方向に延長して複数のデータ配線ＤＬが備えられている。

そのとき、互いに交差する前記ゲート配線ＧＬおよび前記データ配線ＤＬによって画素領域Ｐが定義される。

一方、前記ゲート配線ＧＬと所定の間隔離隔し、平行な方向に共通配線３１６を配置することもできる。

また、前記各画素領域Ｐにおいて、前記ゲート配線ＧＬと前記データ配線ＤＬが交差する付近には、これらのゲートおよびデータ配線ＧＬ、ＤＬと接続されたスイッチング素子である薄膜トランジスタＴｒが形成されている。

ここで、薄膜トランジスタＴｒは、第１基板３１０上に配置されたゲート電極３１２と、ゲート電極３１２上に配置されたゲート絶縁膜３１８と、ゲート絶縁膜３１８上に配置された半導体層３１５と、半導体層３１５上に互いに離隔して配置されたソース電極３５５およびドレイン電極３５８とを含むことができる。

また、ゲート電極３１２と同一層に、同一物質からなる第１電極３６０と共通配線３１６を配置することができる。

そして、薄膜トランジスタＴｒ上には、第１実施例または第２実施例に係る保護層（図６の１８０、図９の２８０）が配置され、保護層（図６の１８０、図９の２８０）の上部には、複数の開口を有する第２電極３７０が配置される。

以下、保護層３８０について、第２実施例の三層構造（図９の２８０）を基準にして説明する。

一方、保護層３８０および薄膜トランジスタＴｒを貫通するジャンピングホール３５３とジャンピングホール３５３の上部に配置された連結パターン３８４を介して、前記薄膜トランジスタＴｒのドレイン電極３５８と第１電極３６０とを接続させることができる。

ここで、連結パターン３８４は、第２電極３７０と同一層に、同一物質で形成することができる。

それによって、金属材質の連結パターン３８４が保護層３８０の側面と接触できるようになる。

特に、連結パターン３８４が低抵抗層である第２層３８０ｂと接触し、液晶駆動時に印加される直流電圧（ＤＣ）を、低抵抗層である第２層３８０ｂと連結パターン３８４および第１電極３６０を通じて効果的に放出できるようになる（ＤＣ Ｒｅｌｅａｓｅの時間減少）。

さらに、低抵抗層である第２層３８０ｂの上部に高抵抗層である第３層３８０ｃを配置させることで、ジャンピングホール３５３を形成する際に、逆テーパ形状が発生することを防止し、連結パターン３８４が断線することを防止することができる。

そして、保護層３８０は、第２電極３７０を共通配線３１６と接続させるコンタクトホール３５４をさらに含むことができる。

ここで、保護層３８０の低抵抗層である第２層３８０ｂは、コンタクトホール３５４を介して前記第２電極３７０と接触することになる。

前述したように、共通配線３１６は、ゲート電極３１２と同一層に、同一物質で形成することができ、第２電極３７０は、コンタクトホール３５４を介して共通配線３１６と直接接触することになる。

それによって、第２電極３７０が保護層３８０の側面と接触できるようになる。

特に、第２電極３７０が低抵抗層である第２層３８０ｂと接触し、液晶駆動時に印加される直流電圧（ＤＣ）を、低抵抗層である第２層３８０ｂと金属材質の第２電極３７０および共通配線３１６を通じて効果的に放出できるようになる（ＤＣ Ｒｅｌｅａｓｅの時間減少）。

さらに、低抵抗層である第２層３８０ｂの上部に高抵抗層である第３層３８０ｃを配置させることで、コンタクトホール３５４を形成する際に、逆テーパ形状が発生することを防止し、コンタクトホール３５４の領域において第２電極３７０が断線することを防止することができる。

図１２は、従来の保護層の分極量と、本発明の第２実施例に係る保護層の分極量とを比較したグラフである。

図１２に示すように、Ｙ軸は分極量を表し、Ｘ軸は第１配向膜（図９の２９０ａ）の界面から第２配向膜（図９の２９０ｂ）の界面までの距離Ａ−Ａ´を表す。

また、保護層（図２の８０）が単層である場合の分極量を表す比較例（Ｒｅｆ）と、保護層（図９の２８０）が三層である場合の分極量を表す実験例１、２、３（Ｅｘ１、２、３）が示されている。

本発明の発明者は、保護層（図２の８０）が単層である場合と比較し、保護層（図９の２８０）を三層に構成した場合における、第２層（図９の２８０ｂ）の抵抗比および厚さ比による分極量を次のように実験で確認した。

以下の表１は、保護層（図９の２８０）を三層に構成した場合における、第１層（図９の２８０ａ）に対する第２層（図９の２８０ｂ）の抵抗の比、および保護層（図９の２８０）全体の厚さに対する第２層（図９の２８０ｂ）の厚さの比を示す。

図１２に示すように、保護層（図２の８０）を単層に構成した比較例（Ｒｅｆ）に比べ、三層に構成した実験例１、２，３（Ｅｘ１、２、３）の方が、分極量が減少したことが分かる。

また、保護層（図９の２８０）を三層に構成した場合においても、実験例１（Ｅｘ１）に比べて、実験例２（Ｅｘ２）の分極量がさらに減少し、実験例１（Ｅｘ１）に比べて、実験例３（Ｅｘ３）の分極量が減少したことが分かる。

したがって、保護層（図９の２８０）全体の厚さに対比して低抵抗層の第２層（図９の２８０ｂ）の厚さが薄いほど分極量が減少し、三層を構成する高抵抗層の第１層（図９の２８０ａ）に対比して低抵抗層の第２層（図９の２８０ｂ）の抵抗値が低いほど分極量が減少することが分かる。

図１３は、抵抗値によるＤＣ Ｒｅｌｅａｓｅの時間の変化を示すグラフである。

図１３に示すように、Ｙ軸は、ＤＣ Ｒｅｌｅａｓｅの時間（ｍｉｎ）を表し、Ｘ軸は、ｌｏｇ抵抗値（Ωｃｍ）を表す。

ここで、グラフにおける丸のマーカーは、保護層（図２の８０）が単層であることを意味し、四角のマーカーは、保護層（図９の２８０）が三層であることを意味する。

Ｐ１ないしＰ４は、三層構造の保護層（図９の２８０）のうち、第２層（図９の２８０ｂ）の抵抗値（Ωｃｍ）である。

表２は、単層（Ｐｒ）と、第２層（図９の２８０ｂ）の抵抗値が異なる三層のそれぞれ（Ｐ１、Ｐ２、Ｐ３、Ｐ４）の抵抗値およびそれによるＤＣ Ｒｅｌｅａｓｅの時間を示す。

保護層（図２の８０）が単層である場合は、抵抗値が６×１０^１４（Ωｃｍ）であり、保護層（図９の２８０）が三層である場合は、第１層（図９の２８０ａ）および第３層（図９の２８０ｃ）の抵抗値が６×１０^１４（Ωｃｍ）であって、互いに同一である。

このように保護層（図９の２８０）を三層に構成した場合においても、保護層（図９の２８０）の高抵抗層である第１層（図９の２８０ａ）および第３層（図９の２８０ｃ）に対比して、低抵抗層である第２層（図９の２８０ｂ）の抵抗が低くなるほど、ＤＣ Ｒｅｌｅａｓｅの時間が減少することが分かる。

すなわち、保護層（図９の２８０）に低抵抗層を配置することで、液晶駆動時に印加される直流電圧（ＤＣ）を、低抵抗層である第２層（図９の２８０ｂ）を通じて速やかに放出させることができ、その結果、残留直流電圧（Ｒ−ＤＣ）による残像を効果的に改善することができる。

ここで、保護層（図９の２８０）の高抵抗層である第１層（図９の２８０ａ）および第３層（図９の２８０ｃ）に対比して、低抵抗層である第２層（図９の２８０ｂ）の抵抗は、１／１０００ないし１／１０であることが望ましいが、これに限定されるものではない。

図１４Ａおよび図１４Ｂは、第２層の厚さによるグレーオフセットの数値を示すグラフである。

図１４Ａは、三層の保護層（図９の２８０）における第１層（図９の２８０ａ）の厚さを３０００Åに、第２層（図９の２８０ｂ）の厚さを３０００Åに、第３層（図９の２８０ｃ）の厚さを２００Åに設計した場合である。

図１４Ａに示すように、グレーオフセットが２２２ｍＶ発生したことが分かる。この場合、ポジティブ極性とネガティブ極性間における非対称により、輝度差が発生し得る。

図１４Ｂは、三層の保護層（図９の２８０）における第１層（図９の２８０ａ）の厚さを４０００Åに、第２層（図９の２８０ｂ）の厚さを２０００Åに、第３層（図９の２８０ｃ）の厚さを２００Åに設計した場合である。

図１４Ｂに示すように、駆動Ｖｃｏｍと輝度曲線ｂｃの中心軸ｃａとの電圧差であるグレーオフセットが３７ｍＶ発生したことが分かる。この場合、保護層（図２の８０）を単層に構成した場合よりも、グレーオフセットを最小化することができ、ポジティブ極性とネガティブ極性の間の非対称による輝度差を防止することができる。

このように、保護層（図９の２８０）全体の厚さに対比し、第２層（図９の２８０ｂ）の厚さは１／２未満であることが望ましいが、これに限定されるものではない。

したがって、本発明の第２実施例では、保護層（図９の２８０）を三層に構成し、保護層（図９の２８０）全体の厚さに対比して第２層（図９の２８０ｂ）の厚さを調整することで、第１実施例に伴うグレーオフセットによる輝度差を防止することができる。

図１５は、第３実施例に係る液晶表示装置の保護層の断面を示す画像である。

三層の保護層（図１１の３８０）の第１層（図１１の３８０ａ）の厚さを４０００Åに、第２層（図１１の３８０ｂ）の厚さを２０００Åに、第３層（図１１の３８０ｃ）の厚さを２００Åに設計した場合は、図１５に示すように、保護層（図１１の３８０）の第１層（図１の３８０ａ）と第２層（図１１の３８０ｂ）の界面において変形が発生していないことが分かる。したがって、パターン工程の特性上発生する、コンタクトホール（図１１の３５４）の第２電極（図１１の３７０）およびジャンピングホール（図１１の３５３）の連結パターン（図１１の３８４）の断線を解決することができる。

よって、本発明の第３実施例では、保護層（図１１の３８０）を三層に構成し、保護層（図１１の３８０）全体の厚さに対比して第２層（図１１の３８０ｂ）の厚さを調整することで、第１実施例に伴う保護層（図１１の３８０）のパターン工程の特性上発生する、コンタクトホール（図１１の３５４）の第２電極（図１１の３７０）およびジャンピングホール（図１１の３５３）の連結パターン（図１１の３８４）の断線を防止することができる。

このように、本発明の第２および第３実施例によると、保護層（図９の２８０、図１１の３８０）を構成する際、高抵抗層である第１層（図９の２８０ａ、図１１の３８０ａ）と第３層（図９の２８０ｃ、図１１の３８０ｃ）の間に、低抵抗層である第２層（図９の２８０ｂ、図１１の３８０ｂ）を配置することになる。これによって、高配向力を維持しながら第１配向膜（図９の２９０ａ）の界面における分極を抑制することができ、残留直流電圧（Ｒ−ＤＣ）による残像を効果的に改善することができる。

また、高抵抗層である第３層（図９の２８０ｃ、図１１の２８０ｃ）を配置することで、グレーオフセットの増加および界面の変形によるコンタクトホール（図１１の３５４）の第２電極（図１１の３７０）およびジャンピングホール（図１１の３５３）の連結パターン（図１１の３８４）の断線を防止することができる。

本発明を説明するため、フリンジフィールドモードの液晶表示装置を一例に挙げたが、これに限定されるものではない。本発明は、電極間に形成される保護層を、互いに異なる抵抗値を有する多層に構成できる、様々なモードの液晶表示装置に適用することができる。

以上、前述した本発明の実施例は本発明の一例であり、本発明の精神に含まれる範囲内で本発明を自由に変形することができる。したがって、本発明は、特許請求の範囲およびそれと等価範囲内における本発明の変形を含む。

２２０ 第２基板、２５０ 絶縁層、２６０ 第１電極、２７０ 第２電極、２８０ 保護層、２８０ａ 第１層、２８０ｂ 第２層、２８０ｃ 第３層、２９０ａ 第１配向膜、２９０ｂ 第２配向膜、２９９ 液晶層、ＯＰ 開口、Ａ−Ａ´ 第１配向膜の界面から第２配向膜の界面までの距離。

Claims (19)

1. 第１基板と、
   前記第１基板上に配置される薄膜トランジスタと、
   前記第１基板上に位置する第１電極と、
   前記第１電極上に位置する保護層と、
   前記保護層上に位置する第２電極と、
   を含み、
   前記保護層は、第１層および第２層を含み、
   前記第１層は、第１抵抗値を有して、前記第２層は、第２抵抗値を有し、
   前記第１層は、前記第１電極と前記第２層との間に位置して、前記第２抵抗値は、前記第１抵抗値より小さいアレイ基板。
2. 前記第２層の厚さは、前記第１層の厚さと同じであるか、または前記第１層の厚さより薄い、請求項１に記載のアレイ基板。
3. 前記第２電極を覆う配向膜をさらに含み、
   前記配向膜は、前記第２電極および前記第２層と接触し、
   前記配向膜は、前記第２抵抗値と同じてあるか、またはそれより大きい抵抗値を有する、請求項２に記載のアレイ基板。
4. 前記第２抵抗値は、前記第１抵抗値の１／１０００ないし１／１０である、請求項３に記載のアレイ基板。
5. 前記第１抵抗値は、１０^１３Ωｃｍ以上である、請求項４に記載のアレイ基板。
6. 前記保護層は、前記第２電極を共通配線と接続させるコンタクトホールをさらに含み、
   前記第２層は、前記コンタクトホールを介して前記第２電極と接触する、請求項１に記載のアレイ基板。
7. 前記第１電極の下部にゲート絶縁膜が配置された、請求項６に記載のアレイ基板。
8. 前記薄膜トランジスタは、前記第１基板上に配置されたゲート電極と、前記ゲート電極上に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置された半導体層と、前記半導体層上に互いに離隔して配置されたソース電極およびドレイン電極とを含み、
   前記ゲート絶縁膜の下部に前記第１電極が配置された、請求項６に記載のアレイ基板。
9. 前記コンタクトホールは、前記保護層および前記ゲート絶縁膜を貫通する、請求項８に記載のアレイ基板。
10. 前記保護層は、前記第１電極を前記薄膜トランジスタと接続させるためのジャンピングホールをさらに含み、
    前記ジャンピングホールの上部に配置される連結パターンを介して、前記第２層は、前記第１電極と接触する、請求項１に記載のアレイ基板。
11. 前記第１電極の下部にゲート絶縁膜が配置され、
    前記第１電極は、前記薄膜トランジスタと直接接続される、請求項１に記載のアレイ基板。
12. 前記薄膜トランジスタは、前記第１基板上に配置されたゲート電極と、前記ゲート電極上に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置された半導体層と、前記半導体層上に互いに離隔して配置されたソース電極およびドレイン電極と、を含み、
    前記ゲート絶縁膜の下部に前記第１電極が配置され、
    前記連結パターンは、前記第２電極と同じ層に同じ物質からなり、
    前記第１電極は、前記連結パターンによって前記ドレイン電極と接続される、請求項１０に記載のアレイ基板。
13. 前記ジャンピングホールは、前記保護層および前記ゲート絶縁膜を貫通する、請求項１２に記載のアレイ基板。
14. 前記保護層は、前記第２層と前記第２電極との間に位置し、第３抵抗値を有する第３層をさらに含み、
    前記第３抵抗値は、前記第２抵抗値より大きい、請求項１に記載のアレイ基板。
15. 前記第１ないし前記第３層のそれぞれは、第１ないし第３厚さを有し、
    前記第２厚さは、前記第１厚さと同じであるか、または前記第１厚さより薄くて、前記第３厚さより厚い、請求項１４に記載のアレイ基板。
16. 前記第２厚さは、前記保護層の厚さの１／２未満である、請求項１５に記載のアレイ基板。
17. 前記第２厚さは、３０００Å以下である、請求項１６に記載のアレイ基板。
18. 前記第２電極を覆う配向膜をさらに含み、前記配向膜は、前記第２電極および前記第３層と接触し、
    前記配向膜は、前記第２抵抗値と同じであるか、またはそれより大きい抵抗値を有する、請求項１７に記載のアレイ基板。
19. 請求項１ないし請求項１８のうち、いずれか一項に記載のアレイ基板と、
    前記アレイ基板と対向するカラーフィルター基板と、
    前記カラーフィルター基板と前記アレイ基板との間の液晶層と、
    を備える液晶表示装置。

Images