[go: up one dir, main page]

JP2018073600A - LED lamp - Google Patents

LED lamp Download PDF

Info

Publication number
JP2018073600A
JP2018073600A JP2016211408A JP2016211408A JP2018073600A JP 2018073600 A JP2018073600 A JP 2018073600A JP 2016211408 A JP2016211408 A JP 2016211408A JP 2016211408 A JP2016211408 A JP 2016211408A JP 2018073600 A JP2018073600 A JP 2018073600A
Authority
JP
Japan
Prior art keywords
voltage
detection
led
circuit
led lamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016211408A
Other languages
Japanese (ja)
Inventor
鈴木 信一
Shinichi Suzuki
信一 鈴木
竜介 山口
Ryusuke Yamaguchi
竜介 山口
将武 山下
Masatake Yamashita
将武 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iwasaki Electric Co Ltd
Original Assignee
Iwasaki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iwasaki Electric Co Ltd filed Critical Iwasaki Electric Co Ltd
Priority to JP2016211408A priority Critical patent/JP2018073600A/en
Publication of JP2018073600A publication Critical patent/JP2018073600A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)

Abstract

【課題】不適合な交流電源装置が接続された場合であってもLEDアレイの故障又は短寿命化を防止することができる直流入力用のLEDランプを提供する。
【解決手段】直流入力用のLEDランプ1は、入力電圧Vinを全波整流する全波整流回路10と、全波整流回路10の出力電圧が印加されるLEDアレイ20及びスイッチ素子31の直列回路と、入力電圧Vinを分圧及び整流して検出電圧Vdを出力する電圧検出回路40と、検出電圧Vdが交流電圧の整流波形であると判定した場合にスイッチ素子31をオフ状態に維持するように構成された制御回路50とを備える。
【選択図】 図1
An LED lamp for DC input capable of preventing a failure or shortening of the life of an LED array even when an incompatible AC power supply is connected.
An LED lamp for DC input includes a full-wave rectifier circuit for full-wave rectification of an input voltage Vin, a series circuit of an LED array and a switch element to which an output voltage of the full-wave rectifier circuit is applied. A voltage detection circuit 40 that divides and rectifies the input voltage Vin and outputs a detection voltage Vd, and maintains the switch element 31 in the OFF state when it is determined that the detection voltage Vd is a rectified waveform of an AC voltage. And a control circuit 50 configured as described above.
[Selection] Figure 1

Description

本発明は、LEDランプに関し、特に極性フリーのライトバルブを構成する直流入力用のLEDランプに関する。   The present invention relates to an LED lamp, and more particularly to an LED lamp for DC input constituting a polarity-free light bulb.

特許文献1は、交流電源に整流器を介してLEDが接続される交流用LED点灯回路を開示する。この交流用LED点灯回路は、複数のLEDが直列に接続されるとともに、交流電源と整流器との間に蛍光灯安定器が直列に接続され、複数のLEDによる順方向降下電圧の総量が、蛍光灯安定器に適合するランプの点灯電圧に対応するように、LEDの設置数が調整される。   Patent Document 1 discloses an AC LED lighting circuit in which an LED is connected to an AC power source via a rectifier. In this AC LED lighting circuit, a plurality of LEDs are connected in series, and a fluorescent lamp ballast is connected in series between the AC power source and the rectifier. The number of installed LEDs is adjusted so as to correspond to the lighting voltage of the lamp suitable for the lamp ballast.

特開2009−238579号公報JP 2009-238579 A

ところで、いわゆる極性フリーのライトバルブを構成するLEDランプには、上記のような交流入力用のLEDランプだけでなく、直流電源であるLED用電源がいずれの極性で接続されても同様に点灯するように構成された直流入力用のLEDランプもある。このような直流入力用のLEDランプにおいても、誤って磁気式安定器等の交流電源装置が接続されると交流電源装置からの交流電圧が全波整流された脈流電圧がLEDアレイに印加される。この脈流電圧のピーク値がLEDアレイの順方向電圧を超える場合、LEDアレイは、脈流電圧の谷部での消灯とピーク部での点灯を繰り返し、したがって電源周波数の2倍の周波数(すなわち、100Hz又は120Hz)で間欠点灯することになる。ここで、脈流電圧のピーク値がLEDアレイの適正な順方向電圧を超える場合、そのピーク部での点灯においてLEDアレイは過電圧状態(したがって過電流状態)となる。しかし、上記周波数での間欠点灯はユーザの目には連続点灯に見えるため、ユーザは、LEDアレイの過電圧状態をもたらす不適合な交流電源装置の接続を認識することなくその使用を継続してしまう可能性がある。このような過電圧状態での点灯の継続は、LEDアレイの故障又は短寿命化の原因となる。   By the way, the LED lamp constituting the so-called polarity-free light bulb is lit in the same way regardless of the polarity of the LED power source, which is a DC power source, as well as the above AC input LED lamp. There is also an LED lamp for direct current input configured as described above. Even in such an LED lamp for DC input, when an AC power supply such as a magnetic ballast is mistakenly connected, a pulsating voltage obtained by full-wave rectification of the AC voltage from the AC power supply is applied to the LED array. The When the peak value of this pulsating voltage exceeds the forward voltage of the LED array, the LED array repeatedly turns off at the valley of the pulsating voltage and turns on at the peak, and thus has a frequency twice that of the power supply frequency (ie , 100 Hz or 120 Hz). Here, when the peak value of the pulsating voltage exceeds an appropriate forward voltage of the LED array, the LED array is in an overvoltage state (and therefore an overcurrent state) in lighting at the peak portion. However, since intermittent lighting at the above frequency appears to be continuous lighting to the user's eyes, the user may continue to use it without recognizing the connection of an incompatible AC power supply that causes an overvoltage condition of the LED array. There is sex. Continued lighting in such an overvoltage state causes a failure or a shortened life of the LED array.

そこで、本発明は、不適合な交流電源装置が接続された場合であってもLEDアレイの故障又は短寿命化を防止することができる直流入力用のLEDランプを提供することを課題とする。   Therefore, an object of the present invention is to provide an LED lamp for DC input capable of preventing a failure or shortening of the life of an LED array even when an incompatible AC power supply device is connected.

本開示の第1から第3の形態の直流入力用のLEDランプは、入力電圧を全波整流する全波整流回路と、全波整流回路の出力電圧が印加される、LEDアレイ及びスイッチ素子の直列回路と、入力電圧を分圧及び整流して検出電圧を出力する電圧検出回路と、検出電圧が交流電圧の整流波形であると判定した場合にスイッチ素子をオフ状態に維持するように構成された制御回路とを備える。   The LED lamp for DC input according to the first to third embodiments of the present disclosure includes a full-wave rectifier circuit that full-wave rectifies an input voltage, and an LED array and a switch element to which an output voltage of the full-wave rectifier circuit is applied. A series circuit, a voltage detection circuit that divides and rectifies the input voltage and outputs a detection voltage, and is configured to maintain the switch element in an off state when it is determined that the detection voltage is a rectified waveform of an AC voltage. And a control circuit.

上記構成によると、入力電圧が交流電圧である場合にスイッチ素子がオフされ、全波整流回路とLEDアレイの間の電流経路が開放されるので、不適合な交流電源装置からLEDアレイへの過電圧の印加が停止される。したがって、不適合な交流電源装置が接続された場合であってもLEDアレイの故障又は短寿命化を防止することができる直流入力用のLEDランプが実現される。   According to the above configuration, when the input voltage is an AC voltage, the switch element is turned off, and the current path between the full-wave rectifier circuit and the LED array is opened. Therefore, the overvoltage from the incompatible AC power supply device to the LED array can be reduced. Application is stopped. Therefore, even when an incompatible AC power supply device is connected, a LED lamp for DC input capable of preventing a failure or shortening of the life of the LED array is realized.

第1の形態のLEDランプでは、電圧検出回路が、入力電圧を所定の分圧比で分圧するとともに全波整流して検出電圧を出力する分圧整流回路からなり、LEDアレイに定格電流を与える順方向電圧範囲に分圧比を乗じた電圧範囲の下限値未満の閾値が定義され、制御回路は、検出電圧が閾値以下となる波形部分を検出した場合にスイッチ素子をオフ状態に維持するように構成される。これにより、簡素な処理構成の制御回路を用いた低コストなLEDランプが実現される。   In the LED lamp of the first form, the voltage detection circuit is composed of a voltage dividing rectifier circuit that divides the input voltage by a predetermined voltage dividing ratio and rectifies the wave in full and outputs the detected voltage, and in order of giving the rated current to the LED array. A threshold value less than the lower limit value of the voltage range obtained by multiplying the directional voltage range by the voltage division ratio is defined, and the control circuit is configured to maintain the switch element in the OFF state when detecting a waveform portion where the detected voltage is equal to or lower than the threshold value. Is done. Thereby, a low-cost LED lamp using a control circuit having a simple processing configuration is realized.

第1の形態の代替例によるLEDランプでは、電圧検出回路が、入力電圧を所定の分圧比で分圧するとともに半波整流して検出電圧を出力する分圧整流回路からなり、LEDアレイに定格電流を与える順方向電圧範囲に分圧比を乗じた電圧範囲の下限値未満でかつゼロよりも高い所定電圧範囲が定義され、制御回路は、検出電圧が所定電圧範囲で検出された場合にスイッチ素子をオフ状態に維持するように構成される。これにより、簡素な半波整流構成の電圧検出回路を用いた低コストなLEDランプが実現される。   In the LED lamp according to the alternative example of the first embodiment, the voltage detection circuit includes a voltage dividing rectifier circuit that divides the input voltage at a predetermined voltage dividing ratio and rectifies the half wave to output the detection voltage. A predetermined voltage range that is less than the lower limit value of the voltage range obtained by multiplying the forward voltage range by the voltage division ratio and higher than zero is defined, and the control circuit switches the switch element when the detected voltage is detected within the predetermined voltage range. Configured to remain off. Thereby, a low-cost LED lamp using a voltage detection circuit having a simple half-wave rectification configuration is realized.

第2の形態のLEDランプでは、電圧検出回路が、入力電圧を所定の分圧比で分圧するとともに全波整流又は半波整流して検出電圧を出力する分圧整流回路からなり、LEDアレイに定格電流を与える順方向電圧範囲に分圧比を乗じた電圧範囲の上限値以上の閾値が定義され、制御回路は、検出電圧が閾値を超える波形部分を検出した場合にスイッチ素子をオフ状態に維持するように構成される。これにより、簡素な処理構成の制御回路を用いた低コストなLEDランプが実現される。   In the LED lamp of the second form, the voltage detection circuit is composed of a voltage dividing rectifier circuit that divides the input voltage at a predetermined voltage dividing ratio and outputs the detected voltage by full-wave rectification or half-wave rectification, and is rated for the LED array. A threshold value that is equal to or higher than the upper limit value of the voltage range obtained by multiplying the forward voltage range that provides current by the voltage division ratio is defined, and the control circuit maintains the switch element in the OFF state when a waveform portion in which the detected voltage exceeds the threshold value is detected. Configured as follows. Thereby, a low-cost LED lamp using a control circuit having a simple processing configuration is realized.

第3の形態のLEDランプは、上記第1又は2の形態のLEDランプにおいて、所定電圧源に対して直列接続された警告用LED及びトランジスタをさらに備え、制御回路は、スイッチ素子をオン状態とする場合にトランジスタをオフ状態として警告用LEDを消灯させ、スイッチ素子をオフ状態とする場合にトランジスタをオン状態として警告用LEDを点灯させるように構成される。これにより、LEDアレイの消灯が不適合な交流電源装置が接続されたことに起因するものであることを警告用LEDの点灯によってユーザに認識させることができ、LEDランプの正しい使用の喚起が可能となる。   The LED lamp of the third form further includes a warning LED and a transistor connected in series to a predetermined voltage source in the LED lamp of the first or second form, and the control circuit sets the switch element to an on state. When the switch is turned off, the warning LED is turned off, and when the switch element is turned off, the transistor is turned on and the warning LED is turned on. As a result, it is possible to make the user recognize by turning on the warning LED that the turning off of the LED array is caused by the connection of an incompatible AC power supply device, and it is possible to prompt the correct use of the LED lamp. Become.

第4の形態の直流入力用のLEDランプは、入力電圧を全波整流する全波整流回路と、全波整流回路の出力電圧が印加される、LEDアレイ及びスイッチ素子の直列回路と、入力電圧を所定の分圧比で分圧するとともに全波整流して検出電圧を出力する電圧検出回路と、LEDアレイに定格電流を与える順方向電圧範囲に分圧比を乗じた電圧範囲の上限値が定義され、検出電圧が上限値を超える期間にスイッチ素子をオフ状態とするように構成された制御回路とを備える。   The LED lamp for DC input of the fourth form includes a full-wave rectifier circuit that full-wave rectifies an input voltage, a series circuit of an LED array and a switch element to which an output voltage of the full-wave rectifier circuit is applied, and an input voltage A voltage detection circuit that divides the voltage by a predetermined voltage division ratio and outputs a detection voltage by full-wave rectification, and an upper limit value of the voltage range obtained by multiplying the forward voltage range that gives the rated current to the LED array by the voltage division ratio, And a control circuit configured to turn off the switch element during a period in which the detected voltage exceeds the upper limit value.

上記構成によると、入力電圧が高いピークの交流電圧である場合に、そのピーク付近でスイッチ素子がオフされ、全波整流回路とLEDアレイの間の電流経路が開放されるので、不適合な交流電源装置からLEDアレイへの過電圧の印加が防止される。したがって、不適合な交流電源装置が接続された場合であってもLEDアレイの故障又は短寿命化を防止することができる直流入力用のLEDランプが実現される。   According to the above configuration, when the input voltage is a high peak AC voltage, the switch element is turned off near the peak, and the current path between the full-wave rectifier circuit and the LED array is opened. Application of overvoltage from the device to the LED array is prevented. Therefore, even when an incompatible AC power supply device is connected, a LED lamp for DC input capable of preventing a failure or shortening of the life of the LED array is realized.

第1、第2及び第4の実施形態のLEDランプの回路図である。It is a circuit diagram of the LED lamp of 1st, 2nd and 4th embodiment. 第1の実施形態のLEDランプの動作を説明する図である。It is a figure explaining operation | movement of the LED lamp of 1st Embodiment. 第1の実施形態のLEDランプの動作を説明する図である。It is a figure explaining operation | movement of the LED lamp of 1st Embodiment. 第1の実施形態のLEDランプの動作を説明する図である。It is a figure explaining operation | movement of the LED lamp of 1st Embodiment. 第1及び第2の実施形態の変形例のLEDランプの回路図である。It is a circuit diagram of the LED lamp of the modification of 1st and 2nd embodiment. 第1の実施形態の変形例のLEDランプの動作を説明する図である。It is a figure explaining operation | movement of the LED lamp of the modification of 1st Embodiment. 第1の実施形態の変形例のLEDランプの動作を説明する図である。It is a figure explaining operation | movement of the LED lamp of the modification of 1st Embodiment. 第1の実施形態の変形例のLEDランプの動作を説明する図である。It is a figure explaining operation | movement of the LED lamp of the modification of 1st Embodiment. 第2の実施形態のLEDランプの動作を説明する図である。It is a figure explaining operation | movement of the LED lamp of 2nd Embodiment. 第2の実施形態のLEDランプの動作を説明する図である。It is a figure explaining operation | movement of the LED lamp of 2nd Embodiment. 第3の実施形態のLEDランプの回路図である。It is a circuit diagram of the LED lamp of 3rd Embodiment. 第4の実施形態のLEDランプの動作を説明する図である。It is a figure explaining operation | movement of the LED lamp of 4th Embodiment. 第4の実施形態のLEDランプの動作を説明する図である。It is a figure explaining operation | movement of the LED lamp of 4th Embodiment.

<第1の実施形態>
図1に、本発明の第1の実施形態のLEDランプ1の回路図を示す。LEDランプ1は、入力端子T1及びT2を介して電源装置2から入力電圧Vinの供給を受ける。LEDランプ1は直流入力用のLEDランプであり、直流電源であるLED用電源が電源装置2として接続されることが想定されている。また、LEDランプ1の定格入力電圧は、商用電源のピーク電圧よりも低いものとする。LEDランプ1は、全波整流回路10、LEDアレイ20、スイッチ回路30、電圧検出回路40及び制御回路50を備える。
<First Embodiment>
In FIG. 1, the circuit diagram of the LED lamp 1 of the 1st Embodiment of this invention is shown. The LED lamp 1 is supplied with the input voltage Vin from the power supply device 2 through the input terminals T1 and T2. The LED lamp 1 is an LED lamp for DC input, and it is assumed that an LED power source that is a DC power source is connected as the power supply device 2. In addition, the rated input voltage of the LED lamp 1 is lower than the peak voltage of the commercial power supply. The LED lamp 1 includes a full-wave rectifier circuit 10, an LED array 20, a switch circuit 30, a voltage detection circuit 40, and a control circuit 50.

全波整流回路10は、ダイオードブリッジからなり、電源装置2からの入力電圧Vinを全波整流する。したがって、LEDランプ1は、LED用電源がいずれの極性で接続されても(すなわち、LED用電源の正極/負極が、それぞれ、入力端子T1/T2に接続された場合でも、入力端子T2/T1に接続された場合でも)同様に点灯可能ないわゆる極性フリーの構成となる。全波整流回路10の低電位側出力端と同電位の部分をグランドGというものとし、高電位側出力端と同電位の部分を高電位側配線Hというものとする。   The full-wave rectifier circuit 10 is composed of a diode bridge and full-wave rectifies the input voltage Vin from the power supply device 2. Therefore, the LED lamp 1 has the input terminal T2 / T1 even if the LED power supply is connected in any polarity (that is, even when the positive / negative polarity of the LED power supply is connected to the input terminal T1 / T2, respectively). In this case, the so-called polarity-free configuration is also possible. A portion having the same potential as the low potential output terminal of the full-wave rectifier circuit 10 is referred to as a ground G, and a portion having the same potential as the high potential output terminal is referred to as a high potential wiring H.

LEDアレイ20は、LED素子の直列回路又は直並列回路からなり、そのアノード端が高電位側配線Hに接続される。なお、LEDアレイ20の順方向電圧とは、LEDアレイ20を構成するLED素子の合計の順方向電圧である。   The LED array 20 includes a series circuit or a series-parallel circuit of LED elements, and an anode end thereof is connected to the high potential side wiring H. The forward voltage of the LED array 20 is the total forward voltage of the LED elements constituting the LED array 20.

スイッチ回路30は、スイッチ素子31、抵抗32及びコンデンサ33を含む。スイッチ素子31は、MOSFETからなり(以下、「FET31」という)。ドレインがLEDアレイ20のカソード端に接続され、ソースがグランドGに接続される。ゲートは制御回路50に接続され、ゲート−ソース間に抵抗32及びコンデンサ33が接続される。FET31のオン/オフは、制御回路50によって制御される。   The switch circuit 30 includes a switch element 31, a resistor 32, and a capacitor 33. The switch element 31 is composed of a MOSFET (hereinafter referred to as “FET 31”). The drain is connected to the cathode end of the LED array 20 and the source is connected to the ground G. The gate is connected to the control circuit 50, and the resistor 32 and the capacitor 33 are connected between the gate and the source. On / off of the FET 31 is controlled by the control circuit 50.

電圧検出回路40は、抵抗41、43、44、45並びにダイオード43及び46を含む。グランドGに対する入力端子T1の電圧が抵抗41及び42によって分圧され、この分圧がダイオード43によって整流される。同様に、グランドGに対する入力端子T2の電圧が抵抗44及び45によって分圧され、この分圧がダイオード46によって整流される。したがって、ダイオード43及び46の共通カソードには、入力電圧Vinを分圧及び全波整流した電圧が発生する。このダイオード43及び46の共通カソードに発生する電圧を検出電圧Vdという。なお、抵抗41及び42と抵抗44及び45は同じ分圧比rを有する。   The voltage detection circuit 40 includes resistors 41, 43, 44 and 45 and diodes 43 and 46. The voltage of the input terminal T1 with respect to the ground G is divided by the resistors 41 and 42, and this divided voltage is rectified by the diode 43. Similarly, the voltage of the input terminal T 2 with respect to the ground G is divided by the resistors 44 and 45, and this divided voltage is rectified by the diode 46. Therefore, a voltage obtained by dividing and full-wave rectifying the input voltage Vin is generated at the common cathode of the diodes 43 and 46. A voltage generated at the common cathode of the diodes 43 and 46 is referred to as a detection voltage Vd. The resistors 41 and 42 and the resistors 44 and 45 have the same voltage dividing ratio r.

制御回路50は、IC51、抵抗52、ツェナーダイオード53、抵抗54、コンデンサ55、トランジスタ56及び抵抗57〜59を含む。IC51は、マイコン等であり、少なくとも端子P1〜P4を有する。端子P1は電源端子であり、抵抗52を介して高電位側配線Hから制御電圧が供給される。端子P1とグランドGとの間に、ツェナーダイオード53、抵抗54及びコンデンサ55が接続される。制御電圧は、ツェナーダイオード53のツェナー電圧に定電圧化されるとともにコンデンサ55によって安定化される。端子P2は入力端子であり、ダイオード43及び46の共通カソードが接続されて検出電圧Vdが入力される。端子P3は出力端子であり、抵抗57を介してトランジスタ56のベースに接続される。トランジスタ56のエミッタはグランドGに接続され、ベース−エミッタ間に抵抗58が接続される。トランジスタ56のコレクタは、抵抗59を介して高電位側配線Hに接続されるとともにFET31のゲートに接続される。端子P4はグランド端子であり、グランドGに接続される。   The control circuit 50 includes an IC 51, a resistor 52, a Zener diode 53, a resistor 54, a capacitor 55, a transistor 56, and resistors 57 to 59. The IC 51 is a microcomputer or the like and has at least terminals P1 to P4. The terminal P 1 is a power supply terminal, and a control voltage is supplied from the high potential side wiring H through the resistor 52. A Zener diode 53, a resistor 54, and a capacitor 55 are connected between the terminal P1 and the ground G. The control voltage is made constant to the Zener voltage of the Zener diode 53 and is stabilized by the capacitor 55. The terminal P2 is an input terminal, to which the common cathode of the diodes 43 and 46 is connected and the detection voltage Vd is input. The terminal P3 is an output terminal and is connected to the base of the transistor 56 via the resistor 57. The emitter of the transistor 56 is connected to the ground G, and a resistor 58 is connected between the base and the emitter. The collector of the transistor 56 is connected to the high potential side wiring H via the resistor 59 and to the gate of the FET 31. The terminal P4 is a ground terminal and is connected to the ground G.

すなわち、IC51において、端子P1から制御電圧が供給され、端子P2から検出電圧Vdが入力され、検出電圧Vdに応じた処理に基づいて端子P3からベース信号をトランジスタ56に出力する。概略として、IC51は、検出電圧Vdが交流電圧の整流波形であるか否か(すなわち、入力電圧Vinが交流電圧であるか否か)を判定する。IC51は、検出電圧Vdが交流電圧の整流波形であると判定した場合にはトランジスタ56をオンしてFET31をオフ状態とする(すなわち、高電位側配線HとグランドGの間の電圧がLEDアレイ20に印加されないようにする)。それ以外の場合には、IC51は、トランジスタ56をオフしてFET31をオン状態としてLEDアレイ20を点灯させる。   That is, in the IC 51, a control voltage is supplied from the terminal P1, a detection voltage Vd is input from the terminal P2, and a base signal is output from the terminal P3 to the transistor 56 based on processing according to the detection voltage Vd. As an outline, the IC 51 determines whether or not the detection voltage Vd is a rectified waveform of an AC voltage (that is, whether or not the input voltage Vin is an AC voltage). When the IC 51 determines that the detection voltage Vd is a rectified waveform of an AC voltage, the transistor 56 is turned on and the FET 31 is turned off (that is, the voltage between the high potential side wiring H and the ground G is the LED array). 20). In other cases, the IC 51 turns off the transistor 56 and turns on the FET 31 to light the LED array 20.

IC51は、検出電圧Vdが所定の閾値V1以下となる波形部分を検出した場合に入力電圧Vinが交流電圧であると判定してトランジスタ56をオン(すなわちFET31をオフ)する。この閾値V1は、LEDアレイ20に定格電流を与える順方向電圧範囲VFに分圧比rを乗じた電圧範囲Vfの下限値未満の値である。なお、以降において、IC51がトランジスタ56をオンする動作、すなわち制御回路50がFET31をオフする動作を保護動作という。   When the IC 51 detects a waveform portion where the detection voltage Vd is equal to or lower than the predetermined threshold value V1, the IC 51 determines that the input voltage Vin is an AC voltage and turns on the transistor 56 (that is, turns off the FET 31). This threshold value V1 is a value less than the lower limit value of the voltage range Vf obtained by multiplying the forward voltage range VF that gives the rated current to the LED array 20 by the voltage dividing ratio r. Hereinafter, the operation in which the IC 51 turns on the transistor 56, that is, the operation in which the control circuit 50 turns off the FET 31 is referred to as a protection operation.

例えば、IC51は、検出電圧Vdが閾値V1以下となった時点で、又は検出電圧Vdが閾値V1以下となる期間が所定時間以上にわたって継続した場合に保護動作を実行するようにしてもよい。また、IC51は、検出電圧Vdが閾値V1を下回る立ち下りエッジを検出し、所定回数以上の立ち下りエッジが検出された場合に保護動作を実行するようにしてもよい。あるいは、IC51は、検出電圧Vdが閾値V1を超える立ち上りエッジを検出し、所定回数以上の立ち上りエッジ(入力電圧Vinの投入時の立ち上りエッジを除く)が検出された場合に保護動作を実行するようにしてもよい。またさらに、IC51は、上記それぞれの検出の結果の論理和又は論理積に基づいて上記の保護動作を実行してもよい。   For example, the IC 51 may perform the protection operation when the detection voltage Vd becomes equal to or less than the threshold value V1 or when the period during which the detection voltage Vd becomes equal to or less than the threshold value V1 continues for a predetermined time or more. Further, the IC 51 may detect a falling edge in which the detection voltage Vd is lower than the threshold value V1, and may perform the protection operation when the falling edge is detected a predetermined number of times or more. Alternatively, the IC 51 detects a rising edge where the detection voltage Vd exceeds the threshold value V1, and performs a protection operation when a rising edge (excluding the rising edge when the input voltage Vin is input) is detected a predetermined number of times or more. It may be. Further, the IC 51 may execute the above-described protection operation based on the logical sum or logical product of the respective detection results.

図2A〜図2Cを用いてLEDランプ1の動作を説明する。
図2Aは、電源装置2がLED用電源である場合の検出電圧Vd及びそれに伴うFET31の動作を示す。本開示で用いられるLED用電源は、LEDランプ1に適合した電源装置であり、順方向電圧範囲VF内の入力電圧Vinを端子T1−T2に供給するものとする。なお、本開示における動作を示す各図の横軸は時間であり、各波形については、説明の便宜上省略又は誇張がなされている。
The operation of the LED lamp 1 will be described with reference to FIGS. 2A to 2C.
FIG. 2A shows the detection voltage Vd and the operation of the FET 31 associated therewith when the power supply device 2 is an LED power supply. The power supply for LED used in the present disclosure is a power supply device suitable for the LED lamp 1, and supplies the input voltage Vin within the forward voltage range VF to the terminals T1-T2. The horizontal axis of each diagram showing the operation in the present disclosure is time, and each waveform is omitted or exaggerated for convenience of explanation.

図2Aに示すように、電源装置2がLED用電源である場合には、検出電圧Vdは、電圧範囲Vf内の実質的に一定の電圧となり、閾値V1以下となることはない。したがって、IC51は、トランジスタ56のオフ状態を維持し、FET31のオン状態を維持する。これにより、LEDアレイ20は点灯を継続する。   As shown in FIG. 2A, when the power supply apparatus 2 is an LED power supply, the detection voltage Vd is a substantially constant voltage within the voltage range Vf, and does not fall below the threshold value V1. Therefore, the IC 51 maintains the transistor 56 in the off state and maintains the FET 31 in the on state. Thereby, the LED array 20 continues to be lit.

図2Bは、電源装置2が磁気式安定器である場合の検出電圧Vd及びそれに伴うFET31の動作を示す。本開示で用いられる磁気式安定器は、LEDランプ1に対して不適合な交流電源装置であり、商用電源電圧と実質的に等しい正弦波電圧を入力電圧Vinとして端子T1−T2に供給するものとする。これにより、LEDアレイ20は、電源周波数の2倍の周波数(すなわち、100Hz又は120Hz)で間欠点灯する。   FIG. 2B shows the detected voltage Vd and the operation of the FET 31 associated therewith when the power supply device 2 is a magnetic ballast. The magnetic ballast used in the present disclosure is an AC power supply device that is incompatible with the LED lamp 1, and supplies a sine wave voltage substantially equal to the commercial power supply voltage to the terminals T1-T2 as the input voltage Vin. To do. As a result, the LED array 20 is intermittently lit at a frequency twice that of the power supply frequency (that is, 100 Hz or 120 Hz).

図2Bに示すように、検出電圧Vdは、電源周波数の2倍の周波数の全波脈流波形となり、ゼロクロス前後で電圧範囲Vfを下回り、ピーク前後で電圧範囲Vfを超える。仮に、FET31がオン状態に固定されたとした場合、全波脈流電圧のピーク付近では、LEDアレイ20に順方向電圧範囲VFを超え得る電圧(例えば、電源電圧が100Vacの場合には約140V、200Vacの場合には約280V)が印加され、この過電圧入力状態の継続がLEDアレイ20の故障又は短寿命化をもたらすことになる。一方、本実施形態では、IC51が、上述の検出及び判定処理によってLEDアレイ20における過電圧状態を停止させる。これにより、LEDアレイ20の間欠点灯は停止する。   As shown in FIG. 2B, the detection voltage Vd is a full-wave pulsating waveform having a frequency twice the power supply frequency, is below the voltage range Vf before and after the zero crossing, and exceeds the voltage range Vf before and after the peak. If the FET 31 is fixed in the ON state, a voltage that can exceed the forward voltage range VF in the LED array 20 near the peak of the full-wave pulsating voltage (for example, about 140 V when the power supply voltage is 100 Vac, In the case of 200 Vac, about 280 V) is applied, and the continuation of this overvoltage input state will lead to failure or shortening of the life of the LED array 20. On the other hand, in the present embodiment, the IC 51 stops the overvoltage state in the LED array 20 by the detection and determination processing described above. Thereby, the intermittent lighting of the LED array 20 is stopped.

図2Bの例では、説明の便宜上、時刻tsにIC51における検出及び判定処理が開始されるものとする。そして、本例では、IC51は、検出電圧Vdが閾値V1を下回る時刻tdにおいてトランジスタ56をオン状態としてFET31をオフ状態とする。なお、FET31をオンする時刻tdは、適用される処理に応じて異なり得る。例えば、複数の立ち下りエッジ又は立ち上りエッジの検出が用いられる場合には、時刻tdは、図示するものよりも後の時刻となる。   In the example of FIG. 2B, for convenience of explanation, it is assumed that detection and determination processing in the IC 51 is started at time ts. In this example, the IC 51 turns the transistor 56 on and the FET 31 off at time td when the detection voltage Vd falls below the threshold value V1. Note that the time td at which the FET 31 is turned on may vary depending on the applied process. For example, when detection of a plurality of falling edges or rising edges is used, the time td is a time later than that illustrated.

また、図2Cは、電源装置2が高圧放電灯用安定器である場合の検出電圧Vd及びそれに伴うFET31の動作を示す。高圧放電灯用安定器は、LEDランプ1に対して不適合な交流電源装置であり、数百Hzの矩形波電圧を入力電圧Vinとして端子T1−T2に供給する。したがって、LEDアレイ20への印加電圧は実質的に(極性反転時以外で)定電圧となり、入力電圧Vinが順方向電圧範囲VF以上である場合にはLEDアレイ20は点灯し、入力電圧Vinが順方向電圧範囲VF未満である場合にはLEDアレイ20は点灯しない。また、検出電圧Vdも実質的に定電圧波形となるが、矩形波周波数の2倍の周波数で極性反転時のエッジViが現れる。なお、図2Cの例でも、時刻tsにIC51における検出及び判定処理が開始されるものとする。   FIG. 2C shows the detected voltage Vd and the operation of the FET 31 associated therewith when the power supply device 2 is a high-pressure discharge lamp ballast. The ballast for the high-pressure discharge lamp is an AC power supply device that is incompatible with the LED lamp 1, and supplies a square wave voltage of several hundred Hz to the terminals T1-T2 as the input voltage Vin. Therefore, the voltage applied to the LED array 20 is substantially a constant voltage (except when polarity is reversed). When the input voltage Vin is greater than or equal to the forward voltage range VF, the LED array 20 is lit and the input voltage Vin is When it is less than the forward voltage range VF, the LED array 20 is not lit. Further, the detection voltage Vd also has a substantially constant voltage waveform, but an edge Vi at the time of polarity inversion appears at a frequency twice the rectangular wave frequency. In the example of FIG. 2C, the detection and determination processing in the IC 51 is started at time ts.

本例では、IC51は、この極性反転時のエッジViを立ち下りエッジ又は立ち上りエッジとして検出して上記の保護動作を行うことができる。すなわち、本例では、IC51は、エッジViが発生する時刻tdにおいてトランジスタ56をオン状態としてFET31をオフ状態とする。これにより、LEDアレイ20は(点灯していた場合には)消灯する。   In this example, the IC 51 can detect the edge Vi at the time of polarity inversion as a falling edge or a rising edge and perform the above-described protection operation. That is, in this example, the IC 51 turns on the transistor 56 and turns off the FET 31 at time td when the edge Vi occurs. As a result, the LED array 20 is turned off (if turned on).

このように、上記処理によると、電源装置2がLED用電源である場合の検出電圧Vdは閾値V1以下となることはなく、保護動作は発動されない。一方、電源装置2が磁気式安定器及び高圧放電灯用安定器である場合の検出電圧Vdは閾値V1以下となる波形部分を有するので、保護動作が実行される。なお、高圧放電灯用安定器の出力電圧のピークVpが閾値V1よりも低い場合には保護動作は実行されない。言い換えると、このような場合には、LEDアレイ20の故障は想定されないため(LEDアレイ20は点灯しないため)、保護動作の必要はない。   As described above, according to the above processing, the detection voltage Vd when the power supply device 2 is the LED power supply does not become the threshold value V1 or less, and the protection operation is not activated. On the other hand, since the detected voltage Vd when the power supply device 2 is a magnetic ballast and a high-pressure discharge lamp ballast has a waveform portion that is equal to or lower than the threshold value V1, a protection operation is performed. In addition, when the peak Vp of the output voltage of the ballast for the high-pressure discharge lamp is lower than the threshold value V1, the protection operation is not executed. In other words, in such a case, a failure of the LED array 20 is not assumed (because the LED array 20 is not lit), and thus no protection operation is necessary.

以上のように、本実施形態の直流入力用のLEDランプ1は、入力電圧Vinを全波整流する全波整流回路10と、全波整流回路10の出力電圧が印加されるLEDアレイ20及びFET31の直列回路と、入力電圧Vinを分圧及び整流して検出電圧Vdを出力する電圧検出回路40と、検出電圧Vdが交流電圧の整流波形であると判定した場合にFET31をオフ状態に維持するように構成された制御回路50を備える。すなわち、入力電圧Vinが交流電圧である場合にFET31がオフされ、全波整流回路10とLEDアレイ20の間の電流経路が開放されるので、不適合な交流電源装置からLEDアレイ20への過電圧の印加が停止される。したがって、不適合な交流電源装置が接続された場合にLEDアレイ20の故障又は短寿命化を防止することができる直流入力用のLEDランプ1が実現される。   As described above, the LED lamp 1 for DC input according to the present embodiment includes the full-wave rectifier circuit 10 for full-wave rectification of the input voltage Vin, the LED array 20 and the FET 31 to which the output voltage of the full-wave rectifier circuit 10 is applied. A series detection circuit, a voltage detection circuit 40 that divides and rectifies the input voltage Vin and outputs a detection voltage Vd, and maintains the FET 31 in an OFF state when it is determined that the detection voltage Vd is a rectified waveform of an AC voltage. The control circuit 50 configured as described above is provided. That is, when the input voltage Vin is an AC voltage, the FET 31 is turned off, and the current path between the full-wave rectifier circuit 10 and the LED array 20 is opened. Therefore, the overvoltage from the incompatible AC power supply device to the LED array 20 is reduced. Application is stopped. Therefore, the LED lamp 1 for direct current input that can prevent the failure or shortening of the life of the LED array 20 when an incompatible AC power supply device is connected is realized.

特に、本実施形態では、電圧検出回路40が、入力電圧Vinを分圧比rで分圧するとともに全波整流して検出電圧Vdを出力する分圧整流回路(41〜46)からなる。そして、LEDアレイ20に定格電流を与える順方向電圧範囲VFに分圧比rを乗じた電圧範囲Vfの下限値未満の閾値V1が定義され、制御回路50は、検出電圧Vdが閾値V1以下となる波形部分を検出した場合にFET31をオフ状態に維持するように構成される。これにより、簡素な処理構成の制御回路50を用いた低コストなLEDランプ1が実現される。   In particular, in the present embodiment, the voltage detection circuit 40 includes a voltage dividing rectifier circuit (41 to 46) that divides the input voltage Vin by the voltage dividing ratio r and performs full-wave rectification to output the detection voltage Vd. Then, a threshold value V1 less than the lower limit value of the voltage range Vf obtained by multiplying the forward voltage range VF that gives the rated current to the LED array 20 by the voltage dividing ratio r is defined, and the control circuit 50 causes the detection voltage Vd to be equal to or less than the threshold value V1. When the waveform portion is detected, the FET 31 is configured to be kept off. Thereby, the low-cost LED lamp 1 using the control circuit 50 having a simple processing configuration is realized.

<第1の実施形態の変形例>
上記においては、電圧検出回路40が入力電圧Vinを分圧及び全波整流する構成を示したが、本変形例では、電圧検出回路40が入力電圧Vinを分圧及び半波整流する構成を示す。
<Modification of First Embodiment>
In the above, the configuration in which the voltage detection circuit 40 divides and full-wave rectifies the input voltage Vin is shown, but in this modification, the configuration in which the voltage detection circuit 40 divides and half-wave rectifies the input voltage Vin is shown. .

図3に、本変形例のLEDランプ1の回路図を示す。本変形例において、上記実施形態と同様の構成又は値には同様の符号を付し、その重複する説明を省略する。本変形例では、電圧検出回路40の構成及びIC51における処理が、上記実施形態とは異なる。   In FIG. 3, the circuit diagram of the LED lamp 1 of this modification is shown. In the present modification, the same reference numerals are given to the same configurations or values as those in the above-described embodiment, and the overlapping description is omitted. In this modification, the configuration of the voltage detection circuit 40 and the processing in the IC 51 are different from those in the above embodiment.

電圧検出回路40は、入力端子T1に接続された抵抗41及び42並びにダイオード43を含み、ダイオード43のカソードが接続されるIC51の入力端子P2には、入力電圧Vinを分圧及び半波整流した波形の検出電圧Vdが入力される。   The voltage detection circuit 40 includes resistors 41 and 42 and a diode 43 connected to the input terminal T1, and the input terminal Vin of the IC 51 to which the cathode of the diode 43 is connected is divided and half-wave rectified. A waveform detection voltage Vd is input.

IC51は、検出電圧Vdが所定電圧範囲Va内で検出された場合に保護動作を実行する。電圧範囲Vaは、電圧範囲Vfよりも低くかつゼロよりも高い所定電圧範囲である。例えば、IC51は、検出電圧Vdが所定電圧範囲Vaに入った時点で保護動作を実行してもよいし、検出電圧Vdが所定電圧範囲Vaに入った回数が所定回数に達した時点で保護動作を実行してもよい。   The IC 51 performs a protection operation when the detection voltage Vd is detected within the predetermined voltage range Va. The voltage range Va is a predetermined voltage range that is lower than the voltage range Vf and higher than zero. For example, the IC 51 may perform the protection operation when the detection voltage Vd enters the predetermined voltage range Va, or the protection operation when the number of times the detection voltage Vd enters the predetermined voltage range Va reaches a predetermined number. May be executed.

図4A〜図4Cを用いてLEDランプ1の動作を説明する。
図4Aは、上段から、電源装置2がLED用電源でありかつ入力端子T1に正極が接続された場合の検出電圧Vd、電源装置2がLED用電源でありかつ入力端子T1に負極が接続された場合の検出電圧Vd、及びFET31の動作を示す。図4Aに示すように、LED用電源の正極側の出力電圧が検出される場合には、検出電圧Vdは、電圧範囲Vf内の実質的に一定の電圧となる。一方、LED用電源の負極側の出力電圧が検出される場合には、検出電圧Vdはゼロで一定となる。したがって、いずれの場合も検出電圧Vdは電圧範囲Vaに含まれないため、IC51はトランジスタ56のオフ状態を維持し、FET31のオン状態を維持する。これにより、LEDアレイ20は点灯を継続する。
The operation of the LED lamp 1 will be described with reference to FIGS. 4A to 4C.
4A shows, from the top, the detection voltage Vd when the power supply 2 is an LED power supply and the positive terminal is connected to the input terminal T1, and the power supply 2 is an LED power supply and the negative terminal is connected to the input terminal T1. The detection voltage Vd and the operation of the FET 31 are shown. As shown in FIG. 4A, when the output voltage on the positive side of the LED power supply is detected, the detection voltage Vd is a substantially constant voltage within the voltage range Vf. On the other hand, when the output voltage on the negative side of the LED power supply is detected, the detection voltage Vd is zero and constant. Therefore, in any case, since the detection voltage Vd is not included in the voltage range Va, the IC 51 maintains the transistor 56 in the off state and maintains the FET 31 in the on state. Thereby, the LED array 20 continues to be lit.

図4Bは、電源装置2が磁気式安定器である場合の検出電圧Vd及びそれに伴うFET31の動作を示す。図4Bに示すように、電源装置2が磁気式安定器である場合には、検出電圧Vdは電源周波数に等しい周波数(すなわち、50Hz又は60Hz)の半波脈流波形となる。図4Bの例では、説明の便宜上、時刻tsにIC51における検出及び判定処理が開始されるものとする。本例では、IC51は、検出電圧Vdが電圧範囲Vaに入る時刻tdにおいてトランジスタ56をオン状態としてFET31をオフ状態とする。これにより、LEDアレイ20の間欠点灯は停止する。   FIG. 4B shows the detected voltage Vd and the operation of the FET 31 associated therewith when the power supply device 2 is a magnetic ballast. As shown in FIG. 4B, when the power supply device 2 is a magnetic ballast, the detection voltage Vd has a half-wave pulsating waveform having a frequency equal to the power supply frequency (that is, 50 Hz or 60 Hz). In the example of FIG. 4B, for convenience of explanation, it is assumed that detection and determination processing in the IC 51 is started at time ts. In this example, the IC 51 turns the transistor 56 on and the FET 31 off at time td when the detection voltage Vd enters the voltage range Va. Thereby, the intermittent lighting of the LED array 20 is stopped.

また、図4Cは、電源装置2が高圧放電灯用安定器である場合の検出電圧Vd及びそれに伴うFET31の動作を示す。上述したように高圧放電灯用安定器は数百Hzの矩形波電圧を出力するので、その半波整流波形である検出電圧Vdも同じ周波数の矩形波となる。図4Cの例でも、時刻tsにIC51における検出及び判定処理が開始されるものとする。本例では、IC51は、電圧極性が正から負に反転する(すなわち、電圧範囲Vaに入る)時刻tdにおいてトランジスタ56をオン状態としてFET31をオフ状態とする。これにより、LEDアレイ20は(点灯していた場合には)消灯する。   FIG. 4C shows the detection voltage Vd and the operation of the FET 31 associated therewith when the power supply device 2 is a high-pressure discharge lamp ballast. As described above, since the high-pressure discharge lamp ballast outputs a rectangular wave voltage of several hundred Hz, the detection voltage Vd, which is a half-wave rectified waveform, also becomes a rectangular wave having the same frequency. Also in the example of FIG. 4C, it is assumed that the detection and determination processing in the IC 51 is started at time ts. In this example, the IC 51 turns the transistor 56 on and the FET 31 off at time td when the voltage polarity reverses from positive to negative (that is, enters the voltage range Va). As a result, the LED array 20 is turned off (if turned on).

このように、上記処理によると、電源装置2がLED用電源である場合の検出電圧Vdが所定電圧範囲Vaに含まれることはなく、保護動作は発動されない。一方、電源装置2が磁気式安定器又は高圧放電灯用安定器である場合の検出電圧Vdは所定電圧範囲Vaに含まれる波形部分を有するので保護動作が実行される。   Thus, according to the above processing, the detection voltage Vd when the power supply device 2 is the LED power supply is not included in the predetermined voltage range Va, and the protection operation is not activated. On the other hand, since the detected voltage Vd when the power supply device 2 is a magnetic ballast or a high-pressure discharge lamp ballast has a waveform portion included in the predetermined voltage range Va, a protection operation is performed.

以上のように、本変形例では、電圧検出回路40が、入力電圧Vinを分圧比rで分圧するとともに半波整流して検出電圧Vdを出力する分圧整流回路(41〜43)からなる。そして、LEDアレイ20に定格電流を与える順方向電圧範囲VFに分圧比rを乗じた電圧範囲Vf未満でかつゼロよりも高い所定電圧範囲Vaが定義され、制御回路50は、検出電圧Vdの波形が所定電圧範囲Va内で検出された場合にFET31をオフ状態に維持するように構成される。これにより、簡素な半波整流構成の電圧検出回路40を用いた低コストなLEDランプ1が実現される。   As described above, in the present modification, the voltage detection circuit 40 includes the voltage dividing rectifier circuit (41 to 43) that divides the input voltage Vin by the voltage dividing ratio r and rectifies the wave by half wave to output the detected voltage Vd. A predetermined voltage range Va that is less than the voltage range Vf obtained by multiplying the forward voltage range VF that gives the rated current to the LED array 20 by the voltage dividing ratio r and that is higher than zero is defined, and the control circuit 50 determines the waveform of the detection voltage Vd. Is detected in a predetermined voltage range Va, the FET 31 is configured to be maintained in an off state. Thereby, the low-cost LED lamp 1 using the voltage detection circuit 40 having a simple half-wave rectification configuration is realized.

<第2の実施形態>
上記第1の実施形態では、検出電圧Vdが電圧範囲Vfの下限値未満の閾値V1以下となる波形部分を有する場合に保護動作が実行される構成を示したが、本実施形態では、検出電圧Vdが電圧範囲Vfの上限値以上の閾値を超える波形部分を有する場合に保護動作が実行される構成を示す。本実施形態のLEDランプ1の回路構成は、第1の実施形態のLEDランプ1の回路構成(図1)と同様である。
<Second Embodiment>
In the first embodiment, the configuration in which the protection operation is performed when the detection voltage Vd has a waveform portion that is less than or equal to the threshold value V1 that is less than the lower limit value of the voltage range Vf has been described. A configuration is shown in which a protection operation is performed when Vd has a waveform portion that exceeds a threshold value equal to or greater than the upper limit value of the voltage range Vf. The circuit configuration of the LED lamp 1 of the present embodiment is the same as the circuit configuration of the LED lamp 1 of the first embodiment (FIG. 1).

IC51は、検出電圧Vdが閾値V2を超える波形部分を検出した場合にトランジスタ56をオンしてFET31をオフし、保護動作を実行する。この閾値V2は、LEDアレイ20に定格電流を与える順方向電圧範囲VFに分圧比rを乗じた電圧範囲Vfの上限値以上の値である。例えば、IC51は、検出電圧Vdが閾値V2を超えた時点で、又は検出電圧Vdが閾値V2を超える期間が所定時間以上にわたって継続した場合に保護動作を実行することができる。   When the IC 51 detects a waveform portion in which the detection voltage Vd exceeds the threshold value V2, the IC 51 turns on the transistor 56 and turns off the FET 31, thereby performing a protection operation. The threshold value V2 is a value equal to or greater than the upper limit value of the voltage range Vf obtained by multiplying the forward voltage range VF that gives the rated current to the LED array 20 by the voltage dividing ratio r. For example, the IC 51 can perform the protection operation when the detection voltage Vd exceeds the threshold value V2 or when a period in which the detection voltage Vd exceeds the threshold value V2 continues for a predetermined time or more.

図5A及び図5Bを用いて、LEDランプ1の動作を説明する。
図5Aは、電源装置2がLED用電源である場合の検出電圧Vd及びそれに伴うFET31の動作を示す。図5Aに示すように、電源装置2がLED用電源である場合には、検出電圧Vdは、電圧範囲Vf内の実質的に一定の電圧となり、閾値V2を超えることはない。したがって、IC51は、トランジスタ56のオフ状態を維持し、FET31のオン状態を維持する。これにより、LEDアレイ20は点灯を継続する。
The operation of the LED lamp 1 will be described with reference to FIGS. 5A and 5B.
FIG. 5A shows the detection voltage Vd and the operation of the FET 31 associated therewith when the power supply device 2 is an LED power supply. As shown in FIG. 5A, when the power supply device 2 is an LED power supply, the detection voltage Vd is a substantially constant voltage within the voltage range Vf and does not exceed the threshold value V2. Therefore, the IC 51 maintains the transistor 56 in the off state and maintains the FET 31 in the on state. Thereby, the LED array 20 continues to be lit.

図5Bは、電源装置2が磁気式安定器である場合の検出電圧Vd及びそれに伴うFET31の動作を示す。図5Bに示すように、電源装置2が磁気式安定器である場合には、検出電圧Vdは電源周波数の2倍の周波数の全波脈流波形となり、ピーク付近で閾値V2を超える。IC51は、検出電圧Vdが閾値V2を超える時刻tdにおいてトランジスタ56をオン状態としてFET31をオフ状態とする。これにより、LEDアレイ20の間欠点灯は停止する。   FIG. 5B shows the detected voltage Vd and the operation of the FET 31 associated therewith when the power supply device 2 is a magnetic ballast. As shown in FIG. 5B, when the power supply device 2 is a magnetic ballast, the detection voltage Vd becomes a full-wave pulsating waveform having a frequency twice the power supply frequency, and exceeds the threshold value V2 near the peak. The IC 51 turns on the transistor 56 and turns off the FET 31 at time td when the detection voltage Vd exceeds the threshold value V2. Thereby, the intermittent lighting of the LED array 20 is stopped.

また、電源装置2が高圧放電灯用安定器である場合も上記と同様に、IC51は、検出電圧Vdが閾値V2を超える場合にトランジスタ56をオン状態としてFET31をオフ状態とする。これにより、LEDアレイ20は消灯する。   Similarly, when the power supply device 2 is a high-pressure discharge lamp ballast, the IC 51 turns on the transistor 56 and turns off the FET 31 when the detection voltage Vd exceeds the threshold value V2. As a result, the LED array 20 is turned off.

上記処理によると、電源装置2がLED用電源である場合の検出電圧Vdは閾値V2を超えることはなく、保護動作は発動されない。一方、電源装置2が磁気式安定器又は高圧放電灯用安定器である場合の検出電圧Vdは閾値V2を超える波形部分を有するので保護動作が実行される。ただし、高圧放電灯用安定器の出力電圧のピークVpが閾値V2以下の場合には、保護動作は発動されない。   According to the above processing, the detection voltage Vd when the power supply device 2 is an LED power supply does not exceed the threshold value V2, and the protection operation is not activated. On the other hand, since the detected voltage Vd when the power supply device 2 is a magnetic ballast or a high-pressure discharge lamp ballast has a waveform portion exceeding the threshold value V2, a protection operation is performed. However, when the peak Vp of the output voltage of the high-pressure discharge lamp ballast is equal to or lower than the threshold value V2, the protection operation is not activated.

なお、変形例として、電圧検出回路40は、抵抗41及び42並びにダイオード43からなる半波整流構成(図3参照)であってもよい。この場合でも、IC51は、電圧検出回路40が全波整流構成である場合について上述したものと同様の検出及び判定処理によって保護動作を実行することができる。ただし、半波整流構成の場合、全波整流構成と比べて、検出される脈流電圧の周期が2倍となるため、保護動作の発動が遅延し得る。   As a modification, the voltage detection circuit 40 may have a half-wave rectification configuration (see FIG. 3) including resistors 41 and 42 and a diode 43. Even in this case, the IC 51 can perform the protection operation by the same detection and determination processing as described above for the case where the voltage detection circuit 40 has the full-wave rectification configuration. However, in the case of the half-wave rectification configuration, since the period of the detected pulsating voltage is doubled compared to the full-wave rectification configuration, the activation of the protection operation can be delayed.

以上のように、本実施形態のLEDランプ1では、電圧検出回路40が、入力電圧Vinを分圧比rで分圧するとともに全波整流又は半波整流して検出電圧Vdを出力する分圧整流回路(41〜46又は41〜43)からなる。そして、LEDアレイ20に定格電流を与える順方向電圧範囲VFに分圧比rを乗じた電圧範囲Vfの上限値以上の閾値V2が定義され、制御回路50は、検出電圧Vdが閾値V2を超える波形部分を検出した場合にFET31をオフ状態に維持するように構成される。これにより、第1の実施形態で上述したLEDアレイ20の故障及び短寿命化防止の効果とともに、簡素な処理構成の制御回路50を用いた低コストなLEDランプ1が実現される。   As described above, in the LED lamp 1 of the present embodiment, the voltage detection circuit 40 divides the input voltage Vin by the voltage division ratio r and outputs the detection voltage Vd by full-wave rectification or half-wave rectification. (41-46 or 41-43). Then, a threshold value V2 equal to or higher than the upper limit value of the voltage range Vf obtained by multiplying the forward voltage range VF that gives the rated current to the LED array 20 by the voltage dividing ratio r is defined, and the control circuit 50 has a waveform in which the detection voltage Vd exceeds the threshold value V2. The FET 31 is configured to be kept off when the portion is detected. Thereby, the low-cost LED lamp 1 using the control circuit 50 having a simple processing configuration is realized with the effect of preventing the failure and shortening of the life of the LED array 20 described in the first embodiment.

<第3の実施形態>
上記第1又は2の実施形態では、入力電圧Vinが交流電圧であると判定された場合に保護動作が実行される構成を示したが、本実施形態では保護動作の実行とともにその報知が行われる構成を示す。
<Third Embodiment>
In the first or second embodiment, the configuration in which the protection operation is performed when the input voltage Vin is determined to be an AC voltage is shown, but in the present embodiment, the notification is performed along with the execution of the protection operation. The configuration is shown.

図6に、本実施形態のLEDランプ1の回路図を示す。本実施形態において、第1又は第2の実施形態と同様の構成には同様の符号を付し、その重複する説明を省略する。本実施形態のLEDランプ1は、報知回路60を備える点で第1及び第2の実施形態のLEDランプ1と異なる。   FIG. 6 shows a circuit diagram of the LED lamp 1 of the present embodiment. In this embodiment, the same code | symbol is attached | subjected to the structure similar to 1st or 2nd embodiment, and the overlapping description is abbreviate | omitted. The LED lamp 1 of this embodiment is different from the LED lamp 1 of the first and second embodiments in that it includes a notification circuit 60.

報知回路60は抵抗61、警告用LED62及びトランジスタ63の直列回路並びに抵抗64及び65を含み、この直列回路は端子P1(電源端子)とグランドGの間に接続される。警告用LED62は、LEDランプ1においてユーザから視認可能な位置に配置されるものとする。また、警告用LED62の発光色は、LEDアレイ20の発光色とは異なることが望ましい。トランジスタ63のベースは抵抗64を介して端子P3(出力端子)に接続され、ベース−エミッタ間に抵抗65が接続される。   The notification circuit 60 includes a resistor 61, a warning LED 62 and a transistor 63 in series, and resistors 64 and 65. The series circuit is connected between a terminal P1 (power supply terminal) and the ground G. It is assumed that the warning LED 62 is disposed at a position that can be visually recognized by the user in the LED lamp 1. Further, it is desirable that the light emission color of the warning LED 62 is different from the light emission color of the LED array 20. The base of the transistor 63 is connected to the terminal P3 (output terminal) via the resistor 64, and the resistor 65 is connected between the base and the emitter.

上記回路構成により、トランジスタ63はトランジスタ56と同じ論理で動作する。したがって、FET31がオン状態である通常点灯時には、トランジスタ63がオフ状態となり、警告用LED62は消灯する。一方、FET31がオフ状態である保護動作時には、トランジスタ63がオン状態となり、制御回路50(IC51)の制御電圧を電圧源として警告用LED62が点灯する。なお、警告用LED62の電圧源は、上記制御電圧に限られず、別途の定電圧回路(例えば、抵抗52、ツェナーダイオード53、抵抗54及びコンデンサ55と同様の構成の回路)の出力電圧であってもよい。   With the above circuit configuration, the transistor 63 operates with the same logic as the transistor 56. Accordingly, during normal lighting when the FET 31 is on, the transistor 63 is off and the warning LED 62 is turned off. On the other hand, during the protection operation in which the FET 31 is in the off state, the transistor 63 is in the on state, and the warning LED 62 is lit using the control voltage of the control circuit 50 (IC 51) as a voltage source. The voltage source of the warning LED 62 is not limited to the control voltage, but is an output voltage of a separate constant voltage circuit (for example, a circuit having the same configuration as the resistor 52, the Zener diode 53, the resistor 54, and the capacitor 55). Also good.

IC51における検出電圧Vdに関する検出及び判定処理は、第1又は第2の実施形態で説明したいずれかの処理であればよい。これに関連して、図6においては電圧検出回路40として全波整流構成のものを示すが、変形例として、電圧検出回路40は半波整流構成(図3参照)であってもよい。また、図2B、図2C、図4B、図4C及び図5Bに示す動作例が適用される場合、時刻td以降に警告用LED62が点灯することになる。   The detection and determination processing related to the detection voltage Vd in the IC 51 may be any processing described in the first or second embodiment. In this connection, FIG. 6 shows a full-wave rectification configuration as the voltage detection circuit 40, but the voltage detection circuit 40 may have a half-wave rectification configuration (see FIG. 3) as a modification. When the operation examples shown in FIGS. 2B, 2C, 4B, 4C, and 5B are applied, the warning LED 62 is lit after time td.

以上のように、本実施形態のLEDランプ1は、所定電圧源に対して直列接続された警告用LED62及びトランジスタ63(報知回路60)をさらに備える。そして、制御回路50(IC51)が、FET31をオン状態とする場合にトランジスタ63をオフ状態として警告用LED62を消灯させ、FET31をオフ状態とする場合にトランジスタ63をオン状態として警告用LED62を点灯させるように構成される。これにより、第1又は第2の実施形態で上述した効果とともに、LEDアレイ20の消灯が不適合な交流電源装置が接続されたことに起因するものであることを警告用LED62の点灯によってユーザに認識させることができ、LEDランプ1の正しい使用の喚起が可能となる。   As described above, the LED lamp 1 of the present embodiment further includes the warning LED 62 and the transistor 63 (informing circuit 60) connected in series to a predetermined voltage source. When the control circuit 50 (IC51) turns the FET 31 on, the transistor 63 is turned off and the warning LED 62 is turned off. When the FET 31 is turned off, the transistor 63 is turned on and the warning LED 62 is turned on. Configured to let As a result, in addition to the effects described above in the first or second embodiment, the user recognizes by turning on the warning LED 62 that the turn-off of the LED array 20 is caused by an incompatible AC power supply device being connected. It is possible to urge the correct use of the LED lamp 1.

<第4の実施形態>
上記第1〜第3の実施形態では、入力電圧Vinの適否が判別されてから保護動作が実行される構成を示したが、本実施形態では入力電圧Vinの変動とともに保護動作が実行される構成を示す。本実施形態のLEDランプ1の回路構成は、第1の実施形態のLEDランプ1の回路構成(図1)と同様である。なお、LEDアレイ20に定格電流を与える順方向電圧範囲VFに分圧比rを乗じた電圧範囲Vfの下限値及び上限値をそれぞれV3及びV4というものとする。
<Fourth Embodiment>
In the first to third embodiments, the configuration in which the protection operation is performed after the suitability of the input voltage Vin is determined is shown. However, in the present embodiment, the protection operation is performed with the fluctuation of the input voltage Vin. Indicates. The circuit configuration of the LED lamp 1 of the present embodiment is the same as the circuit configuration of the LED lamp 1 of the first embodiment (FIG. 1). The lower limit value and the upper limit value of the voltage range Vf obtained by multiplying the forward voltage range VF that gives the rated current to the LED array 20 by the voltage dividing ratio r are referred to as V3 and V4, respectively.

本実施形態では、IC51は、検出電圧Vdが上限値V4を超える期間にトランジスタ56をオンしてFET31をオフする。したがって、IC51はコンパレータであってもよい。この場合、端子P1がコンパレータの電源端子に対応し、端子P2がコンパレータの非反転入力端子(+)に相当する。そして、端子P1の制御電圧を分圧する回路が設けられ、上限値V4に対応する分圧値がコンパレータの反転入力端子(−)に入力される。   In the present embodiment, the IC 51 turns on the transistor 56 and turns off the FET 31 during a period when the detection voltage Vd exceeds the upper limit value V4. Therefore, the IC 51 may be a comparator. In this case, the terminal P1 corresponds to the power supply terminal of the comparator, and the terminal P2 corresponds to the non-inverting input terminal (+) of the comparator. A circuit for dividing the control voltage of the terminal P1 is provided, and a divided value corresponding to the upper limit value V4 is input to the inverting input terminal (−) of the comparator.

図7A及び図7Bを用いて、LEDランプ1の動作を説明する。
図7Aは、電源装置2がLED用電源である場合の検出電圧Vd及びそれに伴うFET31の動作を示す。図7Aに示すように、電源装置2がLED用電源である場合には、検出電圧Vdは、電圧範囲Vf内の略一定電圧となり、上限値V4を超えることはない。したがって、IC51は、トランジスタ56のオフ状態を維持し、FET31のオン状態を維持する。これにより、LEDアレイ20の点灯が継続する。
The operation of the LED lamp 1 will be described with reference to FIGS. 7A and 7B.
FIG. 7A shows the detection voltage Vd and the accompanying operation of the FET 31 when the power supply 2 is an LED power supply. As shown in FIG. 7A, when the power supply device 2 is an LED power supply, the detection voltage Vd is a substantially constant voltage within the voltage range Vf and does not exceed the upper limit value V4. Therefore, the IC 51 maintains the transistor 56 in the off state and maintains the FET 31 in the on state. Thereby, lighting of the LED array 20 continues.

図7Bは、電源装置2が磁気式安定器である場合の検出電圧Vd及びそれに伴うFET31の動作を示す。図7Bに示すように、電源装置2が磁気式安定器である場合には、検出電圧Vdは電源周波数の2倍の周波数の全波脈流波形となる。ここで、単位サイクルt0〜t5において、検出電圧Vdは、時刻t1において下限値V3を超え、時刻t2において上限値V4を超え、時刻t3において上限値V4を下回り、時刻t4において下限値V3を下回る。   FIG. 7B shows the detected voltage Vd and the operation of the FET 31 associated therewith when the power supply device 2 is a magnetic ballast. As shown in FIG. 7B, when the power supply device 2 is a magnetic ballast, the detection voltage Vd is a full-wave pulsating waveform having a frequency twice the power supply frequency. Here, in the unit cycles t0 to t5, the detection voltage Vd exceeds the lower limit value V3 at time t1, exceeds the upper limit value V4 at time t2, falls below the upper limit value V4 at time t3, and falls below the lower limit value V3 at time t4. .

IC51は、検出電圧Vdが上限値V4以下となる期間t0〜t2及び期間t3〜t5においてはトランジスタ56をオフしてFET31をオンし、検出電圧Vdが上限値V4を超える期間t2〜t3においてはトランジスタ56をオンしてFET31をオフする。
すなわち、各電圧サイクルにおいて期間t2〜t3に保護動作が実行される。これにより、期間t2〜t3におけるLEDアレイ20への過電圧の印加が防止される。なお、LEDアレイ20は、各サイクルの期間t0〜t1及び期間t4〜t5では消灯し、期間t1〜t2及び期間t3〜t4では点灯する。
The IC 51 turns off the transistor 56 and turns on the FET 31 during the periods t0 to t2 and the periods t3 to t5 where the detection voltage Vd is equal to or lower than the upper limit value V4. The transistor 56 is turned on and the FET 31 is turned off.
That is, the protection operation is executed in the period t2 to t3 in each voltage cycle. Thereby, application of overvoltage to the LED array 20 in the period t2 to t3 is prevented. The LED array 20 is turned off during the periods t0 to t1 and the periods t4 to t5 of each cycle, and is turned on during the periods t1 to t2 and the periods t3 to t4.

また、電源装置2が高圧放電灯用安定器である場合、実質的に(すなわち、極性反転時以外において)一定電圧となる検出電圧Vdが上限値V4を超える場合には、実質的に常時保護動作が実行されることになる。一方、検出電圧Vdが下限値V3以上で上限値V4以下の場合には保護動作は実行されずにLEDアレイ20は点灯し、検出電圧Vdが下限値V3未満の場合にはLEDアレイ20は消灯する(保護動作も実行されない)。   Further, when the power supply device 2 is a high-pressure discharge lamp ballast, when the detection voltage Vd, which is a substantially constant voltage (that is, other than during polarity reversal) exceeds the upper limit value V4, it is substantially always protected. The operation will be executed. On the other hand, when the detection voltage Vd is not less than the lower limit value V3 and not more than the upper limit value V4, the protection operation is not performed and the LED array 20 is turned on, and when the detection voltage Vd is less than the lower limit value V3, the LED array 20 is turned off. (Protection operation is not executed).

以上のように、本実施形態のLEDランプ1は、入力電圧Vinを全波整流する全波整流回路10と、全波整流回路10の出力電圧が印加されるLEDアレイ20及びFET31の直列回路と、入力電圧Vinを分圧比rで分圧するとともに全波整流して検出電圧Vdを出力する電圧検出回路40と、LEDアレイ20に定格電流を与える順方向電圧範囲VFに分圧比rを乗じた電圧範囲Vfの上限値V4が定義され、検出電圧Vdが上限値V4を超える期間にFET31をオフ状態とするように構成された制御回路50を備える。すなわち、入力電圧Vinが高いピークの交流電圧である場合に、そのピーク付近でFET31がオフされて、全波整流回路10とLEDアレイ20の間の電流経路が開放されるので、不適合な交流電源装置からLEDアレイ20への過電圧の印加が防止される。したがって、不適合な交流電源装置が接続された場合であってもLEDアレイ20の故障又は短寿命化を防止することができる直流入力用のLEDランプ1が実現される。   As described above, the LED lamp 1 of the present embodiment includes the full-wave rectifier circuit 10 that performs full-wave rectification on the input voltage Vin, and the series circuit of the LED array 20 and the FET 31 to which the output voltage of the full-wave rectifier circuit 10 is applied. A voltage detection circuit 40 that divides the input voltage Vin by the voltage division ratio r and outputs the detection voltage Vd by full-wave rectification, and a voltage obtained by multiplying the forward voltage range VF that gives the rated current to the LED array 20 by the voltage division ratio r An upper limit value V4 of the range Vf is defined, and a control circuit 50 configured to turn off the FET 31 during a period in which the detection voltage Vd exceeds the upper limit value V4 is provided. That is, when the input voltage Vin is a high peak AC voltage, the FET 31 is turned off in the vicinity of the peak, and the current path between the full-wave rectifier circuit 10 and the LED array 20 is opened. Application of overvoltage from the device to the LED array 20 is prevented. Therefore, the LED lamp 1 for DC input that can prevent the failure or shortening of the life of the LED array 20 even when an incompatible AC power supply device is connected is realized.

<変形例>
以上に本発明の好適な実施形態を示したが、本発明は、例えば以下に示すように種々の態様に変形可能である。
<Modification>
Although preferred embodiments of the present invention have been described above, the present invention can be modified into various modes as shown below, for example.

(1)電圧検出回路40の変形
上記各実施形態では、電圧検出回路40を独立した回路として設けたが、全波整流回路10が電圧検出回路40の一部を構成するようにしてもよい。例えば、全波整流回路10の出力端間に分圧抵抗が接続され、その分圧値がIC51の端子P2に入力される構成が採用されてもよい。また、上記各実施形態では、分圧抵抗41、42、44及び45によって分圧された入力電圧Vinがダイオード43及び46で整流される構成を示した。これによりダイオード43及び46の低耐圧化を図ることができる。一方、ダイオードによって整流された入力電圧Vinが分圧抵抗によって分圧される構成が採用されてもよい。この場合、分圧抵抗の低耐圧化を図ることができる。
(1) Modification of Voltage Detection Circuit 40 In each of the above embodiments, the voltage detection circuit 40 is provided as an independent circuit. However, the full-wave rectifier circuit 10 may constitute a part of the voltage detection circuit 40. For example, a configuration in which a voltage dividing resistor is connected between the output terminals of the full-wave rectifier circuit 10 and the divided voltage value is input to the terminal P2 of the IC 51 may be employed. Further, in each of the above embodiments, the configuration in which the input voltage Vin divided by the voltage dividing resistors 41, 42, 44, and 45 is rectified by the diodes 43 and 46 is shown. As a result, the withstand voltage of the diodes 43 and 46 can be reduced. On the other hand, a configuration in which the input voltage Vin rectified by the diode is divided by a voltage dividing resistor may be employed. In this case, the breakdown voltage of the voltage dividing resistor can be reduced.

(2)制御回路50等の変形
上記各実施形態では、IC51がトランジスタ56を介してFET31を動作させる構成を示したが、IC51がFET31を直接動作させることが可能な場合には端子P3がFET31のゲートに接続される構成としてもよい。この場合、端子P3の出力論理は、上記各実施形態における出力論理と逆になる。また、上記各実施形態では、トランジスタ56及び63をバイポーラトランジスタとして示したが、これらの一方又は両方はMOSFETであってもよい。この場合、ベースがゲートに対応し、コレクタがドレインに対応し、エミッタがソースに対応する。
(2) Modification of control circuit 50 etc. In each of the above embodiments, the IC 51 operates the FET 31 via the transistor 56. However, when the IC 51 can directly operate the FET 31, the terminal P 3 is connected to the FET 31. It is good also as a structure connected to this gate. In this case, the output logic of the terminal P3 is opposite to the output logic in the above embodiments. In the above embodiments, the transistors 56 and 63 are shown as bipolar transistors, but one or both of them may be MOSFETs. In this case, the base corresponds to the gate, the collector corresponds to the drain, and the emitter corresponds to the source.

1 LEDランプ
10 全波整流回路
20 LEDアレイ
30 スイッチ回路
31 スイッチ素子(FET)
40 電圧検出回路
50 制御回路
60 報知回路
62 警告用LED
63 トランジスタ
DESCRIPTION OF SYMBOLS 1 LED lamp 10 Full wave rectifier circuit 20 LED array 30 Switch circuit 31 Switch element (FET)
40 Voltage detection circuit 50 Control circuit 60 Notification circuit 62 Warning LED
63 transistors

Claims (6)

直流入力用のLEDランプであって、
入力電圧を全波整流する全波整流回路と、
前記全波整流回路の出力電圧が印加される、LEDアレイ及びスイッチ素子の直列回路と、
前記入力電圧を分圧及び整流して検出電圧を出力する電圧検出回路と、
前記検出電圧が交流電圧の整流波形であると判定した場合に前記スイッチ素子をオフ状態に維持するように構成された制御回路と
を備えたLEDランプ。
An LED lamp for direct current input,
A full-wave rectifier circuit for full-wave rectification of the input voltage;
A series circuit of an LED array and a switch element to which an output voltage of the full-wave rectifier circuit is applied;
A voltage detection circuit that divides and rectifies the input voltage and outputs a detection voltage;
An LED lamp comprising: a control circuit configured to maintain the switch element in an OFF state when it is determined that the detected voltage is a rectified waveform of an AC voltage.
前記電圧検出回路が、前記入力電圧を所定の分圧比で分圧するとともに全波整流して前記検出電圧を出力する分圧整流回路からなり、
前記LEDアレイに定格電流を与える順方向電圧範囲に前記分圧比を乗じた電圧範囲の下限値未満の閾値が定義され、
前記制御回路が、前記検出電圧が前記閾値以下となる波形部分を検出した場合に前記スイッチ素子をオフ状態に維持するように構成された、請求項1に記載のLEDランプ。
The voltage detection circuit comprises a voltage division rectification circuit that divides the input voltage at a predetermined voltage division ratio and performs full-wave rectification to output the detection voltage,
A threshold value less than a lower limit value of a voltage range obtained by multiplying the voltage division ratio by a forward voltage range that gives a rated current to the LED array is defined,
The LED lamp according to claim 1, wherein the control circuit is configured to maintain the switch element in an OFF state when detecting a waveform portion where the detection voltage is equal to or less than the threshold.
前記電圧検出回路が、前記入力電圧を所定の分圧比で分圧するとともに半波整流して前記検出電圧を出力する分圧整流回路からなり、
前記LEDアレイに定格電流を与える順方向電圧範囲に前記分圧比を乗じた電圧範囲の下限値未満でかつゼロよりも高い所定電圧範囲が定義され、
前記制御回路が、前記検出電圧が前記所定電圧範囲で検出された場合に前記スイッチ素子をオフ状態に維持するように構成された、請求項1に記載のLEDランプ。
The voltage detection circuit comprises a voltage division rectification circuit that divides the input voltage at a predetermined voltage division ratio and half-wave rectifies and outputs the detection voltage,
A predetermined voltage range that is less than a lower limit value of a voltage range obtained by multiplying the voltage division ratio by a forward voltage range that gives a rated current to the LED array and that is higher than zero is defined.
The LED lamp according to claim 1, wherein the control circuit is configured to maintain the switch element in an OFF state when the detection voltage is detected in the predetermined voltage range.
前記電圧検出回路が、前記入力電圧を所定の分圧比で分圧するとともに全波整流又は半波整流して前記検出電圧を出力する分圧整流回路からなり、
前記LEDアレイに定格電流を与える順方向電圧範囲に前記分圧比を乗じた電圧範囲の上限値以上の閾値が定義され、
前記制御回路が、前記検出電圧が前記第2の電圧を超える波形部分を検出した場合に前記スイッチ素子をオフ状態に維持するように構成された、請求項1に記載のLEDランプ。
The voltage detection circuit comprises a voltage division rectification circuit that divides the input voltage at a predetermined voltage division ratio and outputs the detection voltage by full-wave rectification or half-wave rectification,
A threshold value is defined that is equal to or higher than the upper limit value of the voltage range obtained by multiplying the voltage division ratio by a forward voltage range that gives a rated current to the LED array,
The LED lamp according to claim 1, wherein the control circuit is configured to maintain the switch element in an OFF state when detecting a waveform portion in which the detection voltage exceeds the second voltage.
所定電圧源に対して直列接続された警告用LED及びトランジスタをさらに備え、
前記制御回路が、前記スイッチ素子をオン状態とする場合に前記トランジスタをオフ状態として前記警告用LEDを消灯させ、前記スイッチ素子をオフ状態とする場合に前記トランジスタをオン状態として前記警告用LEDを点灯させるように構成された、請求項1から4のいずれか一項に記載のLEDランプ。
A warning LED and a transistor connected in series to a predetermined voltage source;
The control circuit turns off the warning LED by turning off the transistor when turning on the switch element, and turns off the warning LED by turning off the warning LED when turning off the switch element. The LED lamp according to claim 1, wherein the LED lamp is configured to be lit.
直流入力用のLEDランプであって、
入力電圧を全波整流する全波整流回路と、
前記全波整流回路の出力電圧が印加される、LEDアレイ及びスイッチ素子の直列回路と、
前記入力電圧を所定の分圧比で分圧するとともに全波整流して検出電圧を出力する電圧検出回路と、
前記LEDアレイに定格電流を与える順方向電圧範囲に前記分圧比を乗じた電圧範囲の上限値が定義され、前記検出電圧が前記上限値を超える期間に前記スイッチ素子をオフ状態とするように構成された制御回路と
を備えたLEDランプ。
An LED lamp for direct current input,
A full-wave rectifier circuit for full-wave rectification of the input voltage;
A series circuit of an LED array and a switch element to which an output voltage of the full-wave rectifier circuit is applied;
A voltage detection circuit that divides the input voltage at a predetermined voltage division ratio and outputs a detection voltage by full-wave rectification;
An upper limit value of a voltage range obtained by multiplying the voltage division ratio by a forward voltage range giving a rated current to the LED array is defined, and the switch element is turned off during a period when the detected voltage exceeds the upper limit value. LED lamp provided with a control circuit.
JP2016211408A 2016-10-28 2016-10-28 LED lamp Pending JP2018073600A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016211408A JP2018073600A (en) 2016-10-28 2016-10-28 LED lamp

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016211408A JP2018073600A (en) 2016-10-28 2016-10-28 LED lamp

Publications (1)

Publication Number Publication Date
JP2018073600A true JP2018073600A (en) 2018-05-10

Family

ID=62114406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016211408A Pending JP2018073600A (en) 2016-10-28 2016-10-28 LED lamp

Country Status (1)

Country Link
JP (1) JP2018073600A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3193351U (en) * 2014-07-17 2014-09-25 偉詮電子股▲ふん▼有限公司 Smart LED lamp
JP2015076265A (en) * 2013-10-09 2015-04-20 ローム株式会社 LED lighting
JP2015162455A (en) * 2014-02-28 2015-09-07 パナソニックIpマネジメント株式会社 Light source device and lighting fixture using the light source device
JP2016048631A (en) * 2014-08-27 2016-04-07 パナソニックIpマネジメント株式会社 Lighting device and lighting apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076265A (en) * 2013-10-09 2015-04-20 ローム株式会社 LED lighting
JP2015162455A (en) * 2014-02-28 2015-09-07 パナソニックIpマネジメント株式会社 Light source device and lighting fixture using the light source device
JP3193351U (en) * 2014-07-17 2014-09-25 偉詮電子股▲ふん▼有限公司 Smart LED lamp
JP2016048631A (en) * 2014-08-27 2016-04-07 パナソニックIpマネジメント株式会社 Lighting device and lighting apparatus

Similar Documents

Publication Publication Date Title
US9282610B2 (en) Dimming mode detection method used in LED driving apparatus
US9451663B2 (en) Apparatus for driving light emitting diode
JP5732072B2 (en) LED lighting
JP2007194478A5 (en)
US8791648B2 (en) LED driver circuits with current envelope control
US20120242237A1 (en) Scr dimming circuit and method
US10070492B2 (en) Dimming device
TWI580303B (en) Led driver system with dimmer detection
US10356867B2 (en) Light-dimming device
WO2012099032A1 (en) Power supply device and illumination device
EP3128815A1 (en) Light-dimming device
JP2018503960A5 (en)
US9282606B1 (en) Dimmer compatible LED driving apparatus with bleeding circuit
US10165642B2 (en) Dimming device
US8427071B2 (en) Light emitting diode driving device with a simple structure and an enhanced efficiency
JP2015156382A (en) LED lighting
AU2004211837A1 (en) Switch mode power converter
KR20160069594A (en) Circuit detecting ballast type and light emitting diode light apparatus comprising the same
US10159129B2 (en) Lighting device, illumination device, and electronic device
JP2018073600A (en) LED lamp
US10390401B2 (en) Lighting control device having a corrector integrally with a controller thereof for correcting a dimming prescribed range stored therein
US11411383B2 (en) Leakage protection circuit, leakage protection method and load driving circuit
CN204069449U (en) Lighting device and lighting device
WO2018163993A1 (en) Electronic switch device
JP2016100165A (en) Lighting device and lighting apparatus using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201104