[go: up one dir, main page]

JP2018037585A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2018037585A
JP2018037585A JP2016171343A JP2016171343A JP2018037585A JP 2018037585 A JP2018037585 A JP 2018037585A JP 2016171343 A JP2016171343 A JP 2016171343A JP 2016171343 A JP2016171343 A JP 2016171343A JP 2018037585 A JP2018037585 A JP 2018037585A
Authority
JP
Japan
Prior art keywords
mesa
semiconductor device
semiconductor layer
electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016171343A
Other languages
English (en)
Other versions
JP2018037585A5 (ja
Inventor
一也 長谷川
Kazuya Hasegawa
一也 長谷川
岡　徹
Toru Oka
徹 岡
田中　成明
Shigeaki Tanaka
成明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2016171343A priority Critical patent/JP2018037585A/ja
Priority to US15/663,520 priority patent/US9972725B2/en
Priority to CN201710722945.8A priority patent/CN107799611A/zh
Publication of JP2018037585A publication Critical patent/JP2018037585A/ja
Publication of JP2018037585A5 publication Critical patent/JP2018037585A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H10D8/605—Schottky-barrier diodes  of the trench conductor-insulator-semiconductor barrier type, e.g. trench MOS barrier Schottky rectifiers [TMBS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/221—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738—Schottky barrier electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】半導体装置において、逆方向リーク電流の抑制とオン抵抗の低減との両立を図る。【解決手段】半導体ユニット１００Ｌ，Ｒは：メサ部１１２ｍと；メサ部上のショットキー電極１５０と；ショットキー電極の上面１１２ｕの端１１２ｕｅに近いショットキー電極の一部１５２と、メサ部の側面１１２ｓと、半導体層１１２の表面１１２ｐとの上に形成される絶縁膜１６０と；ショットキー電極と絶縁膜１６１の上に形成される配線電極１８０を備える。メサ部の側面と半導体層の表面のなす角は９０度である。メサ部１１２ｍ，１１２ｍ上の向かい合う絶縁膜１６２，１６２の間に、配線電極１８１が位置する。絶縁膜１６２，１６２は、半導体層の表面上で互いに接続され、配線電極１８１と半導体層１１２とを隔てる。【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関するものである。
半導体装置（半導体デバイス、半導体素子）の１つであるショットキーバリアダイオード（Schottky barrier diode：ＳＢＤ）においては、ショットキー接合の端部に発生する電界集中を緩和することによって逆方向リーク電流を抑制する技術が存在する。特に、パワーデバイスとして用いられる半導体装置では、高い耐圧を実現するために、電界集中の緩和による逆方向リーク電流の抑制が重要である。
特許文献１のショットキーバリアダイオードにおいては、ＧａＡｓ基板のｎ- 層は、メサ型に形成されており、メサ型の裾野部、傾斜部および頂上周辺部には、絶縁層が形成されている。そして、メサ型のＧａＡｓ基板のｎ-層の頂上中央部および絶縁層上には、アノード電極が形成されている。すなわち、特許文献１のショットキーバリアダイオードは、メサ構造を有する半導体層の上にフィールドプレート構造を有するショットキー電極を備える。特許文献１のショットキーバリアダイオードによれば、半導体層のメサ構造およびショットキー電極のフィールドプレート構造によって、半導体層とショットキー電極とのショットキー接合の端部に発生する電界集中を緩和できる。
特開平８−１３９３４１号公報
しかし、特許文献１の技術においては、ショットキー接合されている領域の端縁近傍において電界強度が低減されるが、ショットキー接合されている領域の他の部分においては、電界強度を低減することはできない。一般に、ショットキーバリアダイオードにおいては、オン抵抗を低減するため、ショットキー接合されている領域の面積を大きく設定することが好ましい。このため、特許文献１の技術は、オン抵抗の低減のためにショットキー接合されている領域の面積を大きくするほど、逆方向リーク電流を抑制する効果が小さくなるという課題を有する。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
（１）本発明の一形態によれば、半導体層に形成された複数の半導体ユニットを備える半導体装置が提供される。前記半導体ユニットは：前記半導体層において上方に突出している部分であり、上面と側面を備えるメサ部と；前記メサ部の前記上面において前記半導体層とショットキー接合しているショットキー電極と；前記メサ部の前記上面上において前記一部よりも前記上面の端に近い前記ショットキー電極の他の一部と、前記メサ部の前記側面と、前記半導体層の前記メサ部以外の表面と、の上に連続的に形成されている絶縁膜と；前記ショットキー電極と前記絶縁膜の上に形成されている配線電極と、を備える。前記メサ部の前記側面と前記半導体層の前記表面のなす角は８５度以上９０度以下である。隣り合う前記メサ部の向かい合う前記側面に形成された前記絶縁膜の間に、前記配線電極の一部が位置している。
このような態様においては、メサ部の側面は、半導体層の表面に対して８５度以上９０度以下の角度を有する。このため、メサ部上面にショットキー電極等の構造を形成するためのフォトリソグラフィ工程において、上方から照射される光がメサ部の側面から半導体層内に進入して、メサ部上面のレジストを感光させてしまう可能性が低い。このため、メサ部の幅を小さく設定しても、メサ部上面の構造を正確に形成することができる。よって、フィールドプレート構造の効果がショットキー電極全体に与える影響が十分に大きくなる程度にメサ部の寸法を小さくする一方で、メサ部を含む半導体ユニットを半導体層に複数設けることにより、逆方向リーク電流の抑制と、オン抵抗の低減と、の両立を図ることができる。
なお、絶縁膜は、前記メサ部の前記上面上の前記ショットキー電極の一部の上に形成されていない態様とすることができる。また、配線電極は、前記ショットキー電極の前記一部と、前記ショットキー電極の前記他の一部の上に形成されている前記絶縁膜の部分と、前記メサ部の前記側面に形成されている前記絶縁膜の部分と、前記半導体層の前記表面に形成されている前記絶縁膜の部分の一部と、の上に連続的に形成されている態様とすることができる。そして、前記向かい合う前記側面に形成された前記絶縁膜が、前記半導体層の前記表面上で互いに接続され、前記配線電極の前記一部と前記半導体層とを隔てている、態様とすることができる。
（２）上記形態の半導体装置において、前記メサ部の幅が、２．０μｍ以上１５．０μｍ以下である、態様とすることができる。この態様においては、メサ部の幅が１５．０μｍ以下であるため、メサ部の幅が１５．０μｍより大きい態様に比べて、フィールドプレート構造の効果を、ショットキー電極の端縁部だけでなく、ショットキー電極全体に効果的に及ぼすことができる。また、上記の態様においては、メサ部の幅が２．０μｍ以上である。このため、メサ部の幅が２．０μｍ未満である態様に比べて、容易にメサ部を形成することができる。
（３）上記形態の半導体装置において、前記隣り合うメサ部の間の距離が、１．０μｍ以上であり、かつ、前記メサ部の幅以下である、態様とすることができる。この態様においては、隣り合うメサ部の間の距離が、メサ部の幅以下である。このため、隣り合うメサ部の間の距離がメサ部の幅より大きい態様に比べて、単位面積当たりより多くの半導体ユニットを配することができる。また、上記の態様においては、隣り合うメサ部の間の距離が、１μｍ以上である。このため、隣り合うメサ部の間の距離が１．０μｍ未満である態様に比べて、隣り合うメサ部の間の絶縁層の上に配線電極を容易に設けることができる。
（４）上記形態の半導体装置において、前記メサ部の高さが、０．１μｍ以上５．０μｍ以下である、態様とすることができる。この態様においては、メサ部の高さは、０．１μｍ以上である。このため、メサ部の高さが０．１μｍ未満である態様に比べて、より効果的に、半導体層とショットキー電極とのショットキー接合部の電界強度を低下できる。また、上記の態様においては、メサ部の高さは、５．０μｍ以下である。このため、メサ部の高さが５．０μｍより大きい態様に比べて、メサ部の加工が容易である。
（５）上記形態の半導体装置において、前記ショットキー電極が、前記メサ部の前記上面において、前記ショットキー電極の端と、前記メサ部の前記上面の端と、の距離が２．０μｍ以下であるように構成されている、態様とすることができる。この態様によれば、ショットキー電極の端と、メサ部の上面の端と、の距離が２．０μｍより大きい態様に比べて、より効果的に、半導体層とショットキー電極とのショットキー接合部の電界強度を低下できる。
（６）上記形態の半導体装置において、前記絶縁膜の厚さが、５０ｎｍ以上であり、かつ、前記隣り合うメサ部の間の距離の１／２未満である、態様とすることができる。この態様においては、絶縁膜の厚さは、複数のメサ部のうち隣り合うメサ部の間の距離のうち最も小さい値の１／２未満である。このため、絶縁膜の厚さが隣り合うメサ部の間の距離のうち最も小さい値の１／２以上である態様に比べて、単位面積当たりより多くの半導体ユニットを配することができる。また、上記の態様においては、絶縁膜の厚さは、５０ｎｍ以上である。このため、絶縁膜の厚さは、５０ｎｍ未満である態様に比べて、絶縁膜において絶縁破壊が生じにくい。
（７）上記形態の半導体装置において、前記各半導体ユニットにおいて、前記絶縁膜と前記配線電極が、前記ショットキー電極の前記一部の両側に配されている、態様とすることができる。このような態様とすることにより、ショットキー電極の両側からショットキー接合部の電界強度を低下できる。
（８）上記形態の半導体装置において、前記各半導体ユニットにおいて、前記絶縁膜と前記配線電極が、前記ショットキー電極の前記一部を囲む位置に配されている、態様とすることができる。このような態様とすることにより、ショットキー電極の周囲からショットキー接合部の電界強度を低下できる。
（９）本発明の他の形態によれば、半導体層に形成された複数の半導体ユニットを備える半導体装置を製造する方法が提供される。この方法は：（ａ）それぞれ前記半導体層において上方に突出しており、上面と側面とを備える複数のメサ部を、前記半導体層に形成することと；（ｂ）前記複数のメサ部のそれぞれに対して、前記メサ部の前記上面において前記半導体層とショットキー接合するショットキー電極を、フォトリソグラフィを使用して形成することと；（ｃ）前記メサ部の前記上面上において前記一部よりも前記上面の端に近い前記ショットキー電極の他の一部と、前記メサ部の前記側面と、前記半導体層の前記メサ部以外の表面と、の上に連続的に形成される絶縁膜を、前記複数のメサ部のそれぞれに対して、形成することと；（ｄ）前記ショットキー電極と前記絶縁膜の上に形成される配線電極を、前記複数のメサ部に対して、形成することと、を備える。前記メサ部の形成は、前記半導体層の前記表面と前記側面のなす角が８５度以上９０度以下である前記メサ部を形成する処理を含む。前記絶縁膜の形成は、隣り合う前記メサ部の向かい合う前記側面に形成された前記絶縁膜を、前記半導体層の前記表面上で互いに接続されるように形成する処理を含む。前記配線電極の形成は、前記向かい合う前記側面に形成された前記絶縁膜の間に、前記配線電極の一部を配する処理を含む。
このような態様においては、メサ部の側面は、半導体層の表面に対して８５度以上９０度以下の角度を有する。このため、メサ部上面にショットキー電極を形成するためのフォトリソグラフィ工程において、上方から照射される光がメサ部の側面から半導体層内に進入して、メサ部上面のレジストを感光させてしまう可能性が低い。このため、メサ部の幅を小さく設定しても、メサ部上面のショットキー電極を正確に形成することができる。よって、製造される半導体装置において、フィールドプレート構造の効果がショットキー電極全体に与える影響が十分に大きくなる程度に、メサ部の寸法を小さくする一方で、メサ部を含む半導体ユニットを半導体層に複数設けることにより、逆方向リーク電流の抑制と、オン抵抗の低減と、の両立させた半導体装置を製造することができる。
なお、前記工程（ｃ）において、絶縁膜が、前記メサ部の前記上面上の前記ショットキー電極の一部の上に形成されない態様とすることもできる。また、前記工程（ｄ）において、配線電極が、前記ショットキー電極の前記一部と、前記ショットキー電極の前記他の一部の上に形成されている前記絶縁膜の部分と、前記メサ部の前記側面に形成されている前記絶縁膜の部分と、前記半導体層の前記表面に形成されている前記絶縁膜の部分の一部と、の上に連続的に形成される態様とすることもできる。そして、前記配線電極の形成は、前記半導体層上で接続されている前記絶縁膜の上に、前記配線電極の前記一部を形成する処理を含む態様とすることもできる。
本発明は、半導体装置およびその製造方法以外の種々の形態で実現することも可能であり、例えば、ショットキーバリアダイオードユニット、半導体ユニット、それらのユニットや上記形態の半導体装置が組み込まれた電気機器、並びに、その半導体装置を製造する製造装置、それらの装置の設計方法、それらの装置の製造方法などの形態で実現できる。
第１実施形態における半導体装置１００の構成を模式的に示す断面図である。 第１実施形態における半導体装置１００の製造方法を示す工程図である。 半導体装置１００の製造工程のうち、図２の工程Ｐ１５０において、レジストが露光され、マスクのために感光していない部分が除去された後のフォトレジストの状態を示す写真である。 比較例の半導体装置１００ｂの製造工程のうち、図２の工程Ｐ１５０に相当する工程において、レジストが露光され、マスクのために感光していない部分が除去された後のフォトレジストの状態を示す写真である。 比較例の半導体装置１００ｂの製造工程のうち、図２の工程Ｐ１５０に相当する工程の処理を示す模式図である。 比較例の半導体装置１００ｃの構成を模式的に示す断面図である。 本実施形態の半導体装置１００のサンプルＡ１と比較例の半導体装置１００ｃのサンプルＡ２に対して、９００Ｖの逆方向電圧を印加した際のリーク電流密度を示すグラフである。
Ａ．第１実施形態：
Ａ１．半導体装置の構成：
図１は、第１実施形態における半導体装置１００の構成を模式的に示す断面図である。図１には、相互に直交するＸ軸、Ｙ軸およびＺ軸が図示されている。Ｘ軸は、図１の左から右に延びる軸である。Ｙ軸は、図１の紙面の手前から奥に延びる軸である。Ｚ軸は、図１の下から上に延びる軸である。他の図のＸＹＺ軸は、図１のＸＹＺ軸に対応する。なお、本明細書において、Ｚ軸の＋方向を便宜的に「上」または「上方」と呼ぶことがある。この「上」または「上方」という呼称は、半導体装置１００の配置（向き）を限定するものではない。すなわち、半導体装置１００は、任意の向きに配置しうる。
半導体装置１００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。半導体装置１００は、電力制御に用いられ、パワーデバイスとも呼ばれる。半導体装置１００は、Ｙ軸方向の所定の区間において、一定の形状を有する。このため、Ｙ軸に垂直な断面における断面図である図１を使用して、半導体装置１００の構成を説明する。
半導体装置１００は、二つの縦型ショットキーバリアダイオード１００Ｌ，１００Ｒを備える。ショットキーバリアダイオード１００Ｌ，１００Ｒは、同一の構成を有する。半導体装置１００において、ショットキーバリアダイオード１００Ｌ，１００Ｒは、一部の構成を共有する。
半導体装置１００は、基板１１０と、半導体層１１２と、ショットキー電極１５０と、絶縁膜１６０と、配線電極１８０と、カソード電極１９０とを備える。
半導体装置１００の基板１１０は、Ｘ軸方向およびＹ軸方向に広がる板状の半導体である。本実施形態においては、基板１１０は、主に窒化ガリウム（ＧａＮ）からなる。本明細書の説明において、「主に窒化ガリウム（ＧａＮ）からなる」とは、モル分率において窒化ガリウム（ＧａＮ）を９０％以上含有することを意味する。基板１１０は、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体である。基板１１０に含まれるケイ素（Ｓｉ）濃度の平均値は、１×１０１８ｃｍ−３である。
半導体装置１００の半導体層１１２は、基板１１０に対してＺ軸方向の＋側に位置し、Ｘ軸方向およびＹ軸方奥に広がるｎ型半導体層である。本実施形態においては、半導体層１１２は、主に窒化ガリウム（ＧａＮ）からなる。半導体層１１２は、ケイ素（Ｓｉ）をドナー元素として含有する。半導体層１１２に含まれるケイ素（Ｓｉ）濃度の平均値は、１×１０１６ｃｍ−３である。
図１の例において、半導体層１１２は、二つのメサ部１１２ｍ，１１２ｍと、それらの周りに位置するＺ軸方向＋側の表面１１２ｐとを有する。半導体層１１２のメサ部１１２ｍは、表面１１２ｐからＺ軸方向＋側（上方）に突出した略長方形の断面を有する構造である。メサ部１１２ｍは、半導体層１１２の一部である。半導体層１１２の厚み（Ｚ軸方向の長さ）は、メサ部１１２ｍの部分において１０μｍ（マイクロメートル）である。
メサ部１１２ｍは、上面１１２ｕと側面１１２ｓとを有する。メサ部１１２ｍの側面１１２ｓと、メサ部１１２ｍ以外の半導体層１１２の表面１１２ｐとがなす角θｍの大きさは、９０度である。半導体装置１００は、このようなメサ部１１２ｍを備えることにより、ショットキー電極１５０の端１５０ｅにおける電界集中を抑制することができる。なお、角θｍの大きさは、メサ部の二つの側面であって一定の間隔を保って設けられている背中合わせの側面と垂直に交わる断面（以下、「基準断面」と呼ぶ）において、メサ部の側面に接続しているメサ部以外の半導体層の表面の延長面と、メサ部の側面と、がなす角を、メサ部の内側において測定して、決定するものとする。
図１に示すメサ部１１２ｍの高さＨｍは、３．０μｍである。「メサ部の高さ」は、基準断面において、メサ部のそれぞれの側面が半導体層のメサ部以外の表面と接続される２点（図１においてＰｃ１とＰｃ２、またはＰｃ３とＰｃ４）を結ぶ直線Ｌｓから、最も遠いメサ部の上面上の点までの距離を意味する。なお、本実施形態においては、メサ部１１２ｍの上面１１２ｕと、半導体層１１２のメサ部１１２ｍ以外の表面１１２ｐとは平行であるため、メサ部１１２ｍにおいて、高さＨｍは一定である。
本実施形態においては、メサ部１１２ｍの高さＨｍが、０．１μｍ以上である。このため、メサ部の高さが０．１μｍ未満である態様に比べて、半導体装置１００のショットキーバリアダイオード１００Ｌ，１００Ｒにおいて、ショットキー電極１５０の端部における電界集中を抑制する効果が、より効果的に得られる。なお、電界強度を効果的に低減するために、メサ部の高さは、１．０μｍ以上とすることがより好ましく、２．０μｍ以上とすることがより好ましい。なお、同様の理由から、メサ部１１２ｍの高さＨｍは、絶縁膜１６０の厚みより大きいことが好ましい。
また、本実施形態においては、メサ部１１２ｍの高さＨｍが、５．０μｍ以下である。このため、メサ部の高さが５．０μｍより大きい態様に比べて、メサ部の加工が容易である。ただし、メサ部の高さは、０．１μｍより小さくすることもでき、５．０μｍより大きくすることもできる。
図１に示すメサ部１１２ｍの幅Ｗｍは、６．０μｍである。「メサ部の幅」は、基準断面において、それぞれ側面が半導体層の表面と接続される２点（図１においてＰｃ１とＰｃ２、またはＰｃ３とＰｃ４）の間隔を意味する。
本実施形態においては、メサ部１１２ｍの幅Ｗｍ（６．０μｍ）は１５．０μｍ以下である。そして、後に説明するように、絶縁膜１６０と配線電極１８０が、メサ部１１２ｍおよびショットキー電極１５０の両側に配されている。また、隣り合うメサ部１１２ｍ，１１２ｍの向かい合う側面１１２ｓ，１１２ｓに形成された絶縁膜１６０，１６０の間においては、配線電極１８０の一部１８１が位置する。このため、半導体装置１００のショットキーバリアダイオード１００Ｌ，１００Ｒにおいて、フィールドプレート構造の効果、すなわち、ショットキー電極１５０において電界強度を低減する効果が及ばない範囲を小さくすることができる。なお、ショットキー接合をしている部分全体について電界強度を効果的に低減するために、メサ部の幅は、１０μｍ以下とすることがより好ましく、６μｍ以下とすることがさらに好ましい。
また、本実施形態においては、メサ部１１２ｍの幅Ｗｍ（６．０μｍ）が２．０μｍ以上である。このため、メサ部の幅が２．０μｍ未満である態様に比べて、容易に高精度にメサ部を形成することができる。ただし、メサ部の幅は、２．０μｍ未満とすることもでき、１５．０μｍよりも大きくすることもできる。
図１に示すメサ部１１２ｍ，１１２ｍの間隔Ｗｂは、３．０μｍである。「メサ部の間隔」は、基準断面において、隣り合うメサ部の向かい合う側面がそれぞれ半導体層のメサ部以外の表面と接続される点（図１においてＰｃ２，Ｐｃ３）の距離を意味する。
本実施形態においては、隣り合うメサ部１１２ｍ，１１２ｍの間の距離Ｗｂ（３．０μｍ）が、メサ部の幅Ｗｍ（６．０μｍ）以下である。このため、隣り合うメサ部の間の距離がメサ部の幅より大きい態様に比べて、単位面積当たりより多くのショットキーバリアダイオード１００Ｌ，１００Ｒを配することができる。その結果、半導体装置１００全体としてオン抵抗を低減することができる。
また、本実施形態においては、隣り合うメサ部１１２ｍ，１１２ｍの間の距離Ｗｂ（３．０μｍ）が、１．０μｍ以上である。このため、隣り合うメサ部の間の距離が１．０μｍ未満である態様に比べて、隣り合うメサ部１１２ｍ，１１２ｍの間の絶縁膜１６０，１６０（絶縁膜１６０の当該部分を符号１６２，１６２で示す）に接して配線電極１８０（配線電極１８０の当該部分を符号１８１で示す）を容易に設けることができる（図１の中央部参照）。
ただし、隣り合うメサ部の間の距離は、メサ部の幅よりも大きくすることもでき、１．０μｍより小さくすることもできる。
図１に示すショットキー電極１５０は、導電性材料からなるアノード電極である。ショットキー電極１５０は、メサ部１１２ｍの上面１１２ｕにおいて、半導体層１１２とショットキー接合されている。
ショットキー電極１５０の電界強度を低減する観点から、ショットキー電極１５０の端１５０ｅと上面１１２ｕの端１１２ｕｅとの間の距離Ｄａは、２．０μｍ以下であることが好ましい。ショットキー電極の端とメサ部の上面の端との間の距離は、基準断面における、ショットキー電極の端とメサ部の上面の端との間のＸ軸方向の距離である。なお、ショットキー電極の端とメサ部の上面の端との間の距離は、２．０μｍより大きくすることもできる。
本実施形態においては、ショットキー電極１５０は、半導体層１１２側から順に、厚さ１００ｎｍ（ナノメートル）の主にニッケル（Ｎｉ）からなる層と、厚さ１００ｎｍの主にパラジウム（Ｐｄ）からなる層と、が積層された構造を有する。ショットキー電極１５０におけるニッケル（Ｎｉ）は、半導体層１１２の窒化ガリウム（ＧａＮ）とのショットキー接合を形成する。ショットキー電極１５０におけるパラジウム（Ｐｄ）は、ショットキー障壁高さを向上させる。
図１に示す半導体装置１００の絶縁膜１６０は、メサ部１１２ｍの上面１１２ｕ上のショットキー電極１５０の一部１５２と、メサ部１１２ｍの側面１１２ｓと、半導体層１１２のメサ部１１２ｍ以外の表面１１２ｐと、の上に連続的に形成されている絶縁膜である。絶縁膜１６０は、メサ部１１２ｍの上面１１２ｕ上におけるショットキー電極１５０の一部１５１の上には形成されていない（図１の開口部１６８参照）。絶縁膜１６０が形成されているショットキー電極１５０の一部１５２は、絶縁膜１６０が形成されていないショットキー電極１５０の一部１５１よりも、メサ部１１２ｍの上面１１２ｕの端１１２ｕｅに近い位置にある。
また、隣り合うメサ部１１２ｍ，１１２ｍの向かい合う側面１１２ｓ，１１２ｓに形成された絶縁膜１６２，１６２は、半導体層１１２のメサ部１１２ｍ周辺の表面１１２ｐ上で互いに接続され、配線電極１８０の一部１８１と半導体層１１２とを隔てている（図１の中央参照）。
絶縁膜１６０は、電気絶縁性を有する。本実施形態においては、絶縁膜１６０は、厚さ１００ｎｍの主として酸化アルミニウム（Ａｌ２Ｏ３）からなる層に、厚さ５００ｎｍの主として二酸化ケイ素（ＳｉＯ２）からなる層を積層することにより形成される。
絶縁膜１６０における絶縁破壊を防ぐ観点から、絶縁膜の厚さは５０ｎｍ以上が望ましく、１００ｎｍ以上がより望ましく、２００ｎｍ以上がさらに望ましい。ただし、絶縁膜の厚さは、５０ｎｍ未満とすることもできる。また、配線電極１８０の一部１８１をメサ部１１２ｍ，１１２ｍの間に形成するために、絶縁膜の厚さはメサ部１１２ｍ，１１２ｍの間の距離Ｗｂの１／２未満とすることが望ましい。
絶縁膜１６０は、ショットキー電極１５０の上に開口部１６８を有する。開口部１６８は、上記のように形成された絶縁膜１６０の一部を、ショットキー電極１５０が露出するまで、ウェットエッチングによって除去することにより形成される。ショットキー電極１５０の端１５０ｅと開口部１６８の端１６８ｅとの間のＸ軸方向の距離Ｄｂは、ショットキー電極１５０の端１５０ｅと上面１１２ｕの端１１２ｕｅとの間のＸ軸方向の距離Ｄａ以上である。
ショットキー電極１５０と絶縁膜１６０との密着性を確保する観点から、距離Ｄｂは、距離Ｄａの１倍以上が好ましく、１．５倍以上がより好ましく、２倍以上がいっそう好ましい。ショットキー電極１５０と配線電極１８０との接触面積が小さくなることによるオン抵抗の増加を抑制するため、距離Ｄｂは、距離Ｄａの２０倍以下が好ましい。
図１に示す半導体装置１００の配線電極１８０は、開口部１６８の内側においてショットキー電極１５０と電気的に接続されたアノード電極である。配線電極１８０は、開口部１６８内に位置するショットキー電極１５０の一部１５１と、開口部１６８外に位置するショットキー電極１５０の他の一部１５２の上に形成されている絶縁膜１６０の部分１６１と、メサ部１１２ｍの側面１１２ｓに形成されている絶縁膜１６０の部分１６２と、半導体層１１２のメサ部１１２ｍの周辺の表面１１２ｐに形成されている絶縁膜１６０の一部１６３と、の上に連続的に形成されている。また、隣り合うメサ部１１２ｍ，１１２ｍの向かい合う側面１１２ｓ，１１２ｓに形成された絶縁膜１６０，１６０（１６２，１６２）の間に、配線電極１８０の一部１８１が位置する。
配線電極１８０は、導電性材料からなる。配線電極１８０は、半導体層１１２との間に絶縁膜１６０（１６２，１６３）を挟むフィールドプレート構造を形成する。配線電極１８０に逆方向電圧が印加された際には、半導体層１１２内において、配線電極１８０および絶縁膜１６０（１６２，１６３）の側から空乏層が広がる。その結果、半導体装置１００において、高い耐圧を実現することができる。
本実施形態においては、配線電極１８０は、ショットキー電極１５０および絶縁膜１６０の側から順に、厚さ３５ｎｍの主に窒化チタン（ＴｉＮ）からなる層と、厚さ１０００ｎｍの主にアルミニウム−ケイ素合金（ＡｌＳｉ）からなる層とを積層することにより形成される。配線電極１８０における窒化チタン（ＴｉＮ）は、バリアメタルとして電極層間における電極材料の相互拡散を防止する。配線電極１８０におけるアルミニウム−ケイ素合金（ＡｌＳｉ）は、配線電極１８０における電気抵抗を抑制する。
図１に示す半導体装置１００のカソード電極１９０は、基板１１０のＺ軸方向の−側にオーミック接合されたオーミック電極である。カソード電極１９０は、導電性材料からなる。カソード電極１９０は、主にチタン（Ｔｉ）からなる層にアルミニウム−ケイ素合金（ＡｌＳｉ）からなる層を積層することにより形成される。
ショットキーバリアダイオード１００Ｌ，１００Ｒは、それぞれ、以上で説明した基板１１０と、半導体層１１２と、ショットキー電極１５０と、絶縁膜１６０と、配線電極１８０と、カソード電極１９０と、を備える半導体ユニットである（図１参照）。ショットキーバリアダイオード１００Ｌ，１００Ｒは、それぞれ、ショットキー電極１５０の一部１５１の両側に絶縁膜１６０と配線電極１８０とを備えている。ショットキーバリアダイオード１００Ｌ，１００Ｒは、半導体装置１００において、基板１１０と、半導体層１１２と、絶縁膜１６０の一部と、配線電極１８０と、カソード電極１９０と、を共有している。配線電極１８０は、ショットキーバリアダイオード１００Ｌ，１００Ｒのそれぞれのショットキー電極１５０と絶縁膜１６０とをまたいで設けられている。
なお、本実施形態における半導体装置１００が、「課題を解決するための手段」における「半導体装置」に対応する。半導体層１１２が、「半導体層」に対応する。ショットキーバリアダイオード１００Ｌ，１００Ｒが、「半導体ユニット」に対応する。上面１１２ｕが、「上面」に対応する。側面１１２ｓが、「側面」に対応する。
本実施形態におけるショットキー電極１５０の一部１５１が、「課題を解決するための手段」における「前記メサ部の前記上面上の前記ショットキー電極の一部」に対応する。ショットキー電極１５０の一部１５２が、「前記上面上において前記一部よりも前記上面の端に近い前記ショットキー電極の他の一部」に対応する。半導体層１１２の表面１１２ｐが、「前記半導体層の前記メサ部以外の表面」に対応する。
本実施形態における絶縁膜１６０の部分１６１が、「課題を解決するための手段」における「前記ショットキー電極の前記他の一部の上に形成されている前記絶縁膜の部分」に対応する。絶縁膜１６０の部分１６２が、「前記メサ部の前記側面に形成されている前記絶縁膜の部分」に対応する。絶縁膜１６０の一部１６３が、「前記半導体層の前記表面に形成されている前記絶縁膜の部分の一部」に対応する。
本実施形態における、角θｍが、「課題を解決するための手段」における「前記メサ部の前記側面と前記半導体層の前記表面のなす角」に対応する。配線電極１８０の一部１８１が、「前記配線電極の一部」に対応する。
Ａ２．半導体装置の製造方法：
図２は、第１実施形態における半導体装置１００の製造方法を示す工程図である。工程Ｐ１１０において、半導体装置１００の製造者は、基板１１０の上に、エピタキシャル成長によって半導体層１１２を形成する。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）を実現するＭＯＣＶＤ装置を用いたエピタキシャル成長によって、半導体層１１２を形成する。
工程Ｐ１２０において、製造者は、半導体層１１２にメサ部１１２ｍ，１１２ｍ（図１参照）を形成する。本実施形態では、製造者は、まず、半導体層１１２上にプラズマ化学気相成長法により二酸化ケイ素（ＳｉＯ２）を堆積させる。そして、二酸化ケイ素の層をフォトレジストによりパターニングし、ＣＦ系のドライエッチングによって、フォトレジストで覆われた部分以外の二酸化ケイ素の層を除去する。そして、部分的に残された二酸化ケイ素の層をエッチングマスクとして、塩素（Ｃｌ）系のドライエッチングによって半導体層１１２の一部を除去する。二酸化ケイ素のエッチングマスクを除去する。その結果、二酸化ケイ素の層によってマスクされた部分は、メサ部１１２ｍ，１１２ｍとなり、除去された部分は、メサ部１１２ｍ，１１２ｍ以外の半導体層１１２の表面１１２ｐとなる（図１参照）。
工程Ｐ１２０において、エッチングガスおよび印加する電圧を適切に制御することにより、メサ部１１２ｍ，１１２ｍの側面１１２ｓと、メサ部１１２ｍに隣接する半導体層１１２の表面１１２ｐとがなす角θｍを、９０度とすることができる（図１参照）。たとえば、印加する電圧を増大させるほど、異方性エッチングがより理想的に実現される。また、印加する電圧とともに、エッチングガスの成分を適切に調整することにより、エッチングによる半導体層の除去と、エッチング反応生成物の生成とのバランスを好適に設定することができる。
図２の工程Ｐ１５０において、製造者は、ショットキー電極１５０（図１参照）を、メサ部１１２ｍ，１１２ｍの上面１１２ｕ，１１２ｕ上に形成する。本実施形態では、製造者は、ショットキー電極１５０を、フォトレジストを使用したリフトオフ法によって形成する。
具体的には、まず、半導体層１１２上の全面にレジストを塗布する。そして、メサ部１１２ｍ，１１２ｍの上面１１２ｕ，１１２ｕ上のショットキー電極１５０，１５０を形成すべき部分をマスクし、レジストに光を照射して露光させる。その後、現像し、洗浄して、マスクによって感光していない部分を除去する。その結果、メサ部１１２ｍ，１１２ｍの上面１１２ｕ，１１２ｕ上のショットキー電極１５０，１５０を形成すべき部分以外の半導体層１１２の上に、マスクが形成される。そして、メサ部１１２ｍ，１１２ｍの上面１１２ｕ，１１２ｕ上のショットキー電極１５０，１５０を形成すべき部分には、マスクは形成されないこととなる。
その後、製造者は、電子ビーム蒸着によって、半導体層１１２側から順に、厚さ１００ｎｍのニッケル（Ｎｉ）からなる層と、厚さ１００ｎｍのパラジウム（Ｐｄ）からなる層と、を成膜する。その後、製造者は、半導体層１１２の上からマスクパターンを除去する。その結果、メサ部１１２ｍ，１１２ｍの上面１１２ｕ，１１２ｕ上に、ショットキー電極１５０，１５０が形成される（図１参照）。
本実施形態において、工程Ｐ１２０で形成されたメサ部１１２ｍの側面１１２ｓと、半導体層１１２の表面１１２ｐとがなす角θｍの大きさは、８５度以上９０度以下（具体的には９０度）である。このため、メサ部１１２ｍの上面１１２ｕにショットキー電極１５０を形成する工程Ｐ１５０のフォトリソグラフィ工程において、露光時に、メサ部１１２ｍの側面１１２ｓから半導体層１１２内に光が進入し、反射や屈折をして、メサ部１１２ｍの上面１１２ｕのレジストを裏面から感光させてしまう可能性が低い。よって、メサ部１１２ｍの幅Ｗｍを小さく設定しても、高精度な形状でショットキー電極１５０，１５０を形成することができる。この点については、後にさらに説明する。
図２の工程Ｐ１６０において、製造者は、絶縁膜１６０（図１参照）を形成する。本実施形態では、製造者は、原子層堆積法（ＡＬＤ：Atomic Layer Deposition）によって主に酸化アルミニウム（Ａｌ２Ｏ３）からなる層を形成した後、プラズマ化学気相成長法（プラズマＣＶＤ：Plasma Chemical Vapor Deposition)によって主に二酸化ケイ素（ＳｉＯ２）からなる層を積層する。その結果、半導体層１１２とショットキー電極１５０の上に絶縁膜１６０が形成される。なお、工程Ｐ１６０における絶縁膜１６０の形成は、隣り合うメサ部１１２ｍ，１１２ｍの向かい合う側面１１２ｓ，１１２ｓに形成された絶縁膜１６０，１６０が、半導体層１１２の表面１１２ｐ上で互いに接続されるように、行われる（図１参照）。
図２の工程Ｐ１６８において、製造者は、ショットキー電極１５０を露出させる開口部１６８（図１参照）を絶縁膜１６０に形成する。本実施形態では、製造者は、絶縁膜１６０の表面のうち開口部１６８として除去する部分以外にフォトレジストによりマスクパターンを形成した後、フッ酸系のウェットエッチングによって絶縁膜１６０の一部を除去する。その結果、絶縁膜１６０のマスクされていない部分に開口部１６８が形成される。その後、製造者は、絶縁膜１６０に形成したマスクパターンを除去する。
その結果、上面１１２ｕ上においてショットキー電極１５０の一部１５１（図１参照）よりも上面１１２ｕの端１１２ｕｅに近いショットキー電極１５０の他の一部１５２と、メサ部１１２ｍの側面１１２ｓと、半導体層１１２のメサ部１１２ｍ以外の表面１１２ｐと、の上に連続的な絶縁膜１６０が形成される。なお、絶縁膜１６０は、メサ部１１２ｍの上面１１２ｕ上のショットキー電極１５０の一部１５１の上に形成されていない（図１の１６８参照）。
図２の工程Ｐ１８０において、製造者は、配線電極１８０（図１参照）を形成する。本実施形態では、まず、製造者は、後に配線電極１８０となる電極層をショットキー電極１５０および絶縁膜１６０の全体の上にスパッタ法によって形成する。具体的には、ショットキー電極１５０および絶縁膜１６０の上に、厚さ３５ｎｍの主に窒化チタン（ＴｉＮ）からなる層を形成し、その上に、厚さ１０００ｎｍの主にアルミニウム−ケイ素合金（ＡｌＳｉ）からなる層を形成する。
その後、製造者は、形成した電極層をフォトレジストによりパターニングし、塩素（Ｃｌ）系のドライエッチングによって、フォトレジストで覆われた部分以外の電極層を除去する。なお、その際、フォトレジストは、（ｉ）開口部１６８内に位置するショットキー電極１５０の一部１５１と、（ｉｉ）ショットキー電極１５０の他の一部１５２の上に形成されている絶縁膜１６０の部分１６１と、（ｉｉｉ）メサ部１１２ｍの側面１１２ｓに形成されている絶縁膜１６０の部分１６２と、（ｉｖ）半導体層１１２の表面１１２ｐに形成されている絶縁膜１６０の一部１６３と、の上に配された電極層を覆っている。その結果、配線電極１８０が形成される（図１参照）。その後、製造者は、配線電極１８０に形成したマスクパターンを除去する。
工程Ｐ１８０の結果、ショットキー電極１５０の一部１５１と、ショットキー電極１５０の他の一部１５２の上に形成されている絶縁膜１６０の部分１６１と、メサ部１１２ｍの側面１１２ｓに形成されている絶縁膜１６０の部分１６２と、半導体層１１２の表面１１２ｐに形成されている絶縁膜１６０の一部１６３と、の上に、連続的な配線電極１８０（図１参照）が形成される（図１参照）。
なお、工程Ｐ１８０における配線電極１８０の形成の結果、隣り合うメサ部１１２ｍ，１１２ｍの向かい合う側面１１２ｓ，１１２ｓに形成された絶縁膜１６０，１６０の間に、配線電極１８０の一部１８１が配される。そして、半導体層１１２上で接続されている絶縁膜１６０の上に、配線電極１８０の一部１８１が形成される。
図２の工程Ｐ１９０において、製造者は、カソード電極１９０を形成する。本実施形態では、製造者は、スパッタ法によって、主にチタン（Ｔｉ）からなる層に、主にアルミニウム−ケイ素合金（ＡｌＳｉ）からなる層を積層することによって、カソード電極１９０を形成する。
これらの工程を経て、半導体装置１００（図１参照）が完成する。
なお、本実施形態における工程Ｐ１２０が、「課題を解決するための手段」における「工程（ａ）」に対応する。工程Ｐ１５０が、「工程（ｂ）」に対応する。工程Ｐ１６０が、「工程（ｃ）」に対応する。 工程Ｐ１８０が、「工程（ｄ）」に対応する。
Ａ３．フォトリソグラフィ工程における効果：
図３は、半導体装置１００の製造工程のうち、図２の工程Ｐ１５０において、レジストが露光され、マスクのために感光していない部分が除去された後のフォトレジストの状態を示す写真である。図３において、領域Ａｍｓは、露光時にマスクされた領域を示す。露光時にマスクされた領域Ａｍｓは、後にショットキー電極１５０（図１参照）が形成される領域である。図３においては、メサ部１１２ｍの上面１１２ｕ（図１参照）も示す。
図４は、比較例の半導体装置１００ｂの製造工程のうち、図２の工程Ｐ１５０に相当する工程において、レジストが露光され、マスクのために感光していない部分が除去された後のフォトレジストの状態を示す写真である。比較例の半導体装置１００ｂは、メサ部１１２ｍｂの側面１１２ｓｂと、半導体層１１２ｂの表面１１２ｐｂとがなす角θｍｂの大きさが、７０度である点を除いて、本実施形態の半導体装置１００と同じ構成を有する。比較例の半導体装置１００ｂの製造工程は、θｍｂが７０度となるように工程Ｐ１２０のパラメータが調整されている点を除いて、図２の半導体装置１００の製造工程と同じである。
図４から分かるように、比較例の半導体装置１００ｂの製造工程においては、露光時にマスクされた領域Ａｍｓのレジストのうちの一部は、除去されずに半導体層１１２ｂ上に残っている。これに対して、図３から分かるように、本実施形態の半導体装置１００の製造工程においては、露光時にマスクされた領域Ａｍｓのレジストは、ほぼ除去されている。比較例の半導体装置１００ｂの製造工程においては、以下のような現象が生じていると考えられる。
図５は、比較例の半導体装置１００ｂの製造工程のうち、図２の工程Ｐ１５０に相当する工程の処理を示す模式図である。図５の半導体装置１００ｂの各構成については、半導体装置１００の対応する構成を表す符号の末尾にｂを加えた符号を付して示す。なお、図５においては、技術の理解を容易にするため、一つのメサ部１１２ｍｂのみを示している。
メサ部１１２ｍｂの上面１１２ｕｂ、側面１１２ｓｂおよびメサ部１１２ｍｂの周りの半導体層１１２ｂの表面１１２ｐｂには、レジストＲｓが塗布されている。そして、メサ部１１２ｍｂの上面１１２ｕｂ上のショットキー電極１５０を形成すべき部分Ｒｓｅのみが、マスクＭｓによって遮光され、他の部分Ｒｓｒは、上方から光Ｌを照射されている。
レジストＲｓのうち、光を浴びている部分Ｒｓｒは、感光する。そして、レジストＲｓのうち、光ＬをマスクＭｓに遮られている部分Ｒｓｅは、感光しないはずである。しかし、マスクＭｓに遮られていない光Ｌが、傾斜しているメサ部１１２ｍｂの側面１１２ｓｂから半導体層１１２ｂ内に進入し、半導体層１１２ｂ内で屈折および反射して（矢印Ｌｉ，Ｌｒ参照）、半導体層１１２ｂ内からレジストの部分Ｒｓｅを感光させている。このため、図４に示すように、比較例の半導体装置１００ｂにおいて、マスクされた領域ＡｍｓのレジストＲｓｅうちの一部は、除去されずに半導体層１１２ｂ上に残ったものと考えられる。
このような問題は、半導体層１１２ｂが光を透過するワイドバンドギャップ半導体である場合に、生じる。そして、光ＬをマスクＭｓに遮られている部分Ｒｓｅの大きさ、言い換えれば、ショットキー電極が形成される領域の大きさが、小さくなるほど、上記の問題がショットキー電極の形状精度に与える影響が大きくなり、完成品としての半導体装置の性能が大きな影響を受ける。
これに対して、本実施形態の半導体装置１００においては、メサ部１１２ｍの側面１１２ｓと、半導体層１１２の表面１１２ｐとがなす角θｍの大きさは、９０度である（図１参照）。このため、露光のために上から照射される光Ｌがメサ部１１２ｍの側面１１２ｓからメサ部１１２ｍ内に進入する可能性が低い（図５参照）。その結果、レジストのうち、マスクのために感光していない部分Ｒｓｅは、ほぼ完全に除去されている（図３参照）。よって、本実施形態の半導体装置１００の製造においては、このフォトレジストを利用したリフトオフ法によるショットキー電極１５０の形成において、精度の高い形状でショットキー電極１５０を形成することができる。
その結果、本実施形態の半導体装置１００の製造方法においては、個々のショットキー電極１５０，１５０が形成される領域を小さく設定しても、形状精度の低下によって、ショットキーバリアダイオード１００Ｌ，１００Ｒの性能が低下する可能性が低い。
Ａ４．リーク電流密度の評価：
複数のショットキーバリアダイオードを備える実施形態の半導体装置１００ａと、一つのショットキーバリアダイオードを備える比較例の半導体装置１００ｃと、において、逆方向電圧を印加した際のリーク電流密度を測定した。複数のショットキーバリアダイオードを備える実施形態の半導体装置１００ａは、上記実施形態の半導体装置１００（図１）が備えるショットキーバリアダイオード１００Ｌ，１００Ｒと同じ構成のショットキーバリアダイオードを２５個備える。半導体装置１００ａにおいて、２５個のショットキーバリアダイオードは、一列に並んで配されているものとする。半導体装置１００ａの構成は、ショットキーバリアダイオードの数が異なる点以外は、半導体装置１００と同じである。
図６は、比較例の半導体装置１００ｃの構成を模式的に示す断面図である。半導体装置１００ｃは、一つのショットキーバリアダイオードを備える。半導体装置１００ｃのショットキー電極１５０ｃは、２５個のショットキーバリアダイオードを備える実施形態の半導体装置１００ａの２５個のショットキー電極の面積の合計値と同じ面積を有する。ここでは、比較例のショットキー電極１５０ｃの幅は、半導体装置１００ａのショットキー電極の幅の２５倍であり、比較例のショットキー電極１５０ｃの奥行きは、実施形態の半導体装置１００ａのショットキー電極の奥行きと同じであるものとする。半導体装置１００ｃの他の点は、半導体装置１００と同じである。図６の半導体装置１００ｃの各構成については、半導体装置１００の対応する構成を表す符号の末尾にｃを加えた符号を付して示す。
図７は、本実施形態の半導体装置１００ａのサンプルＡ１と比較例の半導体装置１００ｃのサンプルＡ２に対して、９００Ｖの逆方向電圧を印加した際のリーク電流密度を示すグラフである。いずれもサンプル数は４個である。
図７より、本実施形態の半導体装置１００ａのサンプルＡ１は、いずれも、比較例の半導体装置１００ｃのサンプルＡ２にくらべて大幅にリーク電流密度が小さいことが分かる。本実施形態の半導体装置１００ａにおいては、比較例の半導体装置１００ｃに比べて、一つのショットキー電極の幅が小さく（１／２５）、同じ面積でありながらショットキー電極の端部の数および端部の長さの合計値が大きい。このため、フィールドプレート構造によってショットキー電極の端部において電界集中が抑制される効果が、ショットキー電極の単位面積あたりで、より大きく得られているものと考えられる。
一方、半導体装置１００ａのショットキーバリアダイオードのショットキー電極の面積の合計値は、前述のように、半導体装置１００ｃのショットキーバリアダイオードのショットキー電極１５０ｃの面積と同じである。このため、両者のオン抵抗は同等であると考えられる。すなわち、本実施形態の半導体装置１００ａは、ショットキー電極の面積を大きくした態様と同程度のオン抵抗を維持しつつ、逆方向電圧を印加した際のリーク電流を大幅に低減できている。
以上で示したように、複数のショットキーバリアダイオードを備える本実施形態の半導体装置１００，１００ａにおいては、メサ部１１２ｍの側面１１２ｓは、半導体層１１２の表面１１２ｐに対して８５度以上９０度以下（具体的には９０度）の角度を有する。このため、メサ部１１２ｍの上面１１２ｕにショットキー電極１５０を形成するためのフォトリソグラフィ工程Ｐ１５０において、メサ部１１２ｍの側面１１２ｓから半導体層内に光が進入して、メサ部上面のレジストを感光させてしまう可能性が低い（図１および図５参照）。このため、フィールドプレート構造の効果がショットキー電極１５０全体に与える影響が十分に大きくなる程度に、メサ部１１２ｍの寸法を小さくする一方で（図７参照）、メサ部１１２ｍを半導体層１１２に複数設けることにより（図１参照）、逆方向リーク電流の抑制と、オン抵抗の低減と、の両立を図ることができる。
Ｂ．変形例：
Ｂ１．変形例１：
上記実施形態においては、基板１１０は、主に窒化ガリウム（ＧａＮ）からなる。しかし、基板は、他の素材で構成することもでき、たとえば、炭化ケイ素（ＳｉＣ）、ガリウム砒素（ＧａＡｓ）、ダイヤモンド（Ｃ）などで構成することもできる。
また、上記実施形態においては、基板１１０は、ケイ素（Ｓｉ）をドナー元素として含有する。しかし、ｎ型半導体層としての基板に含まれるドナー元素は、ケイ素（Ｓｉ）に限らず、ゲルマニウム（Ｇｅ）、酸素（Ｏ）などであってもよい。
Ｂ２．変形例２：
上記実施形態においては、半導体層１１２は、主に窒化ガリウム（ＧａＮ）からなる。しかし、メサ部を形成する半導体層は、炭化ケイ素（ＳｉＣ）、ガリウム砒素（ＧａＡｓ）、ダイヤモンド（Ｃ）から主になる半導体など、他の半導体で構成することもできる。なお、メサ部を形成する半導体層は、主に窒化ガリウム（ＧａＮ）からなる半導体、または主に炭化ケイ素（ＳｉＣ）からなる半導体で構成することが好ましい。
また、上記実施形態においては、半導体層１１２は、ケイ素（Ｓｉ）をドナー元素として含有する。しかし、ｎ型半導体層に含まれるドナー元素は、ケイ素（Ｓｉ）に限らず、ゲルマニウム（Ｇｅ）、酸素（Ｏ）などであってもよい。
Ｂ３．変形例３：
上記実施形態においては、ショットキー電極１５０は、主にニッケル（Ｎｉ）からなる層と、主にパラジウム（Ｐｄ）からなる層と、が積層された構造を有する。しかし、ショットキー電極は、他の構成としてもよく、たとえば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）およびイリジウム（Ｉｒ）の少なくとも１つから主になる電極とすることができる。なお、ショットキー電極は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、および白金（Ｐｔ）の少なくとも１つから主になる電極とすることが好ましい。
Ｂ４．変形例４：
上記実施形態においては、絶縁膜１６０は、主として酸化アルミニウム（Ａｌ２Ｏ３）からなる層に、主として二酸化ケイ素（ＳｉＯ２）からなる層を積層することにより形成される。しかし、絶縁膜は、他の構成とすることもできる。たとえば、絶縁膜は、二酸化ケイ素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化ケイ素（ＳｉＮｘ）、酸窒化ケイ素（ＳｉＯＮ）、酸窒化ジルコニウム（ＺｒＯＮ）、酸窒化アルミニウム（ＡｌＯＮ）、酸化ジルコニウム（ＺｒＯ２）の少なくとも１つから主になる素材から構成することができる。なお、絶縁膜は、二酸化ケイ素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化ケイ素（ＳｉＮｘ）の少なくとも１つから主になる素材から構成される層を含むことが好ましい。
Ｂ５．変形例５：
上記実施形態においては、配線電極１８０は、ショットキー電極１５０および絶縁膜１６０の側から順に、主に窒化チタン（ＴｉＮ）からなる層と、主にアルミニウム−ケイ素合金（ＡｌＳｉ）からなる層とを積層することにより形成される。しかし、配線電極は、他の構成とすることもでき、たとえば、銅（Ｃｕ）、金（Ａｕ）など他の材料を組み合わせた積層構造、もしくは単層構造であってもよい。また、バリアメタルとして、タングステン（Ｗ）、バナジウム（Ｖ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）などの材料を組み合わせた層を含んでいてもよい。
Ｂ６．変形例６：
上記実施形態においては、二酸化ケイ素の層をエッチングマスクとして、ドライエッチングによって半導体層１１２のメサ部１１２ｍが形成される（図２のＰ１２０参照）。しかし、半導体層のメサ部を形成する際のエッチングマスクは、フォトレジストとすることもできる。また、メサ部の形成においては、ドライエッチングの後に、たとえばアルカリ系のエッチング溶液を使用して、ウェットエッチングを行うこともできる。そのような態様とすれば、半導体層のメサ部および他の部位の表面のダメージ層を除去することができる。その結果、半導体装置におけるリーク電流をより抑制することができる。
Ｂ７．変形例７：
上記実施形態においては、電子ビーム蒸着法によって、半導体層１１２のメサ部１１２ｍの上面１１２ｕ上に、ショットキー電極１５０が形成される（図２のＰ１５０参照）。しかし、ショットキー電極を形成する方法は、電子ビーム蒸着法に限らず、抵抗加熱蒸着法であってもよいし、スパッタ法であってもよい。
また、上記実施形態においては、リフトオフ法により、半導体層１１２のメサ部１１２ｍの上面１１２ｕ上に、ショットキー電極１５０が形成される（図２のＰ１５０参照）。しかし、たとえば、半導体層上の全面に電極を形成した後、その上にフォトレジストによるマスクパターンを形成し、エッチングやイオンミリング等の方法を用いて、電極の一部を除去することによって、半導体層のメサ部の上面にショットキー電極を形成することもできる。
Ｂ８．変形例８：
上記実施形態においては、メサ部１１２ｍの上面１１２ｕに、フォトリソグラフィを利用して、ショットキー電極１５０が形成される。しかし、ショットキー電極以外に、メサ部の上面にフォトリソグラフィを利用して他の構造を形成する場合にも、角θｍ（図１参照）の大きさを、８５度以上９０度以下とすることにより、正確に形成することができる。
Ｂ９．変形例９：
上記実施形態においては、フッ酸系のウェットエッチングによって絶縁膜１６０の一部を除去することにより、絶縁膜１６０に開口部１６８が形成される（図２のＰ１６８参照）。しかし、ショットキー電極の一部の上に絶縁膜が形成されていない状態（図１参照）とする方法としては、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）によるドライエッチングや、ウェットエッチングとドライエッチングを組み合わせた方法を採用することもできる。
Ｂ１０．変形例１０：
上記実施形態においては、カソード電極１９０を形成する工程（工程Ｐ１９０）は、他の工程Ｐ１１０〜Ｐ１８０の後に行われる（図２）。しかし、カソード電極１９０を形成する工程（工程Ｐ１９０）は、工程Ｐ１１０〜Ｐ１８０のいずれかの前に行われることもできる。
Ｂ１１．変形例１１：
上記実施形態においては、半導体装置１００は、Ｙ軸方向の所定の距離について一定の形状を有する。すなわち、たとえば、メサ部１１２ｍの上面１１２ｕの端１１２ｕｅ、ショットキー電極１５０の端１５０ｅ、および開口部１６８の端１６８ｅ（図１参照）は、Ｙ軸方向に平行に延びる。しかし、メサ部の上面や、ショットキー電極や、開口部の形状は、Ｚ軸方向に投影したとき、長方形や正方形に限らず、円形や三角形など、任意の形状をとりうる。なお、メサ部の上面や、ショットキー電極や、開口部の形状が、Ｚ軸方向に投影したとき円形である場合には、「基準断面」は、メサ部の上面の円の中心を通る断面とする。
Ｂ１２．変形例１２：
上記実施形態においては、二つの縦型ショットキーバリアダイオード１００Ｌ，１００Ｒを備える半導体装置１００を、実施形態として説明した。しかし、本発明は、横型ショットキーバリアダイオードなど、他の構成にも適用することができる。また、本発明は、オーミック電極を備えるＰＮダイオードに適用することもできる。また、半導体装置が備える半導体ユニットとしてのショットキーバリアダイオードの数は、２個や２５個に限らず、３個以上、４個以上、または２０個、３０個、４０個以上など、他の数とすることもできる。そして、本発明が適用される半導体装置は、上述の実施形態で説明した半導体装置に限らず、ショットキー電極を備える半導体装置であればよい。
Ｂ１３．変形例１３：
上記実施形態においては、半導体ユニットとしてのショットキーバリアダイオード１００Ｌ，１００Ｒは、それぞれショットキー電極１５０（より詳細にはショットキー電極１５０の一部１５１）の両側に、絶縁膜１６０および配線電極１８０を備える。しかし、半導体装置が備える複数の半導体ユニットのうち一部の半導体ユニットは、ショットキー電極に対して片側のみに絶縁膜および配線電極を備える態様とすることもできる。そのような態様としても、複数の半導体ユニットを備える半導体装置全体としては、逆方向リーク電流の抑制と、オン抵抗の低減と、の両立を図ることができる。
また、ショットキー電極を囲む位置に、絶縁膜および配線電極を備える態様とすることが好ましい。なお、「ショットキー電極を囲む位置」とは、ショットキー電極の前後左右の４つの側のうち３個の側を囲む位置であってもよいし、ショットキー電極の全周を囲む位置であってもよい。そのような態様とすれば、ショットキー接合の端部に発生する電界集中を緩和する効果を、ショットキー電極全体に効果的に及ぼすことができる。
Ｂ１４．その他の変形例：
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
１００，１００ｂ，１００ｃ…半導体装置
１００Ｌ，１００Ｒ…ショットキーバリアダイオード
１１０，１１０ｃ…基板
１１２，１１２ｂ，１１２ｃ…半導体層
１１２ｍ，１１２ｍｂ，１１２ｍｃ…メサ部
１１２ｐ，１１２ｐｂ，１１２ｐｃ…半導体層の表面
１１２ｓ，１１２ｓｂ，１１２ｓｃ…メサ部の側面
１１２ｕ，１１２ｕｂ，１１２ｕｃ…メサ部の上面
１１２ｕｅ…メサ部の端
１５０，１５０ｃ…ショットキー電極
１５０ｅ…ショットキー電極の端
１５１…ショットキー電極のうち絶縁膜が形成されない部分
１５２…ショットキー電極のうち絶縁膜が形成される部分
１６０，１６０ｃ…絶縁膜
１６１…絶縁膜のうちショットキー電極上に形成されている部分
１６２…絶縁膜のうちメサ部の側面に形成されている部分
１６３…絶縁膜のうち半導体層のメサ部の周辺の表面に形成されている部分
１６８…絶縁膜の開口部
１６８ｅ…開口部の端
１８０，１８０ｃ…配線電極
１８１…配線電極のうち、隣り合うメサ部の向かい合う側面に形成された絶縁膜の間に位置する部分
１９０，１９０ｃ…カソード電極
Ａ１…本実施形態の半導体装置のサンプル
Ａ２…比較例の半導体装置のサンプル
Ａｍｓ…レジストのうち露光時にマスクされた領域
Ｄａ…ショットキー電極の端部とメサ部の上面の端部との間のＸ軸方向の距離
Ｄｂ…ショットキー電極の端部と開口部の端部との間のＸ軸方向の距離
Ｌ…光
Ｌｉ…入射光
Ｌｒ…反射光
Ｌｓ…メサ部のそれぞれの側面が半導体層のメサ部以外の表面と接続される２点を結ぶ直線
Ｍｓ…マスク
Ｐｃ１〜Ｐｃ４…メサ部の側面が半導体層のメサ部以外の表面と接続される点
Ｒｓ…レジスト
Ｒｓｅ…レジストのうちマスクによって遮光される部分
Ｒｓｒ…レジストのうち感光される部分
Ｗｂ…隣り合うメサ部の間隔
Ｗｍ…メサ部の幅
θｍ…本実施形態において、メサ部の側面とメサ部以外の半導体層の表面とがなす角
θｍｂ…比較例において、メサ部の側面とメサ部以外の半導体層の表面とがなす角

Claims (9)

  1. 半導体層に形成された複数の半導体ユニットを備える半導体装置であって、
    前記半導体ユニットは、
    前記半導体層において上方に突出している部分であり、上面と側面を備えるメサ部と、
    前記メサ部の前記上面において前記半導体層とショットキー接合しているショットキー電極と、
    前記メサ部の前記上面上において前記一部よりも前記上面の端に近い前記ショットキー電極の他の一部と、前記メサ部の前記側面と、前記半導体層の前記メサ部以外の表面と、の上に連続的に形成されている絶縁膜と、
    前記ショットキー電極と前記絶縁膜の上に形成されている配線電極と、を備え、
    前記メサ部の前記側面と前記半導体層の前記表面のなす角は８５度以上９０度以下であり、
    隣り合う前記メサ部の向かい合う前記側面に形成された前記絶縁膜の間に、前記配線電極の一部が位置している、半導体装置。
  2. 請求項１記載の半導体装置であって、
    前記メサ部の幅は、２．０μｍ以上１５．０μｍ以下である、半導体装置。
  3. 請求項１または２記載の半導体装置であって、
    前記隣り合うメサ部の間の距離は、１．０μｍ以上であり、かつ、前記メサ部の幅以下である、半導体装置。
  4. 請求項１から３のいずれか１項に記載の半導体装置であって、
    前記メサ部の高さは、０．１μｍ以上５．０μｍ以下である、半導体装置。
  5. 請求項１から４のいずれか１項に記載の半導体装置であって、
    前記ショットキー電極は、前記メサ部の前記上面において、前記ショットキー電極の端と、前記メサ部の前記上面の端と、の距離が２．０μｍ以下であるように構成されている、半導体装置。
  6. 請求項１から５のいずれか１項に記載の半導体装置であって、
    前記絶縁膜の厚さは、５０ｎｍ以上であり、かつ、前記隣り合うメサ部の間の距離の１／２未満である、半導体装置。
  7. 請求項１から６のいずれか１項に記載の半導体装置であって、
    前記各半導体ユニットにおいて、前記絶縁膜と前記配線電極は、前記ショットキー電極の前記一部の両側に配されている、半導体装置。
  8. 請求項１から６のいずれか１項に記載の半導体装置であって、
    前記各半導体ユニットにおいて、前記絶縁膜と前記配線電極は、前記ショットキー電極の前記一部を囲む位置に配されている、半導体装置。
  9. 半導体層に形成された複数の半導体ユニットを備える半導体装置を製造する方法であって、
    （ａ）それぞれ前記半導体層において上方に突出しており、上面と側面とを備える複数のメサ部を、前記半導体層に形成することと、
    （ｂ）前記複数のメサ部のそれぞれに対して、前記メサ部の前記上面において前記半導体層とショットキー接合するショットキー電極を、フォトリソグラフィを使用して形成することと、
    （ｃ）前記メサ部の前記上面上において前記一部よりも前記上面の端に近い前記ショットキー電極の他の一部と、前記メサ部の前記側面と、前記半導体層の前記メサ部以外の表面と、の上に連続的に形成される絶縁膜を、前記複数のメサ部のそれぞれに対して、形成することと、
    （ｄ）前記ショットキー電極と前記絶縁膜の上に形成される配線電極を、前記複数のメサ部に対して、形成することと、を備え、
    前記メサ部の形成は、前記半導体層の前記表面と前記側面のなす角が８５度以上９０度以下である前記メサ部を形成する処理を含み、
    前記絶縁膜の形成は、隣り合う前記メサ部の向かい合う前記側面に形成された前記絶縁膜を、前記半導体層の前記表面上で互いに接続されるように形成する処理を含み、
    前記配線電極の形成は、前記向かい合う前記側面に形成された前記絶縁膜の間に、前記配線電極の一部を配する処理を含む、半導体装置の製造方法。
JP2016171343A 2016-09-02 2016-09-02 半導体装置およびその製造方法 Pending JP2018037585A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016171343A JP2018037585A (ja) 2016-09-02 2016-09-02 半導体装置およびその製造方法
US15/663,520 US9972725B2 (en) 2016-09-02 2017-07-28 Semiconductor device and manufacturing method of the same
CN201710722945.8A CN107799611A (zh) 2016-09-02 2017-08-22 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016171343A JP2018037585A (ja) 2016-09-02 2016-09-02 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2018037585A true JP2018037585A (ja) 2018-03-08
JP2018037585A5 JP2018037585A5 (ja) 2018-12-27

Family

ID=61280809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016171343A Pending JP2018037585A (ja) 2016-09-02 2016-09-02 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US9972725B2 (ja)
JP (1) JP2018037585A (ja)
CN (1) CN107799611A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615292B2 (en) * 2018-03-27 2020-04-07 Hong Kong Applied Science And Technology Research Institute Co., Ltd. High voltage silicon carbide Schottky diode flip chip array
JP2021197474A (ja) * 2020-06-16 2021-12-27 株式会社村田製作所 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686753A (en) 1994-11-11 1997-11-11 Murata Manufacturing Co., Ltd. Schottky barrier diode having a mesa structure
JPH08139341A (ja) 1994-11-11 1996-05-31 Murata Mfg Co Ltd ショットキ−バリアダイオ−ド
US6362495B1 (en) * 1998-03-05 2002-03-26 Purdue Research Foundation Dual-metal-trench silicon carbide Schottky pinch rectifier
US6252258B1 (en) * 1999-08-10 2001-06-26 Rockwell Science Center Llc High power rectifier
US20030015708A1 (en) * 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
JP2009177028A (ja) * 2008-01-25 2009-08-06 Toshiba Corp 半導体装置
JP2012023199A (ja) * 2010-07-14 2012-02-02 Rohm Co Ltd ショットキバリアダイオード
JP6197427B2 (ja) 2013-07-17 2017-09-20 豊田合成株式会社 ショットキーバリアダイオード
JP2015204335A (ja) 2014-04-11 2015-11-16 豊田合成株式会社 半導体装置および半導体装置の製造方法
JP6269276B2 (ja) 2014-04-11 2018-01-31 豊田合成株式会社 半導体装置、半導体装置の製造方法
JP2015204333A (ja) 2014-04-11 2015-11-16 豊田合成株式会社 半導体装置および半導体装置の製造方法
JP6179445B2 (ja) 2014-04-11 2017-08-16 豊田合成株式会社 縦型ショットキーバリアダイオード、縦型ショットキーバリアダイオードの製造方法
JP6149786B2 (ja) 2014-04-11 2017-06-21 豊田合成株式会社 半導体装置および半導体装置の製造方法
CN104409519A (zh) * 2014-11-10 2015-03-11 电子科技大学 一种具有浮岛结构的二极管
JP6260553B2 (ja) * 2015-02-27 2018-01-17 豊田合成株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20180069135A1 (en) 2018-03-08
US9972725B2 (en) 2018-05-15
CN107799611A (zh) 2018-03-13

Similar Documents

Publication Publication Date Title
CN102947936B (zh) 用于制造光电子半导体芯片的方法和光电子半导体芯片
US10355171B2 (en) Light emitting diode for surface mount technology, method of manufacturing the same, and method of manufacturing light emitting diode module
JP6260553B2 (ja) 半導体装置およびその製造方法
TWI431809B (zh) 光電半導體晶片
JP6269276B2 (ja) 半導体装置、半導体装置の製造方法
KR20140004315A (ko) 표면 실장용 발광 다이오드 모듈 및 이의 제조방법.
US20180269335A1 (en) Schottky barrier diode
WO2016143574A1 (ja) Ｉｉｉ族窒化物半導体発光素子および該素子構成を含むウエハ
US9130063B2 (en) Semiconductor device and method of manufacturing the same
JP6149786B2 (ja) 半導体装置および半導体装置の製造方法
JP2018037585A (ja) 半導体装置およびその製造方法
JP2017028032A (ja) 窒化物半導体発光素子
US11239392B2 (en) Optoelectronic semiconductor chip, high-voltage semiconductor chip and method for producing an optoelectronic semiconductor chip
JP6344264B2 (ja) 半導体装置およびその製造方法
CN105244420A (zh) GaN基发光二极管的制作方法
US10026851B2 (en) MPS diode
KR101894047B1 (ko) 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법
JP6443281B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP2018157199A (ja) ショットキーバリアダイオード
JP2015141979A (ja) 半導体装置の製造方法及び半導体装置
JP2012064796A (ja) 半導体装置の製造方法および半導体装置
JP2015204335A (ja) 半導体装置および半導体装置の製造方法
KR20150029315A (ko) 발광 다이오드 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200212