[go: up one dir, main page]

JP2017521871A - 金属ラインおよびビアのマトリクスの挿入によるエレクトロマイグレーション、突入電流効果、ｉｒ電圧降下、およびジッタの軽減 - Google Patents

金属ラインおよびビアのマトリクスの挿入によるエレクトロマイグレーション、突入電流効果、ｉｒ電圧降下、およびジッタの軽減 Download PDF

Info

Publication number
JP2017521871A
JP2017521871A JP2017503100A JP2017503100A JP2017521871A JP 2017521871 A JP2017521871 A JP 2017521871A JP 2017503100 A JP2017503100 A JP 2017503100A JP 2017503100 A JP2017503100 A JP 2017503100A JP 2017521871 A JP2017521871 A JP 2017521871A
Authority
JP
Japan
Prior art keywords
conductive path
metal line
metal
path
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017503100A
Other languages
English (en)
Other versions
JP2017521871A5 (ja
JP6509323B2 (ja
Inventor
チュン−チェン・リュウ
ジュ−イ・ル
シェンチョン・シェ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2017521871A publication Critical patent/JP2017521871A/ja
Publication of JP2017521871A5 publication Critical patent/JP2017521871A5/ja
Application granted granted Critical
Publication of JP6509323B2 publication Critical patent/JP6509323B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

集積回路のレイアウトに対して、設置および経路選択プロセスが実行および/または完了された後の金属ライン-ビアのマトリクスの挿入を特徴とする、集積回路およびそのような回路を製造する方法を、本明細書で開示する。金属ライン-ビアマトリクスは、エレクトロマイグレーション、IR電圧降下、および/またはジッタの影響を被るものと決定された第1の導電性経路を通る電流および電流密度を低下させるために、特定のポイントにおいて集積回路のレイアウト内に挿入される1つまたは複数の追加の金属ラインおよび1つまたは複数の追加のビアから成る。詳細には、金属ライン-ビアマトリクスは、さもなければ第1の導電性経路を通って流れることになる電流の一部を転流して搬送するために、1つまたは複数の補助導電性経路を提供する。このことで、第1の導電性経路に沿ったエレクトロマイグレーション問題とIR電圧降下とが軽減される。このことで、同じく、経路に沿ったジッタによる問題を緩和することが支援され得る。

Description

関連出願の相互参照
本出願は、内容全体が参照により本明細書に組み込まれる、2014年7月24日に米国特許商標庁に出願した、米国非仮特許出願第14/340,381号の優先権および利益を主張するものである。
様々な特徴は、一般に、集積回路(IC)に関し、より詳細には、エレクトロマイグレーション、IR電圧降下を含む突入電流効果、およびジッタを低減および/または軽減するための金属ラインおよびビアのマトリクスの挿入を特徴とするICおよびそのICを製造する方法に関する。
エレクトロマイグレーションは、伝導する電子と拡散する金属原子との間の運動量移動に起因する、導体中のイオンの運動によって生じる素材についての移動である。IC内のワイヤラインまたは相互接続などの導体は、導体を通る電流密度が比較的高いときに特にエレクトロマイグレーションの影響を受けやすい。エレクトロマイグレーションは、IC内の導電性経路に沿ってボイド(すなわち、開回路)および/またはショートをもたらすことがあるので、ICの信頼性を低下させ、そのことが、最終的にICを機能不全にならしめることがある。ICの大きさは、サイズを継続的に縮小しているので、エレクトロマイグレーションの影響および重大性が増している。
突入電流は、オンに切り替えられるとき、またはさもなければ、何らかの方法で起動されたときに、電気デバイスまたは電気回路によって引き込まれる最大の瞬時入力電流である。電力を動的に節約するために、クロックゲーティングが、現代のIC上で広く使用されている。しかしながら、その結果、クロックゲーティングがオフに切り替えられるときに大電流が回路に流入すると、突入電流問題が生じ、そのことで、著しいIR電圧降下が引き起こされることがある。もたらされたIR電圧降下は、オフであるべきトランジスタをオンに切り替えるなど、トランジスタにおける動作状態の変化を引き起こすことがある。その上、突入電流問題は、ICの電源スイッチ付近に特有のものであり、そのことでしばしば、突入電流問題はロケーションに固有の問題になる。しかしながら、そのようなロケーションにおけるチップ面積は、IC設計によって極めて限定することができ、したがって、突入電流問題に対して提案される解決策によって占有されるチップ面積の大きさは、可能な限り小さくなるはずである。
ジッタは、周期信号の固定された周期性からの周波数偏移である。ジッタの原因には、電源雑音、データ経路雑音、回路上の位相ひずみ(たとえば、位相ロックループによって生じる)、などが含まれる。ジッタは、多くの異なる用途に関連するICにとって重大な問題となり得る。
極めて一般的には、従来技術のICは、エレクトロマイグレーション、突入電流によって生じるIR電圧降下、およびジッタの上記の望ましくない影響を軽減するために、減結合キャパシタ(たとえば、「de-cap」)を利用する。詳細には、de-capは、上記の問題のうちの1つまたは複数が予期される回路内の戦略的ポイントに挿入される。しかしながら、de-capは、明確な欠点を有する。第1に、de-capは、大きいチップ面積を消費し、そのことで、ICのいくつかのロケーション(たとえば、電源スイッチ付近)において、de-capの使用は極めて非実用的なまたは困難なものになる。第2に、いくつかのde-capは1つまたは複数のトランジスタを含むことがあるので、それらのde-capは、かなりの電力を消費する。第3に、de-capは、回路の予期される動作周波数に基づいて選択される周波数由来のインピーダンスを有する。厄介なことに、回路の動作周波数に対する変化(たとえば、ICが低電力状態に入るとき)は、de-capの性能に悪影響を及ぼすことがあり、回路は、性能を再最適化するために再調整されなければならないことがある。
より少ない電力を消費し、より小さいチップ面積を消費し、ICの動作周波数の変化に対してロバストである、エレクトロマイグレーション、突入電流ベースのIR電圧降下、およびジッタに関連する問題を軽減する、方法およびデバイスが必要とされている。
1つの特徴は、集積回路を製造する方法を提供する。方法は、集積回路の経路選択を実行して複数の金属層にわたって複数の導電性経路を生成するステップと、電流および電流密度を有する複数の導電性経路のうちの第1の導電性経路を特定するステップであって、第1の導電性経路が第1の金属層内に少なくとも第1の金属ラインを含む、特定するステップと、経路選択および特定のステップを実行した後、第1のビア、第2の金属ラインおよび第2のビアを形成するステップを含む補助導電性経路を形成するステップとを含む。第1のビアは第2の金属ラインに電気的に結合し、次に第2の金属ラインは第2のビアに電気的に結合される。第2の金属ラインは、第1の金属層とは異なる第2の金属層内に配置され、第1および第2のビアは、第1の金属層と第2の金属層との間に配置される。第1および第2のビアは、第1の金属ラインを第2の金属ラインに電気的に結合し、それによって、補助導電性経路は、第1の導電性経路を通って流れる電流の一部を転流することによって第1の導電性経路の電流および電流密度を低減する。一態様によれば、補助導電性経路の経路長は、第1の導電性経路の経路長とは異なる。別の態様によれば、補助導電性経路の経路長は、第1の導電性経路の経路長より長い。
一態様によれば、方法は、経路選択および特定のステップを実行した後、第3の金属ライン、第4の金属ラインおよび第5の金属ラインを含む第2の補助導電性経路を形成するステップをさらに含み、第3の金属ラインは第4の金属ラインに電気的に結合され、第4の金属ラインは次に第5の金属ラインに電気的に結合され、第3、第4および第5の金属ラインはすべて、第2の金属層内に配置され、第3および第5の金属ラインは、第4の金属ラインを第2の金属ラインに電気的に結合し、それによって、第2の補助導電性経路は、第1の導電性経路を通って流れる電流の追加の部分を転流することによって第1の導電性経路の電流および電流密度をさらに低減する。別の態様によれば、第1の導電性経路、補助導電性経路および第2の補助導電性経路の各々に対する経路長は、互いに異なる。
一態様によれば、方法は、経路選択および特定のステップを実行した後、第3のビア、第3の金属ラインおよび第4のビアを形成するステップを含む第2の補助導電性経路を形成するステップをさらに含み、第3のビアは第3の金属ラインに電気的に結合され、第3の金属ラインは次に第4のビアに電気的に結合され、第3の金属ラインは第1および第2の金属層とは異なる第3の金属層内に配置され、第3および第4のビアは第2の金属層と第3の金属層との間に配置され、第3および第4のビアは第3の金属ラインを第2の金属ラインに電気的に結合し、それによって、第2の補助導電性経路は、第1の導電性経路を通って流れる電流の追加の部分を転流することによって第1の導電性経路の電流および電流密度をさらに低減する。別の態様によれば、補助導電性経路を形成するステップは、第2の金属層内の第3および第4の金属ラインと、第3の金属ラインを通して第1のビアに電気的に結合された第2の金属ラインの第1の端部と、第4の金属ラインを通して第2のビアに電気的に結合された第2の金属ラインの第2の端部とをさらに含む。
一態様によれば、第2の金属ラインの端部は、第2の金属ラインがビアに結合された接合点を越えて延びる金属延長片を含み、延長片は、原子を収集するように、および/またはエレクトロマイグレーションによるボイドを形成するように適合される。別の態様によれば、補助導電性経路は、集積回路の設置および経路選択が実行された後、第1および第2のビアと第2の金属ラインとを集積回路のレイアウト設計に挿入することによって形成される。
別の特徴は、第1の金属層内に少なくとも第1の金属ラインを含む第1の導電性経路と、第1のビア、第2の金属ラインおよび第2のビアを含む少なくとも1つの補助導電性経路とを備える集積回路を提供する。第1のビアは第2の金属ラインに電気的に結合され、第2の金属ラインは次に第2のビアに電気的に結合され、第2の金属ラインは第1の金属層とは異なる第2の金属層内に配置される。第1および第2のビアは、第1の金属層と第2の金属層との間に配置され、第1および第2のビアは、第1の金属ラインを第2の金属ラインに電気的に結合し、それによって、補助導電性経路は、第1の導電性経路を通って流れる電流の一部を転流することによって第1の導電性経路の電流および電流密度を低減する。
一態様によれば、集積回路は、第3の金属ライン、第4の金属ラインおよび第5の金属ラインを含む第2の補助導電性経路をさらに備え、第3の金属ラインは第4の金属ラインに電気的に結合され、第4の金属ラインは次に第5の金属ラインに電気的に結合される。第3、第4および第5の金属ラインはすべて、第2の金属層内に配置され、第3および第5の金属ラインは、第4の金属ラインを第2の金属ラインに電気的に結合し、それによって、第2の補助導電性経路は、第1の導電性経路を通って流れる電流の追加の部分を転流することによって第1の導電性経路の電流および電流密度をさらに低減する。
一態様によれば、集積回路は、第3のビア、第3の金属ラインおよび第4のビアを含む第2の補助導電性経路をさらに備え、第3のビアは第3の金属ラインに電気的に結合され、第3の金属ラインは次に第4のビアに電気的に結合され、第3の金属ラインは第1および第2の金属層とは異なる第3の金属層内に配置され、第3および第4のビアは第2の金属層と第3の金属層との間に配置され、第3および第4のビアは第3の金属ラインを第2の金属ラインに電気的に結合し、それによって、第2の補助導電性経路は、第1の導電性経路を通って流れる電流の追加の部分を転流することによって第1の導電性経路の電流および電流密度をさらに低減する。
別の特徴は、集積回路の経路選択を実行して複数の金属層にわたって複数の導電性経路を生成するステップと、電流および電流密度を有する複数の導電性経路のうちの第1の導電性経路を特定するステップであって、第1の導電性経路が第1の金属層内の少なくとも第1の金属ラインを含む、実行するステップと、経路選択および特定のステップを実行した後、第1のビア、第2の金属ラインおよび第2のビアを形成するステップを含む補助導電性経路を形成するステップとを含むプロセスによって準備される集積回路であって、第1のビアは第2の金属ラインに電気的に結合され、第2の金属ラインは次に第2のビアに電気的に結合され、第2の金属ラインは、第1の金属層とは異なる第2の金属層内に配置され、第1および第2のビアは第1の金属層と第2の金属層との間に配置され、第1および第2のビアは第1の金属ラインを第2の金属ラインに電気的に結合し、それによって、補助導電性経路は、第1の導電性経路を通って流れる電流の一部を転流することによって第1の導電性経路の電流および電流密度を低減する、集積回路を提供する。
金属ラインおよびビアのマトリクスの挿入を特徴とする例示的な集積回路(IC)の斜視図である。 線2-2に沿った、ICの概略的な横断面図である。 IC内の第1の導電性経路の概念的な斜視図である。 金属ライン-ビアのマトリクスの挿入を特徴とするIC内の第2の導電性経路の概念的な斜視図である。 多段バッファ経路を示す図である。 金属ライン-ビアのマトリクスの挿入後の多段バッファ経路を示す図である。 図5および図6に示すバッファ経路のステージA、BおよびCに対する相対的IR電圧降下対時間を示す図である。 金属ライン-ビアのマトリクスの挿入を特徴とするIC内の第3の導電性経路の概念的な斜視図である。 金属ライン-ビアのマトリクスの挿入を特徴とするIC内の第4の導電性経路の概念的な斜視図である。 金属ライン-ビアのマトリクスの挿入を特徴とするIC内の第5の導電性経路の概念的な斜視図である。 集積回路を製造する方法のフローチャートである。
以下の説明では、本開示の様々な態様の完全な理解を提供するために、具体的な詳細が与えられる。しかしながら、これらの態様が、これらの具体的な詳細なしに実施されてもよいことが、当業者には理解されよう。たとえば、回路は、不必要な詳細で態様を不明瞭にすることを避けるために、ブロック図で示される場合がある。他の事例では、よく知られている回路、構造、および技法は、本開示の態様を不明瞭にしないために、詳細には示されない場合がある。
「例示的」という単語は、本明細書では、「例、事例、または例示として機能する」ことを意味するために使用される。「例示的」として本明細書で説明した任意の実装形態または態様は、必ずしも本開示の他の態様よりも好ましいまたは有利であると解釈されるべきではない。同様に、「態様」という用語は、本開示のすべての態様が、説明された特徴、利点、または動作モードを含むことを必要としない。本明細書において使用されているように、「電気的に結合された」という用語は、2つの対象間に生じる電流の流れを許容する、2つの対象間の直接的または間接的結合を指す。たとえば、物体Aが物体Bに物理的に接触し、物体Bが物体Cに接触する場合、物体AおよびCは、互いに直接物理的に接触していなくとも、物体Bが、物体Aから物体Cへの、および/または物体Cから物体Aへの電流の流れが発生することを可能にする導体であれば、互いに電気的に結合されているとさらに見なされ得る。
概説
集積回路のレイアウトに対して、設置および経路選択プロセス(place and route process)が実行および/または完了された後の金属ライン-ビアのマトリクスの挿入を特徴とする、集積回路およびそのような回路を製造する方法を、本明細書で開示する。金属ライン-ビアマトリクスは、エレクトロマイグレーション、IR電圧降下、および/またはジッタの影響を被るものと決定された第1の導電性経路を通る電流および電流密度を低下させるために、特定のポイントにおいて集積回路のレイアウト内に挿入される1つまたは複数の追加の金属ラインおよび1つまたは複数の追加のビアから成る。詳細には、金属ライン-ビアマトリクスは、さもなければ第1の導電性経路を通って流れることになる電流の一部を転流して搬送するために、1つまたは複数の補助導電性経路を提供する。このことで、第1の導電性経路に沿ったエレクトロマイグレーション問題とIR電圧降下とが軽減される。このことで、同じく、経路に沿ったジッタによる問題を緩和することが支援され得る。
金属ラインおよびビアのマトリクスの挿入を特徴とする例示的なIC
図1は、本開示の一態様による、金属ラインおよびビアのマトリクスの挿入を特徴とする例示的な集積回路(IC)100の斜視図を示す。IC100は、限定はしないが、プロセッサ、プロセッサ内の処理回路、メモリ回路などを含む、任意のタイプのICとすることができる。IC100は、限定はしないが、モバイルフォン、コンピュータ、タブレット、時計、メガネなどの電子通信デバイスを含む任意の電子デバイス内で見出されることがある。図示の例では、IC100は、「フリップチップ」ICである。しかしながら、本明細書で説明する方法およびデバイスは、ワイヤボンドICを含む任意の他のタイプのICに、同等に適用される。
図2は、線2-2(図1参照)に沿ったIC100の概略的な横断面図を示す。IC100は、導電性ビア(VA、VB、VC、など)を通って共に電気的に結合されてよい金属ライン/金属トレース201、202、203を有する複数の金属層(たとえば、MA、MB、MC、MD、など)を含む。金属ライン201、202、203およびビア204、205のネットワークは、たとえば、導電性経路を設けることによって、トランジスタ206または他の回路要素を、他のデバイス、電力ネットワーク、接地ネットワークなど、IC100の他の部分に電気的に結合してもよい。これらの金属ライン201、202、203および/またはビア204、205のうちの1つまたは複数は、エレクトロマイグレーション、突入電流によって生じるIR電圧降下、および/またはジッタの影響を受けやすい場合があり、したがって、これらの問題のある影響を低減するための方法およびデバイスが、そのようなIC100に適用され得る。たとえば、金属ライン201、203およびビア205を通って流れる電流I1は、比較的高い電流密度を有し、エレクトロマイグレーション、IR電圧降下、および/またはジッタの問題を生じることがある。以下でより詳細に説明するように、IC100は、電流密度および電流I1を低減するための金属ラインおよびビア挿入を含み、それによってエレクトロマイグレーション、IR電圧降下、およびジッタが緩和される。図示の例では、4つの金属層が示されている。しかしながら、実際には、本明細書で説明する方法およびデバイスは、任意の複数の金属およびビアの層を有するICに適用される。
図3は、非制限的な一例による、IC100内の導電性経路300の概念的な斜視図を示す。導電性経路300は、ポイントAからポイントBに延び、金属ライン201、203およびビア205を含む第1の導電性経路302を含む。第1の導電性経路302は、図3に示す破線の方向を示す矢印に従って流れる電流I1を搬送する。したがって、電流I1は、(1)正のX軸から開始して負のX軸に向かう方向に第1の金属ライン201に沿って流れ、(2)次いで、ビア205を下方に(すなわち、正のY軸から負のY軸に)流れ、(3)次いで、負のZ軸から正のZ軸の方向に第2の金属ライン203を通って流れる。ポイントAに入る電流IAの大きさは、ポイントBを出る電流IBの大きさに等しい。図示の第1の導電性経路302は、電流IAが流入し、電流IBが流出するために利用可能な唯一の経路であるので、電流I1の大きさは、電流IAおよびIBの大きさに等しい。したがって、|I1|=|IA|=|IB|である。
図示の例では、第1の金属ライン201は、第2の金属ライン203(たとえば、金属層MB内)より高い金属層(たとえば、金属層MC)内にあってよく、ビア205はビア層VB内にあってよい。しかしながら、これは、単なる例である。第1の金属ライン201は、第2の金属ライン203とは異なる任意の金属層内にあってよく、1つまたは複数のビア205は、2つのライン201、203を共に電気的に結合してもよい。同様に、電流I1、IAおよびIBの方向は、反転されてもよい。
図3に示す導電性経路300、302は、IC100(または、導電性経路300、302を含むIC100の少なくとも一部)の設置および経路選択が実行/完了された後に生成される。設置および経路の設計ステージが実行された後、第1の導電性経路302は、その経路を通って流れる大電流に起因する高電流密度および突入電流によって引き起こされるIR電圧降下によるエレクトロマイグレーションの影響を受けやすいものと、(たとえば、シミュレーション/試験によって)決定されることがある。同様にまたは代替として、導電性経路302は、ジッタ問題の影響を受けやすいことがある。以下で説明するように、1つまたは複数の追加の、金属ラインから成る導電性経路およびビアをICのレイアウト設計に挿入することで、第1の導電性経路302の電流密度および電流が低減され、その結果、エレクトロマイグレーション、IR電圧降下、および/またはジッタの問題が緩和され得る。
図4は、非限定的な一例による、金属ライン-ビアのマトリクスの挿入を特徴とするIC100内の導電性経路400の概念的な斜視図を示す。導電性経路400はポイントAからポイントBに延び、図3に関して上記で説明した第1の導電性経路302(たとえば、「主導電性経路」と呼ばれることがある)を含み、同じく、追加の金属ライン410、412およびビア420、422、424の挿入によって形成された補助導電性経路402(たとえば、「第二の導電性経路」と呼ばれることがある)を含む。(金属ライン410、412およびビア420、422、424など、挿入された金属ラインおよびビアは、本明細書では「金属ライン-ビアマトリクス」と呼ばれることがある。)第1の挿入された金属ライン410は、第2の挿入された金属ライン412とは異なる(たとえば、金属ライン412より低い)金属層内にあってよい。第1の挿入された金属ライン410は第2の金属ライン203と、および第2の挿入された金属ライン412は第1の導電性経路302の第1の金属ライン201と、それぞれ同じ金属層内にあってよい。挿入されたビア420、422、424は、第1の導電性経路302のビア205と同じビア層内にあってよい。補助導電性経路402を備える金属ライン-ビアマトリクスは、IC100(または、第1の導電性経路302を含むIC100の何らかの部分)の設置および経路選択ステージが実行された後、IC100のレイアウト設計に挿入される。
図3に関して上記で説明した導電性経路300と同様に、ポイントAに入る図4の電流IAの大きさは、ポイントBを出る電流IBの大きさに等しい。しかしながら、図3とは違って、図4に示す電流IAの一部は、電流I1として第1の導電性経路302に沿って流れ、電流IAの別の部分は、破線の方向を示す矢印に沿って電流I2として補助導電性経路402に沿って流れる。したがって、例に示すように、電流I2は、(1)正のY軸から負のY軸の方向に第1の挿入されたビア420を通って下方に流れ、(2)負のZ軸から正のZ軸の方向に第1の挿入された金属ライン410を通って流れ、(3)負のY軸から正のY軸の方向に第2の挿入されたビア422を通って上方に流れ、(4)正のX軸から負のX軸の方向に第2の挿入された金属ライン412を通って流れ、(5)正のY軸から負のY軸の方向に第3の挿入されたビア424を下方に戻って流れ、そこで、電流I2は、第1の導電性経路302の電流I1と再結合して、ポイントBから流出する電流IBを形成する。したがって、|I1+I2|=|IA|=|IB|である。
実際には、補助導電性経路402は、さもなければ通常に第1の導電性経路302を通って流れることになる電流の一部を転流する。この電流を補助導電性経路402を通して転流する(たとえば、電流I2を生成する)ことによって、第1の導電性経路302の電流密度(たとえば、電流I1)は低減され、その結果、第1の導電性経路302に沿った任意の既存のエレクトロマイグレーション問題もまた低減され得る。同様に、第1の導電性経路302を通って流れる電流の量(たとえば、それは突入電流であることがある)も低減され、低減されたIR電圧降下がもたらされる。同じく、金属ライン-ビアマトリクスの挿入によって、第1の導電性経路302に沿ったジッタの低減が支援され得る。
その上、第1の導電性経路302を通って流れる電流の量の低減に加えて、金属ライン-ビアマトリクスは、突入電流によって引き起こされるIR電圧降下を低減するという付加的特徴/特性を提供する。金属ライン-ビアマトリクスの補助導電性経路402は、第1の導電性経路302とは異なる長さを有し、その結果、補助導電性経路402の電流I2がポイントAからポイントBまで流れるのにかかる時間の量は、電流I1がポイントAからポイントBまで流れるのにかかる時間の量とは異なる。図4に示す非限定的な例では、第2の導電性経路402は、第1の導電性経路302より長く、したがって、第2の導電性経路402の電流I2がポイントAからポイントBまで流れるのにかかる時間期間は、電流I1がポイントAからポイントBまで流れるのにかかる時間期間より長い。補助導電性経路402と第1の導電性経路302との待ち時間は異なるので、全体的導電性経路400(それは経路302、402を含む)を通って流れる突入電流は、より長い時間間隔にわたって分散される。このことは、突然流入する電流の影響を著しく低減する(たとえば、IR電圧降下を低減する)。補助導電性経路402の最適長さ(または、複数の補助経路の場合は各補助経路の最適長さ(たとえば、図8および図10参照))は、導電性経路400と関係付けられた抵抗-キャパシタ遅延(すなわち、RC遅延)と、導電性経路400を有する回路のクロック周波数(たとえば、IC100のクロック周波数)とによって決定されてよい。
図5〜図7は共に、突入電流によって引き起こされる最大IR電圧降下を低減するために、補助導電性経路402および第1の導電性経路302の異なる待ち時間(すなわち、信号経路遅延)が、突入電流をより長い時間間隔にわたって分散するのをどのように支援するかを示す。
図5は、本開示の一態様による、多段バッファ経路500を示す。バッファ経路500は、第1のバッファ502、第2のバッファ504、第3のバッファ506、および第4のバッファ508を含む。追加のバッファ(図示せず)が、第4のバッファ508に後続してもよい。第1のバッファ502と第2のバッファ504との間のバッファ経路500の部分は、ステージAと見なされてよく、第2のバッファ504と第3のバッファ506との間の部分はステージB、第3のバッファ506と第4のバッファ508との間の部分はステージCと見なされてよい。図5の破線の矢印で示される突入電流は、バッファ経路500を通って流れる。図5では、第1のバッファ502を第2のバッファ504に結合する導電性経路は、図3の導電性経路300であり、導電性経路300は第1の導電性経路302を含む。
図6は、金属ライン-ビアのマトリクスの挿入後の多段バッファ経路500を示しており、ここで、第1のバッファ502を第2のバッファ504に結合する導電性経路は、今回は、第1の導電性経路302のみならず補助導電性経路402をも含む図4の導電性経路400である。上記で説明したように、補助導電性経路402は、第1の導電性経路302とは異なる(たとえば、より長い)経路遅延を有する。
図7は、第1のバッファ502と第2のバッファ504との間に設置された特定の導電性経路(たとえば、図3の導電性経路300または図4の導電性経路400のいずれか)による、図5および図6に示すバッファ経路500のステージA、BおよびCに対する相対的IR電圧降下対時間を示す。図7の上部三分の一は、第1の導電性経路302のみを含む図3の導電性経路300が、第1のバッファ502と第2のバッファ504とを互いに電気的に結合するときの、バッファ経路500の突入電流によって引き起こされるIR電圧降下を示す。第1の導電性経路302において観測された最大IR電圧降下は、ステージAにおける電圧を相対的に低い電圧V1まで低下させる。このことは、いくつかの問題の中でも特に、たとえば低電圧レベルがいくつかのトランジスタを、それらがオフであるべきときにオンに、またはそれらがオンであるべきときにオフに切り替わらせる場合に、回路不良を引き起こすことがある。
図7の中部三分の一は、第1の導電性経路302と補助導電性経路402の両方を含む図4の導電性経路400が、第1のバッファ502と第2のバッファ504とを互いに電気的に結合するときの、バッファ経路500の突入電流によって引き起こされるIR電圧降下を示す。第1の導電性経路302および補助導電性経路402において観測された最大IR電圧降下は、これらの経路302、402の各々のステージAにおける電圧レベルがほぼ電圧V2(ここでV2はV1より大きい)まで低下し、それらの経路の異なる経路遅延のために互いに対して時間シフトすることを引き起こす。したがって、図7の中部三分の一は、各導電性経路302、402の個別のIR電圧降下の寄与を示す。
図7の下部三分の一は、再び図4の導電性経路400が、第1のバッファ502と第2のバッファ504とを互いに電気的に結合するときの、バッファ経路500の突入電流によって引き起こされるIR電圧降下を示す。ここに示す曲線は、導電性経路400の電圧レベルを電圧V3まで低下させる、ステージAの合成の最大IR電圧降下を表す。V3はV1より大きいので、金属ライン-ビアマトリクスを挿入することで、第1の導電性経路302の突入電流によって引き起こされる最大のIR電圧降下が、V3-V1の量だけ低減される。補助導電性経路402に関連するより長い信号経路は、突入電流全体が、より長い時間期間にわたって導電性経路400を通って流れることをもたらして、IR電圧降下を、t0〜t1ではなくt0〜t2に時間的に長引かせる。バッファ経路500の後のステージ(たとえば、ステージBおよびC)は、バッファ504、506の効果によって突入電流によって引き起こされるIR電圧降下があまり顕著でない(すなわち、あまり大きくない)ことを除いて、ステージAと非常に類似した形状の曲線を示す。
上述のように、補助導電性経路402の図4に示す例は、例にすぎない。一般に、任意のサイズおよび形状の1つまたは複数の補助導電性経路を備える金属ライン-ビアマトリクスは、IC500の設置および経路選択が実行され、エレクトロマイグレーション、IR電圧降下、および/またはジッタを生じやすい、問題のある導電性経路が特定された後で挿入されてもよい。一般に、挿入された金属ライン-ビアマトリクスは、第1の金属層内に少なくとも第1の金属ラインを含む第1の導電性経路と、第2の金属層内の第2の金属ライン、第1の金属層と第2の金属層との間の第1のビア、および第1の金属層と第2の金属層との間の第2のビアを含む少なくとも1つの補助導電性経路とを備えてよい。第1および第2のビアは、第1の金属ラインを第2の金属ラインに電気的に結合し、それによって、補助導電性経路は、第1の導電性経路を通って流れる電流の一部を共有/転流することによって、第1の導電性経路の電流および電流密度を低減する。下記は、第1の導電性経路のエレクトロマイグレーション、IR電圧降下、および/またはジッタを低減するために補助導電性経路を提供する異なる態様による、金属ライン-ビアマトリクスのいくつかの追加の非限定的な例である。
図8は、非限定的な別の例による、金属ライン-ビアのマトリクスの挿入を特徴とするIC100内の導電性経路800の概念的な斜視図を示す。図4に示す導電性経路400と同様に、図8の導電性経路800は、ポイントAからポイントBに延び、第1の導電性経路302を含む。導電性経路800はまた、金属ライン410、412、810、812、814、816およびビア420、422、424を含む金属ライン-ビアマトリクスの挿入によって形成された追加の補助導電性経路を含む。いくつかの挿入された金属ライン410、814、816は、他の挿入された金属ライン412、810、812とは異なる(たとえば、より低い)金属層内にあってよい。いくつかの挿入された金属ライン410、814、816は、第1の導電性経路302の第2の金属ライン203と同じ金属層内にあってよく、他の挿入された金属ライン412、810、812は、第1の導電性経路302の第1の金属ライン201と同じ金属層内にあってよい。挿入されたビア420、422、424は、第1の導電性経路302のビア205と同じビア層内にあってよい。図8に示す金属ライン-ビアマトリクスは、IC100(または、第1の導電性経路302を含むIC100の何らかの部分)の設置および経路選択のステージが実行された後に挿入される。
図3に関して上記で説明した導電性経路300と同様に、ポイントAに入る図8の電流IAの大きさは、ポイントBを出る電流IBの大きさに等しい。しかしながら、図3とは違って、図8に示す電流IAの一部のみが、電流I1として第1の導電性経路302に沿って流れる。電流IAの他のかなりの部分は、電流I2、I3、I4、I5、I6、I7、I8、I9およびI10で表される、金属ライン-ビアマトリクスの追加の補助導電性経路に沿って流れる。補助導電性経路の電流I2、I3、I4、I5、I6、I7、I8、I9およびI10は、全体的に、破線の方向を示す矢印で示すように、ポイントAからポイントBの方向に流れる。
実際には、挿入された金属ライン-ビアマトリクスは、さもなければ通常に第1の導電性経路302を通って流れることになる電流の一部を転流する。金属ライン-ビアマトリクスを通るこの電流(たとえば、電流I2、I3、I4、I5、I6、I7、I8、I9およびI10)を転流することによって、第1の導電性経路302の電流密度および電流が低減され、その結果、第1の導電性経路302に沿った任意の既存のエレクトロマイグレーション、突入電流によって引き起こされるIR電圧降下、および/またはジッタの問題もまた、低減され得る。
図9は、非限定的な別の例による、金属ライン-ビアのマトリクスの挿入を特徴とするIC100内の導電性経路900の概念的な斜視図を示す。図9に示す導電性経路900は、第1の導電性経路302の第1の金属ライン201が金属延長片902を含み、金属ライン-ビアマトリクスの第1の挿入された金属ライン410が金属延長片904を含むことを除いて、図4に示す導電性経路400と極めて類似している。すなわち、第1の金属ライン201は、第1の延長片902を形成するために延長され、第2の挿入された金属ライン410は、より長くなるように形成され、それによって金属ライン410は第2の延長片904を含む。延長片902、904は、金属ライン201がビア205と結合する接合点、および金属ライン410がビア422と結合する接合点を越えて延びる。延長片902、904は、エレクトロマイグレーションによって増大する原子および/または正孔の影響を和らげる原子および/または正孔(すなわち、ボイド)収集プール(collection pool)として働く。延長片902、904は、それらが延び出して、エレクトロマイグレーションによって増大する原子がショートを生じる可能性があるほどIC100の他の導電性経路に接近しすぎることがないように、注意深く形成される。同様に、延長片902、904の端部906、908は、いずれのものとも電気的に結合しない(すなわち、端部906、908はどこにも通じていない)ので、エレクトロマイグレーションによって引き起こされるボイドによって延長片902、904に沿った開回路ができた場合でも、延長片902、904は、導電性経路900の故障を生じることはない。図9に示す金属ライン201、410において形成された延長片902、904は、例にすぎない。延長片は、IC100の導電性経路(たとえば、第1の導電性経路および/または補助導電性経路)の任意の金属ラインおよび/またはビアに沿って形成されてよい。
挿入された金属ライン-ビアマトリクスは、(設計基準検査(DRC)違反がないものと仮定して)任意のサイズおよび形状であり得る。したがって、図10は、非限定的な別の例による、金属ライン-ビアのマトリクスの挿入を特徴とするIC100内の導電性経路1000の概念的な斜視図を示す。第1の金属ライン1004だけを含んでいた第1の導電性経路1002は、エレクトロマイグレーション、突入電流によって引き起こされるIR電圧降下、および/またはジッタを生じやすかった元の導電性経路である。その結果、図示の残りの金属ライン1010およびビア1020(明確さのため、図10にすべてがラベル付けされているわけではない)は、補助導電性経路(IAuxとラベル付けされている、明確さのため、すべてがラベル付けされているわけではない)を生成して第1の導電性経路1002を通る電流密度および電流を低減するために、IC100の設置および経路選択の後で挿入される。
図8の金属ライン-ビアマトリクスは、「2×2」マトリクスと見なされてよい一方、図10に示す金属ライン-ビアマトリクスは、3つの異なる金属層(たとえば、MA、MB、MC、など)内に挿入された金属ラインと、それらの金属層の間のビアとを含むので、「3×3」マトリクスと見なされてよい。他の非限定的な金属ライン-ビアマトリクスのサイズには、4×4、2×4、4×2、2×3、3×2、1×2、2×1、などが含まれる。
図11は、本開示の一態様による、集積回路を製造する方法のフローチャート1100を示す。最初に、集積回路の経路選択が、複数の金属層にわたって複数の導電性経路を生成するために実行される1102。次に、電流および電流密度を有する、複数の導電性経路のうちの第1の導電性経路が特定され、ここで、第1の導電性経路は、第1の金属層内に少なくとも第1の金属ラインを含む1104。次いで、経路選択および特定のステップを実行した後、第2のビアに電気的に結合された第2の金属ラインに電気的に結合された第1のビアを含む補助導電性経路が形成される。第2の金属ラインが、第1の金属層とは異なる第2の金属層内に配置される。第1および第2のビアが、第1の金属層と第2の金属層との間に配置される。その上、第1および第2のビアは、第1の金属ラインを第2の金属ラインに電気的に結合し、それによって、補助導電性経路は、第1の導電性経路を通って流れる電流の一部を転流することによって第1の導電性経路の電流および電流密度を低減する1106。
減結合キャパシタと比較すると、上記で説明したように、エレクトロマイグレーション、IR電圧降下、およびジッタに対処するために金属ライン-ビアのマトリクスの挿入を利用することで、著しく少ない電力が消費される。その上、金属ライン-ビアマトリクスは、従来のde-capと比較して、非常に小さい空間を占める。
図1、図2、図3、図4、図5、図6、図7、図8、図9、図10および図11に示された構成要素、ステップ、特徴および/または機能のうちの1つまたは複数は、単一の構成要素、ステップ、特徴または機能に再構成され、かつ/もしくは組み合わされ、または、いくつかの構成要素、ステップ、または機能で具現化することができる。本発明から逸脱することなく、さらなる要素、構成要素、ステップ、および/または機能が付加されてもよい。また、本明細書で説明したアルゴリズムは、効率的にソフトウェアに実装されてもよく、かつ/またはハードウェアに組み込まれてもよい。
また、本開示の態様は、フローチャート、流れ図、構造図またはブロック図として示されるプロセスとして説明され得ることに留意されたい。フローチャートは動作を逐次プロセスとして説明する場合があるが、動作の多くは並行してまたは同時に実行され得る。加えて、動作の順序は並べ替えられてもよい。プロセスは、その動作が完了したとき、終了する。プロセスは、方法、関数、プロシージャ、サブルーチン、サブプログラムなどに対応する場合がある。プロセスが関数に相当する場合、その終了は、その関数が呼出し関数またはメイン関数に戻ることに相当する。
その上、記憶媒体は、読取り専用メモリ(ROM)、ランダムアクセスメモリ(RAM)、磁気ディスク記憶媒体、光学記憶媒体、フラッシュメモリデバイスおよび/もしくは他の機械可読媒体、およびプロセッサ可読媒体、ならびに/または情報を記憶するためのコンピュータ可読媒体を含む、データを記憶するための1つもしくは複数のデバイスを表し得る。「機械可読媒体」、「コンピュータ可読媒体」、および/または「プロセッサ可読媒体」という用語は、限定はしないが、ポータブルもしくは固定ストレージデバイス、光ストレージデバイス、ならびに、命令および/またはデータを記憶または格納することが可能な様々な他の媒体のような非一時的媒体を含み得る。したがって、本明細書で説明される様々な方法は、「機械可読媒体」、「コンピュータ可読媒体」および/または「プロセッサ可読媒体」に記憶され、1つもしくは複数のプロセッサ、機械および/またはデバイスによって実行され得る命令および/またはデータによって、完全にまたは部分的に実装され得る。
さらに、本開示の態様は、ハードウェア、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、またはそれらの任意の組合せによって実装され得る。ソフトウェア、ファームウェア、ミドルウェアまたはマイクロコードで実装されるとき、必要なタスクを実行するプログラムコードまたはコードセグメントは、記憶媒体または他のストレージのような機械可読媒体に記憶され得る。プロセッサは、必要なタスクを実行する場合がある。コードセグメントは、プロシージャ、関数、サブプログラム、プログラム、ルーチン、サブルーチン、モジュール、ソフトウェアパッケージ、クラス、または命令、データ構造もしくはプログラムステートメントの任意の組合せを表す場合がある。コードセグメントは、情報、データ、引数、パラメータ、またはメモリ内容を渡すことおよび/または受け取ることによって、別のコードセグメントまたはハードウェア回路に結合され得る。情報、引数、パラメータ、データなどは、メモリ共有、メッセージパッシング、トークンパッシング、ネットワーク送信などを含む、任意の適切な手段を介して渡されてもよく、転送されてもよく、または送信され得る。
本明細書で開示する例に関して説明する様々な例示的な論理ブロック、モジュール、回路、要素、および/または構成要素は、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラマブル論理構成要素、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、または本明細書で説明する機能を実施するように設計されたそれらの任意の組合せで実装または実行されてもよい。汎用プロセッサはマイクロプロセッサであり得るが、代替として、プロセッサは、任意の従来型プロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであり得る。プロセッサはまた、コンピューティング構成要素の組合せ、たとえば、DSPとマイクロプロセッサとの組合せ、いくつかのマイクロプロセッサ、DSPコアと連係した1つもしくは複数のマイクロプロセッサ、または他の任意のそのような構成として実装され得る。
本明細書で開示する例に関して説明する方法またはアルゴリズムは、直接ハードウェアにおいて、プロセッサによって実行可能なソフトウェアモジュールにおいて、または両方の組合せにおいて、処理ユニット、プログラミング命令、または他の指示の形態で実施されてもよく、かつ、単一のデバイスに含まれてもよく、または複数のデバイスにわたって分散され得る。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブルディスク、CD-ROM、または当技術分野において知られている任意の他の形態の記憶媒体に常駐し得る。プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、記憶媒体はプロセッサに結合され得る。代替案では、記憶媒体は、プロセッサに一体化され得る。
当業者は、本明細書で開示される態様に関連して説明された様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、またはその両方の組合せとして実施され得ることを、さらに了解する。ハードウェアおよびソフトウェアのこの互換性を明確に示すために、様々な例示的なコンポーネント、ブロック、モジュール、回路、およびステップが、上では全般的にそれらの機能性に関して説明された。そのような機能性が、ハードウェアまたはソフトウェアのいずれとして実施されるのかは、特定の応用例およびシステム全体に課せられる設計制約に依存する。
本明細書で説明される本発明の様々な特徴は、本発明から逸脱することなく、異なるシステム内で実施され得る。本開示のこれまでの態様は例にすぎず、本発明を限定するものと解釈されるべきではないことに留意されたい。本開示の態様の説明は、例示であることを意図しており、特許請求の範囲を限定することは意図していない。したがって、本教示は、他のタイプの装置に容易に適用されることが可能であり、多くの代替形態、変更形態、および変形形態が当業者には明らかであろう。
100 集積回路(IC)
201 金属ライン/金属トレース
202 金属ライン/金属トレース
203 金属ライン/金属トレース
204 ビア
205 ビア
206 トランジスタ
300 導電性経路
302 第1の導電性経路
400 導電性経路
402 補助導電性経路
410 第1の挿入された金属ライン
412 第2の挿入された金属ライン
420 ビア
422 ビア
424 ビア
500 多段バッファ経路
502 第1のバッファ
504 第2のバッファ
506 第3のバッファ
508 第4のバッファ
800 導電性経路
810 挿入された金属ライン
812 挿入された金属ライン
814 挿入された金属ライン
816 挿入された金属ライン
900 導電性経路
902 金属延長片
904 金属延長片
906 端部
908 端部
1000 導電性経路
1002 第1の導電性経路
1004 第1の金属ライン
1010 金属ライン
1020 ビア

Claims (30)

  1. 集積回路を製造する方法であって、
    前記集積回路の経路選択を実行して複数の金属層にわたって複数の導電性経路を生成するステップと、
    電流および電流密度を有する、前記複数の導電性経路のうちの第1の導電性経路を特定するステップであって、前記第1の導電性経路が、第1の金属層内に少なくとも第1の金属ラインを含む、特定するステップと、
    経路選択および特定の前記ステップを実行した後、第1のビア、第2の金属ラインおよび第2のビアを形成するステップを含む補助導電性経路を形成するステップとを含み、前記第1のビアが前記第2の金属ラインに電気的に結合され、前記第2の金属ラインが次に前記第2のビアに電気的に結合され、前記第2の金属ラインが前記第1の金属層とは異なる第2の金属層内に配置され、前記第1および前記第2のビアが前記第1の金属層と前記第2の金属層との間に配置され、前記第1および前記第2のビアが前記第1の金属ラインを前記第2の金属ラインに電気的に結合し、それによって、前記補助導電性経路が、前記第1の導電性経路を通って流れる前記電流の一部を転流することによって前記第1の導電性経路の前記電流および前記電流密度を低減する、方法。
  2. 前記補助導電性経路の経路長が、前記第1の導電性経路の経路長とは異なる、請求項1に記載の方法。
  3. 前記補助導電性経路の前記経路長が、前記第1の導電性経路の前記経路長より長い、請求項2に記載の方法。
  4. 経路選択および特定の前記ステップを実行した後、第3の金属ライン、第4の金属ラインおよび第5の金属ラインを形成するステップを含む第2の補助導電性経路を形成するステップをさらに含み、前記第3の金属ラインが前記第4の金属ラインに電気的に結合され、前記第4の金属ラインが次に前記第5の金属ラインに電気的に結合され、前記第3、前記第4および前記第5の金属ラインがすべて、前記第2の金属層内に配置され、前記第3および前記第5の金属ラインが、前記第4の金属ラインを前記第2の金属ラインに電気的に結合し、それによって、前記第2の補助導電性経路が、前記第1の導電性経路を通って流れる前記電流の追加の部分を転流することによって前記第1の導電性経路の前記電流および前記電流密度をさらに低減する、請求項1に記載の方法。
  5. 前記第1の導電性経路、前記補助導電性経路、および前記第2の補助導電性経路の各々に対する経路長が、互いに異なる、請求項4に記載の方法。
  6. 経路選択および特定の前記ステップを実行した後、第3のビア、第3の金属ラインおよび第4のビアを形成するステップを含む第2の補助導電性経路を形成するステップをさらに含み、前記第3のビアが前記第3の金属ラインに電気的に結合され、前記第3の金属ラインが次に前記第4のビアに電気的に結合され、前記第3の金属ラインが前記第1および前記第2の金属層とは異なる第3の金属層内に配置され、前記第3および前記第4のビアが前記第2の金属層と前記第3の金属層との間に配置され、前記第3および前記第4のビアが前記第3の金属ラインを前記第2の金属ラインに電気的に結合し、それによって、前記第2の補助導電性経路が、前記第1の導電性経路を通って流れる前記電流の追加の部分を転流することによって前記第1の導電性経路の前記電流および前記電流密度をさらに低減する、請求項1に記載の方法。
  7. 前記第1の導電性経路、前記補助導電性経路、および前記第2の補助導電性経路の各々に対する経路長が、互いに異なる、請求項6に記載の方法。
  8. 前記補助導電性経路を形成するステップが、前記第2の金属層内の第3および第4の金属ラインと、前記第3の金属ラインを通して前記第1のビアに電気的に結合された前記第2の金属ラインの第1の端部と、前記第4の金属ラインを通して前記第2のビアに電気的に結合された前記第2の金属ラインの第2の端部とをさらに含む、請求項1に記載の方法。
  9. 前記第2の金属ラインの端部が、前記第2の金属ラインがビアに結合された接合点を越えて延びる金属延長片を含み、前記延長片が、原子を収集するように、および/またはエレクトロマイグレーションによるボイドを形成するように適合される、請求項1に記載の方法。
  10. 前記補助導電性経路が、前記集積回路の設置および経路選択が実行された後、前記第1および前記第2のビアと前記第2の金属ラインとを前記集積回路のレイアウト設計に挿入することによって形成される、請求項1に記載の方法。
  11. 第1の金属層内に少なくとも第1の金属ラインを含む第1の導電性経路と、
    第1のビア、第2の金属ラインおよび第2のビアを含む少なくとも1つの補助導電性経路とを備え、前記第1のビアが前記第2の金属ラインに電気的に結合され、前記第2の金属ラインが次に前記第2のビアに電気的に結合され、前記第2の金属ラインが前記第1の金属層とは異なる第2の金属層内に配置され、前記第1および前記第2のビアが前記第1の金属層と前記第2の金属層との間に配置され、前記第1および前記第2のビアが前記第1の金属ラインを前記第2の金属ラインに電気的に結合し、それによって、前記補助導電性経路が、前記第1の導電性経路を通って流れる電流の一部を転流することによって前記第1の導電性経路の前記電流および電流密度を低減する、集積回路。
  12. 前記補助導電性経路が、前記集積回路の設置および経路選択が実行された後、前記第1および前記第2のビアと前記第2の金属ラインとを前記集積回路のレイアウト設計に挿入することによって形成される、請求項11に記載の集積回路。
  13. 前記補助導電性経路の経路長が、前記第1の導電性経路の経路長とは異なる、請求項11に記載の集積回路。
  14. 前記補助導電性経路の前記経路長が、前記第1の導電性経路の前記経路長より長い、請求項13に記載の集積回路。
  15. 第3の金属ライン、第4の金属ラインおよび第5の金属ラインを含む第2の補助導電性経路をさらに備え、前記第3の金属ラインが前記第4の金属ラインに電気的に結合され、前記第4の金属ラインが次に前記第5の金属ラインに電気的に結合され、前記第3、前記第4および前記第5の金属ラインがすべて、前記第2の金属層内に配置され、前記第3および前記第5の金属ラインが、前記第4の金属ラインを前記第2の金属ラインに電気的に結合し、それによって、前記第2の補助導電性経路が、前記第1の導電性経路を通って流れる前記電流の追加の部分を転流することによって前記第1の導電性経路の前記電流および前記電流密度をさらに低減する、請求項11に記載の集積回路。
  16. 前記第1の導電性経路、前記補助導電性経路、および前記第2の補助導電性経路の各々に対する経路長が、互いに異なる、請求項15に記載の集積回路。
  17. 第3のビア、第3の金属ラインおよび第4のビアを含む第2の補助導電性経路をさらに備え、前記第3のビアが前記第3の金属ラインに電気的に結合され、前記第3の金属ラインが次に前記第4のビアに電気的に結合され、前記第3の金属ラインが前記第1および前記第2の金属層とは異なる第3の金属層内に配置され、前記第3および前記第4のビアが前記第2の金属層と前記第3の金属層との間に配置され、前記第3および前記第4のビアが前記第3の金属ラインを前記第2の金属ラインに電気的に結合し、それによって、前記第2の補助導電性経路が、前記第1の導電性経路を通って流れる前記電流の追加の部分を転流することによって前記第1の導電性経路の前記電流および前記電流密度をさらに低減する、請求項11に記載の集積回路。
  18. 前記第1の導電性経路、前記補助導電性経路、および前記第2の補助導電性経路の各々に対する経路長が、互いに異なる、請求項17に記載の集積回路。
  19. 前記補助導電性経路が、前記第2の金属層内の第3および第4の金属ラインと、前記第3の金属ラインを通して前記第1のビアに電気的に結合された前記第2の金属ラインの第1の端部と、前記第4の金属ラインを通して前記第2のビアに電気的に結合された前記第2の金属ラインの第2の端部とをさらに含む、請求項11に記載の集積回路。
  20. 前記第2の金属ラインの端部が、前記第2の金属ラインがビアに結合された接合点を越えて延びる金属延長片を含み、前記延長片が、原子を収集するように、および/またはエレクトロマイグレーションによるボイドを形成するように適合される、請求項11に記載の集積回路。
  21. 集積回路の経路選択を実行して複数の金属層にわたって複数の導電性経路を生成するステップと、
    電流および電流密度を有する、前記複数の導電性経路のうちの第1の導電性経路を特定するステップであって、前記第1の導電性経路が、第1の金属層内に少なくとも第1の金属ラインを含む、特定するステップと、
    経路選択および特定の前記ステップを実行した後、第1のビア、第2の金属ラインおよび第2のビアを形成するステップを含む補助導電性経路を形成するステップとを含むプロセスによって準備される集積回路であって、前記第1のビアが前記第2の金属ラインに電気的に結合され、前記第2の金属ラインが次に前記第2のビアに電気的に結合され、前記第2の金属ラインが前記第1の金属層とは異なる第2の金属層内に配置され、前記第1および前記第2のビアが前記第1の金属層と前記第2の金属層との間に配置され、前記第1および前記第2のビアが前記第1の金属ラインを前記第2の金属ラインに電気的に結合し、それによって、前記補助導電性経路が、前記第1の導電性経路を通って流れる前記電流の一部を転流することによって前記第1の導電性経路の前記電流および前記電流密度を低減する、集積回路。
  22. 前記補助導電性経路の経路長が、前記第1の導電性経路の経路長とは異なる、請求項21に記載の集積回路。
  23. 前記補助導電性経路の前記経路長が、前記第1の導電性経路の前記経路長より長い、請求項22に記載の集積回路。
  24. 前記プロセスが、
    経路選択および特定の前記ステップを実行した後、第3の金属ライン、第4の金属ラインおよび第5の金属ラインを形成するステップを含む第2の補助導電性経路を形成するステップをさらに含み、前記第3の金属ラインが前記第4の金属ラインに電気的に結合され、前記第4の金属ラインが次に前記第5の金属ラインに電気的に結合され、前記第3、前記第4および前記第5の金属ラインがすべて、前記第2の金属層内に配置され、前記第3および前記第5の金属ラインが、前記第4の金属ラインを前記第2の金属ラインに電気的に結合し、それによって、前記第2の補助導電性経路が、前記第1の導電性経路を通って流れる前記電流の追加の部分を転流することによって前記第1の導電性経路の前記電流および前記電流密度をさらに低減する、請求項21に記載の集積回路。
  25. 前記第1の導電性経路、前記補助導電性経路、および前記第2の補助導電性経路の各々に対する経路長が、互いに異なる、請求項24に記載の集積回路。
  26. 前記プロセスが、
    経路選択および特定の前記ステップを実行した後、第3のビア、第3の金属ラインおよび第4のビアを形成するステップを含む第2の補助導電性経路を形成するステップをさらに含み、前記第3のビアが前記第3の金属ラインに電気的に結合され、前記第3の金属ラインが次に前記第4のビアに電気的に結合され、前記第3の金属ラインが前記第1および前記第2の金属層とは異なる第3の金属層内に配置され、前記第3および前記第4のビアが前記第2の金属層と前記第3の金属層との間に配置され、前記第3および前記第4のビアが前記第3の金属ラインを前記第2の金属ラインに電気的に結合し、それによって、前記第2の補助導電性経路が、前記第1の導電性経路を通って流れる前記電流の追加の部分を転流することによって前記第1の導電性経路の前記電流および前記電流密度をさらに低減する、請求項21に記載の集積回路。
  27. 前記第1の導電性経路、前記補助導電性経路、および前記第2の補助導電性経路の各々に対する経路長が、互いに異なる、請求項26に記載の集積回路。
  28. 前記補助導電性経路を形成するステップが、前記第2の金属層内の第3および第4の金属ラインと、前記第3の金属ラインを通して前記第1のビアに電気的に結合された前記第2の金属ラインの第1の端部と、前記第4の金属ラインを通して前記第2のビアに電気的に結合された前記第2の金属ラインの第2の端部とをさらに含む、請求項21に記載の集積回路。
  29. 前記第2の金属ラインの端部が、前記第2の金属ラインがビアに結合された接合点を越えて延びる金属延長片を含み、前記延長片が、原子を収集するように、および/またはエレクトロマイグレーションによるボイドを形成するように適合される、請求項21に記載の集積回路。
  30. 前記補助導電性経路が、前記集積回路の設置および経路選択が実行された後、前記第1および前記第2のビアと前記第2の金属ラインとを前記集積回路のレイアウト設計に挿入することによって形成される、請求項21に記載の集積回路。
JP2017503100A 2014-07-24 2015-07-21 金属ラインおよびビアのマトリクスの挿入によるエレクトロマイグレーション、突入電流効果、ｉｒ電圧降下、およびジッタの軽減 Active JP6509323B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/340,381 US9496174B2 (en) 2014-07-24 2014-07-24 Mitigating electromigration, in-rush current effects, IR-voltage drop, and jitter through metal line and via matrix insertion
US14/340,381 2014-07-24
PCT/US2015/041371 WO2016014559A1 (en) 2014-07-24 2015-07-21 Mitigating electromigration, in-rush current effects, ir-voltage drop, and jitter through metal line and via matrix insertion

Publications (3)

Publication Number Publication Date
JP2017521871A true JP2017521871A (ja) 2017-08-03
JP2017521871A5 JP2017521871A5 (ja) 2018-08-16
JP6509323B2 JP6509323B2 (ja) 2019-05-08

Family

ID=53765584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017503100A Active JP6509323B2 (ja) 2014-07-24 2015-07-21 金属ラインおよびビアのマトリクスの挿入によるエレクトロマイグレーション、突入電流効果、ｉｒ電圧降下、およびジッタの軽減

Country Status (5)

Country Link
US (2) US9496174B2 (ja)
EP (1) EP3172764A1 (ja)
JP (1) JP6509323B2 (ja)
CN (1) CN106575311B (ja)
WO (1) WO2016014559A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496174B2 (en) 2014-07-24 2016-11-15 Qualcomm Incorporated Mitigating electromigration, in-rush current effects, IR-voltage drop, and jitter through metal line and via matrix insertion
KR102643003B1 (ko) 2016-12-14 2024-03-05 삼성전자주식회사 파워 레일의 오믹 강하를 감소하는 회로 체인을 포함하는 집적 회로
US10651201B2 (en) * 2017-04-05 2020-05-12 Samsung Electronics Co., Ltd. Integrated circuit including interconnection and method of fabricating the same, the interconnection including a pattern shaped and/or a via disposed for mitigating electromigration
KR102157355B1 (ko) 2019-04-23 2020-09-18 삼성전자 주식회사 표준 셀들을 포함하는 집적 회로, 이를 제조하기 위한 방법 및 컴퓨팅 시스템
US11244961B2 (en) 2019-11-04 2022-02-08 Samsung Electronics Co., Ltd. Integrated circuit including integrated standard cell structure
JP7563038B2 (ja) * 2020-08-14 2024-10-08 株式会社ソシオネクスト 半導体装置の電源配線構造および半導体装置の電源配線レイアウト方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02165652A (ja) * 1988-12-20 1990-06-26 Toshiba Corp 半導体集積回路装置
JPH11186433A (ja) * 1997-12-17 1999-07-09 Nec Corp 半導体装置の多層配線構造
JPH11243146A (ja) * 1998-02-25 1999-09-07 Nec Kyushu Ltd 半導体集積回路とその配線方法
JP2002009159A (ja) * 2000-06-26 2002-01-11 Nec Microsystems Ltd 半導体集積回路のレイアウト設計方法及びレイアウト設計装置
JP2003031662A (ja) * 2001-07-16 2003-01-31 Mitsubishi Electric Corp 半導体集積回路の配線方法、半導体集積回路、及び配線方法をコンピュータに実行させるプログラム
JP2006228987A (ja) * 2005-02-17 2006-08-31 Toshiba Corp 半導体集積回路の製造方法及び半導体集積回路
JP2007214397A (ja) * 2006-02-10 2007-08-23 Nec Corp 半導体集積回路
JP2008541308A (ja) * 2005-05-18 2008-11-20 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｖｌｓｉレイアウトの歩留まり及び信頼性を高めるための冗長ルートの使用法
JP2011091178A (ja) * 2009-10-22 2011-05-06 Renesas Electronics Corp 多層配線及び半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614764A (en) * 1995-01-13 1997-03-25 Intel Corporation Endcap reservoir to reduce electromigration
US5639691A (en) 1995-06-05 1997-06-17 Advanced Micro Devices, Inc. Copper pellet for reducing electromigration effects associated with a conductive via in a semiconductor device
US6069068A (en) 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
TW434821B (en) * 2000-02-03 2001-05-16 United Microelectronics Corp Allocation structure of via plug to connect different metal layers
US6717268B2 (en) 2001-11-13 2004-04-06 Intel Corporation Electromigration-reliability improvement of dual damascene interconnects
JP2005051152A (ja) 2003-07-31 2005-02-24 Nec Electronics Corp 半導体装置およびそれを用いた信頼性評価方法
TWI220268B (en) 2003-09-17 2004-08-11 Faraday Tech Corp Method for programming a routing layout design through one via layer
US7131096B1 (en) 2004-06-01 2006-10-31 Pulsic Limited Method of automatically routing nets according to current density rules
WO2008048130A1 (en) 2006-10-16 2008-04-24 Freescale Semiconductor, Inc. System and method for electromigration tolerant cell synthesis
US9379059B2 (en) 2008-03-21 2016-06-28 Mediatek Inc. Power and ground routing of integrated circuit devices with improved IR drop and chip performance
CN101567359B (zh) 2008-04-25 2011-12-07 原景科技股份有限公司 半导体装置
US8138603B2 (en) 2008-05-06 2012-03-20 International Business Machines Corporation Redundancy design with electro-migration immunity
US8901738B2 (en) 2012-11-12 2014-12-02 International Business Machines Corporation Method of manufacturing an enhanced electromigration performance hetero-junction bipolar transistor
US9496174B2 (en) 2014-07-24 2016-11-15 Qualcomm Incorporated Mitigating electromigration, in-rush current effects, IR-voltage drop, and jitter through metal line and via matrix insertion

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02165652A (ja) * 1988-12-20 1990-06-26 Toshiba Corp 半導体集積回路装置
JPH11186433A (ja) * 1997-12-17 1999-07-09 Nec Corp 半導体装置の多層配線構造
JPH11243146A (ja) * 1998-02-25 1999-09-07 Nec Kyushu Ltd 半導体集積回路とその配線方法
JP2002009159A (ja) * 2000-06-26 2002-01-11 Nec Microsystems Ltd 半導体集積回路のレイアウト設計方法及びレイアウト設計装置
JP2003031662A (ja) * 2001-07-16 2003-01-31 Mitsubishi Electric Corp 半導体集積回路の配線方法、半導体集積回路、及び配線方法をコンピュータに実行させるプログラム
JP2006228987A (ja) * 2005-02-17 2006-08-31 Toshiba Corp 半導体集積回路の製造方法及び半導体集積回路
JP2008541308A (ja) * 2005-05-18 2008-11-20 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｖｌｓｉレイアウトの歩留まり及び信頼性を高めるための冗長ルートの使用法
JP2007214397A (ja) * 2006-02-10 2007-08-23 Nec Corp 半導体集積回路
JP2011091178A (ja) * 2009-10-22 2011-05-06 Renesas Electronics Corp 多層配線及び半導体装置

Also Published As

Publication number Publication date
CN106575311B (zh) 2019-10-22
CN106575311A (zh) 2017-04-19
WO2016014559A1 (en) 2016-01-28
US10008425B2 (en) 2018-06-26
US9496174B2 (en) 2016-11-15
US20170047259A1 (en) 2017-02-16
EP3172764A1 (en) 2017-05-31
US20160027691A1 (en) 2016-01-28
JP6509323B2 (ja) 2019-05-08

Similar Documents

Publication Publication Date Title
US10008425B2 (en) Mitigating electromigration, in-rush current effects, IR-voltage drop, and jitter through metal line and via matrix insertion
JP6309608B2 (ja) 集積回路の異なる階層上の、読取／書込ポートおよびアクセスロジックを有する３ｄメモリセル
JP4829645B2 (ja) 半導体集積回路装置
US8504967B2 (en) Configurable power switch cells and methodology
JP2007242846A5 (ja)
JP4738216B2 (ja) 半導体集積回路装置、及びその回路挿入手法
US7861204B2 (en) Structures including integrated circuits for reducing electromigration effect
US10579773B2 (en) Layouting of interconnect lines in integrated circuits
JP2009021306A (ja) クロック供給回路及びその設計方法
US20200272782A1 (en) Integrated device and method of forming the same
US20160267214A1 (en) Clock tree design methods for ultra-wide voltage range circuits
US20150186586A1 (en) Integrated circuit layouts and methods to improve performance
JP2009187354A (ja) 半導体集積回路、その設計方法、半導体集積回路設計プログラム、及び半導体集積回路設計装置
US20150032931A1 (en) Synchronous Bus Width Adaptation
EP2429079B1 (en) Configurable power switch cells and methodology
Mahdoum Architectural synthesis of networks on chip
Bashirullah et al. Low-power design methodology for an on-chip bus with adaptive bandwidth capability
JP2006352886A (ja) タイミング感知用回路のための方法及びシステム
Lu et al. Register on MEsh (ROME): A novel approach for clock mesh network synthesis
US20150303145A1 (en) Back end of line (beol) local optimization to improve product performance
US9639651B2 (en) Routing method for integrated circuit and related integrated circuit
JP2006114833A (ja) 半導体集積回路及びその設計方法
JP2022548483A (ja) 低オーバーヘッド広帯域幅再構成可能な相互接続装置及び方法
Wu et al. Process antenna effect elimination in ultra deep submicron
JP2008242918A (ja) 半導体集積回路の設計装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190402

R150 Certificate of patent or registration of utility model

Ref document number: 6509323

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250