[go: up one dir, main page]

JP2017163044A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2017163044A
JP2017163044A JP2016047426A JP2016047426A JP2017163044A JP 2017163044 A JP2017163044 A JP 2017163044A JP 2016047426 A JP2016047426 A JP 2016047426A JP 2016047426 A JP2016047426 A JP 2016047426A JP 2017163044 A JP2017163044 A JP 2017163044A
Authority
JP
Japan
Prior art keywords
layer
insulating film
recess
semiconductor device
charge storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016047426A
Other languages
English (en)
Inventor
村越　篤
Atsushi Murakoshi
篤 村越
康人 吉水
Yasuto Yoshimizu
康人 吉水
知文 井上
Tomofumi Inoue
知文 井上
竜也 加藤
Tatsuya Kato
竜也 加藤
優太 渡辺
Yuta Watanabe
優太 渡辺
史隆 荒井
Fumitaka Arai
史隆 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2016047426A priority Critical patent/JP2017163044A/ja
Priority to US15/254,014 priority patent/US10276586B2/en
Publication of JP2017163044A publication Critical patent/JP2017163044A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H10D30/6892—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode having at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H10D30/6893—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode wherein the floating gate has multiple non-connected parts, e.g. multi-particle floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H10D30/693—Vertical IGFETs having charge trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H10D30/694—IGFETs having charge trapping gate insulators, e.g. MNOS transistors characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H10D30/694—IGFETs having charge trapping gate insulators, e.g. MNOS transistors characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/697—IGFETs having charge trapping gate insulators, e.g. MNOS transistors characterised by the shapes, relative sizes or dispositions of the gate electrodes having trapping at multiple separated sites, e.g. multi-particles trapping sites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H10D30/694—IGFETs having charge trapping gate insulators, e.g. MNOS transistors characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/699—IGFETs having charge trapping gate insulators, e.g. MNOS transistors characterised by the shapes, relative sizes or dispositions of the gate electrodes having the gate at least partly formed in a trench

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】３次元メモリセルの電荷蓄積能力と電荷保持能力とを向上させることが可能な半導体装置およびその製造方法を提供する。【解決手段】一の実施形態によれば、半導体装置は、基板と、前記基板の表面に垂直な方向に延びる半導体層とを備える。前記装置はさらに、前記半導体層の側面に第１絶縁膜を介して設けられた第１電極層を備える。前記装置はさらに、前記第１電極層の側面に第２絶縁膜を介して設けられた第１電荷蓄積層と、前記第１電荷蓄積層の側面に設けられた第２電荷蓄積層とを含む、または、前記第１電極層の側面に前記第２絶縁膜を介して設けられた金属シリサイド層を含む電荷蓄積層を備える。前記装置はさらに、前記電荷蓄積層の側面に第３絶縁膜を介して設けられた第２電極層を備える。【選択図】図２

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
３次元メモリのメモリセルは、ＭＯＮＯＳ（Metal/Oxide/Nitride/Oxide/Silicon）型であることが多い。ＭＯＮＯＳ型のメモリセルは、シリコン層であるチャネル半導体層と、酸化膜であるトンネル絶縁膜と、窒化膜である電荷トラップ層と、酸化膜であるブロック絶縁膜と、金属層である制御ゲートとを備えている。
ＭＯＮＯＳ型のメモリセルは、電荷蓄積層として、浮遊ゲートの代わりに電荷トラップ層を備えている。浮遊ゲートは一般に、ポリシリコン層などの半導体層や、金属層などの導体層を含んでいるのに対し、電荷トラップ層は一般に、シリコン窒化膜などの絶縁膜を含んでいる。ＭＯＮＯＳ型の３次元メモリセルには、電荷トラップ層の厚さを浮遊ゲートの厚さよりも薄くできるという利点があるが、消去速度が遅い、微細化に伴いメモリセル間の干渉が大きくなるという問題がある。
そこで、ＭＯＮＯＳ型の３次元メモリセルにおいて、トンネル絶縁膜と電荷トラップ層との間にさらに、浮遊ゲートとゲート間絶縁膜とを形成することが提案されている。この場合、電荷を浮遊ゲートではなく電荷トラップ層に蓄積することで、浮遊ゲートの厚さを薄くすることができる。さらには、電荷トラップ層をｈｉｇｈ−ｋ膜とすることで、電荷トラップ層に多量の電荷を蓄積することができる。しかしながら、電荷トラップ層内の電荷が、浮遊ゲートに抜けやすいことが問題となる。すなわち、浮遊ゲートと電荷トラップ層とを備える３次元メモリセルは、電荷蓄積能力が高いものの、電荷保持能力が低いことが問題となる。
米国特許公報第８７５９８９５号 米国特許出願公開公報２０１４／０１３１７８４号
３次元メモリセルの電荷蓄積能力と電荷保持能力とを向上させることが可能な半導体装置およびその製造方法を提供する。
一の実施形態によれば、半導体装置は、基板と、前記基板の表面に垂直な方向に延びる半導体層とを備える。前記装置はさらに、前記半導体層の側面に第１絶縁膜を介して設けられた第１電極層を備える。前記装置はさらに、前記第１電極層の側面に第２絶縁膜を介して設けられた第１電荷蓄積層と、前記第１電荷蓄積層の側面に設けられた第２電荷蓄積層とを含む、または、前記第１電極層の側面に前記第２絶縁膜を介して設けられた金属シリサイド層を含む電荷蓄積層を備える。前記装置はさらに、前記電荷蓄積層の側面に第３絶縁膜を介して設けられた第２電極層を備える。
第１実施形態の半導体装置の構造を示す断面図である。 第１実施形態の半導体装置の構造を示す拡大断面図である。 第１実施形態の半導体装置の製造方法を示す拡大断面図(1/14)である。 第１実施形態の半導体装置の製造方法を示す拡大断面図(2/14)である。 第１実施形態の半導体装置の製造方法を示す拡大断面図(3/14)である。 第１実施形態の半導体装置の製造方法を示す拡大断面図(4/14)である。 第１実施形態の半導体装置の製造方法を示す拡大断面図(5/14)である。 第１実施形態の半導体装置の製造方法を示す拡大断面図(6/14)である。 第１実施形態の半導体装置の製造方法を示す拡大断面図(7/14)である。 第１実施形態の半導体装置の製造方法を示す拡大断面図(8/14)である。 第１実施形態の半導体装置の製造方法を示す拡大断面図(9/14)である。 第１実施形態の半導体装置の製造方法を示す拡大断面図(10/14)である。 第１実施形態の半導体装置の製造方法を示す拡大断面図(11/14)である。 第１実施形態の半導体装置の製造方法を示す拡大断面図(12/14)である。 第１実施形態の半導体装置の製造方法を示す拡大断面図(13/14)である。 第１実施形態の半導体装置の製造方法を示す拡大断面図(14/14)である。 第１実施形態の第１比較例の半導体装置の構造を示す断面図である。 第１実施形態の第１比較例の半導体装置の構造を示す拡大断面図である。 第１実施形態の第２比較例の半導体装置の構造を示す断面図である。 第１実施形態の第２比較例の半導体装置の構造を示す拡大断面図である。 第１実施形態の半導体装置のＷ／Ｅ（書き込み／消去）特性を示したグラフである。 第１実施形態の半導体装置の電荷保持特性を示したグラフである。 第１実施形態の半導体装置のバンド構造を説明するためのグラフである。 第２実施形態の半導体装置の構造を説明するための断面図である。 第２実施形態の半導体装置の構造を示す断面図である。 第２実施形態の半導体装置の製造方法を示す断面図(1/48)である。 第２実施形態の半導体装置の製造方法を示す断面図(2/48)である。 第２実施形態の半導体装置の製造方法を示す断面図(3/48)である。 第２実施形態の半導体装置の製造方法を示す断面図(4/48)である。 第２実施形態の半導体装置の製造方法を示す断面図(5/48)である。 第２実施形態の半導体装置の製造方法を示す断面図(6/48)である。 第２実施形態の半導体装置の製造方法を示す断面図(7/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(8/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(9/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(10/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(11/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(12/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(13/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(14/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(15/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(16/48)である。 第２実施形態の半導体装置の製造方法を示す断面図(17/48)である。 第２実施形態の半導体装置の製造方法を示す断面図(18/48)である。 第２実施形態の半導体装置の製造方法を示す断面図(19/48)である。 第２実施形態の半導体装置の製造方法を示す断面図(20/48)である。 第２実施形態の半導体装置の製造方法を示す断面図(21/48)である。 第２実施形態の半導体装置の製造方法を示す断面図(22/48)である。 第２実施形態の半導体装置の製造方法を示す断面図(23/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(24/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(25/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(26/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(27/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(28/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(29/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(30/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(31/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(32/48)である。 第２実施形態の半導体装置の製造方法を示す断面図(33/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(34/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(35/48)である。 第２実施形態の半導体装置の製造方法を示す断面図(36/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(37/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(38/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(39/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(40/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(41/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(42/48)である。 第２実施形態の半導体装置の製造方法を示す拡大断面図(43/48)である。 第２実施形態の半導体装置の製造方法を示す断面図(44/48)である。 第２実施形態の半導体装置の製造方法を示す断面図(45/48)である。 第２実施形態の半導体装置の製造方法を示す断面図(46/48)である。 第２実施形態の半導体装置の製造方法を示す断面図(47/48)である。 第２実施形態の半導体装置の製造方法を示す断面図(48/48)である。 第２実施形態の半導体装置の製造方法を説明するための平面図である。 第３実施形態の半導体装置の製造方法を示す拡大断面図(1/31)である。 第３実施形態の半導体装置の製造方法を示す拡大断面図(2/31)である。 第３実施形態の半導体装置の製造方法を示す拡大断面図(3/31)である。 第３実施形態の半導体装置の製造方法を示す拡大断面図(4/31)である。 第３実施形態の半導体装置の製造方法を示す拡大断面図(5/31)である。 第３実施形態の半導体装置の製造方法を示す拡大断面図(6/31)である。 第３実施形態の半導体装置の製造方法を示す拡大断面図(7/31)である。 第３実施形態の半導体装置の製造方法を示す拡大断面図(8/31)である。 第３実施形態の半導体装置の製造方法を示す拡大断面図(9/31)である。 第３実施形態の半導体装置の製造方法を示す拡大断面図(10/31)である。 第３実施形態の半導体装置の製造方法を示す拡大断面図(11/31)である。 第３実施形態の半導体装置の製造方法を示す拡大断面図(12/31)である。 第３実施形態の半導体装置の製造方法を示す断面図(13/31)である。 第３実施形態の半導体装置の製造方法を示す断面図(14/31)である。 第３実施形態の半導体装置の製造方法を示す拡大断面図(15/31)である。 第３実施形態の半導体装置の製造方法を示す拡大断面図(16/31)である。 第３実施形態の半導体装置の製造方法を示す拡大断面図(17/31)である。 第３実施形態の半導体装置の製造方法を示す断面図(18/31)である。 第３実施形態の半導体装置の製造方法を示す断面図(19/31)である。 第３実施形態の半導体装置の製造方法を示す断面図(20/31)である。 第３実施形態の半導体装置の製造方法を示す断面図(21/31)である。 第３実施形態の半導体装置の製造方法を示す拡大断面図(22/31)である。 第３実施形態の半導体装置の製造方法を示す拡大断面図(23/31)である。 第３実施形態の半導体装置の製造方法を示す拡大断面図(24/31)である。 第３実施形態の半導体装置の製造方法を示す拡大断面図(25/31)である。 第３実施形態の半導体装置の製造方法を示す拡大断面図(26/31)である。 第３実施形態の半導体装置の製造方法を示す拡大断面図(27/31)である。 第３実施形態の半導体装置の製造方法を示す拡大断面図(28/31)である。 第３実施形態の半導体装置の製造方法を示す拡大断面図(29/31)である。 第３実施形態の半導体装置の製造方法を示す断面図(30/31)である。 第３実施形態の半導体装置の製造方法を示す断面図(31/31)である。 第３実施形態の半導体装置のバンド構造を説明するためのグラフである。 第４実施形態の半導体装置の構造を示す拡大断面図である。 第４実施形態の半導体装置の製造方法を示す断面図(1/28)である。 第４実施形態の半導体装置の製造方法を示す断面図(2/28)である。 第４実施形態の半導体装置の製造方法を示す拡大断面図(3/28)である。 第４実施形態の半導体装置の製造方法を示す拡大断面図(4/28)である。 第４実施形態の半導体装置の製造方法を示す拡大断面図(5/28)である。 第４実施形態の半導体装置の製造方法を示す拡大断面図(6/28)である。 第４実施形態の半導体装置の製造方法を示す拡大断面図(7/28)である。 第４実施形態の半導体装置の製造方法を示す拡大断面図(8/28)である。 第４実施形態の半導体装置の製造方法を示す拡大断面図(9/28)である。 第４実施形態の半導体装置の製造方法を示す拡大断面図(10/28)である。 第４実施形態の半導体装置の製造方法を示す拡大断面図(11/28)である。 第４実施形態の半導体装置の製造方法を示す拡大断面図(12/28)である。 第４実施形態の半導体装置の製造方法を示す拡大断面図(13/28)である。 第４実施形態の半導体装置の製造方法を示す拡大断面図(14/28)である。 第４実施形態の半導体装置の製造方法を示す拡大断面図(15/28)である。 第４実施形態の半導体装置の製造方法を示す拡大断面図(16/28)である。 第４実施形態の半導体装置の製造方法を示す拡大断面図(17/28)である。 第４実施形態の半導体装置の製造方法を示す断面図(18/28)である。 第４実施形態の半導体装置の製造方法を示す断面図(19/28)である。 第４実施形態の半導体装置の製造方法を示す拡大断面図(20/28)である。 第４実施形態の半導体装置の製造方法を示す拡大断面図(21/28)である。 第４実施形態の半導体装置の製造方法を示す拡大断面図(22/28)である。 第４実施形態の半導体装置の製造方法を示す拡大断面図(23/28)である。 第４実施形態の半導体装置の製造方法を示す拡大断面図(24/28)である。 第４実施形態の半導体装置の製造方法を示す拡大断面図(25/28)である。 第４実施形態の半導体装置の製造方法を示す拡大断面図(26/28)である。 第４実施形態の半導体装置の製造方法を示す断面図(27/28)である。 第４実施形態の半導体装置の製造方法を示す断面図(28/28)である。
以下、本発明の実施形態を、図面を参照して説明する。
（第１実施形態）
（１）第１実施形態の半導体装置の構造
図１は、第１実施形態の半導体装置の構造を示す断面図である。
図１は、基板１上に形成された下地ＭＯＳＦＥＴ部２、周辺トランジスタ部３、階段コンタクト部４、メモリ素子部５、スリットトレンチ部６、および複数のメモリセル部７を示している。本実施形態の半導体装置は、３次元メモリを備えている。
基板１の例は、シリコン基板などの半導体基板である。図１は、基板１の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板１の表面に垂直なＺ方向を示している。本明細書においては、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱う。本実施形態の−Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。
下地ＭＯＳＦＥＴ部２は、ＭＯＳＦＥＴに相当する複数のトランジスタを含んでいる。３次元メモリの積層メモリ領域は、下地ＭＯＳＦＥＴ部２上に設けられている。積層メモリ領域は、周辺トランジスタ部３、階段コンタクト部４、メモリ素子部５、スリットトレンチ部６、およびメモリセル部７を含んでいる。
周辺トランジスタ部３は、下地ＭＯＳＦＥＴ部２のＭＯＳＦＥＴと電気的に接続されている。階段コンタクト部４は、積層メモリ領域の各ワード線上にコンタクトプラグを形成するために使用される。メモリ素子部５は、３次元メモリのチャネル半導体層や電極層を含んでいる。各メモリ素子部５は、複数のメモリセル部７を備えており、各メモリセル部７は、浮遊ゲート、電荷トラップ層、制御ゲート等を含んでいる。スリットトレンチ部６は、メモリセル同士を分断し、メモリ素子部５の電極層等を形成するために使用される。
図２は、第１実施形態の半導体装置の構造を示す拡大断面図である。図２(ａ)は、図１のＩ−Ｉ’線に沿った水平断面を示す。図２(ｂ)は、図１のＩ−Ｉ’線付近の鉛直断面を示す。図２(ａ)と図２(ｂ)は、１つのメモリセルの断面を示している。
図２(ａ)および図２(ｂ)は、基板１上に形成されたコア層１１、チャネル半導体層１２、トンネル絶縁膜１３、浮遊ゲート（ＦＧ）層１４、ゲート間絶縁膜１５、第１電荷トラップ（ＣＴ）層１６、第２電荷トラップ（ＣＴ）層１７、第１ブロック絶縁膜１８、第２ブロック絶縁膜１９、バリアメタル層２０、制御ゲート（ＣＧ）層２１、酸化膜２２、および複数の絶縁層２３を示している。チャネル半導体層１２は、半導体層の例である。トンネル絶縁膜１３は、第１絶縁膜の例である。ＦＧ層１４は、第１電極層の例である。ゲート間絶縁膜１５は、第２絶縁膜の例である。第１および第２ＣＴ層１６、１７は、電荷蓄積層の例である。第１および第２ブロック絶縁膜１８、１９は、第３絶縁膜の例である。バリアメタル層２０とＣＧ層２１は、第２電極層の例である。
コア層１１、チャネル半導体層１２、およびトンネル絶縁膜１３は、Ｚ方向に延びている。コア層１１の例は、シリコン酸化膜（ＳｉＯ２）などの絶縁膜や、ｐ＋型シリコン層などの半導体層である。チャネル半導体層１２の例は、ポリシリコン層である。トンネル絶縁膜１３の例は、シリコン酸窒化膜（ＳｉＯＮ）である。本実施形態のコア層１１の水平断面形状は、円形である。本実施形態のチャネル半導体層１２とトンネル絶縁膜１３の水平断面形状は、円環形である。チャネル半導体層１２は、コア層１１の側面に形成されている。トンネル絶縁膜１３は、チャネル半導体層１２の側面に形成されている。
ＦＧ層１４は、チャネル半導体層１２の側面にトンネル絶縁膜１３を介して形成されている。ＦＧ層１４の例は、ポリシリコン層である。トンネル絶縁膜１３とＦＧ層１４との間には、ＦＧ層１４の酸化により形成された酸化膜２２が設けられている。本実施形態のＦＧ層１４は、トンネル絶縁膜１３を環状に包囲している。
第１ＣＴ層１６は、ＦＧ層１４の側面にゲート間絶縁膜１５を介して形成され、第２ＣＴ層１７は、第１ＣＴ層１６の側面に形成されている。ゲート間絶縁膜１５の例は、シリコン窒化膜（ＳｉＮ）である。第１ＣＴ層１６の例は、ポリシリコン層などの半導体層である。第２ＣＴ層１７の例は、ｈｉｇｈ−ｋ膜（高誘電体膜）などの絶縁膜である。このｈｉｇｈ−ｋ膜の例は、ＨｆＳｉＯＮ膜である。ただし、Ｈｆ、Ｓｉ、Ｏ、Ｎは、それぞれハフニウム、シリコン、酸素、窒素を表す。このＨｆＳｉＯＮ膜における窒素の組成比は、１０％以上であることが望ましい。これにより、ＨｆＳｉＯＮ膜が熱リン酸などの酸に対して可溶となり、ＨｆＳｉＯＮ膜の選択的エッチングが可能となる。このＨｆＳｉＯＮ膜における窒素の組成比は、１０％以上かつ４０％以下であることがさらに望ましい。理由は、ＨｆＳｉＯＮ膜における窒素の組成比が４０％を超えると、ＨｆＳｉＯＮの結晶化速度が遅くなり、ＨｆＳｉＯＮの非晶質が残存しやすくなるからである。本実施形態の第１および第２ＣＴ層１６、１７は、ゲート間絶縁膜１５を環状に包囲している。
本実施形態の第１および第２ＣＴ層１６、１７は、電荷を蓄積するための電荷蓄積層として使用される。この場合、電荷蓄積層を絶縁膜のみで形成すると、絶縁膜の表面に電荷が溜まり、電荷がＦＧ層１４に抜けやすくなる。一方、本実施形態の電荷蓄積層は、第１および第２ＣＴ層１６、１７を含んでいる。よって、本実施形態では、第１ＣＴ層１６を半導体層とし、第２ＣＴ層１７を絶縁膜とすることで、第２ＣＴ層１７の表面の電荷がＦＧ層１４に抜けにくくなる。理由は、第２ＣＴ層１７から離れた電荷が、第２ＣＴ層１７とＦＧ層１４との間の第１ＣＴ層１６でとどまるからである。よって、本実施形態によれば、電荷蓄積層の電荷保持能力を向上させることが可能となる。さらに、本実施形態によれば、第２ＣＴ層１７をｈｉｇｈ−ｋ膜とすることで、電荷蓄積層の電荷蓄積能力を向上させることが可能となる。
本実施形態では、ゲート間絶縁膜１５が、ＦＧ層１４と酸化膜２２によりトンネル絶縁膜１３と離隔されており、トンネル絶縁膜１３と接していない。さらに、第１および第２ＣＴ層１６、１７が、ゲート間絶縁膜１５、ＦＧ層１４、および酸化膜２２によりトンネル絶縁膜１３と離隔されており、トンネル絶縁膜１３と接していない。これにより、第１および第２ＣＴ層１６、１７内の電荷が、チャネル半導体層１２に抜けにくくなり、第１および第２ＣＴ層１６、１７の電荷保持能力をさらに向上させることができる。また、本実施形態では、第１ＣＴ層１６と第２ＣＴ層１７の両方が、ゲート間絶縁膜１５に接している。
バリアメタル層２０は、第１および第２ブロック絶縁膜１８、１９を介して第２ＣＴ層１７の側面に形成されている。ＣＧ層２１は、第１および第２ブロック絶縁膜１８、１９とバリアメタル層２０とを介して第２ＣＴ層１７の側面に形成されている。第１ブロック絶縁膜１８の例は、シリコン酸化膜である。第２ブロック絶縁膜１９の例は、ＨｆＳｉＯＮ膜である。バリアメタル層２０の例は、窒化チタン（ＴｉＮ）層である。ＣＧ層２１の例は、タングステン（Ｗ）層である。
メモリセル部７と絶縁層２３は、基板１上に交互に積層されている。各メモリセル部７は、ＦＧ層１４、ゲート間絶縁膜１５、第１ＣＴ層１６、第２ＣＴ層１７、第１ブロック絶縁膜１８、第２ブロック絶縁膜１９、バリアメタル層２０、ＣＧ層２１、および酸化膜２２を含んでいる。各メモリセル部７は、図２(ｂ)に示すように、互いに隣接する絶縁層２３間に形成されている。一方、チャネル半導体層１２やトンネル絶縁膜１３は、図２(ｂ)に示すように、これらの絶縁層２３の側面に形成されている。
本実施形態では、第１ブロック絶縁膜１８が、第２ＣＴ層１７の側面と、上部の絶縁層２３の下面と、下部の絶縁層２３の上面に形成されている。一方、第２ブロック絶縁膜１９は、第１ブロック絶縁膜１８の側面のみに形成されており、上部の第１ブロック絶縁膜１８の下面や、下部の第１ブロック絶縁膜１８の上面には形成されていない。その結果、バリアメタル層２０は、上部の第１ブロック絶縁膜１８の下面と、下部の第１ブロック絶縁膜１８の上面と、第２ブロック絶縁膜１９の側面に接している。また、ＣＧ層２１は、上部の第１ブロック絶縁膜１８の下面と、下部の第１ブロック絶縁膜１８の上面と、第２ブロック絶縁膜１９の側面にバリアメタル層２０を介して形成されている。このような構造には、ＣＧ層２１の体積を増加させて、ＣＧ層２１の電気抵抗を低減できるという利点がある。
（２）第１実施形態の半導体装置の製造方法
図３〜図１６は、第１実施形態の半導体装置の製造方法を示す拡大断面図である。
まず、基板１上に複数の絶縁層２３と複数の犠牲層２４とを交互に形成し、これらの絶縁層２３および犠牲層２４に、Ｚ方向に延びるメモリホール５ａを形成する（図３(ａ)）。犠牲層２４は、例えばポリシリコン層である。メモリホール５ａは、メモリ素子部５を形成するために使用される。犠牲層２４は、第１膜の例である。メモリホール５ａは、第１凹部の例である。
次に、メモリホール５ａに露出した犠牲層２４をリセスさせ、犠牲層２４に隣接する凹部５ｂを形成する（図３(ａ)）。犠牲層２４は、例えば室温ＴＭＡＨ（水酸化テトラメチルアンモニウム）処理によりリセスされる。凹部５ｂは、第２凹部の例である。次に、犠牲層２４の表面にドライＯ２酸化により改質酸化膜２５を形成する（図３(ａ)）。
次に、基板１の全面にＣＶＤ（Chemical Vapor Deposition）により第２ＣＴ層１７を形成する（図３(ｂ)）。その結果、第２ＣＴ層１７が、改質酸化膜２５の側面と、凹部５ｂの上面および下面に形成される。第２ＣＴ層１７の例は、ＨｆＳｉＯＮ膜である。次に、第２ＣＴ層１７をＲＴＡ（Rapid Thermal Annealing）により結晶化させる（図３(ｂ)）。
次に、基板１の全面にＣＶＤにより第１ＣＴ層１６を形成する（図４(ａ)）。その結果、第１ＣＴ層１６が凹部５ｂ内に形成され、凹部５ｂが第１ＣＴ層１６により完全に閉塞される。第１ＣＴ層１６の例は、アモルファスシリコン層である。このアモルファスシリコン層は、その後の工程で結晶化によりポリシリコン層に変化する。
次に、第１ＣＴ層１６を選択的にエッチングする（図４(ｂ)）。その結果、第１ＣＴ層１６が第２ＣＴ層１７の側面に残存する。第１ＣＴ層１６は、例えばＴＭＡＨ処理によりエッチングされる。
次に、第１ＣＴ層１６をマスクとして使用して、第２ＣＴ層１７を選択的に除去する（図５(ａ)）。その結果、第２ＣＴ層１７が、改質酸化膜２５の側面と、凹部５ｂの上面および下面の一部とに残存する。第２ＣＴ層１７は、例えば熱リン酸処理により除去される。
次に、基板１の全面にＣＶＤによりゲート間絶縁膜１５を形成する（図５(ｂ)）。その結果、ゲート間絶縁膜１５が、第１および第２ＣＴ層１６、１７の側面と、凹部５ｂの上面および下面に形成される。
次に、基板１の全面にＣＶＤによりダミー層２６を形成する（図６(ａ)）。その結果、ダミー層２６が凹部５ｂ内に形成され、凹部５ｂがダミー層２６により完全に閉塞される。ダミー層２６の例は、アモルファスシリコン層である。
次に、ダミー層２６を選択的にエッチングする（図６(ｂ)）。その結果、ダミー層２６がゲート間絶縁膜１５の側面に残存する。ダミー層２６は、例えばＴＭＡＨ処理によりエッチングされる。
次に、ダミー層２６をマスクとして使用して、ゲート間絶縁膜１５を選択的に除去する（図７(ａ)）。その結果、ゲート間絶縁膜１５が、第１および第２ＣＴ層１６、１７の側面と、凹部５ｂの上面および下面の一部とに残存する。ゲート間絶縁膜１５は、例えば熱リン酸処理により除去される。
次に、ダミー層２６を選択的に除去する（図７(ｂ)）。ダミー層２６は、例えばＴＭＡＨ処理により除去される。
次に、基板１の全面にＣＶＤによりＦＧ層１４を形成する（図８(ａ)）。その結果、ＦＧ層１４が凹部５ｂ内に形成され、凹部５ｂがＦＧ層１４により完全に閉塞される。ＦＧ層１４の例は、アモルファスシリコン層である。このアモルファスシリコン層は、その後の工程で結晶化によりポリシリコン層に変化する。
次に、ＦＧ層１４を選択的にエッチングする（図８(ｂ)）。その結果、ＦＧ層１４が、ゲート間絶縁膜１５の側面と、凹部５ｂの上面および下面の一部とに残存する。ＦＧ層１４は、例えば室温ＴＭＡＨ処理によりエッチングされる。
このようにして、ゲート間絶縁膜１５、第１ＣＴ層１６、および第２ＣＴ層１７が、メモリホール５ａに露出しないように凹部５ｂ内に形成される。よって、このあとメモリホール５ａ内に形成されるトンネル絶縁膜１３とチャネル半導体層１２は、ゲート間絶縁膜１５、第１ＣＴ層１６、および第２ＣＴ層１７に接することはない。
次に、ＦＧ層１４を酸化して、ＦＧ層１４の表面に酸化膜２２を形成する（図９(ａ)）。酸化膜２２は、例えばＷＶＧ（Water Vapor Generator）により形成される。
次に、基板１の全面にＣＶＤによりトンネル絶縁膜１３を形成する（図９(ｂ)）。その結果、トンネル絶縁膜１３がメモリホール５ａの側面および底面に形成される。次に、基板１の全面にＣＶＤによりチャネル半導体層１２の第１層１２ａを形成する（図９(ｂ)）。その結果、第１層１２ａがメモリホール５ａの側面および底面に形成される。第１層１２ａの例は、ポリシリコン層である。その後、メモリホール５ａの底面からトンネル絶縁膜１３および第１層１２ａがエッチバックにより除去され、メモリホール５ａの底面に基板１が露出する。
次に、基板１の全面にＣＶＤによりチャネル半導体層１２の第２層１２ｂを形成する（図１０(ａ)）。その結果、第１層１２ａと第２層１２ｂとを含むチャネル半導体層１２がメモリホール５ａの側面および底面に形成され、チャネル半導体層１２が基板１と電気的に接続される。第２層１２ｂの例は、ポリシリコン層である。
次に、基板１の全面にＣＶＤによりコア層１１を形成する（図１０(ｂ)）。その結果、コア層１１がメモリホール５ａ内に形成され、メモリホール５ａがコア層１１により完全に閉塞される。コア層１１の例は、シリコン酸化膜である。その後、コア層１１およびチャネル半導体層１２をエッチバックにより個々のメモリホール５ａ用に分断し、メモリホール５ａ内にキャップ層を埋め込む。
次に、スリットトレンチ部６を形成するためのレジスト層２７を、絶縁層２３および犠牲層２４上に形成する（図１１(ａ)）。なお、レジスト層２７は、実際には図１１(ａ)に示す位置よりも上方にあるが、図１１(ａ)では説明の便宜上この位置に図示した。
次に、レジスト層２７をマスクとして使用したＲＩＥ（Reactive Ion Etching）により、絶縁層２３および犠牲層２４に、Ｚ方向に延びるスリットトレンチ６ａを形成する（図１１(ｂ)）。スリットトレンチ６ａは、第３凹部の例である。
次に、スリットトレンチ６ａに露出した犠牲層２４を選択的にリセスさせ、改質酸化膜２５に隣接する凹部６ｂを形成する（図１２(ａ)）。犠牲層２４は、例えばＴＭＡＨ処理によりリセスされて除去される。凹部６ｂは、第４凹部の例である。
次に、凹部６ｂに露出した改質酸化膜２５を除去する（図１２(ｂ)）。その結果、第２ＣＴ層１７が凹部６ｂに露出する。さらには、凹部６ｂの上部および下部の絶縁層２３もリセスされる。図１２(ｂ)の工程は、例えばＤＨＦ（希フッ酸）処理により行われる。
次に、基板１の全面にＣＶＤにより第１ブロック絶縁膜１８を形成する（図１３(ａ)）。その結果、第１ブロック絶縁膜１８が、第２ＣＴ層１７の側面と、凹部６ｂの上面および下面に形成される。
次に、基板１の全面にＣＶＤにより第２ブロック絶縁膜１９を形成する（図１３(ｂ)）。その結果、第２ブロック絶縁膜１９が、凹部６ｂ内の第１ブロック絶縁膜１８の側面、上面、および下面に形成される。
次に、基板１の全面にＣＶＤによりダミー層２８を形成する（図１４(ａ)）。その結果、ダミー層２８が凹部６ｂ内に形成され、凹部６ｂがダミー層２８により完全に閉塞される。ダミー層２８の例は、アモルファスシリコン層である。
次に、ダミー層２８を選択的にエッチングする（図１４(ｂ)）。その結果、ダミー層２８が第２ブロック絶縁膜１９の側面に残存する。ダミー層２８は、例えばＴＭＡＨ処理によりエッチングされる。
次に、ダミー層２８をマスクとして使用して、第２ブロック絶縁膜１９を選択的に除去する（図１５(ａ)）。その結果、第２ブロック絶縁膜１９が第１ブロック絶縁膜１８の側面に残存する。このような第２ブロック絶縁膜１９には、ＣＧ層２１の体積を増加させて、ＣＧ層２１の電気抵抗を低減できるという利点がある。第２ブロック絶縁膜１９は、例えば熱リン酸処理により除去される。
次に、ダミー層２８を選択的に除去する（図１５(ｂ)）。ダミー層２８は、例えばＴＭＡＨ処理により除去される。
次に、基板１の全面にＣＶＤによりバリアメタル層２０を形成する（図１６(ａ)）。その結果、バリアメタル層２０が、第２ブロック絶縁膜１９の側面と、第１ブロック絶縁膜１８の上面および下面とに接するように、凹部６ｂ内に形成される。次に、基板１の全面にＣＶＤによりＣＧ層２１を形成する（図１６(ａ)）。その結果、ＣＧ層２１が凹部６ｂ内に形成され、凹部６ｂがＣＧ層２１により完全に閉塞される。
次に、バリアメタル層２０およびＣＧ層２１を、絶縁層２３の側面に残らないように除去する（図１６(ｂ)）。バリアメタル層２０およびＣＧ層２１は、ＲＩＥによる等方性エッチングにより除去される。
このようにして、ＦＧ層１４、ゲート間絶縁膜１５、第１ＣＴ層１６、第２ＣＴ層１７、第１ブロック絶縁膜１８、第２ブロック絶縁膜１９、バリアメタル層２０、ＣＧ層２１、および酸化膜２２を含むメモリセル部７が、凹部５ｂ、６ｂ内に形成される。
その後、スリットトレンチ６ａ内に絶縁膜を埋め込む。さらに、基板１上に種々の配線層、プラグ層、層間絶縁膜などを形成する。このようにして、本実施形態の半導体装置が製造される。
（３）第１実施形態の比較例
図１７は、第１実施形態の第１比較例の半導体装置の構造を示す断面図である。図１８は、第１実施形態の第１比較例の半導体装置の構造を示す拡大断面図である。
第１実施形態の半導体装置は、図２(ａ)と図２(ｂ)に示すように、電荷蓄積層として、半導体層の第１ＣＴ層１６と、絶縁膜の第２ＣＴ層１７とを備えている。さらに、第１実施形態の半導体装置は、電荷蓄積層とチャネル半導体層１２との間に、ＦＧ層１４を備えている。
一方、第１比較例の半導体装置は、図１８(ａ)と図１８(ｂ)に示すように、ＦＧ層１４を備えていない。さらに、第１比較例の半導体装置は、電荷蓄積層として、絶縁膜のＣＴ層１７のみを備えており、半導体層のＣＴ層１６は備えていない。なお、第１比較例のＣＴ層１７は、凹部５ｂ内ではなくメモリホール５ａ内に形成されている。
図１９は、第１実施形態の第２比較例の半導体装置の構造を示す断面図である。図２０は、第１実施形態の第２比較例の半導体装置の構造を示す拡大断面図である。
第２比較例の半導体装置は、図２０(ａ)と図２０(ｂ)に示すように、ＦＧ層１４を備えている。しかしながら、第２比較例の半導体装置は、電荷蓄積層として、絶縁膜のＣＴ層１７のみを備えており、半導体層のＣＴ層１６は備えていない。なお、第２比較例のゲート間絶縁膜１５とＣＴ層１７は、トンネル絶縁膜１３に接している。
以下、図２１〜図２３を参照し、第１実施形態と第１および第２比較例とを比較する。
図２１は、第１実施形態の半導体装置のＷ／Ｅ（書き込み／消去）特性を示したグラフである。
図２１の横軸は、プログラム電圧Ｖpgmと消去電圧Ｖeraとを示し、図２１の縦軸は、閾値電圧Ｖthを示す。曲線Ｋ１は、第１比較例のＷ／Ｅ特性を示す。曲線Ｋ２は、第２比較例のＷ／Ｅ特性を示す。曲線Ｋ３は、第１実施形態のＷ／Ｅ特性を示す。本グラフを作成するための測定は、第１比較例、第２比較例、および第１実施形態におけるメモリホール５ａの直径や、メモリホール５ａとスリットトレンチ６ａとの距離を同じ値に設定して行った。
書き込み飽和をＶpgm＝＋２６Ｖ、消去飽和をＶera＝−２３Ｖとする場合、第１比較例のＶthウィンドウは約１３Ｖである。ただし、Ｖthウィンドウは、書き込み飽和での閾値電圧Ｖthと、消去飽和での閾値電圧Ｖthとの和である。一方、第２比較例のＶthウィンドウは約２０Ｖであり、第１実施形態のＶthウィンドウは約２１Ｖである。これは、第２比較例や第１実施形態のように電荷蓄積層の他にＦＧ層１４を形成することで、Ｖthウィンドウを拡大できることを示している。
また、第１比較例では、ＶpgmやＶeraに対するＶthの変動が約１６Ｖから発生している。一方、第２比較例や第１実施形態では、ＶpgmやＶeraに対するＶthの変動が約１４Ｖから発生している。これは、ＦＧ層１４に集中的に電圧が掛かり、ＦＧ層１４の両側のカップリング比が増大することで、チャネル半導体層１２からの電子供給効率が高まり、電荷蓄積層への電子注入効率が高まったことを示している。
このように、Ｗ／Ｅ特性は、電荷蓄積層とチャネル半導体層１２との間にＦＧ層１４を形成することで向上される。すなわち、ＦＧ層１４は、電荷蓄積層の電荷蓄積能力を向上させることができる。
図２２は、第１実施形態の半導体装置の電荷保持特性を示したグラフである。
図２２(ａ)は、第１比較例の電荷保持特性を示す。図２２(ｂ)は、第２比較例の電荷保持特性を示す。図２２(ｃ)は、第１実施形態の電荷保持特性を示す。曲線Ａ１は、Ｖthを消去時に−３Ｖに調整した後に、半導体装置を加熱した場合におけるＶthの変動量ΔＶthを示す。曲線Ａ２、Ａ３、Ａ４は、Ｖthを書き込み時に＋３Ｖ、＋５Ｖ、＋７Ｖに調整した後に、半導体装置を加熱した場合におけるＶthの変動量ΔＶthを示す。曲線Ｂ１〜Ｂ４や曲線Ｃ１〜Ｃ４も、これと同様である。図２２(ａ)〜図２２(ｃ)において、縦軸は閾値電圧Ｖthを示し、横軸は時間を示す。
第１比較例では、５０時間後の変動量ΔＶthは約０．２Ｖである。また、第２比較例では、５０時間後の変動量ΔＶthは約１．１Ｖである。これは、第２比較例の電荷保持能力が、第１比較例に比べて低いことを示している。一方、第１実施形態では、５０時間後の変動量ΔＶthは約０．３Ｖである。これは、第１実施形態の電荷保持能力が、第１比較例とほぼ同等であることを示している。
この結果は、第２比較例において、ＣＴ層１７の電荷保持能力がＦＧ層１４により低下することを示している。そこで、ＣＴ層１７の電荷がＦＧ層１４とＣＧ層２１のどちらに抜けているかを調べるために、ＣＧ層２１に正および負の電圧を６０秒間印加してＣＴ層１７にストレスを与える実験を行った。
その結果、＋７Ｖでストレスを与え、Ｖthを＋７Ｖに調整した場合（書き込み、電子注入）には、ΔＶthは０．１Ｖ以下であった。また、＋７Ｖでストレスを与え、Ｖthを−３Ｖに調整した場合（消去、正孔注入）には、ΔＶthは１Ｖ以上であった。また、−７Ｖでストレスを与え、Ｖthを＋７Ｖに調整した場合（書き込み、電子注入）には、ΔＶthは１Ｖ以上であった。また、−７Ｖでストレスを与え、Ｖthを−３Ｖに調整した場合（消去、正孔注入）には、ΔＶthは０．１Ｖ以下であった。
この結果は、書き込み時には負電圧によりΔＶthが増加することから、書き込み時にＣＴ層１７に蓄積された電子は、ＦＧ層１４に抜けていることを示している。また、消去時には正電圧によりΔＶthが増加することから、消去時にＣＴ層１７に蓄積された正孔は、ＦＧ層１４に抜けていることを示している。よって、第２比較例のＣＴ層１７は、電荷蓄積能力は高いものの、電荷保持能力は低く、ＣＴ層１７の電荷がＦＧ層１４に抜けやすいことが分かる。
一方、図２２(ｃ)は、第１実施形態の第１および第２ＣＴ層１６、１７は、電荷保持能力が高いことを示している。第１実施形態では、第１ＣＴ層１６を半導体層とし、第２ＣＴ層１７を絶縁膜としている。そのため、第１実施形態では、第１ＣＴ層１６が、第２ＣＴ層１７から抜けてくる電荷の蓄積領域として機能すると考えられる。
図２３は、第１実施形態の半導体装置のバンド構造を説明するためのグラフである。
図２３(ａ)は、第２比較例のバンド構造を示す。図２３(ｂ)は、第１実施形態のバンド構造を示す。
図２３(ａ)では、ゲート間絶縁膜１５（ＳｉＮ）の電子障壁の高さが、ＣＴ層１７（ＨｆＳｉＯＮ）の電子障壁の高さよりも、約０．５ｅＶほど高い。よって、室温では、電子や正孔はＣＴ層１７からＦＧ層１４に抜けない。しかしながら、ＣＴ層１７に熱や電圧によるストレスを与えることで、ゲート間絶縁膜１５とＣＴ層１７との界面で界面準位が励起されると、電子や正孔がわずかなエネルギーでＣＴ層１７からＦＧ層１４に抜ける可能性がある。
一方、図２３(ｂ)では、第１ＣＴ層１６（ポリシリコン）の電子障壁の高さが、第２ＣＴ層１７（ＨｆＳｉＯＮ）の電子障壁の高さよりも低い。よって、第２ＣＴ層１７の電荷は第１ＣＴ層１６に抜けやすい。しかしながら、ゲート間絶縁膜１５（ＳｉＮ）の電子障壁の高さは、第１ＣＴ層１６（ポリシリコン）の電子障壁の高さよりも、約２ｅＶほど高い。よって、第１および第２ＣＴ層１６、１７に熱や電圧によるストレスを与えても、電荷がＦＧ層１４に抜けにくい。よって、第１実施形態によれば、電荷蓄積層の電荷蓄積能力と電荷保持能力の両方を向上させることが可能となる。
なお、第２比較例では、ＣＴ層１７がトンネル絶縁膜１３と接している（図２０(ａ)および図２０(ｂ)）。よって、ＣＴ層１７の電荷が、わずかなエネルギーでトンネル絶縁膜１３に抜ける可能性がある。一方、第１実施形態では、第１および第２ＣＴ層１６、１７がトンネル絶縁膜１３と接していない（図２(ａ)および図２(ｂ)）。よって、第１実施形態によれば、第１および第２ＣＴ層１６、１７の電荷が、わずかなエネルギーでトンネル絶縁膜１３に抜ける可能性を低減することができる。
以上のように、本実施形態の半導体装置は、電荷蓄積層として第１および第２ＣＴ層１６、１７を備え、チャネル半導体層１２とこれらのＣＴ層１６、１７との間にＦＧ層１４を備えている。よって、本実施形態によれば、３次元メモリセルの電荷蓄積能力と電荷保持能力とを向上させることが可能となる。
（第２実施形態）
以下、第２実施形態について説明する。第２実施形態の説明は、第１実施形態との相違点を中心に行い、第１実施形態と共通する事項の説明は省略する。
（１）第２実施形態の半導体装置の構造
図２４は、第２実施形態の半導体装置の構造を説明するための断面図である。
図２４(ａ)は、第１比較例、第２比較例、または第１実施形態の複数のメモリ素子部５の水平断面を示す。ただし、図２４(ａ)に示す寸法は、第１比較例における寸法を示している。図２４(ｂ)は、第２実施形態の複数のメモリ素子部５の水平断面を示す。
図２４(ａ)では、メモリ素子部５の直径が１００ｎｍに設定され、隣接するメモリ素子部５間の距離が２５ｎｍに設定されている。ただし、これらの直径や距離は、メモリ素子部５のうち、メモリホール５ａ内に形成された部分の直径や距離を示している。第１比較例では、コア層１１、チャネル半導体層１２、トンネル絶縁膜１３、ＣＴ層１７がメモリホール５ａ内に形成されている（図１７(ａ)および図１７(ｂ)）。よって、図２４(ａ)のメモリ素子部５の外周は、ＣＴ層１７の外周に相当する。
例えば、第１比較例のメモリセル部７の各層の膜厚を、耐圧の観点による最小膜厚に設定することを想定する。この場合、第１ブロック絶縁膜１８（ＳｉＯ２）、第２ブロック絶縁膜１９（ＡｌＯ）、バリアメタル層２０（ＴｉＮ）の膜厚は、例えば５ｎｍ、２ｎｍ、２ｎｍとなる。よって、これらの合計膜厚は９ｎｍとなり、各メモリ素子部５の外周には９ｎｍの膜（第１ブロック絶縁膜１８、第２ブロック絶縁膜１９、バリアメタル層２０）が形成されている。一方、メモリ素子部５間にＣＧ層２１を確実に埋め込むためには、ＣＧ層２１の埋め込みスペースの幅が５ｎｍ以上であることが望ましい。その結果、第１比較例のメモリ素子部５間の距離は、１０％（２ｎｍ）程度の膜厚の誤差を考慮して、２５ｎｍ（９＋９＋５＋２ｎｍ）以上であることが望ましい。上述の２５ｎｍという値は、このようにして算出されたものである。
一方、第１実施形態では、コア層１１、チャネル半導体層１２、トンネル絶縁膜１３がメモリホール５ａ内に形成されており、ＦＧ層１４、ゲート間絶縁膜１５、第１ＣＴ層１６、第２ＣＴ層１７は凹部５ｂ内に形成されている（図２(ａ)および図２(ｂ)）。よって、図２４(ａ)を第１実施形態に適用する場合、図２４(ａ)のメモリ素子部５の外周は、トンネル絶縁膜１３の外周に相当する。その結果、第１実施形態では、メモリ素子部５間の距離が、第１比較例に比べて長くなる傾向にある。
例えば、第１実施形態のメモリセル部７の各層の膜厚を、上記の最小膜厚に設定することを想定する。この場合、ＦＧ層１４、ゲート間絶縁膜１５、第１ＣＴ層１６、第２ＣＴ層１７の膜厚は、例えば５ｎｍ、２ｎｍ、５ｎｍ、５ｎｍとなる。さらに、第１ブロック絶縁膜１８、第２ブロック絶縁膜１９、バリアメタル層２０の膜厚は、例えば５ｎｍ、５ｎｍ、２ｎｍとなる。よって、これらの合計膜厚は２９ｎｍとなり、各メモリ素子部５の外周には２９ｎｍの膜が形成されている。一方、メモリ素子部５間にＣＧ層２１を確実に埋め込むためには、ＣＧ層２１の埋め込みスペースの幅が５ｎｍ以上であることが望ましい。その結果、第１実施形態のメモリ素子部５間の距離は、１０％（７ｎｍ）程度の膜厚の誤差を考慮して、７０ｎｍ（２９＋２９＋５＋７ｎｍ）以上であることが望ましい。
よって、第１実施形態のＮ個のメモリ素子部５を、第１比較例のＮ個のメモリ素子部５と同じ面積に配置する場合（Ｎは任意の正整数）、第１実施形態のメモリ素子部５間の距離が第１比較例よりも長いため、第１実施形態のメモリ素子部５の直径は第１比較例よりも短くする必要がある。具体的には、第１実施形態のメモリ素子部５の直径は５５ｎｍ（１００＋２５−７０ｎｍ）になり、メモリホール５ａの直径が５５ｎｍになる。この場合、メモリホール５ａが反応生成物により閉塞されやすいことや、イオンやラジカルがメモリホール５ａの底部に到達しにくいことが問題となる。これは、メモリホール５ａのアスペクト比が高いほど問題となるため、３次元メモリにとって望ましくない。
そこで、第２実施形態では、メモリ素子部５の水平断面形状を、図２４(ｂ)のように、Ｘ方向に延びる帯形に設定する。これにより、各メモリ素子部５の面積を縮小しても、反応生成物による閉塞や、イオンやラジカルの不到達の問題を抑制することが可能となる。第２実施形態のメモリ素子部５は、後述するように、ＡＡ（Active Area）クロスポイント加工により形成される。
図２４(ｂ)では、メモリ素子部５のＸ方向の長さが５０ｎｍに設定され、メモリ素子部５のＹ方向の長さが２５ｎｍに設定されている。さらに、Ｘ方向に隣接するメモリ素子部５間の距離が７５ｎｍに設定され、Ｙ方向に隣接するメモリ素子部５間の距離が９０ｎｍに設定されている。
ここで、図２４(ａ)と図２４(ｂ)とを比較する。図２４(ａ)では、４個のメモリ素子部５が５６２５０ｎｍ２（２２５ｎｍ×２５０ｎｍ）の面積に配置されている。一方、図２４(ｂ)では、４個のメモリ素子部５が５７５００ｎｍ２（２５０ｎｍ×２３０ｎｍ）の面積に配置されている。第２実施形態では、メモリ素子部５の寸法やメモリ素子部５間の距離を図２４(ｂ)のように設定することで、図２４(ａ)と同程度の面積にこれらのメモリ素子部５を配置することができる。ただし、図２４(ｂ)の寸法や距離は単なる一例であり、その他の寸法や距離を採用してもよい。
なお、第１実施形態では、ホール（穴）形状を有するメモリホール５ａを形成し、１つのメモリホール５ａ内に１つのメモリ素子部５を形成する。一方、第２実施形態では、トレンチ（溝）形状を有するメモリトレンチ５ａを形成し、１つのメモリトレンチ５ａ内に複数のメモリ素子部５を形成する。これにより、各メモリトレンチ５ａの面積を各メモリホール５ａの面積よりも十分に広くし、反応生成物による閉塞や、イオンやラジカルの不到達の問題を抑制することが可能となる。第２実施形態のメモリトレンチ５ａの詳細については後述する。
図２５は、第２実施形態の半導体装置の構造を示す断面図である。
図２５は、基板１上に形成された下地ＭＯＳＦＥＴ部２、周辺トランジスタ部３、階段コンタクト部４、メモリ素子部５、スリットトレンチ部６、および複数のメモリセル部７を示している。
第１実施形態のメモリ素子部５は、基板１内の拡散領域に電気的に接続されている。一方、第２実施形態のメモリ素子部５は、下地ＭＯＳＦＥＴ部２のＭＯＳＦＥＴに電気的に接続されている。具体的には、第２実施形態のメモリ素子部５は、ＭＯＳＦＥＴのゲート電極に電気的に接続されており、メモリセル部７のソース線として機能する。
第２実施形態でこのような構造を採用する理由は、以下の通りである。第１実施形態のメモリホール５ａを形成する場合、メモリホール５ａの直径が小さいため、メモリホール５ａのアスペクト比が大きくなる。そのため、メモリホール５ａをＭＯＳＦＥＴ上の形成すると、メモリホール５ａがオーバーエッチングによりＭＯＳＦＥＴを貫通するおそれがある。一方、第２実施形態のメモリトレンチ５ａを形成する場合には、メモリトレンチ５ａの開口面積が大きいため、このような問題を抑制することができる。よって、第２実施形態のメモリ素子部５は、ＭＯＳＦＥＴ上に形成されている。
（２）第２実施形態の半導体装置の製造方法
図２６〜図７３は、第２実施形態の半導体装置の製造方法を示す断面図および拡大断面図である。
まず、基板１上に下地ＭＯＳＦＥＴ部２を形成する（図２６）。下地ＭＯＳＦＥＴ部２の各ＭＯＳＦＥＴは、基板１上に順々に形成されたゲート絶縁膜３１、第１ゲート電極層３２、第２ゲート電極層３３、第３ゲート電極層３４を備えている。ゲート絶縁膜３１の例は、シリコン酸化膜である。第１ゲート電極層３２の例は、ポリシリコン層である。第２ゲート電極層３３の例は、タングステン層である。第３ゲート電極層３４の例は、ｎ型ポリシリコン層である。第２および第３ゲート電極層３３、３４は、メモリセル部７のソース線としても機能する。
次に、下地ＭＯＳＦＥＴ部２の拡散領域３７および素子分離領域３８を形成する（図２６）。拡散領域３７は、各ＭＯＳＦＥＴのゲート電極を挟むように基板１内に形成される。素子分離領域３８は、ＭＯＳＦＥＴ同士を分離するように基板１内に形成される。本実施形態の素子分離領域３８は、シリコン酸化膜を用いてＳＴＩ（Silicon Trench Isolation）法により形成される。
次に、基板１上に下地ＭＯＳＦＥＴ部２を覆うように層間絶縁膜３５を形成し、層間絶縁膜３５の表面をＣＭＰ（Chemical Mechanical Polishing）により平坦化し、層間絶縁膜３５上にストッパ層３６を形成する（図２６）。層間絶縁膜３５の例は、シリコン酸化膜である。ストッパ層３６の例は、ポリシリコン層である。ストッパ層３６は、メモリトレンチ５ａやスリットトレンチ６ａを形成する際にエッチングストッパとして使用される。
次に、ストッパ層３６上に、複数の絶縁層２３と複数の犠牲層２４とを交互に形成し、これらの絶縁層２３および犠牲層２４上にストッパ層３９を形成する（図２７）。本実施形態の絶縁層２３は、シリコン酸化膜である。本実施形態の犠牲層２４は、シリコン窒化膜である。ストッパ層３９の例はシリコン窒化膜であり、ストッパ層３９の膜厚は、各犠牲層２４の膜厚より厚く設定される。各絶縁層２３の膜厚は、例えば５０ｎｍである。各犠牲層２４の膜厚は、例えば３５ｎｍである。ストッパ層３９の膜厚は、例えば１００ｎｍである。
次に、ストッパ層３６をストッパとして使用して、周辺トランジスタ部３の領域に開口部を形成する（図２８）。次に、開口部内に絶縁膜４０を埋め込み、絶縁膜４０の表面をＣＭＰにより平坦化する（図２８）。絶縁膜４０の例は、ＴＥＯＳ（Tetraethyl Orthosilicate）膜である。
次に、レジストスリミングプロセスを繰り返して、階段コンタクト部４の領域に階段状の開口部を形成する（図２８）。次に、開口部内に絶縁膜４１を埋め込み、絶縁膜４１の表面をＣＭＰにより平坦化する（図２８）。絶縁膜４１の例は、ＴＥＯＳ膜である。
次に、ストッパ層３９を除去し、ストッパ層３９を除去した領域にマスク層４２を形成する（図２９）。ストッパ層３９は、例えば熱リン酸処理により除去される。マスク層４２の例は、ＴＥＯＳ膜である。
次に、リソグラフィおよびエッチングにより、絶縁層２３および犠牲層２４を貫通するメモリトレンチ５ａを形成する（図３０）。本実施形態では、ストッパ層３６をストッパとして使用してメモリトレンチ５ａを形成し、その後、メモリトレンチ５ａの底部のストッパ層３６と層間絶縁膜３５とを除去する。これにより、メモリトレンチ５ａが、下地ＭＯＳＦＥＴ部２のＭＯＳＦＥＴに到達する。
メモリトレンチ５ａは、図３０に示すように、Ｚ方向に延びている。また、メモリトレンチ５ａは、Ｙ方向にも延びており、帯形の平面形状を有している。メモリトレンチ５ａは、第１凹部の例である。
次に、メモリトレンチ５ａに露出した犠牲層２４をリセスさせ、犠牲層２４に隣接する凹部５ｂを形成する（図３１）。犠牲層２４は、例えば熱リン酸処理によりリセスされる。犠牲層２４のリセス量（凹部５ｂの深さ）は、例えば２０ｎｍである。凹部５ｂは、第２凹部の例である。
次に、犠牲層２４の表面にドライＯ２酸化により改質酸化膜２５を形成する（図３２）。
図３３(ａ)と図３３(ｂ)は、図３２の拡大図である。図３３(ａ)は、図３２のＩ−Ｉ’線に沿った水平断面を示す。図３３(ｂ)は、図３２のＩ−Ｉ’線付近の鉛直断面を示す。図３３(ａ)では、メモリトレンチ５ａがＹ方向に延びており、図３３(ｂ)では、メモリトレンチ５ａがＺ方向に延びている。
次に、基板１の全面に第２ＣＴ層１７を形成し、第２ＣＴ層１７をＲＴＡにより結晶化させる（図３４(ａ)および図３４(ｂ)）。その結果、第２ＣＴ層１７が、改質酸化膜２５の側面と、凹部５ｂの上面および下面に形成される。第２ＣＴ層１７の例は、ＨｆＳｉＯＮ膜である。第２ＣＴ層１７の膜厚は、例えば５ｎｍである。本実施形態では、ＲＴＡを９００℃以上で行うことで、第２ＣＴ層１７のＨｆＳｉＯＮと第１ＣＴ層１６のアモルファスシリコンとのミキシングを抑制することができる。
次に、基板１の全面に第１ＣＴ層１６を形成する（図３４(ａ)および図３４(ｂ)）。その結果、第１ＣＴ層１６が凹部５ｂ内に形成される。第１ＣＴ層１６の例は、アモルファスシリコン層である。第１ＣＴ層１６をポリシリコン層とすると、第１ＣＴ層１６のエッチングがポリシリコンの粒界を介して進むため、エッチングの制御が困難となる。よって、本実施形態では、第１ＣＴ層１６をアモルファスシリコン層としている。このアモルファスシリコン層は、図３５(ａ)および図３５(ｂ)のエッチング工程後の結晶化によりポリシリコン層に変化する。
次に、第１ＣＴ層１６を選択的にエッチングする（図３５(ａ)および図３５(ｂ)）。その結果、膜厚５ｎｍの第１ＣＴ層１６が第２ＣＴ層１７の側面に残存する。第１ＣＴ層１６は、例えばＴＭＡＨ処理によりエッチングされる。
次に、第１ＣＴ層１６をマスクとして使用して、第２ＣＴ層１７を選択的に除去する（図３５(ａ)および図３５(ｂ)）。その結果、第２ＣＴ層１７が、改質酸化膜２５の側面と、凹部５ｂの上面および下面の一部とに残存する。第２ＣＴ層１７は、例えば１５０℃以下の熱リン酸処理により除去される。
次に、基板１の全面にゲート間絶縁膜１５を形成する（図３６(ａ)および図３６(ｂ)）。その結果、ゲート間絶縁膜１５が、第１および第２ＣＴ層１６、１７の側面と、凹部５ｂの上面および下面に形成される。ゲート間絶縁膜１５の例は、シリコン酸窒化膜である。ゲート間絶縁膜１５の膜厚は、例えば３ｎｍである。
次に、基板１の全面にダミー層２６を形成する（図３６(ａ)および図３６(ｂ)）。その結果、ダミー層２６が凹部５ｂ内に形成される。ダミー層２６の例は、アモルファスシリコン層である。
次に、ダミー層２６を選択的にエッチングする（図３７(ａ)および図３７(ｂ)）。その結果、膜厚５ｎｍのダミー層２６がゲート間絶縁膜１５の側面に残存する。ダミー層２６は、例えばＴＭＡＨ処理によりエッチングされる。
次に、ダミー層２６をマスクとして使用して、ゲート間絶縁膜１５を選択的に除去する（図３７(ａ)および図３７(ｂ)）。その結果、ゲート間絶縁膜１５が、第１および第２ＣＴ層１６、１７の側面と、凹部５ｂの上面および下面の一部とに残存する。ゲート間絶縁膜１５は、例えばＤＨＦ処理により除去される。
次に、ダミー層２６を選択的に除去する（図３８(ａ)および図３８(ｂ)）。ダミー層２６は、例えば室温ＴＭＡＨ処理により除去される。
次に、基板１の全面にＦＧ層１４を形成する（図３９(ａ)および図３９(ｂ)）。その結果、ＦＧ層１４が凹部５ｂ内に形成される。ＦＧ層１４の例は、アモルファスシリコン層である。このアモルファスシリコン層は、図４０(ａ)および図４０(ｂ)のエッチング工程後の結晶化によりポリシリコン層に変化する。
次に、ＦＧ層１４を選択的にエッチングする（図４０(ａ)および図４０(ｂ)）。その結果、膜厚５ｎｍのＦＧ層１４が、ゲート間絶縁膜１５の側面と、凹部５ｂの上面および下面の一部とに残存する。ＦＧ層１４は、例えば室温ＴＭＡＨ処理によりエッチングされる。
このようにして、ＦＧ層１４、ゲート間絶縁膜１５、第１ＣＴ層１６、および第２ＣＴ層１７が凹部５ｂ内に形成される。これらの合計膜厚は１８ｎｍである。一方、凹部５ｂの深さは２０ｎｍである。よって、ＦＧ層１４の内周は、メモリトレンチ５ａの外周に対して２ｎｍ後退している。
次に、ＦＧ層１４を酸化して、ＦＧ層１４の表面に酸化膜２２を形成する（図４１(ａ)および図４１(ｂ)）。酸化膜２２の膜厚は、例えば２ｎｍである。本実施形態の酸化膜２２は、トンネル絶縁膜１３とＦＧ層１４との間の界面準位を低減しやすくするために形成される。
図４２は、図４１(ａ)および図４１(ｂ)に対応する断面図である。
次に、基板１の全面にトンネル絶縁膜１３を形成する（図４３）。その結果、トンネル絶縁膜１３がメモリトレンチ５ａの側面および底面に形成される。次に、基板１の全面にチャネル半導体層１２の第１層１２ａを形成する（図４３）。その結果、第１層１２ａがメモリトレンチ５ａの側面および底面に形成される。
次に、第１層１２ａをエッチバックにより加工する（図４４）。その結果、メモリトレンチ５ａの底面から第１層１２ａが除去される。次に、第１層１２ａをマスクとして使用して、トンネル絶縁膜１３を加工する（図４４）。その結果、メモリトレンチ５ａの底面からトンネル絶縁膜１３が除去され、メモリトレンチ５ａの底面にＭＯＳＦＥＴが露出する。
次に、基板１の全面にチャネル半導体層１２の第２層１２ｂを形成する（図４５）。その結果、チャネル半導体層１２がメモリトレンチ５ａの側面および底面に形成され、チャネル半導体層１２がＭＯＳＦＥＴと電気的に接続される。
次に、基板１の全面にコア層１１を形成する（図４６）。その結果、コア層１１がメモリトレンチ５ａ内に形成される。コア層１１の例は、シリコン酸化膜などの絶縁膜や、ｐ＋型シリコン層などの半導体層である。
次に、コア層１１およびチャネル半導体層１２をエッチバックにより個々のメモリトレンチ５ａ用に分断する（図４７）。
次に、基板１の全面にキャップ層４３とマスク層４４とを順々に形成する（図４８）。その結果、キャップ層４３がメモリトレンチ５ａに埋め込まれる。キャップ層４３の例は、ポリシリコン層である。マスク層４４の例は、ＴＥＯＳ膜である。マスク層４４は、ＡＡ加工用のマスクとして使用される。
図４９(ａ)と図４９(ｂ)は、図４８の拡大図である。図４９(ａ)は、図４８のＩ−Ｉ’線に沿った水平断面を示す。図４９(ｂ)は、図４８のＩ−Ｉ’線付近の鉛直断面を示す。図４９(ａ)では、コア層１１、チャネル半導体層１２、トンネル絶縁膜１３がＹ方向に延びており、図４９(ｂ)では、コア層１１、チャネル半導体層１２、トンネル絶縁膜１３がＺ方向に延びている。
次に、マスク層４４上にレジスト層４５を形成し、レジスト層４５に、Ｘ方向に延びる開口部を形成する（図５０(ａ)および図５０(ｂ)）。この開口部はその後、マスク層４４およびキャップ層４３に転写される。なお、レジスト層４５は、実際には図５０(ａ)の水平断面よりも上方にあるが、図５０(ａ)では説明の便宜上この断面内に図示した。
次に、マスク層４４およびキャップ層４３をマスクとして使用して、開口部内のコア層１１およびチャネル半導体層１２を選択的にエッチングする（図５１(ａ)および図５１(ｂ)）。その結果、開口部内のコア層１１およびチャネル半導体層１２に凹部５ｃが形成される。この凹部５ｃは、メモリトレンチ５ａ内や凹部５ｂ内の各層を個々のメモリ素子部５用に分断するために使用される。なお、本実施形態の凹部５ｃは、図５１(ｂ)とは異なる鉛直断面に形成されている。凹部５ｃは、第５凹部の例である。
次に、凹部５ｃに露出したトンネル絶縁膜１３と酸化膜２２をウェットエッチングにより加工する（図５２(ａ)および図５２(ｂ)）。その結果、これらの膜がリセスされ、凹部５ｃのＸ方向の幅が増加する。本工程は、例えばＤＨＦ処理により行われる。本実施形態のトンネル絶縁膜１３と酸化膜２２の膜厚は４ｎｍと２ｎｍであり、凹部５ｃの各角部は±Ｙ方向に７ｎｍほどリセスされる（６ｎｍ＋１０％のばらつき）。
次に、凹部５ｃに露出したＦＧ層１４をウェットエッチングにより加工する（図５３(ａ)および図５３(ｂ)）。その結果、ＦＧ層１４がリセスされ、凹部５ｃのＸ方向の幅が増加する。本工程は、例えば室温ＴＭＡＨ処理により行われる。本実施形態のＦＧ層１４の膜厚は５ｎｍであり、凹部５ｃの各角部は±Ｙ方向にさらに６ｎｍほどリセスされる（５ｎｍ＋１０％のばらつき）。よって、各角部の合計リセス量は１３ｎｍとなる。また、コア層１１とチャネル半導体層１２も６ｎｍリセスされる（コア層１１がシリコン層の場合）。
次に、凹部５ｃに露出したゲート間絶縁膜１５をウェットエッチングにより加工する（図５４(ａ)および図５４(ｂ)）。その結果、ゲート間絶縁膜１５がリセスされ、凹部５ｃのＸ方向の幅が増加する。本工程は、例えばＤＨＦ処理により行われる。本実施形態のゲート間絶縁膜１５の膜厚は３ｎｍであり、凹部５ｃの各角部は±Ｙ方向にさらに３ｎｍほどリセスされる（３ｎｍ＋１０％のばらつき）。よって、各角部の合計リセス量は１６ｎｍとなる。また、トンネル絶縁膜１３も３ｎｍリセスされる。
次に、凹部５ｃに露出した第１ＣＴ層１６をウェットエッチングにより加工する（図５５(ａ)および図５５(ｂ)）。その結果、第１ＣＴ層１６がリセスされ、凹部５ｃのＸ方向の幅が増加する。本工程は、例えば室温ＴＭＡＨ処理により行われる。本実施形態の第１ＣＴ層１６の膜厚は５ｎｍであり、凹部５ｃの各角部は±Ｙ方向にさらに６ｎｍほどリセスされる（５ｎｍ＋１０％のばらつき）。よって、各角部の合計リセス量は２２ｎｍとなる。
次に、凹部５ｃに露出した第２ＣＴ層１７をウェットエッチングにより加工する（図５６(ａ)および図５６(ｂ)）。その結果、第２ＣＴ層１７がリセスされ、凹部５ｃのＸ方向の幅が増加する。本工程は、例えば熱リン酸処理により行われる。本実施形態の第２ＣＴ層１７の膜厚は５ｎｍであり、凹部５ｃの各角部は±Ｙ方向にさらに６ｎｍほどリセスされる（５ｎｍ＋１０％のばらつき）。よって、各角部の合計リセス量は２８ｎｍとなる。
従って、各凹部５ｃの±Ｙ方向の合計リセス量は５６ｎｍとなる。凹部５ｃのＹ方向の初期幅（図５１(ａ)での幅）を２５ｎｍとする場合、各凹部５ｃ内の角部間のＹ方向の距離は、リセスにより２５ｎｍから８１ｎｍ（２５＋５６ｎｍ）に増加することになる。一方、図２４(ｂ)に示すメモリ素子部５間のＹ方向の距離は９０ｎｍである。これは、この距離内に図５６(ａ)の凹部５ｃが収まることを示している。よって、本実施形態では、メモリトレンチ５ａや凹部５ｂ内のチャネル半導体層１２、ＦＧ層１４、第１ＣＴ層１６、第２ＣＴ層１７等を１つ以上の凹部５ｃにより複数組に分断することで、図２４(ｂ)に示す複数のメモリ素子部５を形成することができる。この場合、１組のチャネル半導体層１２、ＦＧ層１４、第１ＣＴ層１６、第２ＣＴ層１７等が、１つのメモリ素子部５を構成することになる。
次に、絶縁膜４６を凹部５ｃ内に埋め込み、絶縁膜４６の表面を平坦化する（図５７(ａ)および図５７(ｂ)）。その結果、メモリ素子部５同士が絶縁膜４６により分離される。絶縁膜４６の例は、ＬＴＯ（Low Temperature Oxide）膜とＰＳＺ（Polysilazane）膜とを含む積層膜である。図５８は、図５７(ａ)および図５７(ｂ)に対応する断面図である。
次に、スリットトレンチ部６を形成するためのレジスト層２７を、絶縁層２３および犠牲層２４上に形成する（図５９(ａ)および図５９(ｂ)）。なお、レジスト層２７は、実際には図５９(ａ)の水平断面よりも上方にあるが、図５９(ａ)では説明の便宜上この断面内に図示した。
次に、レジスト層２７をマスクとして使用したＲＩＥにより、絶縁層２３および犠牲層２４に、Ｙ方向およびＺ方向に延びるスリットトレンチ６ａを形成する（図６０(ａ)および図６０(ｂ)）。メモリトレンチ５ａとスリットトレンチ６ａとの距離は、例えば５０ｎｍである。スリットトレンチ６ａは、ストッパ層３６をエッチングストッパとして使用して形成される。スリットトレンチ６ａは、第３凹部の例である。図６１は、図６０(ａ)および図６０(ｂ)に対応する断面図である。
次に、スリットトレンチ６ａに露出した犠牲層２４を選択的にリセスさせ、改質酸化膜２５に隣接する凹部６ｂを形成する（図６２(ａ)および図６２(ｂ)）。犠牲層２４は、例えば熱リン酸処理によりリセスされて除去される。凹部６ｂは、第４凹部の例である。
次に、凹部６ｂに露出した改質酸化膜２５を除去する（図６３(ａ)および図６３(ｂ)）。その結果、第２ＣＴ層１７が凹部６ｂに露出する。さらには、凹部６ｂの上部および下部の絶縁層２３もリセスされる。本実施形態では、膜厚３ｎｍの改質酸化膜２５を除去する処理を行うことで、凹部６ｂのＺ方向の幅が３５ｎｍから４１ｎｍに増加する。
次に、基板１の全面に第１ブロック絶縁膜１８と、第２ブロック絶縁膜１９と、ダミー層２８を順々に形成する（図６４(ａ)および図６４(ｂ)）。その結果、第１および第２ブロック絶縁膜１８、１９が、第２ＣＴ層１７の側面と、凹部６ｂの上面および下面に形成され、ダミー層２８が凹部６ｂ内に形成される。第１ブロック絶縁膜１８の膜厚は、例えば６ｎｍである。第２ブロック絶縁膜１９の膜厚は、例えば５ｎｍである。本実施形態の第２ブロック絶縁膜１９は、窒素の組成比が１０％以上（好ましくは１０％以上かつ４０％以下）のＨｆＳｉＯＮ膜であり、９００℃以上のＲＴＡにより結晶化される。
次に、ダミー層２８を選択的にエッチングする（図６５(ａ)および図６５(ｂ)）。その結果、ダミー層２８が第２ブロック絶縁膜１９の側面に残存する。本工程のエッチング時間は、ダミー層２８の膜厚が５ｎｍになるように制御される。
次に、ダミー層２８をマスクとして使用して、第２ブロック絶縁膜１９を選択的に除去する（図６５(ａ)および図６５(ｂ)）。その結果、第２ブロック絶縁膜１９が第１ブロック絶縁膜１８の側面に残存する。第２ブロック絶縁膜１９は、例えば低温の熱リン酸処理により除去される。本実施形態では、第２ブロック絶縁膜１９の窒素の組成比を１０％以上に設定することで、第２ブロック絶縁膜１９を選択的にエッチングしやすくなる。
次に、ダミー層２８を選択的に除去する（図６６(ａ)および図６６(ｂ)）。
次に、基板１の全面にバリアメタル層２０と、ＣＧ層２１とを順々に形成する（図６７(ａ)および図６７(ｂ)）。その結果、バリアメタル層２０が、第２ブロック絶縁膜１９の側面と、第１ブロック絶縁膜１８の上面および下面に形成され、ＣＧ層２１が凹部６ｂ内に形成される。バリアメタル層２０の膜厚は、例えば２ｎｍである。
次に、バリアメタル層２０およびＣＧ層２１を、絶縁層２３の側面に残らないように除去する（図６８(ａ)および図６８(ｂ)）。図６９は、図６８(ａ)および図６８(ｂ)に対応する断面図である。
このようにして、ＦＧ層１４、ゲート間絶縁膜１５、第１ＣＴ層１６、第２ＣＴ層１７、第１ブロック絶縁膜１８、第２ブロック絶縁膜１９、バリアメタル層２０、ＣＧ層２１、および酸化膜２２を含むメモリセル部７が、凹部５ｂ、６ｂ内に形成される。
次に、絶縁膜４７をスリットトレンチ６ａ内に埋め込み、絶縁膜４７の表面を平坦化する（図７０）。その結果、メモリ素子部５同士が絶縁膜４７により分離される。絶縁膜４７の例は、ＬＴＯ膜とＰＳＺ膜とを含む積層膜である。
次に、リソグラフィおよびＲＩＥにより、階段コンタクト部４の各階段部にコンタクトホール４ａを形成し、コンタクトホール４ａの側面にスペーサ絶縁膜４８を形成する（図７１）。本工程では、複数のコンタクトホール４ａを同時に形成するため、コンタクトホール４ａの直径が拡大しやすい。本実施形態のスペーサ絶縁膜４８は、コンタクトホール４ａの直径を縮小するためと、コンタクトプラグ間の絶縁性を高めるために形成される。スペーサ絶縁膜４８の例は、シリコン酸化膜である。
次に、リソグラフィおよびＲＩＥにより、周辺トランジスタ部３のコンタクトホール３ａを形成し、コンタクトホール３ａの側面にスペーサ絶縁膜４９を形成する（図７１）。本実施形態のスペーサ絶縁膜４９は、コンタクトプラグ間の絶縁性を高めるために形成される。スペーサ絶縁膜４９の例は、シリコン酸化膜である。
次に、リソグラフィおよびＲＩＥにより、メモリ素子部５のコンタクトホール５ｄを形成する（図７２）。コンタクトホール５ｄは、マスク層４４を貫通してキャップ層４３に到達するように形成される。本実施形態では、複数のコンタクトホール５ｄが千鳥配列により形成される。
次に、コンタクトホール３ａ、４ａ、５ｄ内にバリアメタル層５０とプラグ材層５１とをＣＶＤにより順々に形成する（図７３）。バリアメタル層５０の例は、窒化チタン層である。プラグ材層５１の例は、タングステン層である。次に、バリアメタル層５０およびプラグ材層５１の表面をＣＭＰにより平坦化する（図７３）。その結果、バリアメタル層５０とプラグ材層５１とを含むコンタクトプラグが、コンタクトホール３ａ、４ａ、５ｄ内に形成される。
その後、基板１上に種々の配線層、プラグ層、層間絶縁膜などを形成する。このようにして、本実施形態の半導体装置が製造される。
図７４は、第２実施形態の半導体装置の製造方法を説明するための平面図である。
図７４(ａ)は、２本のメモリトレンチ５ａを示す。図７４(ｂ)は、一方のメモリトレンチ５ａから形成された５個のメモリ素子部５と、他方のメモリトレンチ５ａから形成された５個のメモリ素子部５とを示す。
本実施形態では、メモリトレンチ５ａ内や凹部５ｂ内にチャネル半導体層１２、ＦＧ層１４、第１ＣＴ層１６、第２ＣＴ層１７等を形成した後に、各メモリトレンチ５ａの領域に１つ以上の凹部５ｃを形成し、これらの凹部５ｃ内に絶縁膜４６を埋め込む。これにより、各メモリトレンチ５ａから複数のメモリ素子部５が形成される。
以上のように、本実施形態では、メモリ素子部５を形成するための開口部として、メモリホール５ａの代わりにメモリトレンチ５ａを使用する。よって、本実施形態によれば、開口部が反応生成物で閉塞されることや、イオンやラジカルが開口部の底部に到達しないことを抑制することが可能となる。よって、本実施形態によれば、第１実施形態のメモリ素子部５の面積と同等またはそれより小さい面積のメモリ素子部５を形成することが可能となる。
（第３実施形態）
以下、第３実施形態について説明する。第３実施形態の説明は、第１および第２実施形態との相違点を中心に行い、第１および第２実施形態と共通する事項の説明は省略する。
（１）第３実施形態の半導体装置の製造方法
図７５〜図１０５は、第３実施形態の半導体装置の製造方法を示す断面図および拡大断面図である。本実施形態では、電荷蓄積層として、金属シリサイド層のＣＴ層１６を形成する。
まず、基板１上に複数の絶縁層２３と複数の犠牲層２４とを交互に形成し、これらの絶縁層２３および犠牲層２４にメモリトレンチ５ａを形成する（図７５(ａ)および図７５(ｂ)）。絶縁層２３は、例えばシリコン酸化膜である。犠牲層２４は、例えばシリコン窒化膜である。
次に、メモリトレンチ５ａに露出した犠牲層２４をリセスさせ、犠牲層２４に隣接する凹部５ｂを形成する（図７５(ａ)および図７５(ｂ)）。犠牲層２４のリセス量は、例えば１５ｎｍである。次に、犠牲層２４の表面に改質酸化膜２５を形成する（図７５(ａ)および図７５(ｂ)）。
次に、基板１の全面にＣＴ層材料１６ａを形成する（図７６(ａ)および図７６(ｂ)）。その結果、膜厚５ｎｍのＣＴ層材料１６ａが、改質酸化膜２５の側面と、凹部５ｂの上面および下面に形成される。ＣＴ層材料１６ａは、金属シリサイド層のＣＴ層１６を形成するための材料である。ＣＴ層材料１６ａの例は、アモルファスシリコン層である。
次に、基板１の全面に第１ダミー層６１と第２ダミー層６２を順々に形成する（図７６(ａ)および図７６(ｂ)）。その結果、第１および第２ダミー層６１、６２が凹部５ｂ内に形成される。第１ダミー層６１の例は、シリコン窒化膜である。第２ダミー層６２の例は、アモルファスシリコン層である。
次に、第２ダミー層６２を選択的にエッチングする（図７７(ａ)および図７７(ｂ)）。その結果、第２ダミー層６２が第１ダミー層６１の側面に残存する。第２ダミー層６２は、例えば室温ＴＭＡＨ処理によりエッチングされる。
次に、第２ダミー層６２をマスクとして使用して、第１ダミー層６１を選択的に除去する（図７８(ａ)および図７８(ｂ)）。その結果、第１ダミー層６１が、ＣＴ層材料１６ａの側面と、ＣＴ層材料１６ａの上面および下面の一部とに残存する。第１ダミー層６１は、例えば熱リン酸処理により除去される。
次に、第１および第２ダミー層６１、６２をマスクとして使用して、ＣＴ層材料１６ａを選択的に除去する（図７９(ａ)および図７９(ｂ)）。その結果、ＣＴ層材料１６ａが、改質酸化膜２５の側面と、凹部５ｂの上面および下面の一部とに残存する。ＣＴ層材料１６ａは、例えば室温ＴＭＡＨにより除去される。本実施形態のＣＴ層材料１６ａは、ＣＴ層材料１６ａの端部が第１ダミー層６１の端部よりも後退するように除去される。また、本実施形態の第２ダミー層６２は、この工程中に完全に除去される。
次に、第１ダミー層６１を選択的に除去する（図８０(ａ)および図８０(ｂ)）。第１ダミー層６１は、例えば熱リン酸処理により除去される。
次に、基板１の全面にゲート間絶縁膜１５を形成する（図８１(ａ)および図８１(ｂ)）。その結果、膜厚３ｎｍのゲート間絶縁膜１５が、ＣＴ層材料１６ａの側面と、凹部５ｂの上面および下面に形成される。ゲート間絶縁膜１５の例は、シリコン窒化膜である。
次に、基板１の全面にダミー層２６を形成する（図８２(ａ)および図８２(ｂ)）。その結果、ダミー層２６が凹部５ｂ内に形成される。ダミー層２６の例は、アモルファスシリコン層である。
次に、ダミー層２６を選択的にエッチングする（図８３(ａ)および図８３(ｂ)）。その結果、ダミー層２６がゲート間絶縁膜１５の側面に残存する。ダミー層２６は、例えば室温ＴＭＡＨ処理によりエッチングされる。
次に、ダミー層２６をマスクとして使用して、ゲート間絶縁膜１５を選択的に除去する（図８４(ａ)および図８４(ｂ)）。その結果、ゲート間絶縁膜１５が、ＣＴ層材料１６ａの側面と、凹部５ｂの上面および下面の一部とに残存する。ゲート間絶縁膜１５は、例えば熱リン酸処理により除去される。
次に、ダミー層２６を選択的に除去する（図８５(ａ)および図８５(ｂ)）。ダミー層２６は、例えば室温ＴＭＡＨ処理により除去される。
次に、基板１の全面にＦＧ層１４を形成し、ＦＧ層１４を選択的にエッチングする（図８６(ａ)および図８６(ｂ)）。その結果、膜厚５ｎｍのＦＧ層１４が、ゲート間絶縁膜１５の側面と、凹部５ｂの上面および下面の一部とに形成される。ＦＧ層１４は例えば、アモルファスシリコン層であり、室温ＴＭＡＨ処理によりエッチングされる。このアモルファスシリコン層は、その後の工程で結晶化によりポリシリコン層に変化する。
このようにして、ＦＧ層１４、ゲート間絶縁膜１５、およびＣＴ層材料１６ａが凹部５ｂ内に形成される。これらの合計膜厚は１３ｎｍである。一方、凹部５ｂの深さは１５ｎｍである。よって、ＦＧ層１４の内周は、メモリトレンチ５ａの外周に対して２ｎｍ後退している。
次に、ＦＧ層１４を酸化して、ＦＧ層１４の表面に酸化膜２２を形成する（図８６(ａ)および図８６(ｂ)）。酸化膜２２の膜厚は、例えば２ｎｍである。次に、第２実施形態と同様に、トンネル絶縁膜１３、チャネル半導体層１２、およびコア層１１をメモリトレンチ５ａ内に順々に形成する（図８６(ａ)および図８６(ｂ)）。コア層１１の例は、シリコン酸化膜などの絶縁膜や、ｐ＋型シリコン層などの半導体層である。
次に、コア層１１およびチャネル半導体層１２をエッチバックにより個々のメモリトレンチ５ａ用に分断する（図８７）。
次に、基板１の全面にキャップ層４３とマスク層４４とを順々に形成する（図８８）。その結果、キャップ層４３がメモリトレンチ５ａに埋め込まれる。
次に、第２実施形態と同様に、コア層１１およびチャネル半導体層１２に凹部５ｃを形成する（図８９(ａ)および図８９(ｂ)）。
次に、凹部５ｃに露出したトンネル絶縁膜１３と酸化膜２２をＤＨＦ処理により加工する（図９０(ａ)および図９０(ｂ)）。その結果、これらの膜がリセスされ、凹部５ｃのＸ方向の幅が増加する。本実施形態のトンネル絶縁膜１３と酸化膜２２の膜厚は４ｎｍと２ｎｍであり、凹部５ｃの各角部は±Ｙ方向に７ｎｍほどリセスされる。
次に、凹部５ｃに露出したＦＧ層１４を室温ＴＭＡＨ処理により加工する（図９０(ａ)および図９０(ｂ)）。本実施形態のＦＧ層１４の膜厚は５ｎｍであり、凹部５ｃの各角部は±Ｙ方向にさらに６ｎｍほどリセスされる。よって、各角部の合計リセス量は１３ｎｍとなる。
次に、凹部５ｃに露出したゲート間絶縁膜１５を熱リン酸処理により加工する（図９０(ａ)および図９０(ｂ)）。本実施形態のゲート間絶縁膜１５の膜厚は３ｎｍであり、凹部５ｃの各角部は±Ｙ方向にさらに３ｎｍほどリセスされる。よって、各角部の合計リセス量は１６ｎｍとなる。
次に、凹部５ｃに露出したＣＴ層材料１６ａを室温ＴＭＡＨ処理により加工する（図９０(ａ)および図９０(ｂ)）。本実施形態のＣＴ層材料１６ａの膜厚は５ｎｍであり、凹部５ｃの各角部は±Ｙ方向にさらに６ｎｍほどリセスされる。よって、各角部の合計リセス量は２２ｎｍとなる。
従って、各凹部５ｃの±Ｙ方向の合計リセス量は４４ｎｍとなる。凹部５ｃのＹ方向の初期幅（図８９(ａ)での幅）を２５ｎｍとする場合、各凹部５ｃ内の角部間のＹ方向の距離は、リセスにより２５ｎｍから６９ｎｍ（２５＋４４ｎｍ）に増加することになる。一方、図２４(ｂ)に示すメモリ素子部５間のＹ方向の距離は９０ｎｍである。これは、この距離内に図９０(ａ)の凹部５ｃが収まることを示している。
次に、絶縁膜４６を凹部５ｃ内に埋め込み、絶縁膜４６の表面を平坦化する（図９１(ａ)および図９１(ｂ)）。図９２は、図９１(ａ)および図９１(ｂ)に対応する断面図である。
次に、メモリトレンチ５ａ上にキャップ層４３とマスク層４４が残存するように、キャップ層４３とマスク層４４をリソグラフィおよびＲＩＥにより加工する（図９３）。本工程は、後述するシリサイド処理への対策である。
次に、基板１の全面にマスク層６３を形成し、マスク層６３の表面をＣＭＰにより平坦化する（図９４）。マスク層６３の例は、ＴＥＯＳ膜である。
次に、第２実施形態と同様に、絶縁層２３および犠牲層２４にスリットトレンチ６ａを形成する（図９５）。
次に、スリットトレンチ６ａに露出した犠牲層２４を選択的にリセスさせ、改質酸化膜２５に隣接する凹部６ｂを形成する（図９６(ａ)および図９６(ｂ)）。
次に、凹部６ｂに露出した改質酸化膜２５を除去する（図９７(ａ)および図９７(ｂ)）。その結果、ＣＴ層材料１６ａが凹部６ｂに露出する。さらには、凹部６ｂの上部および下部の絶縁層２３もリセスされる。本実施形態では、膜厚３ｎｍの改質酸化膜２５を除去する処理を行うことで、凹部６ｂのＺ方向の幅が３５ｎｍから４１ｎｍに増加する。
次に、金属元素を含有するガスとＣＴ層材料１６ａを選択的に反応させる（図９８(ａ)および図９８(ｂ)）。その結果、アモルファスシリコン層のＣＴ層材料１６ａが、シリサイド反応により、金属シリサイド層のＣＴ層１６に変化する。上記ガスの例は、四塩化チタン（ＴｉＣｌ４）ガスである。この場合、金属シリサイド層は、チタンシリサイド（ＴｉＳｉ２）層となる。本工程は、例えば６５０℃の高温ＣＶＤにより行われる。本実施形態のＣＴ層１６は、金属サリサイド層に相当する。その後、例えば硫酸と過酸化水素を含む混合溶液を用いて、ＴｉＣｌ４ガスの反応生成物を除去する。
次に、基板１の全面にキャップ層６４をＣＶＤにより形成する（図９９(ａ)および図９９(ｂ)）。その結果、キャップ層６４が、ＣＴ層１６の側面と、凹部６ｂの上面および下面に形成される。キャップ層６４は、ＣＴ層１６の酸化を防止するために形成される。キャップ層６４の例は、シリコン窒化膜などの絶縁膜である。キャップ層６４の膜厚は、例えば３ｎｍである。
次に、基板１の全面に第１ブロック絶縁膜１８と、第２ブロック絶縁膜１９と、ダミー層２８を順々に形成する（図１００(ａ)および図１００(ｂ)）。その結果、第１および第２ブロック絶縁膜１８、１９が、キャップ層６４の側面、上面、および下面に形成され、ダミー層２８が凹部６ｂ内に形成される。第１ブロック絶縁膜１８の膜厚は、例えば６ｎｍである。第２ブロック絶縁膜１９の膜厚は、例えば５ｎｍである。
次に、ダミー層２８を選択的にエッチングする（図１０１(ａ)および図１０１(ｂ)）。その結果、膜厚５ｎｍのダミー層２８が第２ブロック絶縁膜１９の側面に残存する。
次に、ダミー層２８をマスクとして使用して、第２ブロック絶縁膜１９を選択的に除去する（図１０１(ａ)および図１０１(ｂ)）。その結果、第２ブロック絶縁膜１９が第１ブロック絶縁膜１８の側面に残存する。
次に、ダミー層２８と第２ブロック絶縁膜１９をマスクとして使用して、第１ブロック絶縁膜１８を選択的に除去する（図１０１(ａ)および図１０１(ｂ)）。その結果、第１ブロック絶縁膜１８がキャップ層６４の側面に残存する。第１ブロック絶縁膜１８は、例えばＤＨＦ処理により除去される。
次に、ダミー層２８、第２ブロック絶縁膜１９、および第１ブロック絶縁膜１８をマスクとして使用して、キャップ層６４を選択的に除去する（図１０１(ａ)および図１０１(ｂ)）。その結果、キャップ層６４が、ＣＴ層１６の側面と、凹部６ｂの上面および下面の一部とに残存する。キャップ層６４は、例えば熱リン酸処理により除去される。なお、本工程では、第２ブロック絶縁膜１９もエッチングされるが、第２ブロック絶縁膜１９のエッチングレートは、キャップ層６４のエッチングレートに比べて非常に遅い。
このような第２ブロック絶縁膜１９、第１ブロック絶縁膜１８、およびキャップ層６４の構造には、第１および第２実施形態よりもＣＧ層２１の体積を増加させて、ＣＧ層２１の電気抵抗をさらに低減できるという利点がある。
次に、ダミー層２８を選択的に除去する（図１０２(ａ)および図１０２(ｂ)）。
次に、基板１の全面にバリアメタル層２０を形成する（図１０３(ａ)および図１０３(ｂ)）。その結果、バリアメタル層２０が、第２ブロック絶縁膜１９、第１ブロック絶縁膜１８、およびキャップ層６４の側面と、凹部６ｂの上面および下面とに接するように、凹部６ｂ内に形成される。バリアメタル層２０の膜厚は、例えば２ｎｍである。
次に、基板１の全面にＣＧ層２１を形成する（図１０３(ａ)および図１０３(ｂ)）。その結果、ＣＧ層２１が凹部６ｂ内に形成される。
次に、バリアメタル層２０およびＣＧ層２１を、絶縁層２３の側面に残らないように除去する（図１０３(ａ)および図１０３(ｂ)）。図１０４は、図１０３(ａ)および図１０３(ｂ)に対応する断面図である。
このようにして、ＦＧ層１４、ゲート間絶縁膜１５、ＣＴ層１６、キャップ層６４、第１ブロック絶縁膜１８、第２ブロック絶縁膜１９、バリアメタル層２０、ＣＧ層２１、および酸化膜２２を含むメモリセル部７が、凹部５ｂ、６ｂ内に形成される。
次に、絶縁膜４７をスリットトレンチ６ａ内に埋め込み、絶縁膜４７の表面を平坦化する（図１０５）。次に、第２実施形態と同様に、コンタクトホール３ａ、４ａ、５ｄを形成し、コンタクトホール３ａ、４ａ、５ｄ内にコンタクトプラグを形成する（図１０５）。
その後、基板１上に種々の配線層、プラグ層、層間絶縁膜などを形成する。このようにして、本実施形態の半導体装置が製造される。
（２）第３実施形態の半導体装置の構造
図１０６は、第３実施形態の半導体装置のバンド構造を説明するためのグラフである。
図１０６(ａ)は、第１実施形態のバンド構造を示す。図１０６(ｂ)は、第３実施形態のバンド構造を示す。
図１０６(ａ)では、第１ＣＴ層１６の電子障壁の高さが、第２ＣＴ層１７の電子障壁の高さよりも低い。よって、第２ＣＴ層１７の電荷は第１ＣＴ層１６に抜けやすい。しかしながら、ゲート間絶縁膜１５の電子障壁の高さは、第１ＣＴ層１６の電子障壁の高さよりも、約２ｅＶほど高い。よって、第１および第２ＣＴ層１６、１７に熱や電圧によるストレスを与えても、電荷がＦＧ層１４に抜けにくい。よって、第１実施形態によれば、電荷蓄積層の電荷蓄積能力と電荷保持能力の両方を向上させることが可能となる。
図１０６(ｂ)では、第２比較例のＣＴ層１７と同様に、電荷が単一のＣＴ層１６に蓄積される。第２比較例では、ゲート間絶縁膜１５（ＳｉＮ）とＣＴ層１７（ＨｆＳｉＯＮ）との間で電子障壁の高さの差が小さい（図２３(ａ)参照）。そのため、第２比較例では、電荷がＣＴ層１７からＦＧ層１４に抜けやすい。一方、第３実施形態では、ゲート間絶縁膜１５（ＳｉＮ）とＣＴ層１６（ＴｉＳｉ２）との間で電子障壁の高さの差が大きい（図１０６(ｂ)参照）。そのため、第３実施形態では、電荷がＣＴ層１６からＦＧ層１４に抜けにくい。よって、第３実施形態によれば、第１実施形態と同様に、電荷蓄積層の電荷蓄積能力と電荷保持能力の両方を向上させることが可能となる。
以上のように、本実施形態の半導体装置は、電荷蓄積層として金属シリサイド層のＣＴ層１６を備え、チャネル半導体層１２とＣＴ層１６との間にＦＧ層１４を備えている。よって、本実施形態によれば、３次元メモリセルの電荷蓄積能力と電荷保持能力とを向上させることが可能となる。
（第４実施形態）
以下、第４実施形態について説明する。第４実施形態の説明は、第１〜第３実施形態との相違点を中心に行い、第１〜第３実施形態と共通する事項の説明は省略する。
（１）第４実施形態の半導体装置の構造
図１０７は、第４実施形態の半導体装置の構造を示す拡大断面図である。
図１０７(ａ)と図１０７(ｂ)は、１組のコア層１１、チャネル半導体層１２、およびトンネル絶縁膜１３を示している。図１０７(ａ)と図１０７(ｂ)はさらに、２組のＦＧ層１４、ゲート間絶縁膜１５、ＣＴ層１６、第１ブロック絶縁膜１８、第２ブロック絶縁膜１９、バリアメタル層２０、ＣＧ層２１、酸化膜２２、およびキャップ層６４を示している。本実施形態のＣＴ層１６は、チタンシリサイド層などの金属シリサイド層であり、本実施形態のキャップ層６４は、シリコン窒化膜などの絶縁膜である。図１０７(ａ)と図１０７(ｂ)はさらに、複数の絶縁層２３と、絶縁膜７１とを示している。絶縁膜７１の例は、ＰＳＺ膜である。
本実施形態では、第１組のＦＧ層１４、ＣＴ層１６、ＣＧ層２１等が、チャネル半導体層１２の右側面（＋Ｘ方向の側面）に形成されている。以下、これらの層を第１組の層と呼ぶ。本実施形態ではさらに、第２組のＦＧ層１４、ＣＴ層１６、ＣＧ層２１等が、チャネル半導体層１２の左側面（−Ｘ方向の側面）に形成されている。以下、これらの層を第２組の層と呼ぶ。右側面は第１側面の例であり、左側面は第２側面の例である。
第１組の層は、１つのメモリセル部７を構成している。同様に、第２組の層は、１つのメモリセル部７を構成している。第１組の層と第２組の層は、コア層１１、チャネル半導体層１２、およびトンネル絶縁膜１３を介して、互いに対向している。第１組の層と第２組の層は、互いに接しておらず、絶縁膜７１により互いに離隔されている。
ここで、図２(ａ)と図１０７(ａ)とを比較する。図２(ａ)のＦＧ層１４、ＣＴ層１６、１７、ＣＧ層２１等は、１つのメモリセル部７を構成しており、１ビットのデータを保持することができる。一方、図１０７(ａ)のＦＧ層１４、ＣＴ層１６、ＣＧ層２１等は、２つのメモリセル部７を構成しており、２ビットのデータを保持することができる。このように、本実施形態によれば、３次元メモリの集積度を向上させることが可能となる。
（２）第４実施形態の半導体装置の製造方法
図１０８〜図１３５は、第４実施形態の半導体装置の製造方法を示す断面図および拡大断面図である。
まず、基板１上に複数の絶縁層２３と複数の犠牲層２４とを交互に形成し、これらの絶縁層２３および犠牲層２４にメモリトレンチ５ａを形成する（図１０８）。絶縁層２３は、例えばシリコン酸化膜である。犠牲層２４は、例えばシリコン窒化膜である。
次に、絶縁膜７１をメモリトレンチ５ａ内に埋め込み、絶縁膜７１の表面をＣＭＰにより平坦化する（図１０９）。絶縁膜７１は、例えばＰＳＺ膜である。
図１１０(ａ)と図１１０(ｂ)は、図１０９の拡大図である。図１１０(ａ)は、図１０９のＩ−Ｉ’線に沿った水平断面を示す。図１１０(ｂ)は、図１０９のＩ−Ｉ’線付近の鉛直断面を示す。
次に、絶縁層２３および犠牲層２４上にレジスト層７２を形成し、レジスト層７２に開口部７２ａを形成する（図１１１(ａ)および図１１１(ｂ)）。なお、レジスト層７２は、実際には図１１１(ａ)の水平断面よりも上方にあるが、図１１１(ａ)では説明の便宜上この断面内に図示した。
次に、レジスト層７２をマスクとして使用して、開口部７２ａ内の絶縁層２３、犠牲層２４、および絶縁膜７１をエッチングする（図１１２(ａ)および図１１２(ｂ)）。その結果、開口部７２ａ内の絶縁層２３、犠牲層２４、および絶縁膜７１に、Ｚ方向に延びるメモリホール５ｅが形成される。本実施形態では、ストッパ層３６をストッパとして使用してメモリホール５ｅを形成し、その後、メモリホール５ｅの底部のストッパ層３６と層間絶縁膜３５とを除去する。これにより、メモリホール５ｅが、下地ＭＯＳＦＥＴ部２のＭＯＳＦＥＴに到達する。メモリホール５ｅは、第１凹部の例である。
次に、メモリホール５ｅに露出した犠牲層２４をリセスさせ、犠牲層２４に隣接する凹部５ｂを形成する（図１１３(ａ)および図１１３(ｂ)）。犠牲層２４のリセス量は、例えば２５ｎｍである。犠牲層２４は、例えば熱リン酸処理により等方的にリセスされる。凹部５ｂの平面形状は、半円形である。凹部５ｂは、第２凹部の例である。
次に、犠牲層２４の表面に改質酸化膜２５を形成する（図１１４(ａ)および図１１４(ｂ)）。改質酸化膜２５は、例えばラジカル酸化処理により形成される。改質酸化膜２５の膜厚は、例えば５ｎｍである。
次に、基板１の全面にＣＴ層材料１６ａを形成する（図１１４(ａ)および図１１４(ｂ)）。その結果、ＣＴ層材料１６ａが凹部５ｂ内に形成される。ＣＴ層材料１６ａの例は、アモルファスシリコン層である。ＣＴ層材料１６ａの膜厚は、例えば３０ｎｍである。
次に、ＣＴ層材料１６ａを選択的に除去する（図１１５(ａ)および図１１５(ｂ)）。その結果、膜厚１０ｎｍのＣＴ層材料１６ａが、改質酸化膜２５の側面に残存する。ＣＴ層材料１６ａは、例えば室温ＴＭ−Ｙ（トリメチル−２−ヒドロキシエチルアンモニウムハイドロオキサイド）処理により除去される。
次に、基板１の全面にゲート間絶縁膜１５を形成する（図１１６(ａ)および図１１６(ｂ)）。その結果、膜厚２ｎｍのゲート間絶縁膜１５が、ＣＴ層材料１６ａの側面と、凹部５ｂの上面および下面に形成される。ゲート間絶縁膜１５の例は、シリコン窒化膜である。
次に、基板１の全面にダミー層２６を形成する（図１１６(ａ)および図１１６(ｂ)）。その結果、ダミー層２６が凹部５ｂ内に形成される。ダミー層２６の例は、アモルファスシリコン層である。ダミー層２６の膜厚は、例えば２０ｎｍである。
次に、ダミー層２６を選択的にエッチングする（図１１７(ａ)および図１１７(ｂ)）。その結果、ダミー層２６がゲート間絶縁膜１５の側面に残存する。ダミー層２６は、例えば室温ＴＭ−Ｙ処理によりエッチングされる。
次に、ダミー層２６をマスクとして使用して、ゲート間絶縁膜１５を選択的に除去する（図１１８(ａ)および図１１８(ｂ)）。その結果、ゲート間絶縁膜１５が、ＣＴ層材料１６ａの側面に残存する。ゲート間絶縁膜１５は、例えば熱リン酸処理により除去される。
次に、ダミー層２６を選択的に除去する（図１１９(ａ)および図１９(ｂ)）。ダミー層２６は、例えば室温ＴＭ−Ｙ処理により除去される。
次に、基板１の全面にＦＧ層１４を形成する（図１２０(ａ)および図１２０(ｂ)）。その結果、ＦＧ層１４が凹部５ｂ内に形成される。ＦＧ層１４の例は、アモルファスシリコン層である。このアモルファスシリコン層は、その後の工程で結晶化によりポリシリコン層に変化する。ＦＧ層１４の膜厚は、例えば３０ｎｍである。
次に、ＦＧ層１４を選択的にエッチングする（図１２１(ａ)および図１２１(ｂ)）。その結果、膜厚１０ｎｍのＦＧ層１４が、ゲート間絶縁膜１５の側面に形成される。ＦＧ層１４は、例えば室温ＴＭ−Ｙ処理によりエッチングされる。
このようにして、２組のＦＧ層１４、ゲート間絶縁膜１５、およびＣＴ層材料１６ａが凹部５ｂ内に形成される。これらの２組は、メモリホール５ｅを介して対向している。ＦＧ層１４、ゲート間絶縁膜１５、およびＣＴ層材料１６ａの合計膜厚は２２ｎｍである。
次に、ＦＧ層１４を酸化して、ＦＧ層１４の表面に酸化膜２２を形成する（図１２２(ａ)および図１２２(ｂ)）。酸化膜２２の膜厚は、例えば２ｎｍである。
次に、基板１の全面にトンネル絶縁膜１３と、チャネル半導体層１２の第１層１２ａとを順々に形成する（図１２３(ａ)および図１２３(ｂ)）。その結果、トンネル絶縁膜１３と第１層１２ａがメモリホール５ｅの側面および底面に形成される。その後、メモリホール５ｅの底面からトンネル絶縁膜１３および第１層１２ａがエッチバックにより除去され、メモリホール５ｅの底面にＭＯＳＦＥＴが露出する。
次に、基板１の全面にチャネル半導体層１２の第２層１２ｂと、コア層１１とを順々に形成する（図１２４(ａ)および図１２４(ｂ)）。その結果、第２層１２ｂとコア層１１がメモリトホール５ｅ内に形成される。コア層１１の例は、シリコン酸化膜などの絶縁膜や、ｐ＋型シリコン層などの半導体層である。
次に、コア層１１およびチャネル半導体層１２をエッチバックにより個々のメモリホール５ｅ用に分断する（図１２５）。次に、基板１の全面にキャップ層４３とマスク層４４とを順々に形成する（図１２５）。その結果、キャップ層４３がメモリホール５ｅに埋め込まれる。次に、メモリホール５ｅ上にキャップ層４３とマスク層４４が残存するように、キャップ層４３とマスク層４４を加工する（図１２５）。次に、基板１の全面にマスク層６３を形成し、マスク層６３の表面を平坦化する（図１２５）。
このようにして、１組のコア層１１、チャネル半導体層１２、およびトンネル絶縁膜１３が、２組のＦＧ層１４、ゲート間絶縁膜１５、およびＣＴ層材料１６ａの間に形成される。
次に、第２および第３実施形態と同様に、絶縁層２３および犠牲層２４にスリットトレンチ６ａを形成する（図１２６）。メモリトレンチ５ａとスリットトレンチ６ａとの距離は、例えば８０ｎｍである。
次に、スリットトレンチ６ａに露出した犠牲層２４を選択的にリセスさせ、改質酸化膜２５に隣接する凹部６ｂを形成する（図１２７(ａ)および図１２７(ｂ)）。
次に、凹部６ｂに露出した改質酸化膜２５を除去する（図１２８(ａ)および図１２８(ｂ)）。その結果、ＣＴ層材料１６ａが凹部６ｂに露出する。さらには、凹部６ｂの上部および下部の絶縁層２３もリセスされる。本実施形態では、膜厚５ｎｍの改質酸化膜２５を除去する処理を行うことで、凹部６ｂのＺ方向の幅が３０ｎｍから４０ｎｍに増加する。
次に、金属元素を含有するガスとＣＴ層材料１６ａを選択的に反応させる（図１２９(ａ)および図１２９(ｂ)）。その結果、アモルファスシリコン層のＣＴ層材料１６ａが、シリサイド反応により、金属シリサイド層のＣＴ層１６に変化する。上記ガスの例は、四塩化チタン（ＴｉＣｌ４）ガスである。この場合、金属シリサイド層は、チタンシリサイド（ＴｉＳｉ２）層となる。本工程は、例えば６００〜６５０℃の高温ＣＶＤにより行われる。本実施形態のＣＴ層１６は、金属サリサイド層に相当する。その後、例えば硫酸と過酸化水素を含む混合溶液を用いて、ＴｉＣｌ４ガスの反応生成物や余剰なＴｉを除去する。さらには、７００℃以上のＲＴＡによりＣＴ層１６中の余剰なＣｌを抜く。
次に、基板１の全面にキャップ層６４を形成する（図１３０(ａ)および図１３０(ｂ)）。その結果、キャップ層６４が、ＣＴ層１６の側面と、凹部６ｂの上面および下面に形成される。キャップ層６４の例は、シリコン窒化膜などの絶縁膜である。キャップ層６４の膜厚は、例えば３ｎｍである。
次に、基板１の全面に第１ブロック絶縁膜１８と、第２ブロック絶縁膜１９と、ダミー層２８を順々に形成する（図１３０(ａ)および図１３０(ｂ)）。その結果、第１および第２ブロック絶縁膜１８、１９が、キャップ層６４の側面、上面、および下面に形成され、ダミー層２８が凹部６ｂ内に形成される。第１ブロック絶縁膜１８の膜厚は、例えば６ｎｍである。第２ブロック絶縁膜１９の膜厚は、例えば５ｎｍである。ダミー層２８の膜厚は、例えば３０ｎｍである。
次に、ダミー層２８を選択的にエッチングする（図１３１(ａ)および図１３１(ｂ)）。その結果、膜厚５ｎｍのダミー層２８が第２ブロック絶縁膜１９の側面に残存する。
次に、ダミー層２８をマスクとして使用して、第２ブロック絶縁膜１９を選択的に除去する（図１３２(ａ)および図１３２(ｂ)）。その結果、第２ブロック絶縁膜１９が第１ブロック絶縁膜１８の側面に残存する。
次に、ダミー層２８と第２ブロック絶縁膜１９をマスクとして使用して、第１ブロック絶縁膜１８を選択的に除去する（図１３１(ａ)および図１３１(ｂ)）。その結果、第１ブロック絶縁膜１８がキャップ層６４の側面に残存する。
次に、ダミー層２８、第２ブロック絶縁膜１９、および第１ブロック絶縁膜１８をマスクとして使用して、キャップ層６４を選択的に除去する（図１３１(ａ)および図１３１(ｂ)）。その結果、キャップ層６４が、ＣＴ層１６の側面と、凹部６ｂの上面および下面の一部とに残存する。
次に、ダミー層２８を選択的に除去する（図１３２(ａ)および図１３２(ｂ)）。
次に、基板１の全面にバリアメタル層２０を形成する（図１３３(ａ)および図１３３(ｂ)）。その結果、バリアメタル層２０が、第２ブロック絶縁膜１９、第１ブロック絶縁膜１８、およびキャップ層６４の側面と、凹部６ｂの上面および下面とに接するように、凹部６ｂ内に形成される。バリアメタル層２０の膜厚は、例えば２ｎｍである。
次に、基板１の全面にＣＧ層２１を形成する（図１３３(ａ)および図１３３(ｂ)）。その結果、ＣＧ層２１が凹部６ｂ内に形成される。
次に、バリアメタル層２０およびＣＧ層２１を、絶縁層２３の側面に残らないように除去する（図１３３(ａ)および図１３３(ｂ)）。図１３４は、図１３３(ａ)および図１３３(ｂ)に対応する断面図である。
このようにして、ＦＧ層１４、ゲート間絶縁膜１５、ＣＴ層１６、キャップ層６４、第１ブロック絶縁膜１８、第２ブロック絶縁膜１９、バリアメタル層２０、ＣＧ層２１、および酸化膜２２を含むメモリセル部７が、凹部５ｂ、６ｂ内に形成される。
次に、絶縁膜４７をスリットトレンチ６ａ内に埋め込み、絶縁膜４７の表面を平坦化する（図１３５）。次に、第２実施形態と同様に、コンタクトホール３ａ、４ａ、５ｄを形成し、コンタクトホール３ａ、４ａ、５ｄ内にコンタクトプラグを形成する（図１３５）。
その後、基板１上に種々の配線層、プラグ層、層間絶縁膜などを形成する。このようにして、本実施形態の半導体装置が製造される。
以上のように、本実施形態の半導体装置は、２組のＦＧ層１４、ゲート間絶縁膜１５、ＣＴ層１６、ＣＧ層２１等の間に、１組のチャネル半導体層１２、トンネル絶縁膜１３等を備えている。よって、本実施形態によれば、３次元メモリの集積度を向上させることが可能となる。
なお、第１〜第４実施形態は、互いに組み合わせて適用してもよい。例えば、第１および第２実施形態の第１および第２ブロック絶縁膜１８、１９の構造は、第３および第４実施形態に適用してもよい。また、第３および第４実施形態の第１および第２ブロック絶縁膜１８、１９の構造は、第１および第２実施形態に適用してもよい。また、第４実施形態のメモリ素子部５やメモリセル部７の構造は、第１〜第３実施形態に適用してもよい。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
１：基板 ２：下地ＭＯＳＦＥＴ部 ３：周辺トランジスタ部
４：階段コンタクト部 ５：メモリ素子部 ６：スリットトレンチ部
７：メモリセル部 １１：コア層 １２：チャネル半導体層
１３：トンネル絶縁膜 １４：浮遊ゲート層 １５：ゲート間絶縁膜
１６：第１電荷トラップ層 １７：第２電荷トラップ層 １８：第１ブロック絶縁膜
１９：第２ブロック絶縁膜 ２０：バリアメタル層 ２１：制御ゲート層
２２：酸化膜 ２３：絶縁層 ２４：犠牲層
２５：改質酸化膜 ２６：ダミー層 ２７：レジスト層
２８：ダミー層 ３１：ゲート絶縁膜 ３２：第１ゲート電極層
３３：第２ゲート電極層 ３４：第３ゲート電極層 ３５：層間絶縁膜
３６：ストッパ層 ３７：拡散領域 ３８：素子分離領域
３９：ストッパ層 ４０：絶縁膜 ４１：絶縁膜
４２：マスク層 ４３：キャップ層 ４４：マスク層
４５：レジスト層 ４６：絶縁膜 ４７：絶縁膜
４８：スペーサ絶縁膜 ４９：スペーサ絶縁膜 ５０：バリアメタル層
５１：プラグ材層 ６１：第１ダミー層 ６２：第２ダミー層
６３：マスク層 ６４：キャップ層 ７１：絶縁膜
７２：レジスト層

Claims (11)

  1. 基板と、
    前記基板の表面に垂直な方向に延びる半導体層と、
    前記半導体層の側面に第１絶縁膜を介して設けられた第１電極層と、
    前記第１電極層の側面に第２絶縁膜を介して設けられた第１電荷蓄積層と、前記第１電荷蓄積層の側面に設けられた第２電荷蓄積層とを含む、または、前記第１電極層の側面に前記第２絶縁膜を介して設けられた金属シリサイド層を含む電荷蓄積層と、
    前記電荷蓄積層の側面に第３絶縁膜を介して設けられた第２電極層と、
    を備える半導体装置。
  2. 前記第１電荷蓄積層は、半導体層であり、
    前記第２電荷蓄積層は、絶縁膜である、
    請求項１に記載の半導体装置。
  3. 前記第２電荷蓄積層は、ハフニウム、シリコン、酸素、および窒素を含有し、
    前記第２電荷蓄積層における窒素の組成比は、１０％以上である、
    請求項１または２に記載の半導体装置。
  4. 前記第２絶縁膜は、前記第１電極層により前記第１絶縁膜と離隔されている、請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記電荷蓄積層は、前記第１電極層および前記第２絶縁膜により前記第１絶縁膜と離隔されている、請求項１から４のいずれか１項に記載の半導体装置。
  6. 前記第３絶縁膜は、前記電荷蓄積層の側面に設けられた第１層と、前記第１層の側面に設けられた第２層とを含み、
    前記第２電極層は、前記第１層の上面および下面と、前記第２層の側面に接している、
    請求項１から５のいずれか１項に記載の半導体装置。
  7. 前記第３絶縁膜は、前記電荷蓄積層の側面に設けられた第１層と、前記第１層の側面に設けられた第２層とを含み、
    前記第２電極層は、前記第１層の側面と、前記第２層の側面に接している、
    請求項１から５のいずれか１項に記載の半導体装置。
  8. 前記半導体層は、前記基板の表面に垂直な方向と、前記基板の表面に平行な方向とに延びている、請求項１から７のいずれか１項に記載の半導体装置。
  9. 前記第１電極層、前記電荷蓄積層、および前記第２電極層は、
    前記半導体層の第１側面に設けられた第１組の第１電極層、電荷蓄積層、および第２電極層と、
    前記半導体層の第２側面に設けられ、前記第１組の第１電極層、電荷蓄積層、および第２電極層に対向しており、前記第１組の第１電極層、電荷蓄積層、および第２電極層と離隔された第２組の第１電極層、電荷蓄積層、および第２電極層と、
    を含む請求項１から７のいずれか１項に記載の半導体装置。
  10. 基板上に複数の第１膜と複数の絶縁層とを交互に形成し、
    前記複数の第１膜および前記複数の絶縁層に第１凹部を形成し、
    前記第１凹部に露出した前記第１膜をリセスさせ、前記第１膜に隣接する第２凹部を形成し、
    前記第２凹部内に第２電荷蓄積層、第１電荷蓄積層、第２絶縁膜、および第１電極層を形成し、
    前記第１凹部内に第１絶縁膜と半導体層とを形成し、
    前記複数の第１膜および前記複数の絶縁層に第３凹部を形成し、
    前記第３凹部に露出した前記第１膜をリセスさせ、前記第２電荷蓄積層に隣接する第４凹部を形成し、
    前記第４凹部内の前記第２電荷蓄積層の側面に第３絶縁膜と第２電極層とを形成する、
    ことを含む半導体装置の製造方法。
  11. 基板上に複数の第１膜と複数の絶縁層とを交互に形成し、
    前記複数の第１膜および前記複数の絶縁層に第１凹部を形成し、
    前記第１凹部に露出した前記第１膜をリセスさせ、前記第１膜に隣接する第２凹部を形成し、
    前記第２凹部内に電荷蓄積層材料、第２絶縁膜、および第１電極層を形成し、
    前記第１凹部内に第１絶縁膜と半導体層とを形成し、
    前記複数の第１膜および前記複数の絶縁層に第３凹部を形成し、
    前記第３凹部に露出した前記第１膜をリセスさせ、前記電荷蓄積層材料に隣接する第４凹部を形成し、
    前記第４凹部に露出した前記電荷蓄積層材料を、金属シリサイド層を含む電荷蓄積層に変化させ、
    前記第４凹部内の前記電荷蓄積層の側面に第３絶縁膜と第２電極層とを形成する、
    ことを含む半導体装置の製造方法。
JP2016047426A 2016-03-10 2016-03-10 半導体装置およびその製造方法 Pending JP2017163044A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016047426A JP2017163044A (ja) 2016-03-10 2016-03-10 半導体装置およびその製造方法
US15/254,014 US10276586B2 (en) 2016-03-10 2016-09-01 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016047426A JP2017163044A (ja) 2016-03-10 2016-03-10 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2017163044A true JP2017163044A (ja) 2017-09-14

Family

ID=59788202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016047426A Pending JP2017163044A (ja) 2016-03-10 2016-03-10 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US10276586B2 (ja)
JP (1) JP2017163044A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110176457A (zh) * 2018-02-20 2019-08-27 东芝存储器株式会社 存储装置
JP2020136664A (ja) * 2019-02-22 2020-08-31 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 集積回路素子及びその製造方法
US10910401B2 (en) 2019-03-15 2021-02-02 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
JP2021507545A (ja) * 2017-12-27 2021-02-22 マイクロン テクノロジー，インク． メモリセル、メモリアレイ、及びメモリアレイを形成する方法
US10950615B2 (en) 2018-06-18 2021-03-16 Toshiba Memory Corporation Semiconductor memory device and manufacturing method thereof
KR20210066939A (ko) * 2018-10-26 2021-06-07 램 리써치 코포레이션 3-단자 메모리 디바이스들의 자기-정렬된 수직 집적
US11081494B2 (en) 2018-07-09 2021-08-03 Toshiba Memory Corporation Semiconductor memory
JP2021520644A (ja) * 2018-04-24 2021-08-19 マイクロン テクノロジー，インク． クロスポイントメモリアレイおよび関連する製造技法
WO2021181607A1 (ja) * 2020-03-12 2021-09-16 キオクシア株式会社 半導体記憶装置
US11302708B2 (en) 2017-12-27 2022-04-12 Micron Technology, Inc. Memory arrays, and methods of forming memory arrays
US11706934B2 (en) 2018-04-24 2023-07-18 Micron Technology, Inc. Cross-point memory array and related fabrication techniques
US11871574B2 (en) 2021-03-22 2024-01-09 Kioxia Corporation Semiconductor memory device and method of manufacturing the same
US12064296B2 (en) 2019-09-06 2024-08-20 Kioxia Corporation Memory device
US12087758B2 (en) 2018-04-24 2024-09-10 Micron Technology, Inc. Buried lines and related fabrication techniques

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102665676B1 (ko) * 2016-12-19 2024-05-14 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10707121B2 (en) * 2016-12-31 2020-07-07 Intel Corporatino Solid state memory device, and manufacturing method thereof
US9972542B1 (en) 2017-01-04 2018-05-15 International Business Machines Corporation Hybrid-channel nano-sheet FETs
US10153296B2 (en) * 2017-02-24 2018-12-11 Toshiba Memory Corporation Memory device and method for manufacturing same
US10580784B2 (en) 2017-08-31 2020-03-03 Toshiba Memory Corporation Memory device and method for manufacturing memory device
JP2019046918A (ja) 2017-08-31 2019-03-22 東芝メモリ株式会社 記憶装置及び記憶装置の製造方法
KR102505240B1 (ko) 2017-11-09 2023-03-06 삼성전자주식회사 3차원 반도체 메모리 장치
KR102518371B1 (ko) * 2018-02-02 2023-04-05 삼성전자주식회사 수직형 메모리 장치
JP2019153626A (ja) 2018-03-01 2019-09-12 東芝メモリ株式会社 半導体記憶装置
JP2019201038A (ja) * 2018-05-14 2019-11-21 東芝メモリ株式会社 半導体装置およびその製造方法
KR102640174B1 (ko) 2018-07-17 2024-02-26 삼성전자주식회사 3차원 반도체 소자
KR102721968B1 (ko) 2018-08-16 2024-10-29 삼성전자주식회사 적층 영역을 포함하는 반도체 소자
JP2020155714A (ja) 2019-03-22 2020-09-24 キオクシア株式会社 半導体記憶装置
KR102741559B1 (ko) * 2019-06-17 2024-12-13 삼성전자주식회사 정보 저장 패턴을 포함하는 반도체 소자
KR102707038B1 (ko) 2019-09-10 2024-09-19 삼성전자주식회사 3차원 반도체 메모리 장치
US11456317B2 (en) 2019-09-24 2022-09-27 Samsung Electronics Co., Ltd. Memory device
KR20210035558A (ko) 2019-09-24 2021-04-01 삼성전자주식회사 집적회로 소자
JP2022143476A (ja) * 2021-03-17 2022-10-03 キオクシア株式会社 半導体記憶装置およびその製造方法
JP2022144075A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 半導体記憶装置およびその製造方法
JP2022184482A (ja) * 2021-06-01 2022-12-13 キオクシア株式会社 半導体記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090236654A1 (en) * 2008-03-19 2009-09-24 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage device and method for manufacturing the same
US20140286098A1 (en) * 2013-03-25 2014-09-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
WO2014149740A1 (en) * 2013-03-15 2014-09-25 Micron Technology, Inc. Floating gate memory cells in vertical memory

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759719B2 (en) * 2004-07-01 2010-07-20 Chih-Hsin Wang Electrically alterable memory cell
US8816422B2 (en) * 2006-09-15 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-trapping layer flash memory cell
US7759715B2 (en) * 2007-10-15 2010-07-20 Micron Technology, Inc. Memory cell comprising dynamic random access memory (DRAM) nanoparticles and nonvolatile memory (NVM) nanoparticle
US8816424B2 (en) * 2008-12-26 2014-08-26 SK Hynix Inc. Nonvolatile memory device
KR101652829B1 (ko) * 2010-06-03 2016-09-01 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
KR20120002832A (ko) * 2010-07-01 2012-01-09 삼성전자주식회사 반도체 메모리 소자 및 그의 형성방법
KR101699515B1 (ko) * 2010-09-01 2017-02-14 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR101094523B1 (ko) * 2010-10-13 2011-12-19 주식회사 하이닉스반도체 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
US8759895B2 (en) * 2011-02-25 2014-06-24 Micron Technology, Inc. Semiconductor charge storage apparatus and methods
KR101206508B1 (ko) * 2011-03-07 2012-11-29 에스케이하이닉스 주식회사 3차원 구조를 갖는 비휘발성 메모리 장치 제조방법
KR101845954B1 (ko) * 2011-08-23 2018-05-18 에스케이하이닉스 주식회사 수직 구조의 메모리셀을 구비한 비휘발성메모리장치 및 그 제조 방법
KR20130037062A (ko) * 2011-10-05 2013-04-15 에스케이하이닉스 주식회사 비휘발성 메모리 소자 및 캐패시터
US8885404B2 (en) * 2011-12-24 2014-11-11 Sandisk Technologies Inc. Non-volatile storage system with three layer floating gate
JP2013243177A (ja) 2012-05-17 2013-12-05 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2014003793A (ja) 2012-06-18 2014-01-09 Panasonic Corp 携帯電子機器及び充電制御方法
JP5823353B2 (ja) 2012-06-20 2015-11-25 株式会社東芝 不揮発性半導体記憶装置の製造方法
JP5823354B2 (ja) 2012-06-20 2015-11-25 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR102018614B1 (ko) * 2012-09-26 2019-09-05 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9178077B2 (en) * 2012-11-13 2015-11-03 Micron Technology, Inc. Semiconductor constructions
US8946807B2 (en) * 2013-01-24 2015-02-03 Micron Technology, Inc. 3D memory
US9159845B2 (en) * 2013-05-15 2015-10-13 Micron Technology, Inc. Charge-retaining transistor, array of memory cells, and methods of forming a charge-retaining transistor
US9275909B2 (en) * 2013-08-12 2016-03-01 Micron Technology, Inc. Methods of fabricating semiconductor structures
JP2017010951A (ja) * 2014-01-10 2017-01-12 株式会社東芝 半導体記憶装置及びその製造方法
KR102175763B1 (ko) * 2014-04-09 2020-11-09 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
US9576975B2 (en) * 2014-08-26 2017-02-21 Sandisk Technologies Llc Monolithic three-dimensional NAND strings and methods of fabrication thereof
US9449985B1 (en) * 2015-05-26 2016-09-20 Sandisk Technologies Llc Memory cell with high-k charge trapping layer
US9899410B1 (en) * 2016-12-13 2018-02-20 Sandisk Technologies Llc Charge storage region in non-volatile memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090236654A1 (en) * 2008-03-19 2009-09-24 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage device and method for manufacturing the same
JP2009231370A (ja) * 2008-03-19 2009-10-08 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
WO2014149740A1 (en) * 2013-03-15 2014-09-25 Micron Technology, Inc. Floating gate memory cells in vertical memory
JP2016514371A (ja) * 2013-03-15 2016-05-19 マイクロン テクノロジー， インク． 縦型メモリの浮遊ゲートメモリセル
US20140286098A1 (en) * 2013-03-25 2014-09-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2014187286A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 不揮発性半導体記憶装置

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11950422B2 (en) 2017-12-27 2024-04-02 Micron Technology, Inc. Memory cells, memory arrays, and methods of forming memory arrays
JP2021507545A (ja) * 2017-12-27 2021-02-22 マイクロン テクノロジー，インク． メモリセル、メモリアレイ、及びメモリアレイを形成する方法
US11515321B2 (en) 2017-12-27 2022-11-29 Micron Technology, Inc. Memory cells, memory arrays, and methods of forming memory arrays
US11302708B2 (en) 2017-12-27 2022-04-12 Micron Technology, Inc. Memory arrays, and methods of forming memory arrays
CN110176457A (zh) * 2018-02-20 2019-08-27 东芝存储器株式会社 存储装置
JP2019145635A (ja) * 2018-02-20 2019-08-29 東芝メモリ株式会社 記憶装置
CN110176457B (zh) * 2018-02-20 2023-07-04 铠侠股份有限公司 存储装置
US12087758B2 (en) 2018-04-24 2024-09-10 Micron Technology, Inc. Buried lines and related fabrication techniques
US12035543B2 (en) 2018-04-24 2024-07-09 Micron Technology, Inc. Cross-point memory array with access lines
US11706934B2 (en) 2018-04-24 2023-07-18 Micron Technology, Inc. Cross-point memory array and related fabrication techniques
JP2021520644A (ja) * 2018-04-24 2021-08-19 マイクロン テクノロジー，インク． クロスポイントメモリアレイおよび関連する製造技法
JP7138722B2 (ja) 2018-04-24 2022-09-16 マイクロン テクノロジー，インク． クロスポイントメモリアレイおよび関連する製造技法
US10950615B2 (en) 2018-06-18 2021-03-16 Toshiba Memory Corporation Semiconductor memory device and manufacturing method thereof
US11081494B2 (en) 2018-07-09 2021-08-03 Toshiba Memory Corporation Semiconductor memory
JP2022505419A (ja) * 2018-10-26 2022-01-14 ラム リサーチ コーポレーション ３端子メモリデバイスの自己整列垂直統合
KR20210066939A (ko) * 2018-10-26 2021-06-07 램 리써치 코포레이션 3-단자 메모리 디바이스들의 자기-정렬된 수직 집적
JP7573521B2 (ja) 2018-10-26 2024-10-25 ラム リサーチ コーポレーション ３端子メモリデバイスの自己整列垂直統合
KR102759406B1 (ko) 2018-10-26 2025-01-22 램 리써치 코포레이션 3-단자 메모리 디바이스들의 자기-정렬된 수직 집적
JP7619710B2 (ja) 2019-02-22 2025-01-22 三星電子株式会社 集積回路素子及びその製造方法
JP2020136664A (ja) * 2019-02-22 2020-08-31 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 集積回路素子及びその製造方法
US11335699B2 (en) 2019-03-15 2022-05-17 Kioxia Corporation Semiconductor device and method of manufacturing the same
US11785774B2 (en) 2019-03-15 2023-10-10 Kioxia Corporation Semiconductor device and method of manufacturing the same
US10910401B2 (en) 2019-03-15 2021-02-02 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
US12064296B2 (en) 2019-09-06 2024-08-20 Kioxia Corporation Memory device
WO2021181607A1 (ja) * 2020-03-12 2021-09-16 キオクシア株式会社 半導体記憶装置
US11871574B2 (en) 2021-03-22 2024-01-09 Kioxia Corporation Semiconductor memory device and method of manufacturing the same

Also Published As

Publication number Publication date
US20170263613A1 (en) 2017-09-14
US10276586B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
JP2017163044A (ja) 半導体装置およびその製造方法
CN102769017B (zh) 半导体器件及其制造方法
US9324725B2 (en) Semiconductor device and a manufacturing method thereof
US6548861B2 (en) Memory cell, memory cell arrangement and fabrication method
CN1835240B (zh) 非易失性半导体存储器件及其制造方法
TWI591723B (zh) 半導體裝置及其製造方法
EP3363039B1 (en) Method of forming memory array and logic devices
US9653473B2 (en) Semiconductor device and method of manufacturing the same
JP2004281662A (ja) 半導体記憶装置及びその製造方法
JP2009212218A (ja) 半導体記憶装置及びその製造方法
US10204789B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP2013045837A (ja) 不揮発性半導体記憶装置およびその製造方法
CN108292516A (zh) 金属浮栅在非易失性存储器中的集成
US7575972B2 (en) Method of manufacturing nonvolatile memory device
JP2011029576A (ja) 不揮発性半導体記憶装置及びその製造方法
KR20240116444A (ko) 복합 유전체막 구조체를 갖는 반도체 메모리 디바이스 및 이의 형성 방법
TW202218126A (zh) 在基板上製造記憶體單元、高電壓裝置和邏輯裝置的方法
JP5116963B2 (ja) フラッシュメモリ素子の製造方法及びそれによって製造されたフラッシュメモリ素子
JP2005285818A (ja) 半導体装置およびその製造方法
US20160118395A1 (en) Semiconductor device and method of fabricating the same
CN111430452A (zh) 多次可编程存储器的单元结构及其制作方法
JP2005536039A (ja) Ｎｒｏｍメモリセルアレイの製造方法
CN115000072A (zh) 在衬底上形成具有存储器单元、高电压设备和逻辑设备的半导体设备的方法
TWI799100B (zh) 在基板上形成具有記憶體單元，高電壓裝置及邏輯裝置的半導體裝置的方法
KR20070049731A (ko) 플래시 메모리 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180131

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190326