JP2017126438A - Earth leakage circuit breaker - Google Patents
Earth leakage circuit breaker Download PDFInfo
- Publication number
- JP2017126438A JP2017126438A JP2016003996A JP2016003996A JP2017126438A JP 2017126438 A JP2017126438 A JP 2017126438A JP 2016003996 A JP2016003996 A JP 2016003996A JP 2016003996 A JP2016003996 A JP 2016003996A JP 2017126438 A JP2017126438 A JP 2017126438A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- time
- leakage
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 97
- 238000001514 detection method Methods 0.000 claims abstract description 78
- 230000000670 limiting effect Effects 0.000 claims description 16
- 230000005669 field effect Effects 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000002441 reversible effect Effects 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 13
- 238000007796 conventional method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 230000005281 excited state Effects 0.000 description 2
- 241001089723 Metaphycus omega Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Breakers (AREA)
Abstract
【課題】適用される電圧範囲が広く、漏電投入動作時間を短縮すると共に、電源逆接続状態でも引外しコイルを常時励磁する恐れのない漏電遮断器を提供する。【解決手段】漏電検出回路106から出力されるゲート信号によりオンするサイリスタ107と、サイリスタ107のオン時に開閉接点104を遮断する引外し装置114と、漏電検出回路106等の電源回路とを備え、電源回路が、定電圧回路117と電源コンデンサ118と定電流回路119とを有する漏電遮断器において、引外しコイル112とサイリスタ107とを接続する電路をサイリスタ107がオンしてから一定時間経過後に瞬時遮断する瞬断回路108と、サイリスタ107がオンした直後にゲート信号を強制的にオフし、瞬断回路108による瞬断時間を超えてサイリスタ107のオフ状態を維持するオフ時間設定回路121と、を備える。【選択図】図1An earth leakage circuit breaker is provided which has a wide applied voltage range, shortens the leakage operation time, and has no fear of always exciting a tripping coil even in a reverse power connection state. A thyristor 107 that is turned on by a gate signal output from a leakage detection circuit 106, a tripping device 114 that cuts off the switching contact 104 when the thyristor 107 is turned on, and a power supply circuit such as the leakage detection circuit 106 are provided. In an earth leakage circuit breaker having a constant voltage circuit 117, a power supply capacitor 118, and a constant current circuit 119, the power circuit instantaneously after a lapse of a certain time since the thyristor 107 is turned on the electric circuit connecting the trip coil 112 and the thyristor 107. An instantaneous interruption circuit 108 to be shut off, an off time setting circuit 121 for forcibly turning off the gate signal immediately after the thyristor 107 is turned on, and maintaining the off state of the thyristor 107 beyond the instantaneous interruption time by the instantaneous interruption circuit 108; Is provided. [Selection] Figure 1
Description
本発明は、給電回路の漏電を検出して電源供給を遮断する漏電遮断器に関するものである。 The present invention relates to an electric leakage breaker that detects electric leakage in a power feeding circuit and interrupts power supply.
図6は、漏電遮断器の一般的な構成を示している。
図6において、漏電遮断器1は、電源側端子2に接続されて交流電源を負荷側に給電する開閉接点8を内蔵し、負荷側端子3に接続される電動機等の負荷回路を含む給電回路の漏電を監視し、漏電検出時に給電回路を遮断して各種の機器や回路を保護する機器である。
FIG. 6 shows a general configuration of the earth leakage breaker.
In FIG. 6, the earth
すなわち、漏電遮断器1は、給電回路を開閉する開閉接点8と、漏電電流を検出するために給電回路に挿入された零相変流器(ZCT)5と、その出力信号から漏電の有無を検出する漏電検出回路6と、漏電検出回路6から出力される漏電検出信号により駆動されて開閉接点8を遮断する引外し装置7と、給電回路から得た交流電圧を直流電圧に変換して漏電検出回路6及び引外し装置7に電源を供給する直流電源回路4と、を備えている。
That is, the
直流電源回路4は、三相または単相の交流電源電圧を整流して直流に変換し、かつ漏電検出回路6等が動作可能な電圧まで低下させて安定化する機能を備えている。この種の漏電遮断器において、実際に使用される給電回路の交流電圧範囲は100[V]〜400[V]と広いため、直流電源回路4についても上記の電圧範囲を考慮して設計する必要がある。
そこで、漏電遮断器の使用電圧範囲を広くする方法として、例えば特許文献1に記載された従来技術が知られている。
The DC
Therefore, as a method for widening the operating voltage range of the earth leakage breaker, for example, a conventional technique described in
図7は、特許文献1に記載された漏電遮断器の構成図である。
図7において、9は電源側端子、10は負荷側端子、11は給電回路、12は開閉接点、13は零相変流器、14は増幅器15を備えた漏電検出回路、16は、引外しコイル17とサイリスタ18との直列回路からなる引外し装置、19は電流制限抵抗、20は整流回路、21は定電流ダイオード、22はツェナーダイオード(定電圧ダイオード)、23は電源コンデンサである。
FIG. 7 is a configuration diagram of an earth leakage circuit breaker described in
In FIG. 7, 9 is a power supply side terminal, 10 is a load side terminal, 11 is a power supply circuit, 12 is a switching contact, 13 is a zero-phase current transformer, 14 is a leakage detection circuit including an
ここで、電源コンデンサ23は、引外しコイル17を含む回路全体の駆動エネルギーを供給しており、この電源コンデンサ23を定電流充電し、給電回路11の電圧を定電流ダイオード21の直列回路が分担することによって使用電圧範囲を拡大している。すなわち、この従来技術は、回路の消費電流をほぼ一定に保つことにより、電流制限抵抗19の電流容量を増加せずに、広範囲の交流電源電圧に対応可能としたものである。
Here, the
他の従来技術として、特許文献2に記載された漏電遮断器が知られている。
図8は、この漏電遮断器の構成図であり、24は、交流の給電回路(図示せず)に接続される整流回路、25は、トランジスタ26,27及びツェナーダイオード28等からなる定電流回路、29は、引外しコイル30,サイリスタ31及び引外し機構32からなる引外し装置、33は給電回路に取り付けられる零相変流器、34はツェナーダイオード、35は漏電検出回路である。
この従来技術では、図7における定電流ダイオード21及びツェナーダイオード22の直並列回路の代わりに、給電回路の広範囲の電圧から定電流を安定的に供給可能な定電流回路25を用いることにより、使用電圧範囲を拡大している。
As another prior art, an earth leakage circuit breaker described in
FIG. 8 is a configuration diagram of the earth leakage breaker, in which 24 is a rectifier circuit connected to an AC power supply circuit (not shown), 25 is a constant current
In this prior art, instead of the series-parallel circuit of the constant
更に、別の従来技術として、特許文献3に記載された漏電遮断器が知られている。
図9は、この漏電遮断器の構成図であり、36は電源側端子、37は負荷側端子、38は給電回路、39は開閉接点、40は零相変流器、41は電流制限抵抗、42は整流回路、43は、トランジスタ44,抵抗44R及びツェナーダイオード45を備えた定電圧回路、46は電源コンデンサ、47は過電圧保護回路、48は増幅器49等を有する漏電検出回路、50は、引外しコイル51とサイリスタ52とが直列接続された引外し装置、53は定電流回路である。
Further, as another prior art, an earth leakage breaker described in
FIG. 9 is a configuration diagram of this earth leakage breaker, 36 is a power supply side terminal, 37 is a load side terminal, 38 is a power supply circuit, 39 is a switching contact, 40 is a zero-phase current transformer, 41 is a current limiting resistor, 42 is a rectifier circuit, 43 is a constant voltage circuit including a
この従来技術では、電源コンデンサ46が充電されていない状態で系統電源が投入されると、トランジスタ44が導通状態となり、電源コンデンサ46が急速に充電される。ツェナーダイオード45により決まる電圧まで電源コンデンサ46が充電されると、その後、トランジスタ44は、電源コンデンサ46の充電電圧を維持するように整流回路42の出力電圧を負担する。このため、回路全体の消費電流は、電源コンデンサ46から定電流回路53を介して増幅器49に供給される電流値にまで抑制される。
これにより、電源コンデンサ46の充電時間を短縮してトリップ可能に至るまでの時間を短縮しつつ、連続使用時の消費電流を必要最小限に抑制している。
In this prior art, when the system power supply is turned on while the
As a result, the current consumption during continuous use is suppressed to the minimum necessary while shortening the charging time of the
特許文献1,2に記載された従来技術では、電源コンデンサを定電流にて充電するため、引外しコイルを駆動するために必要な電荷が電源コンデンサに貯えられるまでの充電時間は、定電流値と電源コンデンサの容量とによって決定される。ここで、定電流値は、回路の電力損失を小さくするために極力小さい値に設定され、通常は、漏電検出回路が動作可能な電流(1〜2[mA]程度)に設定されている。
In the prior art described in
一方、引外しコイルを安定的に動作させるためには、電源コンデンサの容量値を大きくすることが求められる。しかし、電源コンデンサの容量値を大きくすると、充電電流が小さな定電流値であるため、電源コンデンサの充電時間が長くなるという問題がある。 On the other hand, in order to stably operate the trip coil, it is required to increase the capacitance value of the power supply capacitor. However, when the capacitance value of the power supply capacitor is increased, there is a problem that the charging time of the power supply capacitor becomes longer because the charging current is a constant current value.
漏電遮断器の性能としては、電源コンデンサの充電時間を短くして高速遮断動作することが望ましい。すなわち、漏電遮断器の開閉接点の投入動作を行った直後に漏電が発生するような事態もあり得るので、開閉接点を投入してから漏電遮断器が動作するまでの時間(漏電投入動作時間)は極力短いことが望ましい。
しかしながら、前述したように、特許文献1,2に記載された従来技術では、小さい定電流値に起因して電源コンデンサの充電時間が長期化するため、漏電投入動作時間は100[ms]前後にするのが限界であった。
In terms of the performance of the earth leakage breaker, it is desirable that the charging time of the power supply capacitor is shortened to perform a high-speed breaking operation. In other words, there may be a situation in which a short circuit occurs immediately after the opening / closing contact of the earth leakage breaker is turned on, so the time from when the opening / closing contact is turned on until the earth leakage breaker operates (leakage closing operation time) Is preferably as short as possible.
However, as described above, in the conventional techniques described in
また、特許文献3に記載された従来技術では、定電圧制御素子としてバイポーラ型トランジスタを使用している。
バイポーラ型トランジスタは電流動作形であるため、使用電圧範囲で常に適正なベース電流が供給されるように、図9における抵抗44Rの抵抗値を設定しておく必要がある。この場合、使用電圧範囲を低くして抵抗値を設定すると、高い電圧範囲ではその電圧値に応じて抵抗44Rを流れる電流値が増大し、その結果、電力損失も増大する。このため、特許文献3の従来技術では、特許文献1,2の従来技術に比べて使用電圧範囲を広くすることが難しいという問題があった。
In the prior art described in
Since the bipolar transistor is a current operation type, it is necessary to set the resistance value of the
図9において、漏電検出回路48が漏電を検出して漏電検出信号がサイリスタ52のゲートに入力されると、サイリスタ52が導通して引外しコイル51を励磁し、開閉接点39が開状態となる。通常の使用方法では、開閉接点39が開状態になると給電回路38への電源が遮断されるため、漏電遮断器の内部回路を含めて、回路動作は全て休止される。
しかし、漏電遮断器の使用方法として、まれに電源側端子36と負荷側端子37とを逆に接続して使用する状態(電源逆接続状態)がある。このような使用状態では、漏電検出時に開閉接点39が開状態になっても、漏電遮断器の内部回路には電源が印加されたままとなる。
In FIG. 9, when the
However, as a method of using the earth leakage circuit breaker, there is rarely a state where the power
引外しコイル51を駆動するサイリスタ52は、周知のように、ゲートに信号が入力されて一旦、導通した後は、ゲート信号がなくなったとしても主電流が保持電流より小さくなるか、あるいは、アノード・カソード間に逆バイアス電圧を印加しない限り、導通状態が保持される。
このため、図9に示すように、定電圧回路43を経た電圧が印加される引外しコイル51をサイリスタ52にて駆動する回路では、電源逆接続状態で漏電を検出して一旦、トリップ動作すると、漏電検出信号がなくなっても引外しコイル51は常に励磁された状態となり、リセットできなくなるという問題があった。また、引外しコイル51が常に励磁状態であると、引外しコイル51や回路の焼損を引き起こすという問題もあった。
As is well known, the
For this reason, as shown in FIG. 9, in a circuit that drives a
そこで、本発明の解決課題は、適用される給電回路の電圧範囲が広く、電源コンデンサの充電時間を短くして漏電投入動作時間を短縮すると共に、電源逆接続状態で使用された場合にも、引外しコイルや回路が焼損する恐れのない漏電遮断器を提供することにある。 Therefore, the problem to be solved by the present invention is that the voltage range of the applied power supply circuit is wide, shortening the charging time of the power supply capacitor to shorten the leakage input operation time, and also when used in a power supply reverse connection state, An object of the present invention is to provide an earth leakage circuit breaker in which a trip coil and a circuit are not likely to burn out.
上記課題を解決するため、請求項1に係る発明は、
交流電源に接続された給電回路の漏電を検出する漏電検出回路と、前記給電回路を開閉する開閉接点と、前記漏電検出回路による漏電検出時に出力される駆動信号によってオンする第1のスイッチ素子と、前記第1のスイッチ素子のオン時に前記開閉接点を遮断動作させる引外し装置と、前記漏電検出回路及び前記引外し装置に電源を供給する電源回路と、を備え、
前記電源回路が、前記給電回路の交流電圧の整流電圧から直流定電圧を生成する定電圧回路と、前記定電圧回路により充電される電源コンデンサと、前記定電圧回路の出力側に接続されて前記漏電検出回路に定電流を供給する定電流回路と、を有する漏電遮断器において、
前記引外し装置を構成する引外しコイルと前記第1のスイッチ素子とを接続する電路を、前記第1のスイッチ素子がオンしてから一定時間経過後に瞬時遮断する瞬断回路と、
前記第1のスイッチ素子がオンしてから微小遅延時間後に前記駆動信号を強制的にオフし、前記第1のスイッチ素子が前記瞬断回路の瞬断時間を超える設定時間にわたりオフ状態を維持するように前記漏電検出回路の動作を休止させるオフ時間設定回路と、を備えたものである。
In order to solve the above problem, the invention according to
A leakage detection circuit for detecting a leakage of a power feeding circuit connected to an AC power supply; an open / close contact for opening and closing the feeding circuit; and a first switch element that is turned on by a drive signal output when the leakage detection is detected by the leakage detection circuit; A tripping device that shuts off the switching contact when the first switch element is turned on, and a power supply circuit that supplies power to the leakage detection circuit and the tripping device,
The power supply circuit is connected to a constant voltage circuit that generates a DC constant voltage from a rectified voltage of the AC voltage of the power supply circuit, a power supply capacitor that is charged by the constant voltage circuit, and an output side of the constant voltage circuit. A leakage breaker having a constant current circuit for supplying a constant current to the leakage detection circuit;
A momentary interruption circuit that instantaneously cuts off an electric circuit connecting the trip coil and the first switch element constituting the trip device after a predetermined time has elapsed since the first switch element was turned on;
The drive signal is forcibly turned off after a minute delay time after the first switch element is turned on, and the first switch element is maintained in the off state for a set time exceeding the instantaneous interruption time of the instantaneous interruption circuit. As described above, an off-time setting circuit for stopping the operation of the leakage detection circuit is provided.
請求項2に係る発明は、請求項1に記載した漏電遮断器において、
前記瞬断回路は、
前記引外しコイルと前記第1のスイッチ素子との間に接続される第2のスイッチ素子と、前記引外しコイルと前記第2のスイッチ素子との接続点の電圧を検知する電圧検知回路と、前記第1のスイッチ素子のオンにより前記電圧検知回路が電圧低下を検知した時点から前記一定時間経過後に、前記第2のスイッチ素子をオフさせる時延回路と、を備えたものである。
The invention according to
The instantaneous interruption circuit is:
A second switch element connected between the trip coil and the first switch element; a voltage detection circuit for detecting a voltage at a connection point between the trip coil and the second switch element; And a time delay circuit for turning off the second switch element after the lapse of the predetermined time from the time point when the voltage detection circuit detects a voltage drop by turning on the first switch element.
請求項3に係る発明は、請求項2に記載した漏電遮断器において、
前記第1のスイッチ素子を、前記漏電検出信号がゲートに入力されるサイリスタにより構成すると共に、前記第2のスイッチ素子を常時オン状態にある半導体スイッチング素子により構成し、
前記時延回路を動作させる前記一定時間を、前記引外しコイルと前記第2のスイッチ素子との接続点の電圧低下に起因して放電するコンデンサ及び抵抗による時定数に基づいて設定したものである。
The invention according to
The first switch element is constituted by a thyristor to which the leakage detection signal is input to the gate, and the second switch element is constituted by a semiconductor switching element that is always on.
The fixed time for operating the time delay circuit is set based on a time constant due to a capacitor and a resistor that discharge due to a voltage drop at a connection point between the trip coil and the second switch element. .
請求項4に係る発明は、請求項1〜3の何れか1項に記載した漏電遮断器において、
前記オフ時間設定回路は、
前記引外しコイルと前記第1のスイッチ素子との接続点の電圧が所定値まで低下した時にオンする第3のスイッチ素子と、前記第3のスイッチ素子のオンにより充電されるオフ時間設定コンデンサと、前記オフ時間設定コンデンサの電圧がオフ時間設定抵抗を介して制御端子に印加されることによりオンして前記漏電検出回路の動作を休止させる第4のスイッチ素子と、を備え、前記オフ時間設定コンデンサ及び前記オフ時間設定抵抗による時定数に基づいて、前記漏電検出回路の動作休止時間を設定するものである。
The invention according to
The off time setting circuit includes:
A third switch element that is turned on when a voltage at a connection point between the trip coil and the first switch element is lowered to a predetermined value; an off-time setting capacitor that is charged by turning on the third switch element; A fourth switch element that is turned on when a voltage of the off-time setting capacitor is applied to a control terminal via an off-time setting resistor to stop the operation of the leakage detection circuit, and the off-time setting The operation stop time of the leakage detection circuit is set based on a time constant due to a capacitor and the off-time setting resistor.
請求項5に係る発明は、請求項1〜4の何れか1項に記載した漏電遮断器において、
前記定電圧回路は、
前記給電回路に接続した整流回路の直流出力端子間に接続されたフィルタ用コンデンサと、前記フィルタ用コンデンサの正側端子と前記電源コンデンサの正側端子との間に入出力電極が順次接続された電界効果トランジスタと、前記電界効果トランジスタの制御電極と前記フィルタ用コンデンサ及び前記電源コンデンサの共通の負側端子との間に、カソードを前記制御電極側に向けて接続されたツェナーダイオードと、を有するものである。
The invention according to
The constant voltage circuit is:
Filter capacitors connected between DC output terminals of the rectifier circuit connected to the power supply circuit, and input / output electrodes are sequentially connected between a positive side terminal of the filter capacitor and a positive side terminal of the power supply capacitor. A field effect transistor; and a Zener diode having a cathode connected to the control electrode side between a control electrode of the field effect transistor and a common negative terminal of the filter capacitor and the power supply capacitor. Is.
請求項6に係る発明は、請求項5に記載した漏電遮断器において、
前記給電回路と前記整流回路の入力側との間に接続された電流制限抵抗を備え、
前記電流制限抵抗と前記フィルタ用コンデンサとにより、サージ電圧吸収用のフィルタ回路を構成したものである。
The invention according to claim 6 is the leakage breaker according to
A current limiting resistor connected between the power supply circuit and the input side of the rectifier circuit;
The current limiting resistor and the filter capacitor constitute a surge voltage absorbing filter circuit.
なお、前記瞬断回路は、例えば以下のように構成すれば良い。
すなわち、後述する図3に示すように、トランジスタQ3(請求項における第2のスイッチ素子)のベース・エミッタ間に抵抗R9を接続し、トランジスタQ3のエミッタをサイリスタ107(請求項における第1のスイッチ素子)のアノードに接続すると共にそのカソードを電源コンデンサ118の負側端子に接続する。また、トランジスタQ3のコレクタを引外しコイル112の一端とダイオードD2のアノードとに接続し、引外しコイル112の他端を電源コンデンサ118の正側端子に接続する。更に、ダイオードD2のカソードを抵抗R7,R8の直列回路を介して前記負側端子に接続し、抵抗R8の両端にコンデンサC3を接続する。
抵抗R7,R8同士の接続点にFET F2のゲートを接続し、そのドレインを、一端が前記正側端子に接続された抵抗R3の他端に接続し、この抵抗R3と前記負側端子との間に抵抗R4,R5を直列に接続すると共に、抵抗R5に並列にコンデンサC2を接続する。また、FET F2のソースを前記負側端子に接続する。
更に、抵抗R4,R5同士の接続点をトランジスタQ2のベースに接続し、そのコレクタを、抵抗R6を介して前記正側端子に接続すると共にトランジスタQ3のベースに接続し、トランジスタQ2のエミッタを前記負側端子に接続するものである。
The instantaneous interruption circuit may be configured as follows, for example.
That is, as shown in FIG. 3 to be described later, a resistor R 9 is connected between the base and emitter of the transistor Q 3 (second switch element in the claims), and the emitter of the transistor Q 3 is connected to the thyristor 107 (second claim element in the claims). 1 switch element) and its cathode is connected to the negative terminal of the
The connection point between the resistors R 7, R 8 and connecting the gate of the FET F 2, the drain, one end is connected to the other end of the resistor R 3 connected to the positive terminal, the this resistor R 3 Resistors R 4 and R 5 are connected in series with the negative terminal, and a capacitor C 2 is connected in parallel with the resistor R 5 . Further, connecting the source of the FET F 2 to the negative terminal.
Further, the connection point between the resistors R 4 and R 5 is connected to the base of the transistor Q 2 , and its collector is connected to the positive terminal via the resistor R 6 and to the base of the transistor Q 3 , the emitter Q 2 'is intended to be connected to the negative terminal.
また、前記定電圧回路は、例えば以下のように構成すれば良い。
すなわち、図3に示すように、整流回路116の正側出力端子と負側出力端子との間にフィルタ用のコンデンサC1を接続し、前記正側出力端子にFET F1のドレインを接続すると共に、ドレイン・ゲート間に抵抗R1を接続する。また、FET F1のゲートをツェナーダイオードZD1のカソードに接続し、そのアノードを前記負側出力端子に接続する。
更に、FET F1のソースを、抵抗R2を介して電源コンデンサ118の正側端子に接続し、かつ、FET F1のソースをトランジスタQ1のゲートに接続する。また、トランジスタQ1のコレクタをFET F1のゲートに接続し、トランジスタQ1のエミッタを電源コンデンサ118の正側端子に接続する。
The constant voltage circuit may be configured as follows, for example.
That is, as shown in FIG. 3, and a capacitor C 1 of the filter between the positive-side output terminal and the negative output terminal of the
Further, the source of the FET F 1 is connected to the positive terminal of the
更に、前記オフ時間設定回路は、例えば以下のように構成すれば良い。
すなわち、図3に示すように、引外しコイル112の両端に抵抗R10,R11を直列接続し、抵抗R10に並列にコンデンサC4を接続する。また、トランジスタQ4(請求項における第3のスイッチ素子)のベース・エミッタを抵抗R10の両端にそれぞれ接続し、トランジスタQ4のコレクタと電源コンデンサ118の負側端子との間に、ダイオードD3とオフ時間設定コンデンサC5とを直列に接続する。更に、ダイオードD3とオフ時間設定コンデンサC5との接続点を、オフ時間設定抵抗R12を介してトランジスタQ5(請求項における第4のスイッチ素子)のベースに接続し、そのコレクタを、ツェナーダイオード120を介して漏電検出回路106の電源入力端子に接続すると共に、トランジスタQ5のエミッタを電源コンデンサ118の負側端子に接続する。
Further, the off-time setting circuit may be configured as follows, for example.
That is, as shown in FIG. 3, resistors R 10 and R 11 are connected in series to both ends of the
本発明によれば、電源コンデンサを定電圧回路によって充電することにより高速充電が可能であり、漏電投入動作時間を短縮できると共に、漏電検出回路に対する電源を定電流にて供給することにより、消費電力を低減することができる。
また、定電圧制御素子として電界効果トランジスタを使用すれば、給電回路の電圧範囲を広くして汎用性を高めることができる。更に、整流回路の両端に接続されたフィルタ用コンデンサと電流制限抵抗とによってフィルタ回路を構成することにより、給電回路に侵入するスパイク状のサージ電圧を吸収することも可能である。
加えて、引外し装置を構成する引外しコイルと漏電検出信号によりオンする第1のスイッチ素子との間に瞬断回路を設けると共に、引外しコイルと瞬断スイッチ素子との接続点の電圧を監視して、所定の設定時間だけ第1のスイッチ素子を強制的にオフ状態とするように漏電検出回路106の動作を休止させるオフ時間設定回路を設けることにより、電源逆接続状態で使用した場合でも、引外しコイルが励磁され続けるのを防止して安全性を高めることができる。
According to the present invention, high-speed charging is possible by charging a power supply capacitor with a constant voltage circuit, and the leakage operation time can be shortened, and power is supplied to the leakage detection circuit at a constant current. Can be reduced.
If a field effect transistor is used as the constant voltage control element, the voltage range of the power feeding circuit can be widened to increase versatility. Furthermore, it is also possible to absorb spike-like surge voltage entering the power supply circuit by configuring the filter circuit with the filter capacitor and the current limiting resistor connected to both ends of the rectifier circuit.
In addition, a momentary interruption circuit is provided between the tripping coil constituting the tripping device and the first switch element that is turned on by a leakage detection signal, and the voltage at the connection point between the tripping coil and the momentary interruption switch element is set. When the power supply is used in a reverse power connection state by providing an off time setting circuit that monitors and stops the operation of the
以下、図面に基づいて本発明の実施形態を説明する。まず、図1は、この実施形態に係る漏電遮断器100の構成図である。
図1において、電源側端子101と負荷側端子102との間の給電回路103には、開閉接点104及び零相変流器105が設けられている。零相変流器105の二次側は漏電検出回路106に接続され、この漏電検出回路106は、給電回路103に発生する零相電圧(零相電流)に基づいて負荷側の漏電を検出すると漏電検出信号を生成し、この漏電検出信号に基づいて第1のスイッチ素子としてのサイリスタ107のゲート信号を生成する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. First, FIG. 1 is a configuration diagram of a
In FIG. 1, the
上記のサイリスタ107には、瞬断回路108と引外しコイル112とが直列に接続されている。引外しコイル112には引外し機構113が接続されており、その出力によって開閉接点104が遮断動作するようになっている。なお、114は、引外しコイル112及び引外し機構113からなる引外し装置である。
The
給電回路103には、電流制限抵抗115を介してダイオードブリッジからなる整流回路116が接続される。整流回路116の出力側には定電圧回路117が接続され、その出力側には電源コンデンサ118が接続されている。ここで、電流制限抵抗115,整流回路116,定電圧回路117及び電源コンデンサ118は、漏電検出回路106,引外し装置114及び後述のオフ時間設定回路121に直流電源電圧を供給する直流電源回路を構成している。
A
電源コンデンサ118の一端は定電流回路119及びツェナーダイオード120を介して漏電検出回路106に接続されており、漏電検出回路106への電源供給が定電流にて行われるようになっている。上記ツェナーダイオード120は、漏電検出回路106が正常動作するように電圧を調整するためのものである。
One end of the
サイリスタ107と引外しコイル112との間に接続された瞬断回路108は、以下のように構成されている。
すなわち、サイリスタ107のアノードと引外しコイル112との間には、通常時はオン状態である第2のスイッチ素子としての瞬断スイッチ素子109が接続されている。また、電源コンデンサ118の両端には電圧検知回路110が接続されており、引外しコイル112と瞬断スイッチ素子109との接続点の電圧が所定値以下になると電圧検知回路110が検知信号を出力し、この検知信号が時延回路111に入力される。時延回路111は、検知信号が入力されてから一定時間経過後に瞬断スイッチ素子109を瞬時、オフさせるように動作する。
引外しコイル112は、電源コンデンサ118に蓄積されたエネルギーにより動作するものであり、例えば、特開平10−255638号公報や特開2008−112691号公報等に記載されているような磁気保持形引外しコイルを使用することが望ましい。
The
That is, an instantaneous
The
また、引外しコイル112と定電流回路119との接続点と、電源コンデンサ118の負側端子(サイリスタ107のカソード側の負側母線)との間には、オフ時間設定回路121が接続されている。このオフ時間設定回路121は、瞬断スイッチ素子109と引外しコイル112との接続点の電圧がサイリスタ107のオン電圧まで低下したときに、微小遅延時間Δtの経過後に設定時間Tsだけサイリスタ107を強制的にオフさせるように、漏電検出回路106の動作を休止させる信号を出力するものである。
Further, an off-
上記構成において、開閉接点104が閉じている状態で給電回路103に系統電源が投入されると、整流回路116の出力電圧が定電圧回路117に印加され、この定電圧回路117から出力される定電圧によって電源コンデンサ118が充電される。この時、電源コンデンサ118は、電流制限抵抗115により制限された所定の電流値により急速に充電される。なお、電流制限抵抗115は電源投入時の電源コンデンサ118の充電電流値を決定するものであり、抵抗値を小さくするほど大電流が流れて充電時間を短縮することができるが、外来サージ等による影響を考慮して、その抵抗値は数[kΩ]〜数十[kΩ]に設定されている。
In the above configuration, when the system power supply is turned on to the
電源コンデンサ118の充電が完了すると、給電回路103からの電流は定電流回路119により設定された電流値に抑制される。定電流回路119における電流値は、漏電検出回路106が動作可能な値に設定しておけばよく、前述したように、通常は1〜2[mA]程度である。
When the charging of the
いま、漏電により零相変流器105に零相電圧が発生すると、漏電検出回路106からのゲート信号がサイリスタ107のゲートに入力され、サイリスタ107が導通状態となる。瞬断スイッチ素子109は通常、オン状態であるため、引外しコイル112が励磁されて引外し機構113が動作し、開閉接点104が遮断される。電源側端子101及び負荷側端子102が正常に接続されている通常使用方法では、開閉接点104の遮断により給電回路103から内部回路への電源供給も遮断されるため、内部回路は休止状態となる。
Now, when a zero-phase voltage is generated in the zero-phase
しかし、電源側端子101及び負荷側端子102が逆接続された状態、いわゆる電源逆接続状態では、給電回路103からの電源電圧が内部回路に印加されたままとなる。この時の動作を、図2(a),(b)に基づいて説明する。
However, in a state where the power
図2(a)は、電源逆接続状態において、漏電検出信号が極めて短い場合の動作を示している。時刻t1で発生した漏電検出信号によりサイリスタ107のゲート信号がオンし、サイリスタ107がオン状態となる。
オフ時間設定回路121は、サイリスタ107がオン状態になったことを検出すると、時刻t1から微小遅延時間Δt後にサイリスタ107のゲート信号を強制的にオフするための信号を漏電検出回路106に向けて出力する。サイリスタ107は、一旦オンすると保持電流以下にならないとオフしないため、ゲート信号がオフになってもオン状態を維持する。なお、Δtは、サイリスタ107が完全にオンになってからサイリスタ107のゲート信号をオフにするための微小遅延時間であり、数百[μsec]程度の時間である。
オフ時間設定回路121の出力は、設定時間Tsを経過した後にオフとなり、漏電検出回路106によるサイリスタ107のゲート信号をオフさせる信号を解除する。
FIG. 2A shows the operation when the leakage detection signal is extremely short in the power supply reverse connection state. And the gate signal is turned on of the
Off-
The output of the off-
なお、サイリスタ107がオンすると、引外しコイル112が励磁される。これにより、引外し機構113を介して開閉接点104が遮断されることになるが、電源逆接続状態であるため、給電回路103から整流回路116、定電圧回路117等を介して漏電遮断器の内部回路への電源供給は継続されている。
When the
この時、引外しコイル112と瞬断スイッチ素子109との接続点の電圧は、定電圧回路117の出力電圧値からサイリスタ107のオン電圧値まで低下する。この電圧の低下を、電圧検知回路110が検知して検知信号を出力する。時延回路111は、電圧低下時点(検知信号出力時点)t1から一定時間Tdを経過した時点t2以後、時点t3までの瞬断時間Toにわたり、瞬断スイッチ素子109をオフさせる。
At this time, the voltage at the connection point between the
瞬断スイッチ素子109がオフすると、サイリスタ107の主電流が遮断されるため、サイリスタ107は時点t2以後、時点t4までの時間Toffにわたってオフ状態となる。なお、前述した時延回路111が信号を出力するまでの一定時間Tdは、引外し装置114が動作して開閉接点104を遮断するまでの時間より若干長い時間に設定する。
ここで、時点t3以降は瞬断スイッチ素子109がオン状態に復帰するが、その時点ではサイリスタ107は既にオフしているため、引外しコイル112が励磁され続けることはない。
When the momentary
Here, an instantaneous
次に、図2(b)は、漏電検出信号が長時間にわたって出力される場合の動作を示している。
この場合、サイリスタ107は、瞬断スイッチ素子109の動作に伴って一定時間Tdだけオンした後に、時間Toffにわたってオフ状態を維持する。これにより、引外しコイル112の励磁は停止する。
すなわち、この実施形態によれば、電源逆接続状態で使用している時に漏電を検出した場合には、「一旦、トリップ動作した後に漏電検出信号がなくなっても引外しコイル112が励磁され続ける」状態になるのを防止することができる。
Next, FIG.2 (b) has shown operation | movement in case a leak detection signal is output over a long time.
In this case, the
That is, according to this embodiment, when leakage is detected when the power supply is used in the reverse power connection state, “the
また、瞬断スイッチ素子109がオンする時点t3においては、オフ時間設定回路121の動作によりサイリスタ107のゲート信号が強制的にオフされているため、サイリスタ107はオフ状態を維持しているが、オフ時間設定回路121の出力がオフとなる時点t4ではゲート信号の強制的なオフが解除されるため、ゲート信号がオンしてサイリスタ107が再びオンする。
すなわち、サイリスタ107は、時延回路111により設定された時間Tdだけオンし、オフ時間設定回路121の設定時間Tsによって決まる時間Toffだけオフする動作を繰り返すことになる。ここで、引外しコイル112を励磁するデューティは、Td/(Td+Toff)であり、オフ時間設定回路121による設定時間Tsを長くすれば時間Toffも長くなって上記のデューティを小さい値にすることができるため、引外しコイル112の平均的な電力損失を小さく抑えることができる。
例えば、電源逆接続状態で漏電テストを行う場合には、漏電検出信号が図2(b)のように長時間、出力されることになるが、本実施形態によれば、このような場合にも電力損失を低減して回路や引外しコイル112の焼損を防止することができる。
In the time t 3 when instantaneous
That is, the
For example, when the leakage test is performed in the reverse connection state of the power source, the leakage detection signal is output for a long time as shown in FIG. 2B, but according to the present embodiment, However, it is possible to reduce power loss and prevent the circuit and the
次に、図3は、図1の実施形態を具体化した回路図であり、図1と同一の機能を有する部分には同一の参照符号を付してある。なお、図3では、図1の定電流回路119として定電流ダイオードD4を用いている。
以下、この回路の構成を説明する。
Next, FIG. 3 is a circuit diagram embodying the embodiment of FIG. 1, and parts having the same functions as those in FIG. 1 are denoted by the same reference numerals. In FIG. 3, it uses a constant current diode D 4 as a constant
The configuration of this circuit will be described below.
図3の定電圧回路117において、整流回路116の両端にはフィルタ用コンデンサC1が接続されている。このコンデンサC1は、給電回路103に接続された電流制限抵抗115と共にフィルタ回路を構成しており、外部から侵入するスパイク状のサージ電圧を吸収し、漏電検出回路106等をサージ電圧から保護する作用を果たす。
In the
整流回路116の正側出力端子は電界効果形トランジスタ(以下、FETという)F1のドレインに接続され、FET F1のドレイン・ゲート間には抵抗R1が接続されている。また、ツェナーダイオードZD1のカソードがFET F1のゲートに接続され、ツェナーダイオードZD1のアノードが整流回路116の負側出力端子に接続されている。このFET F1,抵抗R1及びツェナーダイオードZD1は基本定電圧回路を構成しており、ツェナーダイオードZD1のツェナー電圧をVzとし、FET F1のゲート閾値電圧をVthとすると、FET F1のソース電圧は、定電圧(Vz−Vth)となる。
FETは電圧制御形であるため、ドレイン・ゲート間の抵抗R1には、数百[kΩ]〜数[MΩ]というように極めて大きな抵抗値の素子を使用することができる。これにより、特許文献3のように定電圧制御素子にバイポーラ型トランジスタを用いた従来技術と比較すると、広い電圧範囲にわたり消費電流を低減することができる。
Positive output terminal of the
FET because a voltage control type, the resistance R 1 between the drain and gate may be as several hundred [kW] ~ Number [M.OMEGA.] Using the element of the extremely large resistance value. Thereby, compared with the prior art which uses a bipolar transistor for the constant voltage control element as in
また、トランジスタQ1のコレクタがFET F1のゲートに接続され、トランジスタQ1のベースがFET F1のソースに接続されており、トランジスタQ1のベース・エミッタ間に抵抗R2が接続されると共に、エミッタが定電圧回路117の出力端子として電源コンデンサ118の一端に接続されている。ここで、トランジスタQ1及び抵抗R2は過電流を防止するためのものである。
The collector of the transistor Q 1 is connected to the gate of the FET F 1, the base of the transistor Q 1 is connected to the source of the FET F 1, the resistance R 2 between the base and emitter of the transistor Q 1 is connected At the same time, the emitter is connected to one end of the
FET F1のソース電流は、抵抗R2を介して以降の回路へ供給されるが、ソース電流をIsとすると、トランジスタQ1のベース・エミッタ間の抵抗R2(その抵抗値もR2とする)の電圧降下は(Is×R2)である。この電圧(Is×R2)がトランジスタQ1のベース・エミッタ間の電圧Vbeに等しくなるとトランジスタQ1がオンし、FET F1はそのゲート・ソース間が短絡されてオフする。
すなわち、この例では、Is=Vbe/R2以上の電流が以降の回路に流れないように制限し、漏電検出回路106等をサージ電流から保護している。FET F1と抵抗R2との直列回路に並列接続されたダイオードD1は、サージ電圧からFET F1を保護するものであり、FETによってはドレイン・ソース間に内蔵されているものもある。
Source current of FET F 1 is supplied to the subsequent circuit via a resistor R 2, the source current and I s, the resistance R 2 between the base and emitter of the transistor Q 1 (the resistance value R 2 ) Is (I s × R 2 ). This voltage (I s × R 2) is equal to the transistor Q 1 is turned on the voltage V be between the base and emitter of the transistor Q 1, FET F 1 is the gate-source is turned off is short-circuited.
That is, in this example, a current greater than or equal to I s = V be / R 2 is limited so as not to flow to the subsequent circuits, and the
上記構成の定電圧回路117を使用した、電源投入時における図3の入力電流Iin,定電流ダイオードD4を流れる電流I1、及び、電源コンデンサ118の充電電圧Vcの波形例を図4に示す。
図4に示すように、交流電源を投入すると、電流制限抵抗115により制限された比較的大きな電流Iinが流れ、電源コンデンサ118が充電される。電源コンデンサ118の充電が完了して電圧Vcが所定値に達すると、電流Iinは、定電流ダイオードD4により規定された電流値にほぼ等しくなる。このため、電源投入時における電源コンデンサ118の充電時間を短くして漏電投入動作時間を短縮することができる。
FIG. 4 shows a waveform example of the input current I in , the current I 1 flowing through the constant current diode D 4 in FIG. 3 and the charging voltage V c of the
As shown in FIG. 4, when turning on the AC power supply, a relatively large current I in which is limited by the current limiting
また、図3の瞬断回路108において、F2はFET、Q2,Q3はトランジスタ、ZD2はツェナーダイオード、R3,R4,R5,R6,R7,R8,R9は抵抗、C2,C3はコンデンサ、D2はダイオードである。
なお、図3において、図1の時延回路111に相当する部分は、ダイオードD2、抵抗R7,R8、コンデンサC3及びFET F2からなる第一次時延回路と、抵抗R3,R4,R5、コンデンサC2及びトランジスタQ2からなる第二次時延回路と、から構成されている。また、図1の電圧検知回路110に相当する部分は、上記の第一次時延回路を構成する素子によって兼用している。
3, F 2 is an FET, Q 2 and Q 3 are transistors, ZD 2 is a Zener diode, R 3 , R 4 , R 5 , R 6 , R 7 , R 8 , R 9. Is a resistor, C 2 and C 3 are capacitors, and D 2 is a diode.
In FIG. 3, a portion corresponding to the
また、引外しコイル112とトランジスタQ3との接続点の電圧(トランジスタQ3のコレクタ電圧)V1が入力されるオフ時間設定回路121において、Q4,Q5はトランジスタ、R10,R11,R12は抵抗、C4,C5はコンデンサ、D3はダイオードであり、トランジスタQ5のコレクタが前記ツェナーダイオード120のカソードに接続されている。
ここで、トランジスタQ4は請求項における第3のスイッチ素子、トランジスタQ5は第4のスイッチ素子に相当し、また、C5はオフ時間設定コンデンサ、R12はオフ時間設定抵抗に相当する。
Further, in the off-
Here, the transistor Q 4 are the third switching element, the transistor Q 5 corresponds to the fourth switching elements in the claims, also, C 5 off time setting capacitor, R 12 corresponds to the off-time setting resistor.
次いで、図3における漏電検出時の動作を、図5を参照しつつ説明する。この図5は、図3の各部の電圧及び電流波形を示したものである。
通常の使用状態で漏電が発生していない場合、サイリスタ107はオフしている。このため、引外しコイル112とトランジスタQ3のコレクタとの接続点の電圧V1は、定電圧回路117から出力される定電圧Vcにほぼ等しくなっている。よって、FET F2のゲート電圧V2は、V2=(Vc−Vf)×R8/(R7+R8)である。ここで、VfはダイオードD2の順方向電圧降下である。
Next, the operation at the time of detecting a leakage in FIG. 3 will be described with reference to FIG. FIG. 5 shows voltage and current waveforms of each part of FIG.
When there is no leakage in the normal use state, the
抵抗R7,R8の値は、上記ゲート電圧V2がFET F2のゲート閾値電圧より大きくなるように設定されている。抵抗R7,R8はFET制御用の抵抗であるため、数百[kΩ]〜数[MΩ]と極めて大きな抵抗値を使用することができる。すなわち、漏電が発生していない時はFET F2がオンしており、トランジスタQ2のベース電圧がほぼ零になっているので、トランジスタQ2はオフ状態である。トランジスタQ2がオフであるため、図1の瞬断スイッチ素子109であるトランジスタQ3のベースには抵抗R6を介してバイアス電圧が加わり、トランジスタQ3はオン状態になっている。
The values of the resistors R 7 and R 8 are set so that the gate voltage V 2 is larger than the gate threshold voltage of the FET F 2 . Since the resistors R 7 and R 8 are FET control resistors, extremely large resistance values of several hundred [kΩ] to several [MΩ] can be used. That is, when the leak has not occurred is FET F 2 is turned on, the base voltage of the transistor Q 2 is almost zero, the transistor Q 2 is turned off. Since the transistor Q 2 is off, applied a bias voltage via a resistor R 6 to the base of the transistor Q 3 is a short
いま、漏電が発生してゲート信号がサイリスタ107のゲートに入力されると、サイリスタ107がオンする。ここで、トランジスタQ3はオン状態であるため、引外しコイル112に電源コンデンサ118から電流Ioが流れ、引外し機構113を駆動して開閉接点104を遮断する。この時、トランジスタQ3のコレクタ電圧V1は、サイリスタ107がオンしているため、ほぼサイリスタ107のオン電圧に相当する低い電圧となる。
従って、コンデンサC3の電荷が抵抗R8を通して放電するため、FET F2のゲート電圧V2は時定数R8×C3に従って低下する。ダイオードD2は、コンデンサC3の電荷がトランジスタQ3を通って放電するのを防止するためのものである。
Now, when leakage occurs and a gate signal is input to the gate of the
Therefore, since the electric charge of the capacitor C 3 is discharged through the resistor R 8 , the gate voltage V 2 of the FET F 2 decreases according to the time constant R 8 × C 3 . Diode D 2 is for the electric charge of the capacitor C 3 is prevented from discharging through the transistor Q 3.
電圧V2が低下してFET F2のゲート閾値電圧より小さくなると、FET F2はオフする。FET F2がオフすると、電源コンデンサ118の電圧Vcにより、抵抗R3,R4を介してコンデンサC2への充電が開始される。
コンデンサC2の電圧V4がトランジスタQ2のベース・エミッタ間電圧に到達すると、トランジスタQ2がオンし、トランジスタQ3のベースバイアス電圧を0[V]にするので、トランジスタQ3がオフする。
トランジスタQ3がオフになった時には漏電検出回路106は休止状態にあり、サイリスタ107へのゲート信号は出力されない状態となっている。このため、トランジスタQ3がオフすると、サイリスタ107に流れる電流Ioは保持電流以下になり、自己保持が解けてサイリスタ107がオフする。
When the voltage V 2 becomes smaller than the gate threshold voltage of the FET F 2 decreases, FET F 2 is turned off. When FET F 2 is turned off, the voltage V c of the
When the voltage V 4 of capacitor C 2 reaches the base-emitter voltage of the transistor Q 2, the transistor Q 2 is turned on, since the base bias voltage of the transistor Q 3 to 0 [V], the transistor Q 3 is turned off .
Transistor Q 3 is the electric
この時、電源コンデンサ118の電圧Vcは、引外しコイル112に流れた電流Ioにより電流制限抵抗115における電圧低下を大きくしているため、通常の電圧(Ioが流れていない時の電圧)より低い値になっている。また、漏電検出回路106への供給電圧Vpは、ツェナーダイオード120により、電圧Vcよりも更に低い値になる。この時の電圧Vpは、漏電検出回路106が動作を休止する(動作不能となる)電圧値になるように、ツェナーダイオード120のツェナー電圧値を選定しておく。
At this time, the voltage V c of the
一方、サイリスタ107のオンによりトランジスタQ3のコレクタ電圧V1が低下すると、抵抗R10,R11を介して電流が流れる。そして、抵抗R10の両端電圧がトランジスタQ4のベース・エミッタ間電圧に達すると、トランジスタQ4がオンする。ここで、抵抗R10に並列接続されたコンデンサC4は、トランジスタQ4がオンとなる時間に微小遅延時間Δtを持たせるためのものであり、コンデンサC4及び抵抗R11による時定数に応じて決定される。
トランジスタQ4がオンすると、ダイオードD3を介して電流が流れ、コンデンサC5は電圧がほぼVcになるまで急速に充電される。これにより、トランジスタQ5のベースには抵抗R12を介して電流が流れるため、トランジスタQ5がオンする。
On the other hand, the collector voltage V 1 of the transistor Q 3 by turning on the
When the transistor Q 4 is turned on, a current flows through the diode D 3, capacitor C 5, the voltage is rapidly charged to near V c. Thus, the base of the transistor Q 5 is because the current flows through the resistor R 12, the transistor Q 5 is turned on.
トランジスタQ5がオンすると、漏電検出回路106への入力電圧Vpはほぼゼロになり、漏電検出回路106は動作を休止する(動作不能となる)。このため、漏電検出回路106から出力されるサイリスタ107のゲート信号もオフ状態となる。この時、トランジスタQ5のコレクタには、定電流ダイオードD4によって制限された電流が流れると共に、コンデンサC5に充電された電荷は、抵抗R12を介して、トランジスタQ5のベース電流となって放電される。ダイオードD3は、コンデンサC5の電荷がトランジスタQ5のベース方向以外に放電されるのを防止するためのものである。
When the transistor Q 5 is turned on, the input voltage V p of the electric
コンデンサC5の電荷が放電されて抵抗R12とコンデンサC5との接続点の電圧VsがトランジスタQ5のベース・エミッタ間の電圧に近づくにつれてトランジスタQ5がオフになり始め、漏電検出回路106の入力電圧Vpが上昇を開始する。
この電圧Vpが、漏電検出回路106の動作可能な電圧に達すると、漏電が発生しているか否かを再度検出し、漏電が発生している場合にはサイリスタ107のゲート信号を再度、オンにする。以後、漏電が引き続き発生している場合には、同様の動作を繰り返す。
すなわち、電源逆接続状態で漏電を検出すると、サイリスタ107はオン,オフを繰り返すこととなり、漏電が解消すればサイリスタ107は必ずオフとなるので、引外しコイル112が励磁され続ける状態になることはない。
Voltage V s of the connection point between the resistor R 12 and capacitor C 5 charges are discharge of the capacitor C 5 is begins to transistor Q 5 is turned off as it approaches the voltage between the base and the emitter of the transistor Q 5, the leakage detecting circuit input voltage V p of 106 starts to rise.
The voltage V p reaches the operable voltage of the electric
That is, when leakage is detected in a power reverse connection state, the
電源逆接続状態において、漏電検出信号が常時発生している場合にサイリスタ107及び引外しコイル112をオフとしておく時間Toffは、トランジスタQ5のオン時間によって決定される。そして、トランジスタQ5のオン時間はコンデンサC5の電荷の放電時間、すなわち、コンデンサC5及び抵抗R12の時定数によって決定される。
従って、漏電検出信号の常時発生時に引外しコイル112をオフとしておく時間Toffは、オフ時間設定コンデンサC5及びオフ時間設定抵抗R12による時定数に応じて適切な値に設定することが可能である。
In the power supply reverse connection state, the leakage detection signal is time T off to keep the
Therefore, always tripping at the occurrence time T off to keep off the
100:漏電遮断器
101:電源側端子
102:負荷側端子
103:給電回路
104:開閉接点
105:零相変流器
106:漏電検出回路
107:サイリスタ
108:瞬断回路
109:瞬断スイッチ素子
110:電圧検知回路
111:時延回路
112:引外しコイル
113:引外し機構
114:引外し装置
115:電流制限抵抗
116:整流回路
117:定電圧回路
118:電源コンデンサ
119:定電流回路
120:ツェナーダイオード
121:オフ時間設定回路
F1,F2:FET
Q1,Q2,Q3,Q4,Q5:トランジスタ(バイポーラ型トランジスタ)
ZD1,ZD2:ツェナーダイオード
R1,R2,R3,R4,R5,R6,R7,R8,R9,R10,R11,R12:抵抗
C1,C2,C3,C4,C5:コンデンサ
D1,D2,D3:ダイオード
D4:定電流ダイオード
DESCRIPTION OF SYMBOLS 100: Earth leakage circuit breaker 101: Power supply side terminal 102: Load side terminal 103: Feeding circuit 104: Switching contact 105: Zero phase current transformer 106: Earth leakage detection circuit 107: Thyristor 108: Instantaneous interruption circuit 109: Instantaneous interruption switch element 110 : Voltage detection circuit 111: Time delay circuit 112: Trip coil 113: Trip mechanism 114: Trip device 115: Current limiting resistor 116: Rectifier circuit 117: Constant voltage circuit 118: Power supply capacitor 119: Constant current circuit 120: Zener Diode 121: OFF time setting circuit F 1 , F 2 : FET
Q 1 , Q 2 , Q 3 , Q 4 , Q 5 : Transistor (bipolar transistor)
ZD 1, ZD 2: Zener diodes R 1, R 2, R 3 ,
Claims (6)
前記電源回路が、前記給電回路の交流電圧の整流電圧から直流定電圧を生成する定電圧回路と、前記定電圧回路により充電される電源コンデンサと、前記定電圧回路の出力側に接続されて前記漏電検出回路に定電流を供給する定電流回路と、を有する漏電遮断器において、
前記引外し装置を構成する引外しコイルと前記第1のスイッチ素子とを接続する電路を、前記第1のスイッチ素子がオンしてから一定時間経過後に瞬時遮断する瞬断回路と、
前記第1のスイッチ素子がオンしてから微小遅延時間後に前記駆動信号を強制的にオフし、前記第1のスイッチ素子が前記瞬断回路の瞬断時間を超える設定時間にわたってオフ状態を維持するように前記漏電検出回路の動作を休止させるオフ時間設定回路と、
を備えたことを特徴とする漏電遮断器。 A leakage detection circuit for detecting a leakage of a power feeding circuit connected to an AC power supply; an open / close contact for opening and closing the feeding circuit; and a first switch element that is turned on by a drive signal output when the leakage detection is detected by the leakage detection circuit; A tripping device that shuts off the switching contact when the first switch element is turned on, and a power supply circuit that supplies power to the leakage detection circuit and the tripping device,
The power supply circuit is connected to a constant voltage circuit that generates a DC constant voltage from a rectified voltage of the AC voltage of the power supply circuit, a power supply capacitor that is charged by the constant voltage circuit, and an output side of the constant voltage circuit. A leakage breaker having a constant current circuit for supplying a constant current to the leakage detection circuit;
A momentary interruption circuit that instantaneously cuts off an electric circuit connecting the trip coil and the first switch element constituting the trip device after a predetermined time has elapsed since the first switch element was turned on;
The drive signal is forcibly turned off after a minute delay time after the first switch element is turned on, and the first switch element is maintained in the off state for a set time exceeding the instantaneous interruption time of the instantaneous interruption circuit. An off time setting circuit for pausing the operation of the leakage detection circuit,
An earth leakage circuit breaker comprising:
前記瞬断回路は、
前記引外しコイルと前記第1のスイッチ素子との間に接続される第2のスイッチ素子と、
前記引外しコイルと前記第2のスイッチ素子との接続点の電圧を検知する電圧検知回路と、
前記第1のスイッチ素子のオンにより前記電圧検知回路が電圧低下を検知した時点から前記一定時間経過後に、前記第2のスイッチ素子をオフさせる時延回路と、
を備えたことを特徴とする漏電遮断器。 In the earth leakage circuit breaker according to claim 1,
The instantaneous interruption circuit is:
A second switch element connected between the trip coil and the first switch element;
A voltage detection circuit for detecting a voltage at a connection point between the trip coil and the second switch element;
A time delay circuit for turning off the second switch element after a lapse of the predetermined time from the time point when the voltage detection circuit detects a voltage drop by turning on the first switch element;
An earth leakage circuit breaker comprising:
前記第1のスイッチ素子を、前記漏電検出信号がゲートに入力されるサイリスタにより構成すると共に、前記第2のスイッチ素子を常時オン状態にある半導体スイッチング素子により構成し、
前記時延回路を動作させる前記一定時間を、前記引外しコイルと前記第2のスイッチ素子との接続点の電圧低下に起因して放電するコンデンサ及び抵抗による時定数に基づいて設定したことを特徴とする漏電遮断器。 In the earth leakage circuit breaker according to claim 2,
The first switch element is constituted by a thyristor to which the leakage detection signal is input to the gate, and the second switch element is constituted by a semiconductor switching element that is always on.
The fixed time for operating the time delay circuit is set based on a time constant due to a capacitor and a resistor discharged due to a voltage drop at a connection point between the trip coil and the second switch element. Earth leakage breaker.
前記オフ時間設定回路は、
前記引外しコイルと前記第1のスイッチ素子との接続点の電圧が所定値まで低下した時にオンする第3のスイッチ素子と、前記第3のスイッチ素子のオンにより充電されるオフ時間設定コンデンサと、前記オフ時間設定コンデンサの電圧がオフ時間設定抵抗を介して制御端子に印加されることによりオンして前記漏電検出回路の動作を休止させる第4のスイッチ素子と、を備え、
前記オフ時間設定コンデンサ及び前記オフ時間設定抵抗による時定数に基づいて、前記漏電検出回路の動作休止時間を設定することを特徴とする漏電遮断器。 In the earth-leakage circuit breaker as described in any one of Claims 1-3,
The off time setting circuit includes:
A third switch element that is turned on when a voltage at a connection point between the trip coil and the first switch element is lowered to a predetermined value; an off-time setting capacitor that is charged by turning on the third switch element; A fourth switch element that is turned on when the voltage of the off-time setting capacitor is applied to the control terminal via an off-time setting resistor to stop the operation of the leakage detection circuit,
An earth leakage circuit breaker that sets an operation stop time of the earth leakage detection circuit based on a time constant of the off time setting capacitor and the off time setting resistor.
前記定電圧回路は、
前記給電回路に接続した整流回路の直流出力端子間に接続されたフィルタ用コンデンサと、
前記フィルタ用コンデンサの正側端子と前記電源コンデンサの正側端子との間に入出力電極が順次接続された電界効果トランジスタと、
前記電界効果トランジスタの制御電極と前記フィルタ用コンデンサ及び前記電源コンデンサの共通の負側端子との間に、カソードを前記制御電極側に向けて接続されたツェナーダイオードと、
を有することを特徴とする漏電遮断器。 In the earth-leakage circuit breaker as described in any one of Claims 1-4,
The constant voltage circuit is:
A filter capacitor connected between the DC output terminals of the rectifier circuit connected to the power supply circuit;
A field effect transistor in which input / output electrodes are sequentially connected between the positive terminal of the filter capacitor and the positive terminal of the power capacitor;
A Zener diode connected between a control electrode of the field effect transistor and a common negative terminal of the filter capacitor and the power supply capacitor with a cathode facing the control electrode side;
An earth leakage circuit breaker comprising:
前記給電回路と前記整流回路の入力側との間に接続された電流制限抵抗を備え、
前記電流制限抵抗と前記フィルタ用コンデンサとにより、サージ電圧吸収用のフィルタ回路を構成したことを特徴とする漏電遮断器。 In the earth leakage circuit breaker according to claim 5,
A current limiting resistor connected between the power supply circuit and the input side of the rectifier circuit;
A leakage circuit breaker comprising a filter circuit for absorbing a surge voltage by the current limiting resistor and the filter capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016003996A JP6566261B2 (en) | 2016-01-13 | 2016-01-13 | Earth leakage breaker |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016003996A JP6566261B2 (en) | 2016-01-13 | 2016-01-13 | Earth leakage breaker |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017126438A true JP2017126438A (en) | 2017-07-20 |
JP6566261B2 JP6566261B2 (en) | 2019-08-28 |
Family
ID=59364351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016003996A Active JP6566261B2 (en) | 2016-01-13 | 2016-01-13 | Earth leakage breaker |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6566261B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110047701A (en) * | 2019-04-12 | 2019-07-23 | 贵州天义技术有限公司 | A kind of magnetic latching contactor coil intelligence reversing arrangement |
KR102752094B1 (en) * | 2023-08-14 | 2025-01-10 | 주식회사 시티온 | An earth leakage breaker equipped with a circuit module to prevent trip coil burnout during reverse connection |
JP7634183B2 (en) | 2022-01-18 | 2025-02-21 | パナソニックIpマネジメント株式会社 | Equipment system, information terminal and control method |
-
2016
- 2016-01-13 JP JP2016003996A patent/JP6566261B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110047701A (en) * | 2019-04-12 | 2019-07-23 | 贵州天义技术有限公司 | A kind of magnetic latching contactor coil intelligence reversing arrangement |
JP7634183B2 (en) | 2022-01-18 | 2025-02-21 | パナソニックIpマネジメント株式会社 | Equipment system, information terminal and control method |
KR102752094B1 (en) * | 2023-08-14 | 2025-01-10 | 주식회사 시티온 | An earth leakage breaker equipped with a circuit module to prevent trip coil burnout during reverse connection |
Also Published As
Publication number | Publication date |
---|---|
JP6566261B2 (en) | 2019-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10756634B2 (en) | Systems and methods for protecting power conversion systems under open and/or short circuit conditions | |
US7420355B2 (en) | DC-DC converter with over-voltage protection | |
US7924536B2 (en) | Short protection device for alternator | |
JP6268485B2 (en) | Earth leakage breaker | |
US20150085403A1 (en) | Soft shutdown for isolated drivers | |
WO2017047221A1 (en) | Power supply device and switch control method therefor | |
JP5742681B2 (en) | Semiconductor device test apparatus and test method thereof | |
US10607792B2 (en) | Disconnecting device for galvanic direct current interruption | |
CN101459331A (en) | Overvoltage protection device, DC-DC voltage converter and overvoltage protection method | |
JP6566261B2 (en) | Earth leakage breaker | |
JP5163473B2 (en) | Earth leakage breaker | |
US7369391B2 (en) | Drive circuit of direct-current voltage-driven magnetic contactor and power converter | |
JP2011135665A (en) | Protector | |
CN112534668B (en) | Boost converter short circuit protection | |
JP6685465B2 (en) | Electronic circuit breaker | |
US7199589B2 (en) | Method for controlling a switching converter and control device for a switching converter | |
US7548402B2 (en) | High voltage pulse generating circuit | |
JPH09261958A (en) | Uninterruptive switching regulator | |
US9077256B2 (en) | Method of forming a low power dissipation regulator and structure therefor | |
JP3453718B2 (en) | Current interrupter | |
JP2014048223A (en) | Semiconductor element testing device | |
CN107046276A (en) | Switching power supply voltage protection circuit and voltage conversion equipment | |
JP2000037073A (en) | Dc/dc converter | |
JPH09246931A (en) | Overload protection circuit for semiconductor devices | |
US12191768B2 (en) | Detecting failure for multi-rail supply protection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20180914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190717 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6566261 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |