JP2017099159A - Power supply device and lighting fixture - Google Patents
Power supply device and lighting fixture Download PDFInfo
- Publication number
- JP2017099159A JP2017099159A JP2015229664A JP2015229664A JP2017099159A JP 2017099159 A JP2017099159 A JP 2017099159A JP 2015229664 A JP2015229664 A JP 2015229664A JP 2015229664 A JP2015229664 A JP 2015229664A JP 2017099159 A JP2017099159 A JP 2017099159A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- resistor
- power supply
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
【課題】小型化を実現できる電源装置及び照明器具を提供する。【解決手段】停電検出回路14の入力端t1,t2には直流電源部が接続されている。第1抵抗R1の一端は入力端t1に接続されている。第1抵抗R1の他端と入力端t2との間には、第1トランジスタQ1のエミッタ端子及びベース端子とツェナーダイオードZD1との直列回路が接続されている。第1抵抗R1の他端と入力端t2との間には、第2トランジスタQ2のエミッタ端子及びベース端子と第2抵抗R2との直列回路が接続されている。第2トランジスタQ2のコレクタ端子と入力端t2との間には第3抵抗R3が接続されている。第3抵抗R3は、電圧駆動型トランジスタQ3のゲート電極とソース電極との間に接続されている。第1トランジスタQ1のコレクタ端子に第2トランジスタQ2のベース端子が接続され、電圧駆動型トランジスタQ3のドレイン電極が出力端t3に接続されている。【選択図】図2A power supply device and a lighting fixture that can be reduced in size are provided. A DC power supply unit is connected to input terminals t1 and t2 of a power failure detection circuit 14. One end of the first resistor R1 is connected to the input terminal t1. Between the other end of the first resistor R1 and the input terminal t2, a series circuit of an emitter terminal and a base terminal of the first transistor Q1 and a Zener diode ZD1 is connected. A series circuit of the emitter terminal and the base terminal of the second transistor Q2 and the second resistor R2 is connected between the other end of the first resistor R1 and the input terminal t2. A third resistor R3 is connected between the collector terminal of the second transistor Q2 and the input terminal t2. The third resistor R3 is connected between the gate electrode and the source electrode of the voltage driven transistor Q3. The base terminal of the second transistor Q2 is connected to the collector terminal of the first transistor Q1, and the drain electrode of the voltage driven transistor Q3 is connected to the output terminal t3. [Selection] Figure 2
Description
本発明は、電源装置及び照明器具に関する。 The present invention relates to a power supply device and a lighting fixture.
従来、商用電源の停電時に蓄電池を電源として光源を点灯させる非常用照明装置があった(例えば特許文献1参照)。 Conventionally, there has been an emergency lighting device that turns on a light source using a storage battery as a power source when a commercial power supply fails (see, for example, Patent Document 1).
特許文献1に記載の照明装置は停電検出回路を備えている。停電検出回路は、商用電源電圧を整流、分圧、平滑して得た平滑電圧と、所定の切替動作電圧との高低を比較し、分圧電圧が切替動作電圧以下に低下すると停電検出信号を出力する。停電検出回路が停電検出信号を出力すると、照明装置は、電源を商用電源から蓄電池に切り換え、蓄電池から供給される電力で光源を点灯させている。
The lighting device described in
特許文献1に記載の停電検出回路は、商用電源電圧を整流、分圧した後に、一定の平滑電圧を得るために、大容量の平滑コンデンサを備える必要があり、停電検出回路が大型化するという問題があった。
The power failure detection circuit described in
本発明は上記課題に鑑みてなされ、小型化を実現することができる電源装置及び照明器具を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a power supply device and a lighting fixture that can be downsized.
本発明の電源装置は、直流電圧源から供給される入力電力から出力電力を生成する電源回路と、前記直流電圧源から一対の入力端に入力される入力電圧と閾値電圧との高低に応じた検出信号を出力端から出力する電圧検出回路とを備え、前記電圧検出回路は、前記一対の入力端の一方に一端が電気的に接続されている第1抵抗と、前記第1抵抗の他端と前記一対の入力端の他方との間に電気的に接続されている、第1トランジスタのエミッタ端子及びベース端子と定電圧素子との直列回路と、前記第1抵抗の前記他端と前記一対の入力端の前記他方との間に電気的に接続されている、第2トランジスタのエミッタ端子及びベース端子と第2抵抗との直列回路と、前記第2トランジスタのコレクタ端子と前記一対の入力端の前記他方との間に電気的に接続されている第3抵抗と、前記第3抵抗がゲート電極とソース電極との間に電気的に接続されている電圧駆動型トランジスタとを備え、前記第1トランジスタのコレクタ端子に第2トランジスタのベース端子が電気的に接続されており、前記電圧駆動型トランジスタのドレイン電極が前記出力端に電気的に接続されていることを特徴とする。 The power supply apparatus according to the present invention has a power supply circuit that generates output power from input power supplied from a DC voltage source, and an input voltage and a threshold voltage that are input from the DC voltage source to a pair of input terminals. A voltage detection circuit for outputting a detection signal from an output terminal, the voltage detection circuit including a first resistor having one end electrically connected to one of the pair of input terminals, and the other end of the first resistance A series circuit of an emitter terminal and a base terminal of the first transistor and a constant voltage element, the other end of the first resistor, and the pair A series circuit of an emitter terminal and a base terminal of the second transistor and a second resistor, and a collector terminal of the second transistor and the pair of input terminals, electrically connected to the other of the input terminals of the second transistor; Between the other And a voltage-driven transistor in which the third resistor is electrically connected between a gate electrode and a source electrode, and a second terminal is connected to the collector terminal of the first transistor. The base terminal of the transistor is electrically connected, and the drain electrode of the voltage-driven transistor is electrically connected to the output terminal.
本発明の他の電源装置は、直流電圧源から供給される入力電力から出力電力を生成する電源回路と、前記直流電圧源から一対の入力端に入力される入力電圧と閾値電圧との高低に応じた検出信号を出力端から出力する電圧検出回路とを備え、前記電圧検出回路は、前記一対の入力端の一方に一端が電気的に接続されている第1抵抗と、前記第1抵抗の他端と前記一対の入力端の他方との間に電気的に接続されている、第1トランジスタのエミッタ端子及びベース端子と定電圧素子との直列回路と、前記第1抵抗の前記他端と前記一対の入力端の前記他方との間に電気的に接続されている、第2トランジスタのエミッタ端子及びベース端子と第2抵抗との直列回路と、前記第2トランジスタのコレクタ端子と前記第1抵抗の前記他端との間に電気的に接続された第3抵抗と、前記第2トランジスタのコレクタ端子及びエミッタ端子にそれぞれゲート電極及びソース電極が電気的に接続された電圧駆動型トランジスタとを備え、前記第1トランジスタのコレクタ端子に第2トランジスタのベース端子が電気的に接続されており、前記電圧駆動型トランジスタのドレイン電極が前記出力端に電気的に接続されていることを特徴とする。 Another power supply apparatus according to the present invention includes a power supply circuit that generates output power from input power supplied from a DC voltage source, and an input voltage and a threshold voltage that are input from the DC voltage source to a pair of input terminals. A voltage detection circuit that outputs a corresponding detection signal from an output terminal, the voltage detection circuit including a first resistor having one end electrically connected to one of the pair of input terminals, A series circuit of an emitter terminal and a base terminal of a first transistor and a constant voltage element electrically connected between the other end and the other of the pair of input ends; and the other end of the first resistor A series circuit of an emitter terminal and a base terminal of a second transistor and a second resistor, electrically connected between the other of the pair of input terminals, a collector terminal of the second transistor, and the first Between the other end of the resistor And a voltage-driven transistor having a gate electrode and a source electrode electrically connected to a collector terminal and an emitter terminal of the second transistor, respectively, and a collector terminal of the first transistor. The base terminal of the second transistor is electrically connected, and the drain electrode of the voltage-driven transistor is electrically connected to the output terminal.
本発明の照明器具は、上記の電源装置と、前記電源装置を保持する器具本体と、を備えたことを特徴とする。 The lighting fixture of this invention was equipped with said power supply device and the fixture main body which hold | maintains the said power supply device, It is characterized by the above-mentioned.
本発明の電源装置及び照明器具によれば、小型化を実現することができる。 According to the power supply device and the lighting fixture of the present invention, it is possible to realize downsizing.
本実施形態は、電源装置及び照明器具に関し、より詳細には、電源の停電状態を検出する機能を備えた電源装置及び照明器具に関する。 The present embodiment relates to a power supply device and a luminaire, and more particularly, to a power supply device and a luminaire having a function of detecting a power failure state.
以下の実施形態では、電源装置を用いた照明器具について図面を参照して説明する。 In the following embodiments, a lighting apparatus using a power supply device will be described with reference to the drawings.
以下の実施形態で説明する照明器具は、停電時に蓄電池を電源として光源を点灯させる非常灯である。なお、照明器具は非常灯に限定されず、通電時及び停電時に避難誘導用の標識を照明する誘導灯でもよい。また、照明器具は、非常灯、誘導灯などの非常用照明器具に限定されず、一般照明用の照明器具でもよい。また、本実施形態の電源装置は照明器具に適用されているが、照明器具以外の電源装置でもよい。本実施形態の電源装置は、外部電源200の通電状態を検出した場合には出力電圧を生成し、外部電源200の停電状態を検出した場合には出力電圧を生成する動作を停止するような電源装置であれば、照明器具以外の電源装置にも適用が可能である。
The luminaire described in the following embodiment is an emergency lamp that turns on a light source using a storage battery as a power source in the event of a power failure. The lighting fixture is not limited to an emergency light, and may be a guide light that illuminates a sign for evacuation guidance during energization and power outage. The lighting fixture is not limited to emergency lighting fixtures such as emergency lights and guide lights, and may be lighting fixtures for general lighting. Moreover, although the power supply device of this embodiment is applied to the lighting fixture, power supply devices other than a lighting fixture may be sufficient. The power supply apparatus according to the present embodiment generates an output voltage when the energized state of the
(実施形態1)
図1は実施形態1の電源装置1を用いた照明器具100のブロック回路図である。
(Embodiment 1)
FIG. 1 is a block circuit diagram of a
本実施形態の照明器具100は、電源装置1と、充電回路2と、蓄電池ユニット3と、点灯回路4と、光源ユニット5とを備える。
The
本実施形態の照明器具100は非常灯である。照明器具100は、商用交流電源のような外部電源200から入力される電源電圧Vinが所定の電圧値以上である場合は、蓄電池ユニット3を充電する。照明器具100は、電源電圧Vinが所定の電圧値を下回っている場合には、蓄電池ユニット3を電源として光源ユニット5を点灯させる。
The
ところで、非常灯のような非常用照明器具では、停電時に電源を商用交流電源から非常用電源に切り換えているが、電源電圧が0Vまで低下してから電源を非常用電源に切り換えるのではなく、電源電圧が所定の電圧値を下回ると電源を非常用電源に切り換えている。非常用照明器具では、日本照明器具工業会の技術基準(JIL5501、5502)によって、定格入力電圧(実効値)の40%以上かつ85%以下の電圧値(この電圧値を切替動作電圧と言う。)で電源を商用交流電源から非常用電源に切り換えるように規定されている。したがって、定格入力電圧がAC100Vの場合は切替動作電圧が40〜85Vの範囲になり、定格入力電圧がAC200Vの場合は切替動作電圧が80〜170Vの範囲になる。なお、本実施形態の照明器具100は、複数の定格入力電圧で動作可能であり、例えばAC100V〜AC242Vの定格入力電圧で動作可能である。このようなユニバーサル電源に対応した照明器具100の場合、切替動作電圧は最も低い定格入力電圧に合わせて設定されればよい。
By the way, in an emergency lighting fixture such as an emergency light, the power source is switched from a commercial AC power source to an emergency power source at the time of a power failure, but instead of switching the power source to an emergency power source after the power source voltage drops to 0V, When the power supply voltage falls below a predetermined voltage value, the power supply is switched to the emergency power supply. For emergency lighting fixtures, a voltage value of 40% or more and 85% or less of the rated input voltage (effective value) according to the technical standards (JIL5501, 5502) of the Japan Lighting Appliances Industry Association (this voltage value is referred to as a switching operation voltage). ) To switch the power supply from a commercial AC power supply to an emergency power supply. Therefore, when the rated input voltage is AC100V, the switching operation voltage is in the range of 40 to 85V, and when the rated input voltage is AC200V, the switching operation voltage is in the range of 80 to 170V. In addition, the
本実施形態の照明器具100では、電源電圧Vinが切替動作電圧を下回っている状態を電源装置1が検知すると、電源装置1が電源を外部電源200から蓄電池ユニット3に切り換えて、光源ユニット5を点灯させている。これにより、停電時においても光源ユニット5が点灯することで、周囲の明るさを確保できる。
In the
以下に、照明器具100の概略構成を図1に基づいて説明する。
Below, schematic structure of the
電源装置1は、外部電源200から供給される交流電圧(電源電圧Vin)を、当該交流電圧の実効値よりも低い直流電圧に変換する。この電源装置1は、直流電源部11と、コンバータ回路12と、停電検出回路(電圧検出回路)14と、制御回路15とを備える。
The
直流電源部11は全波整流器DB1とコンデンサC1とを備える。全波整流器DB1は、例えばダイオードのブリッジ回路からなり、外部電源200から入力される交流の電源電圧Vinを全波整流する。コンデンサC1は、全波整流器DB1の出力端子間に接続されている。コンデンサC1は、電解コンデンサのような比較的大容量のコンデンサであることが好ましい。コンデンサC1は、全波整流器DB1から出力される脈流電圧のリップル成分を低減する。したがって、直流電源部11から出力される直流電圧の波形は、全波整流器DB1から出力される脈流電圧のリップル成分を低減したような電圧波形となる。ここにおいて、直流電源部11から出力される直流電圧の電圧値は、外部電源200から入力される電源電圧Vinの実効値に比例した電圧値となる。
The DC
コンバータ回路12は、例えばトランスT1とスイッチング素子SW1と整流平滑回路13とを備えたフォワード型のコンバータ回路である。コンデンサC1の両端間には、トランスT1の1次巻線とスイッチング素子SW1との直列回路が接続されている。トランスT1の2次巻線には整流平滑回路13が接続されている。スイッチング素子SW1は例えば電界効果トランジスタであり、制御回路15によってオン・オフが制御される。制御回路15が、所定の周波数及びデューティ比でスイッチング素子SW1をオン・オフすると、トランスT1の一次側に蓄積されたエネルギーがトランスT1の二次側に供給され、整流平滑回路13によって一定電圧値の直流電圧に変換される。なお、コンバータ回路12はフォワード型のコンバータ回路に限定されず、フライバック型のコンバータ回路でもよいし、適宜変更が可能である。
The
停電検出回路14は、直流電圧源である直流電源部11から入力される入力電圧V1の電圧値をもとに、外部電源200からの電源電圧Vinが切替動作電圧以上か、又は、切替動作電圧未満かを示す検出信号S1を制御回路15に出力する。なお、停電検出回路14の具体的な回路構成については後述する。
The power
制御回路15は、所定の周波数及びデューティ比でトランジスタQ1をオン・オフすることによって、整流平滑回路13の出力電圧を制御する。
The
また、制御回路15は、停電検出回路14から入力される検出信号S1に応じて、点灯回路4の動作を制御する機能を有している。電源電圧Vinが切替動作電圧以上であることを示す検出信号S1が停電検出回路14から制御回路15に入力されている場合、制御回路15は点灯回路4に消灯命令を出力し、点灯回路4に光源ユニット5を消灯させる。電源電圧Vinが切替動作電圧を下回っていることを示す検出信号S1が停電検出回路14から制御回路15に入力されている場合、制御回路15は、点灯回路4に点灯命令を出力し、点灯回路4に光源ユニット5を点灯させる。この場合、点灯回路4には蓄電池ユニット3から電力が供給され、蓄電池ユニット3を電源として光源ユニット5を点灯させる。
The
本実施形態の制御回路15は、例えばマイコン(マイクロコンピュータ)を主構成として備えている。マイコンが、マイコンのメモリに記録されているプログラムを実行することによって、制御回路15の機能が実現される。このプログラムは、あらかじめマイコンのメモリに記録されていてもよいし、メモリカードのような記録媒体に記録されて提供されたり、電気通信回線を通して提供されたりしてもよい。なお、制御回路15は、マイコンを主構成とするものに限定されず、アナログ回路で実現されてもよく、適宜変更が可能である。
The
充電回路2は、電源電圧Vinが切替動作電圧以上である通電状態において、電源装置1から蓄電池ユニット3に入力される充電電流を一定に制御して、蓄電池ユニット3を充電する。
The charging
蓄電池ユニット3は、例えば直列に接続された複数本の二次電池を備えている。蓄電池ユニット3は、外部電源200から給電されている場合に充電回路2によって充電され、外部電源200からの給電が停止している場合に放電する。二次電池は、円筒形のニッケル・水素蓄電池、あるいは、円筒形のニッケル・カドミウム蓄電池などの二次電池が好ましい。なお、照明器具100が一般照明用の照明器具である場合には、二次電池はリチウムイオン二次電池などでもよい。
The
点灯回路4は、電源電圧Vinが切替動作電圧を下回っていることを示す検出信号S1が制御回路15から入力された場合に、蓄電池ユニット3から供給される直流電流を定電流化して光源ユニット5に供給する。これにより、電源電圧Vinが切替動作電圧を下回っている停電状態では、蓄電池ユニット3を電源として光源ユニット5が点灯する。
When the detection signal S1 indicating that the power supply voltage Vin is lower than the switching operation voltage is input from the
光源ユニット5は、例えば直列に接続された複数個のLEDチップを備えている。LEDチップは例えば青色光を放射する青色発光ダイオードである。LEDチップは基板に実装されており、基板の実装面は封止樹脂で覆われている。封止樹脂は、LEDチップから放射される青色光を波長変換する蛍光物質が混入された透光性の樹脂材料であることが好ましい。LEDチップから放射される青色光の一部を蛍光物質で波長変換し、青色光と混色することで、光源ユニット5から白色の照明光が放射される。なお、光源ユニット5は、LEDチップに限定されず、LEDチップ以外のOLED(Organic Light Emitting Diode)などの固体発光素子でもよい。
The
次に、本実施形態の電源装置1の特徴部分である停電検出回路14の回路構成を図2に基づいて説明する。この停電検出回路14は、第1抵抗R1と、第1トランジスタQ1と、ツェナーダイオードZD1(定電圧素子)と、第2トランジスタQ2と、第2抵抗R2と、第3抵抗R3と、電圧駆動型トランジスタQ3とを備えている。停電検出回路14の入力端t1,t2には、直流電源部11から入力電圧V1が入力される。停電検出回路14の出力端t3,t4は制御回路15に接続されており、停電検出回路14の出力端t3,t4から制御回路15に検出信号S1が出力される。なお、入力端t1,t2及び出力端t3,t4は、電線などを接続するための部品(端子)でもよいが、例えば電子部品のリードや、回路基板に配線として形成された導電体の一部でもよい。
Next, the circuit configuration of the power
一対の入力端t1,t2のうち、直流電源部11の高圧側の出力端に電気的に接続されている入力端t1には、第1抵抗R1の一端が電気的に接続されている。
One end of the first resistor R <b> 1 is electrically connected to the input end t <b> 1 that is electrically connected to the high-voltage side output end of the DC
第1抵抗R1の他端と入力端t2との間には、pnp形の第1トランジスタ(以下、トランジスタと記載する。)Q1のエミッタ領域及びベース領域とツェナーダイオードZD1との直列回路が電気的に接続されている。ここにおいて、トランジスタQ1のエミッタ領域及びベース領域は、エミッタ端子とベース端子との間のPN接合部となる。ツェナーダイオードZD1のカソードはトランジスタQ1のベース端子に電気的に接続され、ツェナーダイオードZD1のアノードは入力端t2に電気的に接続されている。なお、図2の回路では、第1抵抗R1の他端に第1トランジスタQ1のエミッタ端子が電気的に接続されている。 Between the other end of the first resistor R1 and the input terminal t2, a series circuit of an emitter region and a base region of a pnp-type first transistor (hereinafter referred to as a transistor) Q1 and a Zener diode ZD1 is electrically connected. It is connected to the. Here, the emitter region and the base region of the transistor Q1 serve as a PN junction between the emitter terminal and the base terminal. The cathode of the Zener diode ZD1 is electrically connected to the base terminal of the transistor Q1, and the anode of the Zener diode ZD1 is electrically connected to the input terminal t2. In the circuit of FIG. 2, the emitter terminal of the first transistor Q1 is electrically connected to the other end of the first resistor R1.
また、第1抵抗R1の他端と入力端t2との間には、pnp形の第2トランジスタ(以下、トランジスタと記載する。)Q2のエミッタ領域及びベース領域と第2抵抗R2との直列回路が電気的に接続されている。ここにおいて、トランジスタQ2のエミッタ領域及びベース領域は、トランジスタQ2におけるエミッタ端子とベース端子との間のPN接合部となる。図2の回路では第1抵抗R1の他端にトランジスタQ2のエミッタ端子が電気的に接続されている。また、トランジスタQ2のベース端子にはトランジスタQ1のコレクタ端子が電気的に接続されている。トランジスタQ2のコレクタ端子と入力端t2との間には第3抵抗R3が電気的に接続されている。 Between the other end of the first resistor R1 and the input end t2, a series circuit of an emitter region and a base region of a pnp-type second transistor (hereinafter referred to as a transistor) Q2 and the second resistor R2. Are electrically connected. Here, the emitter region and the base region of the transistor Q2 serve as a PN junction between the emitter terminal and the base terminal of the transistor Q2. In the circuit of FIG. 2, the emitter terminal of the transistor Q2 is electrically connected to the other end of the first resistor R1. The collector terminal of the transistor Q1 is electrically connected to the base terminal of the transistor Q2. A third resistor R3 is electrically connected between the collector terminal of the transistor Q2 and the input terminal t2.
なお、トランジスタQ1,Q2はバイポーラトランジスタであり、本実施形態の回路ではpnp型のバイポーラトランジスタである。また、本実施形態では定電圧素子としてツェナーダイオードZD1を備えるが、定電圧素子はツェナーダイオードZD1に限定されず、三端子レギュレータなどでもよい。 The transistors Q1 and Q2 are bipolar transistors, and are pnp bipolar transistors in the circuit of this embodiment. In the present embodiment, the Zener diode ZD1 is provided as the constant voltage element. However, the constant voltage element is not limited to the Zener diode ZD1, and may be a three-terminal regulator or the like.
電圧駆動型トランジスタ(以下、トランジスタと記載する。)Q3は、ユニポーラ型のトランジスタであり、本実施形態では例えばMOS(Metal Oxide Semiconductor)型の電界効果トランジスタである。なお、電圧駆動型トランジスタQ3はMOST型の電界効果トランジスタに限定されず、接合型の電界効果トランジスタなどでもよい。直流電源部11の低圧側の出力端を基準電位GNDとすると、トランジスタQ2のコレクタ端子と基準電位GNDとの間に第3抵抗R3が接続されている。トランジスタQ3のゲート電極はトランジスタQ2のコレクタ端子に接続されている。トランジスタQ3のソース電極は基準電位GND及び出力端t4に接続されている。トランジスタQ3のドレイン電極は出力端t3を介して制御回路15に接続されている。出力端t3は例えばプルアップ抵抗を介して一定電圧にプルアップされている。トランジスタQ3がオンになると、電圧レベルがローの検出信号S1が制御回路15に出力され、トランジスタQ3がオフになると、電圧レベルがハイの検出信号S1が制御回路15に出力される。
The voltage-driven transistor (hereinafter referred to as a transistor) Q3 is a unipolar transistor, and is a MOS (Metal Oxide Semiconductor) type field effect transistor in the present embodiment, for example. The voltage drive transistor Q3 is not limited to a MOST type field effect transistor, and may be a junction type field effect transistor or the like. When the output terminal on the low voltage side of the DC
第1抵抗R1の他端と入力端t2との間には、入力電圧V1を平滑するために小容量のコンデンサC2が接続されている。また、トランジスタQ1のベース端子とエミッタ端子との間には、ノイズによるトランジスタQ1の誤動作を抑制するためのコンデンサC3と、コンデンサC3の放電経路を形成する抵抗R4とが並列に接続されている。同様に、トランジスタQ2のベース端子とエミッタ端子と間には、ノイズによるトランジスタQ2の誤動作を抑制するためのコンデンサC4と、コンデンサC4の放電経路を形成する抵抗R5とが並列に接続されている。なお、抵抗R4は、トランジスタQ1がオンになる時にツェナーダイオードZD1に流れる動作電流を設定するために用いられてもよい。また、コンデンサC3,C4は必須の構成ではなく、必要に応じて接続されていればよい。 A small-capacitance capacitor C2 is connected between the other end of the first resistor R1 and the input terminal t2 in order to smooth the input voltage V1. Further, a capacitor C3 for suppressing malfunction of the transistor Q1 due to noise and a resistor R4 that forms a discharge path of the capacitor C3 are connected in parallel between the base terminal and the emitter terminal of the transistor Q1. Similarly, a capacitor C4 for suppressing malfunction of the transistor Q2 due to noise and a resistor R5 that forms a discharge path of the capacitor C4 are connected in parallel between the base terminal and the emitter terminal of the transistor Q2. The resistor R4 may be used to set an operating current that flows through the Zener diode ZD1 when the transistor Q1 is turned on. Further, the capacitors C3 and C4 are not indispensable components, and may be connected as necessary.
次に、この停電検出回路14の動作を以下に説明する。
Next, the operation of the power
停電検出回路14には、直流電源部11から電源電圧Vinの実効値に比例した大きさの入力電圧V1が入力されている。停電検出回路14は、電源電圧Vinの実効値が切替動作電圧以上であれば、電圧レベルがハイの検出信号S1を出力する。停電検出回路14は、電源電圧Vinの実効値が切替動作電圧を下回ると、電圧レベルがローの検出信号S1を出力する。停電検出回路14は、チャタリング防止のため、検出信号S1の電圧レベルがローからハイに切り替わるときの切替動作電圧と、検出信号S1の電圧レベルがハイからローに切り替わるときの切替動作電圧とに電圧差(ヒステリシス)を設けている。つまり、検出信号S1の電圧レベルがハイからローに切り替わるときの切替動作電圧は、検出信号S1の電圧レベルがローからハイに切り替わるときの切替動作電圧よりも低い電圧に設定されている。なお、本実施形態では、電圧レベルがハイの検出信号S1を停電検出回路14が出力している状態を通電検知状態と定義し、電圧レベルがローの検出信号S1を停電検出回路14が出力している状態を停電検知状態と定義する。また、本実施形態では、検出信号S1の電圧レベルがハイからローに切り替わるときの切替動作電圧を第1切替電圧と定義し、検出信号S1の電圧レベルがローからハイに切り替わるときの切替動作電圧を第2切替電圧と定義する。
An input voltage V1 having a magnitude proportional to the effective value of the power supply voltage Vin is input from the DC
直流電源部11から停電検出回路14に入力電圧V1が入力されると、第1抵抗R1とトランジスタQ1のベース端子・エミッタ端子間とを介してツェナーダイオードZD1に電圧が印加される。通電検知状態において電源電圧Vinの実効値が第1切替電圧以上であれば、ツェナーダイオードZD1にはツェナー電圧を超える電圧が印加されるように、回路定数が設定されている。ツェナーダイオードZD1がオンになると、コンデンサC2の両端電圧Vc2は一定の電圧値にクランプされる。ここで、トランジスタQ1のベース・エミッタ間電圧をVbe1、ツェナーダイオードZD1のツェナー電圧をVZD1とした場合、コンデンサC2の両端電圧Vc2は電圧(Vbe1+VZD1)にクランプされる。以下では、この電圧(Vbe1+VZD1)を閾値電圧Vthという。
When the input voltage V1 is input from the DC
通電検知状態において電源電圧Vinの実効値が第1切替電圧以上であれば、ツェナーダイオードZD1がオンになって、トランジスタQ1がオンになり、トランジスタQ2,Q3がオフになる。トランジスタQ1がオン、トランジスタQ2,Q3がオフとなる場合、入力電圧V1を第1抵抗R1と第2抵抗R2とで分圧した電圧がコンデンサC2に印加される。 If the effective value of the power supply voltage Vin is equal to or higher than the first switching voltage in the energization detection state, the Zener diode ZD1 is turned on, the transistor Q1 is turned on, and the transistors Q2 and Q3 are turned off. When the transistor Q1 is turned on and the transistors Q2 and Q3 are turned off, a voltage obtained by dividing the input voltage V1 by the first resistor R1 and the second resistor R2 is applied to the capacitor C2.
通電検知状態において電源電圧Vinが低下すると入力電圧V1も低下するが、電源電圧Vinの実効値が第1切替電圧以上であれば、入力電圧V1を第1抵抗R1と第2抵抗R2とで分圧した電圧は閾値電圧Vthよりも高くなる。この場合、コンデンサC2の両端電圧Vc2は閾値電圧Vthにクランプされる。なお、電源電圧Vinが低下するのに伴い、入力電圧V1を第1抵抗R1と第2抵抗R2とで分圧した電圧も低下するため、トランジスタQ1に流れるベース電流も低下するが、トランジスタQ1はオン状態を維持している。 When the power supply voltage Vin decreases in the energization detection state, the input voltage V1 also decreases. However, if the effective value of the power supply voltage Vin is equal to or higher than the first switching voltage, the input voltage V1 is divided by the first resistor R1 and the second resistor R2. The pressed voltage becomes higher than the threshold voltage Vth. In this case, the voltage Vc2 across the capacitor C2 is clamped to the threshold voltage Vth. As the power supply voltage Vin decreases, the voltage obtained by dividing the input voltage V1 by the first resistor R1 and the second resistor R2 also decreases, so the base current flowing through the transistor Q1 also decreases. The on state is maintained.
通電検知状態において電源電圧Vinの実効値が第1切替電圧よりも低下すると、入力電圧V1を第1抵抗R1と第2抵抗R2とで分圧した電圧が閾値電圧Vthよりも低くなり、トランジスタQ1にベース電流が流れなくなって、トランジスタQ1がオフになる。トランジスタQ1がオフになると、トランジスタQ2,Q3がオンになり、電圧レベルがローの検出信号S1が出力端t3から制御回路15に出力される。すなわち、第1切替電圧は、入力電圧V1を第1抵抗R1と第2抵抗R2とで分圧した電圧が閾値電圧Vthに等しくなるときの電源電圧Vinとなる。
When the effective value of the power supply voltage Vin is lower than the first switching voltage in the energization detection state, the voltage obtained by dividing the input voltage V1 by the first resistor R1 and the second resistor R2 becomes lower than the threshold voltage Vth, and the transistor Q1 No base current flows, and the transistor Q1 is turned off. When the transistor Q1 is turned off, the transistors Q2 and Q3 are turned on, and the detection signal S1 having a low voltage level is output from the output terminal t3 to the
ところで、トランジスタQ1がオフになる直前のコンデンサC2の両端電圧Vc2は、入力電圧V1を第1抵抗R1と第2抵抗R2とで分圧した電圧とほぼ同じになり、次の式(1)で表される。 By the way, the voltage Vc2 across the capacitor C2 immediately before the transistor Q1 is turned off is substantially the same as the voltage obtained by dividing the input voltage V1 by the first resistor R1 and the second resistor R2, and is expressed by the following equation (1). expressed.
Vc2=V1×r2/(r1+r2) …(1)
なお、r1,r2は、それぞれ、第1抵抗R1及び第2抵抗R2の抵抗値である。
Vc2 = V1 * r2 / (r1 + r2) (1)
R1 and r2 are resistance values of the first resistor R1 and the second resistor R2, respectively.
一方、トランジスタQ1がオフになった直後のコンデンサC2の両端電圧Vc2は、入力電圧V1を、第1抵抗R1と、第2抵抗R2及び第3抵抗R3の並列等価抵抗Rzとで分圧した電圧とほぼ同じになる。並列等価抵抗Rzの抵抗値をrzとすると、トランジスタQ1がオフになった直後のコンデンサC2の両端電圧Vc2は次の式(2)で表される。 On the other hand, the voltage Vc2 across the capacitor C2 immediately after the transistor Q1 is turned off is a voltage obtained by dividing the input voltage V1 by the first resistor R1 and the parallel equivalent resistor Rz of the second resistor R2 and the third resistor R3. Is almost the same. When the resistance value of the parallel equivalent resistor Rz is rz, the voltage Vc2 across the capacitor C2 immediately after the transistor Q1 is turned off is expressed by the following equation (2).
Vc2=V1×rz/(r1+rz) …(2)
ここで、式(1)の分圧比r2/(r1+r2)に比べて、式(2)の分圧比rz/(r1+rz)の方が小さい値となる。したがって、トランジスタQ1がオフになる直前に比べ、トランジスタQ1がオフになった直後は、分圧比が小さくなることによって、コンデンサC2に印加される電圧Vc2が小さくなる。よって、トランジスタQ1がオフになった直後に、電源電圧Vinの変動などで入力電圧V1が多少変動しても、両端電圧Vc2が閾値電圧Vthを上回りにくくなり、チャタリングが発生しにくくなる。
Vc2 = V1 * rz / (r1 + rz) (2)
Here, the partial pressure ratio rz / (r1 + rz) in the formula (2) is smaller than the partial pressure ratio r2 / (r1 + r2) in the formula (1). Therefore, the voltage Vc2 applied to the capacitor C2 becomes smaller immediately after the transistor Q1 is turned off because the voltage dividing ratio is smaller than immediately before the transistor Q1 is turned off. Therefore, even if the input voltage V1 fluctuates slightly due to fluctuations in the power supply voltage Vin immediately after the transistor Q1 is turned off, the both-end voltage Vc2 is less likely to exceed the threshold voltage Vth, and chattering is unlikely to occur.
また、この状態から電源電圧Vinの実効値が増加して第2切替電圧以上になると、入力電圧V1を第1抵抗R1と並列等価抵抗Rzとで分圧した電圧が閾値電圧Vthを上回り、トランジスタQ1にベース電流が流れ始めて、トランジスタQ1がオンになる。トランジスタQ1がオンになると、トランジスタQ2,Q3がオフになり、電圧レベルがハイの検出信号S1が出力端t3から制御回路15に出力される。すなわち、第2切替電圧は、入力電圧V1を第1抵抗R1と並列等価抵抗Rzとで分圧した電圧が閾値電圧Vthとなるときの電源電圧Vinとなる。
Further, when the effective value of the power supply voltage Vin increases from this state to become the second switching voltage or higher, the voltage obtained by dividing the input voltage V1 by the first resistor R1 and the parallel equivalent resistor Rz exceeds the threshold voltage Vth, and the transistor A base current starts to flow through Q1, and the transistor Q1 is turned on. When the transistor Q1 is turned on, the transistors Q2 and Q3 are turned off, and the detection signal S1 having a high voltage level is output from the output terminal t3 to the
ここで、トランジスタQ1がオンになる直前のコンデンサC2の両端電圧Vc2は、入力電圧V1を第1抵抗R1と並列等価抵抗Rzとで分圧した電圧とほぼ同じ電圧になり、上記の式(2)で表される。一方、トランジスタQ1がオンになった直後のコンデンサC2の両端電圧Vc2は、入力電圧V1を第1抵抗R1と第2抵抗R2とで分圧した電圧とほぼ同じになり、上記の式(1)で表される。したがって、トランジスタQ1がオンになる直前に比べ、トランジスタQ1がオンになった直後は、分圧比が大きくなることによって、コンデンサC2の両端電圧Vc2が大きくなる。よって、トランジスタQ1がオンになった直後に、電源電圧Vinの変動などで入力電圧V1が多少変動しても、両端電圧Vc2が閾値電圧Vthを下回りにくくなり、チャタリングが発生しにくくなる。 Here, the voltage Vc2 across the capacitor C2 immediately before the transistor Q1 is turned on becomes substantially the same voltage as the voltage obtained by dividing the input voltage V1 by the first resistor R1 and the parallel equivalent resistor Rz, and the above equation (2 ). On the other hand, the voltage Vc2 across the capacitor C2 immediately after the transistor Q1 is turned on is substantially the same as the voltage obtained by dividing the input voltage V1 by the first resistor R1 and the second resistor R2, and the above equation (1) It is represented by Therefore, immediately after the transistor Q1 is turned on, the voltage dividing ratio is increased and the voltage Vc2 across the capacitor C2 is increased compared to immediately before the transistor Q1 is turned on. Therefore, even if the input voltage V1 slightly fluctuates due to fluctuations in the power supply voltage Vin immediately after the transistor Q1 is turned on, the both-ends voltage Vc2 is less likely to fall below the threshold voltage Vth, and chattering is unlikely to occur.
このように、本実施形態では、第1抵抗R1と、第1抵抗R1に直列に接続された分圧用抵抗(第2抵抗R2、第3抵抗R3)とで分圧回路が構成されている。トランジスタQ1のオン時とオフ時とでトランジスタQ2のオン/オフが切り替わることによって、分圧回路の分圧比が切り換えられる。すなわち、トランジスタQ1のオン時とオフ時とで分圧回路の分圧比が変化することで、トランジスタQ1がオフになるときの第1切替電圧と、トランジスタQ1がオンになるときの第2切替電圧とにヒステリシスが設けられる。第1切替電圧と第2切替電圧とにヒステリシスが設けられることで、検出信号S1のチャタリングが抑制される。なお、第1切替電圧と第2切替電圧との間のヒステリシスは第3抵抗R3の抵抗値r3によって所望の値に設定される。 As described above, in this embodiment, the voltage dividing circuit is configured by the first resistor R1 and the voltage dividing resistors (second resistor R2 and third resistor R3) connected in series to the first resistor R1. By switching on / off of the transistor Q2 between when the transistor Q1 is on and when it is off, the voltage dividing ratio of the voltage dividing circuit is switched. That is, the voltage dividing ratio of the voltage dividing circuit changes between when the transistor Q1 is turned on and when it is turned off, so that the first switching voltage when the transistor Q1 is turned off and the second switching voltage when the transistor Q1 is turned on. And hysteresis is provided. By providing hysteresis in the first switching voltage and the second switching voltage, chattering of the detection signal S1 is suppressed. The hysteresis between the first switching voltage and the second switching voltage is set to a desired value by the resistance value r3 of the third resistor R3.
また、停電検出回路14の動作電流は比較的小さい値に抑えられるので、第1抵抗R1、第2抵抗R2、第3抵抗R3には抵抗値が比較的大きい抵抗器を使用でき、コンデンサC2は静電容量値が比較的小さいものでも十分に平滑が可能である。コンデンサC2の両端電圧Vc2は、電圧(Vbe1+VZD1)でクランプされるため、外部電源200がAC100V〜242Vのユニバーサル電源であっても、耐電圧が比較的低い部品で停電検出回路14を構成できる。
In addition, since the operating current of the power
なお、入力電圧V1の電圧リプルがほぼゼロであれば、トランジスタQ1のベース領域及びエミッタ領域とツェナーダイオードZD1との直列回路と並列に平滑用のコンデンサC2が接続されていなくてもよい。ノイズによる誤動作を抑制するために必要であれば、トランジスタQ1のベース領域及びエミッタ領域とツェナーダイオードZD1との直列回路と並列に平滑用のコンデンサC2が接続されていればよく、適宜変更が可能である。 If the voltage ripple of the input voltage V1 is substantially zero, the smoothing capacitor C2 may not be connected in parallel with the series circuit of the base region and the emitter region of the transistor Q1 and the Zener diode ZD1. If necessary to suppress malfunction due to noise, the smoothing capacitor C2 may be connected in parallel with the series circuit of the base region and emitter region of the transistor Q1 and the Zener diode ZD1, and can be appropriately changed. is there.
以上説明したように、本実施形態の電源装置1は、電源回路(コンバータ回路12)と、電圧検出回路(停電検出回路14)とを備える。電源回路は、直流電圧源(直流電源部11)から供給される入力電力から出力電力を生成する。電圧検出回路は、直流電圧源から一対の入力端t1,t2に入力される入力電圧V1と閾値電圧Vthとの高低に応じた検出信号S1を出力端t3,t4から出力する。電圧検出回路は、第1抵抗R1と、第1トランジスタQ1と、定電圧素子(ツェナーダイオードZD1)と、第2抵抗R2と、第2トランジスタQ2と、第3抵抗R3と電圧駆動型トランジスタQ3とを備える。第1抵抗R1の一端は、一対の入力端t1,t2の一方(本実施形態では入力端t1)に電気的に接続されている。第1抵抗R1の他端と一対の入力端t1,t2の他方(本実施形態では入力端t2)との間には、第1トランジスタQ1のエミッタ領域及びベース領域と定電圧素子との直列回路が電気的に接続されている。第1抵抗R1の他端と一対の入力端t1,t2の他方(入力端t2)との間には、第2トランジスタQ2のエミッタ領域及びベース領域と第2抵抗R2との直列回路が電気的に接続されている。第3抵抗R3は、第2トランジスタQ2のコレクタ端子と一対の入力端t1,t2の他方(入力端t2)との間に電気的に接続されている。電圧駆動型トランジスタQ3のゲート電極とソース電極との間には第3抵抗R3が電気的に接続されている。第1トランジスタQ1のコレクタ端子に第2トランジスタQ2のベース端子が電気的に接続されており、電圧駆動型トランジスタQ3のドレイン電極が出力端t3に電気的に接続されている。
As described above, the
この電源装置1では、入力電圧V1が閾値電圧Vth以上であれば、第1トランジスタQ1がオン、第2トランジスタQ2及び電圧駆動型トランジスタQ3がオフになる。この場合、入力電圧V1を第1抵抗R1と第2抵抗R2とで分圧した電圧が第1抵抗R1の他端に印加される。一方、入力電圧V1が閾値電圧Vthよりも低下すると、第1トランジスタQ1がオフ、第2トランジスタQ2及び電圧駆動型トランジスタQ3がオンになる。この場合、入力電圧V1を、第1抵抗R1と、第2抵抗R2及び第3抵抗R3の並列回路とで分圧した電圧が第1抵抗R1の他端に印加される。第1トランジスタQ1のオン時とオフ時とで分圧比が切り換えられるから、第1トランジスタQ1がオフになるときの第1切替電圧と、第1トランジスタQ1がオンになるときの第2切替電圧とにヒステリシスが設けられ、検出信号S1のチャタリングが抑制される。そして、この電源装置1では、電圧検出回路に高容量の電解コンデンサなどを必要としないから、電圧検出回路を基板に実装するのに必要な面積を小さくでき、小型の電源装置1及び照明器具100を実現できる。
In the
なお、第1抵抗R1、第2抵抗R2、第3抵抗R3のそれぞれは、1つの抵抗器でもよいし、直列あるいは並列に接続された複数の抵抗器でもよい。 Each of the first resistor R1, the second resistor R2, and the third resistor R3 may be a single resistor or a plurality of resistors connected in series or in parallel.
(実施形態2)
実施形態2の電源装置1を用いた照明器具100について図面を参照して説明する。なお、停電検出回路14以外の構成は実施形態1と同様であるので、実施形態1と共通する構成要素には同一の符号を付して、その説明は省略する。
(Embodiment 2)
The
図3は本実施形態の停電検出回路14の回路図である。実施形態1の停電検出回路14ではトランジスタQ1,Q2がpnp型のバイポーラトランジスタであったが、本実施形態の停電検出回路14では、トランジスタQ1,Q2がnpn型のバイポーラトランジスタである。また、本実施形態では、実施形態1の停電検出回路14と通電検知状態及び停電検知状態で検出信号S1の信号レベルが反転しており、通電検知状態では検出信号S1の信号レベルがロー、停電検知状態では検出信号S1の信号レベルがハイになる。
FIG. 3 is a circuit diagram of the power
以下、停電検出回路14の回路構成について説明する。
Hereinafter, the circuit configuration of the power
この停電検出回路14は、第1抵抗R1と、第1トランジスタQ1と、ツェナーダイオードZD1(定電圧素子)と、第2トランジスタQ2と、第2抵抗R2と、第3抵抗R3と、電圧駆動型トランジスタQ3とを備えている。また、停電検出回路14は、直流電源部11から入力電圧V1が入力される一対の入力端t1,t2と、検出信号S1を出力する出力端t3,t4とを備えている。
The power
一対の入力端t1,t2のうち、直流電源部11の高圧側の出力端に電気的に接続されている入力端t1には、第1抵抗R1の一端が電気的に接続されている。第1抵抗R1の他端と入力端t2との間には、ツェナーダイオードZD1とnpn形の第1トランジスタ(以下、トランジスタと記載する。)Q1のベース領域及びエミッタ領域との直列回路が電気的に接続されている。ここにおいて、トランジスタQ1のベース領域及びエミッタ領域は、ベース端子とエミッタ端子との間のPN接合部となる。ツェナーダイオードZD1のカソードは第1抵抗R1の他端に電気的に接続され、ツェナーダイオードZD1のアノードはトランジスタQ1のベース端子に電気的に接続されている。トランジスタQ1のエミッタ端子は入力端t2に電気的に接続されている。
One end of the first resistor R <b> 1 is electrically connected to the input end t <b> 1 that is electrically connected to the high-voltage side output end of the DC
また、第1抵抗R1の他端と入力端t2との間には、第2抵抗R2と、npn形の第2トランジスタ(以下、トランジスタと記載する。)Q2のベース領域及びエミッタ領域との直列回路が電気的に接続されている。ここにおいて、トランジスタQ2のベース領域及びエミッタ領域は、ベース端子とエミッタ端子との間のPN接合部となる。トランジスタQ2のベース端子にはトランジスタQ1のコレクタ端子が電気的に接続され、トランジスタQ2のエミッタ端子は入力端t2に電気的に接続されている。第1抵抗R1の他端とトランジスタQ2のコレクタ端子との間には第3抵抗R3が電気的に接続されている。なお、トランジスタQ1,Q2はバイポーラトランジスタであり、本実施形態の回路ではnpn型のバイポーラトランジスタである。また、本実施形態では定電圧素子としてツェナーダイオードZD1を備えるが、定電圧素子はツェナーダイオードZD1に限定されず、三端子レギュレータなどでもよい。 Between the other end of the first resistor R1 and the input end t2, a second resistor R2 and a base region and an emitter region of an npn-type second transistor (hereinafter referred to as a transistor) Q2 are connected in series. The circuit is electrically connected. Here, the base region and the emitter region of the transistor Q2 serve as a PN junction between the base terminal and the emitter terminal. The collector terminal of the transistor Q1 is electrically connected to the base terminal of the transistor Q2, and the emitter terminal of the transistor Q2 is electrically connected to the input terminal t2. A third resistor R3 is electrically connected between the other end of the first resistor R1 and the collector terminal of the transistor Q2. The transistors Q1 and Q2 are bipolar transistors, and are npn-type bipolar transistors in the circuit of this embodiment. In the present embodiment, the Zener diode ZD1 is provided as the constant voltage element. However, the constant voltage element is not limited to the Zener diode ZD1, and may be a three-terminal regulator or the like.
電圧駆動型トランジスタ(以下、トランジスタと記載する。)Q3は例えばMOS型の電界効果トランジスタである。直流電源部11の低圧側の出力端を基準電位GNDとすると、トランジスタQ2のエミッタ端子が基準電位GNDに電気的に接続されている。トランジスタQ3のゲート電極にはトランジスタQ2のコレクタ端子が電気的に接続されている。トランジスタQ3のソース電極は基準電位GND及び出力端t4に電気的に接続されている。トランジスタQ3のドレイン電極は出力端t3に電気的に接続されている。出力端t3は例えばプルアップ抵抗を介して一定電圧にプルアップされている。トランジスタQ3がオンになると、電圧レベルがローの検出信号S1が制御回路15に出力され、トランジスタQ3がオフになると、電圧レベルがハイの検出信号S1が制御回路15に出力される。
A voltage-driven transistor (hereinafter referred to as a transistor) Q3 is, for example, a MOS field effect transistor. When the output terminal on the low voltage side of the DC
なお、第1抵抗R1の他端と入力端t2との間には、入力電圧V1を平滑するために小容量のコンデンサC2が接続されている。トランジスタQ1のベース端子とエミッタ端子との間には、ノイズによるトランジスタQ1の誤動作を抑制するためのコンデンサC3と、コンデンサC3の放電経路を形成する抵抗R4とが並列に接続されている。同様に、トランジスタQ2のベース端子とエミッタ端子との間には、ノイズによるトランジスタQ2の誤動作を抑制するためのコンデンサC4と、コンデンサC4の放電経路を形成する抵抗R5とが並列に接続されている。 A small-capacitance capacitor C2 is connected between the other end of the first resistor R1 and the input terminal t2 in order to smooth the input voltage V1. A capacitor C3 for suppressing malfunction of the transistor Q1 due to noise and a resistor R4 that forms a discharge path of the capacitor C3 are connected in parallel between the base terminal and the emitter terminal of the transistor Q1. Similarly, a capacitor C4 for suppressing malfunction of the transistor Q2 due to noise and a resistor R5 that forms a discharge path of the capacitor C4 are connected in parallel between the base terminal and the emitter terminal of the transistor Q2. .
次に、この停電検出回路14の動作を以下に説明する。
Next, the operation of the power
停電検出回路14には、直流電源部11から電源電圧Vinの実効値に比例した大きさの入力電圧V1が入力されている。停電検出回路14は、電源電圧Vinの実効値が切替動作電圧以上であれば、電圧レベルがローの検出信号S1を出力する。停電検出回路14は、電源電圧Vinの実効値が切替動作電圧を下回ると、電圧レベルがハイの検出信号S1を出力する。停電検出回路14は、チャタリング防止のため、検出信号S1の電圧レベルがハイからローに切り替わるときの切替動作電圧と、検出信号S1の電圧レベルがローからハイに切り替わるときの切替動作電圧とに電圧差(ヒステリシス)を設けている。つまり、検出信号S1の電圧レベルがローからハイに切り替わるときの切替動作電圧は、検出信号S1の電圧レベルがハイからローに切り替わるときの切替動作電圧よりも低い電圧に設定されている。なお、本実施形態では、電圧レベルがローの検出信号S1を停電検出回路14が出力している状態を通電検知状態と定義し、電圧レベルがハイの検出信号S1を停電検出回路14が出力している状態を停電検知状態と定義する。また、本実施形態では、検出信号S1の電圧レベルがローからハイに切り替わるときの切替動作電圧を第1切替電圧と定義し、検出信号S1の電圧レベルがハイからローに切り替わるときの切替動作電圧を第2切替電圧と定義する。
An input voltage V1 having a magnitude proportional to the effective value of the power supply voltage Vin is input from the DC
直流電源部11から停電検出回路14に入力電圧V1が入力されると、第1抵抗R1とトランジスタQ1のベース領域及びエミッタ領域とを介してツェナーダイオードZD1に電圧が印加される。ここで、通電検知状態において電源電圧Vinの実効値が第1切替電圧以上であれば、ツェナーダイオードZD1にはツェナー電圧を超える電圧が印加されるように、回路定数が設定されている。したがって、通電検知状態において電源電圧Vinの実効値が第1切替電圧以上であれば、ツェナーダイオードZD1はオンになり、コンデンサC2の両端電圧Vc2は一定の電圧値にクランプされる。ここで、トランジスタQ1のベース・エミッタ間電圧をVbe1、ツェナーダイオードZD1のツェナー電圧をVZD1とした場合、コンデンサC2の両端電圧Vc2は電圧(Vbe1+VZD1)にクランプされる。以下では、この電圧(Vbe1+VZD1)を閾値電圧Vthという。
When the input voltage V1 is input from the DC
通電検知状態において電源電圧Vinの実効値が第1切替電圧以上であれば、ツェナーダイオードZD1がオンになって、トランジスタQ1がオンになり、トランジスタQ2がオフ、トランジスタQ3がオンになる。 If the effective value of the power supply voltage Vin is equal to or higher than the first switching voltage in the energization detection state, the Zener diode ZD1 is turned on, the transistor Q1 is turned on, the transistor Q2 is turned off, and the transistor Q3 is turned on.
トランジスタQ1がオン、トランジスタQ2がオフ、トランジスタQ3がオンとなる場合、入力電圧V1を第1抵抗R1と第2抵抗R2とで分圧した電圧がコンデンサC2に印加される。 When the transistor Q1 is turned on, the transistor Q2 is turned off, and the transistor Q3 is turned on, a voltage obtained by dividing the input voltage V1 by the first resistor R1 and the second resistor R2 is applied to the capacitor C2.
通電検知状態において電源電圧Vinが低下すると入力電圧V1も低下するが、電源電圧Vinの実効値が第1切替電圧以上であれば、入力電圧V1を第1抵抗R1と第2抵抗R2とで分圧した電圧は閾値電圧Vthよりも高くなる。この場合、コンデンサC2の両端電圧Vc2は閾値電圧Vthにクランプされている。なお、電源電圧Vinが低下するのに伴い、入力電圧V1を第1抵抗R1と第2抵抗R2とで分圧した電圧も低下するため、トランジスタQ1に流れるベース電流も低下するが、トランジスタQ1はオン状態を維持している。 When the power supply voltage Vin decreases in the energization detection state, the input voltage V1 also decreases. However, if the effective value of the power supply voltage Vin is equal to or higher than the first switching voltage, the input voltage V1 is divided by the first resistor R1 and the second resistor R2. The pressed voltage becomes higher than the threshold voltage Vth. In this case, the voltage Vc2 across the capacitor C2 is clamped to the threshold voltage Vth. As the power supply voltage Vin decreases, the voltage obtained by dividing the input voltage V1 by the first resistor R1 and the second resistor R2 also decreases, so the base current flowing through the transistor Q1 also decreases. The on state is maintained.
一方、通電検知状態で電源電圧Vinの実効値が第1切替電圧よりも低下すると、入力電圧V1を第1抵抗R1と第2抵抗R2とで分圧した電圧が閾値電圧Vthよりも低くなり、トランジスタQ1にベース電流が流れなくなって、トランジスタQ1がオフになる。トランジスタQ1がオフになると、トランジスタQ2がオン、トランジスタQ3がオフになり、電圧レベルがハイの検出信号S1が出力端t3から制御回路15に出力される。すなわち、第1切替電圧は、入力電圧V1を第1抵抗R1と第2抵抗R2とで分圧した電圧が閾値電圧Vthに等しくなるときの電源電圧Vinとなる。
On the other hand, when the effective value of the power supply voltage Vin is lower than the first switching voltage in the energization detection state, the voltage obtained by dividing the input voltage V1 by the first resistor R1 and the second resistor R2 becomes lower than the threshold voltage Vth. The base current stops flowing through the transistor Q1, and the transistor Q1 is turned off. When the transistor Q1 is turned off, the transistor Q2 is turned on, the transistor Q3 is turned off, and the detection signal S1 having a high voltage level is output from the output terminal t3 to the
ところで、トランジスタQ1がオフになる直前のコンデンサC2の両端電圧Vc2は、入力電圧V1を第1抵抗R1と第2抵抗R2とで分圧した電圧とほぼ同じになり、次の式(3)で表される。 By the way, the voltage Vc2 across the capacitor C2 immediately before the transistor Q1 is turned off is substantially the same as the voltage obtained by dividing the input voltage V1 by the first resistor R1 and the second resistor R2, and is expressed by the following equation (3). expressed.
Vc2=V1×r2/(r1+r2) …(3)
一方、トランジスタQ1がオフになった直後のコンデンサC2の両端電圧Vc2は、入力電圧V1を、第1抵抗R1と、第2抵抗R2及び第3抵抗R3の並列等価抵抗Rzとで分圧した電圧とほぼ同じになる。トランジスタQ1がオフになった直後のコンデンサC2の両端電圧Vc2は次の式(4)で表される。
Vc2 = V1 * r2 / (r1 + r2) (3)
On the other hand, the voltage Vc2 across the capacitor C2 immediately after the transistor Q1 is turned off is a voltage obtained by dividing the input voltage V1 by the first resistor R1 and the parallel equivalent resistor Rz of the second resistor R2 and the third resistor R3. Is almost the same. The voltage Vc2 across the capacitor C2 immediately after the transistor Q1 is turned off is expressed by the following equation (4).
Vc2=V1×rz/(r1+rz) …(4)
ここで、式(3)の分圧比r2/(r1+r2)に比べて、式(4)の分圧比rz/(r1+rz)の方が小さい値となる。したがって、トランジスタQ1がオフになる直前に比べ、トランジスタQ1がオフになった直後は、分圧比が小さくなることによって、コンデンサC2に印加される電圧Vc2が小さくなる。よって、トランジスタQ1がオフになった直後に、電源電圧Vinの変動などで入力電圧V1が多少変動しても、両端電圧Vc2が閾値電圧Vthを上回りにくくなり、チャタリングが発生しにくくなる。
Vc2 = V1 * rz / (r1 + rz) (4)
Here, the partial pressure ratio rz / (r1 + rz) of the equation (4) is smaller than the partial pressure ratio r2 / (r1 + r2) of the equation (3). Therefore, the voltage Vc2 applied to the capacitor C2 becomes smaller immediately after the transistor Q1 is turned off because the voltage dividing ratio is smaller than immediately before the transistor Q1 is turned off. Therefore, even if the input voltage V1 fluctuates slightly due to fluctuations in the power supply voltage Vin immediately after the transistor Q1 is turned off, the both-end voltage Vc2 is less likely to exceed the threshold voltage Vth, and chattering is unlikely to occur.
また、この状態から電源電圧Vinの実効値が増加して第2切替電圧以上になると、入力電圧V1を第1抵抗R1と並列等価抵抗Rzとで分圧した電圧が閾値電圧Vthを上回り、トランジスタQ1にベース電流が流れ始めて、トランジスタQ1がオンになる。トランジスタQ1がオンになると、トランジスタQ2がオフ、トランジスタQ3がオンになり、電圧レベルがローの検出信号S1が出力端t3から制御回路15に出力される。すなわち、第2切替電圧は、入力電圧V1を第1抵抗R1と並列等価抵抗Rzとで分圧した電圧が閾値電圧Vthとなるときの電源電圧Vinとなる。
Further, when the effective value of the power supply voltage Vin increases from this state to become the second switching voltage or higher, the voltage obtained by dividing the input voltage V1 by the first resistor R1 and the parallel equivalent resistor Rz exceeds the threshold voltage Vth, and the transistor A base current starts to flow through Q1, and the transistor Q1 is turned on. When the transistor Q1 is turned on, the transistor Q2 is turned off, the transistor Q3 is turned on, and the detection signal S1 having a low voltage level is output from the output terminal t3 to the
ここで、トランジスタQ1がオンになる直前のコンデンサC2の両端電圧Vc2は、入力電圧V1を第1抵抗R1と並列等価抵抗Rzとで分圧した電圧とほぼ同じ電圧になり、上記の式(4)で表される。一方、トランジスタQ1がオンになった直後のコンデンサC2の両端電圧Vc2は、入力電圧V1を第1抵抗R1と第2抵抗R2とで分圧した電圧とほぼ同じになり、上記の式(3)で表される。したがって、トランジスタQ1がオンになる直前に比べ、トランジスタQ1がオンになった直後は、分圧比が大きくなることによって、コンデンサC2の両端電圧Vc2が大きくなる。よって、トランジスタQ1がオンになった直後に、電源電圧Vinの変動などで入力電圧V1が多少変動しても、両端電圧Vc2が閾値電圧Vthを下回りにくくなり、チャタリングが発生しにくくなる。 Here, the voltage Vc2 across the capacitor C2 immediately before the transistor Q1 is turned on becomes substantially the same voltage as the voltage obtained by dividing the input voltage V1 by the first resistor R1 and the parallel equivalent resistor Rz, and the above equation (4 ). On the other hand, the voltage Vc2 across the capacitor C2 immediately after the transistor Q1 is turned on is substantially the same as the voltage obtained by dividing the input voltage V1 by the first resistor R1 and the second resistor R2, and the above equation (3) It is represented by Therefore, immediately after the transistor Q1 is turned on, the voltage dividing ratio is increased and the voltage Vc2 across the capacitor C2 is increased compared to immediately before the transistor Q1 is turned on. Therefore, even if the input voltage V1 slightly fluctuates due to fluctuations in the power supply voltage Vin immediately after the transistor Q1 is turned on, the both-ends voltage Vc2 is less likely to fall below the threshold voltage Vth, and chattering is unlikely to occur.
以上のように、停電検出回路14では、第1抵抗R1と、第1抵抗R1に直列に接続された分圧用抵抗(第2抵抗R2、第3抵抗R3)とで分圧回路が構成されている。トランジスタQ1のオン時とオフ時とでトランジスタQ2のオン/オフが切り替わることによって、分圧回路の分圧比が切り換えられる。すなわち、トランジスタQ1のオン時とオフ時とで分圧回路の分圧比が変化することで、トランジスタQ1がオフになるときの第1切替電圧と、トランジスタQ1がオンになるときの第2切替電圧とにヒステリシスが設けられる。第1切替電圧と第2切替電圧とにヒステリシスが設けられることで、検出信号S1のチャタリングが抑制される。なお、第1切替電圧と第2切替電圧との間のヒステリシスは第3抵抗R3の抵抗値r3によって所望の値に設定される。
As described above, in the power
停電検出回路14の動作電流は比較的小さい値に抑えられるので、第1抵抗R1、第2抵抗R2、第3抵抗R3には抵抗値が比較的大きい抵抗器を使用でき、コンデンサC2は静電容量値が比較的小さいものでも十分に平滑が可能である。また、コンデンサC2の両端電圧Vc2は、電圧(Vbe1+VZD1)でクランプされるため、外部電源200がAC100V〜242Vのユニバーサル電源であっても、耐電圧が比較的低い部品で停電検出回路14を構成できる。
Since the operating current of the power
なお、入力電圧V1の電圧リプルがほぼゼロであれば、トランジスタQ1のベース領域及びエミッタ領域とツェナーダイオードZD1との直列回路と並列に平滑用のコンデンサC2が接続されていなくてもよい。ノイズによる誤動作を抑制するために必要であれば、トランジスタQ1のベース領域及びエミッタ領域とツェナーダイオードZD1との直列回路と並列に平滑用のコンデンサC2が接続されていればよく、適宜変更が可能である。 If the voltage ripple of the input voltage V1 is substantially zero, the smoothing capacitor C2 may not be connected in parallel with the series circuit of the base region and the emitter region of the transistor Q1 and the Zener diode ZD1. If necessary to suppress malfunction due to noise, the smoothing capacitor C2 may be connected in parallel with the series circuit of the base region and emitter region of the transistor Q1 and the Zener diode ZD1, and can be appropriately changed. is there.
本実施形態の停電検出回路14では、高容量の電解コンデンサなどが不要で、耐電圧が比較的低い部品で実現でき、また1系統の回路で切替動作電圧にヒステリシスを設けることができるので、停電検出回路14を基板に実装するのに必要な面積を小さくできる。よって、小型の電源装置1及びそれを用いた照明器具100を実現できる。
In the power
以上説明したように、本実施形態の電源装置1は、電源回路(コンバータ回路12)と、電圧検出回路(停電検出回路14)とを備える。電源回路は、直流電圧源(直流電源部11)から供給される入力電力から出力電力を生成する。電圧検出回路は、直流電圧源から一対の入力端t1,t2に入力される入力電圧と閾値電圧Vthとの高低に応じた検出信号S1を出力端t3,t4から出力する。電圧検出回路は、第1抵抗R1と、第1トランジスタQ1と、定電圧素子(ツェナーダイオードZD1)と、第2抵抗R2と、第2トランジスタQ2と、第3抵抗R3と電圧駆動型トランジスタQ3とを備える。第1抵抗R1の一端は、一対の入力端t1,t2の一方(本実施形態では入力端t1)に電気的に接続されている。第1抵抗R1の他端と一対の入力端t1,t2の他方(本実施形態では入力端t2)との間には、第1トランジスタQ1のエミッタ領域及びベース領域と定電圧素子との直列回路が電気的に接続されている。第1抵抗R1の他端と一対の入力端t1,t2の他方(入力端t2)との間には、第2トランジスタQ2のエミッタ領域及びベース領域と第2抵抗R2との直列回路が電気的に接続されている。第3抵抗R3は、第2トランジスタQ2のコレクタ端子と一対の入力端t1,t2の他方(入力端t2)との間に電気的に接続されている。電圧駆動型トランジスタQ3のゲート電極及びソース電極にはそれぞれ第2トランジスタQ2のコレクタ端子及びエミッタ端子が電気的に接続されている。第1トランジスタQ1のコレクタ端子に第2トランジスタQ2のベース端子が電気的に接続されており、電圧駆動型トランジスタQ3のドレイン電極が出力端t3に電気的に接続されている。
As described above, the
入力電圧V1が閾値電圧Vth以上であれば、第1トランジスタQ1がオン、第2トランジスタQ2がオフ、電圧駆動型トランジスタQ3がオンになり、入力電圧V1を第1抵抗R1と第2抵抗R2とで分圧した電圧が第1抵抗R1の他端に印加される。一方、入力電圧V1が閾値電圧Vthよりも低下すると、第1トランジスタQ1がオフ、第2トランジスタQ2がオン、電圧駆動型トランジスタQ3がオフになる。この場合、入力電圧V1を、第1抵抗R1と、第2抵抗R2及び第3抵抗R3の並列回路とで分圧した電圧が第1抵抗R1の他端に印加される。第1トランジスタQ1のオン時とオフ時とで分圧比が切り換えられるから、第1トランジスタQ1がオフになるときの第1切替電圧と、第1トランジスタQ1がオンになるときの第2切替電圧とにヒステリシスが設けられ、検出信号S1のチャタリングが抑制される。そして、この電源装置1では、電圧検出回路に高容量の電解コンデンサなどを必要としないから、電圧検出回路を基板に実装するのに必要な面積を小さくでき、小型の電源装置1及び照明器具100を実現できる。
If the input voltage V1 is equal to or higher than the threshold voltage Vth, the first transistor Q1 is turned on, the second transistor Q2 is turned off, and the voltage-driven transistor Q3 is turned on, and the input voltage V1 is changed between the first resistor R1 and the second resistor R2. The voltage divided by is applied to the other end of the first resistor R1. On the other hand, when the input voltage V1 falls below the threshold voltage Vth, the first transistor Q1 is turned off, the second transistor Q2 is turned on, and the voltage driven transistor Q3 is turned off. In this case, a voltage obtained by dividing the input voltage V1 by the first resistor R1 and the parallel circuit of the second resistor R2 and the third resistor R3 is applied to the other end of the first resistor R1. Since the voltage dividing ratio is switched between when the first transistor Q1 is turned on and when it is turned off, the first switching voltage when the first transistor Q1 is turned off and the second switching voltage when the first transistor Q1 is turned on Is provided with hysteresis to suppress chattering of the detection signal S1. Since the
なお、第1抵抗R1、第2抵抗R2、第3抵抗R3のそれぞれは、1つの抵抗器でもよいし、直列あるいは並列に接続された複数の抵抗器でもよい。 Each of the first resistor R1, the second resistor R2, and the third resistor R3 may be a single resistor or a plurality of resistors connected in series or in parallel.
(実施形態3)
実施形態3の照明器具100について図4を参照して説明する。
(Embodiment 3)
The
本実施形態の照明器具100は、実施形態1の照明器具100と停電検出回路14の回路構成が異なっており、停電検出回路14以外は実施形態1の照明器具100と同様であるから、停電検出回路14以外の構成については説明を省略する。
Since the
図4は本実施形態の停電検出回路14の回路図である。本実施形態の停電検出回路14は、実施形態1で説明した停電検出回路14に第4抵抗R6とコンデンサC5とが追加されている。第4抵抗R6及びコンデンサC5以外の構成は実施形態1と同様であるので、共通する構成要素には同一の符号を付して、その説明は省略する。
FIG. 4 is a circuit diagram of the power
第4抵抗R6は、第1抵抗R1及びコンデンサC2の接続点と、トランジスタQ1,Q2のエミッタ端子との間に電気的に接続されている。 The fourth resistor R6 is electrically connected between the connection point of the first resistor R1 and the capacitor C2 and the emitter terminals of the transistors Q1 and Q2.
コンデンサC5は、第4抵抗R6とコンデンサC2との直列回路と並列に電気的に接続されている。コンデンサC5はノイズによる誤動作を抑制するためのコンデンサであり、コンデンサC5は必須ではなく、必要に応じて接続されていればよい。 The capacitor C5 is electrically connected in parallel with the series circuit of the fourth resistor R6 and the capacitor C2. The capacitor C5 is a capacitor for suppressing malfunction due to noise, and the capacitor C5 is not essential and may be connected as necessary.
実施形態1で説明した停電検出回路14の場合、停電検出回路14の入力段にある直流電源部11は、例えばコンデンサインプット型整流回路のように出力電圧(上記の入力電圧V1)に発生する電圧リプルが抑制されているような電源回路であることが好ましい。
In the case of the power
一方、直流電源部11が例えば力率改善回路のような電源回路であれば、直流電源部11から停電検出回路14に入力される入力電圧V1の波形は、電源電圧Vinを全波整流したような電圧波形となり、入力電圧V1の電圧リプルが大きくなる。
On the other hand, if the DC
コンデンサC2の両端電圧Vc2が閾値電圧Vth(=Vbe1+VZD1)でクランプされている状態を想定すると、入力電圧V1が閾値電圧Vthよりも高い場合のみ、第1抵抗R1に電流Ir1が流れることになる。この電流Ir1は下記の式(5)で表される。 Assuming a state where the voltage Vc2 across the capacitor C2 is clamped at the threshold voltage Vth (= Vbe1 + VZD1), the current Ir1 flows through the first resistor R1 only when the input voltage V1 is higher than the threshold voltage Vth. This current Ir1 is expressed by the following equation (5).
Ir1=(V1−Vbe1−VZD1)/r1 …(5)
したがって、トランジスタQ1のベース電流は入力電圧V1の電圧リプルに応じて変動するため、切替動作電圧に設けられたヒステリシスが十分でない場合は検出信号S1のチャタリングが発生する可能性がある。
Ir1 = (V1-Vbe1-VZD1) / r1 (5)
Therefore, since the base current of the transistor Q1 fluctuates according to the voltage ripple of the input voltage V1, if the hysteresis provided in the switching operation voltage is not sufficient, the chattering of the detection signal S1 may occur.
それに対して、本実施形態の停電検出回路14では、コンデンサC2から第4抵抗R6を介してトランジスタQ1にベース電流が流れることになり、第4抵抗R6によってベース電流の変動幅が抑制されるから、検出信号S1のチャタリングを抑制できる。
On the other hand, in the power
入力電圧V1はコンデンサC2で平滑されることで、電圧リプルがある程度低減される。また、コンデンサC2の両端電圧Vc2は、トランジスタQ1がオンになる前後のそれぞれでツェナーダイオードZD1によりほぼ一定の電圧にクランプされる。同様に、コンデンサC2の両端電圧Vc2は、トランジスタQ1がオフになる前後のそれぞれでツェナーダイオードZD1によりほぼ一定の電圧にクランプされる。したがって、第4抵抗R6に流れる電流のリプル成分が抑制されるから、入力電圧V1の電圧リプルが比較的大きい場合でも、検出信号S1のチャタリングを抑制することができる。 The input voltage V1 is smoothed by the capacitor C2, so that the voltage ripple is reduced to some extent. The voltage Vc2 across the capacitor C2 is clamped to a substantially constant voltage by the Zener diode ZD1 before and after the transistor Q1 is turned on. Similarly, the voltage Vc2 across the capacitor C2 is clamped to a substantially constant voltage by the Zener diode ZD1 before and after the transistor Q1 is turned off. Accordingly, since the ripple component of the current flowing through the fourth resistor R6 is suppressed, chattering of the detection signal S1 can be suppressed even when the voltage ripple of the input voltage V1 is relatively large.
なお、実施形態2で説明した停電検出回路14において、第1抵抗R1及びコンデンサC2の接続点と、ツェナーダイオードZD1のカソードとの間に第4抵抗を接続してもよい。これにより、入力電圧V1のリプル電圧が比較的大きい場合でも、検出信号S1のチャタリングを抑制することができる。また、第4抵抗とコンデンサC2との直列回路と並列にコンデンサを接続してもよく、ノイズによる誤動作を抑制することができる。
In the power
本実施形態の電源装置1は、第1トランジスタQ1のエミッタ領域及びベース領域と定電圧素子(ツェナーダイオードZD1)との直列回路と、第1抵抗R1の他端との間に、電気的に接続されている第4抵抗R6を更に備えている。
The
第4抵抗R6によって、第4抵抗R6を介して第1トランジスタQ1に流れる電流のリプル成分が抑制されるから、入力電圧V1の電圧リプルが比較的大きい場合でも検出信号S1のチャタリングを抑制することができる。 Since the ripple component of the current flowing through the first transistor Q1 via the fourth resistor R6 is suppressed by the fourth resistor R6, the chattering of the detection signal S1 is suppressed even when the voltage ripple of the input voltage V1 is relatively large. Can do.
なお、第4抵抗R6は、1つの抵抗器でもよいし、直列あるいは並列に接続された複数の抵抗器でもよい。 The fourth resistor R6 may be a single resistor or a plurality of resistors connected in series or in parallel.
(実施形態4)
実施形態4の照明器具100について図5を参照して説明する。
(Embodiment 4)
The
実施形態3の照明器具100では、停電検出回路14が直流電源部11(第1の直流電源部)から入力される入力電圧V1を監視しているが、本実施形態の照明器具100では、停電検出回路14が直流電源部11の入力側から入力される電圧を監視している。なお、停電検出回路14以外は実施形態3の照明器具100と同様であるから、停電検出回路14以外の構成については説明を省略する。
In the
実施形態3の停電検出回路14では、第1抵抗R1の一端が、直流電源部11の高圧側の出力端に電気的に接続されている。それに対して、本実施形態の停電検出回路14では、第1抵抗R1の一端にダイオードD1,D2のカソードが接続されている。ダイオードD1のアノードは外部電源200の一端に接続され、ダイオードD2のアノードは外部電源200の他端に接続されている。ここにおいて、ダイオードD1,D2と、全波整流器DB1の一部の回路(ダイオード)とで、外部電源200から入力される交流の電源電圧Vinを全波整流して直流に変換する整流回路16(交流直流変換部)が実現されている。
In the power
停電検出回路14には、電源電圧Vinを整流回路16で全波整流して得られた入力電圧V3が入力されている。停電検出回路14は、整流回路16から入力される入力電圧V3を監視しており、実施形態3の停電検出回路14と同様の動作を行うので、その説明は省略する。本実施形態の停電検出回路14によれば、直流電源部11の入力側から得た入力電圧V3を監視する場合でも、電源電圧Vinと切替動作電圧との高低に応じた検出信号S1を出力することができる。
The power
このように、電源装置1において、直流電圧源が、直流電源部11と、交流直流変換部(整流回路16)とを備えることも好ましい。直流電源部11は、交流電源(外部電源200)から供給される交流電力を直流に変換して電源回路(コンバータ回路12)に供給する。交流直流変換部は、交流電源の電源電圧を直流に変換して電圧検出回路(停電検出回路14)に出力する。
Thus, in the
直流電源部11の入力側の交流電圧を交流直流変換部が直流に変換した電圧が、電圧検出回路の一対の入力端t1,t2に入力された場合でも、電圧検出回路は、入力端t1,t2に入力された入力電圧と閾値電圧との高低に応じた検出信号を出力することができる。
Even when a voltage obtained by converting an AC voltage on the input side of the DC
なお、実施形態1,2の停電検出回路14が、本実施形態と同様に、直流電源部11の入力側から得た入力電圧V3を監視してもよく、電源電圧Vinと切替動作電圧との高低に応じた検出信号S1を出力することができる。
The power
ところで、実施形態1〜4で説明した照明器具100の外観図を図6Aに示す。
By the way, the external view of the
図6Aに示す照明器具100Aは、天井に埋め込んだ状態で使用される非常灯である。
A
この照明器具100Aは、電源装置1を収納する器具本体20を有している。器具本体20は本体21とカバー22とを備える。
This
本体21は、筒状に形成されており、天井に設けられた埋込用孔に挿入される。 The main body 21 is formed in a cylindrical shape, and is inserted into an embedding hole provided in the ceiling.
カバー22は、平面形状が円形に形成されており、本体21の下部に取り付けられている。カバー22の中央にはレンズ23が配置されており、光源ユニット5の発光はレンズ23を通して外部に照射される。
The cover 22 has a circular planar shape and is attached to the lower portion of the main body 21. A
照明器具100Aの器具本体20には、実施形態1〜4で説明した電源装置1が保持されているので、照明器具100Aの小型化を実現することができる。
Since the
なお、実施形態1〜4の照明器具100は非常灯に限定されず、誘導灯でもよい。
In addition, the
図6Bに誘導灯のような照明器具100Bの外観図を示す。
FIG. 6B shows an external view of a
図6Bに示す照明器具100Bは、例えば壁に取り付けられた状態で使用される誘導灯である。
A
この照明器具100Bは、電源装置1を収納する器具本体30を有している。器具本体30は、ボディ31と、発光部32と、表示パネル33とを備える。
This
ボディ31は一面が開口した直方体状に形成されており、ボディ31の内部には光源ユニット5以外の照明器具100Bの構成が収納されている。
The
ボディ31の開口部には、発光部32と表示パネル33とが上下に並べて取り付けられる。
A
発光部32は光源ユニット5を内部に収納しており、光原ユニット5の発光は表示パネル33に入射する。
The
表示パネル33には、例えば避難方向を示すピクトグラムが表記されている。
For example, a pictogram indicating the evacuation direction is written on the
照明器具100Bでは、光源ユニット5から表示パネル33に入射する光によって、表示パネル33が明るく光るから、表示パネル33に表記されたピクトグラムが視認しやすくなる。
In the
本実施形態の照明器具100は、実施形態1〜4で説明した電源装置1と、電源装置1を保持する器具本体20,30とを備えており、照明器具100の小型化を実現できる。
The
また、照明器具100は、充電回路2と、点灯回路4と、蓄電池(蓄電池ユニット3)とを更に備えてもよい。入力電圧V1が閾値電圧Vthよりも高いことを示す検出信号S1を電圧検出回路が出力している場合には、充電回路2が電源回路の出力電力で蓄電池を充電すればよい。入力電圧V1が閾値電圧Vthよりも低いことを示す検出信号S1を電圧検出回路が出力している場合には、点灯回路4が蓄電池を電源として光源(光源ユニット5)を点灯させればよい。
Moreover, the
これにより、直流電圧源の停電時に蓄電池を電源として光源を点灯させる照明器具100を実現することができる。
Thereby, the
以上説明した構成は本発明の一例にすぎない。本発明は、上記の実施形態に限定されず、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。 The configuration described above is merely an example of the present invention. The present invention is not limited to the above-described embodiment, and various modifications can be made according to design or the like as long as the technical idea according to the present invention is not deviated.
1 電源装置
11 直流電源部(直流電圧源)
12 コンバータ回路(電源回路)
13 整流平滑回路
14 停電検出回路(電圧検出回路)
16 整流回路(交流直流変換部、直流電圧源)
100 照明器具
200 外部電源
C1 コンデンサ
DB1 全波整流器
Q1 第1トランジスタ
Q2 第2トランジスタ
Q3 電圧駆動型トランジスタ
R1 第1抵抗
R2 第2抵抗
R3 第3抵抗
R6 第4抵抗
t1,t2 入力端
t3,t4 出力端
ZD1 ツェナーダイオード(定電圧素子)
1
12 Converter circuit (power supply circuit)
13
16 Rectifier circuit (AC / DC converter, DC voltage source)
DESCRIPTION OF
Claims (6)
前記直流電圧源から一対の入力端に入力される入力電圧と閾値電圧との高低に応じた検出信号を出力端から出力する電圧検出回路とを備え、
前記電圧検出回路は、
前記一対の入力端の一方に一端が電気的に接続されている第1抵抗と、
前記第1抵抗の他端と前記一対の入力端の他方との間に電気的に接続されている、第1トランジスタのエミッタ端子及びベース端子と定電圧素子との直列回路と、
前記第1抵抗の前記他端と前記一対の入力端の前記他方との間に電気的に接続されている、第2トランジスタのエミッタ端子及びベース端子と第2抵抗との直列回路と、
前記第2トランジスタのコレクタ端子と前記一対の入力端の前記他方との間に電気的に接続されている第3抵抗と、
前記第3抵抗がゲート電極とソース電極との間に電気的に接続されている電圧駆動型トランジスタとを備え、
前記第1トランジスタのコレクタ端子に第2トランジスタのベース端子が電気的に接続されており、
前記電圧駆動型トランジスタのドレイン電極が前記出力端に電気的に接続されている
ことを特徴とする電源装置。 A power supply circuit that generates output power from input power supplied from a DC voltage source;
A voltage detection circuit that outputs from the output terminal a detection signal according to the level of the input voltage and the threshold voltage input to the pair of input terminals from the DC voltage source;
The voltage detection circuit includes:
A first resistor having one end electrically connected to one of the pair of input ends;
A series circuit of an emitter terminal and a base terminal of the first transistor and a constant voltage element electrically connected between the other end of the first resistor and the other of the pair of input terminals;
A series circuit of an emitter terminal and a base terminal of a second transistor and a second resistor electrically connected between the other end of the first resistor and the other of the pair of input ends;
A third resistor electrically connected between the collector terminal of the second transistor and the other of the pair of input ends;
A voltage-driven transistor in which the third resistor is electrically connected between a gate electrode and a source electrode;
A base terminal of a second transistor is electrically connected to a collector terminal of the first transistor;
A power supply apparatus, wherein a drain electrode of the voltage-driven transistor is electrically connected to the output terminal.
前記直流電圧源から一対の入力端に入力される入力電圧と閾値電圧との高低に応じた検出信号を出力端から出力する電圧検出回路とを備え、
前記電圧検出回路は、
前記一対の入力端の一方に一端が電気的に接続されている第1抵抗と、
前記第1抵抗の他端と前記一対の入力端の他方との間に電気的に接続されている、第1トランジスタのエミッタ端子及びベース端子と定電圧素子との直列回路と、
前記第1抵抗の前記他端と前記一対の入力端の前記他方との間に電気的に接続されている、第2トランジスタのエミッタ端子及びベース端子と第2抵抗との直列回路と、
前記第2トランジスタのコレクタ端子と前記第1抵抗の前記他端との間に電気的に接続された第3抵抗と、
前記第2トランジスタのコレクタ端子及びエミッタ端子にそれぞれゲート電極及びソース電極が電気的に接続された電圧駆動型トランジスタとを備え、
前記第1トランジスタのコレクタ端子に第2トランジスタのベース端子が電気的に接続されており、
前記電圧駆動型トランジスタのドレイン電極が前記出力端に電気的に接続されている
ことを特徴とする電源装置。 A power supply circuit that generates output power from input power supplied from a DC voltage source;
A voltage detection circuit that outputs from the output terminal a detection signal according to the level of the input voltage and the threshold voltage input to the pair of input terminals from the DC voltage source;
The voltage detection circuit includes:
A first resistor having one end electrically connected to one of the pair of input ends;
A series circuit of an emitter terminal and a base terminal of the first transistor and a constant voltage element electrically connected between the other end of the first resistor and the other of the pair of input terminals;
A series circuit of an emitter terminal and a base terminal of a second transistor and a second resistor electrically connected between the other end of the first resistor and the other of the pair of input ends;
A third resistor electrically connected between the collector terminal of the second transistor and the other end of the first resistor;
A voltage-driven transistor having a gate electrode and a source electrode electrically connected to a collector terminal and an emitter terminal of the second transistor,
A base terminal of a second transistor is electrically connected to a collector terminal of the first transistor;
A power supply apparatus, wherein a drain electrode of the voltage-driven transistor is electrically connected to the output terminal.
前記電源装置を保持する器具本体と、
を備えたことを特徴とする照明器具。 The power supply device according to any one of claims 1 to 4,
An instrument body holding the power supply device;
A lighting fixture comprising:
前記入力電圧が前記閾値電圧よりも高いことを示す前記検出信号を前記電圧検出回路が出力している場合には、前記充電回路が前記電源回路の出力電力で前記蓄電池を充電し、
前記入力電圧が前記閾値電圧よりも低いことを示す前記検出信号を前記電圧検出回路が出力している場合には、前記点灯回路が前記蓄電池を電源として光源を点灯させるように構成された
ことを特徴とする請求項5に記載の照明器具。 A charging circuit, a lighting circuit, and a storage battery;
When the voltage detection circuit is outputting the detection signal indicating that the input voltage is higher than the threshold voltage, the charging circuit charges the storage battery with the output power of the power supply circuit,
When the voltage detection circuit outputs the detection signal indicating that the input voltage is lower than the threshold voltage, the lighting circuit is configured to light a light source using the storage battery as a power source. The lighting fixture according to claim 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015229664A JP6562354B2 (en) | 2015-11-25 | 2015-11-25 | Power supply device and lighting fixture |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015229664A JP6562354B2 (en) | 2015-11-25 | 2015-11-25 | Power supply device and lighting fixture |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017099159A true JP2017099159A (en) | 2017-06-01 |
JP6562354B2 JP6562354B2 (en) | 2019-08-21 |
Family
ID=58817528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015229664A Active JP6562354B2 (en) | 2015-11-25 | 2015-11-25 | Power supply device and lighting fixture |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6562354B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230095863A1 (en) * | 2021-09-24 | 2023-03-30 | Kabushiki Kaisha Toshiba | Power supply circuit |
JP7552368B2 (en) | 2021-01-08 | 2024-09-18 | 三菱電機株式会社 | Lighting unit and emergency lighting device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005073420A (en) * | 2003-08-26 | 2005-03-17 | Matsushita Electric Works Ltd | Lighting system |
JP2009165305A (en) * | 2008-01-09 | 2009-07-23 | Mitsumi Electric Co Ltd | Ac detecting circuit and dc power supply unit |
JP2014534437A (en) * | 2011-10-25 | 2014-12-18 | ザ・ボーイング・カンパニーTheBoeing Company | Method and apparatus for detecting lightning strikes |
-
2015
- 2015-11-25 JP JP2015229664A patent/JP6562354B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005073420A (en) * | 2003-08-26 | 2005-03-17 | Matsushita Electric Works Ltd | Lighting system |
JP2009165305A (en) * | 2008-01-09 | 2009-07-23 | Mitsumi Electric Co Ltd | Ac detecting circuit and dc power supply unit |
JP2014534437A (en) * | 2011-10-25 | 2014-12-18 | ザ・ボーイング・カンパニーTheBoeing Company | Method and apparatus for detecting lightning strikes |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7552368B2 (en) | 2021-01-08 | 2024-09-18 | 三菱電機株式会社 | Lighting unit and emergency lighting device |
US20230095863A1 (en) * | 2021-09-24 | 2023-03-30 | Kabushiki Kaisha Toshiba | Power supply circuit |
US12088199B2 (en) * | 2021-09-24 | 2024-09-10 | Kabushiki Kaisha Toshiba | Power supply circuit |
Also Published As
Publication number | Publication date |
---|---|
JP6562354B2 (en) | 2019-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8415889B2 (en) | LED lighting equipment | |
JP6374261B2 (en) | Insulation synchronous rectification type DC / DC converter and synchronous rectification controller thereof, power supply device using the same, power supply adapter, and electronic device | |
JP6563729B2 (en) | Insulation synchronous rectification type DC / DC converter, power supply device using the same, power supply adapter, and electronic device | |
JP2009195033A (en) | Power supply device and lighting fixture | |
CN104883064B (en) | Power Supply Device And Lighting Apparatus Using The Same | |
WO2016125561A1 (en) | Switching power supply device | |
WO2012090489A1 (en) | Light-emitting diode drive circuit and led light source | |
JP6554321B2 (en) | Insulation synchronous rectification type DC / DC converter and synchronous rectification controller thereof, power supply device using the same, power supply adapter, and electronic device | |
JP5980107B2 (en) | Power supply device and lighting device | |
US20120146549A1 (en) | Power Supply System for Electronic Loads | |
JP2015023609A (en) | Ac-dc converter and control circuit thereof, power adapter, and electronic apparatus | |
JP2020036419A (en) | Emergency lighting fixture | |
EP2741583A1 (en) | Lighting device and luminaire including the same | |
JP2016031861A (en) | Lighting device, luminaire and lighting equipment | |
US20160181932A1 (en) | Isolated dc/dc converter, power supply device, power supply adaptor, and electronic device using the same, and feedback amplifier integrated circuit | |
JP6562354B2 (en) | Power supply device and lighting fixture | |
KR102024325B1 (en) | Switching circuit for AC power source and light apparatus having the same | |
JP6883762B2 (en) | Power supply and lighting | |
JP2008278735A (en) | DC power supply | |
JP5842129B2 (en) | LED lighting device and lighting apparatus using the same | |
JP7027964B2 (en) | Lighting equipment, lighting fixtures and lighting systems | |
JP2017135024A (en) | Power supply device and lighting fixture | |
JP7680713B2 (en) | power supply | |
CN111385941A (en) | Lighting Control Systems and Lighting Systems | |
JP2020038772A (en) | Lighting system, and lighting fixture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180827 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190712 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6562354 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |