[go: up one dir, main page]

JP2017098424A - 半導体装置、製造方法 - Google Patents

半導体装置、製造方法 Download PDF

Info

Publication number
JP2017098424A
JP2017098424A JP2015229613A JP2015229613A JP2017098424A JP 2017098424 A JP2017098424 A JP 2017098424A JP 2015229613 A JP2015229613 A JP 2015229613A JP 2015229613 A JP2015229613 A JP 2015229613A JP 2017098424 A JP2017098424 A JP 2017098424A
Authority
JP
Japan
Prior art keywords
region
impurity diffusion
diffusion region
impurity
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015229613A
Other languages
English (en)
Inventor
進 舍川
Susumu Tonerikawa
進 舍川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2015229613A priority Critical patent/JP2017098424A/ja
Priority to PCT/JP2016/083465 priority patent/WO2017090455A1/ja
Priority to US15/773,707 priority patent/US10446596B2/en
Publication of JP2017098424A publication Critical patent/JP2017098424A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80377—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ノイズを低減させる。【解決手段】半導体基板の所定の領域内に設けられたドレイン領域とソース領域と、ドレイン領域とソース領域との間に設けられたチャネル領域と、チャネル領域上に形成されたゲート電極とを備え、チャネル領域は、第１の不純物拡散領域と、第１の不純物拡散領域と同導電型の不純物拡散領域であり、第１の不純物拡散領域とは不純物の濃度が異なり、第１の不純物拡散領域の略中央部分に形成された第２の不純物拡散領域とを備える。本技術は、例えば、撮像装置を構成するトランジスタに適用できる。【選択図】図５

Description

本技術は、半導体装置、製造方法に関する。詳しくは、ノイズの発生を抑制できる半導体装置、製造方法に関する。
従来、半導体装置や撮像装置に形成される一般的なＭＯＳトランジスタでは、ゲート電極下の領域がソース・ドレイン領域とは反対導電型の不純物領域で形成された表面チャネル型とされている。表面チャネル型のＭＯＳトランジスタでは、ゲート電極への電圧の印加により半導体基板表面に反転層からなるチャネルが形成され、ソース・ドレイン間に電流が流れる。
このような半導体装置や撮像装置に形成される一般的なＭＯＳトランジスタにおいて、チャネル領域が半導体基板の表面側に形成される表面チャネル型のＭＯＳトランジスタでは、半導体基板とゲート絶縁膜との界面近傍に存在するキャリアトラップに起因して、移動度やノイズ特性が劣化する可能性があった。
チャネル領域を半導体基板の表面から離れた位置に形成する埋め込みチャネル型のＭＯＳトランジスタは、半導体基板とゲート絶縁膜との界面近傍に存在するキャリアトラップの影響を受けない。しかしながら、チャネル領域にイオン注入した不純物が熱工程の影響により、チャネル領域の素子分離領域側における不純物の偏析、パイルアップ、拡散などに起因する不純物濃度の低下が起きる。これにより、実効的なゲート幅が縮小に起因してノイズ特性が劣化する可能性があった。
特許文献１では、埋め込みチャネル型のＭＯＳトランジスタにおいて、素子分離領域側に接する領域に、斜め方向からのイオン注入により形成した第１の不純物拡散領域と、ゲート電極下の領域全面に形成した第２の不純物拡散領域とによりチャネル領域を構成することが提案されている。第１の不純物拡散領域の形成により、チャネル領域の素子分離領域側で発生する不純物濃度の低下分を補填でき、実効ゲート幅の拡大が可能となり、ノイズの低減が図れると提案されている。
特開2013-045879号公報
撮像装置に備えられているトランジスタ、例えば増幅トランジスタは、チャネル領域の素子分離領域側から発生する暗電流を抑制するため、素子分離領域にボロンがイオン注入されている構成とされているものがある。製造時にイオン注入されたボロンは、その後の熱工程などにより、チャネル領域まで回り込んできてしまい、チャネル端部のボロン濃度が、チャネル中央部より濃くなってしまう可能性があった。このために、実効的なゲート幅が狭まってしまい、ノイズ特性が劣化してしまう可能性があった。
特許文献１で提案されている構造の場合、チャネル領域の素子分離領域側で発生する不純物濃度の低下を補填するイオン注入条件により、チャネル領域の素子分離領域側の電流密度が高くなくなってしまう。チャネル領域の素子分離領域側は、素子分離領域を形成する際のドライエッチングなどの影響により、界面準位が悪化しており、チャネル領域の素子分離領域側の電流密度が高くなると、界面準位に起因してノイズ特性が劣化してしまう可能性があった。
本技術は、このような状況に鑑みてなされたものであり、ノイズ特性の劣化を抑制することができるようにするものである。
本技術の一側面の第１の半導体装置は、半導体基板の所定の領域内に設けられたドレイン領域とソース領域と、前記ドレイン領域と前記ソース領域との間に設けられたチャネル領域と、前記チャネル領域上に形成されたゲート電極とを備え、前記チャネル領域は、第１の不純物拡散領域と、前記第１の不純物拡散領域と同導電型の不純物拡散領域であり、前記第１の不純物拡散領域とは不純物の濃度が異なり、前記第１の不純物拡散領域の略中央部分に形成された第２の不純物拡散領域とを備える。
前記第２の不純物拡散領域の不純物の濃度は、前記第１の不純物拡散領域の不純物の濃度よりも高いようにすることができる。
前記第２の不純物拡散領域の不純物の濃度は、前記第１の不純物拡散領域の不純物の濃度を基準としたとき、前記第１の不純物拡散領域の不純物の濃度の１．２５倍以上であるようにすることができる。
前記第２の不純物拡散領域の不純物の濃度は、前記第１の不純物拡散領域の不純物の濃度を基準としたとき、前記第１の不純物拡散領域の不純物の濃度の２．８倍より小さいようにすることができる。
前記第２の不純物拡散領域は、前記第１の不純物拡散領域の中央部分のゲート長方向に帯状で形成されているようにすることができる。
前記第２の不純物拡散領域は、前記第１の不純物拡散領域の中央部分のゲート長方向またはゲート幅方向に所定の形状で点在して形成されているようにすることができる。
前記第２の不純物拡散領域は、前記第１の不純物拡散領域の中央部分に所定の形状で形成されているようにすることができる。
本技術の一側面の第２の半導体装置は、半導体基板の所定の領域内に設けられたドレイン領域とソース領域と、前記ドレイン領域と前記ソース領域との間に設けられたチャネル領域と、前記チャネル領域上に形成されたゲート電極とを備え、前記チャネル領域は、不純物拡散領域であり、前記チャネル領域内の略中央部分で、不純物の濃度が最も高くなるように、前記不純物が導入されている。
本技術の一側面の製造方法は、半導体基板の所定の領域内に設けられたドレイン領域とソース領域と、前記ドレイン領域と前記ソース領域との間に設けられたチャネル領域と、前記チャネル領域上に形成されたゲート電極とを備え、前記チャネル領域は、第１の不純物拡散領域と、前記第１の不純物拡散領域と同導電型の不純物拡散領域であり、前記第１の不純物拡散領域の略中央部分に形成された第２の不純物拡散領域とを備える半導体装置を製造する。
前記チャネル領域に開口されたマスクを形成し、不純物を導入することで前記第１の不純物拡散領域を形成し、前記チャネル領域のゲート長方向に帯状に開口されたマスクを形成し、不純物を導入することで前記第２の不純物拡散領域を形成するようにすることができる。
前記チャネル領域に開口されたマスクを形成し、不純物を導入することで前記第１の不純物拡散領域を形成し、前記チャネル領域のゲート長方向またはゲート幅方向に所定の形状が点在して開口されたマスクを形成し、不純物を導入することで前記第２の不純物拡散領域を形成するようにすることができる。
前記チャネル領域に開口されたマスクを形成し、不純物を導入することで前記第１の不純物拡散領域を形成し、前記チャネル領域の中央部分に所定の形状が開口されたマスクを形成し、不純物を導入することで前記第２の不純物拡散領域を形成するようにすることができる。
前記チャネル領域に開口されたマスクを形成し、不純物を斜め方向から導入することで前記第１の不純物拡散領域と前記第２の不純物拡散領域を形成するようにすることができる。
前記第２の不純物拡散領域の不純物の濃度が、前記第１の不純物拡散領域の不純物の濃度を基準としたとき、前記第１の不純物拡散領域の不純物の濃度の１．２５倍以上となるように、前記不純物を導入するようにすることができる。
前記第２の不純物拡散領域の不純物の濃度が、前記第１の不純物拡散領域の不純物の濃度を基準としたとき、前記第１の不純物拡散領域の不純物の濃度の２．８倍より小さくなるように、前記不純物を導入するようにすることができる。
本技術の一側面の第１の半導体装置においては、半導体基板の所定の領域内に設けられたドレイン領域とソース領域と、ドレイン領域とソース領域との間に設けられたチャネル領域と、チャネル領域上に形成されたゲート電極とが備えられている。チャネル領域は、第１の不純物拡散領域と、第１の不純物拡散領域と同導電型の不純物拡散領域であり、第１の不純物拡散領域とは不純物の濃度が異なり、第１の不純物拡散領域の略中央部分に形成された第２の不純物拡散領域とから構成されている。
本技術の一側面の第２の半導体装置においては、半導体基板の所定の領域内に設けられたドレイン領域とソース領域と、ドレイン領域とソース領域との間に設けられたチャネル領域と、チャネル領域上に形成されたゲート電極とが備えられている。チャネル領域は、不純物拡散領域であり、チャネル領域内の略中央部分で、不純物の濃度が最も高くなるように、不純物が導入されている。
本技術の一側面の製造方法においては、第１の半導体装置または第２の半導体装置が製造される。
本技術の一側面によれば、ノイズ特性の劣化を抑制することができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用した撮像装置の一実施の形態の構成を示す図である。 撮像装置を構成する画素の等価回路図である。 １画素のトランジスタの配置について説明するための図である。 増幅トランジスタの構成について説明するための図である。 本技術を適用した増幅トランジスタの構成を示す図である。 本技術を適用した増幅トランジスタの構成を示す図である。 不純物濃度分布と電流密度分布を表す図である。 不純物濃度分布と電流密度分布を表す図である。 第２の不純物拡散領域の形成例について説明するための図である。 不純物濃度分布を表す図である。 第２の不純物拡散領域の形成例について説明するための図である。 第２の不純物拡散領域の形成例について説明するための図である。 増幅トランジスタの製造工程について説明するための図である。 増幅トランジスタの製造工程について説明するための図である。 増幅トランジスタの製造工程について説明するための図である。 電子機器への適用例について説明するための図である。 撮像素子の使用例について説明するための図である。
以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は、以下の順序で行う。
１．撮像装置の構成
２．増幅トランジスタの構成
３．本技術を適用した増幅トランジスタの構成
４．第２の不純物領域の形成例
５．製造方法について
６．電子機器への適用例
７．使用例
＜撮像素子の構成＞
図１は、本技術を適用した撮像装置の一実施の形態の構成を示す図である。本実施の形態における撮像装置１は、シリコンからなる基板上に配列された複数の画素２から構成される画素領域３、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、制御回路８等を有して構成される。
画素２は、フォトダイオードからなる光電変換部と、複数の画素トランジスタとから構成され、基板上に、２次元アレイ状に規則的に複数配列される。画素２を構成する画素トランジスタは、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタで構成される４つのＭＯＳトランジスタであってもよく、また、選択トランジスタを除いた３つのトランジスタであってもよい。本実施の形態では、選択トランジスタを含む４つの画素トランジスタを有する例とする。
画素領域３は、２次元アレイ状に規則的に複数配列された画素２から構成される。画素領域３は、実際に光を受光し光電変換によって生成された信号電荷を増幅してカラム信号処理回路５に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域（図示せず）とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に形成されるものである。
制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号などを生成する。そして、制御回路８で生成されたクロック信号や制御信号などは、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力される。
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素領域３の各画素２を行単位で順次垂直方向に選択走査する。そして、各画素２のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線を通してカラム信号処理回路５に供給する。
カラム信号処理回路５は、例えば、画素２の列毎に配置されており、１行分の画素２から出力される信号を画素列毎に黒基準画素領域（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０との間に設けられている。
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して、順次に供給される信号に対し信号処理を行い出力する。
図２は、撮像装置１を構成する画素の等価回路図である。単位画素２は、光電変換素子であるフォトダイオードＰＤ、転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、及び選択トランジスタＴｒ４で構成されている。これら画素トランジスタＴｒ１乃至Ｔｒ４は、例えば、ｎチャネルＭＯＳトランジスタで構成される。また、後述するが、増幅トランジスタＴｒ３は埋め込みチャネル型のＭＯＳトランジスタとされている。
転送トランジスタＴｒ１は、そのソースがフォトダイオードＰＤのカソード側に接続され、ドレインがフローティングディフュージョン部ＦＤに接続されている。また、転送トランジスタＴｒ１のソース・ドレイン間のゲート電極２０には転送パルスφＴＲＧを供給する転送配線が接続されている。フォトダイオードＰＤで光電変換され、ここに蓄積された信号電荷（電子）は、転送トランジスタＴｒ１のゲート電極２０に転送パルスφＴＲＧが印加されることによって、フローティングディフュージョン部ＦＤに転送される。
リセットトランジスタＴｒ２は、そのドレインが電源電圧ＶＤＤに接続され、ソースがフローティングディフュージョン部ＦＤに接続されている。また、リセットトランジスタＴｒ２のソース・ドレイン間のゲート電極２１にはリセットパルスφＲＳＴを供給するリセット配線が接続されている。受光部ＰＤからフローティングディフュージョン部ＦＤへの信号電荷の転送に先立って、リセットトランジスタＴｒ２のゲート電極２１にリセットパルスφＲＳＴを印加する。これにより、フローティングディフュージョン部ＦＤの電位が電源電圧ＶＤＤによりＶＤＤレベルにリセットされる。
増幅トランジスタＴｒ３は、そのドレインが電源電圧ＶＤＤに接続され、そのソースが選択トランジスタＴｒ４のドレインに接続されている。そして、増幅トランジスタＴｒ３のソース・ドレイン間のゲート電極２３には、フローティングディフュージョン部ＦＤに接続されている。この増幅トランジスタＴｒ３は、電源電圧ＶＤＤを負荷とするフォースフォロア回路を構成しており、フローティングディフュージョン部ＦＤの電位変化に応じた画素信号が出力される。
選択トランジスタＴｒ４は、そのドレインが増幅トランジスタＴｒ３のソースに接続され、そのソースが垂直信号線９に接続されている。また、選択トランジスタＴｒ４のソース・ドレイン間のゲート電極２３には、選択パルスφＳＥＬを供給する選択配線が接続されている。画素毎に選択パルスφＳＥＬがゲート電極２３に供給されることにより増幅トランジスタＴｒ３で増幅された画素信号が垂直信号線９に出力される。
以上の構成を有する撮像装置１では、転送パルスφＴＲＧをゲート電極２０に供給することによって受光部ＰＤに蓄積された信号電荷が、転送トランジスタＴｒ１によりフローティングディフュージョン部ＦＤに読み出される。信号電荷が読み出されることによりフローティングディフュージョン部ＦＤの電位が変位し、その電位変化がゲート電極２２に伝達される。そして、ゲート電極２２に供給された電位が増幅トランジスタＴｒ３により増幅され、画素信号として選択トランジスタＴｒ４により選択的に垂直信号線９に出力される。
また、ゲート電極２２にリセットパルスφＲＳＴを供給することによって、フローティングディフュージョン部ＦＤに読み出された信号電荷はリセットトランジスタＴｒ２により電源電圧ＶＤＤ付近の電位と同電位になるようにリセットされる。そして、垂直信号線９に出力された画素信号は、その後、図１に示したカラム信号処理回路５、水平信号線１０、出力回路７を介して出力される。
図３は、単位画素の平面レイアウト図である。図３では、転送トランジスタＴｒ１の図示を省略している。図３に示すように、各画素２は、単位画素領域の中央部にフォトダイオードＰＤが形成されており、そのフォトダイオードＰＤが形成された領域の一方の側に、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、選択トランジスタＴｒ４が水平方向に連続して配置されている。
そして、各画素トランジスタＴｒ２乃至Ｔｒ４のソース・ドレイン領域２５、及びゲート電極２１乃至２３下の領域を含む半導体基板に形成されたアクティブ領域（活性領域）は、ＳＴＩ（Shallow Trench Isolation）からなる素子分離領域２４により電気的に分離されている。また、各画素トランジスタＴｒ１乃至Ｔｒ４は、埋め込みチャネル型ＭＯＳトランジスタで構成することができる。
＜増幅トランジスタの構成＞
次に、画素２を構成する増幅トランジスタＴｒ３の構成について説明する。図４Ａに、図３のＡ−Ａ線上に沿う断面構成を示し、図４Ｂに、図３のＢ−Ｂ線上に沿う断面構成を示す。
なお、本技術を適用した増幅トランジスタＴｒ３は、図５，図６を参照して後述するように、チャネル領域に不純物の濃度が異なる領域を有している。そのようなチャネル領域に不純物の濃度が異なる領域を有している増幅トランジスタＴｒ３と、チャネル領域に不純物の濃度が異なる領域を有していない増幅トランジスタＴｒ３との差異を明確にするために、まず、図４を参照し、チャネル領域に不純物の濃度が異なる領域を有していない増幅トランジスタＴｒ３について説明する。
図４Ａ及び図４Ｂに示すように、第１導電型、例えばｎ型の半導体基板１２の表面側に、素子形成領域となる第２導電型、例えばｐ型のウェル領域１３が形成されている。そして、素子形成領域となるウェル領域１３に、増幅トランジスタＴｒ３を含む画素トランジスタ（図示せず）やフォトダイオードＰＤが形成されている。
増幅トランジスタＴｒ３は、表面側に形成されたソース領域２５ａ、及びドレイン領域２５ｂと、ソース領域２５ａとドレイン領域２５ｂとの間の半導体基板１２上部に形成されたゲート電極２２とを備える。ソース領域２５ａ、ドレイン領域２５ｂは、半導体基板１２の表面側に形成されたウェル領域１３内に形成され、ｎ型の不純物領域で構成されている。
ゲート電極２２は、半導体基板１２上部に、例えばシリコン酸化膜からなるゲート絶縁膜２６を介して形成されており、例えば、ポリシリコンにより形成されている。そして、ゲート電極２２下の半導体基板１２表面側には、ｐ型の不純物領域からなるチャネル領域１４が形成されている。
図４Ｂに示すように、チャネル領域１４を含むアクティブ領域は、半導体基板１２に形成されたトレンチ部２７と、そのトレンチ部２７に埋め込まれた埋め込み膜２８とで構成された、いわゆるＳＴＩからなる素子分離領域２４によって電気的に分離されている。トレンチ部２７は、半導体基板１２の表面から所望の深さに形成されている。また、埋め込み膜２８は、例えばシリコン酸化膜からなる絶縁材料で構成される。
ここで、増幅トランジスタＴｒ３のゲート幅Ｗは、図４Ｂに示すように、一方の素子分離領域２４から他方の素子分離領域２４までの距離とされる。また、ゲート長Ｌは、図４Ａに示すように、ゲート電極２２下のソース領域２５ａ側端部からドレイン領域２５ｂ側端部までの距離とされる。
このような構成を有する一般的な表面チャネル型のＭＯＳトランジスタＴｒでは、ゲート電極２２に所望の電圧を供給した場合、ゲート絶縁膜２６と半導体基板１２との界面近傍のポテンシャルが変化され、電子が流れるようになる。すなわち、表面チャネル型のＭＯＳトランジスタでは、チャネル領域１４内の電荷は、ゲート絶縁膜２６と半導体基板１２との界面に集中する。
しかしながら、ゲート絶縁膜２６と半導体基板１２との界面近傍には、キャリアトラップが多く形成されているため、半導体基板１２の表面を電荷が流れる場合には、移動度やノイズ特性が劣化してしまう可能性があった。
＜本技術を適用した増幅トランジスタの構成＞
図５、図６に示す本技術を適用した増幅トランジスタＴｒ３においては、チャネル領域１４（図５、図６では、チャネル領域３０）に不純物の濃度が異なる領域を設けることで、ゲート電極の大きさを変えることなく、実効的なゲート幅Ｗを拡大させることができ、且つ、素子分離領域側の界面準位の影響を回避し、ノイズの低減が図られる。
そのような効果を得られる本技術を適用した増幅トランジスタＴｒ３について説明を加える。図５、図６は、本技術を適用した増幅トランジスタＴｒ３の構成を示す図である。図５は、図３と同じく、単位画素の平面レイアウト図であるが、増幅トランジスタＴｒ３の部分を示し、ゲート酸化膜２６下の層を図示した図である。
図６Ａは、図４Ａと同じく、図３のＡ−Ａ線上に沿う断面構成を示し、図６Ｂは、図４Ｂと同じく、図３のＢ−Ｂ線上に沿う断面構成を示す。換言すれば、図６Ａは、図５のＡ−Ａ線上に沿う断面構成を示し、図６Ｂは、図５のＢ−Ｂ線上に沿う断面構成を示す。また図５は、図６ＢのＣ−Ｃ線上に沿う断面構成を示す。
図５、図６に示した増幅トランジスタＴｒ３において、図３、図４に示した増幅トランジスタＴｒ３と同一の構成を有する部分に関しては、同一の符号を付し、適宜説明を省略する。
図５を参照するに、チャネル領域３０は、第１の不純物拡散領域３０ａと第２の不純物拡散領域３０ｂから構成されている。第２の不純物拡散領域３０ｂは、チャネル領域３０内の中央部分に帯状に形成されている。
図５のＡ−Ａ線上に沿った断面構成（増幅トランジスタＴｒ３のゲート長Ｌ方向における断面構成）、換言すれば、チャネル領域３０の第１の不純物拡散領域３０ａの位置で切断した場合、図６Ａに示すように、チャネル領域３０は、第１の不純物拡散領域３０ａで形成されている。図示はしていないが、チャネル領域３０の第２の不純物拡散領域３０ｂの位置で切断した場合、図６Ａの第１の不純物拡散領域３０ａとして示した部分は、第２の不純物拡散領域３０ｂとなる。
図５のＢ−Ｂ線上に沿った断面構成（増幅トランジスタＴｒ３のゲート幅Ｗ方向における断面構成）は、図６Ｂに示すように、チャネル領域３０の中央部分に第２の不純物拡散領域３０ｂが形成され、その両端に（第２の不純物拡散領域３０ｂを取り囲むように）に第１の不純物拡散領域３０ａが形成されている。また図６Ｂに示すように、素子分離領域２４の付近には、素子分離領域２４側から発生する暗電流を抑制するためのｐ型不純物から成る不純物拡散領域３１が形成されている。
この暗電流を抑制するためのｐ型不純物から成る不純物拡散領域３１は、素子分離領域２４にボロンがイオン注入されることで形成することができる。このような製造工程において、イオン注入されたボロンは、その後の熱工程などにより、増幅トランジスタＴｒ３のチャネル領域１４まで回り込んできてしまう可能性があった。そのため、チャネル領域１４の端部のボロン濃度は、チャネル領域１４の中央部より濃くなってしまい、実効的なゲート幅Ｗを狭めてしまう可能性があった。これにより、ノイズ特性が劣化する可能性があった。
しかしながら、本技術を適用した増幅トランジスタＴｒ３においては、チャネル領域３０を、第１の不純物拡散領域３０ａと第２の不純物拡散領域３０ｂから構成されるようにし、後述するように、この２領域に濃度差を設けることで、不純物が高濃度な領域を分散させ、電流密度を向上させることができ、実質的なゲート幅Ｗを広げ、ノイズ特性が劣化するようなことを抑制することができる。そのような増幅トランジスタＴｒ３の構成についてさらに説明を続ける。
本技術を適用した増幅トランジスタＴｒ３は、図６Ａに示すように、表面側に形成されたn型不純物から成るソース領域２５ａ及びドレイン領域２５ｂと、ソース領域２５ａとドレイン領域２５ｂとの間に設けられたチャネル領域３０と、ソース領域２５ａとドレイン領域２５ｂとの間の半導体基板上部にゲート酸化膜２６を介して形成されたゲート電極２２が備えられる。
また図５、図６Ｂに示すように、ゲート電極２２下のチャネル領域３０は、ゲート電極２２直下に形成されるp型不純物から成る第１の不純物拡散領域３０ａと、第１の不純物拡散領域３０ａの中央部にトランジスタのゲート長Ｌ方向に延びた帯状のp型不純物から成る第２の不純物拡散領域３０ｂとで構成される。
第２の不純物拡散領域３０ｂは、後述するようにトランジスタのゲート長Ｗ方向に帯状に開口されたレジストマスクを介して、イオン注入により形成することができる。また第１の不純物拡散領域３０ａと第２の不純物拡散領域３０ｂに含まれる不純物としては、例えば、ボロン、リン、ヒ素、アンチモン、インジウム、ゲルマニウムなどを用いることができる。
図５、図６に示したように増幅トランジスタＴｒ３を構成したときのチャネル領域３０内における不純物濃度分布と電流密度分布を図７に示す。図７Ａに示したグラフは、図５のＢ−Ｂ線上に沿う断面方向（図６Ｂに示した断面）における不純物濃度を表すグラフである。図７Ｂは、図５のＢ−Ｂ線上に沿う断面方向（図６Ｂに示した断面）における電流密度分布を表すグラフである。
図７に示したグラフ１乃至６は、それぞれ濃度差１倍から２．８倍までのグラフを示す。ここで濃度差とは、第１の不純物拡散領域３０ａの不純物の濃度と、第２の不純物拡散領域３０ｂの不純物の濃度の差（比率）である。換言すれば、濃度差は、第１の不純物拡散領域３０ａの不純物の濃度を基準としたときの、第２の不純物拡散領域３０ｂの不純物の濃度の濃さを表す。
図７Ａに示すように、チャネル領域３０内の中央部分の領域の不純物の濃度は、他の領域の不純物の濃度よりも高くなっている。チャネル領域３０内の中央部分の領域は、第２の不純物拡散領域３０ｂに該当し、チャネル領域３０内の他の領域は、第１の不純物拡散領域３０ａに該当する。
増幅トランジスタＴｒ３のチャネル領域３０を形成する第２の不純物拡散領域３０ｂの不純物の濃度は、第１の不純物拡散領域３０ａの不純物の濃度より高く構成されている。
第１の不純物拡散領域３０ａの濃度を基準とし、第２の不純物拡散領域３０ｂの濃度を表したのが図７における濃度差である。すなわち、濃度差は、第２の不純物拡散領域３０ｂの濃度を第１の不純物拡散領域３０ａの濃度で除算した値である。
第２の不純物拡散領域３０ｂの濃度／第１の不純物拡散領域３０ａの濃度
図７に示したグラフにおいて、グラフ１は、濃度差が１倍のグラフであり、グラフ２は、濃度差が１．２５倍のグラフであり、グラフ３は、濃度差が１．３０倍のグラフであり、グラフ４は、濃度差が１．６３倍のグラフであり、グラフ５は、濃度差が２．２倍のグラフであり、グラフ６は、濃度差が２．８倍のグラフである。
なお、濃度差が１倍のグラフ１は、比較のために示した従来の増幅トランジスタＴｒ３、例えば、図４に示した増幅トランジスタＴｒ３における不純物濃度と電流密度分布である。
図７Ａに示したグラフ２乃至６を参照するに、チャネル領域３０の中央部分に配置された第２の不純物拡散領域３０ｂの領域で不純物の濃度が最も高く、そのピーク値から、徐々に濃度は小さくなる。理想的（理論的）には、図８Ａに示すように、不純物濃度分布は、第２の不純物拡散領域３０ｂでピーク値（濃度ｂ）を維持し、第１の不純物拡散領域３０ａでは、所定の濃度（濃度ａ）を均一に有する領域となる。
図８Ａに示すように、第１の不純物拡散領域３０ａと、第２の不純物拡散領域３０ｂは、それぞれ所定の濃度（濃度ａ、濃度ｂ）で均一に形成されている領域であっても良い。また、図７Ａに示したように、第２の不純物拡散領域３０ｂ内で最も濃い濃度を有し、そのピーク値から、徐々に濃度が低下し、第１の不純物拡散領域３０ａでは、ほぼ均一の濃度とされているようにしても良い。
なお、濃度差は、上記したように、第２の不純物拡散領域３０ｂの濃度を第１の不純物拡散領域３０ａの濃度で除算した値であるが、図８Ａに示したようなグラフが得られるように、第１の不純物拡散領域３０ａと第２の不純物拡散領域３０ｂが形成された場合、濃度ｂを濃度ａで除算した値とすることができる。
図７Ａに示したようなグラフが得られる、第１の不純物拡散領域３０ａと第２の不純物拡散領域３０ｂが形成された場合、第１の不純物拡散領域３０ａの濃度は均一ではないため、濃度差を求めるときの第１の不純物拡散領域３０ａの濃度としては、最も低い濃度の値とする。すなわち、第１の不純物拡散領域３０ａ内の最も低い濃度の値と、第２の不純物拡散領域３０ｂ内の最も高い濃度の値が、濃度差を算出するときの値として用いられる。
図７Ａ中、縦方向の矢印は、濃度差が１．２５倍、２．２倍、および２．８倍であることを示す。この矢印の下側は、第１の不純物拡散領域３０ａ内の最も低い濃度を指し、矢印の上側は、第２の不純物拡散領域３０ｂ内の最も高い濃度を指している。
このように、不純物の濃度が異なる第１の不純物拡散領域３０ａと第２の不純物拡散領域３０ｂを形成したチャネル領域３０の電流密度分布は、図７Ｂに示すようになる。図７Ｂは、図７Ａに示したような不純物濃度分布が得られるときに得られる電流密度分布である。参考のために、図８Ａに示したような不純物濃度分布が得られるときに得られる電流密度分布の一例を図８Ｂに示す。
図８Ｂに示したように、第１の不純物拡散領域３０ａの不純物の濃度と第２の不純物拡散領域３０ｂの不純物の濃度が、それぞれ所定の濃度でほぼ均一である場合、電流密度分布は、第２の不純物拡散領域３０ｂの領域で高い電流密度が維持され、第１の不純物拡散領域３０ａの領域内で、素子分離領域２４に近づくにつれて徐々に低下する電流密度となる。
電流密度がピークとなる部分が、チャネル領域３０のゲート幅Ｗ方向で広がることで、換言すれば、チャネル領域３０の中央部分の電流密度が分散されることで、ノイズを低減させることが可能となる。図７Ｂを参照するに、グラフ１（従来の増幅トランジスタＴｒ３）は、中央部分でピーク値を有するが、素子分離領域２４に近づくにつれて徐々に値が小さくなり、チャネル領域３０の中央部分の電流密度は分散されていないことがわかる。
これに対して、グラフ２乃至６は、ピーク値が、中央部分からずれた位置にあり、２つの領域でピーク値を有することがわかる。すなわち、グラフ２乃至６に示されるように、チャネル領域３０の中央部分の電流密度は、第１の不純物拡散領域３０ａと第２の不純物拡散領域３０ｂを設けることで、分散されることがわかる。よって、第１の不純物拡散領域３０ａと第２の不純物拡散領域３０ｂを設けることで、ノイズを低減させることが可能な構成とすることができる。
図７Ｂを参照するに、濃度差により電流密度のピーク値や、そのピーク値となるチャネル領域３０内の位置が異なることが読み取れる。例えば、濃度差が１．２５倍のグラフ２と濃度差が２．８倍のグラフ６を比較するに、濃度差が２．８倍の方が、濃度差が１．２５倍のときよりも電流密度のピーク値が高い。しかしながら、濃度差が２．８倍の方は、濃度差が１．２５倍のときよりも素子分離領域２４付近の電流密度も高くなることがわかる。
チャネル領域３０の素子分離領域２４側は、素子分離領域２４を形成する際のドライエッチングなどの影響により、界面準位が悪化する傾向にあり、チャネル領域３０の素子分離領域２４側の電流密度が高くなると、界面準位に起因してノイズ特性が劣化してしまう可能性がある。よって、ノイズを低減させるには、チャネル領域３０の素子分離領域２４付近の電流密度は高くない方が良い。
このようなことから、電流密度分布が中央部分で分散し、ピーク値は高く、チャネル領域３０の素子分離領域２４付近の電流密度が高くならない濃度差に設定されるのが良い。例えば、図７Ｂには濃度差が２．８倍までしか図示していないが、濃度差をさらに上げると、チャネル領域３０の素子分離領域２４付近の電流密度はより高くなることは推定できる。よって、濃度差は高くすれば良いというものではなく、この場合、２．８倍以下にすることが好ましいと考えられる。
図７に示したような不純物濃度分布や、電流密度分布が得られるときには、第１の不純物拡散領域３０ａと第２の不純物拡散領域３０ｂの濃度差は、１．２５倍以上（より大きい）であり、２．８倍以下（より小さい）であることを１つの基準とし、第１の不純物拡散領域３０ａと第２の不純物拡散領域３０ｂを形成することができる。
また後述するように、第２の不純物拡散領域３０ｂの不純物の濃度を、第１の不純物拡散領域３０ａの不純物濃度よりも高密度に形成するのは、増幅トランジスタＴｒ３のゲート長Ｌ方向に帯状に開口されたレジストマスクを介してイオン注入することにより行うことができる。また、イオン注入時のドーズ量の設定により第１の不純物拡散領域３０ａの不純物の濃度と第２の不純物拡散領域３０ｂの不純物の濃度との濃度差を調整することができる。
＜第２の不純物領域の形成例＞
第２の不純物拡散領域３０ｂの形状について説明する。上記した第２の不純物拡散領域３０ｂは、図５に示した第２の不純物拡散領域３０ｂのように、チャネル領域３０内（第１の不純物拡散領域３０ａ内）の中央部分に、トランジスタのゲート長Ｌ方向に延びた帯状の形状として形成されている場合を例に挙げて説明した。
図９に、第２の不純物拡散領域３０ｂの他の形状を示す。図９に示した第２の不純物拡散領域３０ｂは、チャネル領域３０内（第１の不純物拡散領域３０ａ内）の中央部分のトランジスタのゲート長Ｌ方向に、所定の形状、所定の大きさで、複数点在して形成されている。図９に示した構成例では、四角形状（正方形）の第２の不純物拡散領域３０ｂ−１、第２の不純物拡散領域３０ｂ−２、および第２の不純物拡散領域３０ｂ−３が、チャネル領域３０内（第１の不純物拡散領域３０ａ内）の中央部分配置されている。
このように、チャネル領域３０内（第１の不純物拡散領域３０ａ内）の中央部分に点在して第２の不純物拡散領域３０ｂが形成されても良い。また図９では、第２の不純物拡散領域３０ｂを四角形状としたが、ひし形、多角形、円形状など、四角以外の他の形状であっても良い。この第２の不純物拡散領域３０ｂの形状は、製造時のマスクの形状により設定することができる。
図９に示したように、第２の不純物拡散領域３０ｂが形成された場合、チャネル領域３０内における不純物の濃度の分布は、図１０に示すようになる。図１０に示したグラフは、図９のＤ−Ｄ線上に沿う断面方向における不純物濃度を表すグラフである。図１０に示した第２の不純物拡散領域３０ｂを、３つの四角形状で分散して形成した場合、それぞれの第２の不純物拡散領域３０ｂの領域で不純物の濃度が濃くなる濃度分布が得られる。
このように、不純物が高濃度の部分を分散することで、その高濃度の部分（その部分の周辺）の電流密度を向上させることができ、チャネル領域３０の中央部分の電流密度を分散させることができる。よって、図９に示したように第２の不純物拡散領域３０ｂを形成した場合においても、ノイズを低減させることが可能である。
図５に示したように、チャネル領域３０の中央部分に帯状に第２の不純物拡散領域３０ｂを設けても良いし、図９に示したように、チャネル領域３０の中央部分に所定の形状で点在して第２の不純物拡散領域３０ｂを設けても良い。さらに、図１１に示すように、チャネル領域３０の中央部分に所定の形状で、かつ１点で第２の不純物拡散領域３０ｂを設けても良い。
図１１に示した第２の不純物拡散領域３０ｂは、チャネル領域３０の中央部分に、所定の形状、図１１では正方形で形成されている。このように、チャネル領域３０の中央部分にだけ不純物の濃度が高い第２の不純物拡散領域３０ｂを設けるようにしても良い。
撮像装置１（図１）を小型化すると、１画素の構成も小型化する必要がある。画素を小型化した場合、増幅トランジスタＴｒ３のゲート幅Ｗやゲート長Ｌが小さくなり、チャネル領域３０が小さくなる可能性がある。チャネル領域３０が小さい場合などに、図１１に示したような、中央部分にだけ第２の不純物拡散領域３０ｂが設けられている構成とし、チャネル領域３０が比較的大きい場合などに、図５や図９に示したような形状で第２の不純物拡散領域３０ｂが設けられている構成としても良い。
図１１に示したように、第２の不純物拡散領域３０ｂをチャネル領域３０の中央部分にのみ設けた場合であっても、不純物が高濃度の部分（またはその部分の近辺）の電流密度を向上させることができ、チャネル領域３０の中央部分の電流密度を分散させることができる。よって、図１１に示したような第２の不純物拡散領域３０ｂを設けた場合においても、ノイズを低減させることが可能である。
図５、図９、図１１に示した第２の不純物拡散領域３０ｂは、ゲート長Ｌ方向に設けられている場合を例に挙げて説明したが、第２の不純物拡散領域３０ｂは、ゲート幅Ｗ方向に設けられているように構成することもできる。
図１２は、第２の不純物拡散領域３０ｂを、ゲート幅Ｗ方向に設けた場合の一例を示している。図１２に示した第２の不純物拡散領域３０ｂは、図９に示した第２の不純物拡散領域３０ｂと同じく、チャネル領域３０の中央部分に、所定の形状（四角形）で、所定の大きさで点在して形成されている場合であるが、形成されている方向が、ゲート幅Ｗ方向である点が異なる。
図１２では、図９に示した第２の不純物拡散領域３０ｂと同じく、チャネル領域３０の中央部分に、所定の形状（四角形）で、所定の大きさで点在して形成されている場合を例示したが、図５に示した第２の不純物拡散領域３０ｂと同じく、チャネル領域３０の中央部分に、帯状に形成されているようにしても良い。
また、図９と図１２にそれぞれ示した第２の不純物拡散領域３０ｂを組み合わせ、ゲート幅Ｗ方向とゲート長Ｌ方向に、それぞれ第２の不純物拡散領域３０ｂが形成されているようにしても良い。
第２の不純物拡散領域３０ｂを、ゲート幅Ｗ方向に形成した場合も、ゲート長Ｌ方向に形成した場合と同じく、不純物が高濃度の部分を分散させることができ、その高濃度の部分（またはその部分の近辺）の電流密度を向上させることができる。よって、チャネル領域３０の中央部分の電流密度を分散させることができる。このことにより、図１２に示したような第２の不純物拡散領域３０ｂを設けた場合においても、ノイズを低減させることが可能である。
＜製造方法について＞
上記したように、チャネル領域３０に不純物の濃度が異なる第１の不純物拡散領域３０ａと第２の不純物拡散領域３０ｂを有する増幅トランジスタＴｒ３の製造、特に、第１の不純物拡散領域３０ａと第２の不純物拡散領域３０ｂの形成方法について以下に説明する。
図１３、図１４は、増幅トランジスタＴｒ３の製造について説明するための図である。ここでは、図５、図６に示した第２の不純物拡散領域３０ｂが、チャネル領域３０の中央部分に帯状に形成される場合を例に挙げて説明する。
図１３Ａに示すように、半導体基板上に、基板表面から所望の深さに形成されたトレンチ部と、トレンチ部に埋め込まれた絶縁材料からなる素子分離領域２４が形成される。
例えば、ｎ型の半導体基板が準備され、その半導体基板上部にレジスト層が形成され、フォトリソグラフィー技術を用いて露光・現像することにより、素子分離領域２４を形成する領域が開口したレジストマスクがパターン形成される。そして、半導体基板がエッチングされることで、半導体基板の表面側から所望の深さまでエッチング除去されることにより、トレンチ部が形成される。
そのトレンチ部に、素子分離領域２４を形成するための絶縁材料が、例えばＣＶＤ（Chemical Vapor Deposition）法を用いて充填されることで、素子分離領域２４が半導体基板上に形成される。
図１３Ｂに示すように、フォトリソグラフィー技術を用いて露光・現像することによりレジストマスク１０１が形成され、そのレジストマスク１０１を介して、素子分離領域２４側から発生する暗電流を抑制するためのp型不純物から成る不純物拡散領域３１が形成される。
図１３Ｃに示すように、フォトリソグラフィー技術を用いて露光・現像することによりレジストマスク１０２が形成され、そのレジストマスク１０２を介して、増幅トランジスタＴｒ３のチャネル領域３０に、ｐ型不純物から成る第１の不純物拡散領域３０ａが形成される。
例えば、増幅トランジスタＴｒ３のチャネル領域３０を開口するレジストマスク１０２が形成され、そのレジストマスク１０２を介してｐ型の不純物がイオン注入されることで、第１の不純物拡散領域３０ａが形成される。
図１４Ｄに示すように、第１の不純物拡散領域３０ａの中央部分に増幅トランジスタＴｒ３のゲート長Ｌ方向に延びた帯状のレジストマスク１０３が形成され、そのレジストマスク１０３を介して、ｐ型不純物から成る第２の不純物拡散領域３０ｂが形成される。
例えば、第１の不純物拡散領域３０ａを形成するときと同じように、増幅トランジスタＴｒ３のチャネル領域３０の第２の不純物拡散領域３０ｂを開口するレジストマスク１０３が形成され、そのレジストマスク１０３を介してｐ型の不純物がイオン注入されることで、第２の不純物拡散領域３０ｂが形成される。
第２の不純物拡散領域３０ｂが形成されるとき、第２の不純物拡散領域の不純物の濃度が、第１の不純物拡散領域の不純物の濃度を基準としたとき、第１の不純物拡散領域の不純物の濃度よりも、例えば、１．２５倍以上であり、２．８倍より小さくなるように、不純物は導入される。
このように、第１の不純物拡散領域３０ａが形成された後、第２の不純物拡散領域３０ｂが形成されるため、不純物濃度をチャネル領域３０の中心部分で高く形成することができる。すなわち２度のイオン注入を行うことで、不純物の濃度が異なる２領域を形成することができる。またイオン注入時のドーズ量の設定により、第１の不純物拡散領域３０ａの不純物濃度と第２の不純物拡散領域３０ｂの不純物濃度との濃度差を調整することができる。
また第１の不純物拡散領域３０ａと第２の不純物拡散領域３０ｂを形成するときに、イオン注入される不純物としては、例えば、ボロン、リン、ヒ素、アンチモン、インジウム、ゲルマニウムなどを用いることが可能である。
またここでは、不純物拡散領域を形成するためにイオン注入されるとして説明をしたが、イオン注入以外の方法で、不純物が半導体基板に導入され、不純物拡散領域が形成されるようにしても良い。
このような工程により、図１０Ｅに示したように、第１の不純物拡散領域３０ａと第２の不純物拡散領域３０ｂを有する増幅トランジスタＴｒ３が製造される。
なお、図１３、図１４では説明を省略したが、所定の工程で、半導体基板の表面側にｐ型の不純物、例えばＢ（ボロン）をイオン注入することにより、ｐ型のウェル領域１３が形成される。ウェル領域１３は、フォトダイオードＰＤや画素トランジスタＴｒ１乃至Ｔｒ４（図２、図３）が形成される領域よりも深さ方向に形成される。
また、フォトダイオードＰＤを形成する工程も含まれる。例えば、図１４Ｄに示した工程の後、レジストマスク１０３が除去され、フォトダイオードＰＤを形成する領域を開口するレジストマスク（不図示）が形成される。
そして、そのレジストマスクを介してｎ型の不純物が所望の深さにイオン注入されることにより、フォトダイオードＰＤの電荷蓄積層１５となるｎ型半導体領域が形成される。その後、レジストマスクを介して半導体基板の最表面に、ｐ型の不純物を高濃度にイオン注入することにより、暗電流抑制領域１６となるｐ型半導体領域が形成される。このようにして、フォトダイオードＰＤが形成され工程も含まれる。
このような製造工程においては、上記したように、第１の不純物拡散領域３０ａが形成された後、第２の不純物拡散領域３０ｂが形成される。換言すれば、２度のイオン注入が行われることで、第１の不純物拡散領域３０ａと第２の不純物拡散領域３０ｂが形成される。
図１５に示すように、イオン注入を行うことで、１度のイオン注入で、第１の不純物拡散領域３０ａと第２の不純物拡散領域３０ｂが形成されるような工程としても良い。
図１５に示した工程は、図１３Ｃと図１４Ｄに示した工程の代わりの工程とすることができる。図１５に示した工程は、増幅トランジスタＴｒ３のチャネル領域３０を開口するレジストマスク１０２が形成され、そのレジストマスク１０２を介してｐ型の不純物が、斜め方向からイオン注入されることで、第１の不純物拡散領域３０ａと第２の不純物拡散領域３０ｂが形成される工程である。
イオンを斜め方向から注入することで、チャネル領域３０の端部側より、チャネル領域３０の中央部分により多くのイオンを注入することができる。よって、チャネル領域３０の中央部分に第２の不純物拡散領域３０ｂを形成し、チャネル領域３０の中央部分以外の領域に第１の不純物拡散領域３０ａを形成することができる。
このように、斜め方向からイオンを注入することで、第１の不純物拡散領域３０ａと第２の不純物拡散領域３０ｂを同タイミングで形成するようにしても良い。
以上のように、本実施の形態では、画素２を構成する増幅トランジスタＴｒ３を埋め込みチャネル型のＭＯＳトランジスタとし、チャネル領域３０を第１の不純物拡散領域３０ａと第２の不純物拡散領域３０ｂとで構成することで、ゲート電極２２の大きさを変えることなくチャネル領域１４を実質的に拡大することができ、ノイズの低減を図ることができる。
なお、上記した実施の形態においては、第１の不純物拡散領域３０ａと第２の不純物拡散領域３０ｂの２つの領域が設けられている場合を例に挙げて説明したが、２領域ではなく、３領域など、濃度の異なる複数の領域がチャネル領域３０内に設けられているようにしても良い。
本実施の形態では、増幅トランジスタＴｒ３として、ｐチャネル型のＭＯＳトランジスタを例に説明したが、ｎチャネル型のＭＯＳトランジスタを構成する例としてもよい。ｎチャネル型のＭＯＳトランジスタとする場合には、上述の説明において、第１導電型をｎ型、第２導電型をｐ型として構成すればよい。
また、本実施の形態では、埋め込みチャネル型のＭＯＳトランジスタを増幅トランジスタＴｒ３に採用する構成としたが、その他の画素トランジスタ、例えば、リセットトランジスタＴｒ２、選択トランジスタＴｒ４に採用する例としてもよい。また、画素を、選択トランジスタＴｒ４を含む４つの画素トランジスタで構成する例としたが、選択トランジスタＴｒ４を除く３つの画素トランジスタで構成することもできる。
選択トランジスタＴｒ４を含む４つの画素トランジスタで画素を構成する場合には、選択トランジスタＴｒ４がスイッチの役割を果たすため、増幅トランジスタＴｒ３は、ノーマリーオン（デプレッション）型ＦＥＴとしてもよく、ノーマリーオフ型としてもよい。また、本実施の形態では、転送トランジスタＴｒ１、リセットトランジスタＴｒ２、選択トランジスタＴｒ４についても埋め込みチャネル型のＭＯＳトランジスタで構成する例とした。しかしながら、増幅トランジスタＴｒ３のみを埋め込みチャネル型のＭＯＳトランジスタで構成し、それ以外の画素トランジスタについては、表面チャネル型の画素トランジスタで構成してもよい。
本開示は、可視光の入射光量の分布を検知して画像として撮像する撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する撮像装置にも適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
さらに、本開示は、画素部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す撮像装置に限られるものではない。画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の撮像装置に対しても適用可能である。
なお、撮像装置はワンチップとして形成された形態であってもよいし、画素部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
＜電子機器への適用例＞
本開示は、撮像装置への適用に限られるものではなく、埋め込みチャネル型ＭＯＳトランジスタを備える半導体装置や、その他、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやデジタルビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
図１３は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
図１４に示すように、撮像装置２０１は、光学系２０２、撮像素子２０３、信号処理回路２０４、モニタ２０５、およびメモリ２０６を備えて構成され、静止画像および動画像を撮像可能である。
光学系２０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子２０３に導き、撮像素子２０３の受光面（センサ部）に結像させる。
撮像素子２０３としては、上述した各実施の形態の撮像装置１が適用される。撮像素子２０３には、光学系２０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子２０３に蓄積された電子に応じた信号が信号処理回路２０４に供給される。
信号処理回路２０４は、撮像素子２０３から出力された画素信号に対して各種の信号処理を施す。信号処理回路２０４が信号処理を施すことにより得られた画像（画像データ）は、モニタ２０５に供給されて表示されたり、メモリ２０６に供給されて記憶（記録）されたりする。
このように構成されている撮像装置２０１では、上述した各実施の形態の撮像装置１を適用することでＡＤ変換処理を高速化することにより、例えば、より高フレームレートで画像を撮像することができる。
＜使用例＞
図１７は、上述の撮像装置１（イメージセンサ）を使用する使用例を示す図である。
上述したイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
なお、本技術は以下のような構成も取ることができる。
（１）
半導体基板の所定の領域内に設けられたドレイン領域とソース領域と、
前記ドレイン領域と前記ソース領域との間に設けられたチャネル領域と、
前記チャネル領域上に形成されたゲート電極と
を備え、
前記チャネル領域は、
第１の不純物拡散領域と、
前記第１の不純物拡散領域と同導電型の不純物拡散領域であり、前記第１の不純物拡散領域とは不純物の濃度が異なり、前記第１の不純物拡散領域の略中央部分に形成された第２の不純物拡散領域と
を備える半導体装置。
（２）
前記第２の不純物拡散領域の不純物の濃度は、前記第１の不純物拡散領域の不純物の濃度よりも高い
前記（１）に記載の半導体装置。
（３）
前記第２の不純物拡散領域の不純物の濃度は、前記第１の不純物拡散領域の不純物の濃度を基準としたとき、前記第１の不純物拡散領域の不純物の濃度の１．２５倍以上である
前記（１）または（２）に記載の半導体装置。
（４）
前記第２の不純物拡散領域の不純物の濃度は、前記第１の不純物拡散領域の不純物の濃度を基準としたとき、前記第１の不純物拡散領域の不純物の濃度の２．８倍より小さい
前記（１）乃至（３）のいずれかに記載の半導体装置。
（５）
前記第２の不純物拡散領域は、前記第１の不純物拡散領域の中央部分のゲート長方向に帯状で形成されている
前記（１）乃至（４）のいずれかに記載の半導体装置。
（６）
前記第２の不純物拡散領域は、前記第１の不純物拡散領域の中央部分のゲート長方向またはゲート幅方向に所定の形状で点在して形成されている
前記（１）乃至（４）のいずれかに記載の半導体装置。
（７）
前記第２の不純物拡散領域は、前記第１の不純物拡散領域の中央部分に所定の形状で形成されている
前記（１）乃至（４）のいずれかに記載の半導体装置。
（８）
半導体基板の所定の領域内に設けられたドレイン領域とソース領域と、
前記ドレイン領域と前記ソース領域との間に設けられたチャネル領域と、
前記チャネル領域上に形成されたゲート電極と
を備え、
前記チャネル領域は、不純物拡散領域であり、
前記チャネル領域内の略中央部分で、不純物の濃度が最も高くなるように、前記不純物が導入されている
半導体装置。
（９）
半導体基板の所定の領域内に設けられたドレイン領域とソース領域と、
前記ドレイン領域と前記ソース領域との間に設けられたチャネル領域と、
前記チャネル領域上に形成されたゲート電極と
を備え、
前記チャネル領域は、
第１の不純物拡散領域と、
前記第１の不純物拡散領域と同導電型の不純物拡散領域であり、前記第１の不純物拡散領域の略中央部分に形成された第２の不純物拡散領域と
を備える半導体装置を製造する
製造方法。
（１０）
前記チャネル領域に開口されたマスクを形成し、不純物を導入することで前記第１の不純物拡散領域を形成し、
前記チャネル領域のゲート長方向に帯状に開口されたマスクを形成し、不純物を導入することで前記第２の不純物拡散領域を形成する
前記（９）に記載の製造方法。
（１１）
前記チャネル領域に開口されたマスクを形成し、不純物を導入することで前記第１の不純物拡散領域を形成し、
前記チャネル領域のゲート長方向またはゲート幅方向に所定の形状が点在して開口されたマスクを形成し、不純物を導入することで前記第２の不純物拡散領域を形成する
前記（９）に記載の製造方法。
（１２）
前記チャネル領域に開口されたマスクを形成し、不純物を導入することで前記第１の不純物拡散領域を形成し、
前記チャネル領域の中央部分に所定の形状が開口されたマスクを形成し、不純物を導入することで前記第２の不純物拡散領域を形成する
前記（９）に記載の製造方法。
（１３）
前記チャネル領域に開口されたマスクを形成し、不純物を斜め方向から導入することで前記第１の不純物拡散領域と前記第２の不純物拡散領域を形成する
前記（９）に記載の製造方法。
（１４）
前記第２の不純物拡散領域の不純物の濃度が、前記第１の不純物拡散領域の不純物の濃度を基準としたとき、前記第１の不純物拡散領域の不純物の濃度の１．２５倍以上となるように、前記不純物を導入する
前記（９）乃至（１３）のいずれかに記載の製造方法。
（１５）
前記第２の不純物拡散領域の不純物の濃度が、前記第１の不純物拡散領域の不純物の濃度を基準としたとき、前記第１の不純物拡散領域の不純物の濃度の２．８倍より小さくなるように、前記不純物を導入する
前記（９）乃至（１４）のいずれかに記載の製造方法。
１ 撮像装置， ２ 画素， ３ 画素領域， ４ 垂直駆動回路， ５ カラム信号処理回路， ６ 水平駆動回路， ７ 出力回路， ８ 制御回路， ９ 垂直信号線， １０ 水平信号線， １２ 半導体基板， １３ ウェル領域， １５ 電荷蓄積層， １６ 暗電流抑制領域， ２０，２１，２２，２３ ゲート電極， ２４ 素子分離領域， ２５ ソース・ドレイン領域， ２５ａ ソース領域， ２５ｂ ドレイン領域， ２６ ゲート絶縁膜， ２７ トレンチ部， ２８ 埋め込み膜， ３０ チャネル領域， ３０ａ 第１の不純物拡散領域， ３０ｂ 第２の不純物拡散領域

Claims (15)

  1. 半導体基板の所定の領域内に設けられたドレイン領域とソース領域と、
    前記ドレイン領域と前記ソース領域との間に設けられたチャネル領域と、
    前記チャネル領域上に形成されたゲート電極と
    を備え、
    前記チャネル領域は、
    第１の不純物拡散領域と、
    前記第１の不純物拡散領域と同導電型の不純物拡散領域であり、前記第１の不純物拡散領域とは不純物の濃度が異なり、前記第１の不純物拡散領域の略中央部分に形成された第２の不純物拡散領域と
    を備える半導体装置。
  2. 前記第２の不純物拡散領域の不純物の濃度は、前記第１の不純物拡散領域の不純物の濃度よりも高い
    請求項１に記載の半導体装置。
  3. 前記第２の不純物拡散領域の不純物の濃度は、前記第１の不純物拡散領域の不純物の濃度を基準としたとき、前記第１の不純物拡散領域の不純物の濃度の１．２５倍以上である
    請求項１に記載の半導体装置。
  4. 前記第２の不純物拡散領域の不純物の濃度は、前記第１の不純物拡散領域の不純物の濃度を基準としたとき、前記第１の不純物拡散領域の不純物の濃度の２．８倍より小さい
    請求項１に記載の半導体装置。
  5. 前記第２の不純物拡散領域は、前記第１の不純物拡散領域の中央部分のゲート長方向に帯状で形成されている
    請求項１に記載の半導体装置。
  6. 前記第２の不純物拡散領域は、前記第１の不純物拡散領域の中央部分のゲート長方向またはゲート幅方向に所定の形状で点在して形成されている
    請求項１に記載の半導体装置。
  7. 前記第２の不純物拡散領域は、前記第１の不純物拡散領域の中央部分に所定の形状で形成されている
    請求項１に記載の半導体装置。
  8. 半導体基板の所定の領域内に設けられたドレイン領域とソース領域と、
    前記ドレイン領域と前記ソース領域との間に設けられたチャネル領域と、
    前記チャネル領域上に形成されたゲート電極と
    を備え、
    前記チャネル領域は、不純物拡散領域であり、
    前記チャネル領域内の略中央部分で、不純物の濃度が最も高くなるように、前記不純物が導入されている
    半導体装置。
  9. 半導体基板の所定の領域内に設けられたドレイン領域とソース領域と、
    前記ドレイン領域と前記ソース領域との間に設けられたチャネル領域と、
    前記チャネル領域上に形成されたゲート電極と
    を備え、
    前記チャネル領域は、
    第１の不純物拡散領域と、
    前記第１の不純物拡散領域と同導電型の不純物拡散領域であり、前記第１の不純物拡散領域の略中央部分に形成された第２の不純物拡散領域と
    を備える半導体装置を製造する
    製造方法。
  10. 前記チャネル領域に開口されたマスクを形成し、不純物を導入することで前記第１の不純物拡散領域を形成し、
    前記チャネル領域のゲート長方向に帯状に開口されたマスクを形成し、不純物を導入することで前記第２の不純物拡散領域を形成する
    請求項９に記載の製造方法。
  11. 前記チャネル領域に開口されたマスクを形成し、不純物を導入することで前記第１の不純物拡散領域を形成し、
    前記チャネル領域のゲート長方向またはゲート幅方向に所定の形状が点在して開口されたマスクを形成し、不純物を導入することで前記第２の不純物拡散領域を形成する
    請求項９に記載の製造方法。
  12. 前記チャネル領域に開口されたマスクを形成し、不純物を導入することで前記第１の不純物拡散領域を形成し、
    前記チャネル領域の中央部分に所定の形状が開口されたマスクを形成し、不純物を導入することで前記第２の不純物拡散領域を形成する
    請求項９に記載の製造方法。
  13. 前記チャネル領域に開口されたマスクを形成し、不純物を斜め方向から導入することで前記第１の不純物拡散領域と前記第２の不純物拡散領域を形成する
    請求項９に記載の製造方法。
  14. 前記第２の不純物拡散領域の不純物の濃度が、前記第１の不純物拡散領域の不純物の濃度を基準としたとき、前記第１の不純物拡散領域の不純物の濃度の１．２５倍以上となるように、前記不純物を導入する
    請求項９に記載の製造方法。
  15. 前記第２の不純物拡散領域の不純物の濃度が、前記第１の不純物拡散領域の不純物の濃度を基準としたとき、前記第１の不純物拡散領域の不純物の濃度の２．８倍より小さくなるように、前記不純物を導入する
    請求項９に記載の製造方法。
JP2015229613A 2015-11-25 2015-11-25 半導体装置、製造方法 Pending JP2017098424A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015229613A JP2017098424A (ja) 2015-11-25 2015-11-25 半導体装置、製造方法
PCT/JP2016/083465 WO2017090455A1 (ja) 2015-11-25 2016-11-11 半導体装置、製造方法
US15/773,707 US10446596B2 (en) 2015-11-25 2016-11-11 Semiconductor device and production method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015229613A JP2017098424A (ja) 2015-11-25 2015-11-25 半導体装置、製造方法

Publications (1)

Publication Number Publication Date
JP2017098424A true JP2017098424A (ja) 2017-06-01

Family

ID=58764252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015229613A Pending JP2017098424A (ja) 2015-11-25 2015-11-25 半導体装置、製造方法

Country Status (3)

Country Link
US (1) US10446596B2 (ja)
JP (1) JP2017098424A (ja)
WO (1) WO2017090455A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11804561B2 (en) * 2019-03-20 2023-10-31 Sony Semiconductor Solutions Corporation Light receiving element, method of manufacturing light receiving element, and imaging apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3470133B2 (ja) 1994-06-03 2003-11-25 セイコーインスツルメンツ株式会社 半導体装置の製造方法
US6498376B1 (en) 1994-06-03 2002-12-24 Seiko Instruments Inc Semiconductor device and manufacturing method thereof
FR2735904B1 (fr) 1995-06-21 1997-07-18 Commissariat Energie Atomique Procede de realisation d'un semi-conducteur avec une zone fortement dopee situee entre des zones faiblement dopees, pour la fabrication de transistors
JPH11274486A (ja) * 1998-03-25 1999-10-08 Toshiba Corp 半導体装置およびその製造方法
JP4100339B2 (ja) * 2003-12-16 2008-06-11 沖電気工業株式会社 半導体装置の製造方法。
JP4657681B2 (ja) * 2004-06-03 2011-03-23 シャープ株式会社 半導体記憶装置およびその製造方法並びに携帯電子機器
JP4845110B2 (ja) * 2006-08-17 2011-12-28 ルネサスエレクトロニクス株式会社 スプリットゲート型不揮発性メモリとその製造方法
JP2015118973A (ja) 2013-12-17 2015-06-25 シナプティクス・ディスプレイ・デバイス合同会社 半導体装置の製造方法及びその半導体装置

Also Published As

Publication number Publication date
US20180374883A1 (en) 2018-12-27
US10446596B2 (en) 2019-10-15
WO2017090455A1 (ja) 2017-06-01

Similar Documents

Publication Publication Date Title
EP3439040B1 (en) Solid-state image pickup element, sensor device, and electronic apparatus
US10154222B2 (en) Optical sensor, signal reading method therefor, solid-state imaging device, and signal reading method therefor
US10200641B2 (en) Optical sensor and solid-state imaging device, and signal reading methods therefor
US10805562B2 (en) Imaging device, manufacturing method, semiconductor device, and electronic device
JPWO2016136486A1 (ja) 固体撮像装置及び電子機器
JP7279768B2 (ja) 固体撮像素子、および電子装置
JP5326507B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP2008166607A (ja) 固体撮像装置とその製造方法、並びに半導体装置とその製造方法
JP2013045879A (ja) 半導体装置、半導体装置の製造方法、固体撮像装置、固体撮像装置の製造方法、電子機器
JP2016162917A (ja) 固体撮像素子および電子機器
JP2013045878A (ja) 固体撮像装置、固体撮像装置の製造方法、電子機器
CN108475690B (zh) 半导体装置、其制造方法、固态成像元件和电子设备
TWI536553B (zh) 固態影像感測裝置及固態影像感測裝置之製造方法
WO2021193084A1 (ja) 固体撮像装置、及び、固体撮像装置の製造方法
US10446596B2 (en) Semiconductor device and production method
JP7126826B2 (ja) 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
EP2519973B1 (en) Image sensor with doped transfer gate
JP2019169501A (ja) 撮像素子及び電子機器
TW201225272A (en) Method for forming photodetector isolation in imagers
WO2023157620A1 (ja) 固体撮像装置および電子機器
JP2001308310A (ja) 光電変換素子
JP2005136279A (ja) 固体撮像装置の製造方法