JP2017059563A - 撮像素子 - Google Patents

Abstract

【課題】従来の撮像素子では、１つのマイクロレンズの下部に形成される複数のフォトダイオード間の電子クロストークに起因してオートフォーカス精度が劣化する問題があった。【解決手段】一実施の形態によれば、撮像素子は、少なくとも一部の画素が、１つのマイクロレンズ４５の下部において、半導体基板上に形成された第１の光電変換素子ＰＤ＿Ｌ及び第２の光電変換素子ＰＤ＿Ｒと、半導体基板の深さ方向において第１の光電変換素子ＰＤ＿Ｌの下部領域の少なくとも一部と第２の光電変換素子ＰＤ＿Ｒの下部領域の少なくとも一部との間において電荷の往来を阻害するポテンシャルバリア３４と、を有する。【選択図】図５

Description

本発明は撮像素子に関し、例えば、位相差オートフォーカス機能を有する撮像素子に関する。

カメラ等の撮像装置では、ＣＣＤ或いはＣＭＯＳセンサを撮像素子として利用し、撮像素子により得られた画像を撮影データとして出力する。この撮像装置では、撮影する像の先鋭度を自動的に高めるオートフォーカス機能を搭載していることが多い。このオートフォーカス機能を実現するための方式の一つとして位相差方式がある。

位相差方式では、二次元的に配置したマイクロレンズ毎に、一対或いは二対の受光部を設け、マイクロレンズによって受光部を撮像光学系の瞳に投影することで瞳を分割する。そして、位相差方式では、撮像光学系の瞳の異なる部分を通過した２光束を用いて物体像をそれぞれ形成し、２つの物体像間の位置的位相差を撮像素子の出力に基づいて検出し、これを撮像光学系のデフォーカス量に換算する。このような、位相差方式のオートフォーカス機能を有する撮像装置の例が特許文献１に開示されている。

特許第３７７４５９７号明細書

しかしながら、特許文献１に記載の撮像装置のように第１の光電変換部（例えば、フォトダイオード）と第２のフォトダイオードとを有する撮像装置の場合、２つのフォトダイオード間で電子のクロストークが発生する。このフォトダイオード間の電子のクロストークが発生するとオートフォーカスの精度が低下する問題が生じる。その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

一実施の形態によれば、撮像素子は、少なくとも一部の画素が、１つのマイクロレンズの下部において、半導体基板上に形成された第１の光電変換素子及び第２の光電変換素子と、半導体基板の深さ方向において第１の光電変換素子の下部領域の少なくとも一部と第２の光電変換素子の下部領域の少なくとも一部との間において電荷の往来を阻害するポテンシャルバリアと、を有する。

一実施の形態によれば、高い精度でフォーカスを制御するオートフォーカス機能を実現可能な撮像素子を提供できる。

実施の形態１にかかる撮像素子を含むカメラシステムのブロック図である。 実施の形態１にかかる撮像素子のフロアレイアウトの概略図である。 実施の形態１にかかる撮像素子の画素ユニットの回路図である。 実施の形態１にかかる撮像素子の画素ユニットのレイアウトの概略図である。 実施の形態１にかかる撮像素子の光電変換素子領域の断面図である。 実施の形態１にかかる撮像素子の光電変換素子領域の製造方法を説明する図である。 製造工程における不純物注入パラメータを説明するグラフである。 実施の形態１にかかる撮像素子における位相差オートフォーカスの原理を説明する図である。 実施の形態１にかかる撮像素子においてフォーカスずれが生じている場合の光電変換素子の出力を説明するグラフである。 実施の形態１にかかる撮像素子のオートフォーカス制御時の動作を示すタイミングチャートである。 実施の形態１にかかる撮像素子の光電変換素子領域内のポテンシャルを説明する図である。 比較例にかかる撮像素子の光電変換素子領域内のポテンシャルを説明する図である。 実施の形態１にかかる撮像素子の光電変換素子領域における入射光波長の違いによる電子の発生位置の違いを説明する図である。 比較例にかかる撮像素子の光電変換素子領域における入射光波長の違いによる電子の発生位置の違いを説明する図である。 実施の形態１にかかる撮像素子の光電変換素子領域の入出力特性を説明するグラフである。 比較例にかかる撮像素子の光電変換素子領域の入出力特性を説明するグラフである。 実施の形態２にかかる撮像素子の光電変換素子領域内のポテンシャルを説明する図である。 実施の形態３にかかる撮像素子の光電変換素子領域内のポテンシャルを説明する図である。 実施の形態３にかかる撮像素子の光電変換素子領域の入出力特性を説明するグラフである。

実施の形態１
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、又は、それらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（non-transitory computer readable medium）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（tangible storage medium）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Read Only Memory）ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Programmable ROM）、ＥＰＲＯＭ（Erasable PROM）、フラッシュＲＯＭ、ＲＡＭ（Random Access Memory））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（transitory computer readable medium）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。

図１に実施の形態１にかかるカメラシステム１のブロック図を示す。図１に示すように、カメラシステム１は、ズームレンズ１１、絞り機構１２、固定レンズ１３、フォーカスレンズ１４、センサ１５、ズームレンズアクチュエータ１６、フォーカスレンズアクチュエータ１７、信号処理回路１８、システム制御ＭＣＵ１９、モニタ、記憶装置を有する。ここで、モニタ及び記憶装置は、カメラシステム１で撮影した画像を確認及び記憶するものであり、これらをカメラシステム１とは切り離した別のシステム上に設けても良い。

ズームレンズ１１、絞り機構１２、固定レンズ１３及びフォーカスレンズ１４は、カメラシステム１のレンズ群を構成する。ズームレンズ１１は、ズームアクチュエータ１６により位置の変更が行われる。フォーカスレンズ１４は、フォーカスアクチュエータ１７により位置の変更が行われる。そして、カメラシステム１では、各種アクチュエータによりレンズを移動させることでズーム倍率、フォーカスを変更し、かつ、絞り機構１２を動作させることで入射光量を変更する。

ズームアクチュエータ１６は、システム制御ＭＣＵ１９が出力するズーム制御信号ＳＺＣに基づきズームレンズ１１を移動させる。フォーカスアクチュエータ１７は、フォーカスアクチュエータ１７は、システム制御ＭＣＵ１９が出力するフォーカス制御信号ＳＦＣに基づきフォーカスレンズ１４を移動させる。絞り機構１２は、システム制御ＭＣＵ１９が出力する絞り制御信号ＳＤＣにより絞り量を調節する。

センサ１５は、実施の形態１にかかる撮像素子に外とするものであり、例えば、フォトダイオード等の光電変換素子を有し、当該受光素子から得られた受光画素情報をデジタル値に変換して画像情報Ｄｏを出力する。また、センサ１５は、センサ１５が出力する画像情報Ｄｏを解析して画像情報Ｄｏの特徴を表す画像特徴情報ＤＣＩを出力する。この画像特徴情報ＤＣＩには、後述するオートフォーカス処理において取得される２つの画像が含まれる。さらに、センサ１５は、モジュール制御ＭＣＵ１８から与えられるセンサ制御信号ＳＳＣに基づき画像情報Ｄｏの画素毎のゲイン制御、画像情報Ｄｏの露光制御、及び、画像情報ＤｏのＨＤＲ（High Dynamic Range）制御を行う。センサ１５の詳細については後述する。

信号処理回路１８は、センサ１５から受信した画像情報Ｄｏに画像補正等の画像処理を施して画像データＤｉｍｇを出力する。信号処理回路１８は、受信した画像情報Ｄｏを解析して色空間情報ＤＣＤを出力する。色空間情報ＤＣＤには、例えば、画像情報Ｄｏの輝度情報、及び、色情報が含まれる。

システム制御ＭＣＵ１９は、センサ１５から出力される画像特徴情報ＤＣＩに基づきレンズ群のフォーカスを制御する。より具体的には、システム制御ＭＣＵ１９は、フォーカス制御信号ＳＦＣをフォーカスアクチュエータ１７に出力することでレンズ群のフォーカスを制御する。システム制御ＭＣＵ１９は、絞り制御信号ＳＤＣを絞り機構１２に出力して絞り機構１２の絞り量を調節する。さらに、システム制御ＭＣＵ１９は、外部から与えられるズーム指示に従ってズーム制御信号ＳＺＣを生成し、ズーム制御信号ＳＺＣをズームアクチュエータ１６に出力することでレンズ群のズーム倍率を制御する。

より具体的には、ズームアクチュエータ１６によりズームレンズ１１を移動することでフォーカスがずれる。そこで、システム制御ＭＣＵ１９は、センサ１５から得た画像特徴情報ＤＣＩに含まれる２つの画像に基づき２つの物体像間の位置的位相差を算出し、この位置的位相差に基づきレンズ群のデフォーカス量を算出する。システム制御ＭＣＵ１９は、このデフォーカス量に応じて自動的にフォーカスを合わせる。この処理がオートフォーカス制御である。

また、システム制御ＭＣＵ１９は、信号処理回路１８が出力する色空間情報ＤＣＤに含まれる輝度情報に基づきセンサ１５の露出設定を指示する露出制御値を算出して、信号処理回路１８から出力される色空間情報ＤＣＤに含まれる輝度情報が露出制御値に近づくようにセンサ１５の露光設定及びゲイン設定を制御する。このとき、システム制御ＭＣＵ１９は、露出を変更する際に絞り機構１２の制御値を算出しても良い。

また、システム制御ＭＣＵ１９は、ユーザーからの指示に基づき画像データＤｉｍｇの輝度或いは色を調整する色空間制御信号ＳＩＣを出力する。なお、システム制御ＭＣＵ１９は、信号処理回路１８から取得した色空間情報ＤＣＤとユーザーから与えられた情報との差分に基づき色空間制御信号ＳＩＣを生成する。

実施の形態１にかかるカメラシステム１では、オートフォーカス処理においてセンサ１５が画像情報Ｄｏを取得する際のセンサ１５の制御方法に特徴の１つを有する。そこで、以下では、センサ１５についてより詳細に説明する。

図２に実施の形態１にかかる撮像素子のフロアレイアウトの一部の概略図を示す。図２では、センサ１５のフロアレイアウトのうちロウコントローラ２０、カラムコントローラ２１、画素アレイ２２のフロアレイアウトのみを示した。

ロウコントローラ２０は、格子状に配置された画素ユニット２３の活性状態を行毎に制御する。カラムコントローラ２１は、格子状に配置された画素ユニット２３から読み出される画素信号を列毎に読み出す。カラムコントローラ２１には、画素信号を読み出すためのスイッチ回路及び出力バッファが含まれる。画素アレイ２２には、画素ユニット２３が格子状に配置される。図２に示す例では、各画素ユニット２３は、列方向に１個以上の光電変換素子（例えば、フォトダイオードＰＤ）からなるフォトダイオード群を含む。より具体的には、各画素ユニット２３は、２つのフォトダイオード（例えば、フォトダイオードＰＤ０、ＰＤ１、又は、フォトダイオードＰＤ２、ＰＤ３）により構成される。また、フォトダイオードには、それぞれカラーフィルタが設けられている。図２に示す例では、ベイヤー方式のカラーフィルタの配列を採用する。ベイヤー方式では、輝度信号に寄与する割合の大きい緑色（Ｇ）のカラーフィルタが市松状に配置され、残りの部分に赤色（Ｒ）及び青色（Ｂ）のカラーフィルタが市松状に配置される。別の観点では、カラーフィルタは、複数の画素のうち上下左右方向に隣り合う画素において互いに異なる色を透過するように配置されるとも言える。そして、画素アレイ２２は、上記の画素ユニットを単位として動作するため、以下で各画素ユニットの構成及び動作について説明する。

図３に実施の形態１にかかる撮像素子の画素ユニット２３の回路図を示す。図３に示す例では、フォトダイオードＰＤ０、ＰＤ１を有する画素ユニット２３と、フォトダイオードＰＤ２、ＰＤ３を有する画素ユニット２３と、を示した。なお、２つの画素ユニット２３は、出力配線が異なるのみであるため、ここではフォトダイオードＰＤ０、ＰＤ１を有する画素ユニット２３のみを説明する。

図３に示すように、画素ユニット２３は、第１の光電変換素子（例えば、フォトダイオードＰＤ０Ｌ）と、第２の光電変換素子（例えば、フォトダイオードＰＤ０Ｒ）と、により、緑色のカラーフィルタに対応する１つの受光素子を構成する。詳しくは、後述するが、フォトダイオードＰＤ０ＬとフォトダイオードＰＤ０Ｒは、共通に設けられるマイクロレンズを介して入射する光を受光する。また、フォトダイオードＰＤ０ＬとフォトダイオードＰＤ０Ｒは、隣り合う位置に設けられる。

また、画素ユニット２３では、第３の光電変換素子（例えば、フォトダイオードＰＤ１Ｌ）と、第４の光電変換素子（例えば、フォトダイオードＰＤ１Ｒ）と、により、赤色のカラーフィルタに対応する１つの受光素子を構成する。フォトダイオードＰＤ１ＬとフォトダイオードＰＤ１Ｒは、共通に設けられるマイクロレンズを介して入射する光を受光する。また、フォトダイオードＰＤ１ＬとフォトダイオードＰＤ１Ｒは、隣り合う位置に設けられる。

そして、画素ユニット２３では、フォトダイオードＰＤ０Ｌに対して第１の転送トランジスタ（例えば、転送トランジスタＴＸ０Ｌ）が設けられ、フォトダイオードＰＤ０Ｒに対して第２の転送トランジスタ（例えば、転送トランジスタＴＸ０Ｒ）が設けられる。転送トランジスタＴＸ０Ｌ及び転送トランジスタＴＸ０Ｒのゲートには、共通する第１の読み出しタイミング信号を与える第１の読み出しタイミング信号配線ＴＧ１が接続される。また、画素ユニット２３では、フォトダイオードＰＤ１Ｌに対して第３の転送トランジスタ（例えば、転送トランジスタＴＸ１Ｌ）が設けられ、フォトダイオードＰＤ１Ｒに対して第２の転送４トランジスタ（例えば、転送トランジスタＴＸ１Ｒ）が設けられる。転送トランジスタＴＸ１Ｌ及び転送トランジスタＴＸ１Ｒのゲートには、共通する第２の読み出しタイミング信号を与える第２の読み出しタイミング信号配線ＴＧ２が接続される。この第２の読み出しタイミング信号は、第１の読み出しタイミング信号とは異なるタイミングでイネーブル状態となる。

転送トランジスタＴＸ０Ｌ、ＴＸ１ＬのドレインはフローティングディフュージョンＦＤとなっている。そして、転送トランジスタＴＸ０Ｌ及び転送トランジスタＴＸ１Ｌのドレインは、第１の増幅トランジスタ（例えば、増幅トランジスタＡＭＩＡ０）のゲートに接続されている。また、転送トランジスタＴＸ０Ｌ及び転送トランジスタＴＸ１Ｌのドレインには、第１のリセットトランジスタ（例えば、リセットトランジスタＲＳＴＡ０）のソースに接続されている。リセットトランジスタＲＳＴＡ０のドレインには、電源配線ＶＤＤ＿ＰＸを介して電源電圧が与えられている。増幅トランジスタＡＭＩＡ０は、転送トランジスタＴＸ０Ｌ、ＴＸ１Ｌを介して出力される電荷により生じる第１の電圧を増幅して第１の出力配線ＯＵＴ＿Ａ０に出力する。より具体的には、増幅トランジスタＡＭＩＡ０は、ドレインが電源配線ＶＤＤ＿ＰＸに接続され、ソースが第１の選択トランジスタ（例えば、選択トランジスタＴＳＥＬＡ０）を介して第１の出力配線ＯＵＴ＿Ａ０に接続される。そして、第１の出力配線ＯＵＴ＿Ａ０は、転送トランジスタＴＸ０Ｌ、ＴＸ１Ｌを介して読み出された電荷に基づき生成される出力信号を出力する。なお、選択トランジスタＴＳＥＬＡ０のゲートには、選択信号を与える選択信号配線ＳＥＬが接続される。

転送トランジスタＴＸ０Ｒ、ＴＸ１ＲのドレインはフローティングディフュージョンＦＤとなっている。そして、転送トランジスタＴＸ０Ｒ及び転送トランジスタＴＸ１Ｒのドレインは、第２の増幅トランジスタ（例えば、増幅トランジスタＡＭＩＢ０）のゲートに接続されている。また、転送トランジスタＴＸ０Ｒ及び転送トランジスタＴＸ１Ｒのドレインには、第２のリセットトランジスタ（例えば、リセットトランジスタＲＳＴＢ０）のソースに接続されている。リセットトランジスタＲＳＴＢ０のドレインには、電源配線ＶＤＤ＿ＰＸを介して電源電圧が与えられている。増幅トランジスタＡＭＩＢ０は、転送トランジスタＴＸ０Ｒ、ＴＸ１Ｒを介して出力される電荷により生じる第２の電圧を増幅して第２の出力配線ＯＵＴ＿Ｂ０に出力する。より具体的には、増幅トランジスタＡＭＩＢ０は、ドレインが電源配線ＶＤＤ＿ＰＸに接続され、ソースが第２の選択トランジスタ（例えば、選択トランジスタＴＳＥＬＢ０）を介して第２の出力配線ＯＵＴ＿Ｂ０に接続される。そして、第２の出力配線ＯＵＴ＿Ｂ０は、転送トランジスタＴＸ０Ｒ、ＴＸ１Ｒを介して読み出された電荷に基づき生成される出力信号を出力する。なお、選択トランジスタＴＳＥＬＢ０のゲートには、選択信号を与える選択信号配線ＳＥＬが接続される。

続いて、実施の形態１にかかる画素ユニット２３のレイアウトについて説明する。そこで、図４に実施の形態１にかかる画素ユニット２３のレイアウトの概略図を示す。なお、図４に示したレイアウト図は、１つの画素ユニットのみを示すものである。また、図４では、電源配線ＶＤＤ＿ＰＸについては図示を省略した。

図４に示すように、画素ユニット２３は、第１の光電変換素子領域ＡＰＤ０と、第２の光電変換素子領域ＡＰＤ１とが配置される。第１の光電変換素子領域ＡＰＤ０は、１つのマイクロレンズの下部に第１の左光電変換素子（例えば、フォトダイオードＰＤ０Ｌ）と第１の右光電変換素子（例えば、フォトダイオードＰＤ０Ｒ）とが形成される。第２の光電変換素子領域ＡＰＤ１は、一つのマイクロレンズの下部に第２の左光電変換素子（例えば、フォトダイオードＰＤ１Ｌ）と第２の右光電変換素子（例えば、フォトダイオードＰＤ１Ｒ）とが形成される。

また、転送トランジスタＴＸ０Ｌは、第２の光電変換素子領域ＡＰＤ１に面する第１の光電変換素子領域ＡＰＤ０の辺に形成され、ゲートに第１の読み出しタイミング信号配線ＴＧ１が接続され、フォトダイオードＰＤ０Ｌに対応して設けられる。転送トランジスタＴＸ０Ｒは、第２の光電変換素子領域ＡＰＤ１に面する第１の光電変換素子領域ＡＰＤ０の辺に形成され、ゲートに第１の読み出しタイミング信号配線ＴＧ１が接続され、フォトダイオードＰＤ０Ｒに対応して設けられる。転送トランジスタＴＸ１Ｌは、第１の光電変換素子領域ＡＰＤ０に面する第２の光電変換素子領域ＡＰＤ１の辺に形成され、ゲートに第２の読み出しタイミング信号配線ＴＧ２が接続され、フォトダイオードＰＤ１Ｌに対応して設けられる。転送トランジスタＴＸ１Ｒは、第１の光電変換素子領域ＡＰＤ０に面する第２の光電変換素子領域ＡＰＤ１の辺に形成され、ゲートに第２の読み出しタイミング信号配線ＴＧ２が接続され、フォトダイオードＰＤ１Ｒに対応して設けられる。

また、画素ユニット２３では、転送トランジスタＴＸ０Ｌのドレインとなる拡散領域と、転送トランジスタＴＸ１Ｌのドレインとなる拡散領域とが一の領域に形成され、この領域が第１のフローティングディフュージョン領域となる。つまり、第１のフローティングディフュージョン領域は、転送トランジスタＴＸ０Ｌと転送トランジスタＴＸ１Ｌとを接続する領域に形成される。また、画素ユニット２３では、転送トランジスタＴＸ０Ｒのドレインとなる拡散領域と、転送トランジスタＴＸ１Ｒのドレインとなる拡散領域とが一の領域に形成され、この領域が第２のフローティングディフュージョン領域となる。つまり、第２のフローティングディフュージョン領域は、転送トランジスタＴＸ０Ｒと転送トランジスタＴＸ１Ｒとを接続する領域に形成される。

また、画素ユニット２３では、第１のフローティングディフュージョン領域に隣接するように第１のリセットトランジスタ（例えば、リセットトランジスタＲＳＴＡ０が形成され、第２のフローティングディフュージョン領域に隣接するように第２のリセットトランジスタ（例えば、リセットトランジスタＲＳＴＢ０）が形成される。リセットトランジスタＲＳＴＡ０及びリセットトランジスタＲＳＴＢ０のソースとなる拡散領域は、一の領域に形成される。

また、画素ユニット２３では、第１の光電変換素子領域ＡＰＤ０と第２の光電変換素子領域ＡＰＤ１との間の領域に、増幅トランジスタ及び選択トランジスタが形成される。より具体的には、画素ユニット２３では、図４において第１のフローティングディフュージョン領域の左側領域に増幅トランジスタＡＭＩＡ０及び選択トランジスタＴＳＥＬＡ０が形成される。そして、増幅トランジスタＡＭＩＡ０のゲートは、第１層配線により形成される配線を用いて、第１のフローティングディフュージョン領域と接続される。増幅トランジスタＡＭＩＡ０のソースと選択トランジスタＴＳＥＬＡ０のドレインは一の領域に形成される。選択トランジスタＴＳＥＬＡ０のソースを構成する拡散領域には、第１の出力配線ＯＵＴ＿Ａ０が接続される。また、画素ユニット２３では、図４において第２のフローティングディフュージョン領域の右側領域に増幅トランジスタＡＭＩＢ０及び選択トランジスタＴＳＥＬＢ０が形成される。そして、増幅トランジスタＡＭＩＢ０のゲートは、第１層配線により形成される配線を用いて、第２のフローティングディフュージョン領域と接続される。増幅トランジスタＡＭＩＢ０のソースと選択トランジスタＴＳＥＬＢ０のドレインは一の領域に形成される。選択トランジスタＴＳＥＬＢ０のソースを構成する拡散領域には、第２の出力配線ＯＵＴ＿Ｂ０が接続される。

続いて、画素ユニット２３のフォトダイオードの断面構造について説明する。画素ユニット２３に含まれる光電変換素子領域は同じ構造を有するため、ここでは１つの光電変換素子領域（以下、光電変換素子領域を総称する符号としてＡＰＤを用いる）の断面構造を示して、変換素子領域ＡＰＤに含まれるフォトダイオードの構造を説明する。そこで、図５に実施の形態１にかかる撮像素子の光電変換素子領域ＡＰＤに含まれるフォトダイオード部分の断面図を示す。また、以下の説明では第１、第３のフォトダイオードを総称する符号としてＰＤ＿Ｌを用い、第２、第４のフォトダイオードを総称する符号としてＰＤ＿Ｒを用いる

図５に示すように、光電変換素子領域ＡＰＤでは、Ｐウェル層３２の底部にＮサブ層３１が形成される。また、光電素子変換領域ＡＰＤを囲むようにポテンシャルウォール３３が形成される。このポテンシャルウォール３３は、例えば、Ｎ型半導体で形成される。ポテンシャルウォール３３に囲まれるＰウェル層３２の表面にフォトダイオードＰＤ＿Ｌ、ＰＤ＿Ｒが形成される。また、Ｐウェル層３２においてフォトダイオードＰＤ＿Ｌ、ＰＤ＿Ｒが形成される領域の下部にポテンシャルバリア３４が形成される。このポテンシャルバリア３４は、半導体基板（例えば、Ｐウェル層３２）の深さ方向において第１のダイオード（例えばフォトダイオードＰＤ＿Ｌ）の下部領域の少なくとも一部と第２のダイオード（例えば、フォトダイオードＰＤ＿Ｒ）の下部領域の少なくとも一部との間において電荷（例えば、電子）の往来を阻害するように形成される。また、Ｐウェル層３２においてフォトダイオードＰＤ＿Ｌ、ＰＤ＿Ｒが形成される領域の下部は、電子蓄積部となる。そして、ポテンシャルバリア３４は、第１のフォトダイオード（例えば、フォトダイオードＰＤ＿Ｌ）と第２のフォトダイオード（例えば、フォトダイオードＰＤ＿Ｒ）の下部に形成される電子蓄積部の底から深さが浅くなる方向に向かって形成される。さらに、実施の形態１にかかる光電変換素子領域ＡＰＤでは、フォトダイオードＰＤ＿Ｌ、ＰＤ＿Ｒを覆うようにポテンシャルカバー３５が形成される。このポテンシャルカバー３５は、他の電子蓄積部、或いは、他の領域から時光電変換素子領域ＡＰＤの電子蓄積部に電子が流れ込むことを防止する。

そして、Ｎサブ層３１及びＰウェル層３２からなる基板層の上層には、配線４１〜４３が形成される配線層が設けられる。画素ユニット２３におけるマイクロレンズは、配線層の上層に形成される。マイクロレンズが形成されるマイクロレンズ層では、カラーフィルタ３６の上層にマイクロレンズ３７が形成される。そして、図５に示すように、画素ユニット２３では、フォトダイオード対を覆うようにマイクロレンズ３７が形成される。

続いて、実施の形態１にかかる撮像素子の光電変換素子領域ＡＰＤの製造方法について説明する。そこで、図６に実施の形態１にかかる撮像素子の光電変換素子領域ＡＰＤの製造方法を説明する図を示す。図６に示すように、実施の形態１にかかる光電変換素子領域ＡＰＤを形成する場合、まず、Ｐウェル層３２の底部にＮサブ層３１を形成する。Ｎサブ層３１は、Ｐウェル層３２に対してボロン或いはリン等のＮ型不純物をＰウェル層３２に打ち込むことで形成される。続いて、Ｐウェル層３２と連続し、かつ、光電変換素子領域ＡＰＤを囲むようにポテンシャルウォール３３を形成する。また、ポテンシャルウォール３３と同時にポテンシャルバリア３４を形成する。ポテンシャルバリア３４は、Ｎサブ層３１と連続し、かつ、Ｐウェル層３２の深い位置から浅い位置に向かって延在するように形成される。ポテンシャルウォール３３及びポテンシャルバリア３４は、Ｎ型不純物をＰウェル層３２に打ち込むことによって形成される。

続いて、ポテンシャルウォール３３に囲まれる領域内であって、Ｐウェル層３２の表面にフォトダイオードＰＤ＿Ｌ、ＰＤ＿Ｒを形成する。その後、フォトダイオードＰＤ＿Ｌ、ＰＤ＿Ｒを覆うようにポテンシャルカバー３５を形成する。ポテンシャルカバー３５は、Ｎ型半導体である。ポテンシャルカバー３５は、基板層の表層にＮ型の不純物を打ち込むことで形成される。

ここで、実施の形態１にかかる光電変換素子領域ＡＰＤの製造工程における不純物注入パラメータについて説明する。そこで、図７に製造工程における不純物注入パラメータを説明するグラフを示す。図７の上図は、不純物を注入する際の注入エネルギーと不純物注入深さとの関係を示すグラフである。図７の上図に示すように、高い注入エネルギーで不純物の打ち込みを行うことで、Ｐウェル層３２に不純物を打ち込む深さを変えることができる。実施の形態１にかかるポテンシャルウォール３３及びポテンシャルバリア３４は、注入エネルギーを段階的に切り替えながら複数回の不純物打ち込みを行うことで形成する。

また、図７の下図は、不純物の注入量と不純物を打ち込んだ部分のポテンシャルの高さとの関係を示すグラフである。図７の下図に示すように、不純物を打ち込んだ部分のポテンシャルの高さは、注入する不純物量が多くなるほど高くなる。実施の形態１では、少なくともポテンシャルウォール３３、ポテンシャルバリア３４、及びＮサブ層３１のポテンシャルの高さが実質的に同じになるように不純物注入量を調節する。

続いて、カメラシステム１におけるフォーカスについて説明する。そこで、図８に実施の形態１にかかる撮像素子における位相差オートフォーカスの原理を説明する図を示す。図８では、センサ表面に形成される評価面（例えば、像面）とフォーカスレンズから入射した光の像が合焦する合焦面との位置関係を示した。

図８に示すように、フォーカスが一致している場合、フォーカスレンズから入射した光の像が合焦する合焦面は像面と一致する（図８の上図）。一方、フォーカスがずれている場合、フォーカスレンズから入射した光の像が合焦する合焦面は像面とは異なる位置に形成される（図８の下図）。この合焦面と像面とのズレ量がデフォーカス量となる。

ここで、フォーカスずれが生じている場合に像面で形成される像について説明する。そこで、図９に、フォーカスずれが生じている場合の光電変換素子の出力を説明するグラフを示す。図９では、横軸に光電変換素子のレンズ中心軸からの距離を示す像高を示し、縦軸に光電変換素子の出力の大きさを示した。

図９に示すように、フォーカスがずれている場合、左光電変換素子から出力される信号と、右光電変換素子から出力される信号と、が像高方向にずれる。この像ずれ量はデフォーカス量に比例する大きさである。そこで、実施の形態１にかかるカメラシステム１では、像ずれ量に基づきデフォーカス量を算出してフォーカスレンズ１４の位置を決定する。

実施の形態１にかかるカメラシステム１のオートフォーカス処理では、センサ１５の画素アレイ２２に配置される全画素ユニットから出力される出力信号が左光電変換素子と右光電変換素子とで一致するようにフォーカスレンズ１４の位置を制御する。また、実施の形態１にかかるカメラシステム１では、フォーカスレンズ１４の位置の制御を、システム制御ＭＣＵ１９がセンサ１５から出力される解像度情報に基づき行う。

続いて、実施の形態１にかかるセンサ１５のオートフォーカス処理時の動作について説明する。そこで、図１０に実施の形態１にかかる撮像素子のオートフォーカス制御時の動作を示すタイミングチャートを示す。なお、図１０の説明においては、各配線を介して伝達される信号に各配線に付した符号を用いて説明を行う。

図１０に示すように、センサ１５では、タイミングｔ１において選択信号ＳＥＬをロウレベルからハイレベルに切り替える。これにより、選択トランジスタＴＳＥＬＡ０、ＴＳＥＬＢ０、ＴＳＥＬＡ１、ＴＳＥＬＢ１が導通した状態となる。次いで、タイミングｔ２において、リセット信号ＲＳＴをロウレベルからハイレベルに立ち上げる。これにより、各フローティングディフュージョンＦＤがリセットされる。そして、リセット信号を再度ロウレベルに切り替えた後に、タイミングｔ３で第１の読み出しタイミング信号ＴＧ１を立ち上げる。これにより、第１の出力配線ＯＵＴ＿Ａ０にフォトダイオードＰＤ０Ｌから出力される電荷に基づいた出力信号が出力され、第２の出力配線ＯＵＴ＿Ｂ０にフォトダイオードＰＤ０Ｒから出力される電荷に基づいた出力信号が出力される。また、第１の出力配線ＯＵＴ＿Ａ１にフォトダイオードＰＤ２Ｌから出力される電荷に基づいた出力信号が出力され、第２の出力配線ＯＵＴ＿Ｂ１にフォトダイオードＰＤ２Ｒから出力される電荷に基づいた出力信号が出力される。

次いで、タイミングｔ４において、リセット信号ＲＳＴをロウレベルからハイレベルに立ち上げる。これにより、各フローティングディフュージョンＦＤがリセットされる。そして、リセット信号を再度ロウレベルに切り替えた後に、タイミングｔ５で第２の読み出しタイミング信号ＴＧ２を立ち上げる。これにより、第１の出力配線ＯＵＴ＿Ａ０にフォトダイオードＰＤ１Ｌから出力される電荷に基づいた出力信号が出力され、第２の出力配線ＯＵＴ＿Ｂ０にフォトダイオードＰＤ１Ｒから出力される電荷に基づいた出力信号が出力される。また、第１の出力配線ＯＵＴ＿Ａ１にフォトダイオードＰＤ３Ｌから出力される電荷に基づいた出力信号が出力され、第２の出力配線ＯＵＴ＿Ｂ１にフォトダイオードＰＤ３Ｒから出力される電荷に基づいた出力信号が出力される。そして、タイミングｔ６において、選択信号ＳＥＬをハイレベルからロウレベルに切り替える。

上述したように、実施の形態１にかかるセンサ１５では、１つのマイクロレンズに対応して設けられる左光電変換素子と右光電変換素子からの出力が１つの読み出しタイミング信号を活性化することで行われる。つまり、実施の形態１にかかるセンサ１５では、１つのマイクロレンズに対応して設けられる左光電変換素子と右光電変換素子からの出力が一のタイミングで行われる。これにより、実施の形態１にかかるセンサ１５では、オートフォーカス制御の精度を高めることができる。ここで、２つの光電変換素子（例えば、フォトダイオード）から同時に出力を得る場合、２つのフォトダイオード間で電子クロストークが発生し、オートフォーカスの精度が低下するおそれがある。しかしながら、実施の形態１にかかるセンサ１５では、光電変換素子領域ＡＰＤにポテンシャルバリア３４を設けることで、２つのフォトダイオード間での電子クロストークを防止してオートフォーカスの精度を高めることができる。そこで、以下で、実施の形態１にかかる１５の光電変換素子領域ＡＰＤの動作原理を説明する。

そこで、図１１に実施の形態１にかかるセンサ１５の光電変換素子領域ＡＰＤ内のポテンシャルを説明する図を示す。図１１に示すように、実施の形態１にかかるセンサ１５の光電変換素子領域ＡＰＤは、３種類のカラーフィルタに対応するもの分類できる。そして、実施の形態１では、３種類のカラーフィルタに対応するいずれの光電変換素子領域ＡＰＤも同じ構造を有する。また、入射光の波長は、青色（Ｂ）が最も短く、赤色（Ｒ）が最も長くなる。

また、図１１に示すように、実施の形態１にかかる光電変換素子領域ＡＰＤは、フォトダイオードＰＤ＿Ｌと、フォトダイオードＰＤ＿Ｌとの下部でポテンシャルが低く、２つのフォトダイオード間を隔てるように形成されたポテンシャルバリア３４の部分のポテンシャルが高くなるようにポテンシャルが設定される。また、実施の形態１にかかる光電変換素子領域ＡＰＤは、フォトダイオードから底部に近くなるほどポテンシャルが低くなるように電子蓄積部のポテンシャルが設定される。光電変換素子領域ＡＰＤでは電子蓄積部内のポテンシャルの傾斜により電荷をフォトダイオードに収集する。

ここで、比較例として、ポテンシャルバリア３４を有していない光電変換素子領域ＡＰＤについて説明する。以下この比較例との対比により実施の形態１にかかる光電変換素子領域ＡＰＤの動作原理を説明する。そこで、図１２に比較例にかかる撮像素子の光電変換素子領域ＡＰＤ内のポテンシャルを説明する図を示す。比較例にかかる光電変換素子領域ＡＰＤは、ポテンシャルバリア３４に基づく高ポテンシャル領域がないこと以外は、実施の形態１にかかる光電変換素子領域ＡＰＤと差異はない。

続いて、光電変換素子領域ＡＰＤ内の電子の発生位置について説明する。光電変換素子領域ＡＰＤではマイクロレンズを介して電子蓄積部が入射されると、電子蓄積部で電離が発生して、電子蓄積部に電子が発生する。光電変換素子領域ＡＰＤでは、電子蓄積部に発生した電子をフォトダイオードに収集することで、入射光量に応じた電荷を出力する。

図１３に実施の形態１にかかる撮像素子の光電変換素子領域における入射光波長の違いによる電子の発生位置の違いを説明する図を示す。また、図１４に比較例にかかる撮像素子の光電変換素子領域における入射光波長の違いによる電子の発生位置の違いを説明する図を示す。図１３及び図１４を参照すると、いずれの例においても、入射光の波長が短くなるほどフォトダイオードに近い部分（つまり、半導体基板或いは電子蓄積部の浅い位置）で電子が発生し、入射光の波長が長くなるほどフォトダイオードから遠い部分（つまり、半導体基板或いは電子蓄積部の深い位置）に電子が発生する。

光電変換素子領域ＡＰＤでは、上記した位置に発生した電子が、電子蓄積部内のポテンシャルの傾斜に従ってフォトダイオードに収集される。このとき、ポテンシャルバリア３４がある場合、フォトダイオードＰＤ＿Ｌの下部で発生した電子と、フォトダイオードＰＤ＿Ｒの下部で発生した電子とは、ポテンシャルバリア３４により互いの領域間で行き来することはない。つまり、実施の形態１にかかる光電変換素子領域ＡＰＤでは電子クロストークは発生しない。しかしながら、比較例にかかる光電変換素子領域ＡＰＤでは、ポテンシャルバリア３４が無いために、フォトダイオードＰＤ＿Ｌの下部で発生した電子がフォトダイオードＰＤ＿Ｒ側に流れたり、フォトダイオードＰＤ＿Ｒの下部で発生した電子がフォトダイオードＰＤ＿Ｌ側に流れたり、する電子クロストークが発生する。

特に、実施の形態１にかかるオートフォーカス動作では、２つのフォトダイオードからの電荷の読み出しが同時に行われるため、この電子クロストークの影響が顕著に表れる。また、電子クロストークを発生させる電荷は、２つのフォトダイオードの間の領域に多い傾向にあると考えられる。

続いて、光電変換素子領域ＡＰＤの入出力特性について説明する。そこで、図１５に実施の形態１にかかる撮像素子の光電変換素子領域の入出力特性を説明するグラフを示す。図１５の上図には、フォーカスが一致した状態における光電変換素子領域ＡＰＤの入出力特性を示した。図１５の上図に示すように、フォーカスが一致している場合、２つのフォトダイオードに均等に光が入射するため、２つのフォトダイオードからの出力に差はない。

また、図１５の下図には、フォーカスがズレた状態の光電変換素子領域ＡＰＤの入出力特性を示した。図１５の下図に示すように、フォーカスにズレが発生している場合、入射光量に対する２つのフォトダイオードの出力の間に差異が生じる。図１５に示す例では、フォーカスズレにより光電変換素子領域ＡＰＤへの入射光量に対してフォトダイオードＰＤ＿Ｌに入射される光量が多くなる状態を示しており、この場合、フォトダイオードＰＤ＿Ｌは、フォーカスが一致した場合に比べて低い入射光量（光電変換素子領域ＡＰＤへの入射光量）で飽和する。一方、図１５に示す例では、フォーカスズレにより光電変換素子領域ＡＰＤへの入射光量に対してフォトダイオードＰＤ＿Ｒに入射される光量が少なくなるため、フォトダイオードＰＤ＿Ｌは、フォーカスが一致した場合に比べて高い入射光量（光電変換素子領域ＡＰＤへの入射光量）まで飽和しない。

また、図１６に比較例にかかる撮像素子の光電変換素子領域の入出力特性を説明するグラフを示す。図１６の上図には、フォーカスが一致した状態における光電変換素子領域ＡＰＤの入出力特性を示した。図１６の上図に示すように、比較例にかかる光電変換素子領域ＡＰＤにおいてもフォーカスが一致した状態での入出力特性は、実施の形態１にかかる光電変換素子領域ＡＰＤと同じになる。ただし、比較例にかかる光電変換素子領域ＡＰＤでは、ポテンシャルバリア３４がないため、電子蓄積部に蓄積可能な電子数の上限を示す飽和電子数及びＡＦ電子飽和数が実施の形態１にかかる光電変換素子領域ＡＰＤに比べて大きくなる。

また、図１６の下図には、フォーカスがズレた状態の比較例にかかる光電変換素子領域ＡＰＤの入出力特性を示した。図１６の下図に示すように、フォーカスにズレが発生している場合、入射光量に対する２つのフォトダイオードの出力の間に差異が生じる。このとき、比較例にかかる光電変換素子領域ＡＰＤでは、理想的なフォトダイオードの入出力特性と、実際のフォトダイオードの入出力特性と、の間に差異が生じる。具体的には、早く飽和するフォトダイオードＰＤ＿Ｌの入出力特性が、理想状態よりも実際の方がなだらかな特性となる。一方、飽和が遅いフォトダイオードＰＤ＿Ｒの入出力特性が、理想状態よりも実際の方が急峻な特性となる。

このような入出力特性の差は、電子クロストークによる影響であって、オートフォーカス制御の精度の低下に繋がる。

上記説明より、実施の形態１にかかるセンサ１５では、光電変換素子領域ＡＰＤ内の２つのフォトダイオード間の電子クロストークを妨げるポテンシャルバリア３４を有する。これにより、実施の形態１にかかるセンサ１５は、電子クロストークの影響を受けずに、オートフォーカス制御の精度を高めることができる。

また、実施の形態１にかかるセンサ１５では、フォトダイオードの下部に設けられる電子蓄積部をＮサブ層３１及びポテンシャルウォール３３により囲む。これにより、実施の形態１にかかるセンサ１５では、隣接する画素間での電子クロストークを低減することができる。

また、実施の形態１にかかるセンサ１５では、ポテンシャルバリア３４を電子蓄積部の底部からフォトダイオード付近まで深さ方向に長く形成することで、移動距離の長い電子の経路においても電子クロストークを防止することができる。

実施の形態２
実施の形態２では、実施の形態１にかかる光電変換素子領域ＡＰＤのポテンシャルの設定の別の形態について説明する。そこで、実施の形態２にかかる撮像素子の光電変換素子領域内のポテンシャルを説明する図を図１７に示す。

図１７に示すように、実施の形態２にかかる光電変換素子領域ＡＰＤでは、青色光（Ｂ）に対応する光電変換素子領域ＡＰＤがポテンシャルバリア３４を有していない。そのため、青色光（Ｂ）に対応する光電変換素子領域ＡＰＤでは、ポテンシャルバリア３４に対応する高ポテンシャル領域がない構成となっている。

青色光（Ｂ）入射される光電変換素子領域ＡＰＤでは、電子が発生する電子蓄積部の体積が小さくなる傾向がある。そのため、ポテンシャルバリア３４を設けた場合、ポテンシャルバリア３４により更に電子蓄積部の体積が減少する。一方、青色光（Ｂ）が入射する光電変換素子領域ＡＰＤでは、フォトダイオードＰＤ＿Ｌ、ＰＤ＿Ｒに近い部分で電子が発生するため、電子の移動距離が短く電子クロストークが発生しにくい。そのため、青色光（Ｂ）が入射する光電変換素子領域ＡＰＤについてのみポテンシャルバリア３４を形成しないことで、飽和電子数の向上と電子クロストークの影響の低減とを実現することができる。また、飽和電子数が増加することで、低ノイズ化・高画質化も実現することができる。

実施の形態３
実施の形態３では、実施の形態１にかかる光電変換素子領域ＡＰＤのポテンシャルの設定の別の形態について説明する。そこで、実施の形態３にかかる撮像素子の光電変換素子領域内のポテンシャルを説明する図を図１８に示す。

図１８に示すように、実施の形態３にかかる光電変換素子領域ＡＰＤでは、長い波長の光を受光する画素（例えば、光電変換素子領域ＡＰＤ）ほどポテンシャルバリア３４のポテンシャルが高く形成される。より具体的には、青色光（Ｂ）に対応する光電変換素子領域ＡＰＤがポテンシャルバリア３４を有していない。また、緑色光（Ｇ）に対応する光電変換素子領域ＡＰＤのポテンシャルバリア３４のポテンシャルバリア３４ａは、赤色光（Ｒ）に対応する光電変換素子領域ＡＰＤのポテンシャルバリア３４よりもポテンシャルが低く設定される。

このような中間的なポテンシャルを有するポテンシャルバリア３４ａを有することで、緑色光（Ｇ）に対応する光電変換素子領域ＡＰＤでは、入出力特性が実施の形態１にかかる光電変換素子領域ＡＰＤとは異なる。そこで、実施の形態３にかかる撮像素子の光電変換素子領域ＡＰＤ（例えば、緑色光（Ｇ）に対応する光電変換素子領域ＡＰＤ）の入出力特性を図１９に示す。

図１９に示すように、フォーカスが一致した状態では、緑色光（Ｇ）に対応する光電変換素子領域ＡＰＤの入出力特性は、実施の形態１にかかる光電変換素子領域ＡＰＤと変わらない。一方、フォーカスがズレた状態では、緑色光（Ｇ）に対応する光電変換素子領域ＡＰＤの入出力特性は、実施の形態１にかかる光電変換素子領域ＡＰＤと異なる。

具体的には、緑色光（Ｇ）に対応する光電変換素子領域ＡＰＤは、入射光量が少ない領域Ａでは、他の実施の形態と同じ入出力特性になる。一方、領域Ａよりも入射光量が多い領域Ｂでは、一方のフォトダイオード（例えば、フォトダイオードＰＤ＿Ｌ）側から他方のフォトダイオード（例えば、フォトダイオードＰＤ＿Ｒ）側に電子が流れ込むため、フォトダイオードＰＤ＿Ｌの出力電圧が一定になり、フォトダイオードＰＤ＿Ｒの出力電圧の上昇傾きが領域Ａよりも急峻になる。そして、領域Ｂよりも多い入射光量の領域Ｃになると、ポテンシャルバリア３４ａを超えた領域に電子が蓄積される。そのため、領域Ｃでは、２つのフォトダイオードの出力電圧の上昇傾きが同じになる。

緑色光（Ｇ）に対しては、光電変換素子領域ＡＰＤの電子蓄積部の中間部分に電子が発生する。そのため、緑色光（Ｇ）に対応する光電変換素子領域ＡＰＤでは、赤色光（Ｒ）に対応する光電変換素子領域ＡＰＤに比べれば、電子の移動距離が短い。そのため、ポテンシャルバリア３４ａのポテンシャル以下の領域に蓄積される電子についてのみ移動障壁を設けることで、緑色光（Ｇ）に対応する光電変換素子領域ＡＰＤは、蓄積電荷量の増加と、電子クロストークの低減を実現することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

１ カメラシステム
１１ ズームレンズ
１２ 絞り機構
１３ 固定レンズ
１４ フォーカスレンズ
１５ センサ
１６ ズームレンズアクチュエータ
１７ フォーカスレンズアクチュエータ
１８ 信号処理回路
１９ システム制御ＭＣＵ
２０ ロウコントローラ
２１ カラムコントローラ
２２ 画素アレイ
２３ 画素ユニット
３１ Ｎサブ層
３２ Ｐウェル層
３３ ポテンシャルウォール
３４ ポテンシャルバリア
３５ ポテンシャルカバー
４１ 配線
４２ 配線
４３ 配線
４４ カラーフィルタ
４５ マイクロレンズ
ＡＰＤ 光電変換素子領域

Claims (10)

1. 複数の画素が行列状に配置される画素領域を有し、
   前記複数の画素の少なくとも一部の画素は、
   １つのマイクロレンズの下部において、半導体基板上に形成された第１の光電変換素子及び第２の光電変換素子と、
   前記半導体基板の深さ方向において前記第１の光電変換素子の下部領域の少なくとも一部と前記第２の光電変換素子の下部領域の少なくとも一部との間において電荷の往来を阻害するポテンシャルバリアと、
   を有する撮像素子。
2. 前記複数の画素のうち上下左右方向に隣り合う画素に配置される前記マイクロレンズは、互いに異なる色の光を選択して透過するカラーフィルタを有する請求項１に記載の撮像素子。
3. 前記複数の画素のうち青色の光を透過する前記カラーフィルタが設けられる前記マイクロレンズに対応した画素以外の画素は、前記ポテンシャルバリアを有する請求項２に記載の撮像素子。
4. 前記ポテンシャルバリアは、長い波長の光を受光する画素ほどポテンシャルが高く形成される請求項２に記載の撮像素子。
5. 前記ポテンシャルバリアは、前記第１の光電変換素子と前記第２の光電変換素子の下部に形成される電子蓄積部の底から深さが浅くなる方向に向かって形成される請求項２に記載の撮像素子。
6. 前記第１の光電変換素子と前記第２の光電変換素子の下部に形成される電子蓄積部は、前記第１の光電変換素子及び前記第２の光電変換素子から底部に近くなるほどポテンシャルが高くなる請求項１に記載の撮像素子。
7. 前記第１の光電変換素子と前記第２の光電変換素子の下部に形成される電子蓄積部は、前記電子蓄積部よりも高いポテンシャルを有するポテンシャルウォールで囲まれる請求項１に記載の撮像素子。
8. １つのマイクロレンズの下部において、半導体基板上に形成された第１の光電変換素子及び第２の光電変換素子と、
   前記半導体基板の深さ方向において前記第１の光電変換素子の下部領域の少なくとも一部と前記第２の光電変換素子の下部領域の少なくとも一部との間において電荷の往来を阻害するポテンシャルバリアと、
   を有する撮像素子。
9. 前記第１の光電変換素子と前記第２の光電変換素子の下部に形成される電子蓄積部は、前記第１の光電変換素子及び前記第２の光電変換素子から底部に近くなるほどポテンシャルが高くなる請求項８に記載の撮像素子。
10. 前記第１の光電変換素子と前記第２の光電変換素子の下部に形成される電子蓄積部は、前記電子蓄積部よりも高いポテンシャルを有するポテンシャルウォールで囲まれる請求項８に記載の撮像素子。

Images