JP2017045798A - 窒化物半導体積層体および半導体発光素子 - Google Patents

Abstract

【課題】発光効率の高い窒化物半導体積層体および半導体発光素子を提供する。【解決手段】実施形態によれば、窒化物半導体積層体は、ｎ型窒化物半導体層とｐ型窒化物半導体層と活性層とｐ側電子バリア層と中間層とを備えている。ｐ側電子バリア層は、活性層とｐ型窒化物半導体層との間に設けられ、活性層およびｐ型窒化物半導体層よりもバンドギャップが広い。中間層は、ｐ側電子バリア層とｐ型窒化物半導体層との間に設けられ、ｐ側電子バリア層側からｐ型窒化物半導体層側に向かって連続的に狭くなるバンドギャップをもつ。【選択図】図１

Description

本発明の実施形態は、窒化物半導体積層体および半導体発光素子に関する。

近年、窒化物半導体を用いた発光素子が広く普及し、また、発光効率を向上させるための研究および開発も引き続き進められている。

特開２０１１−１４６６５０号公報

本発明の実施形態は、発光効率の高い窒化物半導体積層体および半導体発光素子を提供する。

実施形態によれば、窒化物半導体積層体は、ｎ型窒化物半導体層と、ｐ型窒化物半導体層と、活性層と、ｐ側電子バリア層と、中間層と、を備えている。前記活性層は、前記ｎ型窒化物半導体層と前記ｐ型窒化物半導体層との間に設けられ、窒化物半導体を含む。前記活性層は、複数の井戸層と、それぞれの前記井戸層を挟み前記井戸層よりもバンドギャップが広い複数の障壁層と、を有する。前記ｐ側電子バリア層は、前記活性層と前記ｐ型窒化物半導体層との間に設けられ、前記活性層および前記ｐ型窒化物半導体層よりもバンドギャップが広く、窒化物半導体を含む。前記中間層は、前記ｐ側電子バリア層と前記ｐ型窒化物半導体層との間に設けられ、窒化物半導体を含む。前記中間層は、前記ｐ側電子バリア層側から前記ｐ型窒化物半導体層側に向かって連続的に狭くなるバンドギャップをもつ。

（ａ）は第１実施形態の窒化物半導体積層体の模式断面図であり、（ｂ）は第１実施形態の窒化物半導体積層体の模式的なエネルギーバンド図。 （ａ）は第２実施形態の窒化物半導体積層体の模式断面図であり、（ｂ）は第２実施形態の窒化物半導体積層体の模式的なエネルギーバンド図。 実施形態の半導体発光素子の模式断面図。 （ａ）参照例の窒化物半導体積層体のシミュレーションによるエネルギーバンド図であり、（ｂ）はそのときの電子密度分布図、および（ｃ）はそのときのホール密度分布図。

以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。

図１（ａ）は、第１実施形態の窒化物半導体積層体の模式断面図である。
図１（ｂ）は、第１実施形態の窒化物半導体積層体の熱平衡状態（バイアス電圧が０Ｖ）における、ピエゾ効果を省略した模式的なエネルギーバンド図である。

本明細書において、窒化物半導体は、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）で表される。なお、導電型を制御するために添加される不純物を含むものも窒化物半導体に含まれるものとする。また、ｐ型の層はｐ型不純物を含む層を表し、ｎ型の層はｎ型不純物を含む層を表す。

第１実施形態の窒化物半導体積層体（以下、単に積層体ともいう）は、ｎ型クラッド層２０と、ｐ型クラッド層４０と、活性層３０と、ｐ側電子バリア層４１と、中間層５０とを有する。

ｎ型クラッド層２０は、例えばｎ型ＧａＮ層であり、所謂ｐｎ接合の順バイアス時に活性層３０に電子を供給する。ｐ型クラッド層４０は、例えばｐ型ＧａＮ層であり、所謂ｐｎ接合の順バイアス時に活性層３０にホールを供給する。

活性層３０は、複数の井戸層３１と複数の障壁層３２が交互に積層された多重量子井戸（ＭＱＷ：Multiple Quantum well）構造を有する。井戸層３１と障壁層３２の積層数は、任意であり、井戸層３１が１つの単一量子井戸（ＳＱＷ：Single Quantum well）構造でも構わない。

井戸層３１は、ｎ型クラッド層２０およびｐ型クラッド層４０よりもバンドギャップが狭い。障壁層３２は、井戸層３１を積層方向に挟んでおり、井戸層３１よりもバンドギャップが広い。

井戸層３１は、例えば、アンドープのＩｎ_ｘＧａ_１−ｘＮ（０＜ｘ＜１）を含む。障壁層３２は、例えば、アンドープのＧａＮを含み、Ｉｎを実質的に含まない。または、障壁層３２は、井戸層３１よりも低い組成比でＩｎを含む。または、障壁層３２は、例えば、アンドープのＡｌ_ｙＧａ_１−ｙＮ（０＜y＜１）を含む。活性層３０から放出される光のピーク波長は、例えば３６０ｎｍ以上６５０ｎｍ以下である。

ここで、アンドープとは、結晶成長の際に不純物を意図的に入れていないことを表す。逆に、ｎ型またはｐ型と記述している場合は意図的に導電型を制御する不純物をドープすることを指すものとする。

活性層３０とｐ型クラッド層４０との間に、ｐ側電子バリア層４１が設けられている。ｐ側電子バリア層４１は、活性層３０の最もｐ型クラッド層４０寄りの障壁層３２と、ｐ型クラッド層４０との間に設けられている。

ｐ側電子バリア層４１は、ｐ型クラッド層４０および障壁層３２よりもバンドギャップが広く、例えば、ｐ型ＡｌＧａＮ層である。ｐ側電子バリア層４１は、活性層３０からｐ型クラッド層４０側への電子のオーバーフローを抑制する。

ｐ側電子バリア層４１とｐ型クラッド層４０との間に、中間層５０が設けられている。中間層５０は、ｐ側電子バリア層４１側からｐ型クラッド層４０側に向かって連続的に狭くなるバンドギャップをもつ。

中間層５０は、例えば、ガリウム（Ｇａ）、窒素（Ｎ）、およびアルミニウム（Ａｌ）を含む層であり、ｐ型不純物を含む層またはアンドープの層である。

その中間層５０におけるＡｌ組成比は、ｐ側電子バリア層４１側よりもｐ型クラッド層４０側で低い。中間層２０のＡｌ組成比は、ｐ側電子バリア層４１側からｐ型クラッド層４０側に向かうにしたがって徐々に低くなっている。例えば、中間層５０をエピタキシャル成長させるときに、ガス中のＡｌ濃度を徐々に減らしていく。

または、中間層５０は、例えば、ガリウム（Ｇａ）、窒素（Ｎ）、アルミニウム（Ａｌ）、およびインジウム（Ｉｎ）を含む層であり、ｐ型不純物を含む層またはアンドープの層である。

その中間層５０におけるＩｎ組成比は、ｐ側電子バリア層４１側よりもｐ型クラッド層４０側で高い。中間層２０のＩｎ組成比は、ｐ側電子バリア層４１側からｐ型クラッド層４０側に向かうにしたがって徐々に高くなっている。例えば、中間層５０をエピタキシャル成長させるときに、ガス中のＩｎ濃度を徐々に増やしていく。

ここで、図４（ａ）は、一般的に用いられている窒化物半導体積層体の順バイアス状態におけるエネルギーバンド図を参照例として示したものである。図４（ａ）には電子の擬フェルミレベルおよびホールの擬フェルミレベルを１点鎖線で示している。

図４（ａ）は、ピエゾ効果も取り入れてシミュレーションした結果を表す。
図４（ｂ）はそのときの電子密度の分布を、図４（ｃ）はそのときのホール密度の分布を表す。

参照例の積層体において、ｐ側電子バリア層４１とｐ型クラッド層４０がｐ型ドーピングによりホール擬フェルミ準位近くに持上げられ、ｐ側電子バリア層４１とｐ型クラッド層４０のヘテロ界面および該ヘテロ界面に接するｐ型クラッド層４０の一部がホール擬フェルミ準位を突き抜けて高密度のホール蓄積領域を形成する。そして、キャリア注入のための順方向バイアス時に、電荷中性則を保つため、その高密度ホール蓄積領域に向かって電子が引き寄せられ、活性層３０のｐ側電子バリア層４１に接する障壁層３２に過剰に電子が集中し、その電荷がｎ型ドーピングと同等の効果となって、活性層３０のｐ側電子バリア層４１に接する障壁層３２のバンドを電子擬フェルミ準位側に引き寄せるように変形させる。

結果、活性層３０のｐ側電子バリア層４１に接する障壁層３２に電子の過剰集中が加速する。この電子集中により、電子密度の３乗に比例するオージェ効果（非発光キャリア再結合）が加速され、ドループ現象を加速させる。ドループ現象は、注入電流を大きくするほど発光効率が低下する現象である。

これに対して、図１（ａ）及び（ｂ）に示す第１実施形態によれば、ｐ側電子バリア層４１とｐ型クラッド層４０との間に、ｐ側電子バリア層４１側からｐ型クラッド層４０側に向かって連続的に狭くなるバンドギャップをもつ中間層５０を設けている。ｐ側電子バリア層４１とｐ型クラッド層４０との間でバンドギャップが急峻に変化していない。

このような中間層５０は、ｐ側電子バリア層４１とｐ型クラッド層４０との界面における価電子帯頂上のバンド不連続ステップを解消または緩和する。すなわち、ｐ側電子バリア層４１とｐ型クラッド層４０との界面の高密度のホール蓄積を抑制できる。このため、活性層３０とｐ側電子バリア層４１との界面への電子の過剰集中を抑制でき、オージェ効果によるドループ現象を緩和することができる。即ち、高電流注入領域での発光効率を大幅に改善可能にする。

次に、第２実施形態について説明する。なお、上記第１実施形態と同じ要素には同じ符号を付し、その詳細な説明は省略する。

図２（ａ）は、第２実施形態の窒化物半導体積層体の模式断面図である。
図２（ｂ）は、第２実施形態の窒化物半導体積層体の熱平衡状態（バイアス電圧が０Ｖ）における、ピエゾ効果を省略した模式的なエネルギーバンド図である。

ｐ側電子バリア層４１とｐ型クラッド層４０との間に、中間層６０が設けられている。中間層６０は、ｐ側電子バリア層４１とｐ型クラッド層４０との中間的なバンドギャップを持つ単層、または、ｐ側電子バリア層４１側からｐ型クラッド層４０側に向かって段階的にバンドギャップの狭くなる多層の半導体層からなる。

即ち、中間層６０は、単層、または、バンドギャップの異なる複数の層６０ａ、６０ｂを有する。この層数は任意である。層６０ａは、層６０ｂよりもｐ側電子バリア層４１側に設けられ、層６０ｂよりもバンドギャップが広い。層６０ｂは、層６０ａよりもｐ型クラッド層４０側に設けられ、層６０ａよりもバンドギャップが狭い。

層６０ａ、６０ｂは、例えば、ガリウム（Ｇａ）、窒素（Ｎ）、およびアルミニウム（Ａｌ）を含む層であり、ｐ型不純物を含む層またはアンドープの層である。層６０ｂのＡｌ組成比は、層６０ａのＡｌ組成比よりも低い。

または、層６０ａ、６０ｂは、例えば、ガリウム（Ｇａ）、窒素（Ｎ）、アルミニウム（Ａｌ）、およびインジウム（Ｉｎ）を含む層であり、ｐ型不純物を含む層またはアンドープの層である。層６０ｂのＩｎ組成比は、層６０ａのＩｎ組成比よりも高い。

第２実施形態によれば、ｐ側電子バリア層４１とｐ型クラッド層４０との間で、バンドギャップが急峻に変化せず、ｐ側電子バリア層４１側からｐ型クラッド層４０側に向かって段階的に狭くなっている。このため、各界面でのバンド不連続量が小さくなる。

これは、ｐ側電子バリア層４１とｐ型クラッド層４０との界面における価電子帯頂上のバンド不連続ステップを緩和する。すなわち、ｐ側電子バリア層４１とｐ型クラッド層４０との界面の高密度のホール蓄積を抑制できる。このため、活性層３０とｐ側電子バリア層４１との界面への電子の過剰集中を抑制でき、オージェ効果によるドループ現象を緩和することができる。

以上説明した実施形態において、ｐ側電子バリア層４１とｐ型クラッド層４０との間におけるホールの高密度蓄積を抑制するために、ｐ側電子バリア層４１とｐ型クラッド層４０との間における価電子帯頂上のバンド不連続の最大ステップは５０ｍｅＶ以下が望ましい。更に、この効果を発揮する中間層５０、６０の厚さは、１ｎｍ以上、望ましくは２．５ｎｍ以上である。

図３は、実施形態の半導体発光素子の模式断面図である。図３には、半導体発光素子の一例として、ＬＥＤ（Light Emitting Diode）を示す。

実施形態の半導体発光素子は、窒化物半導体層１０を有する。窒化物半導体層１０は、前述した実施形態の窒化物半導体積層体を含む。

窒化物半導体層１０は、例えば、ＭＯＣＶＤ（metal organic chemical vapor deposition）法、またはＭＢＥ（molecular beam epitaxy）法によって、基板１上に形成される。基板１は、例えば、シリコン基板、サファイア基板、ＳｉＣ基板、ＧａＮ基板を用いることができる。

また、窒化物半導体層１０は、前述した層（ｎ型クラッド層、活性層、ｐ型クラッド層、ｐ側電子バリア層、中間層）以外に、基板１と窒化物半導体との格子定数の不一致を緩和するバッファ層、電極とのコンタクト層などを含むことができる。また、ｎ型クラッド層と基板１との間に、ＳＬＳ（strained layer super lattice）バッファ層を形成して格子欠陥の低減化を図ることでもよい。

窒化物半導体層１０は、基板１の反対側に、ｐ型層の面１０ｐと、ｎ型層の面１０ｎとを有する。ｎ型層の面１０ｎ上にはｎ側電極パッド２が設けられている。ｐ型層の面１０ｐ上にはｐ側電極３（例えばＩＴＯ（Indium Tin Oxide）などの透明電極やＡｇ電極）が設けられ、そのｐ側電極３上にはｐ側電極パッド４が設けられている。

基板１はそのまま残すことでも、除去することでも構わない。前者の場合には、ｐ側電極３を透明電極とすることが望ましく、後者の場合には、ｐ側電極３をＡｇとして基板を除去した面から光を取り出すことでも構わない。また、後者の場合、ｎ側電極を基板を除去した面に設けることでも構わなく、ｎ側電極として透明電極を形成してｎ電極パッド２を部分的に設ける構成としてもよい。

前述した実施形態の窒化物半導体積層体を含むＬＥＤは高い発光効率を有する。または、実施形態の窒化物半導体積層体は、ＬＥＤに限らず、ＬＤ（Laser Diode）にも適用可能である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…基板、２…ｎ側電極パッド、３…透明電極、４…ｐ側電極パッド、１０…窒化物半導体積層体、２０…ｎ型クラッド層、３０…活性層、３１…井戸層、３２…障壁層、４０…ｐ型クラッド層、４１…ｐ側電子バリア層、５０，６０…中間層

Claims (6)

1. ｎ型窒化物半導体層と、
   ｐ型窒化物半導体層と、
   前記ｎ型窒化物半導体層と前記ｐ型窒化物半導体層との間に設けられ、窒化物半導体を含む活性層であって、複数の井戸層と、それぞれの前記井戸層を挟み前記井戸層よりもバンドギャップが広い複数の障壁層と、を有する活性層と、
   前記活性層と前記ｐ型窒化物半導体層との間に設けられ、前記活性層および前記ｐ型窒化物半導体層よりもバンドギャップが広く、窒化物半導体を含むｐ側電子バリア層と、
   前記ｐ側電子バリア層と前記ｐ型窒化物半導体層との間に設けられ、窒化物半導体を含む中間層であって、前記ｐ側電子バリア層側から前記ｐ型窒化物半導体層側に向かって連続的に狭くなるバンドギャップをもつ中間層と、
   を備えた窒化物半導体積層体。
2. ｎ型窒化物半導体層と、
   ｐ型窒化物半導体層と、
   前記ｎ型窒化物半導体層と前記ｐ型窒化物半導体層との間に設けられ、窒化物半導体を含む活性層であって、複数の井戸層と、それぞれの前記井戸層を挟み前記井戸層よりもバンドギャップが広い複数の障壁層と、を有する活性層と、
   前記活性層と前記ｐ型窒化物半導体層との間に設けられ、前記活性層および前記ｐ型窒化物半導体層よりもバンドギャップが広く、窒化物半導体を含むｐ側電子バリア層と、
   前記ｐ側電子バリア層と前記ｐ型窒化物半導体層との間に設けられ、窒化物半導体を含む中間層であって、前記ｐ側電子バリア層と前記ｐ型窒化物半導体層との中間的なバンドギャップを持つ単層、または、前記ｐ側電子バリア層側から前記ｐ型窒化物半導体層側に向かって段階的にバンドギャップの狭くなる多層の中間層と、
   を備えた窒化物半導体積層体。
3. 前記中間層は、ガリウム、窒素、およびアルミニウムを含み、
   前記中間層における前記ｐ型窒化物半導体層側のアルミニウム組成比は、前記中間層における前記ｐ側電子バリア層側のアルミニウム組成比よりも低い請求項１記載の窒化物半導体積層体。
4. 前記中間層は、ガリウム、窒素、アルミニウム、およびインジウムを含み、
   前記中間層における前記ｐ型窒化物半導体層側のインジウム組成比は、前記中間層における前記ｐ側電子バリア層側のインジウム組成比よりも高い請求項１記載の窒化物半導体積層体。
5. 前記中間層の厚さは、１ｎｍ以上である請求項１〜４のいずれか１つに記載の窒化物半導体積層体。
6. 請求項１〜５のいずれか１つに記載の窒化物半導体積層体と、
   前記ｎ型窒化物半導体層に接続されたｎ側電極と、
   前記ｐ型窒化物半導体層に接続されたｐ側電極と、
   を備えた半導体発光素子。

Images