[go: up one dir, main page]

JP2017045786A - 撮像装置およびその製造方法 - Google Patents

撮像装置およびその製造方法 Download PDF

Info

Publication number
JP2017045786A
JP2017045786A JP2015165708A JP2015165708A JP2017045786A JP 2017045786 A JP2017045786 A JP 2017045786A JP 2015165708 A JP2015165708 A JP 2015165708A JP 2015165708 A JP2015165708 A JP 2015165708A JP 2017045786 A JP2017045786 A JP 2017045786A
Authority
JP
Japan
Prior art keywords
film
forming
peripheral circuit
imaging device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015165708A
Other languages
English (en)
Inventor
史年 高橋
Fumitoshi Takahashi
史年 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015165708A priority Critical patent/JP2017045786A/ja
Priority to US15/216,756 priority patent/US20170062505A1/en
Priority to CN201610603174.6A priority patent/CN106486505A/zh
Publication of JP2017045786A publication Critical patent/JP2017045786A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】耐湿性が十分に確保される撮像装置を提供する。【解決手段】撮像装置では、画素領域ＰＥＲのフォトダイオードＰＤ等および周辺回路領域の画素トランジスタＰＴを覆うように、多層配線構造が形成されている。多層配線構造を覆うように、パッシベーション膜ＰＳＦが形成されている。パッシベーション膜ＰＳＦは、第４層間絶縁膜ＬＩＬに接する態様で、第４層間絶縁膜ＬＩＬとカラーフィルタＣＦとの間に介在し、画素領域ＰＥＲから周辺回路領域ＰＨＲに延在する。周辺回路領域ＰＦＲにおけるパッシベーション膜ＰＳＦは、画素領域ＰＥＲにおけるパッシベーション膜ＰＳＦよりも厚い膜厚をもって形成されている。【選択図】図２

Description

本発明は、撮像装置およびその製造方法に関し、たとえば、パッシベーション膜を備えた撮像装置に好適に利用できるものである。
撮像装置では、画素領域と周辺回路領域とが配置されている。画素領域では、受光した光を光電変換し、発生した電子をアナログ信号として出力する画素素子が形成されている。周辺回路領域では、出力されたアナログ信号からノイズを除去する等の補正を行ってデジタル信号に変換して出力する周辺回路素子が形成されている。なお、撮像装置を開示した文献の例として、特許文献１がある。
近年、撮像装置には、画素数を増加する等の高画質化への要求に対応するため、プロセスの微細化が進められている。また、画素数の増加に伴って、周辺回路領域では、信号処理のための回路規模が大きくなっている。一方で、撮像装置には、チップサイズを小さくすることが求められている。このため、撮像装置には、配線層の数を増やして集積度を上げることが求められている。
このとき、画素領域において、周辺回路領域の配線層と同様に、配線層の数を増やしてしまうと、光が入射するマクロレンズから半導体基板に形成されるフォトダイオードまでの距離が長くなって、光がフォトダイオードに達するまでに減衰する割合が高くなってしまい、感度が低下することになる。そのため、画素領域の配線層については、できる限り少なくして、マイクロレンズとフォトダイオードとの間の距離を縮めること（低背化）が求められる。
また、撮像装置を含め半導体装置には、耐湿性を確保するために、半導体素子等を覆うようにパッシベーション膜が形成されている。撮像装置の画素領域では、光の減衰を抑えるために、比較的膜厚の薄いパッシベーション膜が形成されている。周辺回路領域では、画素領域を覆うパッシベーション膜の膜厚と同じ膜厚のパッシベーション膜が形成されている。
特開２００３−５１５８５号公報
撮像装置の周辺回路領域では、最上層の配線層の側面等が、パッシベーション膜によって十分に覆われていることが求められている。
しかしながら、従来の撮像装置の周辺回路領域では、光の減衰を抑えるために画素領域に形成された比較的膜厚の薄いパッシベーション膜と同じ膜厚を有するパッシベーション膜が形成されている。このため、撮像装置の耐湿性を十分に確保することができないという問題が生じることが想定される。
その他の課題と新規な特徴は、本明細書の記述および添付の図面から明らかになるであろう。
一実施の形態に係る撮像装置は、半導体基板と、画素領域および周辺回路領域と、光電変換部を含む画素素子と、周辺回路素子と、複数の配線層および複数の層間絶縁膜を含む多層配線構造と、カラーフィルタと、マイクロレンズと、介在膜とを備えている。介在膜は、複数の層間絶縁膜のうち、最も上に位置する最上層絶縁膜と、カラーフィルタとの間に介在し、最上層絶縁膜に接触する態様で、画素領域から周辺回路領域に延在する。画素領域では、介在膜は第１膜厚をもって形成されている。周辺回路領域では、介在膜は、第１膜厚よりも厚い第２膜厚をもって形成されている。
他の実施の形態に係る撮像装置の製造方法は、以下の工程を備えている。半導体基板に、画素領域および周辺回路領域をそれぞれ規定する。画素領域に光電変換部を含む画素素子を形成する。周辺回路領域に周辺回路素子を形成する。画素素子および周辺回路素子を覆うように、複数の配線層および複数の層間絶縁膜を含む多層配線構造を形成する。複数の層間絶縁膜のうち、最も上に位置する最上層絶縁膜の上方に、カラーフィルタおよびマイクロレンズを形成する。多層配線構造を形成する工程とカラーフィルタおよびマイクロレンズを形成する工程との間に、最上層絶縁膜に接する態様で、最上層絶縁膜とカラーフィルタとの間に介在して周辺回路領域に延在する介在膜を形成する。介在膜を形成する工程では、第１膜を形成する。第１膜のうち、周辺回路領域に位置する第１膜の部分を残し、画素領域に位置する第１膜の部分を除去して最上層絶縁膜を露出する。画素領域では、露出した最上層絶縁膜を覆い、周辺回路領域では、残された第１膜の部分を覆うように、第２膜を形成する。
一実施の形態に係る撮像装置によれば、撮像装置の耐湿性を十分に確保することができる。
他の実施の形態に係る撮像装置の製造方法によれば、耐湿性が十分に確保される撮像装置を製造することができる。
各実施の形態に係る撮像装置の平面構造を示す平面図である。 実施の形態１に係る撮像装置の断面図である。 同実施の形態において、撮像装置の画素領域における赤色画素領域、緑色画素領域および青色画素領域の構造をそれぞれ示す断面図である。 同実施の形態において、撮像装置の製造方法の一工程を示す断面図である。 同実施の形態において、図４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図９に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１３に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１８に示す工程の後に行われる工程を示す断面図である。 比較例に係る撮像装置の断面図である。 実施の形態２に係る撮像装置の製造方法の一工程を示す断面図である。 同実施の形態において、図２１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２３に示す工程の後に行われる工程を示す断面図であり、主要部分が完成した撮像装置の断面図である。 実施の形態３に係る撮像装置の製造方法の一工程を示す断面図である。 同実施の形態において、図２５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２６に示す工程の後に行われる工程を示す断面図であり、主要部分が完成した撮像装置の断面図である。 実施の形態４に係る撮像装置の製造方法の一工程を示す断面図である。 同実施の形態において、図２８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２９に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３２に示す工程の後に行われる工程を示す断面図であり、主要部分が完成した撮像装置の断面図である。 実施の形態５に係る撮像装置の製造方法の一工程を示す断面図である。 同実施の形態において、図３４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３５に示す工程の後に行われる工程を示す断面図であり、主要部分が完成した撮像装置の断面図である。 実施の形態６に係る撮像装置の製造方法の一工程を示す断面図である。 同実施の形態において、図３７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３８に示す工程の後に行われる工程を示す断面図であり、主要部分が完成した撮像装置の断面図である。 実施の形態７に係る撮像装置の製造方法の一工程を示す断面図である。 同実施の形態において、図４０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４２に示す工程の後に行われる工程を示す断面図であり、主要部分が完成した撮像装置の断面図である。
はじめに、各実施の形態に係る撮像装置の平面構造の一例について説明する。図１に示すように、撮像装置ＩＳでは、光を受光する画素領域ＰＥＲの周囲を取り囲むように、周辺回路領域ＰＨＲが配置されている。画素領域では、受光した光を光電変換するフォトダイオードが形成されている。さらに、フォトダイオードにおいて発生した電子をアナログ信号として出力する、増幅トランジスタ等の画素トランジスタ（画素素子）が形成されている。周辺回路領域では、出力されたアナログ信号からノイズを除去する等の補正を行ってデジタル信号に変換して出力する周辺回路素子が形成されている。以下、各実施の形態において、画素領域ＰＥＲと周辺回路領域ＰＨＲの構造について具体的に説明する。
実施の形態１
実施の形態１に係る撮像装置について説明する。図２に示すように、半導体基板ＳＵＢには、分離絶縁膜ＳＴＩによって、画素領域ＰＥＲおよび周辺回路領域ＰＨＲが規定されている。画素領域ＰＥＲには、Ｐ型ウェルＰＷが形成されている。Ｐ型ウェルＰＷに、フォトダイオードＰＤ、ゲート電極ＧＥＴを含む転送トランジスタＴＴおよびゲート電極ＧＥＮを含む画素トランジスタＰＴが形成されている。フォトダイオードＰＤを覆うように、反射防止膜ＡＲＣを含む保護膜ＢＦが形成されている。
周辺回路領域ＰＨＲには、Ｐ型ウェルＰＷとＮ型ウェルＮＷとがそれぞれ複数形成されている。一のＰ型ウェルＰＷには、ゲート電極ＧＥＮＨを含むＮＭＯＳトランジスタＮＨＴが形成されている。他のＰ型ウェルＰＷには、ゲート電極ＧＥＮＬを含むＮＭＯＳトランジスタＮＬＴが形成されている。また、一のＮ型ウェルＮＷには、ゲート電極ＧＥＰＨを含むＰＭＯＳトランジスタＰＨＴが形成されている。他のＮ型ウェルには、ゲート電極ＧＥＰＬを含むＰＭＯＳトランジスタＰＬＴが形成されている。
ＮＭＯＳトランジスタＮＨＴおよびＰＭＯＳトランジスタＰＨＴは、たとえば、３．３Ｖ程度の高い電圧によって駆動する電界効果型トランジスタである。一方、ＮＭＯＳトランジスタＮＬＴおよびＰＭＯＳトランジスタＰＬＴは、たとえば、１．５Ｖ程度の低い電圧によって駆動する電界効果型トランジスタである。
そのフォトダイオードＰＤ、転送トランジスタＴＴ、画素トランジスタＰＴ、ＮＭＯＳトランジスタＮＨＴ、ＰＭＯＳトランジスタＰＨＴ、ＮＭＯＳトランジスタＮＬＴおよびＰＭＯＳトランジスタＰＬＴ等を覆うように、第１層間絶縁膜ＦＩＬが形成されている。
第１層間絶縁膜ＦＩＬの表面に、複数の第１配線層Ｍ１が形成されている。画素領域ＰＥＲでは、第１配線層Ｍ１と所定の画素トランジスタＰＴ等とが、プラグＰＧを介して電気的に接続されている。周辺回路領域ＰＨＲでは、第１配線層Ｍ１と、ＮＭＯＳトランジスタＮＨＴ等の所定の周辺トランジスタとが、プラグＰＧを介して電気的に接続されている。
複数の第１配線層Ｍ１を覆うように、第２層間絶縁膜ＳＩＬが形成されている。第２層間絶縁膜の表面に、複数の第２配線層Ｍ２が形成されている。画素領域ＰＥＲでは、第２配線層Ｍ２と所定の第１配線層Ｍ１とが、ヴィアＶ１を介して電気的に接続されている。周辺回路領域ＰＨＲでは、第２配線層Ｍ２と所定の第１配線層Ｍ１とが、ヴィアＶ１を介して電気的に接続されている。
複数の第２配線層Ｍ２を覆うように、第３層間絶縁膜ＴＩＬが形成されている。第３層間絶縁膜ＴＩＬの表面に、複数の第３配線層Ｍ３が形成されている。画素領域ＰＥＲでは、第３配線層Ｍ３と所定の第２配線層Ｍ２とが、ヴィアＶ２を介して電気的に接続されている。周辺回路領域ＰＨＲでは、第３配線層Ｍ３と所定の第２配線層Ｍ２とが、ヴィアＶ２を介して電気的に接続されている。
複数の第３配線層Ｍ３を覆うように、第４層間絶縁膜ＬＩＬが形成されている。この撮像装置では、第４層間絶縁膜ＬＩＬが最上層に位置する層間絶縁膜になる。周辺回路領域ＰＨＲでは、その第４層間絶縁膜ＬＩＬの表面に、パッドを含む第４配線層Ｍ４がさらに形成されている。一方、画素領域ＰＥＲでは、配線層は形成されていない。
画素領域ＰＥＲでは、第４層間絶縁膜ＬＩＬに接するとともに、周辺回路領域ＰＨＲでは、第４配線層Ｍ４を覆い第４層間絶縁膜ＬＩＬに接する態様で、パッシベーション膜ＰＳＦ（介在膜）が形成されている。パッシベーション膜ＰＳＦは、後述するカラーフィルタＣＦと第４層間絶縁膜ＬＩＬとの間に介在する。周辺回路領域ＰＨＲでは、パッシベーション膜ＰＳＦに、パッドとなる第４配線層Ｍ４を露出するパッド開口ＰＫが形成されている。
この撮像装置では、周辺回路領域ＰＨＲに位置するパッシベーション膜ＰＳＦの膜厚は、画素領域ＰＥＲに位置するパッシベーション膜ＰＳＦの膜厚よりも厚い。ここでは、周辺回路領域ＰＨＲに位置するパッシベーション膜ＰＳＦは、シリコン窒化膜ＳＮ１とシリコン窒化膜ＳＮ２との二層のシリコン窒化膜から形成されている。画素領域ＰＥＲに位置するパッシベーション膜ＰＳＦは、一層のシリコン窒化膜ＳＮ２から形成されている。
画素領域ＰＥＲでは、そのパッシベーション膜ＰＳＦに接するように平坦化膜ＦＦ１が形成されている。平坦化膜ＦＦ１に接するようにカラーフィルタＣＦが形成されている。カラーフィルタＣＦの厚さは、赤色画素領域、緑色画素領域および青色画素領域によって異なる。図３に示すように、緑色画素領域ＧＰＥＲに形成されるカラーフィルタＣＦＧの厚さが最も薄く、青色画素領域ＢＰＥＲに形成されるカラーフィルタＣＦＢの厚さが最も厚い。赤色画素領域ＲＰＥＲに形成されるカラーフィルタＣＦＲは、カラーフィルタＣＦＧとカラーフィルタＣＦＢとの間の厚さとされる。
画素領域ＰＥＲでは、厚さの異なるカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢを覆って平坦化するための平坦化膜ＦＦ２がさらに形成されている。その平坦化膜ＦＦ２の表面にマイクロレンズＭＬが配置されている。撮像装置の主要部分は上記のように構成される。
次に、上述した撮像装置の製造方法の一例について説明する。図４に示すように、たとえば、トレンチ分離法によって、半導体基板ＳＵＢに分離絶縁膜ＳＴＩが形成される。次に、図５に示すように、Ｐ型不純物を注入することによってＰ型ウェルＰＷが形成される。また、Ｎ型不純物を注入することによって、Ｎ型ウェルＮＷが形成される。
その後、さらに、Ｎ型不純物の注入、Ｐ型不純物の注入、導電膜のパターニング等を経て、画素領域ＰＥＲでは、フォトダイオードＰＤ、保護膜ＢＦ、ゲート電極ＧＥＴを有する転送トランジスタＴＴおよびゲート電極ＧＥＮを有する画素トランジスタＰＴが形成される。周辺回路領域ＰＨＲでは、ＮＭＯＳトランジスタＮＨＴ、ＰＭＯＳトランジスタＰＨＴ、ＮＭＯＳトランジスタＮＬＴおよびＰＭＯＳトランジスタＰＬＴ等が形成される。
次に、フォトダイオードＰＤおよびＮＭＯＳトランジスタＮＨＴ等を覆うように、たとえば、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）酸化膜等からなる第１層間絶縁膜ＦＩＬ（図６参照）が形成される。次に、その第１層間絶縁膜ＦＩＬを貫通するコンタクトホールが形成され、そのコンタクトホール内にバリア膜を含む導電膜が形成される。その後、たとえば、化学的機械研磨処理を施すことにより、図６に示すように、第１層間絶縁膜ＦＩＬを貫通するプラグＰＧが形成される。
次に、第１層間絶縁膜ＦＩＬを覆うように、たとえば、アルミニウム膜等の導電膜（図示せず）が形成される。次に、その導電膜に所定の写真製版処理とエッチング処理を行うことにより、図７に示すように、第１配線層Ｍ１が形成される。
次に、図８に示すように、第１配線層Ｍ１を覆うように、第２層間絶縁膜ＳＩＬが形成される。次に、所定の写真製版処理を行うことにより、フォトレジストパターンＰＲ１が形成される。次に、そのフォトレジストパターンＰＲ１をエッチングマスクとして、第２層間絶縁膜ＳＩＬにエッチング処理を行うことにより、第１配線層Ｍ１を露出するスルーホールＴＨが形成される。その後、フォトレジストパターンＰＲ１が除去される。
次に、図９に示すように、スルーホールＴＨ内にバリア膜を含む導電膜を形成することによって、ヴィアＶ１が形成される。次に、第２層間絶縁膜ＳＩＬを覆うように導電膜（図示せず）が形成され、その導電膜に所定の写真製版処理とエッチング処理を行うことにより、第２配線層Ｍ２が形成される。次に、第２配線層Ｍ２を覆うように、第３層間絶縁膜ＴＩＬが形成される。次に、ヴィアＶ１を形成する工程と同様の工程により、第３層間絶縁膜ＴＩＬを貫通するようにヴィアＶ２が形成される。
次に、第２層間絶縁膜ＳＩＬを覆うように、導電膜（図示せず）が形成され、その導電膜に所定の写真製版処理とエッチング処理を行うことにより、第３配線層Ｍ３が形成される。次に、第３配線層Ｍ３を覆うように、第４層間絶縁膜ＬＩＬが形成される。第４層間絶縁膜ＬＩＬが最上層の層間絶縁膜になる。次に、周辺回路領域ＰＨＲに位置する第４層間絶縁膜ＬＩＬに、第４層間絶縁膜ＬＩＬを貫通するヴィアＶ３が形成される。
次に、第４層間絶縁膜ＬＩＬを覆うように、導電膜（図示せず）が形成され、その導電膜に所定の写真製版処理とエッチング処理を行うことにより、周辺回路領域ＰＨＲでは、パッドを含む第４配線層Ｍ４が形成される。一方、画素領域ＰＥＲでは、新たな配線層は形成されない。次に、図１０に示すように、たとえば、プラズマＣＶＤ（Chemical Vapor Deposition）法により、膜厚約７００ｎｍ〜８００ｎｍ程度のシリコン窒化膜ＳＮ１が、第４層間絶縁膜ＬＩＬを覆うように形成される。周辺回路領域ＰＨＲでは、シリコン窒化膜ＳＮ１はパッシベーション膜の一部となる。
次に、図１１示すように、所定の写真製版処理を行うことにより、画素領域ＰＥＲを露出し、周辺回路領域ＰＨＲを覆うフォトレジストパターンＰＲ２が形成される。次に、フォトレジストパターンＰＲ２をエッチングマスクとして、露出したシリコン窒化膜ＳＮ１にエッチング処理を行うことにより、図１２に示すように、画素領域ＰＥＲに位置するシリコン窒化膜ＳＮ１が除去されて、第４層間絶縁膜ＬＩＬが露出する。その後、フォトレジストパターンＰＲ２が除去される。
次に、図１３に示すように、たとえば、プラズマＣＶＤ法により、膜厚約２００ｎｍ〜３００ｎｍ程度のシリコン窒化膜ＳＮ２が形成される。画素領域ＰＥＲでは、シリコン窒化膜ＳＮ２は、第４層間絶縁膜ＬＩＬを覆うように形成される。周辺回路領域ＰＨＲでは、シリコン窒化膜ＳＮ２は、シリコン窒化膜ＳＮ１を覆うように形成される。こうして、画素領域ＰＥＲでは、シリコン窒化膜ＳＮ２からなるパッシベーション膜ＰＳＦが形成される。周辺回路領域ＰＨＲでは、シリコン窒化膜ＳＮ１およびシリコン窒化膜ＳＮ２からなるパッシベーション膜ＰＳＦが形成される。
次に、所定の写真製版処理とエッチング処理を行うことにより、図１４に示すように、周辺回路領域ＰＨＲに位置するパッシベーション膜ＰＳＦの部分に、パッドとなる第４配線層Ｍ４を露出するパッド開口ＰＫが形成される。次に、図１５に示すように、周辺回路領域ＰＨＲのパッド開口ＰＫ等の段差を覆うように、平坦化膜ＦＦ１が形成される。平坦化膜ＦＦ１の材料として有機材料が用いられ、平坦化膜ＦＦ１は、その有機材料を塗布することによって形成される。
次に、図１６に示すように、カラーフィルタＣＦが形成される。カラーフィルタの材料として、顔料を含むフォトレジストが使用される。フォトレジストを塗布し、所定の写真製版処理を行うことにより、カラーフィルタＣＦが形成される。このとき、赤色画素領域ＲＰＥＲ、緑色画素領域ＧＰＥＲおよび青色画素領域ＢＰＥＲに対応した、厚さが互いに異なるカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢがそれぞれ形成される（図３参照）。
次に、図１７に示すように、厚さが互いに異なるカラーフィルタＣＦ等の段差を覆うように、平坦化膜ＦＦ２が形成される。平坦化膜ＦＦ２の材料として、平坦化膜ＦＦ１と同様に有機材料が用いられ、平坦化膜ＦＦ２は、その有機材料を塗布することによって形成される。次に、図１８に示すように、画素領域ＰＥＲにマイクロレンズＭＬが形成される。マイクロレンズＭＬの材料として、有機材料が使用される。その有機材料を塗布し、所定の写真製版処理およびリフロー処理を行うことにより、マイクロレンズＭＬが形成される。
次に、所定の写真製版処理を行うことにより、画素領域ＰＥＲを覆い、周辺回路領域ＰＨＲを露出するフォトレジストパターン（図示せず）が形成される。次に、そのフォトレジストパターンをエッチングマスクとして、露出した平坦化膜ＦＦ２、ＦＦ１にエッチング処理を行うことにより、図１９に示すように、周辺回路領域ＰＨＲに位置する平坦化膜ＦＦ２、ＦＦ１が除去される。その後、フォトレジストパターンが除去される。こうして、撮像装置の主要部分が形成される。
上述した撮像装置では、周辺回路領域ＰＨＲに位置するパッシベーション膜ＰＳＦの膜厚は、画素領域ＰＥＲに位置するパッシベーション膜ＰＳＦの膜厚よりも厚い。これにより、周辺回路領域における耐湿性を十分に確保することができる。このことについて、比較例に係る撮像装置と比べて説明する。
図２０に示すように、比較例に係る撮像装置では、周辺回路領域ＰＨＲに位置するパッシベーション膜ＰＳＦは、画素領域ＰＥＲに位置するパッシベーション膜ＰＳＦの膜厚と同じ膜をもって形成されている。なお、これ以外の構成については、図２に示す撮像装置と同じなので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
すでに説明したように、画素領域ＰＥＲでは、入射する光の減衰を抑えるために、パッシベーション膜ＰＳＦとして、比較的膜厚の薄いパッシベーション膜が形成される。このため、周辺回路領域ＰＨＲに形成されるパッシベーション膜ＰＳＦが、そのような比較的薄い膜厚と同じ膜厚をもって形成されると、撮像装置の耐湿性を十分に確保することができないことが想定される。
比較例に係る撮像装置に対して実施の形態１に係る撮像装置では、画素領域ＰＥＲに位置するパッシベーション膜ＰＳＦは、一層のシリコン窒化膜ＳＮ２から形成されている。一方、周辺回路領域ＰＨＲに位置するパッシベーション膜ＰＳＦは、シリコン窒化膜ＳＮ１とシリコン窒化膜ＳＮ２との二層シリコン窒化膜から形成されている。
これにより、周辺回路領域ＰＨＲに位置するパッシベーション膜ＰＳＦは、画素領域ＰＥＲに位置するパッシベーション膜ＰＳＦの膜厚よりも厚い膜厚をもって形成されていることになる。その結果、撮像装置の耐湿性を十分に確保することができ、撮像装置の信頼性を向上させることができる。
また、画素領域ＰＥＲでは、比較的薄い膜厚のパッシベーション膜が形成されていることで、入射する光の減衰を抑えることができ、撮像装置の感度が低下するのを抑制することができる。こうして、実施の形態１に係る撮像装置では、耐湿性の向上と感度の向上とを図ることができる。
実施の形態２
実施の形態２に係る撮像装置について説明する。はじめに、撮像装置の製造方法の一例について説明する。なお、実施の形態２以降では、実施の形態１に係る撮像装置と同一部材には同一符号を付し、必要に応じてその説明をすることとする。まず、図４〜図１２に示す工程と同様の工程を経て、図２１に示すように、周辺回路領域ＰＨＲでは、第４層間絶縁膜ＬＩＬを覆うシリコン窒化膜ＳＮ１が残される。画素領域ＰＥＲでは、シリコン窒化膜が除去されて、第４層間絶縁膜ＬＩＬが露出する。
次に、図２２に示すように、たとえば、プラズマＣＶＤ法により、膜厚約５０〜８０ｎｍ程度のシリコン酸窒化膜ＳＯＮが形成される。画素領域ＰＥＲでは、シリコン酸窒化膜ＳＯＮは、第４層間絶縁膜ＬＩＬを覆うように形成される。周辺回路領域ＰＨＲでは、シリコン酸窒化膜ＳＯＮは、シリコン窒化膜ＳＮ１を覆うように形成される。
次に、図２３に示すように、たとえば、プラズマＣＶＤ法により、膜厚約２００ｎｍ〜３００ｎｍ程度のシリコン窒化膜ＳＮ２が形成される。画素領域ＰＥＲでは、シリコン窒化膜ＳＮ２は、シリコン酸窒化膜ＳＯＮを覆うように形成される。周辺回路領域ＰＨＲでは、シリコン窒化膜ＳＮ２は、シリコン酸窒化膜ＳＯＮを覆うように形成される。
こうして、画素領域ＰＥＲでは、シリコン酸窒化膜ＳＯＮの上にシリコン窒化膜ＳＮ２を積層したパッシベーション膜ＰＳＦが形成される。周辺回路領域ＰＨＲでは、シリコン窒化膜ＳＮ１、シリコン酸窒化膜ＳＯＮおよびシリコン窒化膜ＳＮ２を積層したパッシベーション膜ＰＳＦが形成される。その後、図１４〜図１９に示す工程と同様の工程を経て、図２４に示すように、撮像装置の主要部分が完成する。
上述した撮像装置では、画素領域ＰＥＲに位置するパッシベーション膜ＰＳＦは、シリコン酸窒化膜ＳＯＮおよびシリコン窒化膜ＳＮ２から形成されている。一方、周辺回路領域ＰＨＲに位置するパッシベーション膜ＰＳＦは、シリコン窒化膜ＳＮ１、シリコン酸窒化膜ＳＯＮおよびシリコン窒化膜ＳＮ２から形成されている。
これにより、周辺回路領域ＰＨＲに位置するパッシベーション膜ＰＳＦは、画素領域ＰＥＲに位置するパッシベーション膜ＰＳＦの膜厚よりも厚い膜厚をもって形成されていることになる。その結果、撮像装置の耐湿性を十分に確保することができ、撮像装置の信頼性を向上させることができる。
さらに、上述した撮像装置の画素領域ＰＥＲでは、入射してきた光が、パッシベーション膜ＰＳＦと第４層間絶縁膜ＬＩＬとの界面において反射されるのを抑制することができる。これについて説明する。
シリコン窒化膜ＳＮ２の屈折率ｎは約１．９程度である。ＴＥＯＳ酸化膜等のシリコン酸化膜から形成される第４層間絶縁膜ＬＩＬの屈折率ｎは約１．４〜１．５程度である。シリコン酸窒化膜ＳＯＮの屈折率ｎは約１．５〜１．７程度である。画素領域ＰＥＲでは、第４層間絶縁膜ＬＩＬとシリコン窒化膜ＳＮ２との間にシリコン酸窒化膜ＳＯＮが介在している。
これにより、シリコン酸窒化膜ＳＯＮ（パッシベーション膜ＰＳＦ）の屈折率と第４層間絶縁膜ＬＩＬの屈折率との差が、シリコン窒化膜ＳＮ２の屈折率と第４層間絶縁膜ＬＩＬの屈折率との差よりも小さくなる。その結果、入射してきた光が、シリコン酸窒化膜ＳＯＮ（パッシベーション膜ＰＳＦ）と第４層間絶縁膜ＬＩＬとの界面において反射されるのを抑制することができ、撮像装置としての感度をさらに向上させることができる。
発明者らの評価によれば、一定強度の光を撮像装置に照射して、出力される信号（電圧値）を評価したところ、画素領域ＰＥＲにシリコン酸窒化膜ＳＯＮが形成されていない撮像装置と比べて、電圧値が数％上昇することが確認された。
実施の形態３
実施の形態３に係る撮像装置について説明する。はじめに、撮像装置の製造方法の一例について説明する。まず、図４〜図１２に示す工程と同様の工程を経て、図２５に示すように、周辺回路領域ＰＨＲでは、第４層間絶縁膜ＬＩＬを覆うシリコン窒化膜ＳＮ１が残される。画素領域ＰＥＲでは、シリコン窒化膜が除去されて、第４層間絶縁膜ＬＩＬが露出する。
次に、図２６に示すように、たとえば、プラズマＣＶＤ法により、膜厚約５０ｎｍ〜８０ｎｍ程度のシリコン酸窒化膜ＳＯＮ１が形成される。画素領域ＰＥＲでは、シリコン酸窒化膜ＳＯＮ１は、第４層間絶縁膜ＬＩＬを覆うように形成される。周辺回路領域ＰＨＲでは、シリコン酸窒化膜ＳＯＮ１は、シリコン窒化膜ＳＮ１を覆うように形成される。
次に、たとえば、プラズマＣＶＤ法により、膜厚約２００ｎｍ〜３００ｎｍ程度のシリコン窒化膜ＳＮ２が形成される。画素領域ＰＥＲでは、シリコン窒化膜ＳＮ２は、シリコン酸窒化膜ＳＯＮ１を覆うように形成される。周辺回路領域ＰＨＲでは、シリコン窒化膜ＳＮ２は、シリコン酸窒化膜ＳＯＮ１を覆うように形成される。
次に、たとえば、プラズマＣＶＤ法により、膜厚約５０ｎｍ〜８０ｎｍ程度のシリコン酸窒化膜ＳＯＮ２がさらに形成される。画素領域ＰＥＲでは、シリコン酸窒化膜ＳＯＮ２は、シリコン窒化膜ＳＮ２を覆うように形成される。周辺回路領域ＰＨＲでは、シリコン酸窒化膜ＳＯＮ２は、シリコン窒化膜ＳＮ２を覆うように形成される。
こうして、画素領域ＰＥＲでは、シリコン酸窒化膜ＳＯＮ１、シリコン窒化膜ＳＮ２およびシリコン酸窒化膜ＳＯＮ２を積層したパッシベーション膜ＰＳＦが形成される。周辺回路領域ＰＨＲでは、シリコン窒化膜ＳＮ１、シリコン酸窒化膜ＳＯＮ１、シリコン窒化膜ＳＮ２およびシリコン酸窒化膜ＳＯＮ２を積層したパッシベーション膜ＰＳＦが形成される。その後、図１４〜図１９に示す工程と同様の工程を経て、図２７に示すように、撮像装置の主要部分が完成する。
上述した撮像装置では、画素領域ＰＥＲに位置するパッシベーション膜ＰＳＦは、シリコン酸窒化膜ＳＯＮ１、シリコン窒化膜ＳＮ２およびシリコン酸窒化膜ＳＯＮ２から形成されている。一方、周辺回路領域ＰＨＲに位置するパッシベーション膜ＰＳＦは、シリコン窒化膜ＳＮ１、シリコン酸窒化膜ＳＯＮ１、シリコン窒化膜ＳＮ２およびシリコン酸窒化膜ＳＯＮ２から形成されている。
これにより、周辺回路領域ＰＨＲに位置するパッシベーション膜ＰＳＦは、画素領域ＰＥＲに位置するパッシベーション膜ＰＳＦの膜厚よりも厚い膜厚をもって形成されていることになる。その結果、撮像装置の耐湿性を十分に確保することができ、撮像装置の信頼性を向上させることができる。
また、上述した撮像装置の画素領域ＰＥＲでは、実施の形態２において説明したのと同様に、第４層間絶縁膜ＬＩＬとシリコン窒化膜ＳＮ２との間にシリコン酸窒化膜ＳＯＮ１が介在している。これにより、シリコン酸窒化膜ＳＯＮ１の屈折率と第４層間絶縁膜ＬＩＬの屈折率との差が、シリコン窒化膜ＳＮ２の屈折率と第４層間絶縁膜ＬＩＬの屈折率との差よりも小さくなって、入射してきた光が、シリコン酸窒化膜ＳＯＮ１と第４層間絶縁膜ＬＩＬとの界面において反射されるのを抑制することができる。
さらに、上述した撮像装置の画素領域ＰＥＲでは、入射してきた光が、平坦化膜ＦＦ１とパッシベーション膜ＰＳＦとの界面において反射されるのを抑制することができる。これについて説明する。
シリコン窒化膜ＳＮ２の屈折率ｎは約１．９程度である。樹脂等の有機材料から形成される平坦化膜ＦＦ１の屈折率ｎは約１．４〜１．５程度である。シリコン酸窒化膜ＳＯＮ２の屈折率ｎは約１．５〜１．７程度である。画素領域ＰＥＲでは、平坦化膜ＦＦ１とシリコン窒化膜ＳＮ２との間にシリコン酸窒化膜ＳＯＮ２が介在している。
これにより、平坦化膜ＦＦ１の屈折率とシリコン酸窒化膜ＳＯＮ２（パッシベーション膜ＰＳＦ）の屈折率との差が、平坦化膜ＦＦ１の屈折率とシリコン窒化膜ＳＮ２の屈折率との差よりも小さくなる。その結果、入射してきた光が、平坦化膜ＦＦ１とシリコン酸窒化膜ＳＯＮ２（パッシベーション膜ＰＳＦ）との界面において反射されるのを抑制することができる。
こうして、上述した撮像装置では、平坦化膜ＦＦ１とパッシベーション膜ＰＳＦとの界面およびパッシベーション膜ＰＳＦと第４層間絶縁膜ＬＩＬとの界面において、入射してきた光が反射されるのを抑制することができ、撮像装置としての感度をさらに向上させることができる。
実施の形態４
実施の形態４に係る撮像装置について説明する。はじめに、撮像装置の製造方法の一例について説明する。まず、図４〜図１１に示す工程と同様の工程を経て、図２８に示すように、画素領域ＰＥＲでは、シリコン窒化膜ＳＮ１を露出し、周辺回路領域ＰＨＲでは、シリコン窒化膜ＳＮ１を覆うフォトレジストパターンＰＲ２が形成される。
次に、図２９に示すように、フォトレジストパターンＰＲ２をエッチングマスクとしてエッチング処理を行うことにより、画素領域ＰＥＲに露出したシリコン窒化膜ＳＮ１が除去されて、第４層間絶縁膜ＬＩＬの表面が露出する。さらに、エッチング処理を続けることにより、露出した第４層間絶縁膜ＬＩＬがエッチングされる。
これにより、図３０に示すように、画素領域ＰＥＲに位置する第４層間絶縁膜ＬＩＬの表面は、周辺回路領域ＰＨＲに位置する第４層間絶縁膜ＬＩＬの表面よりも低い位置になる。その後、図３１に示すように、フォトレジストパターンＰＲ２が除去されて、周辺回路領域ＰＨＲに位置するシリコン窒化膜ＳＮ１が露出する。
次に、図３２に示すように、たとえば、プラズマＣＶＤ法により、膜厚約２００ｎｍ〜３００ｎｍ程度のシリコン窒化膜ＳＮ２が形成される。画素領域ＰＥＲでは、シリコン窒化膜ＳＮ２は、第４層間絶縁膜ＬＩＬを覆うように形成される。周辺回路領域ＰＨＲでは、シリコン窒化膜ＳＮ２は、シリコン窒化膜ＳＮ１を覆うように形成される。
こうして、画素領域ＰＥＲでは、シリコン窒化膜ＳＮ２からなるパッシベーション膜ＰＳＦが形成される。周辺回路領域ＰＨＲでは、シリコン窒化膜ＳＮ１およびシリコン窒化膜ＳＮ２を積層したパッシベーション膜ＰＳＦが形成される。その後、図１４〜図１９に示す工程と同様の工程を経て、図３３に示すように、撮像装置の主要部分が完成する。
上述した撮像装置では、実施の形態１において説明したのと同様に、周辺回路領域ＰＨＲに位置するパッシベーション膜ＰＳＦが、画素領域ＰＥＲに位置するパッシベーション膜ＰＳＦの膜厚よりも厚い膜厚をもって形成されていることで、撮像装置の耐湿性を十分に確保することができる。
さらに、上述した撮像装置では、画素領域ＰＥＲの第４層間絶縁膜ＬＩＬの表面が、周辺回路領域ＰＨＲの第４層間絶縁膜ＬＩＬの表面よりも低い位置になる。このため、画素領域ＰＥＲの第４層間絶縁膜ＬＩＬとパッシベーション膜ＰＳＦとの界面（界面Ａ）は、周辺回路領域ＰＨＲの第４層間絶縁膜ＬＩＬとパッシベーション膜ＰＳＦとの界面（界面Ｂ）よりも低い位置になる。
これにより、光が入射するマイクロレンズＭＬからフォトダイオードＰＤまでの距離が、界面Ａが界面Ｂと同じ高さ（位置）にある場合における距離よりも短くなる（低背化）。その結果、入射する光の減衰をさらに抑えることができ、撮像装置の感度が低下するのを確実に抑制することができる。
実施の形態５
実施の形態５に係る撮像装置について説明する。はじめに、撮像装置の製造方法の一例について説明する。まず、図４〜図１１に示す工程と同様の工程を経た後、図３０および図３１に示す工程と同様の工程を経て、図３４に示すように、画素領域ＰＥＲに位置する第４層間絶縁膜ＬＩＬの表面は、周辺回路領域ＰＨＲに位置する第４層間絶縁膜ＬＩＬの表面よりも低い位置になり、周辺回路領域ＰＨＲに位置するシリコン窒化膜ＳＮ１が露出する。
次に、図３５に示すように、たとえば、プラズマＣＶＤ法により、膜厚約５０〜８０ｎｍ程度のシリコン酸窒化膜ＳＯＮが形成される。次に、たとえば、プラズマＣＶＤ法により、膜厚約２００ｎｍ〜３００ｎｍ程度のシリコン窒化膜ＳＮ２が形成される。
こうして、画素領域ＰＥＲでは、シリコン酸窒化膜ＳＯＮの上にシリコン窒化膜ＳＮ２を積層したパッシベーション膜ＰＳＦが形成される。周辺回路領域ＰＨＲでは、シリコン窒化膜ＳＮ１、シリコン酸窒化膜ＳＯＮおよびシリコン窒化膜ＳＮ２を積層したパッシベーション膜ＰＳＦが形成される。その後、図１４〜図１９に示す工程と同様の工程を経て、図３６に示すように、撮像装置の主要部分が完成する。
上述した撮像装置では、実施の形態２において説明したのと同様に、周辺回路領域ＰＨＲに位置するパッシベーション膜ＰＳＦが、画素領域ＰＥＲに位置するパッシベーション膜ＰＳＦの膜厚よりも厚い膜厚をもって形成されていることで、撮像装置の耐湿性を十分に確保することができる。
また、実施の形態２において説明したのと同様に、画素領域ＰＥＲでは、第４層間絶縁膜ＬＩＬ（屈折率ｎ：約１．４〜１．５程度）とシリコン窒化膜ＳＮ２（屈折率ｎ：約１．９程度）との間にシリコン酸窒化膜ＳＯＮ（屈折率ｎ：約１．５〜１．７程度）が介在している。これにより、入射してきた光が、シリコン酸窒化膜ＳＯＮ（パッシベーション膜ＰＳＦ）と第４層間絶縁膜ＬＩＬとの界面において反射されるのを抑制することができる。
さらに、上述した撮像装置では、実施の形態４において説明したのと同様に、画素領域ＰＥＲの第４層間絶縁膜ＬＩＬとパッシベーション膜ＰＳＦとの界面（界面Ａ）は、周辺回路領域ＰＨＲの第４層間絶縁膜ＬＩＬとパッシベーション膜ＰＳＦとの界面（界面Ｂ）よりも低い位置にある。
これにより、光が入射するマイクロレンズＭＬからフォトダイオードＰＤまでの距離が、界面Ａが界面Ｂと同じ高さ（位置）にある場合における距離よりも短くなる（低背化）。その結果、入射する光の減衰をさらに抑えることができ、撮像装置の感度が低下するのを確実に抑制することができる。
実施の形態６
実施の形態６に係る撮像装置について説明する。はじめに、撮像装置の製造方法の一例について説明する。まず、図４〜図１１に示す工程と同様の工程を経た後、図３０および図３１に示す工程と同様の工程を経て、図３７に示すように、画素領域ＰＥＲに位置する第４層間絶縁膜ＬＩＬの表面は、周辺回路領域ＰＨＲに位置する第４層間絶縁膜ＬＩＬの表面よりも低い位置になり、周辺回路領域ＰＨＲに位置するシリコン窒化膜ＳＮ１が露出する。
次に、図３８に示すように、たとえば、プラズマＣＶＤ法により、膜厚約５０ｎｍ〜８０ｎｍ程度のシリコン酸窒化膜ＳＯＮ１が形成される。次に、たとえば、プラズマＣＶＤ法により、膜厚約２００ｎｍ〜３００ｎｍ程度のシリコン窒化膜ＳＮ２が形成される。次に、たとえば、プラズマＣＶＤ法により、膜厚約５０ｎｍ〜８０ｎｍ程度のシリコン酸窒化膜ＳＯＮ２がさらに形成される。
こうして、画素領域ＰＥＲでは、シリコン酸窒化膜ＳＯＮ１、シリコン窒化膜ＳＮ２およびシリコン酸窒化膜ＳＯＮ２を積層したパッシベーション膜ＰＳＦが形成される。周辺回路領域ＰＨＲでは、シリコン窒化膜ＳＮ１、シリコン酸窒化膜ＳＯＮ１、シリコン窒化膜ＳＮ２およびシリコン酸窒化膜ＳＯＮ２を積層したパッシベーション膜ＰＳＦが形成される。その後、図１４〜図１９に示す工程と同様の工程を経て、図３９に示すように、撮像装置の主要部分が完成する。
上述した撮像装置では、実施の形態３において説明したのと同様に、周辺回路領域ＰＨＲに位置するパッシベーション膜ＰＳＦが、画素領域ＰＥＲに位置するパッシベーション膜ＰＳＦの膜厚よりも厚い膜厚をもって形成されていることで、撮像装置の耐湿性を十分に確保することができる。
また、実施の形態３において説明したのと同様に、画素領域ＰＥＲでは、第４層間絶縁膜ＬＩＬ（屈折率ｎ：約１．４〜１．５程度）とシリコン窒化膜ＳＮ２（屈折率ｎ：約１．９程度）との間にシリコン酸窒化膜ＳＯＮ１（屈折率ｎ：約１．５〜１．７程度）が介在している。そして、平坦化膜ＦＦ１（屈折率ｎ：約１．４〜１．５程度）とシリコン窒化膜ＳＮ２（屈折率ｎ：約１．９程度）との間にシリコン酸窒化膜ＳＯＮ２（屈折率ｎ：約１．５〜１．７程度）が介在している。
これにより、入射してきた光が、平坦化膜ＦＦ１とシリコン酸窒化膜ＳＯＮ２（パッシベーション膜ＰＳＦ）との界面において反射されるのを抑制することができるとともに、シリコン酸窒化膜ＳＯＮ１と第４層間絶縁膜ＬＩＬとの界面において反射されるのを抑制することができる。
さらに、上述した撮像装置では、実施の形態４において説明したのと同様に、画素領域ＰＥＲの第４層間絶縁膜ＬＩＬとパッシベーション膜ＰＳＦとの界面（界面Ａ）は、周辺回路領域ＰＨＲの第４層間絶縁膜ＬＩＬとパッシベーション膜ＰＳＦとの界面（界面Ｂ）よりも低い位置にある。
これにより、光が入射するマイクロレンズＭＬからフォトダイオードＰＤまでの距離が、界面Ａが界面Ｂと同じ高さ（位置）にある場合における距離よりも短くなる（低背化）。その結果、入射する光の減衰をさらに抑えることができ、撮像装置の感度が低下するのを確実に抑制することができる。
実施の形態７
実施の形態７に係る撮像装置について説明する。はじめに、撮像装置の製造方法の一例について説明する。まず、図４〜図１０に示す工程と同様の工程を経て、図４０に示すように、膜厚約７００ｎｍ〜８００ｎｍ程度のシリコン窒化膜ＳＮ１が、第４層間絶縁膜ＬＩＬを覆うように形成される。
次に、図４１に示すように、シリコン窒化膜ＳＮ１の全面に異方性エッチング処理を行うことにより、第４配線層Ｍ４の側面に位置するシリコン窒化膜ＳＮ１の部分を残して、第４層間絶縁膜ＬＩＬの上面上に位置するシリコン窒化膜ＳＮ１の部分が除去される。これにより、周辺回路領域ＰＨＲでは、第４配線層Ｍ４の側面にサイドウォール窒化膜ＳＷＮが形成される。
次に、図４２に示すように、たとえば、プラズマＣＶＤ法により、膜厚約２００ｎｍ〜３００ｎｍ程度のシリコン窒化膜ＳＮ２が形成される。画素領域ＰＥＲでは、シリコン窒化膜ＳＮ２は、第４層間絶縁膜ＬＩＬを覆うように形成される。周辺回路領域ＰＨＲでは、シリコン窒化膜ＳＮ２は、サイドウォール窒化膜ＳＷＮおよび第４配線層Ｍ４等を覆うように形成される。
こうして、画素領域ＰＥＲでは、シリコン窒化膜ＳＮ２からなるパッシベーション膜ＰＳＦが形成される。周辺回路領域ＰＨＲでは、サイドウォール窒化膜ＳＷＮおよびシリコン窒化膜ＳＮ２からなるパッシベーション膜ＰＳＦが形成される。その後、図１４〜図１９に示す工程と同様の工程を経て、図４３に示すように、撮像装置の主要部分が完成する。
上述した撮像装置の周辺回路領域ＰＨＲでは、第４配線層Ｍ４の側面を覆うようにサイドウォール窒化膜ＳＷＮが形成され、さらに、そのサイドウォール窒化膜ＳＷＮと第４配線層Ｍ４とを覆うように、シリコン窒化膜ＳＮ２が形成されている。これにより、撮像装置の耐湿性を十分に確保することができ、撮像装置の信頼性を向上させることができる。
しかも、第４配線層Ｍ４の側面を覆うサイドウォール窒化膜ＳＷＮは、シリコン窒化膜の全面に異方性エッチング処理を行えばよく、写真製版処理を行う必要がないため、生産コストの上昇も抑制することができる。
また、実施の形態１において説明したのと同様に、画素領域ＰＥＲでは、比較的薄いパッシベーション膜ＰＳＦ（シリコン窒化膜ＳＮ２）が形成されていることで、入射する光の減衰を抑えることができ、撮像装置の感度が低下するのを抑制することができる。
なお、各実施の形態において説明した撮像装置の構成については、必要に応じて種々組み合わせることが可能である。また、各実施の形態に係る撮像装置では、配線層の層数として、画素領域ＰＥＲでは３層、周辺回路領域ＰＨＲでは４層の場合を例に挙げて説明したが、この層数は一例であって、これに限られるものではない。周辺回路領域ＰＨＲに形成される配線層の層数は、画素領域ＰＥＲに形成される配線層の層数と同じか、その層数よりも多ければよい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
実施の形態７は、以下の態様を含む。
［付記１］
撮像装置であって、
半導体基板と、
前記半導体基板にそれぞれ規定された、画素領域および周辺回路領域と、
前記画素領域に形成された光電変換部を含む画素素子と、
前記周辺回路領域に形成された周辺回路素子と、
前記画素素子および前記周辺回路素子を覆うように形成された、複数の配線層および複数の層間絶縁膜を含む多層配線構造と、
前記多層配線構造を覆うように前記画素領域に形成されたカラーフィルタと、
前記カラーフィルタの上に形成されたマイクロレンズと、
複数の前記層間絶縁膜のうち、最も上に位置する最上層絶縁膜と、前記カラーフィルタとの間に介在し、前記最上層絶縁膜に接触する態様で、前記画素領域から前記周辺回路領域に延在する介在膜と、
前記周辺回路領域に位置する前記最上層絶縁膜の表面に形成された周辺配線層と
を有し、
前記周辺回路領域では、前記介在膜は、
前記周辺配線層の側面に形成された第１部分と、
前記画素領域から延在して前記第１部分および前記周辺配線層を覆う第２部分と
を備える。
ＩＳ 撮像装置、ＳＵＢ 半導体基板、ＳＴＩ 分離絶縁膜、ＰＥＲ 画素領域、ＲＰＥＲ 赤色画素領域、ＧＰＥＲ 緑色画素領域、ＢＰＥＲ 青色画素領域、ＰＨＲ 周辺回路領域、ＰＤ フォトダイオード、ＴＴ 転送トランジスタ、ＧＥＴ ゲート電極、ＰＴ 画素トランジスタ、ＧＥＮ ゲート電極、ＰＷ Ｐ型ウェル、ＮＷ Ｎ型ウェル、ＮＨＴ ＮＭＯＳトランジスタ、ＧＥＮＨ ゲート電極、ＰＨＴ ＰＭＯＳトランジスタ、ＧＥＰＨ ゲート電極、ＮＬＴ ＮＭＯＳトランジスタ、ＧＥＮＬ ゲート電極、ＰＬＴ ＰＭＯＳトランジスタ、ＧＥＰＬ ゲート電極、ＢＦ 保護膜、ＡＲＣ 反射防止膜、ＦＩＬ 第１層間絶縁膜、ＰＧ プラグ、Ｍ１ 第１配線層、ＳＩＬ 第２層間絶縁膜、Ｖ１ 第１ヴィア、Ｍ２ 第２配線層、ＴＩＬ 第３層間絶縁膜、Ｖ２ 第２ヴィア、Ｍ３ 第３配線層、ＬＩＬ 第４層間絶縁膜、Ｖ３ 第３ヴィア、Ｍ４ 第４配線層、ＰＳＦ パッシベーション膜、ＳＮ１、ＳＮ２ シリコン窒化膜、ＳＯＮ、ＳＯＮ１、ＳＯＮ２ シリコン酸窒化膜、ＳＷＮ サイドウォール窒化膜、ＦＦ１、ＦＦ２ 平坦化膜、ＰＫ パッド開口、ＣＦ、ＣＦＲ、ＣＦＧ、ＣＦＢ カラーフィルター、ＭＬ マイクロレンズ、ＰＲ１、ＰＲ２ フォトレジストパターン、ＴＨ スルーホール。

Claims (16)

  1. 半導体基板と、
    前記半導体基板にそれぞれ規定された、画素領域および周辺回路領域と、
    前記画素領域に形成された光電変換部を含む画素素子と、
    前記周辺回路領域に形成された周辺回路素子と、
    前記画素素子および前記周辺回路素子を覆うように形成された、複数の配線層および複数の層間絶縁膜を含む多層配線構造と、
    前記多層配線構造を覆うように前記画素領域に形成されたカラーフィルタと、
    前記カラーフィルタの上に形成されたマイクロレンズと、
    複数の前記層間絶縁膜のうち、最も上に位置する最上層絶縁膜と、前記カラーフィルタとの間に介在し、前記最上層絶縁膜に接触する態様で、前記画素領域から前記周辺回路領域に延在する介在膜と
    を備え、
    前記画素領域では、前記介在膜は第１膜厚をもって形成され、
    前記周辺回路領域では、前記介在膜は、前記第１膜厚よりも厚い第２膜厚をもって形成された、撮像装置。
  2. 前記介在膜は、シリコン窒化膜を含む、請求項１記載の撮像装置。
  3. 前記画素領域における、前記最上層絶縁膜と前記介在膜とが接する界面の位置は、前記周辺回路領域における、前記最上層絶縁膜と前記介在膜とが接する界面の位置よりも低い位置にある、請求項２記載の撮像装置。
  4. 前記介在膜は、前記シリコン窒化膜と前記最上層絶縁膜との間に形成された第１シリコン酸窒化膜を含む、請求項２記載の撮像装置。
  5. 前記画素領域における、前記最上層絶縁膜と前記介在膜とが接する界面の位置は、前記周辺回路領域における、前記最上層絶縁膜と前記介在膜とが接する界面の位置よりも低い位置にある、請求項４記載の撮像装置。
  6. 前記介在膜は、前記シリコン窒化膜と前記カラーフィルタとの間に形成された第２シリコン酸窒化膜を含む、請求項２記載の撮像装置。
  7. 前記画素領域における、前記最上層絶縁膜と前記介在膜とが接する界面の位置は、前記周辺回路領域における、前記最上層絶縁膜と前記介在膜とが接する界面の位置よりも低い位置にある、請求項６記載の撮像装置。
  8. 複数の前記配線層のうち、前記周辺回路領域に形成された周辺配線層の層数は、前記画素領域に形成された画素配線層の層数と同じか、前記画素配線層の前記層数よりも多い、請求項１記載の撮像装置。
  9. 半導体基板に、画素領域および周辺回路領域をそれぞれ規定する工程と、
    前記画素領域に光電変換部を含む画素素子を形成する工程と、
    前記周辺回路領域に周辺回路素子を形成する工程と、
    前記画素素子および前記周辺回路素子を覆うように、複数の配線層および複数の層間絶縁膜を含む多層配線構造を形成する工程と、
    複数の前記層間絶縁膜のうち、最も上に位置する最上層絶縁膜の上方に、カラーフィルタおよびマイクロレンズを形成する工程と
    を有し、
    前記多層配線構造を形成する工程と前記カラーフィルタおよびマイクロレンズを形成する工程との間に、前記最上層絶縁膜に接する態様で、前記最上層絶縁膜と前記カラーフィルタとの間に介在して前記周辺回路領域に延在する介在膜を形成する工程を含み、
    前記介在膜を形成する工程は、
    第１膜を形成する工程と、
    前記第１膜のうち、前記周辺回路領域に位置する前記第１膜の部分を残し、前記画素領域に位置する前記第１膜の部分を除去して前記最上層絶縁膜を露出する工程と、
    前記画素領域では、露出した前記最上層絶縁膜を覆い、前記周辺回路領域では、残された前記第１膜の部分を覆うように、第２膜を形成する工程と
    を備えた、撮像装置の製造方法。
  10. 前記介在膜を形成する工程における前記第１膜を形成する工程は、第１シリコン窒化膜を形成する工程を含み、
    前記介在膜を形成する工程における前記第２膜を形成する工程は、第２シリコン窒化膜を形成する工程を含む、請求項９記載の撮像装置の製造方法。
  11. 前記多層配線構造を形成する工程における前記最上層絶縁膜を形成する工程は、前記画素領域に位置する前記最上層絶縁膜の表面を、前記周辺回路領域に位置する前記最上層絶縁膜の表面よりも低い位置にする工程を含む、請求項１０記載の撮像装置の製造方法。
  12. 前記介在膜を形成する工程における前記第１膜を形成する工程は、第１シリコン窒化膜を形成する工程を含み、
    前記介在膜を形成する工程における前記第２膜を形成する工程は、第１シリコン酸窒化膜と第２シリコン窒化膜とを順次積層する工程を含む、請求項９記載の撮像装置の製造方法。
  13. 前記多層配線構造を形成する工程における前記最上層絶縁膜を形成する工程は、前記画素領域に位置する前記最上層絶縁膜の表面を、前記周辺回路領域に位置する前記最上層絶縁膜の表面よりも低い位置にする工程を含む、請求項１２記載の撮像装置の製造方法。
  14. 前記介在膜を形成する工程における前記第１膜を形成する工程は、第１シリコン窒化膜を形成する工程を含み、
    前記介在膜を形成する工程における前記第２膜を形成する工程は、第１シリコン酸窒化膜、第２シリコン窒化膜および第２シリコン酸窒化膜を順次積層する工程を含む、請求項９記載の撮像装置の製造方法。
  15. 前記多層配線構造を形成する工程における前記最上層絶縁膜を形成する工程は、前記画素領域に位置する前記最上層絶縁膜の表面を、前記周辺回路領域に位置する前記最上層絶縁膜の表面よりも低い位置にする工程を含む、請求項１４記載の撮像装置の製造方法。
  16. 前記周辺回路領域に位置する前記最上層絶縁膜の表面に周辺配線層をさらに形成する工程を備え、
    前記介在膜を形成する工程における前記第１膜を形成する工程は、
    前記周辺配線層を覆うように前記第１膜を形成する工程と、
    前記第１膜にエッチング処理を行うことにより、前記周辺配線層の側面に側壁部を残して他の部分を除去する工程と
    を含み、
    前記介在膜を形成する工程における前記第２膜を形成する工程は、前記周辺回路領域では、残された前記側壁部および前記周辺配線層を覆うように前記第２膜を形成する工程を含む、請求項９記載の撮像装置の製造方法。
JP2015165708A 2015-08-25 2015-08-25 撮像装置およびその製造方法 Pending JP2017045786A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015165708A JP2017045786A (ja) 2015-08-25 2015-08-25 撮像装置およびその製造方法
US15/216,756 US20170062505A1 (en) 2015-08-25 2016-07-22 Imaging device and manufacturing method therefor
CN201610603174.6A CN106486505A (zh) 2015-08-25 2016-07-27 成像器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015165708A JP2017045786A (ja) 2015-08-25 2015-08-25 撮像装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2017045786A true JP2017045786A (ja) 2017-03-02

Family

ID=58095829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015165708A Pending JP2017045786A (ja) 2015-08-25 2015-08-25 撮像装置およびその製造方法

Country Status (3)

Country Link
US (1) US20170062505A1 (ja)
JP (1) JP2017045786A (ja)
CN (1) CN106486505A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102651181B1 (ko) * 2017-12-26 2024-03-26 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자 및 촬상 장치
JP7362132B2 (ja) 2018-05-18 2023-10-17 ローム アンド ハース エレクトロニック マテリアルズ エルエルシー 一段階フィルム積層によるｌｅｄの製造方法
CN110085614A (zh) * 2019-04-30 2019-08-02 德淮半导体有限公司 背照式图像传感器及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032967A (ja) * 2004-07-16 2006-02-02 Samsung Electronics Co Ltd イメージセンサ及びその製造方法
JP2006156611A (ja) * 2004-11-29 2006-06-15 Canon Inc 固体撮像装置及び撮像システム
JP2007242697A (ja) * 2006-03-06 2007-09-20 Canon Inc 撮像装置および撮像システム
JP2007311560A (ja) * 2006-05-18 2007-11-29 Toshiba Corp 半導体装置
JP2008288570A (ja) * 2007-05-17 2008-11-27 Dongbu Hitek Co Ltd イメージセンサの製造方法
JP2015046454A (ja) * 2013-08-28 2015-03-12 キヤノン株式会社 半導体装置の製造方法および半導体装置
JP2015060941A (ja) * 2013-09-18 2015-03-30 キヤノン株式会社 固体撮像装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3736513B2 (ja) * 2001-10-04 2006-01-18 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
KR100653691B1 (ko) * 2004-07-16 2006-12-04 삼성전자주식회사 적어도 메인 화소 어레이 영역의 전면을 노출시키는패시베이션막을 갖는 이미지 센서들 및 그 제조방법들
US7598581B2 (en) * 2005-09-12 2009-10-06 Crosstek Capital, LLC Image sensor with decreased optical interference between adjacent pixels
KR102238937B1 (ko) * 2014-07-22 2021-04-09 주식회사 키 파운드리 배선 사이의 중공에 형성된 습도 센서 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032967A (ja) * 2004-07-16 2006-02-02 Samsung Electronics Co Ltd イメージセンサ及びその製造方法
JP2006156611A (ja) * 2004-11-29 2006-06-15 Canon Inc 固体撮像装置及び撮像システム
JP2007242697A (ja) * 2006-03-06 2007-09-20 Canon Inc 撮像装置および撮像システム
JP2007311560A (ja) * 2006-05-18 2007-11-29 Toshiba Corp 半導体装置
JP2008288570A (ja) * 2007-05-17 2008-11-27 Dongbu Hitek Co Ltd イメージセンサの製造方法
JP2015046454A (ja) * 2013-08-28 2015-03-12 キヤノン株式会社 半導体装置の製造方法および半導体装置
JP2015060941A (ja) * 2013-09-18 2015-03-30 キヤノン株式会社 固体撮像装置の製造方法

Also Published As

Publication number Publication date
CN106486505A (zh) 2017-03-08
US20170062505A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
US11152414B2 (en) Image sensor including dual isolation and method of making the same
JP5357441B2 (ja) 固体撮像装置の製造方法
US7364933B2 (en) Image sensor and method for forming the same
USRE46123E1 (en) Solid-state image sensor and method of manufacturing the same
CN102637712B (zh) 半导体装置及其制造方法
JP6151499B2 (ja) 撮像装置およびその製造方法
JP6061544B2 (ja) 撮像装置の製造方法
US9357186B2 (en) Solid-state imaging apparatus and camera
JP5704811B2 (ja) 固体撮像装置の製造方法
US7504681B2 (en) Image sensor and method for fabricating the same
JP2017045786A (ja) 撮像装置およびその製造方法
US9871072B2 (en) Photoelectric conversion device, image pickup system, and method for manufacturing photoelectric conversion device
US20210351225A1 (en) Image sensor grid and method of manufacturing same
JP6192598B2 (ja) 撮像装置およびその製造方法
US20090090989A1 (en) Image Sensor and Method of Manufacturing the Same
TWI406401B (zh) 半導體裝置及其製造方法
US20140124888A1 (en) Image Sensor and Method for Manufacturing the Same
CN101419975A (zh) 图像传感器及其制造方法
JP2006049834A (ja) 固体撮像素子およびその製造方法
US11837618B1 (en) Image sensor including a protective layer
JP2017130693A (ja) 撮像装置およびその製造方法
KR20160035957A (ko) 고체 촬상 장치 및 그 제조 방법
JP2006351788A (ja) 固体撮像素子およびその製造方法
JP2006351787A (ja) 固体撮像素子およびその製造方法
CN113937117A (zh) 图像感测装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191023