[go: up one dir, main page]

JP2016533643A - 半導体ウェハおよび半導体ウェハを製造するための方法 - Google Patents

半導体ウェハおよび半導体ウェハを製造するための方法 Download PDF

Info

Publication number
JP2016533643A
JP2016533643A JP2016541929A JP2016541929A JP2016533643A JP 2016533643 A JP2016533643 A JP 2016533643A JP 2016541929 A JP2016541929 A JP 2016541929A JP 2016541929 A JP2016541929 A JP 2016541929A JP 2016533643 A JP2016533643 A JP 2016533643A
Authority
JP
Japan
Prior art keywords
top surface
single crystal
silicon single
crystal substrate
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016541929A
Other languages
English (en)
Inventor
タパ,サラド・バハドゥール
チャオ,ミン
シュトルク,ペーター
ベルナー,ノルベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2016533643A publication Critical patent/JP2016533643A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40Crystalline structures
    • H10D62/405Orientations of crystalline planes
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/183Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82Heterojunctions
    • H10D62/824Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

半導体ウェハおよび半導体ウェハを製造するための方法。半導体ウェハは、頂面を有するシリコン単結晶基板と頂面を覆う積層体とを備え、積層体は、シリコン単結晶基板の頂面を覆うAlN核形成層を含み、シリコン単結晶基板の頂面は、{111}面に対してオフ方位された結晶格子方位を有し、頂面に対する法線は、<111>方向に対して<11−2>方向に向かって0.3°以上6°以下の角度θで傾斜され、傾斜の方位角公差は±0.1°であり、さらに、AlN核形成層を覆い、1つ以上のAlxGa1−xN層を含むAlGaNバッファ層を含み、0<x<1である。

Description

本発明は、頂面(top surface)を有するシリコン単結晶基板と頂面を覆う積層体とを含む半導体ウェハ、および半導体ウェハを製造するための方法に向けられる。具体的には、本発明は、III族窒化物ヘテロエピタキシャル層がその上に堆積されたシリコン単結晶基板を含む層状半導体ウェハに向けられる。
層状半導体ウェハは、電子および光電子デバイス、たとえば高出力デバイス、HEMT(高電子移動度トランジスタ)のような高周波デバイス、およびLED(発光ダイオード)のような発光素子、およびUV検出器のような光検出器デバイスを製造するための供給源として有用である。
シリコンと、たとえばAlN、AlGaN、GaN、およびAlInGaNのようなIII族窒化物との間には、相当な結晶格子不整合と、熱膨張率(CTE)に関する相当な不整合とがある。結晶格子不整合およびCTE不整合は膜応力を誘発し、転位の形成による不良な結晶品質のような重大な問題と、層状半導体ウェハのたわみ(bowing)による、またはさらにIII族窒化物層もしくは半導体ウェハ全体の亀裂による変形とを引起す。CTE不整合は、層状半導体ウェハの冷却後に著しい引張応力を生じさせる。
膜応力を減少させるために様々な試みがなされてきた。US2009/0008647によれば、たとえば傾斜AlGaNバッファ層、AlN中間層、AlN/GaNもしくはAlGaN/GaN系超格子、イン・サイチュ(in-situ)窒化シリコンマスキング工程を用いることによって、Alクラックフリー層を成長させることができる。たとえばAlGaNバッファ層の存在は、堆積温度からの冷却後にCTE不整合によって引起される引張応力を打ち消すいくらかの圧縮応力をもたらし得るが、この打ち消す応力は、完全な補償には十分ではない。結果として、堆積温度からの冷却後の層状半導体ウェハの変形が依然として課題である。
したがって、請求項に記載の発明は、この課題に対する適切な解決策を提供することを目的とする。
請求項に記載の発明は、頂面を有するシリコン単結晶基板と頂面を覆う積層体とを備える半導体ウェハに向けられ、当該積層体は、シリコン単結晶基板の頂面を覆うAlN核形成層を含み、シリコン単結晶基板の頂面は、{111}面に対してオフ方位された結晶格子方位を有し、頂面に対する法線は、<111>方向に対して<11−2>方向に向かって0.3°以上6°以下の角度θで傾斜され、傾斜の方位角公差は±0.1°であり、さらに、AlN核形成層を覆い、1つ以上のAlGa1−xN層を含むAlGaNバッファ層を含み、0<x<1である。
加えて、請求項に記載の発明は、頂面を有するシリコン単結晶基板と頂面を覆う積層体とを備える半導体ウェハを製造するための方法に向けられ、当該方法は、頂面を有するシリコン単結晶基板を提供することを含み、シリコン単結晶基板の頂面は、{111}面に対してオフ方位された結晶格子方位を有し、頂面に対する法線は、<111>方向に対して<11−2>方向に向かって0.3°以上6°以下の角度θで傾斜され、傾斜の方位角公差は±0.1°であり、さらに、シリコン単結晶基板の頂面上に、シリコン単結晶基板の頂面を覆うAlN核形成層を堆積することと、AlN核形成層を覆い、1つ以上のAlGa1−xN層を含むAlGaNバッファ層を堆積することとを含み、0<x<1である。
「別の層を覆う層」とは、本明細書では、当該層が別の層を直接に覆うか、または当該層と別の層との間に1つ以上の中間層が存在するという意味を有する。
「AlGaNバッファ層」とは、組成AlGa1−xNを有する1つ以上の層を意味し、0<x<1である。組成は、一定であり得るかまたは傾斜され得る。傾斜組成は、段階的であり得るか、または連続的に傾斜され得る。AlGaNバッファ層の形成に関与する様々なAlGa1−xN層は、同じかまたは異なる組成を有することができる。AlGaNバッファ層は、さらなる層、特に1つ以上のさらなるAlN層、1つ以上のGaN層、ならびにAlNおよびGaN層の組合せを含み得る。AlGaNバッファ層の頂面はIII族極性窒化物表面である。
積層体が1つ以上のデバイス形成層、たとえば電子または光電子デバイスに処理されるために好適な層を含むことが好ましい。1つ以上のデバイス形成層は、AlGaNバッファ層を覆い、元素Al、GaおよびInのうち少なくとも1つから成る二成分、三成分、または四成分のIII族窒化物の組成を有する。
本発明の発明者は、請求項に記載のオフ方位を有する頂面を有するシリコン単結晶基板を提供することで、シリコン単結晶基板の頂面上に成長させるAlN核形成層の特性が向上することになることを見出した。頂面のオフ方位は、成長の初期段階において小さな島の合体を促進し、正確に{111}に方位付けされたシリコン単結晶基板上に最初に成長するAlN島の寸法と比較して、より大きな寸法を有するAlN島の成長に好都合である。AlN核形成層の形成中に合体すると、より大きなAlN島は、より小さなAlN島と比較して、AlN層に対する引張応力をあまり誘発しない。その結果、AlN核形成層の応力状態は、正確に{111}に方位付けされたシリコン単結晶基板上に堆積されたAlN核形成層の応力状態と比較して、あまり伸長可能ではないかまたは一層緩められる。加えて、より大きなAlN島の成長は、AlN核形成層に形成されるピットが少なくなることを促進する。AlN核形成層上に成長されるAlGaNバッファ層の品質に悪影響を及ぼすことから、AlN核形成層におけるピットの密度は可能な限り低下させなければならない。
AlN核形成層における引張応力の低下により、より大きな圧縮応力がAlGaNバッファ層において、かつ必要に応じてデバイス形成層において、蓄積されることになる。したがって、AlGaNバッファ層の、および必要に応じてデバイス形成層の電位が上昇し、層状ウェハの堆積温度からの冷却後にCTE不整合によって引起される引張応力を打ち消す圧縮応力をもたらす。したがって、層状ウェハの変形は相当に少なくなり得、そのたわみは著しく低減され得る。
<111>方向とシリコン単結晶基板の頂面に対する法線との間の傾斜角θは、0.3°以上6°以下、好ましくは0.8°以上5.5°以下となるように選択される。この場合、シリコン単結晶基板の頂面上にはテラスが存在する。テラスは、大きなAlN島の初期成長を促進する。傾斜角θが0.3°未満である場合、AlN核形成層の特性に関する向上は重要でなくなる。傾斜角θが6°より大きい場合、シリコン単結晶基板の頂面上に存在するテラスのアスペクト比が低いことにより、均質なAlN核形成層を成長させることができない。しかしながら、成長パラメータ、たとえば成長温度、圧力、および気相における有機金属(MO)前駆体とNHとの比率も、AlN核形成島としたがって層状半導体ウェハの堆積後のたわみとに影響を及ぼす。頂面に対する法線の傾斜の方位角変動公差範囲は±0.1°である。
AlN核形成層は、好ましくは20nm以上500nm以下の厚さを有する。
シリコン単結晶基板は、好ましくはオフ方位頂面を表す研磨された正面を有するシリコン単結晶ウェハである。代替的に、シリコン単結晶エピウェハまたはSOIウェハをシリコン単結晶基板として用いることができる。シリコン単結晶基板が直径150mm以上の円形形状を有することが好ましい。1つ以上の方位マーク、たとえばフラットまたはノッチがシリコン単結晶基板に設けられることも好ましい。
有機金属化学気相堆積法(MOCVD)を用いて従来のMOCVDリアクターにおいてAlN核形成層、AlGaNバッファ層、および必要に応じてデバイス形成層を成長させることがさらに好ましい。堆積された層がAlを含む場合は、層が堆積される表面の温度は好ましくは700℃以上1200℃以下であり、堆積された層にAlがない場合は、好ましくは550℃以上1150℃以下である。
本発明は、図および実施例を参照することによってさらに説明される。
本発明に係るオフ方位頂面を有するシリコン単結晶基板を表す図である。 AFM技術によって判明した50nmの厚さを有するAlN層のモルフォロジーについての比較を示す図である。 積層体によって覆われ、パワーデバイスの製造のための典型的な構造を表すシリコン単結晶基板を示す図である。 図3に係る層状構造のウェハたわみ測定の結果を示す図である。 傾斜角θに依存する図3に係る層状構造のたわみのプロットを示す図である。
図1によれば、シリコン単結晶基板は、{111}面に対してオフ方位された頂面1を有する。頂面に対する法線Nは、<111>方向に対して0.3°以上6°以下の傾斜角θで傾斜される。頂面1に対する法線Nは、<11−2>方向に向かって傾斜される。頂面に対する法線Nの傾斜の方位角変動公差範囲は、プラスからマイナス角度φであり、φ=0.1である。角度φは、頂面に対する法線Nの{111}面上への投影像と<11−2>方向との間の角度を表す。頂面1は、幾何学的に等価ないずれかのオフ方位を有することができる。たとえば、頂面に対する法線Nは、[11−2]方向、[1−21]方向または[−211]方向に向かって傾斜させることができる。
150mmの直径を有する研磨されたシリコン単結晶ウェハを、本発明に係るシリコン単結晶基板として用いた。III族窒化物層を市販のMOCVDリアクターにおいて堆積させた。
AlN核形成層:
それぞれ10nm、50nmおよび350nmの厚さを有するAlN核形成層を成長させることによって、AlN核形成層の形成の挙動を検討した。成長室内にアンモニアを導入する前に、Al有機金属前駆体、TMAl(trimethylaluminium)の事前流入(pre-flow)により成長が開始された。AlN堆積中の基板表面の温度は1010℃であった。図2は、AFM(原子間力顕微鏡)技術によって判明した50nmの厚さを有するAlN層のモルフォロジーの比較を示す。左側の図は、以下オン方位基板と称する(111)に方位付けられた研磨されたシリコン単結晶ウェハ上に成長させたAlN層のAFM画像を表す。右側の図は、本発明に従ってオフ方位された研磨されたシリコン単結晶ウェハ上に成長させたAlN層のAFM画像を表す。傾斜角θは1°であった。傾斜はちょうど[11−2]方向に向かっていた。
図2から導き出すことができるように、AlN核形成層をオフ方位基板上に成長させると、ピット密度が著しく低くなった。実際には、ピット密度は、オン方位基板を用いた場合約1.1×1010/cm、オフ方位基板を用いた場合約2.7×10cmであった。
表1は、350nmの厚さを有する成長したAlN核形成層の応力状態および層品質を調査するために行なわれたRamanおよびX線回折(XRD)測定の結果を示す。
表1によれば、層応力は、両方の試料に関して正、つまり伸長可能であったが、AlN核形成層をオフ方位基板上に成長させた場合、誘発される引張応力は小さくなった。AlN層堆積の後、オン方位を有する層状の試料のたわみは−29.15μm(平均たわみ値)であり、−27.16μmであるオフ方位を有する層状の試料のたわみよりもより凹状であった。これは、AlNエピ層は、オン方位Si(111)基板上よりもオフ方位Si(111)基板上の方が引張歪みが小さいことを実証している。XRDによって決定されるような半値幅(FWHM)データを層欠陥の存在と関連付けることができる。FWHMが小さいほど、オフ方位基板を覆うAlN層において検出される格子欠陥の数が少ないことに帰する。
AlGaNバッファ層:
AlGaNバッファ層に対する基板方位の影響をさらなる実験において検討した。第一に、先の実験において説明したようにAlN核形成層を堆積させ、次いでAlGaNバッファ層をAlN核形成層上に堆積させて、Al0.75Gao.25N/Al0.45Ga0.55N/Al0.19Ga0.81Nの三層で構成した。成長温度は1010℃であった。層の厚さは、それぞれ400nm、400nmおよび450nmであった。Al0.75Ga0.25N層でAlN核形成層を覆った。
表2は、x方向およびy方向に、すなわち[1−10]方向に対して垂直および平行に分解された層状ウェハのたわみを決定する変形測定の結果を示す。
x方向およびy方向に正のたわみ値が大きいほど、凸面たわみが増大することを示した。
パワーデバイス積層体:
さらなる実験において、ダブルヘテロ接合HEMT(DH−HEMT)デバイスを製造するための供給源に典型的な積層体を、本発明に従ってオン方位またはオフ方位された研磨されたシリコン単結晶ウェハ上に堆積させた。層の順序を図3に示す。各層は1010℃で堆積させた。
x方向およびy方向に分解された連続成長行程(#1〜#7)で生成された21個の層状ウェハ(各行程ごとに3つの異なる基板)のたわみ(B)を積層全体の堆積後に判定した。図4は、基板の方位に関する測定の結果を示し、「オン」はオン方位基板を表し、「0.5オフ」および「1°オフ」は、それぞれ傾斜角θ=0.5°およびθ=1°だけ発明に従ってオフ方位された基板を表す。左側(空白)列および右側(影付き)列は、それぞれx方向およびy方向へのたわみ値を表す。図4に示されるように、堆積後のたわみ値は、傾斜角θが増大するにつれ、好都合な凸状のたわみ方向に単調に上昇する。
図5は、傾斜角θに関する図3に係る層状構造のたわみのプロットを示す。x方向およびy方向へのたわみの平均値を意味する平均たわみ(AB)が示される。層状ウェハのたわみの最大値(28μm)を、1°オフ方位を有する基板について観察した。傾斜角θをθ≧1.5°からさらに増大させると最大値は低下する。しかしながら、層状ウェハの堆積後のたわみに対する基板のオフ方位の影響は、AlN核形成層の成長条件にも依存する。AlN核形成層堆積温度が1010℃より低い場合、図5に示される堆積後のたわみの最大値は1°の傾斜角θを越えてシフトさせることができる。堆積前の基板のたわみは、一般に−5μm〜5μmの範囲内にあり、堆積後のウェハたわみに対して無視できる影響を有する。

Claims (9)

  1. 頂面を有するシリコン単結晶基板と前記頂面を覆う積層体とを備える半導体ウェハであって、前記積層体は、
    前記シリコン単結晶基板の前記頂面を覆うAlN核形成層を含み、前記シリコン単結晶基板の前記頂面は、{111}面に対してオフ方位された結晶格子方位を有し、前記頂面に対する法線は、<111>方向に対して<11−2>方向に向かって0.3°以上6°以下の角度θで傾斜され、傾斜の方位角公差は±0.1°であり、さらに、
    前記AlN核形成層を覆い、1つ以上のAlGa1−xN層を含むAlGaNバッファ層を含み、0<x<1である、半導体ウェハ。
  2. 前記AlN核形成層は20nm以上500nm以下の厚さを有する、請求項1に記載の半導体ウェハ。
  3. 前記AlGaNバッファ層は1つ以上のAlN層を含む、請求項1または2に記載の半導体ウェハ。
  4. 前記AlGaNバッファ層は1つ以上のGaN層を含む、請求項1または2に記載の半導体ウェハ。
  5. 前記積層体は、前記AlGaNバッファ層を覆い、元素Al、GaおよびInのうち少なくとも1つから成る二成分、三成分、または四成分のIII族窒化物の組成を有する1つ以上のデバイス形成層を含む、請求項1〜4のうちいずれか1項に係る半導体ウェハ。
  6. 前記シリコン単結晶基板は、150mm以上の直径を有するシリコン単結晶ウェハである、請求項1〜5のうちいずれか1項に係る半導体ウェハ。
  7. 頂面を有するシリコン単結晶基板と前記頂面を覆う積層体とを備える半導体ウェハを製造するための方法であって、前記方法は、頂面を有するシリコン単結晶基板を提供することを含み、前記シリコン単結晶基板の前記頂面は、{111}面に対してオフ方位された結晶格子方位を有し、前記頂面に対する法線は、<111>方向に対して<11−2>方向に向かって0.3°以上6°以下の角度θで傾斜され、傾斜の方位角公差は±0.1°であり、さらに、
    前記シリコン単結晶基板の前記頂面上に、前記シリコン単結晶基板の前記頂面を覆うAlN核形成層を堆積することと、
    前記AlN核形成層を覆い、1つ以上のAlGa1−xN層を含むAlGaNバッファ層を堆積することとを含み、0<x<1である、方法。
  8. 前記AlGaNバッファ層を覆い、元素Al、GaおよびInのうち少なくとも1つから成る二成分、三成分、または四成分のIII族窒化物の組成を有する1つ以上のデバイス形成層を堆積することを含む、請求項7に記載の方法。
  9. 堆積方法は、有機金属化学気相堆積法(MOCVD)を含む、請求項8に記載の方法。
JP2016541929A 2013-09-24 2014-09-11 半導体ウェハおよび半導体ウェハを製造するための方法 Pending JP2016533643A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP13185824 2013-09-24
EP13185824.3 2013-09-24
EP13197888.4 2013-12-17
EP13197888 2013-12-17
PCT/EP2014/069338 WO2015043961A1 (en) 2013-09-24 2014-09-11 A semiconductor wafer and a method for producing the semiconductor wafer

Publications (1)

Publication Number Publication Date
JP2016533643A true JP2016533643A (ja) 2016-10-27

Family

ID=51518780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016541929A Pending JP2016533643A (ja) 2013-09-24 2014-09-11 半導体ウェハおよび半導体ウェハを製造するための方法

Country Status (8)

Country Link
US (1) US9923050B2 (ja)
EP (1) EP3050075A1 (ja)
JP (1) JP2016533643A (ja)
KR (1) KR20160063360A (ja)
CN (1) CN105684125A (ja)
SG (1) SG11201601378QA (ja)
TW (1) TW201513176A (ja)
WO (1) WO2015043961A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019123763A1 (ja) * 2017-12-19 2019-06-27 株式会社Sumco Iii族窒化物半導体基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004533347A (ja) * 2001-06-13 2004-11-04 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 結晶外面に対する結晶面の方位を決定する装置及び方法、及び切断機にて単結晶を切断する装置及び方法
JP2010001210A (ja) * 2008-06-04 2010-01-07 Siltronic Ag <110>方位を有するエピタキシャル被覆されたシリコンウェハ及びその製造方法
JP2011187654A (ja) * 2010-03-08 2011-09-22 Toyoda Gosei Co Ltd Iii族窒化物半導体からなるhemt、およびその製造方法
JP2013030725A (ja) * 2011-06-24 2013-02-07 Sanken Electric Co Ltd 半導体装置
US20130082274A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193020B2 (en) * 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
US7544591B2 (en) * 2007-01-18 2009-06-09 Hewlett-Packard Development Company, L.P. Method of creating isolated electrodes in a nanowire-based device
US7598108B2 (en) 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
TWI362769B (en) 2008-05-09 2012-04-21 Univ Nat Chiao Tung Light emitting device and fabrication method therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004533347A (ja) * 2001-06-13 2004-11-04 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 結晶外面に対する結晶面の方位を決定する装置及び方法、及び切断機にて単結晶を切断する装置及び方法
JP2010001210A (ja) * 2008-06-04 2010-01-07 Siltronic Ag <110>方位を有するエピタキシャル被覆されたシリコンウェハ及びその製造方法
JP2011187654A (ja) * 2010-03-08 2011-09-22 Toyoda Gosei Co Ltd Iii族窒化物半導体からなるhemt、およびその製造方法
JP2013030725A (ja) * 2011-06-24 2013-02-07 Sanken Electric Co Ltd 半導体装置
US20130082274A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SAITO K; TAJIMA J; KUMAGAI Y; ET AL: "MEASUREMENT OF MISORIENTATION OF ALN LAYER GROWN ON (111)SI FOR FREESTANDING SUBSTRATE", PHYSICA STATUS SOLIDI (C), vol. 6, no. 2, JPN5016009859, 2009, pages 293 - 296, ISSN: 0003886246 *
STACIA KELLER; YUVARAJ DORA; SRABANTI CHOWDHURY; ET AL: "GROWTH AND CHARACTERIZATION OF N-POLAR GAN AND ALGAN/GAN HEMTS ON (111) SILICON", PHYSICA STATUS SOLIDI (C), vol. VOL:8, No:7-8, JPN5016009858, 2011, pages 2086 - 2088, ISSN: 0003886245 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019123763A1 (ja) * 2017-12-19 2019-06-27 株式会社Sumco Iii族窒化物半導体基板の製造方法
JPWO2019123763A1 (ja) * 2017-12-19 2020-12-17 株式会社Sumco Iii族窒化物半導体基板の製造方法

Also Published As

Publication number Publication date
SG11201601378QA (en) 2016-04-28
WO2015043961A1 (en) 2015-04-02
CN105684125A (zh) 2016-06-15
US9923050B2 (en) 2018-03-20
EP3050075A1 (en) 2016-08-03
US20160233293A1 (en) 2016-08-11
KR20160063360A (ko) 2016-06-03
TW201513176A (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
US8728938B2 (en) Method for substrate pretreatment to achieve high-quality III-nitride epitaxy
CN108140561B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
US7012016B2 (en) Method for growing group-III nitride semiconductor heterostructure on silicon substrate
EP2313543B1 (en) Growth of planar and semi-polar {1 1-2 2} gallium nitride with hydride vapor phase epitaxy (hvpe)
US8268646B2 (en) Group III-nitrides on SI substrates using a nanostructured interlayer
KR101186032B1 (ko) 질화갈륨 또는 질화알루미늄갈륨 층을 제조하는 방법
US8591652B2 (en) Semi-conductor substrate and method of masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy
US10763348B2 (en) Group III nitride based high electron mobility transistors
EP2779213B1 (en) Semiconductor wafer with a layer of AlzGa1-zN and process for producing it
US8629065B2 (en) Growth of planar non-polar {10-10} M-plane gallium nitride with hydride vapor phase epitaxy (HVPE)
US9437688B2 (en) High-quality GaN high-voltage HFETs on silicon
US20140073115A1 (en) Method of manufacturing large area gallium nitride substrate
US20130171811A1 (en) Method for manufacturing compound semiconductor
WO2015198492A1 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
US9923050B2 (en) Semiconductor wafer and a method for producing the semiconductor wafer
JP6527667B2 (ja) 窒化物半導体基板の製造方法
US20130214282A1 (en) Iii-n on silicon using nano structured interface layer
US9337021B2 (en) Thin film structure and method of fabricating the same
KR100839224B1 (ko) GaN 후막의 제조방법
TW202029522A (zh) 氮化物半導體基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181002