JP2016195143A - LED current control circuit - Google Patents
LED current control circuit Download PDFInfo
- Publication number
- JP2016195143A JP2016195143A JP2013183520A JP2013183520A JP2016195143A JP 2016195143 A JP2016195143 A JP 2016195143A JP 2013183520 A JP2013183520 A JP 2013183520A JP 2013183520 A JP2013183520 A JP 2013183520A JP 2016195143 A JP2016195143 A JP 2016195143A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- led
- bypass circuit
- bypass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 104
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 78
- 238000010586 diagram Methods 0.000 description 46
- 230000007423 decrease Effects 0.000 description 9
- 101100202924 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) tsp-2 gene Proteins 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 238000005286 illumination Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3406—Control of illumination source
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/40—Details of LED load circuits
- H05B45/44—Details of LED load circuits with an active control inside an LED matrix
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/40—Details of LED load circuits
- H05B45/44—Details of LED load circuits with an active control inside an LED matrix
- H05B45/48—Details of LED load circuits with an active control inside an LED matrix having LEDs organised in strings and incorporating parallel shunting devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Led Devices (AREA)
- Circuit Arrangement For Electric Light Sources In General (AREA)
Abstract
Description
本発明は、LED(Light Emitting Diode、発光ダイオード)電流制御回路に関する。より詳細には、本発明は、商用交流電源の電圧に応じて、点灯する個数が変化するようにLEDに流れる電流を制御するLED電流制御回路に関する。 The present invention relates to an LED (Light Emitting Diode) current control circuit. More specifically, the present invention relates to an LED current control circuit that controls a current flowing through an LED so that the number of lights to be turned on changes according to the voltage of a commercial AC power supply.
商用交流電源から出力される電圧を全波整流して得られた波形を有する電圧を複数のLEDが直列接続されたLED列に印加し、LEDを点灯させるLED駆動回路が知られている。脈流電圧とも称される全波整流された電圧をLED列に印加すると、全波整流された電圧が直列接続されたLED列の合計の閾値電圧より低い位相ではLEDが全て点灯しないので、LED照明装置は、暗く且つフリッカの目立つものになる。LEDが発光しない時間を削減するために、全波整流された電圧に応じてLED列に含まれるLEDが点灯する個数を変化させる駆動方式が知られている。 There is known an LED drive circuit that applies a voltage having a waveform obtained by full-wave rectification of a voltage output from a commercial AC power supply to an LED array in which a plurality of LEDs are connected in series to light the LEDs. When a full-wave rectified voltage, also referred to as a pulsating voltage, is applied to the LED string, the LEDs are not lit at a phase lower than the total threshold voltage of the series-connected LED strings. The lighting device is dark and flickering. In order to reduce the time during which the LEDs do not emit light, a driving method is known in which the number of LEDs that are included in the LED array is turned on in accordance with the full-wave rectified voltage.
例えば、特許文献1の図26には、LED照明装置2600が示されている。LED照明装置2600は、商用交流電源と、ブリッジ整流器2605と、LED群1〜3を含むLED列と、FETQ1と、バイポーラトランジスタQ2及び抵抗R2、R3を含むバイパス回路と、電流制限抵抗R1とを備える。また、LED照明装置2600のバイパス回路をディプレッション型FET及び抵抗で構成し、電流制限抵抗R1を定電流回路で置き換えることにより、LED照明装置2600と同等の機能を維持し且つ素子数の削減及び動作の安定化を図ることが知られている。
For example, FIG. 26 of
図1は、従来のLED照明装置の一例の回路ブロック図である。 FIG. 1 is a circuit block diagram of an example of a conventional LED lighting device.
LED照明装置800は、LED駆動回路80と、商用交流電源82とを有する。LED駆動回路80は、ブリッジ整流器81と、第1部分LED列83と、第2部分LED列84と、バイパス回路801と、電流制限回路802とを有する。第1部分LED列83と、第2部分LED列84とは、直列接続されて、LED列を形成する。バイパス回路801と、電流制限回路802とは、LED列に流れる電流を制御するLED電流制御回路として機能する。
The
ブリッジ整流器81は4個のダイオード81aを有し、入力端子に商用交流電源82が接続されている。ブリッジ整流器81の端子Eは全波整流された電圧を出力し、ブリッジ整流器81の端子Fはバイパス回路801から電流Iが入力される。第1部分LED列83は直列接続された複数のLED83aを有し、第2部分LED列84は直列接続された複数のLED84aを有する。第1部分LED列83の初段のLED83aのアノードは端子Eに接続され、第1部分LED列83の最終段のLED83aのカソードは第2部分LED列84の初段のLED83aのアノードに接続されている。
The
バイパス回路801はディプレッション型のFET85と抵抗87とを有し、FET85のドレインは第1部分LED列83と第2部分LED列84との間を接続する接続部に接続されている。FET85のソースは抵抗87の右端子に接続され、ゲートは抵抗87の左端子及び端子Fに接続されている。電流制限回路802はディプレッション型のFET86と抵抗88とを有し、FET86のドレインは第2部分LED列84の最終段のLED84aのカソードに接続されている。FET86のソースは抵抗88の右端子に接続され、ゲートは抵抗88の左端子及びFET85のソースに接続されている。FET85及びFET86は、電気特性が互いに等しくなるように形成される。
The
図2(a)はLED駆動回路80に印加される電圧の1周期を示し、図2(b)は図2(a)に示す電圧が印加されたときに流れる電流Iの大きさを示す図である。
2A shows one cycle of the voltage applied to the
印加された電圧が第1部分LED列83の閾値電圧以下となっている期間では電流Iは流れない。この期間は、図2(b)においてt1で示される。印加された電圧が、第1部分LED列83の閾値電圧を越え、且つ第1部分LED列83の閾値電圧と第2部分LED列84の閾値電圧との合計の電圧に満たない期間では、第1部分LED列83からバイパス回路801を経由して電流Iが流れる。このときFET85は、抵抗87からのフィードバックにより定電流動作する(以下第1の定電流動作状態と称する)。この期間は、図2(b)においてt2で示される。さらに印加された電圧が上昇し、第1部分LED列83の閾値電圧と第2部分LED列84の閾値電圧との合計の電圧を越えると、第2部分LED列84にも電流が流れるようになる。このとき抵抗87の電圧降下が大きくなりFET85はオフし、FET86が抵抗88からのフィードバックにより定電流動作する(以下第2の定電流動作状態と称する)。この期間は、図2(b)においてt3で示される。
The current I does not flow during the period in which the applied voltage is equal to or lower than the threshold voltage of the first
LED駆動回路80は、印加される電圧に応じて、LED83a及び84aが全く点灯しない期間と、第1部分LED列83のみが点灯する期間と、第1部分LED列83及び第2部分LED列84が共に点灯する期間とを備える。
According to the applied voltage, the
また、電流制限回路及びバイパス回路にそれぞれ含まれるFETのソースに接続される抵抗に流れる電流を検出してFETに流れる電流を制御することにより、LED照明装置の発光効率、力率及び全高調波歪を改善することが知られている。 Further, by detecting the current flowing through the resistor connected to the source of the FET included in each of the current limiting circuit and the bypass circuit and controlling the current flowing through the FET, the luminous efficiency, power factor and total harmonics of the LED lighting device are controlled. It is known to improve distortion.
図3は、特許文献2に示される従来のLED照明装置の等価回路ブロック図である。
FIG. 3 is an equivalent circuit block diagram of the conventional LED lighting device disclosed in
LED照明装置900は、LED駆動回路90と、商用交流電源92とを有する。LED駆動回路90は、ブリッジ整流器91と、第1部分LED列93と、第2部分LED列94と、バイパス回路901と、電流制限回路902と、第1電流検出抵抗903と、第2電流検出抵抗904とを有する。第1部分LED列93と、第2部分LED列94とはそれぞれ、直列接続された複数のLEDを有する。バイパス回路901と、電流制限回路902と、第1電流検出抵抗903と、第2電流検出抵抗904とはLED列に流れる電流を制御するLED電流制御回路として機能する。ブリッジ整流器91、商用交流電源92、第1部分LED列93及び第2部分LED列94はそれぞれ、ブリッジ整流器81、商用交流電源82、第1部分LED列83及び第2部分LED列84に対応する構成を有する。
The
バイパス回路901は、エンハンス型FETであるFET95と、バイパス回路電流制御部970とを有する。バイパス回路電流制御部970は、バイパス回路基準電源971とバイパス回路可変電源972とを有する。バイパス回路基準電源971のマイナス端子はFET95のソースと接続し、バイパス回路基準電源971のプラス端子はバイパス回路可変電源972のプラス端子と接続され、バイパス回路可変電源972のマイナス端子はFET95のゲートに接続される。FET95のゲートソース間電圧は、バイパス回路基準電源971の両端間の電圧からFET95のソース電圧の定数倍(バイパス回路可変電源972のゲイン)の電圧を減算したものである。
The
バイパス回路可変電源972は、第1電流検出抵抗903に流れる電流、すなわちFET95のドレイン電流が増加すると、FET95のゲートに出力する電圧が低下する。仮にFET95のドレイン電流が増加すると、バイパス回路基準電源971の電圧から減算されるFET95のソース電圧(前述のように定数倍される)が増加するので、FET95のゲートソース間電圧は低下しドレイン電流を減らそうとする。また仮にFET95のドレイン電流が減少すると、バイパス回路基準電源971の電圧から減算されるFET95のソース電圧(前述のように定数倍される)が減少するので、FET95のゲートソース間電圧は上昇しドレイン電流を増やそうとする。つまりバイパス回路901は第1電流検出抵抗903及び第2電流検出抵抗904によりネガティブフィードバックが掛っている。このとき第1電流検出抵抗903及び第2電流検出抵抗904の抵抗値を適当な値にすることにより、バイパス回路901は所望の電流による定電流動作が可能になる。
In the bypass circuit
ブリッジ整流器91から出力される電圧が第1部分LED列93と第2部分LED列94との合計の閾値電圧を越えて、第2部分LED列に電流が流れ出すと、FET95のゲートソース間電圧が低下してバイパス回路901に流れる電流、すなわちFET95に流れる電流は減少する。
When the voltage output from the
電流制限回路902は、エンハンス型FETであるFET96と、定電流回路電流制御部980とを有する。定電流回路電流制御部980は、電流制限回路基準電源981と、電流制限回路可変電源982とを有する。電流制限回路基準電源981のマイナス端子はFET96のソースと接続し、電流制限回路基準電源981のプラス端子は電流制限回路可変電源982のプラス端子と接続され、電流制限回路可変電源982のマイナス端子はFET96のゲートに接続される。FET96のゲートソース間電圧は、電流制限回路基準電源981の両端間の電圧からFET96のソース電圧の定数倍(電流制限回路可変電源982のゲイン)の電圧を減算したものである。電流制限回路902は、バイパス回路901と同様な構成を有する。
The current
電流制限回路902は、第2電流検出抵抗904に流れる電流、すなわちFET96のドレイン電流が増加すると、FET96のゲートに出力する電圧が低下する。仮にFET96のドレイン電流が増加すると、電流制限回路基準電源981の電圧から減算されるFET96のソース電圧(前述のように定数倍される)が増加するので、FET96のゲートソース間電圧は低下しドレイン電流を減らそうとする。また仮にFET96のドレイン電流が減少すると、電流制限回路基準電源981の電圧から減算されるFET96のソース電圧(前述のように定数倍される)が減少するので、FET96のゲートソース間電圧は上昇しドレイン電流を増やそうとする。つまり電流制限回路902は第2電流検出抵抗904によりネガティブフィードバックが掛っている。このとき第2電流検出抵抗904の抵抗値を適当な値にすることにより、電流制限回路902は所望の電流による定電流動作が可能になる。
In the current limiting
また、LED列に含まれる部分LED列の数及び電流検出抵抗の数を増やし、バイパス回路901と同一の構成を有する複数のバイパス回路を並列接続することにより、発光効率、力率及び全高調波歪が更に良好なLED照明装置を提供することが可能になる。
Further, by increasing the number of partial LED strings and the number of current detection resistors included in the LED string and connecting a plurality of bypass circuits having the same configuration as the
しかしながら、LED照明装置900では、バイパス回路901及び電流制限回路902を流れる電流を検出するために第1電流検出抵抗903及び第2電流検出抵抗904がそれぞれが配置されることに起因する種々の問題がある。例えば、発光効率等を向上させるためにバイパス回路901の数を増加させると、バイパス回路901の数の増加に応じて、電流検出抵抗の数が増加する。バイパス回路や電流検出回路の集積化に際し、電流検出抵抗の抵抗値の精度を向上させるために、電流検出抵抗として外付けの抵抗を使用する場合、電流検出抵抗の数に応じて端子数が増加することになる。また、電流検出抵抗の数が増加するに従って、電流検出抵抗で消費される消費電力が増加する。
However, the
また、LED駆動回路90では、後段に位置する電流制限回路902に流れる電流を検出する第2電流検出抵抗904が、前段に位置するバイパス回路901に流れる電流を検出する第1電流検出抵抗903と接地との間に配置される。LED駆動回路90では、第2電流検出抵抗904は第1電流検出抵抗903と接地の間に配置されるため、バイパス回路901、電流制限回路902、第1電流検出抵抗903及び第2電流検出抵抗904の接続関係が複雑になる。
Further, in the
また、LED照明装置900では、第2部分LED列に電流が流れている間も、バイパス回路可変電源972の電圧を規定するためにバイパス回路901を介して第1電流検出抵抗903に電流が流れている。この電流は、第1部分LED列93の発光量を増大させることに寄与するが、FET95における電圧降下が大きいため電力損失が大きく、LED照明装置900の発光効率を低下させる原因になる。
Further, in the
本発明は、単一の電流検出抵抗により検出された電流に基づいてバイパス回路及び定電流回路が制御されるLED電流制御回路を提供することを目的とする。 An object of the present invention is to provide an LED current control circuit in which a bypass circuit and a constant current circuit are controlled based on a current detected by a single current detection resistor.
上記目的を達成するために、本発明に係るLED電流制御回路は、直列接続された複数のLEDを含む第1部分LED列、及び、直列接続された複数のLEDを含み第1部分LED列と直列接続された第2部分LED列を含むLED列に脈流電圧が印加されたときに、LED列に流れる電流を制御する電流制御回路であって、第2部分LED列の最終段のLEDのカソードに接続された電流制限回路入力端子及び電流制限回路出力端子を含み、電流制限回路入力端子及び電流制限回路出力端子間を流れるLED電流を制限する電流制限回路と、第1部分LED列と第2部分LED列との間に接続されたバイパス回路入力端子及び電流制限回路出力端子と接続されたバイパス回路出力端子を含み、バイパス回路入力端子及びバイパス回路出力端子間を流れるバイパス電流を制限するバイパス回路と、電流制限回路出力端子及びバイパス回路出力端子と接続された電流検出素子と、を有し、電流制限回路は、電流検出素子によって検出された電流情報及び予め定められた第1係数に基づいてLED電流を制限し、バイパス回路は、脈流電圧の状態に応じて、電流検出素子によって検出された電流情報及び予め定められた第1係数とは異なった第2係数に基づいてバイパス電流を制限して、第1部分LED列からバイパス回路を介して電流検出素子に流れていた電流を、バイパス回路を介さずに第2部分LED列へ向けて流れるように制御することを特徴とする。 To achieve the above object, an LED current control circuit according to the present invention includes a first partial LED string including a plurality of LEDs connected in series, and a first partial LED string including a plurality of LEDs connected in series. A current control circuit for controlling a current flowing in an LED array when a pulsating voltage is applied to the LED array including the second partial LED array connected in series, the current control circuit of the last stage LED of the second partial LED array A current limiting circuit including a current limiting circuit input terminal and a current limiting circuit output terminal connected to the cathode, and limiting a LED current flowing between the current limiting circuit input terminal and the current limiting circuit output terminal; a first partial LED array; A bypass circuit input terminal and a bypass circuit output terminal connected to a current limit circuit output terminal and a bypass circuit input terminal connected between the two partial LED strings, and a bypass circuit output terminal A bypass circuit that limits a bypass current flowing between the current detection circuit and a current detection element connected to the current limit circuit output terminal and the bypass circuit output terminal, wherein the current limit circuit includes current information detected by the current detection element and The LED current is limited based on a predetermined first coefficient, and the bypass circuit differs from the current information detected by the current detection element and the predetermined first coefficient according to the state of the pulsating voltage. The bypass current is limited based on the second coefficient so that the current that has flowed from the first partial LED string to the current detection element via the bypass circuit flows toward the second partial LED string without passing through the bypass circuit. It is characterized by controlling to.
さらに、本発明に係るLED電流制御回路では、電流制限回路は、LED電流の大きさを制限する第1電流制限素子と、電流情報及び第1係数を使用して第1電流制限素子を制御する第1電流制御部と、を有し、バイパス回路は、バイパス電流を制限する第2電流制限素子と、電流情報及び第2係数を使用して第2電流制限素子を制御する第2電流制御部と、を有することが好ましい。 Furthermore, in the LED current control circuit according to the present invention, the current limiting circuit controls the first current limiting element using the first current limiting element that limits the magnitude of the LED current, and the current information and the first coefficient. A second current limiting element that limits the bypass current, and a second current controlling part that controls the second current limiting element using the current information and the second coefficient. It is preferable to have.
さらに、本発明に係るLED電流制御回路では、第1電流制限素子及び第2電流制限素子はそれぞれ、FETであり、第1電流制御部は、第1基準電源と、電流情報と第1係数とを使用して電圧が決定される第1可変電源とを有し、第2電流制御部は、第2基準電源と、電流情報と第2係数とを使用して電圧が決定される第2可変電源とを有し、第1電流制限素子のゲートソース間電圧は、第1基準電源の電圧から第1可変電源の電圧を減算したものであり、第2電流制限素子のゲートソース間電圧は、第2基準電源の電圧から第2可変電源の電圧を減算したものであることが好ましい。 Furthermore, in the LED current control circuit according to the present invention, each of the first current limiting element and the second current limiting element is an FET, and the first current control unit includes a first reference power supply, current information, a first coefficient, And a second variable current control unit that determines a voltage using a second reference power supply, current information, and a second coefficient. The gate-source voltage of the first current limiting element is obtained by subtracting the voltage of the first variable power supply from the voltage of the first reference power supply, and the gate-source voltage of the second current limiting element is: It is preferable that the voltage of the second variable power supply is subtracted from the voltage of the second reference power supply.
さらに、本発明に係るLED電流制御回路では、第1係数及び第2係数、並びに第1基準電源及び第2基準電源の電圧はそれぞれ、可変であることが好ましい。 Furthermore, in the LED current control circuit according to the present invention, it is preferable that the first coefficient and the second coefficient, and the voltages of the first reference power supply and the second reference power supply are each variable.
さらに、本発明に係るLED電流制御回路では、LED列は、直列接続された複数のLEDを含み第1部分LED列と第2部分LED列との間に直列接続された第3部分LED列を更に有し、バイパス回路入力端子は、第1部分LED列と第3部分LED列との間に接続され、第2部分LED列と第3部分LED列との間に接続された第2バイパス回路入力端子と、電流制限回路出力端子に接続された第2バイパス回路出力端子とを有し、第2バイパス回路端子入力端子及び第2バイパス回路端子出力端子間に流れる第2バイパス電流を制限する第2バイパス回路を更に有し、第2バイパス回路は、脈流電圧の状態に応じて、電流検出素子によって検出された電流情報と、予め定められた第1係数及び第2係数とは異なった第3係数に基づいて第2バイパス電流を制限して、第3部分LED列から第2バイパス回路を介して電流検出素子に流れていた電流を、第2バイパス回路を介さずに第2部分LED列へ向けて流れるように制御することが好ましい。 Furthermore, in the LED current control circuit according to the present invention, the LED string includes a plurality of LEDs connected in series, and includes a third partial LED string connected in series between the first partial LED string and the second partial LED string. Further, a bypass circuit input terminal is connected between the first partial LED string and the third partial LED string, and is connected between the second partial LED string and the third partial LED string. A second bypass circuit output terminal connected to the current limit circuit output terminal and a second bypass circuit output terminal connected to the current limit circuit output terminal, the second bypass current flowing between the second bypass circuit terminal input terminal and the second bypass circuit terminal output terminal is limited; The second bypass circuit further includes current information detected by the current detection element according to a state of the pulsating voltage, and a first coefficient and a second coefficient that are different from the first coefficient and the second coefficient determined in advance. Based on 3 factors The second bypass current is limited so that the current flowing from the third partial LED string to the current detection element via the second bypass circuit flows toward the second partial LED string without passing through the second bypass circuit. It is preferable to control.
本発明では、単一の電流検出抵抗により検出された電流に基づいてバイパス回路及び定電流回路が制御されるLED電流制御回路を提供することが可能になった。 According to the present invention, it is possible to provide an LED current control circuit in which a bypass circuit and a constant current circuit are controlled based on a current detected by a single current detection resistor.
以下図面を参照して、本発明に係るLED照明装置、LED駆動回路及びLED電流制御回路について説明する。但し、本発明の技術的範囲はそれらの実施の形態に限定されず、特許請求の範囲に記載された発明との均等物に及ぶ点に留意されたい。 Hereinafter, an LED lighting device, an LED drive circuit, and an LED current control circuit according to the present invention will be described with reference to the drawings. However, it should be noted that the technical scope of the present invention is not limited to these embodiments, and extends to equivalents to the invention described in the claims.
図4は、第1実施形態に係るLED照明装置の回路ブロック図である。 FIG. 4 is a circuit block diagram of the LED lighting device according to the first embodiment.
LED照明装置100は、LED駆動回路10と、商用交流電源12とを有する。LED駆動回路10は、ブリッジ整流器11と、第1部分LED列13と、第2部分LED列14と、バイパス回路101と、電流制限回路102と、電流検出抵抗103とを有する。第1部分LED列13と、第2部分LED列14とはそれぞれ、直列接続された複数のLEDを有する。バイパス回路101と、電流制限回路102と、電流検出抵抗103とは、LED列に流れる電流を制御するLED電流制御回路として機能する。ブリッジ整流器11、商用交流電源12、第1部分LED列13及び第2部分LED列14はそれぞれ、ブリッジ整流器81、商用交流電源82、第1部分LED列83及び第2部分LED列84に対応する構成を有する。バイパス回路101は、エンハンス型FETであるFET15と、バイパス回路電流制御部170とを有する。FET15のドレインは第1部分LED列13と第2部分LED列14との間に接続されたバイパス電流入力端子であり、FET15のソースは電流検出抵抗103の一方の端子に接続されたバイパス電流出力端子である。電流制限回路102は、エンハンス型FETであるFET16と、電流制限回路電流制御部180とを有する。FET16のドレインは第2部分LED列14の最終段のLEDのカソードに接続された制限電流入力端子であり、FET16のソースは電流検出抵抗103の一方の端子に接続された制限電流出力端子である。
The
図5は、バイパス回路電流制御部170の内部回路の回路ブロック図である。
FIG. 5 is a circuit block diagram of an internal circuit of the bypass circuit
バイパス回路電流制御部170は、バイパス回路基準電源171と、バイパス回路可変電源172とを有する。バイパス回路基準電源171は、オペアンプ1710と、抵抗値がR11である第11抵抗1711と、抵抗値がR12である第12抵抗1712とを有する。第12抵抗1712は、可変抵抗である。オペアンプ1710のプラス入力端子には1Vの電圧が入力され、オペアンプ1710の出力端子からは、
Vref=(1+(R12/R11))×1V
が出力される。
The bypass circuit
V ref = (1+ (R 12 / R 11 )) × 1V
Is output.
バイパス回路可変電源172は、増幅部173と、第1減算部174と、第2減算部175とを有する。増幅部173は、オペアンプ1730と、抵抗値がR31である第31抵抗1731と、抵抗値がR72である第72抵抗1732とを有する。第72抵抗1732は、可変抵抗である。オペアンプ1730のプラス入力端子には電流検出抵抗103の端子間電圧Vsenが入力され、オペアンプ1730の出力端子からは、
Vsen1=(1+(R72/R31))×Vsen
が出力される。ここで、1+(R72/R31)をバイパス回路ゲインgbとすると、
Vsen1=gb×Vsen
となる。
The bypass circuit
V sen1 = (1+ (R 72 / R 31 )) × V sen
Is output. Here, if 1+ (R 72 / R 31 ) is the bypass circuit gain g b ,
V sen1 = g b × V sen
It becomes.
第1減算部174は、オペアンプ1740と、抵抗値がR41である第41抵抗1741と、抵抗値がR42である第42抵抗1742と、抵抗値がR43である第43抵抗1743と、抵抗値がR44である第44抵抗1744とを有する。オペアンプ1740の出力端子からは、
V40out=(1+(R44/R43))×
((R42/(R41+R42))Vsen1−(R44/(R43+R44))Vsen)
が出力される。ここで、第41抵抗1741、第42抵抗1742、第43抵抗1743及び第44抵抗1744の抵抗値R41、R42、R43及びR44を全て等しくすることにより、
V40out=Vsen1−Vsen
とすることができる。
V 40out = (1+ (R 44 / R 43 )) ×
((R 42 / (R 41 + R 42 )) V sen1 − (R 44 / (R 43 + R 44 )) V sen )
Is output. Here, by making all the resistance values R 41 , R 42 , R 43 and R 44 of the
V 40out = V sen1 -V sen
It can be.
第2減算部175は、オペアンプ1750と、抵抗値がR51である第51抵抗1751と、抵抗値がR52である第52抵抗1752と、抵抗値がR53である第53抵抗1753と、抵抗値がR54である第54抵抗1754とを有する。オペアンプ1750の出力端子からは、
V50out=(1+(R54/R53))×
〔(R52/(R51+R52))Vref−(R54/(R53+R54))V40out〕
が出力される。ここで、第51抵抗1751、第52抵抗1752、第53抵抗1753及び第54抵抗1754の抵抗値R51、R52、R53及びR54を全て等しくすることにより、
V50out=Vref−V40out
=Vref−(Vsen1−Vsen)=(Vref−Vsen1)+Vsen
とすることができる。ここで、V50outはFET15のゲート電圧Vgである。また、FET15のソース電圧Vsは電流検出抵抗103の端子間電圧Vsenである。したがって、FET15のゲートソース間電圧Vgsは、
Vgs=Vg−Vs
=V50out−Vsen
=(Vref−Vsen1)+Vsen−Vsen
=Vref−Vsen1
=Vref−gb×Vsen
となる。
The
V 50out = (1+ (R 54 / R 53 )) ×
[(R 52 / (R 51 + R 52 )) V ref − (R 54 / (R 53 + R 54 )) V 40out ]
Is output. Here, by making the resistance values R 51 , R 52 , R 53 and R 54 of the
V 50out = V ref -V 40out
= V ref - (V sen1 -V sen) = (V ref -V sen1) + V sen
It can be. Here, V 50out is the gate voltage Vg of the
Vgs = Vg−Vs
= V 50out -V sen
= (V ref −V sen1 ) + V sen −V sen
= V ref -V sen1
= V ref -g b × V sen
It becomes.
図6は、電流制限回路電流制御部180の内部回路の回路ブロック図である。
FIG. 6 is a circuit block diagram of an internal circuit of the current limiting circuit
電流制限回路電流制御部180は、電流制限回路基準電源181と、電流制限回路可変電源182とを有する。電流制限回路基準電源181は、バイパス回路基準電源171と同一の構成を有し、オペアンプ1710と同様に、オペアンプ1810の出力端子からは、
Vref=(1+(R12/R11))×1V
が出力される。
The current limit circuit
V ref = (1+ (R 12 / R 11 )) × 1V
Is output.
電流制限回路可変電源182は、増幅部183と、第1減算部184と、第2減算部185とを有する。第1減算部184は、バイパス回路可変電源172の第1減算部174と同一の構成を有し、第2減算部185は、バイパス回路可変電源172の第2減算部175と同一の構成を有する。
The current limiting circuit
増幅部183は、オペアンプ1830と、抵抗値がR31である第31抵抗1831と、抵抗値がR82である第82抵抗1832とを有する。第82抵抗1832は、可変抵抗である。オペアンプ1830のプラス入力端子には電流検出抵抗103の端子間電圧Vsenが入力され、オペアンプ1830の出力端子からは、
Vsen2=(1+(R82/R31))×Vsen
が出力される。ここで、1+(R82/R31)を電流制限回路ゲインgcとすると、
Vsen2=gc×Vsen
となる。したがって、FET16のゲートソース間電圧Vgsは、
Vgs=Vg−Vs
=V50out−Vsen
=(Vref−Vsen2)+Vsen−Vsen
=Vref−Vsen2
=Vref−gc×Vsen
となる。
Amplifying
V sen2 = (1+ (R 82 / R 31 )) × V sen
Is output. Here, if 1+ (R 82 / R 31 ) is the current limiting circuit gain g c ,
V sen2 = g c × V sen
It becomes. Therefore, the gate-source voltage Vgs of the
Vgs = Vg−Vs
= V 50out -V sen
= (V ref -V sen2 ) + V sen -V sen
= V ref -V sen2
= V ref -g c × V sen
It becomes.
バイパス回路可変電源172の増幅部173と、電流制限回路可変電源182の増幅部183とでは、第72抵抗1732の抵抗値と、第82抵抗1832の抵抗値とを相違させることにより、ゲインを相違させている。
The amplifying
図7(a)は、FET15及び16のVgs−Id曲線と、増幅部173及び183で生成される電圧との関係を示す図である。図7(b)は、FET15のドレイン電流Id、FET16のドレイン電流Id及びFET15及び16それぞれのドレイン電流Idの合計値の経時的変化を示す図である。図7(c)は、FET15のゲートソース間電圧Vgs及びFET16のゲートソース間電圧Vgsの経時的変化を示す図である。図7(a)において、横軸はFET15及び16のゲートソース間電圧Vgsを示し、縦軸はFET15及び16のドレイン電流Idを示す。図7(b)において、横軸は全波整流波形の1周期分の時間を示し、縦軸はFET15及び16のドレイン電流Idを示す。図7(b)において、実線はFET15のドレイン電流Idを示し、破線はFET16のドレイン電流Idを示し、一点鎖線はFET15及び16のドレイン電流の合計の電流を示す。図7(c)において、横軸は図7(b)の横軸に対応する時間を示し、縦軸はFET15及び16のゲートソース間電圧Vgsを示す。図7(c)において、実線はFET15のゲートソース間電圧Vgsを示し、破線はFET16のゲートソース間電圧Vgsを示す。図7(c)において、t1で示される期間は印加された電圧が第1部分LED列13の閾値電圧以下であり、第1部分LED列13及び第2部分LED列14の双方に電流が流れていない期間である。また、t2で示される期間は印加された電圧が第1部分LED列13の閾値電圧よりも大きく且つ第1部分LED列13の閾値電圧と第2部分LED列14の閾値電圧との合計の電圧以下であり、第1部分LED列13に電流が流れている期間である。また、t3で示される期間は印加された電圧が第1部分LED列13の閾値電圧と第2部分LED列14の閾値電圧との合計の電圧よりも大きくなり、第1部分LED列13及び第2部分LED列14の双方に電流が流れている期間である。
FIG. 7A is a diagram illustrating the relationship between the Vgs-Id curves of the
図7(c)に示す期間t1では、第1部分LED列13及び第2部分LED列14の双方に電流が流れていないので、電流検出抵抗103にも電流は流れない。電流検出抵抗103に電流が流れていないで、図7(c)に示すように、FET15及び16のゲートソース間電圧Vgsは共にVrefとなる。
In the period t1 shown in FIG. 7C, since no current flows through both the first
図7(c)に示す期間t2では、第1部分LED列13に電流が流れ且つ第2部分LED列14に電流が流れていない。期間t2において電流検出抵抗103に生じる電位差をVsen_t2とすると、FET15のゲートソース間電圧VgsはVref−gb×Vsen_t2となり、FET16のゲートソース間電圧VgsはVref−gc×Vsen_t2となる。FET15のゲートソース間電圧VgsであるVref−gb×Vsen_t2は図7(a)及び7(c)のVgs1と等しい。
In the period t2 shown in FIG. 7C, current flows through the first
図7(c)に示す期間t3では、第1部分LED列13及び第2部分LED列14の双方に電流が流れている。期間t3において電流検出抵抗103に生じる電位差をVsen_t3とすると、FET15のゲートソース間電圧VgsはVref−gb×Vsen_t3となり、FET16のゲートソース間電圧VgsはVref−gc×Vsen_t3となる。FET16のゲートソース間電圧VgsであるVref−gc×Vsen_t3は図7(a)及び7(c)のVgs2と等しい。また、FET15のゲートソース間電圧VgsであるVref−gb×Vsen_t3はFET15の閾値電圧よりも小さくなるので、期間t3では、バイパス回路101を介して電流は流れない。バイパス回路101は、期間t2においてバイパス回路101を介して電流検出抵抗103に流れていた電流を、期間t3において第2部分LED列14に向けて流れるように制御する。
In a period t3 shown in FIG. 7C, a current flows through both the first
図8は、第2実施形態に係るLED照明装置の回路ブロック図である。 FIG. 8 is a circuit block diagram of the LED lighting device according to the second embodiment.
LED照明装置200は、LED駆動回路20と、商用交流電源22とを有する。LED駆動回路20は、ブリッジ整流器21と、第1部分LED列23と、第2部分LED列24と、バイパス回路201と、電流制限回路202と、電流検出抵抗203とを有する。第1部分LED列23と、第2部分LED列24とはそれぞれ、直列接続された複数のLEDを有する。バイパス回路201と、電流制限回路202と、電流検出抵抗203とは、LED列に流れる電流を制御するLED電流制御回路として機能する。ブリッジ整流器21、商用交流電源22、第1部分LED列23及び第2部分LED列24はそれぞれ、ブリッジ整流器81、商用交流電源82、第1部分LED列83及び第2部分LED列84に対応する構成を有する。バイパス回路201は、デプレッション型FETであるFET25と、バイパス回路電流制御部270とを有する。電流制限回路202は、デプレッション型FETであるFET26と、電流制限回路電流制御部280とを有する。
The
バイパス回路電流制御部270は、バイパス回路基準電源171に対応する構成を有さずに、バイパス回路可変電源172に対応するバイパス回路可変電源272のみを有することがバイパス回路電流制御部170と相違する。また、電流制限回路電流制御部280は、電流制限回路基準電源181に対応する構成を有さずに、電流制限回路可変電源182に対応する電流制限回路可変電源282のみを有することが電流制限回路電流制御部180と相違する。バイパス回路電流制御部270及び電流制限回路電流制御部280にそれぞれ配置されるFET25及び26の閾値電圧は0Vよりも十分に小さいため、ゲート電圧を上昇させなくてもよいので、基準電源は配置されない。
The bypass circuit
図9(a)は、FET25及び26のVgs−Id曲線と、増幅部273及び283で生成される電圧との関係を示す図である。図9(b)は、FET25のドレイン電流Id、FET26のドレイン電流Id及びFET25及び26それぞれのドレイン電流Idの合計値の経時的変化を示す図である。図9(c)は、FET25のゲートソース間電圧Vgs、FET26のゲートソース間電圧Vgs及び電流検出抵抗203の端子間電圧の絶対値の経時的変化を示す図である。図9(a)において、横軸はFET25及び26のゲートソース間電圧Vgsを示し、縦軸はFET25及び26のドレイン電流Idを示す。図9(b)において、横軸は全波整流波形の1周期分の時間を示し、縦軸はFET25及び26のドレイン電流Idを示す。図9(b)において、実線はFET25のドレイン電流Idを示し、破線はFET26のドレイン電流Idを示し、一点鎖線はFET25及び26のドレイン電流の合計の電流を示す。図9(c)において、横軸は図7(b)の横軸に対応する時間を示し、縦軸はFET25及び26のゲートソース間電圧Vgs(絶対値)を示す。図9(c)において、実線はFET25のゲートソース間電圧Vgsの絶対値を示し、破線はFET26のゲートソース間電圧Vgsの絶対値を示し、一点鎖線は電流検出抵抗203の端子間電圧を示す。図9(c)において、t1で示される期間は印加された電圧が第1部分LED列23の閾値電圧以下であり、第1部分LED列23及び第2部分LED列24の双方に電流が流れていない期間である。また、t2で示される期間は印加された電圧が第1部分LED列23の閾値電圧よりも大きく且つ第1部分LED列23の閾値電圧と第2部分LED列24の閾値電圧との合計の電圧以下であり、第1部分LED列23に電流が流れている期間である。また、t3で示される期間は印加された電圧が第1部分LED列23の閾値電圧と第2部分LED列24の閾値電圧との合計の電圧よりも大きくなり、第1部分LED列23及び第2部分LED列24の双方に電流が流れている期間である。
FIG. 9A is a diagram illustrating the relationship between the Vgs-Id curves of the
図9(c)に示す期間t1では、第1部分LED列23及び第2部分LED列24の双方に電流が流れていないので、電流検出抵抗203にも電流は流れない。電流検出抵抗103に電流が流れていないで、図7(c)に示すように、FET15及び16のゲートソース間電圧Vgsは共に0Vとなる。
In the period t1 shown in FIG. 9C, no current flows through both the first
図9(c)に示す期間t2では、第1部分LED列23に電流が流れ且つ第2部分LED列24に電流が流れていない。期間t2において電流検出抵抗203に生じる電位差をVsen_t2とすると、FET25のゲートソース間電圧Vgsは−gb×Vsen_t2となり、FET26のゲートソース間電圧Vgsは−gc×Vsen_t2となる。FET15のゲートソース間電圧Vgsである−gb×Vsen_t2の大きさは図9(a)及び9(c)のVgs1と等しい(図9では絶対値で表示)。
In a period t <b> 2 shown in FIG. 9C, current flows through the first
図9(c)に示す期間t3では、第1部分LED列23及び第2部分LED列24の双方に電流が流れている。期間t3において電流検出抵抗203に生じる電位差をVsen_t3とすると、FET25のゲートソース間電圧Vgsは−gb×Vsen_t3となり、FET26のゲートソース間電圧Vgsは−gc×Vsen_t3となる。FET26のゲートソース間電圧Vgsである−gc×Vsen_t3は図9(a)及び9(c)のVgs2と等しい(図9では絶対値で表示)。また、FET25のゲートソース間電圧Vgsである−gb×Vsen_t3はFET25の閾値電圧よりも小さくなるので、期間t3では、バイパス回路201を介して電流は流れない。バイパス回路201は、期間t2において、バイパス回路201を介して電流検出抵抗203に流れていた電流を第2部分LED列14に向けて流れるように制御する。
In a period t3 shown in FIG. 9C, a current flows through both the first
図10は、第3実施形態に係るLED照明装置の回路ブロック図である。 FIG. 10 is a circuit block diagram of the LED lighting device according to the third embodiment.
LED照明装置110は、LED駆動回路111と、商用交流電源12とを有する。LED駆動回路111は、バイパス回路101に対応する構成を有する第1バイパス回路101a及び第2バイパス回路101bを有することがLED駆動回路10と相違する。また、LED照明装置110は、LED列が第1部分LED列13a、第2部分LED列13b及び第3部分LED列14に分割されていることがLED100と相違する。
The
第1バイパス回路101aは、エンハンス型FETであるFET15aと、第1バイパス回路電流制御部170aとを有する。第1バイパス回路電流制御部170aは、第1バイパス回路基準電源171aと、第1バイパス回路可変電源172aとを有する。第1バイパス回路可変電源172aのゲインはgb1である。第1バイパス回路101aは、脈流電圧の状態に応じて、第1バイパス回路101aを介して電流検出抵抗103に流れていた電流を第2部分LED列13bに向けて流れるように制御する。
The
第2バイパス回路101bは、エンハンス型FETであるFET15bと、第2バイパス回路電流制御部170bとを有する。第2バイパス回路電流制御部170bは、第2バイパス回路基準電源171bと、第2バイパス回路可変電源172bとを有する。第2バイパス回路可変電源172bのゲインはgb2である。第2バイパス回路101bは、脈流電圧の状態に応じて、第2バイパス回路101bを介して電流検出抵抗103に流れていた電流を第3部分LED列14に向けて流れるように制御する。
The
図11(a)は、FET15a、15b及び16のVgs−Id曲線と、増幅部173a、173b及び183で生成される電圧との関係を示す図である。図11(b)は、FET15aのドレイン電流Id、FET15bのドレイン電流Id、FET16のドレイン電流Id並びにFET15a、15b及び16それぞれのドレイン電流Idの合計値の経時的変化を示す図である。図11(c)は、FET15a、15b及び16のゲートソース間電圧Vgsの経時的変化を示す図である。図11(a)〜11(c)の縦軸及び横軸は、図7(a)〜7(c)の縦軸及び横軸にそれぞれ対応する。図11(b)において、実線はFET15aのドレイン電流Idを示し、破線はFET15bのドレイン電流Idを示し、一点鎖線はFET16のドレイン電流Idを示す。また、二点鎖線はFET15a、15b及び16のドレイン電流の合計の電流を示す。図11(c)において、実線はFET15aのゲートソース間電圧Vgsを示し、破線はFET15bのゲートソース間電圧Vgsを示し、一点鎖線はFET16のゲートソース間電圧Vgsを示す。図11(c)において、t1で示される期間は、第1部分LED列13a、第2部分LED列13b及び第3部分LED列14の全てに電流が流れていない期間である。また、t2で示される期間は、第1部分LED列13aのみに電流が流れている期間である。また、t3で示される期間は、第1部分LED列13a及び第2部分LED列13bに電流が流れている期間である。また、t4で示される期間は、第1部分LED列13a、第2部分LED列13b及び第3部分LED列14の全てに電流が流れている期間である。
FIG. 11A is a diagram illustrating the relationship between the Vgs-Id curves of the
図11(c)に示す期間t1では、第1部分LED列13a、第2部分LED列13b及び第3部分LED列14の全てに電流が流れていないので、電流検出抵抗103にも電流は流れない。電流検出抵抗103に電流が流れていないで、図11(c)に示すように、FET15a、15b及び16のゲートソース間電圧Vgsは共にVrefとなる。
In the period t1 shown in FIG. 11C, since no current flows through all of the first
図11(c)に示す期間t2では、第1部分LED列13aにのみ電流が流れている。期間t2において電流検出抵抗103に生じる電位差をVsen_t2とすると、FET15aのゲートソース間電圧VgsはVref−gb1×Vsen_t2となり、FET15bのゲートソース間電圧VgsはVref−gb2×Vsen_t2となる。また、FET16のゲートソース間電圧VgsはVref−gc×Vsen_t2となる。FET15aのゲートソース間電圧VgsであるVref−gb1×Vsen_t2は図11(a)及び11(c)のVgs1aと等しい。
In the period t2 shown in FIG. 11C, current flows only through the first
図11(c)に示す期間t3では、第1部分LED列13a及び第2部分LED列13bに電流が流れている。期間t3において電流検出抵抗103に生じる電位差をVsen_t3とすると、FET15aのゲートソース間電圧VgsはVref−gb1×Vsen_t3となり、FET15bのゲートソース間電圧VgsはVref−gb2×Vsen_t3となる。また、FET16のゲートソース間電圧VgsはVref−gc×Vsen_t3となる。FET15bのゲートソース間電圧VgsであるVref−gb2×Vsen_t2は図11(a)及び11(c)のVgs1bと等しい。
In a period t3 shown in FIG. 11C, a current flows through the first
図11(c)に示す期間t4では、第1部分LED列13a、第2部分LED列13b及び第3部分LED列14の全てに電流が流れている。期間t4において電流検出抵抗103に生じる電位差をVsen_t4とすると、FET15aのゲートソース間電圧VgsはVref−gb1×Vsen_t4となり、FET15bのゲートソース間電圧VgsはVref−gb2×Vsen_t4となる。また、FET16のゲートソース間電圧VgsはVref−gc×Vsen_t4となる。FET16のゲートソース間電圧VgsであるVref−gc×Vsen_t4は図11(a)及び11(c)のVgs2と等しい。
In the period t4 shown in FIG. 11C, a current flows through all of the first
図12(a)は、FET15a、15b及び16の電圧−電流特性と、第1バイパス回路101a、第2バイパス回路101b及び電流制限回路102の電流制御部の電圧−電流特性との関係を示す図である。図12(b)は、図12(a)に示す図の部分拡大図である。図12(a)及び12(b)それぞれにおいて、横軸はFET15a、15b及び16のゲートソース間電圧Vgsを示し、縦軸はFET15a、15b及び16のドレイン電流を示す。図12(a)及び12(b)それぞれにおいて、実線はFET15a、15b及び16の電圧−電流特性を示し、破線は第1バイパス回路電流制御部170aの電圧−電流特性を示す。また、一点鎖線は第2バイパス回路電流制御部170bの電圧−電流特性を示し、二点鎖線は電流制限回路電流制御部180の電圧−電流特性を示す。なお第1バイパス回路101a、第2バイパス回路101b又は電流制限回路102の電圧とは、第1バイパス回路101a、第2バイパス回路101b又は電流制限回路102が単独に動作しているときのFET15a、15b、16のゲートソース間電圧Vgsに相当する。また第1、2、3バイパス回路電流制御部の電流とは、第1バイパス回路101a、第2バイパス回路101b又は電流制限回路102が単独に動作しているときのFET15a、15b、16のドレイン電流Idに相当する。
FIG. 12A is a diagram showing the relationship between the voltage-current characteristics of the
第1バイパス回路電流制御部170aの電圧−電流特性は、FET15aのゲート電圧Vgは、
Vg=Vref+Vsen−gb1×Rs×Ids
であり、FET15aのソース電圧Vsは、
Vs=Vsen
となるので、VgsとIdsとで表すと、
Vgs=Vref−gb1×Rs×Ids
の関係となる。同様に、第2バイパス回路電流制御部170bの電圧−電流特性は、FET15bのゲート電圧Vgは、
Vg=Vref+Vsen−gb2×Rs×Ids
であり、FET15aのソース電圧Vsは、
Vs=Vsen
となるので、VgsとIdsとで表すと、
Vgs=Vref−gb2×Rs×Ids
の関係となる。同様に、電流制限回路電流制御部180の電圧−電流特性は、FET15bのゲート電圧Vgは、
Vg=Vref+Vsen−gc×Rs×Ids
であり、FET15aのソース電圧Vsは、
Vs=Vsen
となるので、VgsとIdsとで表すと、
Vgs=Vref−gc×Rs×Ids
の関係となる。ここで、Rsは電流検出抵抗103の抵抗値である。第1バイパス回路電流制御部170a、第2バイパス回路電流制御部170b及び電流制限回路電流制御部180の電圧−電流特性直線とFETの電圧−電流特性の電圧−電流特性曲線の交点がFETの動作点となる。すなわちバイパス回路基準電源171a等の電圧Vrefと電流検出抵抗103の抵抗値Rsが与えられれば、第1バイパス回路可変電源172a、第2バイパス回路可変電源172b及び電流制限回路可変電源182のゲインgb1、gb2及びgcを決定することにより、第1部分LED列13a、第2LED13b及び第3部分LED列14に流す電流が決定される。
The voltage-current characteristic of the first bypass circuit
Vg = V ref + V sen -g b1 × R s × Ids
The source voltage Vs of the
Vs = V sen
Therefore, when expressed by Vgs and Ids,
Vgs = V ref -g b1 × R s × Ids
It becomes the relationship. Similarly, the voltage-current characteristic of the second bypass circuit
Vg = V ref + V sen -g b2 × R s × Ids
The source voltage Vs of the
Vs = V sen
Therefore, when expressed by Vgs and Ids,
Vgs = V ref -g b2 × R s × Ids
It becomes the relationship. Similarly, the voltage-current characteristic of the current limiting circuit
Vg = V ref + V sen -g c × R s × Ids
The source voltage Vs of the
Vs = V sen
Therefore, when expressed by Vgs and Ids,
Vgs = V ref -g c × R s × Ids
It becomes the relationship. Here, R s is the resistance value of the
電圧Vrefやゲインgb1、gb2、gcが適切に設定されていれば、第2バイパス回路101bが定電流動作しているときに第1バイパス回路101aはカットオフしている。同様に電流制限回路102が定電流動作しているときには第1、2バイパス回路101a及び101bはカットオフしている。しかしながら電圧Vrefやゲインgb1、gb2、gcが不適切に設定されていると、例えば電流制限回路102が定電流動作しているときに第2バイパス回路101bに漏れ電流が生じることがある。そこで図13〜図16を参照して、LED照明装置110における漏れ電流防止機能について説明する。
If the voltage V ref and the gains g b1 , g b2 , and g c are appropriately set, the
図13及び14はLED照明装置110において漏れ電流が生じている場合の電気特性を示す図であり、図15及び16はLED照明装置110において漏れ電流が生じていない場合の電気特性を示す図である。図13及び図15は図11に対応する図であり、図14及び16は図12に対応する図である。
13 and 14 are diagrams illustrating electrical characteristics when a leakage current is generated in the
図13〜図16において、商用交流電源12には、120Vの振幅を有する交流電圧を印加されており、FET15a、15b及び16の閾値電圧は3.8Vであり、電流検出抵抗103の抵抗値は1Ωである。図13及び14において、第1バイパス回路基準電源171a、第2バイパス回路基準電源171b及び電流制限回路基準電源181の電圧は、4.1Vである。また、第1バイパス回路可変電源172aのゲインgb1は3.4であり、第2バイパス回路可変電源172bのゲインgb2は2.5であり、電流制限回路可変電源182のゲインgcは2.0である。一方、図15及び16において、第1バイパス回路基準電源171a、第2バイパス回路基準電源171b及び電流制限回路基準電源181の電圧は、8.0Vである。また、第1バイパス回路可変電源172aのゲインgb1は59.1であり、第2バイパス回路可変電源172bのゲインgb2は45.9であり、電流制限回路可変電源182のゲインgcは37.5である。
13 to 16, an AC voltage having an amplitude of 120V is applied to the commercial
図13(c)の期間t2では、FET15aに70mAの電流が流れ、FET15b及び16には電流が流れないので合計の電流は70mAになる。図13(c)の期間t3では、FET15bに91mAの電流が流れ、FET15a及び16には電流が流れないので合計の電流は91mAになる。しかしながら本条件の場合、前述のようにゲインgc等が不適切に設定されているため図13(e)の期間t4ではバイパス回路101bに漏れ電流が生じている。このとき合計の電流は112mAであるものの、FET16に流れる電流は104mAであり、FET15bに8mAの電流が流れている。第2バイパス回路基準電源171bの電圧Vrefが4.1であり、且つ第2バイパス回路可変電源172bのゲインgb2が2.5である場合、電流検出抵抗103に流れる電流が112mAであるとき、
Vgs=Vref−gb2×Vsen_t4
=4.1V−2.5×122mA×1Ω
=3.82V
となる。このため、図14(b)に示すように、8mAの漏れ電流がFET16bを介して流れることになる。そこで、第1バイパス回路基準電源171a、第2バイパス回路基準電源171b及び電流制限回路基準電源181の電圧、及び第1バイパス回路可変電源172a、第2バイパス回路可変電源172bのゲインを変更して、漏れ電流をゼロにする。
In the period t2 in FIG. 13C, a current of 70 mA flows in the
Vgs = V ref -g b2 × V sen_t4
= 4.1V-2.5 × 122mA × 1Ω
= 3.82V
It becomes. For this reason, as shown in FIG. 14B, a leakage current of 8 mA flows through the FET 16b. Therefore, the voltages of the first bypass circuit
図15(c)の期間t2では、FET15aに70mAの電流が流れ、FET15b及び16には電流が流れないので合計の電流は70mAになる。図15(c)の期間t3では、FET15bに90mAの電流が流れ、FET15a及び16には電流が流れないので合計の電流は90mAになる。また、図15(c)の期間t4では、FET16に110mAの電流が流れ、FET15a及び15bには電流が流れないので合計の電流は110mAになる。第2バイパス回路基準電源171bの電圧Vrefが8.0であり、且つ第2バイパス回路可変電源172bのゲインgb2が45.9である場合、電流検出抵抗103に流れる電流が110mAであるとき、
Vgs=Vref−gb2×Vsen_t4
=8.0V−45.9×110mA×1Ω
=2.951V
となり、FET15bの閾値電圧3.8Vよりも低くなる。
In the period t2 in FIG. 15C, a current of 70 mA flows through the
Vgs = V ref -g b2 × V sen_t4
= 8.0V-45.9 × 110mA × 1Ω
= 2.951V
Thus, the threshold voltage of the
図17は、第4実施形態に係るLED照明装置の回路ブロック図である。 FIG. 17 is a circuit block diagram of the LED lighting device according to the fourth embodiment.
LED照明装置210は、LED駆動回路211と、商用交流電源22とを有する。LED駆動回路211は、バイパス回路201に対応する構成を有する第1バイパス回路201a及び第2バイパス回路201bを有することがLED駆動回路20と相違する。また、LED照明装置210は、LED列が第1部分LED列23a、第2部分LED列23b及び第3部分LED列24に分割されていることがLED照明装置200と相違する。
The
第1バイパス回路201aは、デプレッション型FETであるFET25aと、第1バイパス回路電流制御部270aとを有する。第1バイパス回路電流制御部270aは、ゲインがgb1である第1バイパス回路可変電源272aを有する。
The
第2バイパス回路201bは、デプレッション型FETであるFET25bと、第2バイパス回路電流制御部270bとを有する。第2バイパス回路電流制御部270bは、ゲインがgb2である第2バイパス回路可変電源272bを有する。
The
図18(a)は、FET25a、25b及び26のVgs−Id曲線と、増幅部273a、273b及び283で生成される電圧との関係を示す図である。図18(b)は、FET25aのドレイン電流Id、FET25bのドレイン電流Id、FET26のドレイン電流Id並びにFET25a、25b及び16それぞれのドレイン電流Idの合計値の経時的変化を示す図である。図18(c)は、FET25a、25b及び26のゲートソース間電圧Vgs(絶対値)の経時的変化を示す図である。図18(a)〜18(c)の縦軸及び横軸は、図9(a)〜9(c)の縦軸及び横軸にそれぞれ対応する。図18(b)において、実線はFET25aのドレイン電流Idを示し、破線はFET25bのドレイン電流Idを示し、一点鎖線はFET26のドレイン電流Idを示す。また、二点鎖線はFET25a、25b及び26のドレイン電流の合計の電流を示す。図18(c)において、実線はFET25aのゲートソース間電圧Vgsを示し、破線はFET25bのゲートソース間電圧Vgsを示し、一点鎖線はFET26のゲートソース間電圧Vgsを示す。図18(c)において、t1で示される期間は、第1部分LED列23a、第2部分LED列23b及び第3部分LED列24の全てに電流が流れていない期間である。また、t2で示される期間は、第1部分LED列23aのみに電流が流れている期間である。また、t3で示される期間は、第1部分LED列23a及び第2部分LED列23bに電流が流れている期間である。また、t4で示される期間は、第1部分LED列23a、第2部分LED列23b及び第3部分LED列24の全てに電流が流れている期間である。
FIG. 18A is a diagram illustrating a relationship between the Vgs-Id curves of the
図18(c)に示す期間t1では、第1部分LED列23a、第2部分LED列23b及び第3部分LED列24の全てに電流が流れていないので、電流検出抵抗203にも電流は流れない。電流検出抵抗203に電流が流れていないで、図18(c)に示すように、FET25a、25b及び26のゲートソース間電圧Vgsは共に0Vとなる。
In the period t1 shown in FIG. 18C, since no current flows through all of the first
図18(c)に示す期間t2では、第1部分LED列23aにのみ電流が流れている。期間t2において電流検出抵抗203に生じる電位差をVsen_t2とすると、FET25aのゲートソース間電圧Vgsは−gb1×Vsen_t2となり、FET25bのゲートソース間電圧Vgsは−gb2×Vsen_t2となる。また、FET26のゲートソース間電圧Vgsは−gc×Vsen_t2となる。FET25aのゲートソース間電圧Vgsである−gb1×Vsen_t2は図18(a)及び18(c)のVgs1aと等しい。
In the period t2 shown in FIG. 18C, a current flows only through the first
図18(c)に示す期間t3では、第1部分LED列23a及び第2部分LED列23bに電流が流れている。期間t3において電流検出抵抗203に生じる電位差をVsen_t3とすると、FET25aのゲートソース間電圧Vgsは−gb1×Vsen_t3となり、FET25bのゲートソース間電圧Vgsは−gb2×Vsen_t3となる。また、FET26のゲートソース間電圧Vgsは−gc×Vsen_t3となる。FET25bのゲートソース間電圧Vgsである−gb2×Vsen_t2は図18(a)及び18(c)のVgs1bと等しい。
In the period t3 shown in FIG. 18C, a current flows through the first
図18(c)に示す期間t4では、第1部分LED列23a、第2部分LED列23b及び第3部分LED列24の全てに電流が流れている。期間t4において電流検出抵抗203に生じる電位差をVsen_t4とすると、FET25aのゲートソース間電圧Vgsは−gb1×Vsen_t4となり、FET25bのゲートソース間電圧Vgsは−gb2×Vsen_t4となる。また、FET26のゲートソース間電圧Vgsは−gc×Vsen_t4となる。FET26のゲートソース間電圧Vgsである−gc×Vsen_t4は図18(a)及び18(c)のVgs2と等しい。
In a period t4 shown in FIG. 18C, a current flows through all of the first
図19(a)は、FET25a、25b及び26の電圧−電流特性と、第1バイパス回路201a、第2バイパス回路101b及び電流制限回路202の電流制御部の電圧−電流特性との関係を示す図である。図19(b)は、図19(a)に示す図の部分拡大図である。図19(a)及び19(b)それぞれにおいて、横軸はFET25a、25b及び26のゲートソース間電圧Vgsを示し、縦軸はFET25a、25b及び26のドレイン電流を示す。図19(a)及び19(b)それぞれにおいて、実線はFET25a、25b及び26の電圧−電流特性を示し、破線は第1バイパス回路電流制御部270aの電圧−電流特性を示す。また、一点鎖線は第2バイパス回路電流制御部270bの電圧−電流特性を示し、二点鎖線は電流制限回路電流制御部271の電圧−電流特性を示す。
FIG. 19A is a diagram showing the relationship between the voltage-current characteristics of the
第1バイパス回路電流制御部270aの電圧−電流特性は、
Vgs=−gb1×Rs×Ids
の関係となり、第2バイパス回路電流制御部270bの電圧−電流特性は、
Vgs=−gb2×Rs×Ids
の関係となり、電流制限回路電流制御部271の電圧−電流特性は、
Vgs=−gc×Rs×Ids
の関係となる。ここで、Rsは電流検出抵抗203の抵抗値である。第1バイパス回路電流制御部270a、第2バイパス回路電流制御部270b及び電流制限回路電流制御部280の電圧−電流特性直線とFETの電圧−電流特性の電圧−電流特性曲線の交点がFETの動作点となる。第1バイパス回路可変電源272a、第2バイパス回路可変電源272b及び電流制限回路可変電源282のゲインgb1、gb2及びgcを決定することにより、第1部分LED列23a、第2LED23b及び第3部分LED列24に流す電流が決定される。
The voltage-current characteristic of the first bypass circuit
Vgs = −g b1 × R s × Ids
The voltage-current characteristic of the second bypass circuit
Vgs = −g b2 × R s × Ids
The voltage-current characteristics of the current limiting circuit current control unit 271 are as follows:
Vgs = −g c × R s × Ids
It becomes the relationship. Here, R s is the resistance value of the
図20(a)〜20(c)はそれぞれ、2つのバイパス回路及び1つの電流制限回路を有する半導体装置を直列接続したLED照明装置の回路ブロック図である。 20 (a) to 20 (c) are circuit block diagrams of LED lighting devices in which semiconductor devices each having two bypass circuits and one current limiting circuit are connected in series.
LED照明装置300は、ブリッジ整流器11と、商用交流電源12と、第1部分LED列13a〜第6部分LED列13fと、第1半導体装置301と、第2半導体装置302とを有する。ブリッジ整流器11及び商用交流電源12は、LED照明装置100が有するものとそれぞれ同一の機能及び構成を有する。また、第1部分LED列13a〜第6部分LED列13fはそれぞれ、直列接続されたLEDを有する。
The
第1半導体装置301は、LED駆動回路111と同様に第1バイパス回路101a及び第2バイパス回路101bと、電流制限回路102と、電流検出抵抗103とを有する。第2半導体装置302は、電流検出抵抗103を有さないことが第1半導体装置301と相違する。第1半導体装置301の第1バイパス回路101aのFETのドレインは、第1部分LED列13aと第2部分LED列13bとの間に接続される。第1半導体装置301の第2バイパス回路101bのFETのドレインは、第2部分LED列13bと第3部分LED列13cとの間に接続される。第1半導体装置301の電流制限回路102のFETのドレインは、第3部分LED列13cと第4部分LED列13dとの間に接続される。第2半導体装置302の第1バイパス回路101aのFETのドレインは、第4部分LED列13dと第5部分LED列13eとの間に接続される。第2半導体装置302の第2バイパス回路101bのFETのドレインは、第5部分LED列13eと第6部分LED列13fとの間に接続される。第2半導体装置302の電流制限回路102のFETのドレインは、第6部分LED列13fの最終段のLEDのカソードに接続される。第1半導体装置301と、第2半導体装置302とは、第1半導体装置301及び第2半導体装置302のFETのソースを互いに接続することにより直列接続される。
Similar to the
LED照明装置310は、LED照明装置300のように第1半導体装置301と第2半導体装置302とが直列接続されるのではなく、2つの第1半導体装置301が直列接続されていることがLED照明装置300と相違する。LED照明装置310では、同一の構成を有する2つの第1半導体装置301を直列接続することにより、第1部分LED列13a〜第6部分LED列13fの電流を制御する回路が形成される。
The
LED照明装置320は、LED照明装置300のように第1半導体装置301と第2半導体装置とが直列接続されるのではなく、第3半導体装置303と第4半導体装置304とが直列接続されていることがLED照明装置300と相違する。第3半導体装置303及び第4半導体装置304はそれぞれ、電流検出抵抗103の代わりに電流検出抵抗103a及び電流検出抵抗103bを有することが第1半導体装置301と相違する。電流検出抵抗103a及び電流検出抵抗103bは互いに抵抗値が相違する。LED照明装置320では、電流検出抵抗103a及び電流検出抵抗103bの抵抗値を相違させることで、第3半導体装置303及び第4半導体装置304のバイパス回路及び電流制限回路のゲインを一致させることができる。すなわち、LED照明装置320では、第3半導体装置303及び第4半導体装置304の第1バイパス回路101aのゲインは互いに等しく、第3半導体装置303及び第4半導体装置304の第2バイパス回路101bのゲインは互いに等しい。また、第3半導体装置303及び第4半導体装置304の電流制限回路102のゲインは互いに等しい。
The
図21(a)〜21(c)はそれぞれ、LED照明装置300〜320のFETのドレイン電流Idの一例を示す図である。
21A to 21C are diagrams showing examples of the drain current Id of the FETs of the
図21(a)〜21(c)では、LED照明装置300〜320のFETのドレイン電流Idは同一の波形を有している。一例では、LED照明装置300〜320において、商用交流電源12には、120Vの振幅を有する交流電圧を印加されており、FETの閾値電圧は3.8Vであり、基準電源の電圧は4.1Vに設定される。LED照明装置300の第1半導体装置301及びLED照明装置310の前段の第1半導体装置301において、第1バイパス回路可変電源172aのゲインgb1は12に設定され、第2バイパス回路可変電源172bのゲインgb2は8に設定される。また、LED照明装置300の第1半導体装置301及びLED照明装置310の前段の第1半導体装置301において、電流制限回路可変電源182のゲインgcは4に設定される。LED照明装置300の第2半導体装置302及びLED照明装置310の後段の第1半導体装置301において、第1バイパス回路可変電源172aのゲインgb1は3に設定され、第2バイパス回路可変電源172bのゲインgb2は2に設定される。また、LED照明装置300の第2半導体装置302及びLED照明装置310の後段の第1半導体装置301において、電流制限回路可変電源182のゲインgcは1に設定される。LED照明装置320の第3半導体装置303において、第1バイパス回路可変電源172aのゲインgb1は3に設定され、第2バイパス回路可変電源172bのゲインgb2は2に設定され、電流制限回路可変電源182のゲインgcは1に設定される。LED照明装置320の第4半導体装置304において、第1バイパス回路可変電源172aのゲインgb1は3に設定され、第2バイパス回路可変電源172bのゲインgb2は2に設定され、電流制限回路可変電源182のゲインgcは1に設定される。LED照明装置300の第1半導体装置301及び第2半導体装置302、LED照明装置310の第1半導体装置301の電流検出抵抗103、並びにLED照明装置320の第4半導体装置304の電流検出抵抗103bの抵抗値は1Ωである。また、LED照明装置320の第3半導体装置303の電流検出抵抗103aの抵抗値は4Ωである。
21A to 21C, the drain currents Id of the FETs of the
図22(a)及び22(b)はそれぞれ、2つのバイパス回路及び1つの電流制限回路を有する半導体装置を並列接続したLED照明装置の回路ブロック図である。 22A and 22B are circuit block diagrams of LED lighting devices in which semiconductor devices each having two bypass circuits and one current limiting circuit are connected in parallel.
LED照明装置330は、ブリッジ整流器11と、商用交流電源12と、第1部分LED列13a〜第3部分LED列13cと、第1半導体装置301と、第2半導体装置302とを有する。ブリッジ整流器11及び商用交流電源12は、LED照明装置100が有するものとそれぞれ同一の機能及び構成を有する。また、第1部分LED列13a〜第3部分LED列13cはそれぞれ、直列接続されたLEDを有する。
The
第1半導体装置301の第1バイパス回路101a及び第2バイパス回路101bのFETのドレインは、第1部分LED列13aと第2部分LED列13bとの間に接続される。第1半導体装置301の電流制限回路102及び第2半導体装置302の第1バイパス回路101aのFETのドレインは、第2部分LED列13bと第3部分LED列13cとの間に接続される。第2半導体装置302の第2バイパス回路101b及び第2半導体装置302の電流制限回路102のFETのドレインは、第3部分LED列13cの最終段のLEDのカソードに接続される。第1半導体装置301と、第2半導体装置302とは、第1半導体装置301及び第2半導体装置302のFETのソースを互いに接続することにより並列接続される。
The FET drains of the
LED照明装置340は、ブリッジ整流器11と、商用交流電源12と、第1部分LED列13a〜第3部分LED列13cと、並列接続された2つの第1半導体装置301とを有する。ブリッジ整流器11及び商用交流電源12は、LED照明装置100が有するものとそれぞれ同一の機能及び構成を有する。また、第1部分LED列13a〜第3部分LED列13cはそれぞれ、直列接続されたLEDを有する。
The
2つの第1半導体装置301の第1バイパス回路101aのFETのドレインは、第1部分LED列13aと第2部分LED列13bとの間に接続される。2つの第1半導体装置301の第2バイパス回路101bのFETのドレインは、第2部分LED列13bと第3部分LED列13cとの間に接続される。2つの第1半導体装置301の電流制限回路102のFETのドレインは、第3部分LED列13cの最終段のLEDのカソードに接続される。2つの第1半導体装置301は、2つの第1半導体装置301の電流検出抵抗103の接地側の端子を互いに接続することにより並列接続される。
The FET drains of the
図23(a)及び23(b)はそれぞれ、LED照明装置330及び340のFETのドレイン電流Idの一例を示す図である。
FIGS. 23A and 23B are diagrams showing examples of the drain current Id of the FETs of the
図23(a)及び23(b)では、LED照明装置330及び340のFETのドレイン電流Idは同一の波形を有している。一例では、LED照明装置330及び340において、商用交流電源12には、120Vの振幅を有する交流電圧を印加されており、FETの閾値電圧は3.8Vであり、基準電源の電圧は4.1Vに設定され、電流検出抵抗103bの抵抗値は1Ωである。LED照明装置330の第1半導体装置301において、第1バイパス回路可変電源172a及び第2バイパス回路可変電源172bのゲインgb1及びgb2は8に設定され、電流制限回路可変電源182のゲインgcは4に設定される。LED照明装置330の第2半導体装置302において、第1バイパス回路可変電源172aのゲインgb1は4に設定され、第2バイパス回路可変電源172b及び電流制限回路可変電源182のゲインgb2及びgcは2に設定される。LED照明装置340の2つの第1半導体装置301において、第1バイパス回路可変電源172aのゲインgb1は16に設定され、第2バイパス回路可変電源172bのゲインgb2は8に設定される。また、電流制限回路可変電源182のゲインgcは4に設定される。
23A and 23B, the drain currents Id of the FETs of the
LED駆動回路10、20、111及び211は、単一の電流検出抵抗により検出される電圧に基づいてFETのドレイン電流を制御することができるので、電流検出抵抗で消費される電力を最小限にすることができる。
The
また、LED駆動回路10、20、111及び211では、FETのゲートソース間電圧を規定するときに使用するバイパス回路ゲイン及び電流制限回路ゲインを適当な値に設定することにより、漏れ電流をなくすことができる。
Further, in the
また、LED照明装置300、310、320、330及び330では、単一の電流検出抵抗を有する半導体装置によりLEDに印加される電流を制御する制御部が形成される。このため、制御部を形成する複数の半導体装置を直列接続又は並列接続する場合でも、配線の接続関係が複雑になることはない。
Further, in the
デプレッション型FETを有するLED駆動回路20及び211では、バイパス回路基準電源及び電流制限回路基準電源に対応する構成を有していないが、バイパス回路基準電源及び電流制限回路基準電源に対応する構成を有する構成を採用してもよい。バイパス回路基準電源及び電流制限回路基準電源に対応する構成を有する構成を採用することにより、電流検出抵抗が検出する電圧とゲインとにより調整可能な範囲が広くなるので、漏れ電流が流れないように設定することがより容易になる。
The
10、20、111、211、80、90 LED駆動回路
11、21、81、91 ブリッジ整流器
12、22、82、92 商用交流電源
13、13a、13b、14、23、23a、23b、24、83、84、93、94 LED列(第1部分LED列、第2部分LED列、第3部分LED列)
15、15a、15b、16、25、25a、25b、26、85、86、95、96 FET(第1電流制限素子、第2電流制限素子)
100、110、200、210、300、310、320、330、340、800、900 LED照明装置
101、101a、101b、201、201a、201b、801、901 バイパス回路(バイパス回路、第2バイパス回路)
102、202、802、902 電流制限回路
103、203 電流検出抵抗(電流情報検出素子)
170、170a、170b、270、270a、270b、970 バイパス回路電流制御部(第2電流制御部)
180、280、980 電流制限回路電流制御部(第1電流制御部)
10, 20, 111, 211, 80, 90
15, 15a, 15b, 16, 25, 25a, 25b, 26, 85, 86, 95, 96 FET (first current limiting element, second current limiting element)
100, 110, 200, 210, 300, 310, 320, 330, 340, 800, 900
102, 202, 802, 902 Current limiting
170, 170a, 170b, 270, 270a, 270b, 970 Bypass circuit current control unit (second current control unit)
180, 280, 980 Current limiting circuit current control unit (first current control unit)
Claims (5)
前記第2部分LED列の最終段のLEDのカソードに接続された電流制限回路入力端子及び電流制限回路出力端子を含み、前記電流制限回路入力端子及び前記電流制限回路出力端子間を流れるLED電流を制限する電流制限回路と、
前記第1部分LED列と前記第2部分LED列との間に接続されたバイパス回路入力端子及び前記電流制限回路出力端子と接続されたバイパス回路出力端子を含み、前記バイパス回路入力端子及び前記バイパス回路出力端子間を流れるバイパス電流を制限するバイパス回路と、
前記電流制限回路出力端子及び前記バイパス回路出力端子と接続された電流検出素子と、を有し、
前記電流制限回路は、前記電流検出素子によって検出された電流情報及び予め定められた第1係数に基づいて前記LED電流を制限し、
前記バイパス回路は、前記脈流電圧の状態に応じて、前記電流検出素子によって検出された前記電流情報及び予め定められた前記第1係数とは異なった第2係数に基づいて前記バイパス電流を制限して、前記第1部分LED列から前記バイパス回路を介して前記電流検出素子に流れていた電流を、前記バイパス回路を介さずに前記第2部分LED列へ向けて流れるように制御する、
ことを特徴とするLED電流制御回路。 A pulsating voltage in a first partial LED string including a plurality of LEDs connected in series and an LED string including a plurality of LEDs connected in series and including a second partial LED string connected in series with the first partial LED string A current control circuit for controlling a current flowing in the LED string when is applied,
LED current flowing between the current limit circuit input terminal and the current limit circuit output terminal, including a current limit circuit input terminal and a current limit circuit output terminal connected to the cathode of the last stage LED of the second partial LED row Current limiting circuit to limit,
A bypass circuit input terminal connected between the first partial LED string and the second partial LED string; and a bypass circuit output terminal connected to the current limiting circuit output terminal; the bypass circuit input terminal and the bypass A bypass circuit that limits a bypass current flowing between circuit output terminals;
A current detection element connected to the current limit circuit output terminal and the bypass circuit output terminal,
The current limiting circuit limits the LED current based on current information detected by the current detection element and a predetermined first coefficient,
The bypass circuit limits the bypass current based on the current information detected by the current detection element and a second coefficient different from the predetermined first coefficient according to the state of the pulsating voltage. The current flowing from the first partial LED array to the current detection element via the bypass circuit is controlled so as to flow toward the second partial LED array without passing through the bypass circuit.
An LED current control circuit characterized by the above.
前記バイパス回路は、前記バイパス電流を制限する第2電流制限素子と、前記電流情報及び前記第2係数を使用して前記第2電流制限素子を制御する第2電流制御部と、を有する、請求項1に記載のLED電流制御回路。 The current limiting circuit includes: a first current limiting element that limits the magnitude of the LED current; a first current control unit that controls the first current limiting element using the current information and the first coefficient; Have
The bypass circuit includes a second current limiting element that limits the bypass current, and a second current control unit that controls the second current limiting element using the current information and the second coefficient. Item 2. The LED current control circuit according to Item 1.
前記第1電流制御部は、第1基準電源と、前記電流情報と前記第1係数とを使用して電圧が決定される第1可変電源とを有し、
前記第2電流制御部は、第2基準電源と、前記電流情報と前記第2係数とを使用して電圧が決定される第2可変電源とを有し、
前記第1電流制限素子のゲートソース間電圧は、第1基準電源の電圧から第1可変電源の電圧を減算したものであり、前記第2電流制限素子のゲートソース間電圧は、第2基準電源の電圧から第2可変電源の電圧を減算したものである、請求項2に記載のLED電流制御回路。 Each of the first current limiting element and the second current limiting element is a FET,
The first current control unit includes a first reference power supply, a first variable power supply whose voltage is determined using the current information and the first coefficient,
The second current control unit includes a second reference power source, a second variable power source whose voltage is determined using the current information and the second coefficient,
The gate-source voltage of the first current limiting element is obtained by subtracting the voltage of the first variable power supply from the voltage of the first reference power supply, and the gate-source voltage of the second current limiting element is the second reference power supply. The LED current control circuit according to claim 2, wherein the voltage of the second variable power source is subtracted from the voltage.
前記第2部分LED列と前記第3部分LED列との間に接続された第2バイパス回路入力端子と、前記電流制限回路出力端子に接続された第2バイパス回路出力端子とを有し、前記第2バイパス回路端子入力端子及び前記第2バイパス回路端子出力端子間に流れる第2バイパス電流を制限する第2バイパス回路を更に有し、
前記第2バイパス回路は、前記脈流電圧の状態に応じて、前記電流検出素子によって検出された前記電流情報と、予め定められた前記第1係数及び前記第2係数とは異なった第3係数に基づいて前記第2バイパス電流を制限して、前記第3部分LED列から前記第2バイパス回路を介して前記電流検出素子に流れていた電流を、前記第2バイパス回路を介さずに前記第2部分LED列へ向けて流れるように制御する、請求項1〜4の何れか一項に記載のLED電流制御回路。 The LED string includes a plurality of LEDs connected in series, and further includes a third partial LED string connected in series between the first partial LED string and the second partial LED string, and the bypass circuit input terminal Is connected between the first partial LED string and the third partial LED string,
A second bypass circuit input terminal connected between the second partial LED string and the third partial LED string; and a second bypass circuit output terminal connected to the current limiting circuit output terminal; A second bypass circuit for limiting a second bypass current flowing between the second bypass circuit terminal input terminal and the second bypass circuit terminal output terminal;
The second bypass circuit includes a third coefficient different from the predetermined first coefficient and the second coefficient, and the current information detected by the current detection element according to the state of the pulsating voltage. The second bypass current is limited based on the current, and the current flowing from the third partial LED array to the current detection element via the second bypass circuit is passed through the second bypass circuit without passing through the second bypass circuit. The LED current control circuit according to any one of claims 1 to 4, wherein the LED current control circuit is controlled to flow toward a two-part LED array.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013183520A JP2016195143A (en) | 2013-09-04 | 2013-09-04 | LED current control circuit |
| PCT/JP2014/054911 WO2015033595A1 (en) | 2013-09-04 | 2014-02-27 | Led current control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013183520A JP2016195143A (en) | 2013-09-04 | 2013-09-04 | LED current control circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016195143A true JP2016195143A (en) | 2016-11-17 |
Family
ID=52628090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013183520A Pending JP2016195143A (en) | 2013-09-04 | 2013-09-04 | LED current control circuit |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2016195143A (en) |
| WO (1) | WO2015033595A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2025254397A1 (en) * | 2024-06-04 | 2025-12-11 | 주식회사 야스 | Driver ic |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4588494B2 (en) * | 2005-03-03 | 2010-12-01 | 株式会社ジャムコ | Light emitting diode drive circuit for lighting |
| US8174212B2 (en) * | 2008-11-30 | 2012-05-08 | Microsemi Corp.—Analog Mixed Signal Group Ltd. | LED string driver with light intensity responsive to input voltage |
| US8410717B2 (en) * | 2009-06-04 | 2013-04-02 | Point Somee Limited Liability Company | Apparatus, method and system for providing AC line power to lighting devices |
| JP5471330B2 (en) * | 2009-07-14 | 2014-04-16 | 日亜化学工業株式会社 | Light emitting diode drive circuit and light emitting diode lighting control method |
| US8384311B2 (en) * | 2009-10-14 | 2013-02-26 | Richard Landry Gray | Light emitting diode selection circuit |
| US10152926B2 (en) * | 2010-02-26 | 2018-12-11 | Rohm Co., Ltd. | Driving circuit for light emitting element, light emitting device using same, and display apparatus |
| JP5962889B2 (en) * | 2012-02-03 | 2016-08-03 | 日亜化学工業株式会社 | Light emitting diode drive device |
-
2013
- 2013-09-04 JP JP2013183520A patent/JP2016195143A/en active Pending
-
2014
- 2014-02-27 WO PCT/JP2014/054911 patent/WO2015033595A1/en not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2025254397A1 (en) * | 2024-06-04 | 2025-12-11 | 주식회사 야스 | Driver ic |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015033595A1 (en) | 2015-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103650644B (en) | LED light device | |
| KR101128680B1 (en) | Ac direct coupled led lighting device | |
| JP4973814B2 (en) | Drive device for organic EL element and organic EL lighting device | |
| US9301366B2 (en) | Apparatus for driving light-emitting diodes | |
| TW201542033A (en) | Illumination system and drive circuit | |
| US10111290B2 (en) | Apparatus for synchronous driving of multi-channel light emitting diodes | |
| US9173265B2 (en) | Light emitting diode driving apparatus and light emitting diode lighting apparatus | |
| US9167637B2 (en) | LED drive circuit | |
| CN106937439B (en) | Control circuit of light emitting diode and active bleeder circuit thereof | |
| TWI436691B (en) | Light emitting diode circuit, light emitting diode driving circuit, voltage selection circuit, and method for driving thereof | |
| US8847501B1 (en) | Apparatus for driving LEDs using high voltage | |
| JP7108977B2 (en) | Lighting devices and lighting fixtures | |
| KR101521608B1 (en) | Led lighting system and driving circuit thereof | |
| CN111972048A (en) | Voltage transformer of lighting system | |
| KR20140123175A (en) | Apparatus for Sequential Drive Control of LED lighting | |
| JP2016195143A (en) | LED current control circuit | |
| US20170142798A1 (en) | Led driver | |
| KR101635549B1 (en) | Driving Circuit For Light Emitting Diode and Method for Driving the LED | |
| US10085319B1 (en) | Lighting apparatus | |
| CN102348311A (en) | Light emitting diode driving circuit | |
| JP2014197656A (en) | LED drive circuit | |
| JP2009009818A (en) | LED lighting control device and LED lighting device | |
| KR102305838B1 (en) | Apparatus of driving a light emitting device | |
| KR101964443B1 (en) | Led driving circuit and luminescence apparatus comprising the same | |
| KR101265135B1 (en) | Unidirectional lighting emitting diode module device |