JP2016178336A - Semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2016178336A JP2016178336A JP2016116315A JP2016116315A JP2016178336A JP 2016178336 A JP2016178336 A JP 2016178336A JP 2016116315 A JP2016116315 A JP 2016116315A JP 2016116315 A JP2016116315 A JP 2016116315A JP 2016178336 A JP2016178336 A JP 2016178336A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- substrate
- region
- manufacturing
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】耐圧特性を向上させることが可能な半導体装置の製造方法を提供する。【解決手段】JBS1の製造方法は、主表面10Aを含むようにn型領域を有し、炭化珪素からなる基板10を準備する工程と、主表面10Aを含む領域にp型領域を形成する工程と、p型領域が形成された基板10を、1250℃以上の温度で加熱することにより、n型領域からp型領域にわたり主表面10A上に酸化膜20を形成する工程と、主表面10Aの少なくとも一部が露出するように酸化膜20を除去する工程と、酸化膜20を除去することにより露出した主表面10A上に接触するショットキー電極50を形成する工程とを備えている。【選択図】図7A semiconductor device manufacturing method capable of improving a withstand voltage characteristic is provided. A method of manufacturing JBS1 includes a step of preparing a substrate 10 made of silicon carbide having an n-type region so as to include a main surface 10A, and a step of forming a p-type region in a region including the main surface 10A. And forming the oxide film 20 on the main surface 10A from the n-type region to the p-type region by heating the substrate 10 on which the p-type region is formed at a temperature of 1250 ° C. or higher, The method includes a step of removing the oxide film 20 so that at least a part thereof is exposed, and a step of forming the Schottky electrode 50 in contact with the main surface 10A exposed by removing the oxide film 20. [Selection] Figure 7
Description
本発明は、半導体装置の製造方法に関するものであり、より特定的には、耐圧特性を向上させることが可能な半導体装置の製造方法に関するものである。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device capable of improving the breakdown voltage characteristics.
ショットキーバリアダイオード(SBD:Schottky Barrier Diode)やジャンクションバリアショットキーダイオード(JBS:Junction Barrier Schottky Diode)などの半導体装置は、基板上にショットキー電極が形成された構造を有している。また、このようなSBDやJBSの耐圧特性の向上においては、基板とショットキー電極との良好な接触状態を確保することが必要とされる。これに対して、たとえばショットキー電極を形成する基板表面に予め酸化膜を形成し、当該酸化膜を除去することにより得られる清浄な基板表面上にショットキー電極を形成することなどが提案されている(たとえば、特許文献1参照)。 A semiconductor device such as a Schottky Barrier Diode (SBD) or a Junction Barrier Schottky Diode (JBS) has a structure in which a Schottky electrode is formed on a substrate. In order to improve the breakdown voltage characteristics of SBD and JBS, it is necessary to ensure a good contact state between the substrate and the Schottky electrode. On the other hand, for example, it has been proposed to form an oxide film in advance on the substrate surface on which the Schottky electrode is to be formed, and to form the Schottky electrode on a clean substrate surface obtained by removing the oxide film (For example, see Patent Document 1).
SBDやJBSの耐圧特性のさらなる向上という観点から、基板とショットキー電極との接触状態をさらに良化させることが可能な製造方法が必要となる。 From the viewpoint of further improving the breakdown voltage characteristics of SBD and JBS, a manufacturing method capable of further improving the contact state between the substrate and the Schottky electrode is required.
本発明は、上記課題に鑑みてなされたものであり、その目的は、耐圧特性を向上させることが可能な半導体装置の製造方法を提供することである。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a method of manufacturing a semiconductor device capable of improving the breakdown voltage characteristics.
本発明の半導体装置の製造方法は、一方の主表面を含むように第1導電型領域を有し、炭化珪素からなる基板を準備する工程と、上記主表面を含む領域に第2導電型領域を形成する工程と、第2導電型領域が形成された基板を、1250℃以上の温度で加熱することにより、第1導電型領域から第2導電型領域にわたり上記主表面上に酸化膜を形成する工程と、上記主表面の少なくとも一部が露出するように酸化膜を除去する工程と、酸化膜を除去することにより露出した上記主表面上に接触するショットキー電極を形成する工程とを備えている。 The method for manufacturing a semiconductor device of the present invention includes a step of preparing a substrate made of silicon carbide having a first conductivity type region so as to include one main surface, and a second conductivity type region in the region including the main surface. And forming the oxide film on the main surface from the first conductivity type region to the second conductivity type region by heating the substrate on which the second conductivity type region is formed at a temperature of 1250 ° C. or higher. And a step of removing the oxide film so that at least a part of the main surface is exposed, and a step of forming a Schottky electrode in contact with the main surface exposed by removing the oxide film. ing.
本発明者は、半導体装置の耐圧特性を向上させるための方策について詳細な検討を行い、以下のような知見を得て本発明に想到した。 The present inventor has conducted detailed studies on measures for improving the breakdown voltage characteristics of a semiconductor device, and has obtained the following knowledge and have come to the present invention.
本発明者は、半導体装置の製造方法において、基板を加熱して酸化膜を形成する際、第1導電型領域および第2導電型領域における酸化膜の形成速度が異なることに起因して、酸化膜を除去することにより露出する基板の上記主表面あるいは基板と酸化膜との界面における粗さが悪化することを見出した。そして、本発明者は、1250℃以上の温度で基板を加熱して酸化膜を形成することにより、上述のような酸化膜の形成速度の導電型に対する依存性が低減され、その結果上記粗さを低減可能となることをさらに見出し、本発明に想到した。 In the method of manufacturing a semiconductor device, the present inventor, when forming an oxide film by heating a substrate, the oxidation rate is different due to the difference in the formation rate of the oxide film in the first conductivity type region and the second conductivity type region. It has been found that the roughness of the exposed main surface of the substrate or the interface between the substrate and the oxide film is deteriorated by removing the film. Then, the inventor forms the oxide film by heating the substrate at a temperature of 1250 ° C. or higher, thereby reducing the dependency of the formation rate of the oxide film on the conductivity type as described above. The inventors have further found out that it is possible to reduce the above and have arrived at the present invention.
本発明に従った半導体装置の製造方法では、酸化膜を形成する工程において1250℃以上の温度で基板が加熱されるため、酸化膜の形成速度の導電型に対する依存性が低減され、膜厚のばらつきが抑制された酸化膜を形成することができる。そのため、酸化膜を除去することにより露出する基板の上記主表面の表面粗さが低減され、その結果、基板と基板の上記主表面上に形成されるショットキー電極との良好な接触状態を得ることができる。したがって、本発明に従った半導体装置の製造方法によれば、基板とショットキー電極との良好な接触状態を得ることにより、耐圧特性を向上させることが可能な半導体装置の製造方法を提供することができる。 In the method of manufacturing a semiconductor device according to the present invention, since the substrate is heated at a temperature of 1250 ° C. or higher in the step of forming the oxide film, the dependency of the formation rate of the oxide film on the conductivity type is reduced, and the film thickness is reduced. An oxide film in which variation is suppressed can be formed. Therefore, the surface roughness of the main surface of the exposed substrate is reduced by removing the oxide film, and as a result, a good contact state between the substrate and the Schottky electrode formed on the main surface of the substrate is obtained. be able to. Therefore, according to the method for manufacturing a semiconductor device according to the present invention, it is possible to provide a method for manufacturing a semiconductor device capable of improving the breakdown voltage characteristics by obtaining a good contact state between the substrate and the Schottky electrode. Can do.
上記半導体装置の製造方法において、酸化膜を形成する工程では、基板を1300℃以上の温度で加熱することにより、上記主表面上に酸化膜が形成されてもよい。これにより、形成される酸化膜の膜厚のばらつきをより効果的に抑制することができる。 In the manufacturing method of the semiconductor device, in the step of forming the oxide film, the oxide film may be formed on the main surface by heating the substrate at a temperature of 1300 ° C. or higher. Thereby, the variation in the thickness of the oxide film to be formed can be more effectively suppressed.
上記半導体装置の製造方法において、酸化膜を除去する工程では、上記主表面の一部が露出するように酸化膜が除去されてもよい。また、ショットキー電極を形成する工程では、酸化膜を除去することにより露出した上記主表面および酸化膜上に接触するショットキー電極が形成されてもよい。 In the semiconductor device manufacturing method, in the step of removing the oxide film, the oxide film may be removed so that a part of the main surface is exposed. In the step of forming the Schottky electrode, a Schottky electrode that contacts the main surface exposed by removing the oxide film and the oxide film may be formed.
このようにすることにより、残存した酸化膜を電界緩和FP(Field Plate)として機能させることが可能となり、その結果半導体装置の耐圧特性をより向上させることができる。また、基板を加熱することにより酸化膜を形成する工程が実施された後に当該酸化膜上にさらに酸化膜を堆積する工程が実施されてもよく、また上記酸化膜を除去する工程では、基板の上記主表面の一部が露出するように、基板を加熱することにより形成された酸化膜と当該酸化膜上に堆積された酸化膜とが除去されてもよい。これにより、より厚い酸化膜を残存させることが可能となり、酸化膜の電界緩和FPとしての機能をより向上させることができる。 In this way, the remaining oxide film can function as an electric field relaxation FP (Field Plate), and as a result, the breakdown voltage characteristics of the semiconductor device can be further improved. Further, after the step of forming the oxide film by heating the substrate is performed, a step of depositing an oxide film on the oxide film may be performed. In the step of removing the oxide film, The oxide film formed by heating the substrate and the oxide film deposited on the oxide film may be removed so that a part of the main surface is exposed. Thereby, a thicker oxide film can be left, and the function of the oxide film as the electric field relaxation FP can be further improved.
上記半導体装置の製造方法は、酸化膜が除去される工程より前に、酸化膜が形成された基板を窒素を含む雰囲気中において加熱する工程をさらに備えていてもよい。 The semiconductor device manufacturing method may further include a step of heating the substrate on which the oxide film is formed in an atmosphere containing nitrogen before the step of removing the oxide film.
これにより、酸化膜と基板を構成する炭化珪素との界面を含む領域に存在する界面準位を低減することができる。その結果、半導体装置の耐圧特性をさらに向上させることができる。 Thereby, the interface state which exists in the area | region containing the interface of an oxide film and the silicon carbide which comprises a board | substrate can be reduced. As a result, the breakdown voltage characteristics of the semiconductor device can be further improved.
上記半導体装置の製造方法において、酸化膜を形成する工程では、0.1μm以上の厚みを有する酸化膜が形成されてもよい。このように、酸化膜の厚みは、実用的に適切な範囲内に設定することができる。 In the semiconductor device manufacturing method, in the step of forming the oxide film, an oxide film having a thickness of 0.1 μm or more may be formed. Thus, the thickness of the oxide film can be set within a practically appropriate range.
上記半導体装置の製造方法において、酸化膜を除去する工程では、上記主表面の全面が露出するように酸化膜が除去されてもよい。これにより、電界緩和FPとして機能する酸化膜を有さない半導体装置を容易に製造することができる。 In the semiconductor device manufacturing method, in the step of removing the oxide film, the oxide film may be removed so that the entire main surface is exposed. Thereby, a semiconductor device having no oxide film functioning as the electric field relaxation FP can be easily manufactured.
上記半導体装置の製造方法において、ショットキー電極を形成する工程では、Ti、W、Mo、Ni、Ta、AlおよびAuからなる群より選択される少なくとも一を含むショットキー電極が形成されてもよい。 In the semiconductor device manufacturing method, in the step of forming the Schottky electrode, a Schottky electrode including at least one selected from the group consisting of Ti, W, Mo, Ni, Ta, Al, and Au may be formed. .
このように、ショットキー電極を構成する金属としては、基板に対してショットキー接触することが可能な種々の金属を採用することができる。 As described above, various metals that can make Schottky contact with the substrate can be employed as the metal constituting the Schottky electrode.
以上の説明から明らかなように、本発明に従った半導体装置の製造方法によれば、耐圧特性を向上させることが可能な半導体装置の製造方法を提供することができる。 As is apparent from the above description, according to the method for manufacturing a semiconductor device according to the present invention, it is possible to provide a method for manufacturing a semiconductor device capable of improving breakdown voltage characteristics.
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.
(実施の形態1)
まず、本発明の一実施の形態である実施の形態1に係る半導体装置の製造方法について、図1〜図8を参照して説明する。図1を参照して、まず、工程(S10)として、基板準備工程が実施される。この工程(S10)では、以下に説明する工程(S11)および(S12)が実施されることにより、炭化珪素からなる基板10が準備される。
(Embodiment 1)
First, a method for manufacturing a semiconductor device according to the first embodiment which is an embodiment of the present invention will be described with reference to FIGS. With reference to FIG. 1, a board | substrate preparation process is first implemented as process (S10). In this step (S10), steps (S11) and (S12) described below are performed to prepare
まず、工程(S11)として、ベース基板準備工程が実施される。この工程(S11)では、図2を参照して、たとえば4H−SiCからなるインゴット(図示しない)をスライスすることにより、炭化珪素からなり導電型がn型のベース基板11が準備される。
First, as a step (S11), a base substrate preparation step is performed. In this step (S11), referring to FIG. 2, for example, by slicing an ingot (not shown) made of 4H—SiC,
次に、工程(S12)として、エピタキシャル成長層形成工程が実施される。この工程(S12)では、図2を参照して、まず、エピタキシャル成長により、ベース基板11の主表面11A上に導電型がn型の電界停止層12が形成される。そして、同様にエピタキシャル成長により、電界停止層12のベース基板11とは反対側の主表面上に導電型がn型の半導体層13が形成される。このようにして、ベース基板11と、電界停止層12と、半導体層13とからなり、主表面10Aを有する基板10が準備される。
Next, as a step (S12), an epitaxial growth layer forming step is performed. In this step (S <b> 12), referring to FIG. 2, first, electric
次に、工程(S20)として、イオン注入工程が実施される。この工程(S20)では、図3を参照して、まず、たとえばAl(アルミニウム)イオンが、図中矢印に示すように半導体層13内に注入されることにより、導電型がp型のp領域15が形成される。次に、たとえばAlイオンが、半導体層13内のp領域15よりも外縁側に注入されることにより、導電型がp型のガードリング領域16が形成される。そして、たとえばP(リン)イオンが、半導体層13内のガードリング領域16よりも外縁側に注入されることにより、導電型がn型のフィールドストップ領域17が形成される。このようにして、基板10の主表面10Aを含む領域にp型(第2導電型)領域としてのp領域15およびガードリング領域16、ならびにn型(第1導電型)領域としてのフィールドストップ領域17が形成される。別の観点から説明すると、p領域15と、p領域15を取り囲むガードリング領域16と、p領域15およびガードリング領域16を取り囲むフィールドストップ領域17とが、基板10の主表面10Aを含む領域に形成される。また、半導体層13のうちp領域15、ガードリング領域16およびフィールドストップ領域17のいずれも形成されない領域はドリフト領域14となり、フィールドストップ領域17とともにn型領域を構成する。なお、この工程(S20)では、たとえばSiO2(二酸化珪素)からなるマスクを基板10の主表面10A上に形成した上でイオン注入を実施することにより、図3に示すように半導体層13内の所望の位置に不純物領域を形成することができる。
Next, an ion implantation step is performed as a step (S20). In this step (S20), referring to FIG. 3, first, for example, Al (aluminum) ions are implanted into
次に、工程(S30)として、活性化アニール工程が実施される。この工程(S30)では、たとえば1700℃の温度で30分間基板10を加熱することにより、上記工程(S20)にて導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。
Next, an activation annealing step is performed as a step (S30). In this step (S30), for example, by heating the
次に、工程(S40)として、酸化膜形成工程が実施される。この工程(S40)では、図4を参照して、たとえばSiO2(二酸化珪素)からなる酸化膜20が、基板10の主表面10Aを覆うように形成される。具体的には、酸素を含む雰囲気中において、1250℃以上の温度で基板10を加熱することにより、n型領域としてのドリフト領域14およびフィールドストップ領域17からp型領域としてのp領域15およびガードリング領域16にわたり主表面10A上に酸化膜20が形成される。
Next, an oxide film forming step is performed as a step (S40). In this step (S40), referring to FIG. 4,
次に、工程(S50)として、窒化処理工程が実施される。この工程(S50)では、たとえばNO(一酸化窒素)、NO2(二酸化窒素)あるいはN2O(亜酸化窒素)などの窒素原子を含むガスを含有する雰囲気中において基板10を加熱することにより、酸化膜20と基板10を構成する炭化珪素との界面を含む領域に窒素原子が導入される。この工程(S50)は、本発明の半導体装置の製造方法において必須の工程ではないが、これを実施することにより、酸化膜20と基板10を構成する炭化珪素との界面を含む領域に存在する界面準位を低減することができる。その結果、JBS1の耐圧特性をより向上させることができる。また、上記窒素原子の導入が完了した後、たとえばCVD(Chemical Vapor Deposition)法により、酸化膜20上にさらにSiO2(二酸化珪素)が堆積されてもよい。これも本発明の半導体装置の製造方法において必須ではないがこれを実施することにより、より厚い酸化膜20を形成することができる。
Next, a nitriding step is performed as a step (S50). In this step (S50), for example, the
次に、工程(S60)として、オーミック電極形成工程が実施される。この工程(S60)では、図5を参照して、まず、たとえばスパッタリングにより、Niからなる金属膜(図示しない)が、ベース基板11の主表面11Aとは反対側の主表面11B上に形成される。そして、たとえば1000℃で上記金属膜を加熱することにより、上記金属膜の少なくとも一部がシリサイド化される。このようにして、ベース基板11と電気的に接続されたオーミック電極30が形成される。
Next, as a step (S60), an ohmic electrode forming step is performed. In this step (S60), referring to FIG. 5, first, a metal film (not shown) made of Ni is formed on main surface 11B opposite to
次に、工程(S70)として、パッド電極形成工程が実施される。この工程(S70)では、図5を参照して、たとえば蒸着法により、NiAuやTiAuなどの導電体からなるパッド電極40がオーミック電極30上に形成される。
Next, a pad electrode forming step is performed as a step (S70). In this step (S70), referring to FIG. 5,
次に、工程(S80)として、酸化膜除去工程が実施される。この工程(S80)では、基板10の主表面10Aの一部が露出するように酸化膜20が除去される。具体的には、たとえばRIE(Reactive Ion Etching)などのドライエッチングや、フッ酸を用いたウェットエッチングにより、図6に示すようにドリフト領域14の一部およびp領域15が露出するように酸化膜20が除去される。また、上述のように、工程(S40)にて熱酸化により形成された酸化膜20上にさらにSiO2(二酸化珪素)を堆積する場合、この工程(S80)では、基板10の主表面10Aの一部が露出するように、熱酸化により形成された酸化膜20と酸化膜20上に堆積したSiO2(二酸化珪素)とが除去される。
Next, as a step (S80), an oxide film removal step is performed. In this step (S80),
次に、工程(S90)として、ショットキー電極形成工程が実施される。この工程(S90)では、図7を参照して、上記工程(S80)にて酸化膜20を除去することにより露出した基板10の主表面10Aおよび酸化膜20上に接触するようにショットキー電極50が形成される。具体的には、まず、たとえばスパッタリングにより、TiやTiAlからなる金属膜(図示しない)が、主表面10Aおよび酸化膜20上に形成される。そして、たとえば500℃で上記金属膜を加熱することにより上記金属膜の少なくとも一部がシリサイド化され、主表面10A上に接触しつつ、当該接触部を挟んで一方の酸化膜20上から他方の酸化膜20上にまでわたり、0.1μm以上の厚みを有するショットキー電極50が形成される。
Next, as a step (S90), a Schottky electrode forming step is performed. In this step (S90), referring to FIG. 7, the Schottky electrode is brought into contact with
また、この工程(S90)では、Ti、W、Mo、Ni、Ta、AlおよびAuからなる群より選択される少なくとも一の金属を含むショットキー電極50が形成されてもよく、たとえば上記金属群より選択される一の金属からなるショットキー電極50が形成されてもよい。また、たとえばTiWやTiTaなどの上記金属群より選択される二以上の金属の合金からなるショットキー電極50が形成されてもよい。また、上記金属群より選択される一の金属からなる金属膜と、他の金属からなる金属膜とが積層された構造を有するショットキー電極50が形成されてもよい。また、たとえばTiNなどの上記金属群より選択される一の金属の窒化物からなるショットキー電極50が形成されてもよい。このように、ショットキー電極50を構成する材料としては、基板10に対してショットキー接触することが可能な種々の材料を採用することができる。
In this step (S90), a
次に、工程(S100)として、配線形成工程が実施される。この工程(S100)では、図8を参照して、たとえば蒸着法により、Alなどの導電体からなる配線60が、ショットキー電極50を取り囲むように形成される。
Next, as a step (S100), a wiring formation step is performed. In this step (S100), referring to FIG. 8, wiring 60 made of a conductor such as Al is formed so as to surround
次に、工程(S110)として、パッシベーション膜形成工程が実施される。この工程(S110)では、図8を参照して、たとえばCVD法により、SiO2(二酸化珪素)からなるパッシベーション膜70が、酸化膜20および配線60上に形成される。以上の工程(S10)〜(S110)が実施されることにより、JBS1が製造され、本実施の形態に係る半導体装置の製造方法が完了する。
Next, as a step (S110), a passivation film forming step is performed. In this step (S110), referring to FIG. 8, a
以上のように、本実施の形態に係る半導体装置の製造方法では、工程(S40)において1250℃以上の温度で基板10が加熱されるため、酸化膜20の形成速度の導電型に対する依存性が低減され、膜厚のばらつきが抑制された酸化膜20を形成することができる。そのため、酸化膜20を除去することにより露出する基板10の主表面10Aの表面粗さが低減され、その結果、基板10と基板10の主表面10A上に形成されるショットキー電極50との良好な接触状態を得ることができる。したがって、本実施の形態に係る半導体装置の製造方法によれば、基板10とショットキー電極50との良好な接触状態を得ることにより、耐圧特性が向上したJBS1を製造することができる。
As described above, in the method for manufacturing a semiconductor device according to the present embodiment,
また、上記本実施の形態に係る半導体装置の製造方法においては、基板10の主表面10Aの一部が露出するように酸化膜20が除去され、酸化膜20を除去することにより露出した主表面10A、および残存した酸化膜20上に接触するショットキー電極50が形成される。すなわち、残存した酸化膜20を電界緩和FP(Field Plate)として機能させることにより、ショットキー電極50の両端における電界集中を回避することが可能となり、結果としてJBS1の耐圧特性をより向上させることができる。また、上記本実施の形態に係る半導体装置の製造方法では、上述のように1250℃以上温度で基板10を加熱して酸化膜20が形成されるため、基板10と酸化膜20との界面の粗さも低減することができる。これにより、酸化膜20の電界緩和FPとしての機能をより向上させることができる。なお、上述のように、工程(S40)にて熱酸化により形成された酸化膜20上にさらにSiO2(二酸化珪素)を堆積し、工程(S80)にて熱酸化により形成された酸化膜20と酸化膜20上に堆積したSiO2(二酸化珪素)とを除去する場合には、より厚い酸化膜20を残存させることが可能になり、酸化膜20の電界緩和FPとしての機能をより向上させることができる。
In the method of manufacturing a semiconductor device according to the present embodiment, the
また、上記本実施の形態に係る半導体装置の製造方法において、工程(S40)では、0.1μm以上の厚みを有する酸化膜20が形成されてもよい。このように、酸化膜20の厚みは実用的に適切な範囲内、すなわち酸化膜20の絶縁破壊を回避するために必要な範囲内に設定されることが好ましい。
In the method for manufacturing a semiconductor device according to the present embodiment,
(実施の形態2)
次に、本発明の他の実施の形態である実施の形態2に係る半導体装置の製造方法について説明する。本実施の形態に係る半導体装置の製造方法は、基本的には実施の形態1に係る半導体装置と同様に実施され、かつ同様の効果を奏する。しかし、本実施の形態に係る半導体装置の製造方法は、酸化膜を除去する工程において、基板の主表面の全面が露出するように酸化膜が除去されるという点で実施の形態1に係る半導体装置の製造方法とは異なっている。
(Embodiment 2)
Next, a method for manufacturing a semiconductor device according to the second embodiment which is another embodiment of the present invention will be described. The manufacturing method of the semiconductor device according to the present embodiment is basically performed in the same manner as the semiconductor device according to the first embodiment, and has the same effects. However, the semiconductor device manufacturing method according to the present embodiment is different from the semiconductor device according to the first embodiment in that the oxide film is removed so that the entire main surface of the substrate is exposed in the step of removing the oxide film. It is different from the manufacturing method of the device.
以下、本実施の形態に係る半導体装置の製造方法について説明する。図1を参照して、まず、工程(S10)〜(S70)が実施の形態1と同様に実施される。なお、本実施の形態においては、工程(S50)は省略される。 Hereinafter, a method for manufacturing the semiconductor device according to the present embodiment will be described. Referring to FIG. 1, first, steps (S10) to (S70) are performed in the same manner as in the first embodiment. In the present embodiment, the step (S50) is omitted.
次に、工程(S80)として、酸化膜除去工程が実施される。この工程(S80)では、図9を参照して、基板10の主表面10Aの全面が露出するように酸化膜20が除去される。
Next, as a step (S80), an oxide film removal step is performed. In this step (S80), referring to FIG. 9,
次に、工程(S90)として、ショットキー電極形成工程が実施される。この工程(S90)では、図10を参照して、実施の形態1と同様に上記工程(S80)にて酸化膜20が除去されることにより露出した主表面10A上に接触するショットキー電極50が形成される。
Next, as a step (S90), a Schottky electrode forming step is performed. In this step (S90), referring to FIG. 10,
次に、工程(S100)として、配線形成工程が実施される。この工程(S100)では、図11を参照して、実施の形態1と同様に、配線60がショットキー電極50を取り囲むように形成される。
Next, as a step (S100), a wiring formation step is performed. In this step (S100), referring to FIG. 11, wiring 60 is formed so as to surround
次に、工程(S110)として、パッシベーション膜形成工程が実施される。この工程(S110)では、図11を参照して、パッシベーション膜70が、基板10の主表面10Aおよび配線60上に形成される。上記工程(S10)〜(S110)が実施されることによりJBS2が製造され、本実施の形態に係る半導体装置の製造方法が完了する。
Next, as a step (S110), a passivation film forming step is performed. In this step (S110), with reference to FIG. 11,
以上のように、本発明の実施の形態1および2に係る半導体装置の製造方法では、工程(S40)において1250℃以上の温度で基板10が加熱されるため、酸化膜20の形成速度の導電型に対する依存性が低減され、膜厚のばらつきが抑制された酸化膜20を形成することができる。そのため、酸化膜20を除去することにより露出する基板10の主表面10Aの表面粗さが低減され、その結果、基板10と基板10の主表面10A上に形成されるショットキー電極50との良好な接触を得ることができる。したがって、本発明の実施の形態1および2に係る半導体装置の製造方法によれば、基板10とショットキー電極50との良好な接触を得ることにより、耐圧特性が向上したJBS1を製造することができる。
As described above, in the method for manufacturing a semiconductor device according to the first and second embodiments of the present invention, the
また、上記本発明の実施の形態1および2に係る半導体装置の製造方法において、工程(S40)では、基板10を1300℃以上の温度で加熱することにより、基板10の主表面10A上に酸化膜20が形成されてもよい。これにより、酸化膜20の膜厚のばらつきをより効果的に抑制することができる。その結果、基板10とショットキー電極50との接触がさらに良化し、JBS1,2の耐圧特性をさらに向上させることができる。
In the method for manufacturing a semiconductor device according to the first and second embodiments of the present invention, in the step (S40), the
また、上記本発明の実施の形態1および2に係る半導体装置の製造方法では、ショットキー電極50と接触する主表面10Aを含む領域にp領域15が形成されたJBSについてのみ説明したが、本発明の半導体装置の製造方法はこれに限られるものではない。すなわち、p領域15が形成されないSBDの製造においても本発明の半導体装置の製造方法を採用することができる。これにより、酸化膜20と基板10との界面における粗さが低減され、酸化膜20の電界緩和FPとしての特性が向上したSBDを製造することができる。
Further, in the manufacturing method of the semiconductor device according to the first and second embodiments of the present invention, only the JBS in which the
半導体装置の製造方法における酸化膜の膜厚のばらつきに対する本発明の効果を確認する実験を行なった。具体的には、まず、一方の主表面を含むように(窒素)濃度が8×1015cm−3であるn型領域を有する基板を準備した。次に、基板の上記主表面上を含む領域に、Alイオンが5×1017cm−3、5×1018cm−3および5×1019cm−3の濃度で注入されたp型領域を形成した。次に、基板を1200℃、1250℃および1300℃でそれぞれ加熱することにより、n型領域からp型領域にわたり主表面上に酸化膜を形成した。そして、上記加熱温度で形成した酸化膜の膜厚をそれぞれ確認し、酸化膜の形成速度の導電型への依存性による酸化膜の膜厚の平均ばらつきに対する加熱温度の影響を調査した。 An experiment was conducted to confirm the effect of the present invention on the variation in the thickness of the oxide film in the semiconductor device manufacturing method. Specifically, first, a substrate having an n-type region having a (nitrogen) concentration of 8 × 10 15 cm −3 so as to include one main surface was prepared. Next, a p-type region in which Al ions are implanted at a concentration of 5 × 10 17 cm −3 , 5 × 10 18 cm −3 and 5 × 10 19 cm −3 into a region including the main surface of the substrate. Formed. Next, the substrate was heated at 1200 ° C., 1250 ° C., and 1300 ° C. to form an oxide film on the main surface from the n-type region to the p-type region. Then, the thickness of the oxide film formed at the heating temperature was confirmed, and the influence of the heating temperature on the average variation in the thickness of the oxide film due to the dependency of the formation rate of the oxide film on the conductivity type was investigated.
上記実験結果について、図12を参照して説明する。図12は、酸化膜の膜厚のばらつきに対する加熱温度の影響を示している。図12において、横軸は基板の加熱温度(℃)を、左側縦軸は酸化膜の膜厚(Å)を、右側縦軸は酸化膜の膜厚の平均ばらつき(%)を示している。ここで、平均ばらつきとは、酸化膜の膜厚の標準偏差(σ)である。 The experimental results will be described with reference to FIG. FIG. 12 shows the influence of the heating temperature on the variation in the thickness of the oxide film. In FIG. 12, the horizontal axis represents the substrate heating temperature (° C.), the left vertical axis represents the oxide film thickness (Å), and the right vertical axis represents the average variation (%) in the oxide film thickness. Here, the average variation is a standard deviation (σ) of the thickness of the oxide film.
図12から明らかなように、1200℃で基板を加熱した場合に比べて、1250℃以上の温度で基板を加熱した場合には、酸化膜の膜厚の平均ばらつきが低下した。このことから、本発明の半導体装置の製造方法において、酸化膜の形成における基板の加熱温度を1250℃以上、好ましくは1300℃以上とすることにより、形成される酸化膜の膜厚のばらつきが抑制されることが確認された。 As can be seen from FIG. 12, when the substrate was heated at a temperature of 1250 ° C. or higher, the average variation in the thickness of the oxide film was lower than when the substrate was heated at 1200 ° C. Therefore, in the method of manufacturing a semiconductor device of the present invention, the substrate heating temperature in forming the oxide film is set to 1250 ° C. or higher, preferably 1300 ° C. or higher, thereby suppressing variations in the thickness of the formed oxide film. It was confirmed that
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。 The embodiments and examples disclosed herein are illustrative in all respects and should not be construed as being restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
本発明の半導体装置の製造方法は、耐圧特性を向上させることが要求される半導体装置の製造方法において特に有利に適用され得る。 The method for manufacturing a semiconductor device according to the present invention can be particularly advantageously applied to a method for manufacturing a semiconductor device that is required to improve breakdown voltage characteristics.
1 JBS、10 基板、11 ベース基板、10A,11A,11B 主表面、12 電界停止層、13 半導体層、14 ドリフト領域、15 p領域、16 ガードリング領域、17 フィールドストップ領域、20 酸化膜、30 オーミック電極、40 パッド電極、50 ショットキー電極、60 配線、70 パッシベーション膜。 1 JBS, 10 substrate, 11 base substrate, 10A, 11A, 11B main surface, 12 electric field stop layer, 13 semiconductor layer, 14 drift region, 15 p region, 16 guard ring region, 17 field stop region, 20 oxide film, 30 Ohmic electrode, 40 pad electrode, 50 Schottky electrode, 60 wiring, 70 passivation film.
Claims (4)
酸素を含む雰囲気中において、1250℃以上の温度で前記基板を加熱することにより、前記ドリフト領域および前記フィールドストップ領域から前記複数のp領域および前記ガードリング領域にわたり、0.1μm以上の厚みを有し、かつ前記ドリフト領域および前記フィールドストップ領域から前記複数のp領域および前記ガードリング領域にわたる厚みの平均ばらつきが2.25%以下である酸化膜を形成する工程と、
前記複数のp領域と前記複数のp領域に隣接する前記ドリフト領域が露出するように前記酸化膜を除去する工程と、
前記複数のp領域と前記複数のp領域に隣接する前記ドリフト領域に接触するようにショットキー電極を形成する工程、とを備える、
ジャンクションバリアショットキーダイオードの製造方法。 A plurality of p regions having a conductivity type of p type provided on the main surface of a silicon carbide semiconductor layer having a conductivity type of n type and spaced apart, and a p type guard surrounding the plurality of p regions. A ring region, an n-type field stop region surrounding the guard ring region, and a region where none of the plurality of p regions, the guard ring region and the field stop region is provided on the main surface. Providing a substrate having a drift region having an n-type conductivity,
By heating the substrate at a temperature of 1250 ° C. or higher in an oxygen-containing atmosphere, the substrate has a thickness of 0.1 μm or more from the drift region and the field stop region to the plurality of p regions and the guard ring region. And forming an oxide film having an average thickness variation of 2.25% or less from the drift region and the field stop region to the plurality of p regions and the guard ring region;
Removing the oxide film such that the plurality of p regions and the drift region adjacent to the plurality of p regions are exposed;
Forming a Schottky electrode so as to come into contact with the plurality of p regions and the drift region adjacent to the plurality of p regions.
A method of manufacturing a junction barrier Schottky diode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016116315A JP2016178336A (en) | 2016-06-10 | 2016-06-10 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016116315A JP2016178336A (en) | 2016-06-10 | 2016-06-10 | Semiconductor device manufacturing method |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011267604A Division JP2013120822A (en) | 2011-12-07 | 2011-12-07 | Semiconductor device manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016178336A true JP2016178336A (en) | 2016-10-06 |
Family
ID=57071530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016116315A Pending JP2016178336A (en) | 2016-06-10 | 2016-06-10 | Semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016178336A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018107378A (en) * | 2016-12-28 | 2018-07-05 | 昭和電工株式会社 | Silicon carbide semiconductor device and method of manufacturing the same, and method of forming oxide film of silicon carbide semiconductor |
US10971634B2 (en) | 2017-06-29 | 2021-04-06 | Mitsubishi Electric Corporation | Oxide semiconductor device and method of manufacturing oxide semiconductor device |
WO2023113547A1 (en) * | 2021-12-16 | 2023-06-22 | 파워큐브세미 (주) | Method for formation of nickel oxide-gallium oxide pn heterojunction and schottky diode manufactured by same method |
WO2023113536A1 (en) * | 2021-12-16 | 2023-06-22 | 파워큐브세미 (주) | Method for controlling carrier concentration of nickel oxide, and schottky diode manufactured by method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2003047000A1 (en) * | 2001-11-30 | 2005-04-14 | 松下電器産業株式会社 | Semiconductor device and manufacturing method thereof |
WO2007086196A1 (en) * | 2006-01-30 | 2007-08-02 | Sumitomo Electric Industries, Ltd. | Method for manufacturing silicon carbide semiconductor device |
JP2009532902A (en) * | 2006-04-04 | 2009-09-10 | セミサウス ラボラトリーズ インコーポレイテッド | Junction barrier Schottky rectifier and manufacturing method thereof |
JP2010050267A (en) * | 2008-08-21 | 2010-03-04 | Showa Denko Kk | Semiconductor device and method of manufacturing semiconductor device |
JP2010067937A (en) * | 2008-08-12 | 2010-03-25 | Shindengen Electric Mfg Co Ltd | Manufacturing method of schottky barrier diode, and schottky barrier diode |
-
2016
- 2016-06-10 JP JP2016116315A patent/JP2016178336A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2003047000A1 (en) * | 2001-11-30 | 2005-04-14 | 松下電器産業株式会社 | Semiconductor device and manufacturing method thereof |
WO2007086196A1 (en) * | 2006-01-30 | 2007-08-02 | Sumitomo Electric Industries, Ltd. | Method for manufacturing silicon carbide semiconductor device |
JP2009532902A (en) * | 2006-04-04 | 2009-09-10 | セミサウス ラボラトリーズ インコーポレイテッド | Junction barrier Schottky rectifier and manufacturing method thereof |
JP2010067937A (en) * | 2008-08-12 | 2010-03-25 | Shindengen Electric Mfg Co Ltd | Manufacturing method of schottky barrier diode, and schottky barrier diode |
JP2010050267A (en) * | 2008-08-21 | 2010-03-04 | Showa Denko Kk | Semiconductor device and method of manufacturing semiconductor device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018107378A (en) * | 2016-12-28 | 2018-07-05 | 昭和電工株式会社 | Silicon carbide semiconductor device and method of manufacturing the same, and method of forming oxide film of silicon carbide semiconductor |
US10971634B2 (en) | 2017-06-29 | 2021-04-06 | Mitsubishi Electric Corporation | Oxide semiconductor device and method of manufacturing oxide semiconductor device |
WO2023113547A1 (en) * | 2021-12-16 | 2023-06-22 | 파워큐브세미 (주) | Method for formation of nickel oxide-gallium oxide pn heterojunction and schottky diode manufactured by same method |
WO2023113536A1 (en) * | 2021-12-16 | 2023-06-22 | 파워큐브세미 (주) | Method for controlling carrier concentration of nickel oxide, and schottky diode manufactured by method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013120822A (en) | Semiconductor device manufacturing method | |
JP5525940B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP5928101B2 (en) | Method for manufacturing SiC semiconductor device | |
CN102124567B (en) | Semiconductor device and semiconductor device manufacturing method | |
JP4140648B2 (en) | Ohmic electrode for SiC semiconductor, method for producing ohmic electrode for SiC semiconductor, semiconductor device, and method for producing semiconductor device | |
JP5408248B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
TWI796446B (en) | Trench-type metal oxide half-type Schottky diode and manufacturing method thereof | |
JP2014175470A (en) | Silicon carbide semiconductor device manufacturing method | |
JP6125420B2 (en) | Semiconductor device | |
JP2016178336A (en) | Semiconductor device manufacturing method | |
TW201421676A (en) | Xiaoji energy barrier diode and its manufacturing method | |
JP6295797B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
JP2017168684A (en) | Silicon carbide semiconductor device, and method for manufacturing silicon carbide semiconductor device | |
JP2013251419A (en) | Silicon carbide semiconductor device and manufacturing method of the same | |
JP4091931B2 (en) | SiC semiconductor device and method of manufacturing SiC semiconductor device | |
JP6068918B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5704003B2 (en) | Manufacturing method of semiconductor device | |
TWI469352B (en) | Tantalum carbide semiconductor device and method of manufacturing same | |
JP6233537B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP6183234B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2015002315A (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
US20250006795A1 (en) | Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device | |
JP2016207671A (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
JP5991629B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2013008783A (en) | Method of manufacturing semiconductor device, and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170418 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171031 |