[go: up one dir, main page]

JP2016139804A - Semiconductor device and manufacturing method of the same - Google Patents

Semiconductor device and manufacturing method of the same Download PDF

Info

Publication number
JP2016139804A
JP2016139804A JP2016011524A JP2016011524A JP2016139804A JP 2016139804 A JP2016139804 A JP 2016139804A JP 2016011524 A JP2016011524 A JP 2016011524A JP 2016011524 A JP2016011524 A JP 2016011524A JP 2016139804 A JP2016139804 A JP 2016139804A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin composition
insulating layer
photosensitive resin
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016011524A
Other languages
Japanese (ja)
Inventor
志津 福住
Shizu Fukuzumi
志津 福住
蔵渕 和彦
Kazuhiko Kurabuchi
和彦 蔵渕
正明 竹越
Masaaki Takekoshi
正明 竹越
名越 俊昌
Toshimasa Nagoshi
俊昌 名越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of JP2016139804A publication Critical patent/JP2016139804A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Materials For Photolithography (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which can be manufactured without undergoing a special process such as a plasma treatment, and which includes an insulation layer 3 excellent in adhesion between dissimilar materials, especially between an under fill 6 and an encapsulation material 7; and provide a manufacturing method of the semiconductor device.SOLUTION: A semiconductor device of the present disclosure comprises a substrate 20 and an insulation layer 3 provided on the substrate 20, in which a recess 3a having a maximum depth of equal to or larger than 0.1 μm is formed on at least part of a surface of the insulation layer 3 on the side opposite to the substrate 20 side and a ratio of an area occupied by the recess 3a to a region of the surface in an area of 0.16 mwhich includes at least one recess 3a is equal to or higher than 5%.SELECTED DRAWING: Figure 1

Description

本開示は、半導体装置及びその製造方法に関する。   The present disclosure relates to a semiconductor device and a manufacturing method thereof.

プリント配線板及び半導体装置は、薄型化、高機能化、高信頼化が年々進んでいる。また、プリント配線板又は半導体装置に用いられるソルダレジスト又はビルドアップ材に代表される絶縁層には、異種材料(アンダーフィル材、封止材等)との密着性に優れることが要求されている。密着性を向上させる手段としては,絶縁層の表面粗さを増加させることが一般的に知られている。例えば、半導体装置においてアンダーフィルや封止材を用いて封止をする場合、プリント配線板上のソルダレジストにプラズマ処理を行い、密着性を向上する手法が検討されている(例えば、特許文献1参照)。   Printed wiring boards and semiconductor devices are becoming thinner, more functional, and more reliable year by year. In addition, an insulating layer typified by a solder resist or a build-up material used in a printed wiring board or a semiconductor device is required to have excellent adhesion with different materials (underfill material, sealing material, etc.). . As a means for improving the adhesion, it is generally known to increase the surface roughness of the insulating layer. For example, when sealing is performed using an underfill or a sealing material in a semiconductor device, a technique for improving the adhesion by performing a plasma treatment on a solder resist on a printed wiring board has been studied (for example, Patent Document 1). reference).

特開2014−074924号公報JP 2014-074924 A

特許文献1に記載の方法によれば、ソルダレジストと異種材料との密着性を向上させるためには、プラズマ処理を行う必要がある。しかし、プラズマ処理を行うためには、プラズマ処理装置を導入する必要がある上、余分な半導体装置製造の工程が増えてしまうため、生産性が悪化し、半導体装置のコストアップに繋がる。さらに、密着性を向上させる必要がある領域以外の表面もプラズマ処理によって表面が荒れてしまうため、水分、フラックス等を吸収しやすくなり、半導体装置の信頼性(絶縁信頼性)に悪影響を及ぼすおそれがある。   According to the method described in Patent Document 1, it is necessary to perform plasma treatment in order to improve the adhesion between the solder resist and the different material. However, in order to perform the plasma processing, it is necessary to introduce a plasma processing apparatus, and an extra process for manufacturing a semiconductor device is increased, so that productivity is deteriorated and the cost of the semiconductor device is increased. Furthermore, since the surface of the surface other than the region where the adhesion needs to be improved is roughened by the plasma treatment, moisture, flux, etc. are easily absorbed, and the reliability (insulation reliability) of the semiconductor device may be adversely affected. There is.

本開示は、上記課題に鑑みなされたものであり、プラズマ処理のような特別な工程を経ることなく製造することができ、異種材料との密着性に優れる絶縁層を備える半導体装置及びその製造方法を提供することを目的とする。   The present disclosure has been made in view of the above problems, and can be manufactured without passing through a special process such as plasma processing, and a semiconductor device including an insulating layer having excellent adhesion to different materials and a manufacturing method thereof The purpose is to provide.

本発明者らは鋭意検討の結果、特別な装置を用いることなく、絶縁層の任意の箇所に特定の凹部を形成することで、上記課題を解決できることを見出し、本実施形態を完成させるに至った。   As a result of intensive studies, the present inventors have found that the above-mentioned problems can be solved by forming a specific recess in an arbitrary portion of the insulating layer without using a special device, and the present embodiment has been completed. It was.

すなわち、本開示は、基板と当該基板上に設けられた絶縁層とを備え、絶縁層の基板側とは反対側の表面の少なくとも一部に、最大深さが0.1μm以上である凹部が形成されており、当該表面の凹部を少なくとも1つ含む面積0.16mmの領域において、当該凹部が占める面積の割合が5%以上である半導体装置を提供する。 That is, the present disclosure includes a substrate and an insulating layer provided on the substrate, and a recess having a maximum depth of 0.1 μm or more is formed on at least a part of the surface of the insulating layer opposite to the substrate side. Provided is a semiconductor device in which the ratio of the area occupied by the recess is 5% or more in a region having an area of 0.16 mm 2 that is formed and includes at least one recess on the surface.

上記本実施形態に係る半導体装置は、プラズマ処理のような特別な工程を経ることなく製造することができ、絶縁層と異種材料との密着性に優れる。また、密着性を必要としない箇所において絶縁層本来の平滑な面が維持されており、余計な水分、フラックス等の吸収が抑制されるため、半導体装置の信頼性に優れる。   The semiconductor device according to the present embodiment can be manufactured without going through a special process such as plasma treatment, and has excellent adhesion between the insulating layer and the different material. In addition, the original smooth surface of the insulating layer is maintained in a place where adhesion is not required, and absorption of excess moisture, flux, and the like is suppressed, so that the reliability of the semiconductor device is excellent.

上記本実施形態では、上記領域において、複数の凹部が、互いに不連続に形成されており、複数の凹部の少なくとも1つの面積が0.000015〜0.0025mmであることが好ましい。この場合、絶縁層と異種材料との密着性が更に向上する傾向がある。 In the present embodiment, it is preferable that a plurality of recesses are formed discontinuously in the region, and at least one area of the plurality of recesses is 0.000015 to 0.0025 mm 2 . In this case, the adhesion between the insulating layer and the dissimilar material tends to be further improved.

上記本実施形態では、絶縁層が感光性樹脂組成物を用いて形成されていることが好ましい。   In the said embodiment, it is preferable that the insulating layer is formed using the photosensitive resin composition.

上記感光性樹脂組成物は、(メタ)アクリロイル基を有する光反応性化合物を含有することが好ましく、更にアシルホスフィン系化合物を含有することがより好ましい。   The photosensitive resin composition preferably contains a photoreactive compound having a (meth) acryloyl group, and more preferably contains an acylphosphine compound.

上記絶縁層はソルダレジストであることが好ましい。   The insulating layer is preferably a solder resist.

また、本開示は、上述の半導体装置の製造方法であって、基板上に絶縁層を形成する工程を備える半導体装置の製造方法を提供する。かかる製造方法によれば、プラズマ処理を行う必要がなく、プラズマ処理装置を導入する必要がないため、半導体装置の製造コストを抑えることができる。また、異種材料との密着性を必要としない箇所において、絶縁層本来の平滑な面を維持できるため、絶縁層が余計な水分、フラックス等を吸収することを抑制することができ、半導体装置の信頼性を向上させることができる。   In addition, the present disclosure provides a method for manufacturing a semiconductor device, which includes the step of forming an insulating layer on a substrate. According to this manufacturing method, it is not necessary to perform plasma processing and it is not necessary to introduce a plasma processing apparatus, so that the manufacturing cost of the semiconductor device can be suppressed. In addition, since the original smooth surface of the insulating layer can be maintained in a location that does not require adhesion with different materials, the insulating layer can be prevented from absorbing excess moisture, flux, etc. Reliability can be improved.

また、本開示は、上述の半導体装置の製造方法であって、基板上に、感光性樹脂組成物を含む感光性樹脂組成物層を形成する工程と、感光性樹脂組成物層の所定部分に活性光線を照射し、光硬化部を形成する工程と、光硬化部以外の領域を除去することで、感光性樹脂組成物層の基板側とは反対側の表面の少なくとも一部に、最大深さが0.1μm以上である凹部を、当該表面の凹部を少なくとも1つ含む面積0.16mmの領域において凹部が占める面積の割合が5%以上となるように形成する工程とを備える半導体装置の製造方法を提供する。かかる製造方法によれば、上述する効果が得られるだけでなく、さらに、従来の感光性樹脂組成物を用いた絶縁層の製造方法と同時に、絶縁層の任意の箇所に所定の凹部を形成することができるため、半導体装置製造の工程を短縮でき、生産性を向上させることができる。 The present disclosure is also a method for manufacturing a semiconductor device as described above, wherein a step of forming a photosensitive resin composition layer containing a photosensitive resin composition on a substrate and a predetermined portion of the photosensitive resin composition layer are provided. The step of irradiating actinic rays to form a photocured part and removing the region other than the photocured part, the at least part of the surface opposite to the substrate side of the photosensitive resin composition layer has a maximum depth. Forming a recess having a thickness of 0.1 μm or more so that the ratio of the area occupied by the recess in the region having an area of 0.16 mm 2 including at least one recess on the surface is 5% or more. A manufacturing method is provided. According to this manufacturing method, not only the above-described effects can be obtained, but also, at the same time as the conventional manufacturing method of the insulating layer using the photosensitive resin composition, a predetermined recess is formed at an arbitrary portion of the insulating layer. Therefore, the semiconductor device manufacturing process can be shortened and productivity can be improved.

本開示によれば、プラズマ処理のような特別な工程を経ることなく製造することができ、異種材料、特にアンダーフィル及び封止材との密着性に優れる絶縁層を備える半導体装置及び当該半導体装置の製造方法を提供できる。   According to the present disclosure, a semiconductor device including an insulating layer that can be manufactured without passing through a special process such as plasma processing and has excellent adhesion to dissimilar materials, particularly an underfill and a sealing material, and the semiconductor device Can be provided.

また、本開示の製造方法によれば、製造時間及び製造コストを削減できると共に、信頼性の向上が可能である。   In addition, according to the manufacturing method of the present disclosure, it is possible to reduce manufacturing time and manufacturing cost and improve reliability.

凹部を全面に形成した絶縁層を備える半導体装置を模式的に示す端面図である。It is an end view which shows typically a semiconductor device provided with the insulating layer which formed the recessed part in the whole surface. 凹部を特定の箇所に形成した絶縁層を備える半導体装置を模式的に示す端面図である。It is an end view which shows typically a semiconductor device provided with the insulating layer which formed the recessed part in the specific location. 凹部の形状を模式的に示す端面図である。It is an end view which shows the shape of a recessed part typically. 凹部の形状を模式的に示す上面図である。It is a top view which shows the shape of a recessed part typically. プラズマ処理後の絶縁層を備える半導体装置を模式的に示す端面図である。It is an end view which shows typically a semiconductor device provided with the insulating layer after a plasma process. 半導体装置の製造方法の一実施形態を模式的に示す端面図である。It is an end view which shows typically one Embodiment of the manufacturing method of a semiconductor device. 本実施形態で使用したマスクパターンを模式的に示す図である。It is a figure which shows typically the mask pattern used by this embodiment.

以下、図面を参照しながら本開示の好適な実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は図示の比率に限られるものではない。   Hereinafter, preferred embodiments of the present disclosure will be described in detail with reference to the drawings. In the following description, the same or corresponding parts are denoted by the same reference numerals, and redundant description is omitted. Further, the positional relationship such as up, down, left and right is based on the positional relationship shown in the drawings unless otherwise specified. Further, the dimensional ratios in the drawings are not limited to the illustrated ratios.

(半導体装置)
図1は、凹部を全面に形成した絶縁層を備える半導体装置を模式的に示す端面図である。また、図2は凹部を特定の箇所に形成した絶縁層を備える半導体装置を模式的に示す端面図である。
(Semiconductor device)
FIG. 1 is an end view schematically showing a semiconductor device including an insulating layer having recesses formed on the entire surface. FIG. 2 is an end view schematically showing a semiconductor device including an insulating layer in which a recess is formed at a specific location.

本実施形態に係る半導体装置の一態様を図1を用いて説明する。本実施形態に係る半導体装置は、例えば、半導体素子搭載用基板50と、半導体素子搭載用基板50に搭載された半導体素子5とを備える。半導体素子搭載用基板50と半導体素子5との間には、アンダーフィル6が充填されており、半導体素子5は、封止材7によって封止されている。半導体素子搭載用基板50は、基板20と、当該基板20上に形成された絶縁層3とを備える。基板20は、基材1と当該基材1上に形成された回路パターンを有する導体層2とを備える。絶縁層3の基板20側とは反対側の表面(以下、単に「絶縁層3の表面」ともいう)には、アンダーフィル6及び封止材7と接する箇所に凹部3aが形成されている。また、導体層2が露出するように絶縁層3の表面に形成された開口部3bには、接続用バンプ9が形成されており、半導体素子5と導体層2とは、接続用バンプ9を介して電気的に接続されている。図1に示す半導体装置においては、絶縁層3の表面の全面に、最大深さが0.1μm以上である複数の凹部3aが形成されており、かつ絶縁層3の表面の凹部3aを少なくとも1つ含む面積0.16mmの領域(以下、「領域A」ともいう。)において、凹部3aが占める面積の割合が5%以上である。図1に示す半導体装置においては、絶縁層3の表面の全面に凹部3aが占める面積の割合も5%以上である。 One mode of the semiconductor device according to this embodiment is described with reference to FIG. The semiconductor device according to the present embodiment includes, for example, a semiconductor element mounting substrate 50 and a semiconductor element 5 mounted on the semiconductor element mounting substrate 50. An underfill 6 is filled between the semiconductor element mounting substrate 50 and the semiconductor element 5, and the semiconductor element 5 is sealed with a sealing material 7. The semiconductor element mounting substrate 50 includes a substrate 20 and an insulating layer 3 formed on the substrate 20. The substrate 20 includes a base material 1 and a conductor layer 2 having a circuit pattern formed on the base material 1. On the surface of the insulating layer 3 opposite to the substrate 20 side (hereinafter, also simply referred to as “the surface of the insulating layer 3”), a recess 3 a is formed at a location in contact with the underfill 6 and the sealing material 7. Further, a connection bump 9 is formed in the opening 3b formed on the surface of the insulating layer 3 so that the conductor layer 2 is exposed. The semiconductor element 5 and the conductor layer 2 are connected to the connection bump 9. Is electrically connected. In the semiconductor device shown in FIG. 1, a plurality of recesses 3 a having a maximum depth of 0.1 μm or more are formed on the entire surface of the insulating layer 3, and at least one recess 3 a on the surface of the insulating layer 3 is formed. In a region having an area of 0.16 mm 2 (hereinafter also referred to as “region A”), the ratio of the area occupied by the recesses 3 a is 5% or more. In the semiconductor device shown in FIG. 1, the ratio of the area occupied by the recesses 3a over the entire surface of the insulating layer 3 is also 5% or more.

図2に示す半導体装置は、封止材7を含まず、かつ絶縁層3の表面においてアンダーフィル6が接する部分のみに凹部3aが形成されている点で、図1に示す半導体装置とは異なる。図2に示す半導体装置においては、絶縁層3の表面の少なくとも一部(アンダーフィル6が接する部分における少なくとも一部の領域)に、最大深さが0.1μm以上である複数の凹部3aが形成されており、かつ上記凹部3aを少なくとも1つ含む面積0.16mmの領域(領域A)における凹部3aが占める面積の割合が5%以上である。図2に示す半導体装置においては、絶縁層3の表面において上記アンダーフィル6が接する部分における少なくとも一部の領域に凹部3aが占める面積の割合も5%以上である。プラズマ処理を行う従来法で製造される半導体装置(図5参照)は、絶縁層3の表面の全面が粗化されているが、図2に示す半導体装置は、異種材料との密着性を必要としない箇所では絶縁層本来の平滑な面が維持されているため、プラズマ処理を行う従来法で製造される半導体装置と比較して、絶縁層3における余計な水分、フラックス等の吸収を抑制することができ、半導体装置としての信頼性に優れる。なお、本実施形態にかかる半導体装置は、本実施形態による効果が得られる範囲で、プラズマ処理のような特別な処理を施してもよい。 The semiconductor device shown in FIG. 2 is different from the semiconductor device shown in FIG. 1 in that the recess 3 a is not formed on the surface of the insulating layer 3 and only the portion where the underfill 6 is in contact is formed. . In the semiconductor device shown in FIG. 2, a plurality of recesses 3a having a maximum depth of 0.1 μm or more are formed in at least a part of the surface of the insulating layer 3 (at least a part of the part in contact with the underfill 6). The ratio of the area occupied by the recess 3a in the area (area A) having an area of 0.16 mm 2 including at least one recess 3a is 5% or more. In the semiconductor device shown in FIG. 2, the ratio of the area occupied by the recess 3a in at least a part of the surface of the insulating layer 3 where the underfill 6 is in contact is also 5% or more. In the semiconductor device manufactured by the conventional method for performing plasma treatment (see FIG. 5), the entire surface of the insulating layer 3 is roughened. However, the semiconductor device shown in FIG. Since the original smooth surface of the insulating layer is maintained at a place where the insulating layer 3 is not, the absorption of excess moisture, flux, etc. in the insulating layer 3 is suppressed as compared with a semiconductor device manufactured by a conventional method in which plasma treatment is performed. Therefore, the reliability as a semiconductor device is excellent. Note that the semiconductor device according to the present embodiment may be subjected to a special process such as a plasma process as long as the effects of the present embodiment are obtained.

図1及び2に示すように、凹部3aは、絶縁層3の表面の少なくとも一部に形成されていればよく、絶縁層3の全面に形成されていてもよい。また、絶縁層3には上記領域Aが複数存在していてもよい。本実施形態に係る半導体装置は、上記以外の態様であってよい。   As shown in FIGS. 1 and 2, the recess 3 a may be formed on at least a part of the surface of the insulating layer 3, and may be formed on the entire surface of the insulating layer 3. The insulating layer 3 may include a plurality of the regions A. The semiconductor device according to the present embodiment may be other than the above.

領域Aにおいて凹部3aが占める面積の割合R(以下、単に「割合R」ともいう)は5%以上である。割合Rが5%未満である場合、凹部3aに入り込む異種材料の量が全体として少なくなるため、異種材料との密着性を向上する効果を得ることが難しくなる。密着性を更に向上できる観点から、割合Rは、10%以上であることが好ましく、15%以上であることがより好ましい。割合Rは、例えば、90%以下とすることができる。ここで、凹部3aの面積は、凹部3aのうち、深さが0.1μm以上の部分を直上から観察した際の投影面積を表す。   The ratio R of the area occupied by the recesses 3a in the region A (hereinafter also simply referred to as “ratio R”) is 5% or more. When the ratio R is less than 5%, the amount of the different material entering the recess 3a is reduced as a whole, so that it is difficult to obtain the effect of improving the adhesion with the different material. From the viewpoint of further improving the adhesion, the ratio R is preferably 10% or more, and more preferably 15% or more. The ratio R can be 90% or less, for example. Here, the area of the recess 3a represents a projected area when a portion of the recess 3a having a depth of 0.1 μm or more is observed from directly above.

領域Aに含まれる凹部3a(領域Aに形成された凹部3a)は複数であることが好ましいが、1つであってもよい。領域Aに含まれる凹部3aの数は、例えば、1個以上であってよく、10個以上であってもよい。領域Aに含まれる凹部3aの数は、例えば、20000個以下であってよく、2000個以下であってもよく、200個以下であってもよい。   The number of the recesses 3a included in the region A (the recesses 3a formed in the region A) is preferably plural, but may be one. The number of the recesses 3a included in the region A may be one or more, for example, or ten or more. The number of the recesses 3a included in the region A may be, for example, 20000 or less, 2000 or less, or 200 or less.

図3は、凹部の形状を模式的に示す端面図である。また、図4は凹部の形状を模式的に示す上面図である。図3及び4に示すように、凹部3aの形状は特に限定されず、例えば、ドットパターンであってよい。ドットパターンは、丸形でもよいし、多角形、不定形等であってもよい。凹部3aは、例えば、連続して繋がる凹部であってもよい。連続して繋がる凹部を長く形成する(すなわち、連続して長く繋がる凹部3aを形成する)ことにより、上記割合Rを5%以上にしてもよい。また、領域Aに形成された凹部3aが複数である場合、複数の凹部3aは、特定の形状の凹部1種のみからなるものであってよく、異なる形状の凹部を複数種組み合わせたものであってもよい。複数の凹部3aは互いに不連続に形成されていることが好ましい。これら複数の凹部3aは、規則的に形成されていてよく、不規則的に形成されていてもよい。   FIG. 3 is an end view schematically showing the shape of the recess. FIG. 4 is a top view schematically showing the shape of the recess. As shown in FIGS. 3 and 4, the shape of the recess 3a is not particularly limited, and may be, for example, a dot pattern. The dot pattern may be round, polygonal, indefinite, or the like. The recessed part 3a may be a recessed part connected continuously, for example. The ratio R may be set to 5% or more by forming long concave portions that are continuously connected (that is, forming concave portions 3a that are continuously long connected). In addition, when there are a plurality of recesses 3a formed in the region A, the plurality of recesses 3a may consist of only one type of recess having a specific shape, and may be a combination of a plurality of types of recesses having different shapes. May be. The plurality of recesses 3a are preferably formed discontinuously. The plurality of recesses 3a may be formed regularly or irregularly.

凹部3aの最大深さ(H)は、0.1μm以上である。ここで、「最大深さ(H)」とは、絶縁層3の表面から凹部3aの最底部までの深さ(図3中のH)を意味する。最大深さ(H)が0.1μm未満である場合、異種材料との密着性を向上する効果が少ない。最大深さ(H)は、0.1〜10μmが好ましい。最大深さ(H)が10μm以下である場合、絶縁層3上に異種材料(例えば、アンダーフィル6、封止材7等)を形成する工程において、異種材料の埋め込み不足が起こりにくく、半導体装置の信頼性に優れる傾向がある。なお、凹部3aの最大深さ(H)は0.1〜10μmの範囲であっても、基板20の表面が露出しないような深さに設定する必要がある。   The maximum depth (H) of the recess 3a is 0.1 μm or more. Here, “maximum depth (H)” means the depth from the surface of the insulating layer 3 to the bottom of the recess 3a (H in FIG. 3). When the maximum depth (H) is less than 0.1 μm, the effect of improving the adhesion with different materials is small. The maximum depth (H) is preferably 0.1 to 10 μm. When the maximum depth (H) is 10 μm or less, in the step of forming a different material (for example, underfill 6, sealing material 7, etc.) on the insulating layer 3, the semiconductor device is unlikely to be insufficiently filled with the different material. Tend to be more reliable. Even if the maximum depth (H) of the recess 3a is in the range of 0.1 to 10 μm, it is necessary to set the depth so that the surface of the substrate 20 is not exposed.

凹部3aの面積は、0.000015mm以上であることが好ましい。領域Aに形成された凹部3aが複数である場合、複数の凹部3aの少なくとも1つの面積が、0.000015〜0.0025mmであることが好ましい。凹部3aの面積が上記範囲であれば、絶縁層と異種材料との密着性が更に向上する傾向がある。領域Aには、面積が0.000015〜0.0025mmの凹部3aが2種類以上混在していても構わない。また、領域Aには、面積が0.000015〜0.0025mmの範囲である凹部3aの1種以上と、面積が0.000015〜0.0025mmの範囲外である凹部3aの1種以上とが混在していても構わない。凹部3aの面積は、0.008mm以上であってよく、0.016mm以上であってもよく、0.024mm以上であってもよい。凹部3aの面積は、0.144mm以下であってもよい。また、凹部3aの面積は、0.16mm以上であってもよい。この場合、割合Rは100%となる。 The area of the recess 3a is preferably 0.000015 mm 2 or more. When there are a plurality of recesses 3a formed in the region A, it is preferable that at least one area of the plurality of recesses 3a is 0.000015 to 0.0025 mm 2 . If the area of the recessed part 3a is the said range, there exists a tendency for the adhesiveness of an insulating layer and a dissimilar material to improve further. In the region A, two or more kinds of recesses 3a having an area of 0.000015 to 0.0025 mm 2 may be mixed. In the region A, the area and the one or more recesses 3a in the range of 0.000015~0.0025Mm 2, area one or more recesses 3a is outside the scope of 0.000015~0.0025Mm 2 May be mixed. Area of the recess 3a may be a 0.008 mm 2 or more, may also be 0.016 mm 2 or more, may be 0.024 mm 2 or more. The area of the recess 3a may be 0.144 mm 2 or less. Further, the area of the recess 3a may be 0.16 mm 2 or more. In this case, the ratio R is 100%.

本実施形態において、凹部3aの最大深さ(H)及び面積は、光干渉方式の非接触表面形状計測装置を用いて測定することができる。測定装置はこれに限られたものではなく、表面形状を計測するレーザー顕微鏡等を用いてもよい。凹部3aの最大深さ(H)及び面積は、例えば、上記測定装置を用いて0.16mmの範囲(測定範囲8)で測定し、測定した領域に存在する凹部3aひとつひとつの最大深さ(H)及び面積を計測する方法により測定することができる。また、領域Aにおいて凹部3aが占める面積の割合Rは、例えば、以下の方法により求めることができる。まず、上記絶縁層3の表面における凹部3aが形成されている領域から凹部3aを少なくとも1つ含む面積0.16mmの領域を任意に10箇所選び、選んだ10箇所において凹部3aの面積を計測する。次いで、各測定箇所における凹部3aの面積の合計値を平均して得られる値(各測定箇所における凹部3aの面積の合計値の和÷10)と測定範囲の面積(0.16mm)との関係から割合Rを求める。なお、測定範囲8の形状は、例えば、四角、円形等が挙げられ、計測の簡便性から四角に設定することが好ましく、正方形に設定することがより好ましい。また、面積0.16mmの領域は、絶縁層3の表面における凹部3aが形成されている領域内から選ばれる領域であり、図4に示すように、凹部3aが形成されている領域内に狭い間隔で複数の凹部3aが不連続に形成されている場合、可能な限りそれら複数の凹部3aが含まれるように選ばれる。 In the present embodiment, the maximum depth (H) and area of the recess 3a can be measured using an optical interference type non-contact surface shape measuring apparatus. The measuring apparatus is not limited to this, and a laser microscope or the like that measures the surface shape may be used. The maximum depth (H) and area of the recess 3a are measured, for example, in the range of 0.16 mm 2 (measurement range 8) using the measuring device, and the maximum depth of each recess 3a present in the measured region ( H) and a method of measuring the area. In addition, the area ratio R occupied by the recesses 3a in the region A can be obtained by the following method, for example. First, 10 regions having an area of 0.16 mm 2 including at least one recess 3a are selected from the region where the recess 3a is formed on the surface of the insulating layer 3, and the area of the recess 3a is measured at the selected 10 locations. To do. Next, a value obtained by averaging the total area of the recesses 3a at each measurement location (sum of the total area of the recesses 3a at each measurement location ÷ 10) and the area of the measurement range (0.16 mm 2 ). The ratio R is obtained from the relationship. In addition, the shape of the measurement range 8 includes, for example, a square, a circle, and the like. For convenience of measurement, the shape is preferably set to a square, and more preferably set to a square. Further, the area having an area of 0.16 mm 2 is selected from the area where the recess 3 a is formed on the surface of the insulating layer 3, and as shown in FIG. 4, the area within the area where the recess 3 a is formed. When the plurality of recesses 3a are formed discontinuously at a narrow interval, the plurality of recesses 3a are selected as much as possible.

本実施形態に係る半導体装置が備える基板20は、特に限定されるものではないが、基材と該基材上に形成された金属箔(例えば、銅箔)とを備える基板であってよく、より詳細には、ガラスクロスに樹脂を含浸させたガラスクロス入り基材と当該基材上に形成された導体層(例えば、銅層)を備える基板であってよい。また、上記の他、ビルドアップ材、シリコンウエハ、ガラス、SUS板等を用いることができる。   The substrate 20 included in the semiconductor device according to the present embodiment is not particularly limited, but may be a substrate including a base material and a metal foil (for example, copper foil) formed on the base material, More specifically, it may be a substrate including a glass cloth-containing base material in which a glass cloth is impregnated with a resin and a conductor layer (for example, a copper layer) formed on the base material. In addition to the above, a build-up material, a silicon wafer, glass, a SUS plate, or the like can be used.

本実施形態に係る半導体装置が備える絶縁層3は、熱硬化性樹脂組成物、熱可塑性樹脂組成物及び感光性樹脂組成物のいずれを用いて形成されたものであってもよい。絶縁層3の形成に用いる樹脂組成物は、絶縁層3が形成される部位に応じて選択することができる。例えば、絶縁層3が配線板内のビルドアップ層である場合、熱硬化性樹脂組成物が一般的に好適であり、工程短縮に寄与しやすい樹脂組成物を選択すればよい。また、絶縁層3が図1及び2に示すような配線板の最外層である場合、工程短縮に寄与しやすい点で、感光性樹脂組成物を選択することが好ましい。感光性樹脂組成物を用いる場合、後述する露光工程により得られる感光性樹脂組成物層の光硬化部を絶縁層3とすることができる。   The insulating layer 3 included in the semiconductor device according to this embodiment may be formed using any of a thermosetting resin composition, a thermoplastic resin composition, and a photosensitive resin composition. The resin composition used for forming the insulating layer 3 can be selected according to the site where the insulating layer 3 is formed. For example, when the insulating layer 3 is a build-up layer in a wiring board, a thermosetting resin composition is generally suitable, and a resin composition that easily contributes to shortening the process may be selected. Moreover, when the insulating layer 3 is the outermost layer of a wiring board as shown in FIGS. 1 and 2, it is preferable to select a photosensitive resin composition because it is easy to contribute to shortening the process. When using the photosensitive resin composition, the photocuring part of the photosensitive resin composition layer obtained by the exposure process mentioned later can be used as the insulating layer 3.

感光性樹脂組成物としては、光ラジカル重合、光カチオン重合、その他の方式の感光性樹脂組成物全般を用いることができる。その中でも酸素阻害の少ない、光カチオン重合系の樹脂組成物を特に好適に用いることができる。そのような樹脂組成物としては、光カチオン重合開始剤、エポキシ樹脂又はオキセタン樹脂を含む化合物が例に挙げられる。エポキシ樹脂を含む樹脂組成物が、絶縁層3と異種材料との密着性を更に向上できる点及び絶縁層3の耐熱性を向上できる点で有効であり、半導体装置の各種信頼性を向上させることができる。   As the photosensitive resin composition, photo radical polymerization, photo cationic polymerization, and other types of photosensitive resin compositions in general can be used. Among them, a photocationic polymerization resin composition with little oxygen inhibition can be used particularly preferably. Examples of such a resin composition include compounds containing a cationic photopolymerization initiator, an epoxy resin, or an oxetane resin. A resin composition containing an epoxy resin is effective in that it can further improve the adhesion between the insulating layer 3 and a different material and can improve the heat resistance of the insulating layer 3, and improve various reliability of the semiconductor device. Can do.

また、光ラジカル重合系の樹脂組成物も有効である。このような樹脂組成物としては、例えば、(a)分子内に少なくとも1個のエチレン性不飽和基とカルボキシル基を有する感光性プレポリマー、(b)光重合開始剤、(c)光反応性化合物、(d)多官能エポキシ樹脂及び(e)無機充填材を含む樹脂組成物が挙げられる。   In addition, a photo-radical polymerization resin composition is also effective. Examples of such a resin composition include (a) a photosensitive prepolymer having at least one ethylenically unsaturated group and a carboxyl group in the molecule, (b) a photopolymerization initiator, and (c) photoreactivity. Examples of the resin composition include a compound, (d) a polyfunctional epoxy resin, and (e) an inorganic filler.

その中でも、(b)光重合開始剤としては、例えば、ベンゾフェノン、N,N’−テトラアルキル−4,4’−ジアミノベンゾフェノン、2−ベンジル−2−ジメチルアミノ−1−(4−モルホリノフェニル)−ブタノン−1、2−メチル−1−[4−(メチルチオ)フェニル]−2−モルホリノ−プロパノン−1、4,4’−ビス(ジメチルアミノ)ベンゾフェノン(ミヒラーケトン)、4,4’−ビス(ジエチルアミノ)ベンゾフェノン、4−メトキシ−4’−ジメチルアミノベンゾフェノン等の芳香族ケトン類、アルキルアントラキノン、フェナントレンキノン等のキノン類、ベンゾイン、アルキルベンゾイン等のベンゾイン化合物、ベンゾインアルキルエーテル、ベンゾインフェニルエーテル等のベンゾインエーテル化合物、ベンジルジメチルケタール等のベンジル誘導体、2−(o−クロロフェニル)−4,5−ジフェニルイミダゾール二量体、2−(o−クロロフェニル)−4,5−ジ(m−メトキシフェニル)イミダゾール二量体、2−(o−フルオロフェニル)−4,5−ジフェニルイミダゾール二量体、2−(o−メトキシフェニル)−4,5−ジフェニルイミダゾール二量体、2,4−ジ(p−メトキシフェニル)−5−フェニルイミダゾール二量体、2−(2,4−ジメトキシフェニル)−4,5−ジフェニルイミダゾール二量体等の2,4,5−トリアリールイミダゾール二量体、N−フェニルグリシン、N−フェニルグリシン誘導体、9−フェニルアクリジン等のアクリジン誘導体、1,2−オクタンジオン,1−[4−(フェニルチオ)フェニル−,2−(O−ベンゾイルオキシム)]等のオキシムエステル類、7−ジエチルアミノ−4−メチルクマリン等のクマリン系化合物、2−クロロチオキサントン、2−メチルチオキサントン、2,4−ジメチルチオキサントン、イソプロピルチオキサントン、2,4−ジクロロチオキサントン、2,4−ジエチルチオキサントン、2,4−ジイソプロピルチオキサントン等のチオキサントン系化合物、2,4,6−トリメチルベンゾイル−ジフェニル−ホスフィンオキサイド、ビス(2,4,6−トリメチルベンゾイル)−フェニルホスフィンオキサイド、ビス(2,6−ジメトキシベンゾイル)−2,4,4−トリメチル−ペンチルホスフィンオキサイド、等のアシルホスフィン系化合物、9−フェニルアクリジン、9−アミノアクリジン、9−ペンチルアミノアクリジン、1,2−ビス(9−アクリジニル)エタン、1,3−ビス(9−アクリジニル)プロパン、1,4−ビス(9−アクリジニル)ブタン、1,5−ビス(9−アクリジニル)ペンタン、1,6−ビス(9−アクリジニル)ヘキサン、1,7−ビス(9−アクリジニル)ヘプタン、1,8−ビス(9−アクリジニル)オクタン、1,9−ビス(9−アクリジニル)ノナン、1,10−ビス(9−アクリジニル)デカン、1,11−ビス(9−アクリジニル)ウンデカン、1,12−ビス(9−アクリジニル)ドデカン等のビス(9−アクリジニル)アルカン、9−フェニルアクリジン、9−ピリジルアクリジン、9−ピラジニルアクリジン、9−モノペンチルアミノアクリジン、1,3−ビス(9−アクリジニル)−2−オキサプロパン、1,3−ビス(9−アクリジニル)−2−チアプロパン、1,5−ビス(9−アクリジニル)−3−チアペンタン等のアクリジン環を有する化合物、(2−(アセチルオキシイミノメチル)チオキサンテン−9−オン)、(1,2−オクタンジオン,1−[4−(フェニルチオ)フェニル−,2−(O−ベンゾイルオキシム)]、エタノン,1−[9−エチル−6−(2−メチルベンゾイル)−9H−カルバゾール−3−イル]−,1−(O−アセチルオキシム))等のオキシムエステルを有する化合物などが挙げられる。これらは組み合わせて用いることもできる。これらの中で、アシルホスフィン系化合物を用いることが好ましい。アシルホスフィン系化合物は、底部硬化性に優れており、また、酸素阻害を受け難いという特徴を有している。このため、後述する感光性樹脂組成物層を形成する工程の後、且つ光硬化部を形成する工程の前に、支持フィルムを剥離する工程を備える半導体装置の製造方法、すなわち、酸素による影響を比較的受けやすい半導体装置の製造方法において好適に適用することができる。加えて、底部硬化性に優れることから、顔料等により、色をつけた感光性樹脂組成物を用いる際にも有効であり、半導体パッケージ用基板の最外層に使用されるソルダレジストにも好適に適用することができる。   Among them, as the photopolymerization initiator (b), for example, benzophenone, N, N′-tetraalkyl-4,4′-diaminobenzophenone, 2-benzyl-2-dimethylamino-1- (4-morpholinophenyl) -Butanone-1,2-methyl-1- [4- (methylthio) phenyl] -2-morpholino-propanone-1,4,4'-bis (dimethylamino) benzophenone (Michler's ketone), 4,4'-bis ( Aromatic ketones such as diethylamino) benzophenone and 4-methoxy-4'-dimethylaminobenzophenone, quinones such as alkylanthraquinone and phenanthrenequinone, benzoin compounds such as benzoin and alkylbenzoin, benzoin such as benzoin alkyl ether and benzoin phenyl ether Ether compounds, benzy Benzyl derivatives such as dimethyl ketal, 2- (o-chlorophenyl) -4,5-diphenylimidazole dimer, 2- (o-chlorophenyl) -4,5-di (m-methoxyphenyl) imidazole dimer, 2 -(O-fluorophenyl) -4,5-diphenylimidazole dimer, 2- (o-methoxyphenyl) -4,5-diphenylimidazole dimer, 2,4-di (p-methoxyphenyl) -5 -2,4,5-triarylimidazole dimer such as phenylimidazole dimer, 2- (2,4-dimethoxyphenyl) -4,5-diphenylimidazole dimer, N-phenylglycine, N-phenyl Glycine derivatives, acridine derivatives such as 9-phenylacridine, 1,2-octanedione, 1- [4- (phenylthio) phenyl-, Oxime esters such as-(O-benzoyloxime)], coumarin compounds such as 7-diethylamino-4-methylcoumarin, 2-chlorothioxanthone, 2-methylthioxanthone, 2,4-dimethylthioxanthone, isopropylthioxanthone, 2, Thioxanthone compounds such as 4-dichlorothioxanthone, 2,4-diethylthioxanthone, 2,4-diisopropylthioxanthone, 2,4,6-trimethylbenzoyl-diphenyl-phosphine oxide, bis (2,4,6-trimethylbenzoyl)- Acylphosphine compounds such as phenylphosphine oxide, bis (2,6-dimethoxybenzoyl) -2,4,4-trimethyl-pentylphosphine oxide, 9-phenylacridine, 9-aminoacridine, 9- Pentylaminoacridine, 1,2-bis (9-acridinyl) ethane, 1,3-bis (9-acridinyl) propane, 1,4-bis (9-acridinyl) butane, 1,5-bis (9-acridinyl) Pentane, 1,6-bis (9-acridinyl) hexane, 1,7-bis (9-acridinyl) heptane, 1,8-bis (9-acridinyl) octane, 1,9-bis (9-acridinyl) nonane, Bis (9-acridinyl) alkanes such as 1,10-bis (9-acridinyl) decane, 1,11-bis (9-acridinyl) undecane, 1,12-bis (9-acridinyl) dodecane, 9-phenylacridine, 9-pyridylacridine, 9-pyrazinylacridine, 9-monopentylaminoacridine, 1,3-bis (9-acridinyl)- Compounds having an acridine ring such as -oxapropane, 1,3-bis (9-acridinyl) -2-thiapropane, 1,5-bis (9-acridinyl) -3-thiapentane, (2- (acetyloxyiminomethyl) Thioxanthen-9-one), (1,2-octanedione, 1- [4- (phenylthio) phenyl-, 2- (O-benzoyloxime)], ethanone, 1- [9-ethyl-6- (2 And compounds having an oxime ester such as -methylbenzoyl) -9H-carbazol-3-yl]-, 1- (O-acetyloxime)). These can also be used in combination. Among these, it is preferable to use an acylphosphine compound. Acylphosphine compounds are excellent in bottom curability and have a feature that they are less susceptible to oxygen inhibition. For this reason, the manufacturing method of a semiconductor device provided with the process of peeling a support film after the process of forming the photosensitive resin composition layer mentioned below and before the process of forming a photocuring part, ie, the influence by oxygen The present invention can be suitably applied to a method of manufacturing a semiconductor device that is relatively easy to receive. In addition, since it has excellent bottom curability, it is also effective when using photosensitive resin compositions colored with pigments, etc., and is also suitable for solder resists used for the outermost layer of semiconductor package substrates Can be applied.

さらに、(c)光反応性化合物としては、分子内に2個以上のエチレン性不飽和基(好ましくは(メタ)アクリロイル基)を有する光重合性モノマーを含有することが、感度、解像性の点で好ましい。光重合性モノマーは、単独で又は2種類以上を組み合わせて使用されるが、特にエチレン性不飽和基を1分子内に3つ以上有する多官能光重合モノマーを少なくとも1種類以上含有することが望ましい。中でもエチレン性不飽和基を1分子内に6つ以上有する多官能光重合モノマーがリフロー実装時のクラック耐性の向上に有効である。   Further, (c) the photoreactive compound contains a photopolymerizable monomer having two or more ethylenically unsaturated groups (preferably a (meth) acryloyl group) in the molecule. This is preferable. The photopolymerizable monomer is used singly or in combination of two or more, and it is desirable to contain at least one polyfunctional photopolymerizable monomer having three or more ethylenically unsaturated groups in one molecule. . Among them, a polyfunctional photopolymerizable monomer having 6 or more ethylenically unsaturated groups in one molecule is effective for improving crack resistance during reflow mounting.

以下のような化合物を適用することも好ましい。ビスフェノールA系(メタ)アクリレート化合物、多価アルコールにα,β−不飽和カルボン酸を反応させて得られる化合物、グリシジル基含有化合物にα,β−不飽和カルボン酸を反応させて得られる化合物、分子内にウレタン結合を有する(メタ)アクリレート化合物等のウレタンモノマー、ウレタンオリゴマーなどが挙げられる。また、これら以外にも、ノニルフェノキシポリオキシエチレンアクリレート、γ−クロロ−β−ヒドロキシプロピル−β’−(メタ)アクリロイルオキシエチル−o−フタレート、β−ヒドロキシアルキル−β’−(メタ)アクリロイルオキシアルキル−o−フタレート等のフタル酸系化合物、(メタ)アクリル酸アルキルエステル、EO変性ノニルフェニル(メタ)アクリレートなどが挙げられる。   It is also preferable to apply the following compounds. A bisphenol A-based (meth) acrylate compound, a compound obtained by reacting a polyhydric alcohol with an α, β-unsaturated carboxylic acid, a compound obtained by reacting a glycidyl group-containing compound with an α, β-unsaturated carboxylic acid, Examples thereof include urethane monomers such as (meth) acrylate compounds having a urethane bond in the molecule, and urethane oligomers. Besides these, nonylphenoxy polyoxyethylene acrylate, γ-chloro-β-hydroxypropyl-β ′-(meth) acryloyloxyethyl-o-phthalate, β-hydroxyalkyl-β ′-(meth) acryloyloxy Examples thereof include phthalic acid compounds such as alkyl-o-phthalate, (meth) acrylic acid alkyl esters, and EO-modified nonylphenyl (meth) acrylate.

本実施形態に係る半導体装置において、絶縁層3は、基板20にはんだ付けを施した後の配線の保護膜を兼ね、ソルダレジストの諸特性を有するソルダレジストであることが好ましい。ソルダレジストは、例えば、基板20に対し、めっき又はエッチングを施す場合に、めっきレジスト又はエッチングレジストとして用いられる他、そのまま基板20上に残されて、配線等を保護するための保護膜(永久マスクレジスト)として用いられるものである。   In the semiconductor device according to the present embodiment, the insulating layer 3 is preferably a solder resist that also serves as a protective film for the wiring after the substrate 20 is soldered and has various characteristics of a solder resist. For example, the solder resist is used as a plating resist or an etching resist when plating or etching is performed on the substrate 20, and is also left on the substrate 20 as it is to protect a wiring or the like (permanent mask). Resist).

本実施形態に係る半導体装置においては、上述の絶縁層3上に、他の部材(例えば、アンダーフィル6、封止材7等)が形成されている。感光性樹脂組成物を用いて形成した絶縁層3がソルダレジストである場合には、半導体素子搭載用基板50上に半導体素子5をフリップチップ接続した後、絶縁層3上にアンダーフィル6又は封止材7が形成されているが、本実施形態の効果により、両者は絶縁層3との密着性に優れる。   In the semiconductor device according to the present embodiment, other members (for example, the underfill 6, the sealing material 7, and the like) are formed on the insulating layer 3 described above. When the insulating layer 3 formed using the photosensitive resin composition is a solder resist, the semiconductor element 5 is flip-chip connected to the semiconductor element mounting substrate 50, and then the underfill 6 or the sealing is formed on the insulating layer 3. Although the stop material 7 is formed, both are excellent in adhesiveness with the insulating layer 3 by the effect of this embodiment.

本実施形態に係る半導体装置は、例えば、パソコン等の電子機器へ装着されて用いられる。   The semiconductor device according to the present embodiment is used by being mounted on an electronic device such as a personal computer, for example.

(半導体装置の製造方法)
本実施形態に係る半導体装置の製造方法の一態様は、基板20上に上述の絶縁層3を形成する工程を備える。以下、感光性樹脂組成物を用いて凹部3aを有する絶縁層3を形成する場合について、図6を用いて詳細に説明する。
(Method for manufacturing semiconductor device)
One aspect of the method for manufacturing a semiconductor device according to this embodiment includes a step of forming the above-described insulating layer 3 on the substrate 20. Hereinafter, the case where the insulating layer 3 which has the recessed part 3a is formed using the photosensitive resin composition is demonstrated in detail using FIG.

図6に示すように、本実施形態に係る半導体装置の製造方法の一態様は、基板20上に、感光性樹脂組成物を含む感光性樹脂組成物層10を形成する工程と、感光性樹脂組成物層10の所定部分に活性光線を照射し、光硬化部を形成する工程と、光硬化部以外の領域を除去することで、感光性樹脂組成物層10の基板20側とは反対側の表面の少なくとも一部に、最大深さ(H)が0.1μm以上である凹部3aを、当該表面の凹部3aを少なくとも1つ含む面積0.16mmの領域(領域A)において凹部3aが占める面積の割合Rが5%以上となるように形成する工程とを備える。 As shown in FIG. 6, one aspect of the method for manufacturing a semiconductor device according to this embodiment includes a step of forming a photosensitive resin composition layer 10 containing a photosensitive resin composition on a substrate 20, and a photosensitive resin. The step of irradiating a predetermined portion of the composition layer 10 with actinic rays to form a photocured portion, and removing the region other than the photocured portion, the side opposite to the substrate 20 side of the photosensitive resin composition layer 10 A recess 3a having a maximum depth (H) of 0.1 μm or more is formed on at least a part of the surface of the substrate, and a recess 3a is formed in a region (region A) having an area of 0.16 mm 2 including at least one recess 3a on the surface. And a step of forming so that the ratio R of the occupied area is 5% or more.

本実施形態に係る半導体装置の製造方法の一態様では、まず、感光性樹脂組成物を含む感光性樹脂組成物層10を基板20上に形成する(図6(a))。   In one aspect of the method for manufacturing a semiconductor device according to this embodiment, first, a photosensitive resin composition layer 10 containing a photosensitive resin composition is formed on a substrate 20 (FIG. 6A).

感光性樹脂組成物は液状であってもよいし、フィルム状であってもよい。フィルム状感光性樹脂組成物は、例えば、感光性樹脂組成物を溶剤に溶解して固形分30〜70質量%程度の溶液(塗布液)とした後に、かかる溶液(塗布液)を支持フィルム上に塗布して乾燥することにより形成することができる。   The photosensitive resin composition may be in a liquid form or a film form. The film-like photosensitive resin composition is prepared, for example, by dissolving the photosensitive resin composition in a solvent to obtain a solution (coating liquid) having a solid content of about 30 to 70% by mass, and then applying the solution (coating liquid) on the support film. It can form by apply | coating to and drying.

フィルム状感光性樹脂組成物を用いて感光性樹脂組成物層10を形成する場合、例えば、支持フィルムと当該支持フィルム上に形成されたフィルム状感光性樹脂組成物を含む感光性樹脂組成物層10とを備える感光性エレメントを用いる。感光性エレメントは、感光性樹脂組成物層10の支持フィルムとは反対側の面に保護フィルムを有していてもよい。具体的には、保護フィルムを感光性樹脂組成物層10から剥離させ、露出した面をラミネート等により、基材1上に形成された回路パターンを有する導体層2を覆うように基板20に密着させることで、基板20上に感光性樹脂組成物層10を形成することができる。基板20との密着性を向上させる観点及び追従性を向上させる観点から、減圧下で積層する方法も好ましい。   When forming the photosensitive resin composition layer 10 using a film-like photosensitive resin composition, for example, a photosensitive resin composition layer including a support film and a film-like photosensitive resin composition formed on the support film. 10 is used. The photosensitive element may have a protective film on the surface of the photosensitive resin composition layer 10 opposite to the support film. Specifically, the protective film is peeled from the photosensitive resin composition layer 10, and the exposed surface is adhered to the substrate 20 so as to cover the conductor layer 2 having the circuit pattern formed on the base material 1 by laminating or the like. By doing so, the photosensitive resin composition layer 10 can be formed on the substrate 20. From the viewpoint of improving the adhesion to the substrate 20 and improving the followability, a method of laminating under reduced pressure is also preferable.

液状感光性樹脂組成物を用いる場合、例えば、スクリーン印刷法、ロールコータにより塗布する方法等の公知の方法により、液状感光性樹脂組成物を基板20上に塗布することで、感光性樹脂組成物層10を形成することができる。   When the liquid photosensitive resin composition is used, the photosensitive resin composition is applied on the substrate 20 by a known method such as a screen printing method or a roll coater. Layer 10 can be formed.

次いで、必要に応じて感光性樹脂組成物層10上の支持フィルムを除去する除去工程を行い、感光性樹脂組成物層10の所定部分に活性光線を照射し、照射部の感光性樹脂組成物層10を光硬化させる露光工程を行う(図6(b))。活性光線を照射する方法としては、従来公知の方法を適用することができるが、直接描画方式、投影露光方式等のマスクデータを用いる方式、感光性樹脂組成物層に直接接触しないようにネガマスクを配置する露光方式、直接ネガマスクを配置するコンタクト露光方式等の露光用マスク4を用いる方式を好適に適用することができる。露光用マスク4としては、目的とする凹部3aの形状、面積、深さ等に応じて、所定のパターンを有するものを用いればよい。例えば、図7に示す、所定の径(図中のXμm)のドットを所定のピッチ(図中のYμm)で配置したマスクパターンを有するものを用いることができる。   Next, if necessary, a removal step of removing the support film on the photosensitive resin composition layer 10 is performed, and a predetermined portion of the photosensitive resin composition layer 10 is irradiated with actinic rays, and the photosensitive resin composition of the irradiated portion is irradiated. An exposure process for photocuring the layer 10 is performed (FIG. 6B). As a method of irradiating actinic rays, a conventionally known method can be applied, but a method using mask data such as a direct drawing method or a projection exposure method, a negative mask so as not to directly contact the photosensitive resin composition layer. A method using the exposure mask 4 such as an exposure method to be arranged or a contact exposure method in which a negative mask is directly arranged can be suitably applied. As the exposure mask 4, a mask having a predetermined pattern may be used according to the shape, area, depth, etc. of the intended recess 3a. For example, a mask having a mask pattern in which dots having a predetermined diameter (X μm in the drawing) shown in FIG. 7 are arranged at a predetermined pitch (Y μm in the drawing) can be used.

上記露光量を調節することで凹部3aを形成すると同時に開口部3bを形成することもできる。これにより、導体装置製造の工程を短縮でき、生産性を向上させることができる。また、凹部3aと開口部3bとを形成するために、2段階露光を行ってもよく、露光を複数回繰り返し行ってもよい。また、スループットを向上させる観点で、露光する領域ごとに露光量を変えて露光してよく、露光マスクの濃淡を変えて(グレーマスクを介して)露光してもよく、異なる径のパターンを有するマスクを介して露光してもよい。   By adjusting the exposure amount, the opening 3b can be formed simultaneously with the formation of the recess 3a. Thereby, the process of conductor apparatus manufacture can be shortened and productivity can be improved. Moreover, in order to form the recessed part 3a and the opening part 3b, two-step exposure may be performed and exposure may be repeatedly performed in multiple times. Further, from the viewpoint of improving the throughput, exposure may be performed by changing the exposure amount for each area to be exposed, and exposure may be performed by changing the density of the exposure mask (via a gray mask), and has patterns of different diameters. You may expose through a mask.

露光工程は、後述する現像工程後に得られる凹部3aの面積が、0.000015〜0.0025mmとなるように行うことが好ましい。凹部3aの面積が0.0025mm以下となるように露光を行うことにより、基板20の表面(例えば、導体層2及び基材1)が露出しにくくなり、凹部3aの形成が容易になる。また、凹部3aの面積が0.000015mm以上となるように露光工程を行うことにより、現像工程で十分な深さの凹部3aを得ることが容易になる。 The exposure step is preferably performed so that the area of the recess 3a obtained after the development step described later is 0.000015 to 0.0025 mm 2 . By performing exposure so that the area of the recess 3a is 0.0025 mm 2 or less, the surface of the substrate 20 (for example, the conductor layer 2 and the base material 1) is hardly exposed, and the formation of the recess 3a is facilitated. Further, by performing the exposure step so that the area of the concave portion 3a becomes 0.000015 mm 2 or more, it becomes easy to obtain the concave portion 3a having a sufficient depth in the developing step.

次に、露光後の感光性樹脂組成物層10上に支持フィルムが存在している場合にはその支持体を除去した後、ウエット現像又はドライ現像で光硬化されていない部分(未露光部)を除去して現像することにより、露光後の感光性樹脂組成物層10の表面に凹部3aを形成することができ、凹部3aを有する絶縁層3を得ることができる。   Next, when a support film is present on the photosensitive resin composition layer 10 after the exposure, the support is removed, and then the portion that has not been photocured by wet development or dry development (unexposed portion) By removing and developing, the recessed part 3a can be formed in the surface of the photosensitive resin composition layer 10 after exposure, and the insulating layer 3 which has the recessed part 3a can be obtained.

上記ウエット現像の場合、現像液としては、アルカリ性水溶液、有機溶剤現像液等の安全かつ安定であり操作性が良好なものが、感光性樹脂組成物の種類に対応して用いられる。   In the case of the above-described wet development, as the developer, an alkaline aqueous solution, an organic solvent developer or the like that is safe and stable and has good operability is used according to the type of the photosensitive resin composition.

上記アルカリ性水溶液の塩基としては、アルカリ金属、例えば、リチウム、ナトリウム、カリウムの水酸化物である水酸化リチウム、水酸化ナトリウム、水酸化カリウム等、アルカリ金属、アンモニウム等の炭酸塩又は重炭酸塩である炭酸アルカリ又は重炭酸アルカリ、アルカリ金属のリン酸塩であるリン酸ナトリウム、リン酸カリウム等、アルカリ金属のピロリン酸塩であるピロリン酸ナトリウム、ピロリン酸カリウム等、ホウ砂、メタケイ酸ナトリウム、水酸化テトラメチルアンモニウム、エタノールアミン、エチレンジアミン、ジエチレントリアミン、2−アミノ−2−ヒドロキシメチル−1,3−プロパンジオール、1,3−ジアミノプロパノール−2、モルホリンなど、安全かつ安定であり、操作性が良好なものが用いられる。   Examples of the base of the alkaline aqueous solution include alkali metals such as lithium hydroxide, sodium hydroxide and potassium hydroxide which are hydroxides of lithium, sodium and potassium, carbonates or bicarbonates such as alkali metals and ammonium. Alkaline carbonate or bicarbonate, alkali metal phosphates such as sodium phosphate and potassium phosphate, alkali metal pyrophosphates such as sodium pyrophosphate and potassium pyrophosphate, borax, sodium metasilicate, water Tetramethylammonium oxide, ethanolamine, ethylenediamine, diethylenetriamine, 2-amino-2-hydroxymethyl-1,3-propanediol, 1,3-diaminopropanol-2, morpholine, etc. are safe and stable and have good operability Is used.

また、このようなアルカリ性水溶液としては、例えば、0.1〜5質量%炭酸ナトリウムの希薄溶液、0.1〜5質量%炭酸カリウムの希薄溶液、0.1〜5質量%水酸化ナトリウムの希薄溶液及び0.1〜5質量%四ホウ酸ナトリウムの希薄溶液が好ましく、そのpHは9〜11の範囲とすることが好ましい。また、このようなアルカリ性水溶液の温度は感光性樹脂組成物層10の現像性に合わせて調節され、20〜50℃とすることが好ましい。さらに、上記アルカリ性水溶液中には、現像を促進させるために界面活性剤、消泡剤等の少量の有機溶剤を混入させてもよい。   Examples of the alkaline aqueous solution include a dilute solution of 0.1 to 5% by mass of sodium carbonate, a dilute solution of 0.1 to 5% by mass of potassium carbonate, and a dilute solution of 0.1 to 5% by mass of sodium hydroxide. A solution and a dilute solution of 0.1 to 5% by mass sodium tetraborate are preferred, and the pH is preferably in the range of 9 to 11. Moreover, the temperature of such alkaline aqueous solution is adjusted according to the developability of the photosensitive resin composition layer 10, and it is preferable to set it as 20-50 degreeC. Furthermore, a small amount of an organic solvent such as a surfactant or an antifoaming agent may be mixed in the alkaline aqueous solution in order to promote development.

上記有機溶剤現像液に用いられる有機溶剤としては、例えば、アセトン、酢酸エチル、炭素数1〜4のアルコキシ基をもつアルコキシエタノール、エチルアルコール、イソプロピルアルコール、ブチルアルコール、ジエチレングリコールモノメチルエーテル、ジエチレングリコールモノエチルエーテル及びジエチレングリコールモノブチルエーテルが用いられる。このような有機溶剤の濃度は、通常、2〜90質量%であることが好ましい。また、このような有機溶剤の温度は、現像性にあわせて調節することができる。このような有機溶剤は単独で又は2種類以上を組み合わせて用いることができる。単独で用いる有機溶剤現像液としては、例えば、1,1,1−トリクロロエタン、N−メチルピロリドン、N,N−ジメチルホルムアミド、シクロヘキサノン、メチルイソブチルケトン及びγ−ブチロラクトンが挙げられる。   Examples of the organic solvent used in the organic solvent developer include acetone, ethyl acetate, alkoxyethanol having an alkoxy group having 1 to 4 carbon atoms, ethyl alcohol, isopropyl alcohol, butyl alcohol, diethylene glycol monomethyl ether, diethylene glycol monoethyl ether. And diethylene glycol monobutyl ether. The concentration of such an organic solvent is usually preferably 2 to 90% by mass. Moreover, the temperature of such an organic solvent can be adjusted according to developability. Such organic solvents can be used alone or in combination of two or more. Examples of the organic solvent developer used alone include 1,1,1-trichloroethane, N-methylpyrrolidone, N, N-dimethylformamide, cyclohexanone, methyl isobutyl ketone and γ-butyrolactone.

現像方法としては、ディップ方式、パドル方式、スプレー方式、高圧スプレー方式、揺動浸漬、ブラッシング、スラッピング等の公知の方法が適宜採用される。その中でも、高圧スプレー方式が解像度向上のためには最も適している。本実施形態の凹部3aの形成においては、必要に応じて、上述した2種類以上の現像方法を併用してもよい。   As a developing method, known methods such as a dipping method, a paddle method, a spray method, a high-pressure spray method, rocking immersion, brushing, and slapping are appropriately employed. Among them, the high pressure spray method is most suitable for improving the resolution. In forming the concave portion 3a of the present embodiment, two or more kinds of development methods described above may be used in combination as necessary.

上記現像工程終了後、高圧水銀ランプによる紫外線照射又は加熱を行うことが好ましい。これにより、はんだ耐熱性、耐薬品性等を向上させることができる。また、感光性樹脂組成物がエポキシ樹脂を含有する場合は、光硬化部以外の領域を除去する工程の後に、加熱する工程を更に備えることにより、エポキシ樹脂を硬化させ、半導体装置としての信頼性を向上させることができる。紫外線を照射させる場合は必要に応じてその照射量を調整することができ、例えば、0.05〜10J/cm程度の照射量で照射を行うことができる。また、凹部3aを有する絶縁層3を加熱する場合は、130〜200℃程度の範囲で15〜90分程行われることが好ましい。 After completion of the development step, it is preferable to perform ultraviolet irradiation or heating with a high-pressure mercury lamp. Thereby, solder heat resistance, chemical resistance, etc. can be improved. Moreover, when the photosensitive resin composition contains an epoxy resin, the epoxy resin is cured by further providing a heating step after the step of removing the region other than the photocured portion, and the reliability as a semiconductor device Can be improved. When irradiating with ultraviolet rays, the irradiation amount can be adjusted as necessary. For example, irradiation can be performed at an irradiation amount of about 0.05 to 10 J / cm 2 . Moreover, when heating the insulating layer 3 which has the recessed part 3a, it is preferable to carry out for about 15 to 90 minutes in the range of about 130-200 degreeC.

紫外線照射及び加熱は、両方を行ってもよい。この場合、両方を同時に行ってもよく、いずれか一方を実施した後に他方を実施してもよい。紫外線照射と加熱とを同時に行う場合は、はんだ耐熱性及び耐薬品性をより良好に付与する観点から、60〜150℃で加熱することが好ましい。   Both ultraviolet irradiation and heating may be performed. In this case, both may be performed at the same time, and after either one is performed, the other may be performed. When performing ultraviolet irradiation and heating simultaneously, it is preferable to heat at 60-150 degreeC from a viewpoint of providing solder heat resistance and chemical resistance more favorably.

以上が感光性樹脂組成物を用いた絶縁層3の形成に関する詳しい説明だが、上述するように、本実施形態の適用部位に応じて、感光性樹脂組成物以外の樹脂組成物(例えば、熱硬化性樹脂組成物及び熱可塑性樹脂組成物)を用いて絶縁層3を形成してよい。例えば、絶縁層3が配線板内のビルドアップ層である場合には、熱硬化性樹脂組成物が一般的に好適であり、凹部形成にはビア形成時のレーザードリルを適用すればよい。   The above is a detailed description regarding the formation of the insulating layer 3 using the photosensitive resin composition. As described above, depending on the application site of the present embodiment, a resin composition other than the photosensitive resin composition (for example, thermosetting). The insulating layer 3 may be formed using a functional resin composition and a thermoplastic resin composition. For example, when the insulating layer 3 is a build-up layer in a wiring board, a thermosetting resin composition is generally suitable, and a laser drill at the time of via formation may be applied to form a recess.

図2及び5に示すように、半導体素子周辺部等の特定の箇所のみ密着性向上の必要がある場合、従来のプラズマ処理を行う方法では、絶縁層3の表面の全面が粗化されてしまうため、選択的に処理を行うことが難しいが、本実施形態に係る製造方法によれば、凹部3aを必要に応じて絶縁層3の表面の任意の位置に形成することができるため、異種材料との密着性が必要な箇所のみを選択的に処理できる。そのため、密着性を必要としない箇所では絶縁層本来の平滑な面を維持できる。これによりプラズマ処理による従来法により半導体装置を製造する場合と比較して、絶縁層3における余計な水分、フラックス等の吸収が抑制され、信頼性に優れる半導体装置を製造することができる。また、本実施形態に係る製造方法によれば、図1に示すように、アンダーフィル6と封止材7を併用する半導体装置の場合には、絶縁層3の全面に凹部3aを形成することによって絶縁層3とアンダーフィル6及び封止材7との密着性を向上させることができる。   As shown in FIGS. 2 and 5, when it is necessary to improve the adhesion only at a specific portion such as a peripheral portion of the semiconductor element, the entire surface of the insulating layer 3 is roughened by the conventional plasma processing method. Therefore, it is difficult to selectively perform the treatment, but according to the manufacturing method according to the present embodiment, the recess 3a can be formed at any position on the surface of the insulating layer 3 as necessary. It is possible to selectively process only the portions that require close adhesion. For this reason, the original smooth surface of the insulating layer can be maintained in places where adhesion is not required. Thereby, as compared with the case where a semiconductor device is manufactured by a conventional method using plasma treatment, absorption of extra moisture, flux and the like in the insulating layer 3 is suppressed, and a semiconductor device having excellent reliability can be manufactured. Further, according to the manufacturing method according to the present embodiment, as shown in FIG. 1, in the case of a semiconductor device using both the underfill 6 and the sealing material 7, the recess 3 a is formed on the entire surface of the insulating layer 3. Thus, the adhesion between the insulating layer 3 and the underfill 6 and the sealing material 7 can be improved.

以上、本実施形態に係る半導体装置及び当該半導体装置の製造方法の一実施形態について説明したが、本開示は必ずしも上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。   The semiconductor device and the method for manufacturing the semiconductor device according to the present embodiment have been described above. However, the present disclosure is not necessarily limited to the above-described embodiment, and may be changed as appropriate without departing from the scope of the present disclosure. May be performed.

以下、実施例により本開示の目的及び利点を更に詳細に説明するが、本開示はこれらの実施例に限定されるものではない。すなわち、これらの実施例において列挙される特定の材料及びその量並びに他の諸条件及び詳細によって、本開示を不当に制限するものではないと解釈すべきである。   Hereinafter, the objects and advantages of the present disclosure will be described in more detail by way of examples, but the present disclosure is not limited to these examples. That is, the specific materials listed in these examples, their amounts, and other conditions and details should not be construed to unduly limit this disclosure.

(実施例1)
<感光性樹脂組成物溶液の準備>
まず、下記の成分を下記に示す配合量(質量部)で混合することにより、感光性樹脂組成物溶液を得た。
Example 1
<Preparation of photosensitive resin composition solution>
First, the photosensitive resin composition solution was obtained by mixing the following components with the following compounding amounts (parts by mass).

分子内に少なくとも1個のエチレン性不飽和基とカルボキシル基を有する感光性プレポリマーとして、酸変性クレゾールノボラック型エポキシアクリレート「EXP−2810」(DIC社製、商品名)を85質量部使用した。重量平均分子量は10000で酸価は70mgKOH/gであった。   As a photosensitive prepolymer having at least one ethylenically unsaturated group and a carboxyl group in the molecule, 85 parts by mass of acid-modified cresol novolac-type epoxy acrylate “EXP-2810” (trade name, manufactured by DIC Corporation) was used. The weight average molecular weight was 10,000 and the acid value was 70 mgKOH / g.

光反応性化合物として、ジペンタエリスリトールペンタアクリレート及びジペンタエリスリトールヘキサアクリレート混合物「KAYARAD DPHA」(日本化薬社製、商品名)を15質量部使用した。   As a photoreactive compound, 15 parts by mass of dipentaerythritol pentaacrylate and dipentaerythritol hexaacrylate mixture “KAYARAD DPHA” (trade name, manufactured by Nippon Kayaku Co., Ltd.) was used.

また、光重合開始剤として、2,4,6−トリメチルベンゾイル−ジフェニル−ホスフィンオキサイド「DAROCURE−TPO」(BASF社製、商品名)を3質量部、2,4−ジエチルチオキサントン「カヤキュアDETX−S」(日本化薬社製、商品名)を0.3質量部用いた。   As a photopolymerization initiator, 3,4 parts of 2,4,6-trimethylbenzoyl-diphenyl-phosphine oxide “DAROCURE-TPO” (trade name, manufactured by BASF), 2,4-diethylthioxanthone “Kayacure DETX-S” (Nippon Kayaku Co., Ltd., trade name) 0.3 parts by mass was used.

エポキシ樹脂として、ビフェニルアラルキル型エポキシ樹脂であるNC−3000H(日本化薬社製、商品名)を10質量部、ビスフェノールF型エポキシ樹脂であるYSLV−80(新日鉄住金化学社製、商品名)を20質量部用いた。   As an epoxy resin, NC-3000H (trade name, manufactured by Nippon Kayaku Co., Ltd.) which is a biphenyl aralkyl type epoxy resin, and YSLV-80 (trade name, manufactured by Nippon Steel & Sumikin Chemical Co., Ltd.) which is a bisphenol F type epoxy resin 20 parts by mass was used.

無機充填材には、硫酸バリウムであるB30(堺化学工業社製、商品名)を30質量部、シリカであるMEKスラリー(1)(アドマテックス社製、サンプル名)を50質量部用いた。無機充填材の感光性樹脂組成物中に分散した状態における平均粒径及び最大粒径は、レーザー回折散乱式マイクロトラック粒度分布計「MT−3100」(日機装社製)を用いて測定した。B30の平均粒径が0.3μm、MEKスラリー(1)の平均粒径が0.5μmであった。また、B30及びMEKスラリーを含む無機充填材の最大粒径は3μm以下であった。また、フィルム化後の無機充填材の粒径はフィルムを硬化後に断面を電子顕微鏡(SEM)で観察して確認した。フィルム中に分散されている無機充填材の最大粒径が5μm以下であることを確認した。   As the inorganic filler, 30 parts by mass of B30 (trade name, manufactured by Sakai Chemical Industry Co., Ltd.), which is barium sulfate, and 50 parts by mass of MEK slurry (1), which is silica (sample name), are used. The average particle size and the maximum particle size of the inorganic filler dispersed in the photosensitive resin composition were measured using a laser diffraction scattering type microtrack particle size distribution meter “MT-3100” (manufactured by Nikkiso Co., Ltd.). The average particle size of B30 was 0.3 μm, and the average particle size of MEK slurry (1) was 0.5 μm. The maximum particle size of the inorganic filler containing B30 and MEK slurry was 3 μm or less. The particle size of the inorganic filler after film formation was confirmed by observing the cross section with an electron microscope (SEM) after curing the film. It was confirmed that the maximum particle size of the inorganic filler dispersed in the film was 5 μm or less.

その他成分としては以下のものを用いた。ブタジエン系エラストマであるエポリードPB3600(ダイセル化学工業社製、商品名)を3質量部、重合禁止剤としてアンテージ500(川口化学工業社製、商品名)を0.5質量部、硬化促進剤及び密着性向上剤として、メラミンを2質量部とジシアンジアミドを1質量部、顔料としてフタロシアニンブルーを1.2質量部使用した。溶剤には、メチルエチルケトンとプロピレングリコールモノメチルエーテルアセテートを使用した。   The following were used as other components. 3 parts by mass of epoxide PB3600 (trade name, manufactured by Daicel Chemical Industries, Ltd.), which is a butadiene elastomer, 0.5 part by mass of Antage 500 (trade name, manufactured by Kawaguchi Chemical Industries, Ltd.) as a polymerization inhibitor, and a curing accelerator and adhesion As a property improver, 2 parts by mass of melamine and 1 part by mass of dicyandiamide and 1.2 parts by mass of phthalocyanine blue as a pigment were used. As the solvent, methyl ethyl ketone and propylene glycol monomethyl ether acetate were used.

<フィルム状感光性樹脂組成物の作製>
上記の感光性樹脂組成物溶液を支持フィルムであるポリエチレンテレフタレートフィルム上に均一に塗布することにより感光性樹脂組成物層を形成し、それを、熱風対流式乾燥機を用いて100℃で約10分間乾燥した。感光性樹脂組成物層の乾燥後の膜厚は15μmであった。続いて、感光性樹脂組成物層の支持フィルムと接している側とは反対側の表面上に保護フィルムとして、二軸延伸ポリプロピレンフィルム(MA−411、王子特殊紙社製、商品名)を貼り合わせ、フィルム状感光性樹脂組成物を備える感光性エレメントを得た。
<Production of film-like photosensitive resin composition>
The above photosensitive resin composition solution is uniformly coated on a polyethylene terephthalate film, which is a support film, to form a photosensitive resin composition layer, which is about 10 at 100 ° C. using a hot air convection dryer. Dried for minutes. The film thickness after drying of the photosensitive resin composition layer was 15 μm. Subsequently, a biaxially stretched polypropylene film (MA-411, manufactured by Oji Specialty Paper Co., Ltd., trade name) is applied as a protective film on the surface of the photosensitive resin composition layer opposite to the side in contact with the support film. In addition, a photosensitive element provided with the film-like photosensitive resin composition was obtained.

<基板の準備>
基板として、コア基材の両面に銅箔を有する両面銅張積層板(MCL−E−679、日立化成社製、商品名)を準備した。このとき、コア基材は厚み1.0mmのものを用いた。銅箔は両面とも厚み18μmのものを用いた。基板の大きさは1cm×1cmとした。
<Preparation of substrate>
A double-sided copper-clad laminate (MCL-E-679, manufactured by Hitachi Chemical Co., Ltd., trade name) having copper foil on both sides of the core base material was prepared as a substrate. At this time, a core substrate having a thickness of 1.0 mm was used. The copper foil having a thickness of 18 μm on both sides was used. The size of the substrate was 1 cm × 1 cm.

<感光性樹脂組成物層の形成>
得られたフィルム状感光性樹脂組成物を用いて、基板上に感光性樹脂組成物層を形成した。詳細には、まず、感光性エレメントの保護フィルムのみを剥がし、プレス式真空ラミネータ(MVLP−500、名機製作所製、商品名)を用いて基板の一方の表面にフィルム状感光性樹脂組成物を積層し、基板上に感光性樹脂組成物層を形成した。プレス条件は、プレス熱板温度80℃、真空引き時間20秒、ラミネートプレス時間30秒、気圧4kPa以下、圧着圧力0.4MPaとした。
<Formation of photosensitive resin composition layer>
The photosensitive resin composition layer was formed on the board | substrate using the obtained film-form photosensitive resin composition. Specifically, first, only the protective film of the photosensitive element is peeled off, and the film-like photosensitive resin composition is applied to one surface of the substrate using a press-type vacuum laminator (MVLP-500, product name, manufactured by Meiki Seisakusho). Lamination was performed to form a photosensitive resin composition layer on the substrate. The press conditions were as follows: hot plate temperature of 80 ° C., evacuation time of 20 seconds, laminating press time of 30 seconds, atmospheric pressure of 4 kPa or less, and pressing pressure of 0.4 MPa.

<絶縁層の形成>
このようにして得られた感光性樹脂組成物層上に、オーク製作所社製EXM‐1201型露光機を使用して、200mJ/cmのエネルギー量で露光を行った。露光には、図7に示す、所定の径(図中のXμm)のドットを所定のピッチ(図中のYμm)で配置したマスクパターンを有する露光用マスクを用いた。より詳細には、5mm×5mmの範囲に、径が40μmのドットを、80μmのピッチで配置したマスクパターンを有する露光用マスクを用いた。
<Formation of insulating layer>
The photosensitive resin composition layer thus obtained was exposed with an energy amount of 200 mJ / cm 2 using an EXM-1201 type exposure machine manufactured by Oak Manufacturing Co., Ltd. For the exposure, an exposure mask having a mask pattern in which dots having a predetermined diameter (X μm in the drawing) shown in FIG. 7 are arranged at a predetermined pitch (Y μm in the drawing) was used. More specifically, an exposure mask having a mask pattern in which dots having a diameter of 40 μm are arranged at a pitch of 80 μm in a range of 5 mm × 5 mm was used.

次いで、常温で1時間静置した後、露光後の感光性樹脂組成物層上のポリエチレンテレフタレートフィルム(支持フィルム)を剥離した。次いで、30℃の1質量%炭酸ナトリウム水溶液で露光後の感光性樹脂組成物層を90秒間スプレー現像し、露光後の感光性樹脂組成物層の基板側とは反対側の表面に複数の凹部を形成した。続いて、オーク製作所社製紫外線照射装置を使用して所定のエネルギー量で紫外線照射を行い、クリーンオーブンで所定温度、所定時間で熱硬化し、基板側とは反対側の表面に凹部が複数形成されている絶縁層を備える積層体を得た。   Subsequently, after leaving still at room temperature for 1 hour, the polyethylene terephthalate film (support film) on the photosensitive resin composition layer after exposure was peeled. Next, the exposed photosensitive resin composition layer is spray-developed with a 1% by mass aqueous sodium carbonate solution at 30 ° C. for 90 seconds, and a plurality of recesses are formed on the surface of the exposed photosensitive resin composition layer opposite to the substrate side. Formed. Subsequently, UV irradiation is performed with a predetermined energy amount using an ultraviolet irradiation device manufactured by Oak Manufacturing Co., Ltd., and heat curing is performed in a clean oven at a predetermined temperature and for a predetermined time, thereby forming a plurality of recesses on the surface opposite to the substrate side. The laminated body provided with the insulating layer used is obtained.

(実施例2)
絶縁層の形成工程における露光において、5mm×5mmの範囲に、径が50μmのドットを、100μmのピッチで配置したマスクパターンを有する露光用マスクを用いたこと以外は、実施例1と同様にして、基板側とは反対側の表面に凹部が複数形成されている絶縁層を備える積層体を得た。
(Example 2)
Except that an exposure mask having a mask pattern in which dots having a diameter of 50 μm are arranged at a pitch of 100 μm in a range of 5 mm × 5 mm was used in the exposure in the insulating layer forming step, the same as in Example 1. A laminate having an insulating layer having a plurality of recesses formed on the surface opposite to the substrate side was obtained.

[凹部形状の評価]
実施例1及び2について、凹部形状の評価を行った。具体的には、光干渉方式の非接触表面形状計測装置Vertscan2.0(株式会社菱化システム社製)を用いて、絶縁層表面における凹部が形成されている領域内の任意の10箇所を、凹部を少なくとも1つ含む400μm×400μm(面積0.16mm)の範囲で測定し、凹部の最大深さ(H)及び面積を計測した。ここで、400μm×400μmの範囲に含まれる凹部の数は9〜16個とした。さらに、測定範囲の面積と測定範囲に形成された凹部の面積の合計値との関係から、測定範囲において凹部が占める面積の割合rを算出し、各測定箇所における割合rの平均値(各測定箇所における割合rの和÷10)を算出し、領域A(凹部を少なくとも1つ含む面積0.16mmの領域)における凹部が占める面積の割合Rとした。結果を表1に示す。また、上記測定の結果、凹部の面積が0.000015〜0.0025mmの範囲にあることが確認された。なお、凹部の面積は、最大深さ(H)が0.1μm〜10μmである範囲の面積とした。また、凹部の最大深さ(H)は、測定した任意の10箇所における測定値の平均値とした。
[Evaluation of concave shape]
About Example 1 and 2, the recessed part shape was evaluated. Specifically, using an optical interference type non-contact surface shape measuring device Vertscan 2.0 (manufactured by Ryoka Systems Co., Ltd.), any 10 locations in the region where the recesses are formed on the surface of the insulating layer, Measurement was performed within a range of 400 μm × 400 μm (area 0.16 mm 2 ) including at least one recess, and the maximum depth (H) and area of the recess were measured. Here, the number of recesses included in the range of 400 μm × 400 μm was 9 to 16. Further, from the relationship between the area of the measurement range and the total value of the areas of the recesses formed in the measurement range, the ratio r of the area occupied by the recesses in the measurement range is calculated, and the average value of the ratios r at each measurement location (each measurement The sum of the ratios r at the locations divided by 10) was calculated as the ratio R of the area occupied by the recesses in the area A (area having an area of 0.16 mm 2 including at least one recess). The results are shown in Table 1. As a result of the measurement, the area of the recesses is in the range of 0.000015~0.0025Mm 2 was confirmed. In addition, the area of the recessed part was made into the area of the range whose maximum depth (H) is 0.1 micrometer-10 micrometers. Moreover, the maximum depth (H) of the concave portion was an average value of the measured values at any 10 measured locations.

(比較例1)
絶縁層の形成工程における露光において、露光用マスクを用いずに感光性樹脂組成物層の全面を露光したこと以外は、実施例1と同様にして、基板上に絶縁層を備える積層体を得た。
(Comparative Example 1)
In the exposure in the step of forming the insulating layer, a laminate including an insulating layer on a substrate is obtained in the same manner as in Example 1 except that the entire surface of the photosensitive resin composition layer is exposed without using an exposure mask. It was.

(参考例1)
比較例1で得られた積層体の絶縁層に対し、バレル型プラズマ装置(PB−1000S、モリエンジニアリング社製)を用いて、300W、3分の条件で表面処理を行い、基板上にプラズマ処理された絶縁層を備える積層体を得た。なお、表面処理ではガスとして酸素を使用した。なお、実施例1及び2と同様に、得られた積層体の凹部形状の評価を行い、領域Aにおける、最大深さ(H)が0.1μm以上である凹部が占める面積の割合Rが5%未満であることを確認した。
(Reference Example 1)
Using the barrel type plasma apparatus (PB-1000S, manufactured by Mori Engineering Co., Ltd.), surface treatment is performed on the insulating layer of the laminate obtained in Comparative Example 1 under conditions of 300 W for 3 minutes, and plasma treatment is performed on the substrate. The laminated body provided with the insulating layer made was obtained. In the surface treatment, oxygen was used as a gas. In addition, similarly to Example 1 and 2, the recessed part shape of the obtained laminated body was evaluated, and the ratio R of the area occupied by the recessed part having the maximum depth (H) of 0.1 μm or more in the region A was 5 % Was confirmed.

[封止材との密着性評価]
以下の方法により、実施例1及び2、比較例1並びに参考例1の絶縁層における密着性を評価した。
[Evaluation of adhesion to sealing material]
The adhesion in the insulating layers of Examples 1 and 2, Comparative Example 1 and Reference Example 1 was evaluated by the following method.

180℃に熱したホットプレート上に積層体を配置し、その上に、直径3mmの穴の開いたシリコンラバー(厚み1mm、大きさ7mm×7mm)を、穴の中央が絶縁層表面における凹部が形成されている領域の中央に位置するように載せて密着させた。次いで、シリコンラバーの穴の中に封止材CEL−C−9700シリーズ(日立化成社製、商品名)を適量入れ、液状になったところで攪拌し、15分加熱硬化した。その後、シリコンラバーを外し、封止材が直径3mm、高さ1mmの円柱ピラー状に形成された封止材密着性評価用の試験サンプルを得た。   A laminated body is placed on a hot plate heated to 180 ° C., and a silicon rubber (thickness 1 mm, size 7 mm × 7 mm) having a hole with a diameter of 3 mm is formed on the laminated body. It was placed and brought into close contact with the center of the formed area. Next, an appropriate amount of a sealing material CEL-C-9700 series (trade name, manufactured by Hitachi Chemical Co., Ltd.) was put into the hole of the silicon rubber, and when it became liquid, it was stirred and heated and cured for 15 minutes. Thereafter, the silicon rubber was removed, and a test sample for evaluating sealing material adhesion in which the sealing material was formed in a cylindrical pillar shape having a diameter of 3 mm and a height of 1 mm was obtained.

上記試験サンプルの円柱ピラーをボンドテスター(Dage4000、Dage社製)を用い、測定高さ50μm、測定速度50μm/秒、室温でせん断破壊したときの破壊強度を測定した。得られた破壊強度から単位面積当たりの密着強度を算出した。評価結果を表1に示す。   Using a bond tester (Dage 4000, manufactured by Dage), the cylindrical pillar of the above test sample was measured for breaking strength when it was shear broken at a measurement height of 50 μm, a measurement speed of 50 μm / second, and room temperature. The adhesion strength per unit area was calculated from the obtained fracture strength. The evaluation results are shown in Table 1.

Figure 2016139804
Figure 2016139804

表1に示すように、実施例1及び2では、パターン径を40〜50μmとすることにより、最大深さ(H)が2〜5μmの凹部を形成することができた。また、密着性評価において、実施例1及び2の絶縁層は、凹部を形成していない比較例1と比較して高い密着性を示しており、実施例1及び2の製造方法により絶縁層を形成することにより、プラズマ処理を行った参考例1と同等程度まで密着性が向上することが確認された。   As shown in Table 1, in Examples 1 and 2, a recess having a maximum depth (H) of 2 to 5 μm could be formed by setting the pattern diameter to 40 to 50 μm. In the adhesion evaluation, the insulating layers of Examples 1 and 2 showed higher adhesion compared to Comparative Example 1 in which no recess was formed, and the insulating layer was formed by the manufacturing method of Examples 1 and 2. By forming, it was confirmed that the adhesion was improved to the same extent as in Reference Example 1 where the plasma treatment was performed.

1…基材、2…導体層、3…絶縁層、3a…凹部、3b…開口部、4…露光用マスク、5…半導体素子、6…アンダーフィル、7…封止材、8…測定範囲、9…接続用バンプ、10…感光性樹脂組成物層、20…基板、50…半導体素子搭載用基板、H…凹部の深さ。
DESCRIPTION OF SYMBOLS 1 ... Base material, 2 ... Conductor layer, 3 ... Insulating layer, 3a ... Recessed part, 3b ... Opening part, 4 ... Exposure mask, 5 ... Semiconductor element, 6 ... Underfill, 7 ... Sealing material, 8 ... Measurement range DESCRIPTION OF SYMBOLS, 9 ... Connection bump, 10 ... Photosensitive resin composition layer, 20 ... Board | substrate, 50 ... Semiconductor device mounting substrate, H ... Depth of a recessed part.

Claims (8)

基板と当該基板上に設けられた絶縁層とを備え、
前記絶縁層の前記基板側とは反対側の表面の少なくとも一部に、最大深さが0.1μm以上である凹部が形成されており、
当該表面の前記凹部を少なくとも1つ含む面積0.16mmの領域において、当該凹部が占める面積の割合が5%以上である半導体装置。
A substrate and an insulating layer provided on the substrate;
A recess having a maximum depth of 0.1 μm or more is formed on at least a part of the surface of the insulating layer opposite to the substrate side,
A semiconductor device in which, in a region having an area of 0.16 mm 2 including at least one of the concave portions on the surface, the proportion of the area occupied by the concave portions is 5% or more.
前記領域において、複数の前記凹部が互いに不連続に形成されており、
複数の前記凹部の少なくとも1つの面積が0.000015〜0.0025mmである、請求項1に記載の半導体装置。
In the region, the plurality of recesses are formed discontinuously with each other,
The semiconductor device according to claim 1, wherein an area of at least one of the plurality of recesses is 0.000015 to 0.0025 mm 2 .
前記絶縁層が感光性樹脂組成物を用いて形成されている、請求項1又は2に記載の半導体装置。   The semiconductor device according to claim 1, wherein the insulating layer is formed using a photosensitive resin composition. 前記感光性樹脂組成物が、(メタ)アクリロイル基を有する光反応性化合物を含有する、請求項3に記載の半導体装置。   The semiconductor device according to claim 3, wherein the photosensitive resin composition contains a photoreactive compound having a (meth) acryloyl group. 前記感光性樹脂組成物が、アシルホスフィン系化合物を含有する、請求項3又は4に記載の半導体装置。   The semiconductor device according to claim 3 or 4, wherein the photosensitive resin composition contains an acylphosphine compound. 前記絶縁層がソルダレジストである、請求項1〜5のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the insulating layer is a solder resist. 請求項1〜6のいずれか一項に記載の半導体装置の製造方法であって、
前記基板上に前記絶縁層を形成する工程を備える半導体装置の製造方法。
It is a manufacturing method of the semiconductor device according to any one of claims 1 to 6,
A method of manufacturing a semiconductor device comprising a step of forming the insulating layer on the substrate.
請求項1〜6のいずれか一項に記載の半導体装置の製造方法であって、
前記基板上に、感光性樹脂組成物を含む感光性樹脂組成物層を形成する工程と、
前記感光性樹脂組成物層の所定部分に活性光線を照射し、光硬化部を形成する工程と、
前記光硬化部以外の領域を除去することで、前記感光性樹脂組成物層の前記基板側とは反対側の表面の少なくとも一部に、最大深さが0.1μm以上である凹部を、当該表面の前記凹部を少なくとも1つ含む面積0.16mmの領域において前記凹部が占める面積の割合が5%以上となるように形成する工程とを備える半導体装置の製造方法。
It is a manufacturing method of the semiconductor device according to any one of claims 1 to 6,
Forming a photosensitive resin composition layer containing a photosensitive resin composition on the substrate;
Irradiating a predetermined portion of the photosensitive resin composition layer with actinic rays to form a photocured portion; and
By removing a region other than the photocured portion, a recess having a maximum depth of 0.1 μm or more is formed on at least a part of the surface of the photosensitive resin composition layer opposite to the substrate side. Forming a ratio of the area occupied by the recesses to be 5% or more in a region having an area of 0.16 mm 2 including at least one recess on the surface.
JP2016011524A 2015-01-26 2016-01-25 Semiconductor device and manufacturing method of the same Pending JP2016139804A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015012050 2015-01-26
JP2015012050 2015-01-26

Publications (1)

Publication Number Publication Date
JP2016139804A true JP2016139804A (en) 2016-08-04

Family

ID=56558484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016011524A Pending JP2016139804A (en) 2015-01-26 2016-01-25 Semiconductor device and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2016139804A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180039462A (en) * 2016-10-10 2018-04-18 삼성전기주식회사 Fan-out semiconductor package and photosensitive resin composition
JP2018125370A (en) * 2017-01-31 2018-08-09 株式会社デンソー Electronic device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260954A (en) * 1998-01-09 1999-09-24 Citizen Watch Co Ltd Semiconductor device and manufacture thereof
JP2001274293A (en) * 2000-03-24 2001-10-05 Hitachi Chem Co Ltd Semiconductor device and substrate for semiconductor element mounting
JP2005322659A (en) * 2004-05-06 2005-11-17 Matsushita Electric Ind Co Ltd Wiring board, its manufacturing method and semiconductor device
US20130062786A1 (en) * 2011-09-10 2013-03-14 Andrew KW Leung Solder mask with anchor structures
JP2014074924A (en) * 2013-12-02 2014-04-24 Taiyo Holdings Co Ltd Photosensitive dry film and laminate structure using the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260954A (en) * 1998-01-09 1999-09-24 Citizen Watch Co Ltd Semiconductor device and manufacture thereof
JP2001274293A (en) * 2000-03-24 2001-10-05 Hitachi Chem Co Ltd Semiconductor device and substrate for semiconductor element mounting
JP2005322659A (en) * 2004-05-06 2005-11-17 Matsushita Electric Ind Co Ltd Wiring board, its manufacturing method and semiconductor device
US20130062786A1 (en) * 2011-09-10 2013-03-14 Andrew KW Leung Solder mask with anchor structures
JP2014526798A (en) * 2011-09-10 2014-10-06 エーティーアイ・テクノロジーズ・ユーエルシー Solder mask having anchor structure
JP2014074924A (en) * 2013-12-02 2014-04-24 Taiyo Holdings Co Ltd Photosensitive dry film and laminate structure using the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180039462A (en) * 2016-10-10 2018-04-18 삼성전기주식회사 Fan-out semiconductor package and photosensitive resin composition
JP2018064085A (en) * 2016-10-10 2018-04-19 サムソン エレクトロ−メカニックス カンパニーリミテッド. Fan-out semiconductor package and photosensitive resin composition
KR101952865B1 (en) * 2016-10-10 2019-02-27 삼성전기주식회사 Fan-out semiconductor package and photosensitive resin composition
US10283426B2 (en) 2016-10-10 2019-05-07 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and photosensitive resin composition
JP2018125370A (en) * 2017-01-31 2018-08-09 株式会社デンソー Electronic device

Similar Documents

Publication Publication Date Title
JP6879348B2 (en) Photosensitive element, laminate, permanent mask resist and its manufacturing method, and semiconductor package manufacturing method
JP6210060B2 (en) Photosensitive resin composition, photosensitive film, permanent mask resist and method for producing permanent mask resist
JP6064905B2 (en) Photosensitive resin composition, photosensitive film, permanent resist and method for producing permanent resist
JP5472692B2 (en) Photosensitive resin composition capable of alkali development and photosensitive film using the same
JP6143090B2 (en) Photosensitive resin composition, photosensitive film using the same, permanent resist, and method for producing permanent resist
JP5447939B2 (en) Photosensitive resin composition and photosensitive film
JP5582348B2 (en) Photosensitive resin composition and photosensitive film
JP2009276597A (en) Photosensitive resin composition, and photosensitive film, resist pattern forming method and permanent resist using the same
TW201947319A (en) Photosensitive film and method for forming permanent mask resist
JP2016139804A (en) Semiconductor device and manufacturing method of the same
JP2013115170A (en) Printed wiring board, manufacturing method thereof, and photosensitive resin composition
JP5804336B2 (en) Photosensitive resin composition, photosensitive film, permanent resist
JP2017092269A (en) Printed wiring board and method of manufacturing the same
JP5938869B2 (en) Printed wiring board, method for producing the same, and photosensitive resin composition
JP2016070979A (en) Photosensitive resin composition, photosensitive element, method for forming resist pattern, and method for producing structure
JP2016070978A (en) Photosensitive resin composition, photosensitive element, method for forming resist pattern, and method for producing structure
WO2016117509A1 (en) Photosensitive resin composition, photosensitive element, method for forming resist pattern, and method for producing structure
JP2018155994A (en) Photosensitive resin composition, photosensitive element, method of forming resist pattern, method of producing structure having conductor circuit, and method of producing wiring board
JP2016012002A (en) Cured product of photosensitive resin composition, photosensitive resin composition used therefor, method for manufacturing substrate for mounting semiconductor device, and method for manufacturing semiconductor device
JP2017112224A (en) Printed wiring board, printed wiring boad manufacturing method, semiconductor device and semiconductor device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200310