JP2016051184A - 有機発光表示装置およびその製造方法 - Google Patents

Abstract

【課題】製造工程を簡略化することのできる有機発光表示装置およびその製造方法を提供する。
【解決手段】有機発光表示装置は、駆動電圧ＥＬＶＤＤを伝達し、拡張部１７９ｖを備える駆動電圧線１７９ｈを有し、駆動電圧線１７９ｈの拡張部１７９ｖは駆動トランジスターＴ１の駆動ゲート電極１２５ａと重なり合ってストレージキャパシターＣｓｔを形成し、駆動トランジスターＴ１の駆動半導体１３１ａおよびストレージキャパシターＣｓｔは重なり合う。
【選択図】図２７

Description

本発明は、有機発光表示装置およびその製造方法に関する。

有機発光表示装置は、二つの電極およびこれらの間に挟持される有機発光層を備え、一方の電極から注入された電子（ｅｌｅｃｔｒｏｎ）と他方の電極から注入された正孔（ｈｏｌｅ）が有機発光層において結合して励起子（ｅｘｃｉｔｏｎ）を形成し、励起子がエネルギーを放出しながら発光する。

このような有機発光表示装置は、自発光素子である有機発光ダイオードを有する複数の画素を備え、各画素には有機発光ダイオードを駆動するための複数の薄膜トランジスターおよびキャパシター（Ｃａｐａｃｉｔｏｒ）が形成されている。複数の薄膜トランジスターは、基本的に、スイッチング薄膜トランジスターおよび駆動薄膜トランジスターを備える。

このように、有機発光表示装置は、一つの画素内に複数の薄膜トランジスターおよびキャパシターが形成され、その上に有機発光層も形成されるため、多くのマスクを使用せざるを得ない。しかしながら、マスク一枚のコストも非常に高いため製造コストが高騰するという欠点がある。

韓国登録特許第０２９７８６８号公報

本発明が解決しようとする技術的な課題は、製造工程を簡略化することのできる有機発光表示装置およびその製造方法を提供することである。

このような課題を解決するために、本発明の実施形態による有機発光表示装置は、基板と、前記基板の上に配設されるスイッチング薄膜トランジスターの半導体と、前記基板の上に配設され、一つ以上の折曲部を有する駆動薄膜トランジスターの半導体と、前記スイッチング薄膜トランジスターの半導体および前記駆動薄膜トランジスターの半導体を覆っているゲート絶縁膜と、前記ゲート絶縁膜の上に形成されており、前記スイッチング薄膜トランジスターの半導体と重なり合う前記スイッチング薄膜トランジスターのゲート電極と、前記ゲート絶縁膜の上に形成されており、前記駆動薄膜トランジスターの半導体と重なり合う前記駆動薄膜トランジスターのゲート電極と、前記スイッチング薄膜トランジスターのゲート電極および前記駆動薄膜トランジスターのゲート電極を覆う層間絶縁膜と、前記層間絶縁膜の上に形成されており、前記スイッチング薄膜トランジスターの半導体と電気的に接続されているデータ線と、前記層間絶縁膜の上に形成されている第１の駆動電圧線と、を備え、前記第１の駆動電圧線は、第１の方向に延びている第１の部分および前記第１の方向に垂直な第２の方向に前記第１の部分よりも広い幅を有する第２の部分を有し、前記第２の部分は、前記駆動薄膜トランジスターのゲート電極および前記層間絶縁膜を間に挟んで重なり合うことを特徴とする。

本発明の実施形態による有機発光表示装置は、前記第１の駆動電圧線とは異なる層に配設され、前記第１の駆動電圧線と電気的に接続されている第２の駆動電圧線をさらに備えていてもよく、前記第２の駆動電圧線は、前記第２の方向に延びている部分を有していてもよい。

本発明の実施形態による有機発光表示装置において、前記第２の駆動電圧線は、前記データ線とは異なる層に配設されていてもよい。

本発明の実施形態による有機発光表示装置において、前記第２の駆動電圧線は、二本以上の隣り合う前記第１の駆動電圧線を電気的に接続してもよい。

本発明の実施形態による有機発光表示装置において、前記第２の駆動電圧線は、前記第１の方向と交差する方向に延びている部分を有していてもよい。

本発明の実施形態による有機発光表示装置において、前記第２の駆動電圧線は、前記駆動薄膜トランジスターのゲート電極と同じ層に配設され、且つ、同じ物質を含んでいてもよい。

本発明の実施形態による有機発光表示装置において、前記駆動薄膜トランジスターのゲート電極は、前記第１の駆動電圧線の前記第２の部分と重なり合わない部分を有していてもよく、前記層間絶縁膜は、前記駆動薄膜トランジスターのゲート電極の前記第２の部分と重なり合わない前記部分の上に配設されるコンタクト孔を有していてもよい。

本発明の実施形態による有機発光表示装置において、前記第２の駆動電圧線は、前記駆動薄膜トランジスターの半導体と同じ層に配設され、且つ、同じ物質を含んでいてもよい。

本発明の実施形態による有機発光表示装置において、前記第２の駆動電圧線は、隣り合う二本の前記データ線のうちの少なくとも一方を覆い、且つ、前記データ線に沿って延びる拡張部を有していてもよい。

本発明の実施形態による有機発光表示装置において、隣り合う二つの前記第２の部分は、互いに接続されていてもよい。

本発明の実施形態による有機発光表示装置は、前記層間絶縁膜と、前記データ線および前記第１の駆動電圧線の上に配設される絶縁層をさらに備えていてもよい。

本発明の実施形態による有機発光表示装置は、前記絶縁層の上に配設される画素電極と、
前記画素電極の上に配設される有機発光層と、前記有機発光層の上に配設される共通電極と、をさらに備えていてもよく、前記第２の駆動電圧線は、前記画素電極と同じ層に配設され、且つ、前記画素電極と同じ物質を含んでいてもよい。

本発明の実施形態による有機発光表示装置において、前記スイッチング薄膜トランジスターの半導体は、前記駆動薄膜トランジスターの半導体と一体に形成されていてもよい。

本発明の実施形態による有機発光表示装置は、前記スイッチング薄膜トランジスターのゲート電極と接続されているスキャン線をさらに備えていてもよく、前記スキャン線は、前記駆動薄膜トランジスターのゲート電極と同じ層に配設されていてもよい。

本発明の実施形態による有機発光表示装置において、前記第１の駆動電圧線の前記第２の部分と前記駆動薄膜トランジスターのゲート電極との間には、前記層間絶縁膜のみが配設されていてもよい。

本発明の実施形態による有機発光表示装置において、前記第１の駆動電圧線の前記第２の部分と前記駆動薄膜トランジスターのゲート電極との間には、他のいかなる導電層も配設されていなくてもよい。

また、上記の課題を解決するために、本発明の他の実施形態による有機発光表示装置は、基板と、前記基板の上に形成されており、スキャン信号を伝達するスキャン線と、データ電圧を伝達するデータ線および駆動電圧を伝達する第１の駆動電圧線と、前記スキャン線と接続されている第１のゲート電極と、前記データ線と接続されている第１のソース電極および前記第１のソース電極と向かい合う第１のドレイン電極を有するスイッチング薄膜トランジスターと、前記第１のドレイン電極と接続されている第２のソース電極と、前記第２のソース電極と向かい合う第２のドレイン電極と、第２のゲート電極および半導体を有する駆動薄膜トランジスターと、第１のストレージ端子として前記駆動薄膜トランジスターのゲート電極を有し、前記第１のストレージ端子と向かい合う第２のストレージ端子として前記第１の駆動電圧線の前記第２の部分を有するストレージキャパシターと、前記駆動薄膜トランジスターの前記第２のドレイン電極と電気的に接続されている有機発光ダイオードと、を備え、前記第１の駆動電圧線は、第１の方向に延びる前記スキャン線と交差する方向に延びている第１の部分および前記第１の部分と接続されている第２の部分を有することを特徴とする。

本発明の他の実施形態による有機発光表示装置において、前記第１の駆動電圧線の前記第２の部分は、前記第１の方向に垂直な第２の方向に前記第１の部分よりも広い幅を有していてもよい。

本発明の他の実施形態による有機発光表示装置は、前記第１の駆動電圧線とは異なる層に配設され、前記第１の駆動電圧線と電気的に接続されている第２の駆動電圧線をさらに備えていてもよく、前記第２の駆動電圧線は、前記第１の方向と交差する方向に延びている部分を有していてもよい。

本発明の他の実施形態による有機発光表示装置において、前記第２の駆動電圧線は、前記第１の駆動電圧線と前記基板との間に配設されていてもよい。

本発明の他の実施形態による有機発光表示装置において、前記第２の駆動電圧線は、前記スキャン線と同じ層に配設されていてもよい。

本発明の他の実施形態による有機発光表示装置において、前記第２の駆動電圧線は、前記駆動薄膜トランジスターの半導体と同じ層に配設され、且つ、前記駆動薄膜トランジスターの半導体と同じ物質を含んでいてもよい。

本発明の他の実施形態による有機発光表示装置において、前記第２の駆動電圧線は、隣り合う二本の前記データ線のうちの少なくとも一方を覆い、且つ、前記データ線に沿って延びる拡張部を有していてもよい。

本発明の他の実施形態による有機発光表示装置は、前記スイッチング薄膜トランジスターと、前記駆動薄膜トランジスターと、前記ストレージキャパシターおよび前記第１の駆動電源線を覆っている平坦化膜をさらに備えていてもよい。

本発明の他の実施形態による有機発光表示装置において、前記有機発光ダイオードは、前記平坦化膜の上に配設される画素電極と、有機発光層および共通電極を備えていてもよく、前記第２の駆動電圧線は、前記平坦化膜のコンタクト孔を介して前記駆動電圧を伝達してもよい。

本発明の他の実施形態による有機発光表示装置において、前記第２の駆動電圧線は、前記第１の駆動電源線と前記有機発光層との間に配設されていてもよい。

本発明の他の実施形態による有機発光表示装置において、前記第２の駆動電圧線は、前記画素電極と同じ層に同じ物質で形成されていてもよい。

本発明の他の実施形態による有機発光表示装置において、前記第２の駆動電圧線は、隣り合う二本以上の前記第１の駆動電圧線を互いに接続してもよい。

本発明の他の実施形態による有機発光表示装置において、隣り合う二つの前記第２の部分は、互いに接続されていてもよい。

さらに、上記の課題を解決するために、本発明のさらに他の実施形態による有機発光表示装置の製造方法は、基板の上に駆動半導体およびスイッチング半導体を形成するステップと、前記駆動半導体および前記スイッチング半導体の上にゲート絶縁膜を形成するステップと、前記ゲート絶縁膜の上に形成されており、前記駆動半導体のチャンネル領域および前記スイッチング半導体のチャンネル領域にそれぞれ対応する駆動ゲート電極およびスイッチングゲート電極を形成するステップと、前記駆動ゲート電極および前記スイッチングゲート電極を覆う層間絶縁膜を形成するステップと、前記層間絶縁膜の上にデータ線および第１の駆動電圧線を形成するステップと、前記第１の駆動電圧線とは異なる層に配設され、前記第１の駆動電圧線と電気的に接続されている第２の駆動電圧線を形成するステップと、を含み、前記第１の駆動電圧線は、第１の方向に延びている第１の部分および前記第１の方向に垂直な第２の方向に前記第１の部分よりも広い幅を有する第２の部分を有し、前記第２の駆動電圧線は、前記第２の方向に延びている部分を有し、前記第１の駆動電圧線の前記第２の部分は、前記駆動ゲート電極と重なり合うことを特徴とする。

本発明のさらに他の実施形態による有機発光表示装置の製造方法において、前記スイッチングゲート電極を形成するステップは、前記スイッチングゲート電極と接続されており、スキャン信号を伝達するスキャン線を一緒に形成するステップを含んでいてもよい。

本発明のさらに他の実施形態による有機発光表示装置の製造方法において、前記駆動半導体層は、複数の折曲部を有するように形成してもよい。

本発明のさらに他の実施形態による有機発光表示装置の製造方法において、前記第２の駆動電圧線を形成するステップおよび前記スキャン線を形成するステップは、同時に行われてもよい。

本発明のさらに他の実施形態による有機発光表示装置の製造方法において、前記第２の駆動電圧線を形成するステップおよび前記駆動半導体を形成するステップは、同時に行われてもよい。

本発明のさらに他の実施形態による有機発光表示装置の製造方法は、前記層間絶縁膜および前記第１の駆動電圧線を覆う平坦化膜を形成するステップと、前記平坦化膜の上に画素電極を形成するステップと、前記画素電極の上に有機発光層を形成するステップと、前記有機発光層の上に共通電極を形成するステップと、をさらに含んでいてもよく、前記第２の駆動電圧線を形成するステップおよび前記画素電極を形成するステップは、同時に行われてもよい。

本発明のさらに他の実施形態による有機発光表示装置の製造方法において、前記第２の駆動電圧線は、二本以上の隣り合う前記第１の駆動電圧線を互いに電気的に接続してもよい。

以上のように、本発明によれば、製造工程を簡略化することのできる有機発光表示装置を提供できる。

本発明の実施形態による有機発光表示装置の一つの画素の等価回路図である。 図１の実施形態による有機発光表示装置の一つの画素に印加される信号のタイミング図である。 本発明の実施形態による有機発光表示装置の一つの画素の配置図である。 図３の実施形態による有機発光表示装置における隣り合う三つの画素と一緒に示す配置図である。 図３の有機発光表示装置をＶ−Ｖ線に沿って切り取った断面図である。 図３の実施形態による有機発光表示装置の製造順に従い示す図である。 図３の実施形態による有機発光表示装置の製造順に従い示す図である。 図３の実施形態による有機発光表示装置の製造順に従い示す図である。 図３の実施形態による有機発光表示装置の製造順に従い示す図である。 図３の実施形態による有機発光表示装置の製造順に従い示す図である。 図３の実施形態による有機発光表示装置の製造順に従い示す図である。 本発明の実施形態による有機発光表示装置の一つの画素の配置図である。 図１２の実施形態による有機発光表示装置における隣り合う三つの画素と一緒に示す配置図である。 図１２の有機発光表示装置をＸＩＶ−ＸＩＶ線に沿って切り取った断面図である。 本発明の他の実施形態による有機発光表示装置の一つの画素の等価回路図である。 図１５の実施形態による有機発光表示装置の一つの画素に印加される信号のタイミング図である。 本発明の実施形態による有機発光表示装置の一つの画素の配置図である。 図１７の実施形態による有機発光表示装置における隣り合う三つの画素と一緒に示す配置図である。 図１７の有機発光表示装置をＸＩＸ−ＸＩＸ線に沿って切り取った断面図である。 本発明の実施形態による有機発光表示装置の一つの画素の配置図である。 図２０の実施形態による有機発光表示装置における隣り合う三つの画素と一緒に示す配置図である。 図２０の有機発光表示装置をＸＸＩＩ−ＸＸＩＩ線に沿って切り取った断面図である。 本発明の実施形態による有機発光表示装置における隣り合う二つの画素の配置図である。 本発明の実施形態による有機発光表示装置における隣り合う二つの画素の配置図である。 本発明の実施形態による有機発光表示装置における隣り合う二つの画素の配置図である。 本発明の実施形態による有機発光表示装置における隣り合う二つの画素の配置図である。 本発明の実施形態による有機発光表示装置における隣り合う二つの画素の配置図である。 本発明の実施形態による有機発光表示装置における隣り合う二つの画素の配置図である。

以下、添付図面に基づき、本発明の好適な実施形態について本発明が属する技術分野において通常の知識を有する者が実施できる程度に詳細に説明する。しかしながら、本発明は、ここで説明される実施形態に何ら限定されるものではなく、他の形態に具体化可能である。

図中、様々な層及び領域の厚さは、明確性を図るために誇張されている。明細書全体に亘って同じ部分に対しては同じ図面符号を付する。なお、層、膜、領域、板などの部分が他の部分の「上」にあるとしたとき、それは、他の部分の「真上」にある場合だけではなく、これらの間にさらに他の部分がある場合も含む。逆に、ある部分が他の部分の「直上」にあるとしたときには、これらの間に他の部分がないことを意味する。

以下、本発明の実施形態による有機発光表示装置の画素について、図１および図２に基づいて詳細に説明する。

図１は、本発明の実施形態による有機発光表示装置の一つの画素の等価回路図であり、図２は、図１の実施形態による有機発光表示装置の一つの画素に印加される信号のタイミング図である。

図１に示すように、本発明の実施形態による有機発光表示装置の一つの画素は、複数本の信号線１２１、１２２、１２３、１２４、１７１、１２６／１７２と、複数本の信号線に接続されている複数の薄膜トランジスターＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６と、ストレージキャパシターＣｓｔおよび有機発光ダイオードＯＬＥＤを備える。

薄膜トランジスターは、駆動薄膜トランジスターＴ１と、スイッチング薄膜トランジスターＴ２と、補償薄膜トランジスターＴ３と、初期化薄膜トランジスターＴ４と、動作制御薄膜トランジスターＴ５および発光制御薄膜トランジスターＴ６を備える。

信号線は、スキャン信号Ｓｎを伝達するスキャン線１２１と、初期化薄膜トランジスターＴ４に直前のスキャン信号Ｓｎ−１を伝達する直前スキャン線１２２と、動作制御薄膜トランジスターＴ５および発光制御薄膜トランジスターＴ６に発光制御信号Ｅｍを伝達する発光制御線１２３と、スキャン線１２１と交差し、データ信号Ｄｍを伝達するデータ線１７１と、駆動電圧ＥＬＶＤＤを伝達する駆動電圧線１２６／１７２および駆動薄膜トランジスターＴ１を初期化させる初期化電圧Ｖｉｎｔを伝達する初期化電圧線１２４を備える。なお、直前のスキャン信号Ｓｎ−１は、スキャン信号Ｓｎの活性化時間の直前に活性化されるスキャン信号である。つまり、表示装置においては複数のスキャン信号が生成され、例えば順次に１行目スキャンライン、２行目スキャンライン・・・というようにスキャンラインそれぞれが活性化される。このようなスキャンラインの順次の活性化のために、スキャン信号は、順次に所定の時間ごとに活性化される。よって、直前のスキャン信号Ｓｎ−１が活性化された後、引き続いてスキャン信号Ｓｎが活性化される。

ここで、駆動電圧線１２６／１７２は、スキャン線１２１と平行な第１の駆動電圧線１２６およびデータ線１７１と平行な第２の駆動電圧線１７２からなり、第１の駆動電圧線１２６および第２の駆動電圧線１７２は電気的に接続されている。

駆動薄膜トランジスターＴ１のゲート電極Ｇ１は、ストレージキャパシターＣｓｔの一方の端Ｃｓｔ１と接続されており、駆動薄膜トランジスターＴ１のソース電極Ｓ１は動作制御薄膜トランジスターＴ５を経て駆動電圧線１２６／１７２と接続されており、駆動薄膜トランジスターＴ１のドレイン電極Ｄ１は発光制御薄膜トランジスターＴ６を経て有機発光ダイオードＯＬＥＤのアノードと電気的に接続されている。駆動薄膜トランジスターＴ１は、スイッチング薄膜トランジスターＴ２のスイッチング動作によりデータ信号Ｄｍを伝達されて有機発光ダイオードＯＬＥＤに駆動電流を供給する。

スイッチング薄膜トランジスターＴ２のゲート電極Ｇ２はスキャン線１２１と接続されており、スイッチング薄膜トランジスターＴ２のソース電極Ｓ２はデータ線１７１と接続されており、スイッチング薄膜トランジスターＴ２のドレイン電極Ｄ２は駆動薄膜トランジスターＴ１のソース電極Ｓ１と接続しており、且つ、動作制御薄膜トランジスターＴ５を経て駆動電圧線１２６／１７２と接続されている。このようなスイッチング薄膜トランジスターＴ２は、スキャン線１２１を介して伝達されたスキャン信号Ｓｎによりターンオンされてデータ線１７１に伝達されたデータ信号Ｄｍを駆動薄膜トランジスターＴ１のソース電極に伝達するスイッチング動作を行う。

補償薄膜トランジスターＴ３のゲート電極Ｇ３はスキャン線１２１に接続されており、補償薄膜トランジスターＴ３のソース電極Ｓ３は駆動薄膜トランジスターＴ１のドレイン電極Ｄ１と接続しており、且つ、発光制御薄膜トランジスターＴ６を経て有機発光ダイオードＯＬＥＤのアノードと接続されており、補償薄膜トランジスターＴ３のドレイン電極Ｄ３は、ストレージキャパシターＣｓｔの一方の端Ｃｓｔ１と、初期化薄膜トランジスターＴ４のドレイン電極Ｄ４および駆動薄膜トランジスターＴ１のゲート電極Ｇ１と接続されている。このような補償薄膜トランジスターＴ３は、スキャン線１２１を介して伝達されたスキャン信号Ｓｎによりターンオンされて駆動薄膜トランジスターＴ１のゲート電極Ｇ１およびドレイン電極Ｄ１を互いに接続して駆動薄膜トランジスターＴ１をダイオード接続させる。

初期化薄膜トランジスターＴ４のゲート電極Ｇ４は直前のスキャン線１２２と接続されており、初期化薄膜トランジスターＴ４のソース電極Ｓ４は初期化電圧線１２４と接続されており、初期化薄膜トランジスターＴ４のドレイン電極Ｄ４はストレージキャパシターＣｓｔの一方の端Ｃｓｔ１、補償薄膜トランジスターＴ３のドレイン電極Ｄ３および駆動薄膜トランジスターＴ１のゲート電極Ｇ１と接続されている。このような初期化薄膜トランジスターＴ４は直前のスキャン線１２２を介して伝達された直前のスキャン信号Ｓｎ−１によりターンオンされて初期化電圧Ｖｉｎｔを駆動薄膜トランジスターＴ１のゲート電極Ｇ１に伝達して駆動薄膜トランジスターＴ１のゲート電極Ｇ１の電圧を初期化させる初期化動作を行う。

動作制御薄膜トランジスターＴ５のゲート電極Ｇ５は発光制御線１２３と接続されており、動作制御薄膜トランジスターＴ５のソース電極Ｓ５は駆動電圧線１２６／１７２と接続されており、動作制御薄膜トランジスターＴ５のドレイン電極Ｄ５は駆動薄膜トランジスターＴ１のソース電極Ｓ１およびスイッチング薄膜トランジスターＴ２のドレイン電極Ｄ２と接続されている。

発光制御薄膜トランジスターＴ６のゲート電極Ｇ６は発光制御線１２３と接続されており、発光制御薄膜トランジスターＴ６のソース電極Ｓ６は駆動薄膜トランジスターＴ１のドレイン電極Ｄ１および補償薄膜トランジスターＴ３のソース電極Ｓ３と接続されており、発光制御薄膜トランジスターＴ６のドレイン電極Ｄ６は有機発光ダイオードＯＬＥＤのアノードと電気的に接続されている。このような動作制御薄膜トランジスターＴ５および発光制御薄膜トランジスターＴ６は、発光制御線１２３を介して伝達された発光制御信号Ｅｍにより同時にターンオンされて駆動電圧ＥＬＶＤＤが有機発光ダイオードＯＬＥＤに伝達されて有機発光ダイオードＯＬＥＤに駆動電流が流れる。

ストレージキャパシターＣｓｔの他方の端Ｃｓｔ２は駆動電圧線１２６／１７２と接続されており、有機発光ダイオードＯＬＥＤのカソードは共通電圧ＥＬＶＳＳと接続されている。これにより、有機発光ダイオードＯＬＥＤは駆動薄膜トランジスターＴ１から駆動電流を伝達されて発光することにより画像を表示する。

以下、本発明の第１の実施形態による有機発光表示装置の一つの画素の具体的な動作過程を図２のタイミング図に基づいて詳細に説明する。

まず、初期化期間中に直前のスキャン線１２２を介してロウレベルの直前のスキャン信号Ｓｎ−１が供給される。このとき、発光制御線１２３を介して発光制御信号Ｅｍは既にロウレベルが印加されている。すると、ロウレベルの直前のスキャン信号Ｓｎ−１に対応して初期化薄膜トランジスターＴ４がターンオンされ、初期化電圧線１２４から初期化薄膜トランジスターＴ４を介して初期化電圧Ｖｉｎｔが駆動薄膜トランジスターＴ１のゲート電極Ｇ１に接続され、初期化電圧Ｖｉｎｔにより駆動薄膜トランジスターＴ１が初期化される。

この後、データプログラミング期間中にスキャン線１２１を介してロウレベルのスキャン信号Ｓｎが供給される。すると、ロウレベルのスキャン信号Ｓｎに対応してスイッチング薄膜トランジスターＴ２および補償薄膜トランジスターＴ３がターンオンされる。

このとき、駆動薄膜トランジスターＴ１はターンオンされた補償薄膜トランジスターＴ３によりダイオード接続され、順方向にバイアスされる。

すると、データ線１７１から供給されたデータ信号Ｄｍから駆動薄膜トランジスターＴ１のしきい電圧Ｖｔｈに見合う分だけ減少した補償電圧（Ｄｍ＋Ｖｔｈ、Ｖｔｈは（−）の値）が駆動薄膜トランジスターＴ１のゲート電極に印加される。

ストレージキャパシターＣｓｔの両端には駆動電圧ＥＬＶＤＤおよび補償電圧Ｄｍ＋Ｖｔｈが印加され、ストレージキャパシターＣｓｔには両端の電圧差に対応する電荷が保存される。この後、発光期間中に発光制御線１２３から供給される発光制御信号Ｅｍがハイレバルからロウレベルに変更される。すると、発光期間中にロウレベルの発光制御信号Ｅｍにより動作制御薄膜トランジスターＴ５および発光制御薄膜トランジスターＴ６がターンオンされる。

すると、駆動薄膜トランジスターＴ１のゲート電極Ｇ１の電圧と駆動電圧ＥＬＶＤＤとの間の電圧差による駆動電流が発生し、発光制御薄膜トランジスターＴ６を介して駆動電流Ｉ_OLEDが有機発光ダイオードＯＬＥＤに供給される。発光期間中にストレージキャパシターＣｓｔにより駆動薄膜トランジスターＴ１のゲート電極−ソース電極電圧Ｖｇｓは「（Ｄｍ＋Ｖｔｈ）−ＥＬＶＤＤ」に保たれ、駆動薄膜トランジスターＴ１の電流−電圧間の関係によれば、駆動電流Ｉｄはソース電極−ゲート電極電圧からしきい電圧を差し引いた値の自乗「（Ｄｍ−ＥＬＶＤＤ）²」に比例する。このため、駆動電流Ｉ_OLEDは、駆動薄膜トランジスターＴ１のしきい電圧Ｖｔｈとは無関係に決定される。

以下、図１に示す有機発光表示装置の画素の詳細な構造について図３から図５に基づいて詳細に説明する。

図３は、本発明の実施形態による有機発光表示装置の一つの画素の配置図であり、図４は、図３の実施形態による有機発光表示装置における隣り合う三つの画素と一緒に示す配置図であり、図５は、図３の有機発光表示装置をＶ−Ｖ線に沿って切り取った断面図である。

図２に示すように、本発明の実施形態による有機発光表示装置の画素は、スキャン信号Ｓｎと、直前のスキャン信号Ｓｎ−１と、発光制御信号Ｅｍおよび初期化電圧Ｖｉｎｔをそれぞれ印加され、行方向に沿って形成されているスキャン線１２１と、直前のスキャン線１２２と、発光制御線１２３および初期化電圧線１２４を備え、スキャン線１２１と、直前のスキャン線１２２と、発光制御線１２３および初期化電圧線１２４の全てと交差しており、画素にデータ信号Ｄｍを印加するデータ線１７１を備える。

また、駆動電圧ＥＬＶＤＤを印加する駆動電圧線１２６／１７２も備えられており、駆動電圧線１２６／１７２は、スキャン線１２１と平行な第１の駆動電圧線１２６およびデータ線１７１と平行な第２の駆動電圧線１７２からなる。第１の駆動電圧線１２６および第２の駆動電圧線１７２は、電気的に接続されている。第１の駆動電圧線１２６は、横方向に二本以上の隣り合う第２の駆動電圧線１７２を電気的に接続して駆動電圧ＥＬＶＤＤが横方向にも伝達されるようにする。

さらに、画素には駆動薄膜トランジスターＴ１と、スイッチング薄膜トランジスターＴ２と、補償薄膜トランジスターＴ３−１、Ｔ３−２と、初期化薄膜トランジスターＴ４−１、Ｔ４−２と、動作制御薄膜トランジスターＴ５と、発光制御薄膜トランジスターＴ６と、ストレージキャパシターＣｓｔおよび有機発光ダイオードが形成されている。図３の実施形態を参照すると、補償薄膜トランジスターＴ３−１、Ｔ３−２および初期化薄膜トランジスターＴ４−１、Ｔ４−２はデュアルゲート構造の薄膜トランジスターにより構成されており、以下、それぞれ二つのトランジスターが接続された構造を例にとって説明する。なお、補償薄膜トランジスターＴ３−１、Ｔ３−２は、図１の補償薄膜トランジスターＴ３に相当する。また、初期化薄膜トランジスターＴ４−１、Ｔ４−２は、図１の初期化薄膜トランジスターＴ４に相当する。

駆動薄膜トランジスターＴ１と、スイッチング薄膜トランジスターＴ２と、補償薄膜トランジスターＴ３−１、Ｔ３−２と、初期化薄膜トランジスターＴ４−１、Ｔ４−２と、動作制御薄膜トランジスターＴ５および発光制御薄膜トランジスターＴ６のチャンネルは接続されている一つの半導体１３１の内に形成されており、半導体１３１は、様々な形状に折り曲げられて形成されている。図３の実施形態による半導体１３１は、駆動薄膜トランジスターＴ１の半導体１３１ａ（駆動半導体とも呼ばれる。）を中心に左右に垂直方向（データ線１７１と平行な方向）に延びた縦部分を備え、各縦部分の両端部は折れ曲がっている。なお、右側の縦部分の上部にはさらに延びている「逆コ」の字状に折れ曲がった追加延長部分を有する。「逆コ」の字状とは、図３に示すように右側が開口したコの字状をいう。

左側の縦部分は、左側のデータ線１７１に沿って延びており、半導体１３１ｂ及び半導体１３１ｅを含む。左側の縦部分の下端は右側に折れ曲がっており、左側の縦部分の上端は左側に折れ曲がっている。右側の縦部分は、半導体１３１ｆ及び半導体１３１ｃ−２を含む。右側の縦部分の下端は左側に折れ曲がり、右側の縦部分の上端は左側に折れ曲がり、半導体１３１ｃ−１及び半導体１３１ｄ−１を含む。さらに、半導体１３１ｄ−１側の端部は上側に折れ曲がり、半導体１３１ｄ−２を含む。さらに、半導体１３１ｄ−２の端部は右側に折れ曲がっている。半導体１３１ｃ−１、半導体１３１ｄ−１、半導体１３１ｄ−１及び半導体１３１ｄ−１に続く半導体の端部は、コの字状の追加延長部分を構成している。

駆動薄膜トランジスターＴ１の半導体１３１ａは、逆「己」字状（「己」字状を中心点を通る垂直線または水平線を基準として対称に配置させた形状）を有する。つまり、半導体１３１ａは、右側に開口を有するコの字状部分と、左側に開口を有するコの字状部分とが上下に一体となった形状を有する。以下では、逆「己」字状とは、前述の形状を意味するものとする。また、逆「己」字状とはＳ字状ということもできる。

このような形状の半導体のほとんどが駆動薄膜トランジスターＴ１の半導体１３１ａを構成し、左右に配設される縦部分に隣り合う部分には駆動薄膜トランジスターＴ１のそれぞれソース電極１７６ａおよびドレイン電極１７７ａが配設されている。駆動薄膜トランジスターＴ１の半導体１３１ａは、実施形態において逆「己」字状を有するが、様々な形状を有してもよく、一つ以上の折曲部を備える構造を有すれば十分である。なお、駆動薄膜トランジスターＴ１の半導体１３１ａは、第１の方向に延びている複数の第１の延長部３１および第１の方向（図３では水平方向）とは異なる第２の方向（図３では縦方向）に延びている複数の第２の延長部３２を備え、折曲部３３は、前記第１の延長部３１および前記第２の延長部３２を接続する構造を有し得る。

駆動薄膜トランジスターＴ１のソース電極１７６ａと接続されている左側の縦部分には、上側に配設されるスイッチング薄膜トランジスターＴ２の半導体１３１ｂ（スイッチング半導体とも呼ばれる。）および下側に配設される動作制御薄膜トランジスターＴ５の半導体１３１ｅが形成されている。スイッチング薄膜トランジスターＴ２の半導体１３１ｂと動作制御薄膜トランジスターＴ５の半導体１３１ｅとの間にはスイッチング薄膜トランジスターＴ２のドレイン電極１７７ｂおよび動作制御薄膜トランジスターＴ５のドレイン電極１７７ｅが配設されていて駆動薄膜トランジスターＴ１のソース電極１７６ａと接続されている。

スイッチング薄膜トランジスターＴ２の半導体１３１ｂの上側にはスイッチング薄膜トランジスターＴ２のソース電極１７６ｂが配設され、動作制御薄膜トランジスターＴ５の半導体１３１ｅの下側には動作制御薄膜トランジスターＴ５のソース電極１７６ｅが配設されている。

一方、駆動薄膜トランジスターＴ１のドレイン電極１７７ａと接続されている右側の縦部分には、上側に配設される補償薄膜トランジスターＴ３−１、Ｔ３−２の半導体１３１ｃ−１、１３１ｃ−２および下側に配設される発光制御薄膜トランジスターＴ６の半導体１３１ｆが形成されている。正確には、補償薄膜トランジスターＴ３−１の半導体１３１ｃ−１は、半導体１３１の右側の縦部分の上端から左側に折れた部分に位置する。補償薄膜トランジスターＴ３−１、Ｔ３−２の半導体１３１ｃ−１、１３１ｃ−２と発光制御薄膜トランジスターＴ６の半導体１３１ｆとの間には、補償薄膜トランジスターＴ３−１、Ｔ３−２のうち第２の補償薄膜トランジスターＴ３−２のソース電極１７６ｃ−２および発光制御薄膜トランジスターＴ６のソース電極１７６ｆが配設されていて駆動薄膜トランジスターＴ１のドレイン電極１７７ａと接続されている。

補償薄膜トランジスターＴ３−１、Ｔ３−２の構造についてより詳細に説明すると、下記の通りである。補償薄膜トランジスターＴ３−１、Ｔ３−２は、第１の補償薄膜トランジスターＴ３−１および第２の補償薄膜トランジスターＴ３−２を備え、第１の補償薄膜トランジスターＴ３−１は、スキャン線１２１の突出部を中心に配設されており、第２の補償薄膜トランジスターＴ３−２は、スキャン線１２１および半導体１３１の右側の縦部分が重なり合う部分を中心に配設されている。

まず、第２の補償薄膜トランジスターＴ３−２のソース電極１７６ｃ−２は、発光制御薄膜トランジスターＴ６のソース電極１７６ｆおよび駆動薄膜トランジスターＴ１のドレイン電極１７７ａと接続されており、ゲート電極１２５ｃ−２は、スキャン線１２１のうち半導体１３１の右側の縦部分が重なり合う個所に配設され、半導体１３１ｃ−２は、半導体１３１の右側の縦部分のうちスキャン線１２１と重なり合う個所に配設され、ドレイン電極１７７ｃ−２は、半導体１３１の右側の縦部分のうち半導体１３１ｃ−２の上側に配設される。

一方、第１の補償薄膜トランジスターＴ３−１のソース電極１７６ｃ−１は、第２の補償薄膜トランジスターＴ３−２のドレイン電極１７７ｃ−２と接続されており、ゲート電極１２５ｃ−１は、スキャン線１２１の突出部に配設され、半導体１３１ｃ−１は、半導体１３１の右側の縦部分のうちスキャン線１２１の突出部と重なり合う個所に配設され、ドレイン電極１７７ｃ−１は、半導体１３１ｃ−１を基準としてソース電極１７６ｃ−１の反対側に配設される。第１の補償薄膜トランジスターＴ３−１は、本発明の実施形態において、半導体１３１の右側の縦部分から「逆コ」の字状にさらに延びた部分に配設される。

発光制御薄膜トランジスターＴ６の半導体１３１ｆの下側には発光制御薄膜トランジスターＴ６のドレイン電極１７７ｆが配設され、第２の補償薄膜トランジスターＴ３−２の半導体１３１ｃ−２およびドレイン電極１７７ｃ−１の上側には、さらに延びている「逆コ」の字状の追加延長部分に初期化薄膜トランジスターＴ４−１、Ｔ４−２の半導体１３１ｄ−１、１３１ｄ−２がさらに形成されている。第１の初期化薄膜トランジスターＴ４−１の半導体１３１ｄ−１と第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１との間には第１の初期化薄膜トランジスターＴ４−１のドレイン電極１７７ｄ−１が配設され、さらに延びている「逆コ」の字状の部分の終端には第２の初期化薄膜トランジスターＴ４−２のソース電極１７６ｄ−２が配設されている。

初期化薄膜トランジスターＴ４−１、Ｔ４−２の構造についてより詳細に説明すると、下記の通りである。初期化薄膜トランジスターＴ４−１、Ｔ４−２は、第１の初期化薄膜トランジスターＴ４−１および第２の初期化薄膜トランジスターＴ４−２を備え、第１の初期化薄膜トランジスターＴ４−１は、直前のスキャン線１２２の突出部を中心に配設されており、第２の初期化薄膜トランジスターＴ４−２は、直前のスキャン線１２２および半導体１３１の「逆コ」の字状の部分が重なり合う部分を中心に配設されている。

まず、第１の初期化薄膜トランジスターＴ４−１のドレイン電極１７７ｄ−１は、第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１と接続されており、ゲート電極１２５ｄ−１は、直前のスキャン線１２２のうち半導体１３１の「逆コ」の字状の部分が重なり合う個所に配設され、半導体１３１ｄ−１は、半導体１３１の「逆コ」の字状の部分のうち直前のスキャン線１２２の突出部と重なり合う個所に配設され、ドレイン電極１７７ｄ−１は、半導体１３１ｄ−１を基準としてソース電極１７６ｄ−１の反対側に配設される。

一方、第２の初期化薄膜トランジスターＴ４−２のドレイン電極１７７ｄ−２は、第１の初期化薄膜トランジスターＴ４−１のソース電極１７６ｄ−１と接続されており、ゲート電極１２５ｄ−２は、直前のスキャン線１２２のうち半導体１３１の「逆コ」の字状の部分と重なり合う部分に配設され、半導体１３１ｄ−２は、半導体１３１の「逆コ」の字状の部分のうち直前のスキャン線１２２と重なり合う個所に配設され、ソース電極１７６ｄ−２は、半導体１３１ｄ−２を基準としてドレイン電極１７７ｄ−２の反対側であって、半導体１３１の「逆コ」の字状の部分の終端に配設される。

実施形態によっては、半導体１３１の構造は様々であり、半導体１３１は、多結晶半導体で形成されていてもよい。半導体１３１に形成されているソース電極／ドレイン電極は、当該領域のみをドーピングして形成してもよい。また、半導体１３１における異なるトランジスターのソース電極とドレイン電極との間の領域もドーピングされてソース電極およびドレイン電極が電気的に接続されていてもよい。

半導体１３１は、絶縁基板１１０の上に形成されており、絶縁基板１１０と半導体１３１との間にはバッファー層１１１が配設されていてもよい。バッファー層１１１は、多結晶半導体を形成するために、結晶化工程に際して絶縁基板１１０から不純物を遮断して多結晶半導体の特性を向上させ、絶縁基板１１０が受けるストレスを減らす役割を果たす。

半導体１３１の上には、これを覆うゲート絶縁膜１４１が形成されている。ゲート絶縁膜１４１は、無機絶縁膜により形成されていてもよい。

ゲート絶縁膜１４１の上には、行方向に沿って形成されているスキャン線１２１と、直前のスキャン線１２２と、発光制御線１２３と、初期化電圧線１２４と、第１の駆動電圧線１２６および駆動薄膜トランジスターＴ１のゲート電極１２５ａが形成されている。

スキャン線１２１および直前のスキャン線１２２は、それぞれ突出されている突出部を有し、スキャン線１２１の突出部は、直前のスキャン線１２２に向かって突出されており、直前のスキャン線１２２の突出部は、スキャン線１２１に向かって突出されている。

まず、スキャン線１２１の突出部は、スキャン線１２１の上方向に突出されており、第１の補償薄膜トランジスターＴ３−１の半導体１３１ｃ−１と重なり合い、第１の補償薄膜トランジスターＴ３−１のゲート電極１２５ｃ−１を構成する。第１の補償薄膜トランジスターＴ３−１のソース電極１７６ｃ−１およびドレイン電極１７７ｃ−１は、第１の補償薄膜トランジスターＴ３−１のゲート電極１２５ｃ−１と重なり合わない。

直前のスキャン線１２２の突出部は、直前のスキャン線１２２の下方向に突出されており、第１の初期化薄膜トランジスターＴ４−１の半導体１３１ｄ−１と重なり合い、第１の初期化薄膜トランジスターＴ４−１のゲート電極１２５ｄ−１を構成する。第１の初期化薄膜トランジスターＴ４−１のソース電極１７６ｄ−１およびドレイン電極１７７ｄ−１は、第１の初期化薄膜トランジスターＴ４−１のゲート電極１２５ｄ−１と重なり合わない。

スキャン線１２１の下側には発光制御線１２３が配設され、発光制御線１２３は、半導体１３１の左側の縦部分および右側の縦部分とそれぞれ重なり合う。発光制御線１２３は、半導体１３１の左側の縦部分のうち動作制御薄膜トランジスターＴ５の半導体１３１ｅと重なり合い、動作制御薄膜トランジスターＴ５のソース電極１７６ｅおよびドレイン電極１７７ｅとは重なり合わない。なお、発光制御線１２３は、半導体１３１の右側の縦部分のうち発光制御薄膜トランジスターＴ６の半導体１３１ｆと重なり合い、発光制御薄膜トランジスターＴ６のソース電極１７６ｆおよびドレイン電極１７７ｆとは重なり合わない。

直前のスキャン線１２２の上側には初期化電圧線１２４が配設され、初期化電圧線１２４は、一部の拡張された領域を有する。初期化電圧線１２４の拡張された領域は、他の配線と接触しやすくするために拡張されている。

初期化電圧線１２４の上側には、第１の駆動電圧線１２６が配設されており、第１の駆動電圧線１２６も一部の拡張された領域を有して他の配線と接触しやすくしている。

初期化電圧線１２４および第１の駆動電圧線１２６は、半導体１３１と重なり合わない。

駆動薄膜トランジスターＴ１のゲート電極１２５ａ（駆動ゲート電極とも呼ばれる。）は矩形状に形成され、半導体１３１の逆「己」字状を有する部分、すなわち、駆動薄膜トランジスターＴ１の半導体１３１ａと重なり合う。駆動薄膜トランジスターＴ１のソース電極１７６ａおよびドレイン電極１７７ａは、駆動薄膜トランジスターＴ１のゲート電極１２５ａと重なり合わない。

スキャン線１２１と、直前のスキャン線１２２と、発光制御線１２３と、初期化電圧線１２４と、第１の駆動電圧線１２６（横駆動電圧線とも呼ばれる。）および駆動薄膜トランジスターＴ１のゲート電極１２５ａと露出されているゲート絶縁膜１４１の上には、層間絶縁膜１６０が覆われている。層間絶縁膜１６０は、無機絶縁膜により形成されていてもよい。

層間絶縁膜１６０には、複数のコンタクト孔１６１、１６２、１６３、１６４、１６５、１６６、１６７、１６８が形成されている。

第１のコンタクト孔１６１は、第１の駆動電圧線１２６の拡張領域を露出させ、第２のコンタクト孔１６２は、初期化電圧線１２４の拡張領域を露出させ、第３のコンタクト孔１６３は、半導体１３１のさらに延びている「逆コ」の字状の部分の終端（第２の初期化薄膜トランジスターＴ４−２のソース電極１７６ｄ−２）を露出させる。第４のコンタクト孔１６４は、半導体１３１の左側の縦部分の上側の終端（スイッチング薄膜トランジスターＴ２のソース電極１７６ｂ）を露出させ、第５のコンタクト孔１６５は、半導体１３１の左側の縦部分の下側の終端（動作制御薄膜トランジスターＴ５のソース電極１７６ｅ）を露出させ、第６のコンタクト孔１６６は半導体１３１の右側の縦部分でさらに延びている「逆コ」の字状の部分の一部分の第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１）を露出させる。第７のコンタクト孔１６７は、駆動薄膜トランジスターＴ１のゲート電極１２５ａの一部の領域を露出させ、第８のコンタクト孔１６８は、半導体１３１の右側の縦部分の下側の終端（発光制御薄膜トランジスターＴ６のドレイン電極１７７ｆ）を露出させる。

層間絶縁膜１６０の上には、データ線１７１と、拡張領域１７５を有する第２の駆動電圧線１７２と、第１の接続部１７３と、第２の接続部１７４および第３の接続部１７８が形成されている。

データ線１７１は、第４のコンタクト孔１６４を通って縦方向に延びており、第４のコンタクト孔１６４を介してスイッチング薄膜トランジスターＴ２のソース電極１７６ｂと接続されている。その結果、データ線１７１を流れるデータ電圧がスイッチング薄膜トランジスターＴ２のソース電極１７６ｂに伝達される。

第２の駆動電圧線１７２（縦駆動電圧線とも呼ばれる。）は縦方向に延びており、第１のコンタクト孔１６１を介して第１の駆動電圧線１２６と接続されている。第１の駆動電圧線１２６は、駆動電圧ＥＬＶＤＤを横方向に伝達し、第２の駆動電圧線１７２は、駆動電圧ＥＬＶＤＤを縦方向に伝達する。第２の駆動電圧線１７２は拡張領域１７５を有し、拡張領域１７５は、一つの画素ごとに一つずつ形成されている。第２の駆動電圧線１７２の拡張領域１７５は、ストレージキャパシターＣｓｔの第２の電極１７５を構成する。ストレージキャパシターＣｓｔの第２の電極１７５には、駆動電圧ＥＬＶＤＤが印加される。ストレージキャパシターＣｓｔの第２の電極１７５は、薄膜トランジスターＴ１のゲート電極１２５ａおよび逆「己」状を有する駆動薄膜トランジスターＴ１の半導体１３１ａと重なり合う。ストレージキャパシターＣｓｔは、薄膜トランジスターＴ１のゲート電極１２５ａと、ストレージキャパシターＣｓｔの第２の電極１７５およびこれらの間の層間絶縁膜１６０からなる。

以上のような第２の駆動電圧線１７２の構造によれば、第２の駆動電圧線１７２およびストレージキャパシターＣｓｔの第２の電極１７５は、同じ物質により同時に形成されるので、別途の層にストレージキャパシターＣｓｔの電極を形成する必要がなく、その結果、製造時に用いられるマスクの数が減る。マスクの１枚当たりの値段を考慮すれば、製造コストも節減され、且つ、製造時間も短縮される。

このような本発明の実施形態によれば、データ線１７１と同じ層に配設される第２の駆動電圧線１７２の拡張領域１７５（第２の電極１７５とも呼ばれる。）と駆動薄膜トランジスターＴ１のゲート電極１２５ａとの間には、一種類の層間絶縁膜１６０のみが配設され、拡張領域１７５が配設される層と、駆動薄膜トランジスターＴ１のゲート電極１２５ａが配設される層との間には、別途の導電層が配設されない。

第１の接続部１７３は、第２のコンタクト孔１６２および第３のコンタクト孔１６３を介して初期化電圧線１２４および第２の初期化薄膜トランジスターＴ４−２のソース電極１７６ｄ−２を接続する。その結果、第２の初期化薄膜トランジスターＴ４−２のソース電極１７６ｄ−２には初期化電圧Ｖｉｎｔが印加され、第１および第２の初期化薄膜トランジスターＴ４−１、Ｔ４−２をデュアルゲート構造の一つの薄膜トランジスターとして見なすことができるので、初期化薄膜トランジスターＴ４のソース電極に初期化電圧Ｖｉｎｔが印加されるものと解釈され得る。

第２の接続部１７４は、第６のコンタクト孔１６６および第７のコンタクト孔１６７を介して第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１および薄膜トランジスターＴ１のゲート電極１２５ａを接続する。その結果、薄膜トランジスターＴ１のゲート電極１２５ａには第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１の電圧が伝達される。駆動薄膜トランジスターＴ１のゲート電極１２５ａのうちの一部は、第２の駆動電圧線１７２の拡張領域と重なり合わない露出領域を有し、露出領域は、第２の接続部１７４を介して第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１と接続されている。

第３の接続部１７８は第８のコンタクト孔１６８の上に形成されていて発光制御薄膜トランジスターＴ６のドレイン電極１７７ｆと接続されている。第３の接続部１７８の上には平坦化膜１８０が配設されている。平坦化膜１８０には第１の上部コンタクト孔１８１があって第３の接続部１７８を露出させる。平坦化膜１８０の上には画素電極１９１が配設され、平坦化膜の第１の上部コンタクト孔１８１を介して画素電極１９１および第３の接続部１７８が接続されている。その結果、画素電極１９１は発光制御薄膜トランジスターＴ６のドレイン電極１７７ｆと接続されている。画素電極１９１の上には有機発光層３７０が配設され、その上には共通電極２７０が配設される。画素電極１９１と、有機発光層３７０および共通電極２７０は有機発光ダイオード７０を構成し、画素電極１９１は有機発光ダイオード７０のアノードである。

駆動薄膜トランジスターＴ１は、１２５ａ、１３１ａ、１７６ａ、１７７ａにより構成され、スイッチング薄膜トランジスターＴ２は、１２５ｂ、１３１ｂ、１７６ｂ、１７７ｂにより構成され、補償薄膜トランジスターＴ３−１、Ｔ３−２は、それぞれ１２５ｃ−１、１３１ｃ−１、１７６ｃ−１、１７７ｃ−１と１２５ｃ−２、１３１ｃ−２、１７６ｃ−２、１７７ｃ−２により構成され、初期化薄膜トランジスターＴ４−１、Ｔ４−２は、それぞれ１２５ｄ−１、１３１ｄ−１、１７６ｄ−１、１７７ｄ−１と１２５ｄ−２、１３１ｄ−２、１７６ｄ−２、１７７ｄ−２により構成され、動作制御薄膜トランジスターＴ５は、１２５ｅ、１３１ｅ、１７６ｅ、１７７ｅにより構成され、発光制御薄膜トランジスターＴ６は、１２５ｆ、１３１ｆ、１７６ｆ、１７７ｆにより構成される。なお、ストレージキャパシターＣｓｔは、１２５ａおよび１７５により構成される。各トランジスターの半導体は、各トランジスターのゲート電極と重なり合う部分にチャンネル領域が形成される。

以下、図６乃至図１１に基づき、本発明の実施形態による有機発光表示装置の製造方法について説明する。

図６乃至図１１は、図３の実施形態による有機発光表示装置の製造順に従い示す図である。

まず、図６および図７を用いて半導体１３１のみが形成されている有機発光表示装置について説明する。

絶縁基板１１０の上に絶縁基板１１０を保護するバッファー層１１１を形成する。バッファー層１１１は絶縁基板１１０を保護するだけではなく、半導体１３１を結晶化させる時に絶縁基板１１０から不純物が半導体１３１に流入しないようにする役割も果たす。

バッファー層１１１の上に非晶質シリコンを全体的に形成した後、これを結晶化させて多結晶半導体層を形成する。その後、多結晶半導体層の上に第１のマスクを用いて多結晶半導体層を図６に示す形状の半導体１３１にエッチングする。

半導体１３１は、逆「己」字状を有する駆動薄膜トランジスターＴ１の半導体１３１ａを中心に左右に垂直方向に延びた縦部分を備え、各縦部分の両端部は折れ曲がっている。また、右側の縦部分の上部にはさらに延びている「逆コ」の字状に折れ曲がった部分を有する。半導体１３１はドーピングされていないため、各トランジスターを構成する半導体と、ソース電極およびドレイン電極に区分されていない。

その後、図８および図９に示すように、半導体１３１の上にゲート絶縁膜１４１を覆った後、ゲート絶縁膜１４１の上にゲート用導電体を積層した後に第２のマスクを用いてエッチングする。その結果、スキャン線１２１と、直前のスキャン線１２２と、発光制御線１２３と、初期化電圧線１２４と、第１の駆動電圧線１２６および駆動薄膜トランジスターＴ１のゲート電極１２５ａが形成される。スキャン線１２１と、直前のスキャン線１２２と、発光制御線１２３と、初期化電圧線１２４および第１の駆動電圧線１２６は互いに平行である。なお、スキャン線１２１および直前のスキャン線１２２には、それぞれ突出部が形成されている。

その後、半導体１３１をドーピングする。半導体１３１は、突出部を有するスキャン線１２１と、突出部を有する直前のスキャン線１２２と、発光制御線１２３と、初期化電圧線１２４と、第１の駆動電圧線１２６および駆動薄膜トランジスターＴ１のゲート電極１２５ａと、により隠れた（により上方を覆われた）部分を除いて、露出された領域にドーピングされる。その結果、各トランジスターのソース電極およびドレイン電極が形成される。半導体１３１において上部膜により上方を覆われたため隠れてドーピングされていない領域には、各トランジスターにおいてチャンネルの役割を果たす半導体が形成される。すなわち、半導体１３１のドーピング時には別途のマスクが不要である。

ドーピングによる半導体１３１は、以下のような構造を有する。

駆動薄膜トランジスターＴ１の半導体１３１ａは逆「己」字状を有し、左右に配設される縦部分に隣り合う部分には駆動薄膜トランジスターＴ１のそれぞれソース電極１７６ａおよびドレイン電極１７７ａが配設されている。駆動薄膜トランジスターＴ１の半導体１３１ａは、実施形態において逆「己」字状を有するが、様々な形状を有してもよく、一つ以上の折曲部を備える構造を有すれば十分である。なお、駆動薄膜トランジスターＴ１の半導体１３１ａは、第１の方向に延びている複数の第１の延長部３１と、第１の方向とは異なる第２の方向に延びている複数の第２の延長部３２と、を備え、折曲部３３は、前記第１の延長部３１および前記第２の延長部３２を接続する構造を有し得る。

駆動薄膜トランジスターＴ１のソース電極１７６ａと接続されている左側の縦部分には、上側に配設されるスイッチング薄膜トランジスターＴ２の半導体１３１ｂおよび下側に配設される動作制御薄膜トランジスターＴ５の半導体１３１ｅが形成されている。スイッチング薄膜トランジスターＴ２の半導体１３１ｂと動作制御薄膜トランジスターＴ５の半導体１３１ｅとの間には、スイッチング薄膜トランジスターＴ２のドレイン電極１７７ｂおよび動作制御薄膜トランジスターＴ５のドレイン電極１７７ｅが配設されていて駆動薄膜トランジスターＴ１のソース電極１７６ａと接続されている。

スイッチング薄膜トランジスターＴ２の半導体１３１ｂの上側にはスイッチング薄膜トランジスターＴ２のソース電極１７６ｂが配設され、動作制御薄膜トランジスターＴ５の半導体１３１ｅの下側には動作制御薄膜トランジスターＴ５のソース電極１７６ｅが配設されている。

一方、駆動薄膜トランジスターＴ１のドレイン電極１７７ａと接続されている右側の縦部分には、上側に配設される補償薄膜トランジスターＴ３−１、Ｔ３−２の半導体１３１ｃ−１、１３１ｃ−２および下側に配設される発光制御薄膜トランジスターＴ６の半導体１３１ｆが形成されている。正確には、補償薄膜トランジスターＴ３−１の半導体１３１ｃ−１は、半導体１３１の右側の縦部分の上端から左側に折れた部分に位置する。補償薄膜トランジスターＴ３−１、Ｔ３−２の半導体１３１ｃ−１、１３１ｃ−２と発光制御薄膜トランジスターＴ６の半導体１３１ｆとの間には、補償薄膜トランジスターＴ３−１、Ｔ３−２のうち第２の補償薄膜トランジスターＴ３−２のソース電極１７６ｃ−２および発光制御薄膜トランジスターＴ６のソース電極１７６ｆが配設されていて駆動薄膜トランジスターＴ１のドレイン電極１７７ａと接続されている。

補償薄膜トランジスターＴ３−１、Ｔ３−２の構造についてより詳細に説明すると、下記の通りである。補償薄膜トランジスターＴ３−１、Ｔ３−２は、第１の補償薄膜トランジスターＴ３−１および第２の補償薄膜トランジスターＴ３−２を備え、第１の補償薄膜トランジスターＴ３−１は、スキャン線１２１の突出部を中心に配設されており、第２の補償薄膜トランジスターＴ３−２は、スキャン線１２１および半導体１３１の右側の縦部分が重なり合う部分を中心に配設されている。

まず、第２の補償薄膜トランジスターＴ３−２のソース電極１７６ｃ−２は、発光制御薄膜トランジスターＴ６のソース電極１７６ｆおよび駆動薄膜トランジスターＴ１のドレイン電極１７７ａと接続されており、ゲート電極１２５ｃ−２は、スキャン線１２１のうち半導体１３１の右側の縦部分が重なり合う個所に配設され、半導体１３１ｃ−２は、半導体１３１の右側の縦部分の上端から左側に折れ曲がる部分のうちのスキャン線１２１と重なり合う個所に配設され、ドレイン電極１７７ｃ−２は、半導体１３１の右側の縦部分のうち半導体１３１ｃ−２の上側に配設される。

一方、第１の補償薄膜トランジスターＴ３−１のソース電極１７６ｃ−１は、第２の補償薄膜トランジスターＴ３−２のドレイン電極１７７ｃ−２と接続されており、ゲート電極１２５ｃ−１は、スキャン線１２１の突出部に配設され、半導体１３１ｃ−１は、半導体１３１の右側の縦部分のうちスキャン線１２１の突出部と重なり合う個所に配設され、ドレイン電極１７７ｃ−１は、半導体１３１ｃ−１を基準としてソース電極１７６ｃ−１の反対側に配設される。第１の補償薄膜トランジスターＴ３−１は、本発明の実施形態において、半導体１３１の右側の縦部分から「逆コ」の字状にさらに延びた部分に配設される。

発光制御薄膜トランジスターＴ６の半導体１３１ｆの下側には発光制御薄膜トランジスターＴ６のドレイン電極１７７ｆが配設され、第２の補償薄膜トランジスターＴ３−２の半導体１３１ｃ−２およびドレイン電極１７７ｃ−１の上側にはさらに延びている「逆コ」の字状の部分に初期化薄膜トランジスターＴ４−１、Ｔ４−２の半導体１３１ｄ−１、１３１ｄ−２が形成されている。第１の初期化薄膜トランジスターＴ４−１の半導体１３１ｄ−１と第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１との間には第１の初期化薄膜トランジスターＴ４−１のドレイン電極１７７ｄ−１が配設され、さらに延びている「逆コ」の字状の追加延長部分の終端には第２の初期化薄膜トランジスターＴ４−２のソース電極１７６ｄ−２が配設されている。

初期化薄膜トランジスターＴ４−１、Ｔ４−２の構造についてより詳細に説明すると、下記の通りである。初期化薄膜トランジスターＴ４−１、Ｔ４−２は、第１の初期化薄膜トランジスターＴ４−１および第２の初期化薄膜トランジスターＴ４−２を備え、第１の初期化薄膜トランジスターＴ４−１は、直前のスキャン線１２２の突出部を中心に配設されており、第２の初期化薄膜トランジスターＴ４−２は、直前のスキャン線１２２および半導体１３１の「逆コ」の字状の部分が重なり合う部分を中心に配設されている。

まず、第１の初期化薄膜トランジスターＴ４−１のドレイン電極１７７ｄ−１は、第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１と接続されており、ゲート電極１２５ｄ−１は、直前のスキャン線１２２のうち半導体１３１の「逆コ」の字状の部分が重なり合う個所に配設され、半導体１３１ｄ−１は、半導体１３１の「逆コ」の字状の部分のうち直前のスキャン線１２２の突出部と重なり合う個所に配設され、ドレイン電極１７７ｄ−１は、半導体１３１ｄ−１を基準としてソース電極１７６ｄ−１の反対側に配設される。

一方、第２の初期化薄膜トランジスターＴ４−２のドレイン電極１７７ｄ−２は、第１の初期化薄膜トランジスターＴ４−１のソース電極１７６ｄ−１と接続されており、ゲート電極１２５ｄ−２は、直前のスキャン線１２２のうち半導体１３１の「逆コ」の字状の部分と重なり合う部分に配設され、半導体１３１ｄ−２は、半導体１３１の「逆コ」の字状の部分のうち直前のスキャン線１２２と重なり合う個所に配設され、ソース電極１７６ｄ−２は、半導体１３１ｄ−２を基準としてドレイン電極１７７ｄ−２の反対側であって、半導体１３１の「逆コ」の字状の部分の終端に配設される。

その後、図１０および図１１に示すように、層間絶縁膜１６０を覆った後、第３のマスクを用いて層間絶縁膜１６０に複数のコンタクト孔１６１、１６２、１６３、１６４、１６５、１６６、１６７、１６８を形成する。その後、層間絶縁膜１６０の上にデータ用導電体を積層した後、第４のマスクを用いてエッチングする。その結果、データ線１７１と、拡張領域１７５を有する第２の駆動電圧線１７２と、第１の接続部１７３と、第２の接続部１７４および第３の接続部１７８が形成される。

データ線１７１は、第４のコンタクト孔１６４を通って縦方向に延びており、第４のコンタクト孔１６４を介してスイッチング薄膜トランジスターＴ２のソース電極１７６ｂと接続されている。その結果、データ線１７１を流れるデータ電圧がスイッチング薄膜トランジスターＴ２のソース電極１７６ｂに伝達される。

第２の駆動電圧線１７２は縦方向に延びており、第１のコンタクト孔１６１を介して第１の駆動電圧線１２６と接続されている。第１の駆動電圧線１２６は駆動電圧ＥＬＶＤＤを横方向に伝達し、第２の駆動電圧線１７２は駆動電圧ＥＬＶＤＤを縦方向に伝達する。第２の駆動電圧線１７２は拡張領域を有し、拡張領域は一つの画素ごとに一つずつ形成されている。第２の駆動電圧線１７２の拡張領域は、ストレージキャパシターＣｓｔの第２の電極１７５を構成する。ストレージキャパシターＣｓｔの第２の電極１７５には駆動電圧ＥＬＶＤＤが印加される。ストレージキャパシターＣｓｔの第２の電極１７５は、薄膜トランジスターＴ１のゲート電極１２５ａおよび逆「己」字状を有する駆動薄膜トランジスターＴ１の半導体１３１ａと重なり合う。ストレージキャパシターＣｓｔは、薄膜トランジスターＴ１のゲート電極１２５ａと、ストレージキャパシターＣｓｔの第２の電極１７５およびこれらの間の層間絶縁膜１６０からなる。

第１の接続部１７３は、第２のコンタクト孔１６２および第３のコンタクト孔１６３を介して初期化電圧線１２４および第２の初期化薄膜トランジスターＴ４−２のソース電極１７６ｄ−２を接続する。その結果、第２の初期化薄膜トランジスターＴ４−２のソース電極１７６ｄ−２には初期化電圧Ｖｉｎｔが印加され、第１および第２の初期化薄膜トランジスターＴ４−１、Ｔ４−２をデュアルゲート構造の一つの薄膜トランジスターとして見なすことができるため、初期化薄膜トランジスターＴ４のソース電極に初期化電圧Ｖｉｎｔが印加されるものと解釈され得る。

第２の接続部１７４は、第６のコンタクト孔１６６および第７のコンタクト孔１６７を介して第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１および薄膜トランジスターＴ１のゲート電極１２５ａを接続する。その結果、薄膜トランジスターＴ１のゲート電極１２５ａには第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１の電圧が伝達される。駆動薄膜トランジスターＴ１のゲート電極１２５ａのうちの一部は第２の駆動電圧線１７２の拡張領域と重なり合わない露出領域を有し、露出領域は第２の接続部１７４を介して第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１と接続されている。

第３の接続部１７８は第８のコンタクト孔１６８の上に形成されていて発光制御薄膜トランジスターＴ６のドレイン電極１７７ｆと接続されている。

その後、図５に戻ると、データ線１７１と、拡張領域１７５を有する第２の駆動電圧線１７２と、第１の接続部１７３と、第２の接続部１７４および第３の接続部１７８を覆う平坦化膜１８０を積層する。その後、第５のマスクを用いて第３の接続部１７８を露出させる第１の上部コンタクト孔１８１を形成する。その後、平坦化膜１８０の上には第６のマスクを用いて画素電極１９１を形成し、画素電極１９１は露出された第３の接続部１７８と電気的に接続されて発光制御薄膜トランジスターＴ６のドレイン電極１７７ｆと接続される。

その後、画素電極１９１の上に第７のマスクを用いて隔壁（（図示せず））を形成し、隔壁の間に有機発光層３７０を形成する。その後、有機発光層３７０の上に共通電極２７０を形成する。共通電極２７０は全領域に亘って形成されるため、別途のマスクを用いない。その結果、画素電極１９１と、有機発光層３７０および共通電極２７０は有機発光ダイオード７０を構成し、画素電極１９１は有機発光ダイオード７０のアノードである。

以上のような製造方法によれば、第２の駆動電圧線１７２の拡張領域はストレージキャパシターＣｓｔの第２の電極１７５を構成するため、別途の層にストレージキャパシターＣｓｔの電極を形成する必要がなく、その結果、製造時に用いられるマスクの数が減る。マスクの１枚当たりの値段を考慮すれば、製造コストも節減され、且つ、製造時間も短縮される。

以下、図１２乃至図１４に基づき、本発明の他の実施形態による有機発光表示装置について説明する。

図１２乃至図１４は、図１と同じ回路構成を有するが、図３乃至図５とは異なり、第１の駆動電圧線１９２がスキャン線１２１と同じ層に形成されず、画素電極１９１と同じ層に形成されるという点に相違点がある。図１２の実施形態における第１の駆動電圧線１９２は第２の駆動電圧線１７２と第１のコンタクト孔により接触されるが、第１のコンタクト孔は平坦化膜１８０に配設される。なお、第１の駆動電圧線１９２（横駆動電圧線とも呼ばれる。）が初期化電圧線１２４と配置図の上において重なり合う。

以下、図１２乃至図１４に基づいて詳細に説明する。

図１２は、本発明の実施形態による有機発光表示装置の一つの画素の配置図であり、図１３は、図１２の実施形態による有機発光表示装置における隣り合う三つの画素と一緒に示す配置図であり、図１４は、図１２の有機発光表示装置をＸＩＶ−ＸＩＶ線に沿って切り取った断面図である。

図１２の実施形態による有機発光表示装置の画素には、図２に示すスキャン信号Ｓｎと、直前のスキャン信号Ｓｎ−１と、発光制御信号Ｅｍおよび初期化電圧Ｖｉｎｔがそれぞれ印加され、行方向に沿って形成されているスキャン線１２１と、直前のスキャン線１２２と、発光制御線１２３および初期化電圧線１２４を備え、スキャン線１２１と、直前のスキャン線１２２と、発光制御線１２３および初期化電圧線１２４の全てと交差しており、画素にデータ信号Ｄｍを印加するデータ線１７１を備える。

また、駆動電圧ＥＬＶＤＤを印加する駆動電圧線１９２／１７２も備えられており、駆動電圧線１９２／１７２はスキャン線１２１と平行であり、画素電極１９１と同じ層に配設される第１の駆動電圧線１９２およびデータ線１７１と平行な第２の駆動電圧線１７２からなる。第１の駆動電圧線１９２および第２の駆動電圧線１７２は、電気的に接続されている。第１の駆動電圧線１９２は、横方向に隣り合う二本以上の第２の駆動電圧線１７２を電気的に接続して駆動電圧ＥＬＶＤＤが横方向にも伝達されるようにする。

さらに、画素には、駆動薄膜トランジスターＴ１と、スイッチング薄膜トランジスターＴ２と、補償薄膜トランジスターＴ３−１、Ｔ３−２と、初期化薄膜トランジスターＴ４−１、Ｔ４−２と、動作制御薄膜トランジスターＴ５と、発光制御薄膜トランジスターＴ６と、ストレージキャパシターＣｓｔおよび有機発光ダイオードが形成されている。図１２の実施形態を参照すると、補償薄膜トランジスターＴ３−１、Ｔ３−２および初期化薄膜トランジスターＴ４−１、Ｔ４−２はデュアルゲート構造の薄膜トランジスターにより構成されており、以下、それぞれ二つのトランジスターが接続された構造を例にとって説明する。

駆動薄膜トランジスターＴ１と、スイッチング薄膜トランジスターＴ２と、補償薄膜トランジスターＴ３−１、Ｔ３−２と、初期化薄膜トランジスターＴ４−１、Ｔ４−２と、動作制御薄膜トランジスターＴ５および発光制御薄膜トランジスターＴ６のチャンネルは、接続されている一つの半導体１３１の内に形成されており、半導体１３１は、様々な形状に折り曲げられて形成されている。図１２の実施形態による半導体１３１は、駆動薄膜トランジスターＴ１の半導体１３１ａを中心に左右に概ね垂直方向（データ線１７１と平行な方向）に延びた縦部分を備え、各縦部分の両端部は折れ曲がっている。なお、右側の縦部分の上部は、さらに延びている「逆コ」の字状に折れ曲がった部分を有する。

駆動薄膜トランジスターＴ１の半導体１３１ａは逆「己」字状を有し、ほとんどが駆動薄膜トランジスターＴ１の半導体１３１ａを構成し、左右に配設される縦部分に隣り合う部分には駆動薄膜トランジスターＴ１のそれぞれソース電極１７６ａおよびドレイン電極１７７ａが配設されている。駆動薄膜トランジスターＴ１の半導体１３１ａは実施形態において逆「己」字状を有するが、様々な形状を有してもよく、一つ以上の折曲部を備える構造を有すれば十分である。なお、駆動薄膜トランジスターＴ１の半導体１３１ａは、第１の方向に延びている複数の第１の延長部３１および第１の方向とは異なる第２の方向に延びている複数の第２の延長部３２を備え、折曲部３３は、前記第１の延長部３１および前記第２の延長部３２を接続する構造を有し得る。

駆動薄膜トランジスターＴ１のソース電極１７６ａと接続されている左側の縦部分には、上側に配設されるスイッチング薄膜トランジスターＴ２の半導体１３１ｂおよび下側に配設される動作制御薄膜トランジスターＴ５の半導体１３１ｅが形成されている。スイッチング薄膜トランジスターＴ２の半導体１３１ｂと動作制御薄膜トランジスターＴ５の半導体１３１ｅとの間には、スイッチング薄膜トランジスターＴ２のドレイン電極１７７ｂおよび動作制御薄膜トランジスターＴ５のドレイン電極１７７ｅが配設されていて駆動薄膜トランジスターＴ１のソース電極１７６ａと接続されている。

スイッチング薄膜トランジスターＴ２の半導体１３１ｂの上側にはスイッチング薄膜トランジスターＴ２のソース電極１７６ｂが配設され、動作制御薄膜トランジスターＴ５の半導体１３１ｅの下側には動作制御薄膜トランジスターＴ５のソース電極１７６ｅが配設されている。

一方、駆動薄膜トランジスターＴ１のドレイン電極１７７ａと接続されている右側の縦部分には、上側に配設される補償薄膜トランジスターＴ３−１、Ｔ３−２の半導体１３１ｃ−１、１３１ｃ−２および下側に配設される発光制御薄膜トランジスターＴ６の半導体１３１ｆが形成されている。正確には、補償薄膜トランジスターＴ３−１の半導体１３１ｃ−１は、半導体１３１の右側の縦部分の上端から左側に折れた部分に位置する。補償薄膜トランジスターＴ３−１、Ｔ３−２の半導体１３１ｃ−１、１３１ｃ−２と発光制御薄膜トランジスターＴ６の半導体１３１ｆとの間には、補償薄膜トランジスターＴ３−１、Ｔ３−２のうち第２の補償薄膜トランジスターＴ３−２のソース電極１７６ｃ−２および発光制御薄膜トランジスターＴ６のソース電極１７６ｆが配設されていて駆動薄膜トランジスターＴ１のドレイン電極１７７ａと接続されている。

補償薄膜トランジスターＴ３−１、Ｔ３−２の構造についてより詳細に説明すると、下記の通りである。補償薄膜トランジスターＴ３−１、Ｔ３−２は、第１の補償薄膜トランジスターＴ３−１および第２の補償薄膜トランジスターＴ３−２を備え、第１の補償薄膜トランジスターＴ３−１は、スキャン線１２１の突出部を中心に配設されており、第２の補償薄膜トランジスターＴ３−２は、スキャン線１２１および半導体１３１の右側の縦部分が重なり合う部分を中心に配設されている。

まず、第２の補償薄膜トランジスターＴ３−２のソース電極１７６ｃ−２は、発光制御薄膜トランジスターＴ６のソース電極１７６ｆおよび駆動薄膜トランジスターＴ１のドレイン電極１７７ａと接続されており、ゲート電極１２５ｃ−２は、スキャン線１２１のうち半導体１３１の右側の縦部分が重なり合う個所に配設され、半導体１３１ｃ−２は、半導体１３１の右側の縦部分のうちスキャン線１２１と重なり合う個所に配設され、ドレイン電極１７７ｃ−２は、半導体１３１の右側の縦部分のうち半導体１３１ｃ−２の上側に配設される。

一方、第１の補償薄膜トランジスターＴ３−１のソース電極１７６ｃ−１は、第２の補償薄膜トランジスターＴ３−２のドレイン電極１７７ｃ−２と接続されており、ゲート電極１２５ｃ−１は、スキャン線１２１の突出部に配設され、半導体１３１ｃ−１は、半導体１３１の右側の縦部分のうちスキャン線１２１の突出部と重なり合う個所に配設され、ドレイン電極１７７ｃ−１は、半導体１３１ｃ−１を基準としてソース電極１７６ｃ−１の反対側に配設される。第１の補償薄膜トランジスターＴ３−１は、本発明の実施形態において、半導体１３１の右側の縦部分から「逆コ」の字状にさらに延びた部分に配設される。

発光制御薄膜トランジスターＴ６の半導体１３１ｆの下側には発光制御薄膜トランジスターＴ６のドレイン電極１７７ｆが配設され、第２の補償薄膜トランジスターＴ３−２の半導体１３１ｃ−２およびドレイン電極１７７ｃ−１の上側には、さらに延びている「逆コ」の字状の追加延長部分に初期化薄膜トランジスターＴ４−１、Ｔ４−２の半導体１３１ｄ−１、１３１ｄ−２がさらに形成されている。第１の初期化薄膜トランジスターＴ４−１の半導体１３１ｄ−１と第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１との間には、第１の初期化薄膜トランジスターＴ４−１のドレイン電極１７７ｄ−１が配設され、さらに延びている「逆コ」の字状の部分の終端には第２の初期化薄膜トランジスターＴ４−２のソース電極１７６ｄ−２が配設されている。

初期化薄膜トランジスターＴ４−１、Ｔ４−２の構造についてより詳細に説明すると、下記の通りである。初期化薄膜トランジスターＴ４−１、Ｔ４−２は、第１の初期化薄膜トランジスターＴ４−１および第２の初期化薄膜トランジスターＴ４−２を備え、第１の初期化薄膜トランジスターＴ４−１は、直前のスキャン線１２２の突出部を中心に配設されており、第２の初期化薄膜トランジスターＴ４−２は、直前のスキャン線１２２および半導体１３１の「逆コ」の字状の部分が重なり合う部分を中心に配設されている。

まず、第１の初期化薄膜トランジスターＴ４−１のドレイン電極１７７ｄ−１は、第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１と接続されており、ゲート電極１２５ｄ−１は、直前のスキャン線１２２のうち半導体１３１の「逆コ」の字状の部分が重なり合う個所に配設され、半導体１３１ｄ−１は、半導体１３１の「逆コ」の字状の部分のうち直前のスキャン線１２２の突出部と重なり合う個所に配設され、ドレイン電極１７７ｄ−１は、半導体１３１ｄ−１を基準としてソース電極１７６ｄ−１の反対側に配設される。

一方、第２の初期化薄膜トランジスターＴ４−２のドレイン電極１７７ｄ−２は、第１の初期化薄膜トランジスターＴ４−１のソース電極１７６ｄ−１と接続されており、ゲート電極１２５ｄ−２は、直前のスキャン線１２２のうち半導体１３１の「逆コ」の字状の部分と重なり合う部分に配設され、半導体１３１ｄ−２は、半導体１３１の「逆コ」の字状の部分のうち直前のスキャン線１２２と重なり合う個所に配設され、ソース電極１７６ｄ−２は、半導体１３１ｄ−２を基準としてドレイン電極１７７ｄ−２の反対側であって、半導体１３１の「逆コ」の字状の部分の終端に配設される。

実施形態によっては、半導体１３１の構造は様々であり、半導体１３１は、多結晶半導体で形成されていてもよい。半導体１３１に形成されているソース電極／ドレイン電極は、当該領域のみをドーピングして形成してもよい。また、半導体１３１における異なるトランジスターのソース電極とドレイン電極との間の領域もドーピングされてソース電極およびドレイン電極が電気的に接続されていてもよい。

半導体１３１は、絶縁基板１１０の上に形成されており、絶縁基板１１０と半導体１３１との間には、バッファー層１１１が配設されていてもよい。バッファー層１１１は、多結晶半導体を形成するために結晶化工程に際して絶縁基板１１０から不純物を遮断して多結晶半導体の特性を向上させ、絶縁基板１１０が受けるストレスを減らす役割を果たす。

半導体１３１の上には、これを覆うゲート絶縁膜１４１が形成されている。ゲート絶縁膜１４１は、無機絶縁膜により形成されていてもよい。

ゲート絶縁膜１４１の上には、行方向に沿って形成されているスキャン線１２１と、直前のスキャン線１２２と、発光制御線１２３と、初期化電圧線１２４および駆動薄膜トランジスターＴ１のゲート電極１２５ａが形成されている。

スキャン線１２１および直前のスキャン線１２２は、それぞれ突出されている突出部を有し、スキャン線１２１の突出部は、直前のスキャン線１２２に向かって突出されていて、直前のスキャン線１２２の突出部は、スキャン線１２１に向かって突出されている。

まず、スキャン線１２１の突出部は、スキャン線１２１の上方向に突出されており、第１の補償薄膜トランジスターＴ３−１の半導体１３１ｃ−１と重なり合い、第１の補償薄膜トランジスターＴ３−１のゲート電極１２５ｃ−１を構成する。第１の補償薄膜トランジスターＴ３−１のソース電極１７６ｃ−１およびドレイン電極１７７ｃ−１は、第１の補償薄膜トランジスターＴ３−１のゲート電極１２５ｃ−１と重なり合わない。

直前のスキャン線１２２の突出部は、直前のスキャン線１２２の下方向に突出されており、第１の初期化薄膜トランジスターＴ４−１の半導体１３１ｄ−１と重なり合い、第１の初期化薄膜トランジスターＴ４−１のゲート電極１２５ｄ−１を構成する。第１の初期化薄膜トランジスターＴ４−１のソース電極１７６ｄ−１およびドレイン電極１７７ｄ−１は、第１の初期化薄膜トランジスターＴ４−１のゲート電極１２５ｄ−１と重なり合わない。

スキャン線１２１の下側には発光制御線１２３が配設され、発光制御線１２３は、半導体１３１の左側の縦部分および右側の縦部分とそれぞれ重なり合う。発光制御線１２３は、半導体１３１の左側の縦部分のうち動作制御薄膜トランジスターＴ５の半導体１３１ｅと重なり合い、動作制御薄膜トランジスターＴ５のソース電極１７６ｅおよびドレイン電極１７７ｅとは重なり合わない。また、発光制御線１２３は、半導体１３１の右側の縦部分のうち発光制御薄膜トランジスターＴ６の半導体１３１ｆと重なり合い、発光制御薄膜トランジスターＴ６のソース電極１７６ｆおよびドレイン電極１７７ｆとは重なり合わない。

直前のスキャン線１２２の上側には初期化電圧線１２４が配設され、初期化電圧線１２４は、一部の拡張された領域を有する。初期化電圧線１２４の拡張された領域は、他の配線と接触し易くするために拡張されている。初期化電圧線１２４は、第１の駆動電圧線１９２と平面図上において重なり合う。

初期化電圧線１２４は、半導体１３１と重なり合わない。

駆動薄膜トランジスターＴ１のゲート電極１２５ａは矩形状に形成され、半導体１３１の逆「己」字状を有する部分、すなわち、駆動薄膜トランジスターＴ１の半導体１３１ａと重なり合う。駆動薄膜トランジスターＴ１のソース電極１７６ａおよびドレイン電極１７７ａは、駆動薄膜トランジスターＴ１のゲート電極１２５ａと重なり合わない。

スキャン線１２１と、直前のスキャン線１２２と、発光制御線１２３と、初期化電圧線１２４および駆動薄膜トランジスターＴ１のゲート電極１２５ａと露出されているゲート絶縁膜１４１の上には、層間絶縁膜１６０が覆われている。層間絶縁膜１６０は、無機絶縁膜により形成されていてもよい。

層間絶縁膜１６０には、複数のコンタクト孔１６２、１６３、１６４、１６５、１６６、１６７、１６８が形成されている。

第２のコンタクト孔１６２は、初期化電圧線１２４を露出させ、第３のコンタクト孔１６３は、半導体１３１のさらに延びている「逆コ」の字状の部分の終端（第２の初期化薄膜トランジスターＴ４−２のソース電極１７６ｄ−２）を露出させる。なお、第２のコンタクト孔１６２が形成される部分において、初期化電圧線１２４は拡張された拡張領域を有していてもよい。第４のコンタクト孔１６４は、半導体１３１の左側の縦部分の上側の終端（スイッチング薄膜トランジスターＴ２のソース電極１７６ｂ）を露出させ、第５のコンタクト孔１６５は、半導体１３１の左側の縦部分の下側の終端（動作制御薄膜トランジスターＴ５のソース電極１７６ｅ）を露出させ、第６のコンタクト孔１６６は、半導体１３１の右側の縦部分からさらに延びている「逆コ」の字状の部分の一部分である第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１を露出させる。第７のコンタクト孔１６７は、駆動薄膜トランジスターＴ１のゲート電極１２５ａの一部の領域を露出させ、第８のコンタクト孔１６８は、半導体１３１の右側の縦部分の下側の終端（発光制御薄膜トランジスターＴ６のドレイン電極１７７ｆ）を露出させる。

層間絶縁膜１６０の上には、データ線１７１と、拡張領域１７５を有する第２の駆動電圧線１７２と、第１の接続部１７３と、第２の接続部１７４および第３の接続部１７８が形成されている。

データ線１７１は、第４のコンタクト孔１６４を通って縦方向に延びており、第４のコンタクト孔１６４を介してスイッチング薄膜トランジスターＴ２のソース電極１７６ｂと接続されている。その結果、データ線１７１を流れるデータ電圧がスイッチング薄膜トランジスターＴ２のソース電極１７６ｂに伝達される。

第２の駆動電圧線１７２は縦方向に延びており、駆動電圧ＥＬＶＤＤを縦方向に伝達する。第２の駆動電圧線１７２は拡張領域を有し、拡張領域は、一つの画素ごとに一つずつ形成されている。第２の駆動電圧線１７２の拡張領域は、ストレージキャパシターＣｓｔの第２の電極１７５を構成する。ストレージキャパシターＣｓｔの第２の電極１７５には駆動電圧ＥＬＶＤＤが印加される。ストレージキャパシターＣｓｔの第２の電極１７５は、薄膜トランジスターＴ１のゲート電極１２５ａおよび逆「己」字状を有する駆動薄膜トランジスターＴ１の半導体１３１ａと重なり合う。ストレージキャパシターＣｓｔは、薄膜トランジスターＴ１のゲート電極１２５ａと、ストレージキャパシターＣｓｔの第２の電極１７５およびこれらの間の層間絶縁膜１６０からなる。

以上のような第２の駆動電圧線１７２の構造によれば、第２の駆動電圧線１７２およびストレージキャパシターＣｓｔの第２の電極１７５は、 同じ物質により同時に形成されるので、別途の層にストレージキャパシターＣｓｔの電極を形成する必要がなく、その結果、製造時に用いられるマスクの数が減る。マスクの１枚当たりの値段を考慮すれば、製造コストも節減され、且つ、製造時間も短縮される。

第１の接続部１７３は、第２のコンタクト孔１６２および第３のコンタクト孔１６３を介して初期化電圧線１２４および第２の初期化薄膜トランジスターＴ４−２のソース電極１７６ｄ−２を接続する。その結果、第２の初期化薄膜トランジスターＴ４−２のソース電極１７６ｄ−２には初期化電圧Ｖｉｎｔが印加され、第１および第２の初期化薄膜トランジスターＴ４−１、Ｔ４−２をデュアルゲート構造の一つの薄膜トランジスターとして見なすことができるので、初期化薄膜トランジスターＴ４のソース電極に初期化電圧Ｖｉｎｔが印加されるものと解釈され得る。

第２の接続部１７４は、第６のコンタクト孔１６６および第７のコンタクト孔１６７を介して第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１および薄膜トランジスターＴ１のゲート電極１２５ａを接続する。その結果、薄膜トランジスターＴ１のゲート電極１２５ａには第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１の電圧が伝達される。駆動薄膜トランジスターＴ１のゲート電極１２５ａのうちの一部は、第２の駆動電圧線１７２の拡張領域と重なり合わない露出領域を有し、露出領域は、第２の接続部１７４を介して第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１と接続されている。

第３の接続部１７８は、第８のコンタクト孔１６８の上に形成されていて発光制御薄膜トランジスターＴ６のドレイン電極１７７ｆと接続されている。第３の接続部１７８の上には、平坦化膜１８０が配設されている。平坦化膜１８０には、第３の接続部１７８を露出させる第１の上部コンタクト孔１８１および第１の駆動電圧線１９２の一部を露出させる第２の上部コンタクト孔１８２が存在し、第２の上部コンタクト孔１８２により第２の駆動電圧線１７２を露出させる。

平坦化膜１８０の上には、画素電極１９１および第１の駆動電圧線１９２が形成されている。

まず、画素電極１９１は、平坦化膜１８０の第１の上部コンタクト孔１８１を介して第３の接続部１７８が接続されている。その結果、画素電極１９１は発光制御薄膜トランジスターＴ６のドレイン電極１７７ｆと接続されている。

第１の駆動電圧線１９２は、スキャン線１２１のように横方向に延びており、一部の拡張された領域を有して他の配線と接触し易くしている。第２の上部コンタクト孔１８２により第１の駆動電圧線１９２は第２の駆動電圧線１７２と電気的に接続されており、第１の駆動電圧線１９２は駆動電圧ＥＬＶＤＤを横方向に伝達する。第１の駆動電圧線１９２は、画素の面積を減らすために、より具体的には、非表示領域の面積を減らすために、初期化電圧線１２４と配置図上において重なり合っている。

画素電極１９１の上には有機発光層３７０が配設され、その上には共通電極２７０が配設される。画素電極１９１と、有機発光層３７０および共通電極２７０は有機発光ダイオード７０を構成し、画素電極１９１は、有機発光ダイオード７０のアノードである。

駆動薄膜トランジスターＴ１は、１２５ａ、１３１ａ、１７６ａ、１７７ａにより構成され、スイッチング薄膜トランジスターＴ２は、１２５ｂ、１３１ｂ、１７６ｂ、１７７ｂにより構成され、補償薄膜トランジスターＴ３−１、Ｔ３−２は、それぞれ１２５ｃ−１、１３１ｃ−１、１７６ｃ−１、１７７ｃ−１と１２５ｃ−２、１３１ｃ−２、１７６ｃ−２、１７７ｃ−２により構成され、初期化薄膜トランジスターＴ４−１、Ｔ４−２は、それぞれ１２５ｄ−１、１３１ｄ−１、１７６ｄ−１、１７７ｄ−１と１２５ｄ−２、１３１ｄ−２、１７６ｄ−２、１７７ｄ−２により構成され、動作制御薄膜トランジスターＴ５は、１２５ｅ、１３１ｅ、１７６ｅ、１７７ｅにより構成され、発光制御薄膜トランジスターＴ６は、１２５ｆ、１３１ｆ、１７６ｆ、１７７ｆにより構成される。なお、ストレージキャパシターＣｓｔは、１２５ａおよび１７５により構成される。

図１２乃至図１４の実施形態も、図３乃至図５の実施形態の製造方法に準拠して製造される。

以下、図１５および図１６に基づいて、本発明の他の実施形態による有機発光表示装置について説明する。

図１５は、本発明の他の実施形態による有機発光表示装置の一つの画素の等価回路図であり、図１６は、図１５の実施形態による有機発光表示装置の一つの画素に印加される信号のタイミング図である。

図１５は、図１に準拠する画素の等価回路図であり、図１とは異なり、バイパス薄膜トランジスターＴ７をさらに備え、バイパス信号ＢＰに基づいて、駆動電流Ｉｄの一部をバイパス電流ＩｂｐにバイパストランジスターＴ７を介して抜き出す。

図１５の回路図について詳細に説明すると、下記の通りである。

図１５に示すように、本発明の実施形態による有機発光表示装置の一つの画素は、複数本の信号線１２１、１２２、１２３、１２４、１２８、１７１、１２６／１７２と、複数本の信号線に接続されている複数の薄膜トランジスターＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７と、ストレージキャパシターＣｓｔおよび有機発光ダイオードＯＬＥＤを備える。

薄膜トランジスターは、駆動薄膜トランジスターＴ１と、スイッチング薄膜トランジスターＴ２と、補償薄膜トランジスターＴ３と、初期化薄膜トランジスターＴ４と、動作制御薄膜トランジスターＴ５と、発光制御薄膜トランジスターＴ６およびバイパストランジスターＴ７を備える。

信号線は、スキャン信号Ｓｎを伝達するスキャン線１２１と、初期化薄膜トランジスターＴ４に直前のスキャン信号Ｓｎ−１を伝達する前のスキャン線１２２と、動作制御薄膜トランジスターＴ５および発光制御薄膜トランジスターＴ６に発光制御信号Ｅｍを伝達する発光制御線１２３と、スキャン線１２１と交差し、データ信号Ｄｍを伝達するデータ線１７１と、駆動電圧ＥＬＶＤＤを伝達する駆動電圧線１２６／１７２と、駆動薄膜トランジスターＴ１を初期化させる初期化電圧Ｖｉｎｔを伝達する初期化電圧線１２４およびバイパストランジスターＴ７にバイパス信号ＢＰを伝達するバイパス制御線１２８を備える。ここで、駆動電圧線１２６／１７２は、スキャン線１２１と平行な第１の駆動電圧線１２６およびデータ線１７１と平行な第２の駆動電圧線１７２からなり、第１の駆動電圧線１２６および第２の駆動電圧線１７２は電気的に接続されている。

駆動薄膜トランジスターＴ１のゲート電極Ｇ１は、ストレージキャパシターＣｓｔの一方の端Ｃｓｔ１と接続されており、駆動薄膜トランジスターＴ１のソース電極Ｓ１は、動作制御薄膜トランジスターＴ５を経て駆動電圧線１２６／１７２と接続されており、駆動薄膜トランジスターＴ１のドレイン電極Ｄ１は、発光制御薄膜トランジスターＴ６を経て有機発光ダイオードＯＬＥＤのアノードと電気的に接続されている。駆動薄膜トランジスターＴ１は、スイッチング薄膜トランジスターＴ２のスイッチング動作によりデータ信号Ｄｍを伝達されて有機発光ダイオードＯＬＥＤに駆動電流を供給する。

スイッチング薄膜トランジスターＴ２のゲート電極Ｇ２は、スキャン線１２１と接続されており、スイッチング薄膜トランジスターＴ２のソース電極Ｓ２は、データ線１７１と接続されており、スイッチング薄膜トランジスターＴ２のドレイン電極Ｄ２は、駆動薄膜トランジスターＴ１のソース電極Ｓ１と接続されており、且つ、動作制御薄膜トランジスターＴ５を経て駆動電圧線１２６／１７２と接続されている。このようなスイッチング薄膜トランジスターＴ２は、スキャン線１２１を介して伝達されたスキャン信号Ｓｎによりターンオンされてデータ線１７１に伝達されたデータ信号Ｄｍを駆動薄膜トランジスターＴ１のソース電極に伝達するスイッチング動作を行う。

補償薄膜トランジスターＴ３のゲート電極Ｇ３は、スキャン線１２１に接続されており、補償薄膜トランジスターＴ３のソース電極Ｓ３は、駆動薄膜トランジスターＴ１のドレイン電極Ｄ１と接続されており、且つ、発光制御薄膜トランジスターＴ６を経て有機発光ダイオードＯＬＥＤのアノードと接続されており、補償薄膜トランジスターＴ３のドレイン電極Ｄ３は、ストレージキャパシターＣｓｔの一方の端Ｃｓｔ１と、初期化薄膜トランジスターＴ４のドレイン電極Ｄ４および駆動薄膜トランジスターＴ１のゲート電極Ｇ１と接続されている。このような補償薄膜トランジスターＴ３は、スキャン線１２１を介して伝達されたスキャン信号Ｓｎによりターンオンされて駆動薄膜トランジスターＴ１のゲート電極Ｇ１およびドレイン電極Ｄ１を接続して駆動薄膜トランジスターＴ１をダイオード接続させる。

初期化薄膜トランジスターＴ４のゲート電極Ｇ４は、直前のスキャン線１２２と接続されており、初期化薄膜トランジスターＴ４のソース電極Ｓ４は、初期化電圧線１２４と接続されており、初期化薄膜トランジスターＴ４のドレイン電極Ｄ４は、ストレージキャパシターＣｓｔの一方の端Ｃｓｔ１と、補償薄膜トランジスターＴ３のドレイン電極Ｄ３および駆動薄膜トランジスターＴ１のゲート電極Ｇ１と接続されている。このような初期化薄膜トランジスターＴ４は、直前のスキャン線１２２を介して伝達された直前のスキャン信号Ｓｎ−１によりターンオンされて初期化電圧Ｖｉｎｔを駆動薄膜トランジスターＴ１のゲート電極Ｇ１に伝達して駆動薄膜トランジスターＴ１のゲート電極Ｇ１の電圧を初期化させる初期化動作を行う。

動作制御薄膜トランジスターＴ５のゲート電極Ｇ５は、発光制御線１２３と接続されており、動作制御薄膜トランジスターＴ５のソース電極Ｓ５は、駆動電圧線１２６／１７２と接続されており、動作制御薄膜トランジスターＴ５のドレイン電極Ｄ５は、駆動薄膜トランジスターＴ１のソース電極Ｓ１およびスイッチング薄膜トランジスターＴ２のドレイン電極Ｄ２と接続されている。

発光制御薄膜トランジスターＴ６のゲート電極Ｇ６は、発光制御線１２３と接続されており、発光制御薄膜トランジスターＴ６のソース電極Ｓ６は、駆動薄膜トランジスターＴ１のドレイン電極Ｄ１および補償薄膜トランジスターＴ３のソース電極Ｓ３と接続されており、発光制御薄膜トランジスターＴ６のドレイン電極Ｄ６は、有機発光ダイオードＯＬＥＤのアノードと電気的に接続されている。このような動作制御薄膜トランジスターＴ５および発光制御薄膜トランジスターＴ６は、発光制御線１２３を介して伝達された発光制御信号Ｅｍにより同時にターンオンされて駆動電圧ＥＬＶＤＤが有機発光ダイオードＯＬＥＤに伝達されて有機発光ダイオードＯＬＥＤに駆動電流が流れる。

バイパス薄膜トランジスターＴ７は、バイパス制御線１２８からバイパス信号ＢＰを伝達される。バイパス信号ＢＰは、バイパス薄膜トランジスターＴ７を常にオフにし得る所定のレベルの電圧であり、バイパス薄膜トランジスターＴ７は、トランジスターオフレベルの電圧をゲート電極Ｇ７に伝達されることにより、バイパストランジスターＴ７が常にオフになり、オフになった状態で駆動電流Ｉｄの一部はバイパス電流ＩｂｐにバイパストランジスターＴ７を介して抜け出るようにする。

ストレージキャパシターＣｓｔの他方の端Ｃｓｔ２は、駆動電圧線１２６／１７２と接続されており、有機発光ダイオードＯＬＥＤのカソードは、共通電圧ＥＬＶＳＳと接続されている。これにより、有機発光ダイオードＯＬＥＤは、駆動薄膜トランジスターＴ１から駆動電流を伝達されて発光することにより画像を表示する。

以下、本発明の実施形態による有機発光表示装置の一つの画素の具体的な動作過程について図１６のタイミング図に基づいて詳しく説明する。

まず、初期化期間中に直前のスキャン線１２２を介してロウレベルの直前のスキャン信号Ｓｎ−１が供給される。このとき、発光制御線１２３を介して発光制御信号Ｅｍは既にロウレベルが印加されている。以下、ロウレベルの直前のスキャン信号Ｓｎ−１に対応して初期化薄膜トランジスターＴ４がターンオンされ、初期化電圧線１２４から初期化薄膜トランジスターＴ４を介して初期化電圧Ｖｉｎｔが駆動薄膜トランジスターＴ１のゲート電極Ｇ１に接続され、初期化電圧Ｖｉｎｔにより駆動薄膜トランジスターＴ１が初期化される。

この後、データプログラミング期間中にスキャン線１２１を介してロウレベルのスキャン信号Ｓｎが供給される。以下、ロウレベルのスキャン信号Ｓｎに対応してスイッチング薄膜トランジスターＴ２および補償薄膜トランジスターＴ３がターンオンされる。

このとき、駆動薄膜トランジスターＴ１は、ターンオンされた補償薄膜トランジスターＴ３によりダイオード接続され、順方向にバイアスされる。

すると、データ線１７１から供給されたデータ信号Ｄｍから駆動薄膜トランジスターＴ１のしきい電圧Ｖｔｈに見合う分だけ減少した補償電圧（Ｄｍ＋Ｖｔｈ、Ｖｔｈは、（−）の値）が駆動薄膜トランジスターＴ１のゲート電極Ｇ１に印加される。

ストレージキャパシターＣｓｔの両端には駆動電圧ＥＬＶＤＤおよび補償電圧Ｄｍ＋Ｖｔｈが印加され、ストレージキャパシターＣｓｔには両端の電圧差に対応する電荷が保存される。この後、発光期間中に発光制御線１２３から供給される発光制御信号Ｅｍがハイレバルからロウレベルに変更される。すると、発光期間中にロウレベルの発光制御信号Ｅｍにより動作制御薄膜トランジスターＴ５および発光制御薄膜トランジスターＴ６がターンオンされる。

すると、駆動薄膜トランジスターＴ１のゲート電極Ｇ１の電圧と駆動電圧ＥＬＶＤＤとの間の電圧差による駆動電流が発生し、発光制御薄膜トランジスターＴ６を介して駆動電流Ｉ_OLEDが有機発光ダイオードＯＬＥＤに供給される。発光期間中にストレージキャパシターＣｓｔにより駆動薄膜トランジスターＴ１のゲート電極−ソース電極電圧Ｖｇｓは「（Ｄｍ＋Ｖｔｈ）−ＥＬＶＤＤ」に保たれ、駆動薄膜トランジスターＴ１の電流−電圧間の関係によれば、駆動電流Ｉｄはソース電極−ゲート電極電圧からしきい電圧を差し引いた値の自乗「（Ｄｍ−ＥＬＶＤＤ）²」に比例する。このため、駆動電流Ｉ_OLEDは、駆動薄膜トランジスターＴ１のしきい電圧Ｖｔｈとは無関係に決定される。

一方、バイパス薄膜トランジスターＴ７は、バイパス制御線１２８からバイパス信号ＢＰを伝達される。バイパス信号ＢＰは、バイパス薄膜トランジスターＴ７を常にオフにし得る所定のレベルの電圧であり、バイパス薄膜トランジスターＴ７はトランジスターオフレベルの電圧をゲート電極Ｇ７に伝達されることにより、バイパストランジスターＴ７が常にオフになり、オフになった状態で駆動電流Ｉｄの一部はバイパス電流ＩｂｐにバイパストランジスターＴ７を介して抜け出るようにする。

ブラック映像を表示する駆動薄膜トランジスターの最小電流が駆動電流に流れる場合にも有機発光ダイオードＯＬＥＤが発光すれば、正常にブラック映像が表示されない。このため、バイパス薄膜トランジスターＴ７は、駆動薄膜トランジスターＴ１の最小電流の一部をバイパス電流Ｉｂｐとして有機発光ダイオード側の電流経路以外の他の電流経路に分散させることができる。ここで、駆動薄膜トランジスターの最小電流とは、駆動薄膜トランジスターのゲート−ソース電圧Ｖｇｓがしきい電圧Ｖｔｈよりも小さいため駆動薄膜トランジスターがオフになる条件における電流のことをいう。このように駆動薄膜トランジスターをオフにする条件における最小駆動電流（例えば、１０ｐＡ以下の電流）が有機発光ダイオードに伝達されてブラック輝度の映像として表現される。

ブラック映像を表示する最小駆動電流が流れる場合、バイパス電流Ｉｂｐの迂回伝達の影響が大きいのに対し、一般映像またはホワイト映像のような映像を表示する大きい駆動電流が流れる場合にはバイパス電流Ｉｂｐの影響が殆どないと言える。このため、ブラック映像を表示する駆動電流が流れる場合、駆動電流Ｉｄからバイパス薄膜トランジスターＴ７を介して抜け出たバイパス電流Ｉｂｐの電流量に見合う分だけ減少した有機発光ダイオードの発光電流Ｉｏｌｅｄは、ブラック映像を確実に表現可能なレベルの最小電流量を有することになる。

したがって、バイパス薄膜トランジスターを用いて正確なブラック輝度映像を実現してコントラスト比を向上させることができる。

図１６では、バイパス信号ＢＰは直前のスキャン信号Ｓｎ−１と同じ信号が供給されるので、バイパス薄膜トランジスターＴ７にバイパス制御線１２８の代わりに直前のスキャン線１２２と接続することができる。このときには、バイパス制御線１２８は省略可能である。

以下、図１５に示す有機発光表示装置の画素の詳細な構造について、図１７乃至図１９に基づいて詳細に説明する。

図１７は、本発明の実施形態による有機発光表示装置の一つの画素の配置図であり、図１８は、図１７の実施形態による有機発光表示装置における隣り合う三つの画素と一緒に示す配置図であり、図１９は、図１７の有機発光表示装置をＸＩＸ−ＸＩＸ線に沿って切り取った断面図である。

図１６に示すように、本発明の実施形態による有機発光表示装置の画素は、スキャン信号Ｓｎと、直前のスキャン信号Ｓｎ−１と、発光制御信号Ｅｍと、バイパス信号ＢＰおよび初期化電圧Ｖｉｎｔをそれぞれ印加され、行方向に沿って形成されているスキャン線１２１と、直前のスキャン線１２２と、発光制御線１２３と、バイパス制御線１２８および初期化電圧線１２４を備え、スキャン線１２１と、直前のスキャン線１２２と、発光制御線１２３と、バイパス制御線１２８および初期化電圧線１２４の全てと交差しており、画素にデータ信号Ｄｍを印加するデータ線１７１を備える。

また、駆動電圧ＥＬＶＤＤを印加する駆動電圧線１２６／１７２も備えられており、駆動電圧線１２６／１７２は、スキャン線１２１と平行な第１の駆動電圧線１２６およびデータ線１７１と平行な第２の駆動電圧線１７２からなる。第１の駆動電圧線１２６および第２の駆動電圧線１７２は、電気的に接続されている。

さらに、画素には、駆動薄膜トランジスターＴ１と、スイッチング薄膜トランジスターＴ２と、補償薄膜トランジスターＴ３−１、Ｔ３−２と、初期化薄膜トランジスターＴ４−１、Ｔ４−２と、動作制御薄膜トランジスターＴ５と、発光制御薄膜トランジスターＴ６と、バイパス薄膜トランジスターＴ７と、ストレージキャパシターＣｓｔおよび有機発光ダイオードＯＬＥＤが形成されている。図１７の実施形態を参照すると、補償薄膜トランジスターＴ３−１、Ｔ３−２および初期化薄膜トランジスターＴ４−１、Ｔ４−２は、デュアルゲート構造の薄膜トランジスターにより構成されており、以下、それぞれ二つのトランジスターが接続された構造を例にとって説明する。

駆動薄膜トランジスターＴ１と、スイッチング薄膜トランジスターＴ２と、補償薄膜トランジスターＴ３−１、Ｔ３−２と、初期化薄膜トランジスターＴ４−１、Ｔ４−２と、動作制御薄膜トランジスターＴ５と、発光制御薄膜トランジスターＴ６およびバイパス薄膜トランジスターＴ７のチャンネルは、接続されている一つの半導体１３１の内に形成されており、半導体１３１は、様々な形状に折り曲げられて形成されている。図１７の実施形態による半導体１３１は、駆動薄膜トランジスターＴ１の半導体１３１ａを中心に左右に垂直方向（データ線１７１と平行な方向）に延びた縦部分を備え、各縦部分の両端部は折れ曲がっている。なお、右側の縦部分の上部は、さらに延びている「逆コ」の字状に折れ曲がった部分を有し、右側の縦部分の下部は、下部にさらに延びた部分を有する。

駆動薄膜トランジスターＴ１の半導体１３１ａは逆「己」字状を有し、ほとんどが駆動薄膜トランジスターＴ１の半導体１３１ａを構成し、左右に配設される縦部分に隣り合う部分には、駆動薄膜トランジスターＴ１のそれぞれソース電極１７６ａおよびドレイン電極１７７ａが配設されている。駆動薄膜トランジスターＴ１の半導体１３１ａは、実施形態において逆「己」字状を有するが、様々な形状を有してもよく、一つ以上の折曲部を備える構造を有すれば十分である。また、駆動薄膜トランジスターＴ１の半導体１３１ａは、第１の方向に延びている複数の第１の延長部３１および第１の方向とは異なる第２の方向に延びている複数の第２の延長部３２を備え、折曲部３３は、前記第１の延長部３１および前記第２の延長部３２を接続する構造を有し得る。

駆動薄膜トランジスターＴ１のソース電極１７６ａと接続されている左側の縦部分には、上側に配設されるスイッチング薄膜トランジスターＴ２の半導体１３１ｂおよび下側に配設される動作制御薄膜トランジスターＴ５の半導体１３１ｅが形成されている。スイッチング薄膜トランジスターＴ２の半導体１３１ｂと動作制御薄膜トランジスターＴ５の半導体１３１ｅとの間にはスイッチング薄膜トランジスターＴ２のドレイン電極１７７ｂおよび動作制御薄膜トランジスターＴ５のドレイン電極１７７ｅが配設されていて駆動薄膜トランジスターＴ１のソース電極１７６ａと接続されている。

スイッチング薄膜トランジスターＴ２の半導体１３１ｂの上側にはスイッチング薄膜トランジスターＴ２のソース電極１７６ｂが配設され、動作制御薄膜トランジスターＴ５の半導体１３１ｅの下側には動作制御薄膜トランジスターＴ５のソース電極１７６ｅが配設されている。

一方、駆動薄膜トランジスターＴ１のドレイン電極１７７ａと接続されている右側の縦部分には、上側に配設される補償薄膜トランジスターＴ３−１、Ｔ３−２の半導体１３１ｃ−１、１３１ｃ−２および下側に配設される発光制御薄膜トランジスターＴ６の半導体１３１ｆが形成されている。正確には、補償薄膜トランジスターＴ３−１の半導体１３１ｃ−１は、半導体１３１の右側の縦部分の上端から左側に折れた部分に位置する。補償薄膜トランジスターＴ３−１、Ｔ３−２の半導体１３１ｃ−１、１３１ｃ−２と発光制御薄膜トランジスターＴ６の半導体１３１ｆとの間には、補償薄膜トランジスターＴ３−１、Ｔ３−２のうち第２の補償薄膜トランジスターＴ３−２のソース電極１７６ｃ−２および発光制御薄膜トランジスターＴ６のソース電極１７６ｆが配設されていて駆動薄膜トランジスターＴ１のドレイン電極１７７ａと接続されている。

補償薄膜トランジスターＴ３−１、Ｔ３−２の構造についてより詳細に説明すると、下記の通りである。補償薄膜トランジスターＴ３−１、Ｔ３−２は、第１の補償薄膜トランジスターＴ３−１および第２の補償薄膜トランジスターＴ３−２を備え、第１の補償薄膜トランジスターＴ３−１は、スキャン線１２１の突出部を中心に配設されており、第２の補償薄膜トランジスターＴ３−２は、スキャン線１２１および半導体１３１の右側の縦部分が重なり合う部分を中心に配設されている。

まず、第２の補償薄膜トランジスターＴ３−２のソース電極１７６ｃ−２は、発光制御薄膜トランジスターＴ６のソース電極１７６ｆおよび駆動薄膜トランジスターＴ１のドレイン電極１７７ａと接続されており、ゲート電極１２５ｃ−２は、スキャン線１２１のうち半導体１３１の右側の縦部分が重なり合う個所に配設され、半導体１３１ｃ−２は、半導体１３１の右側の縦部分のうちスキャン線１２１と重なり合う個所に配設され、ドレイン電極１７７ｃ−２は、半導体１３１の右側の縦部分のうち半導体１３１ｃ−２の上側に配設される。

一方、第１の補償薄膜トランジスターＴ３−１のソース電極１７６ｃ−１は、第２の補償薄膜トランジスターＴ３−２のドレイン電極１７７ｃ−２と接続されており、ゲート電極１２５ｃ−１は、スキャン線１２１の突出部に配設され、半導体１３１ｃ−１は、半導体１３１の右側の縦部分のうちスキャン線１２１の突出部と重なり合う個所に配設され、ドレイン電極１７７ｃ−１は、半導体１３１ｃ−１を基準としてソース電極１７６ｃ−１の反対側に配設される。第１の補償薄膜トランジスターＴ３−１は、本発明の実施形態において、半導体１３１の右側の縦部分から「逆コ」の字状にさらに延びた部分に配設される。

発光制御薄膜トランジスターＴ６の半導体１３１ｆの下側には発光制御薄膜トランジスターＴ６のドレイン電極１７７ｆが配設され、第２の補償薄膜トランジスターＴ３−２の半導体１３１ｃ−２およびドレイン電極１７７ｃ−１の上側にはさらに延びている「逆コ」の字状の追加延長部分に初期化薄膜トランジスターＴ４−１、Ｔ４−２の半導体１３１ｄ−１、１３１ｄ−２がさらに形成されている。第１の初期化薄膜トランジスターＴ４−１の半導体１３１ｄ−１と第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１との間には第１の初期化薄膜トランジスターＴ４−１のドレイン電極１７７ｄ−１が配設され、さらに延びている「逆コ」の字状の部分の終端には第２の初期化薄膜トランジスターＴ４−２のソース電極１７６ｄ−２が配設されている。

初期化薄膜トランジスターＴ４−１、Ｔ４−２の構造についてより詳細に説明すると、下記の通りである。初期化薄膜トランジスターＴ４−１、Ｔ４−２は、第１の初期化薄膜トランジスターＴ４−１および第２の初期化薄膜トランジスターＴ４−２を備え、第１の初期化薄膜トランジスターＴ４−１は、直前のスキャン線１２２の突出部を中心に配設されており、第２の初期化薄膜トランジスターＴ４−２は、直前のスキャン線１２２および半導体１３１の「逆コ」の字状の部分が重なり合う部分を中心に配設されている。

まず、第１の初期化薄膜トランジスターＴ４−１のドレイン電極１７７ｄ−１は、第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１と接続されており、ゲート電極１２５ｄ−１は、直前のスキャン線１２２のうち半導体１３１の「逆コ」の字状の部分が重なり合う個所に配設され、半導体１３１ｄ−１は、半導体１３１の「逆コ」の字状の部分のうち直前のスキャン線１２２の突出部と重なり合う個所に配設され、ドレイン電極１７７ｄ−１は、半導体１３１ｄ−１を基準としてソース電極１７６ｄ−１の反対側に配設される。

一方、第２の初期化薄膜トランジスターＴ４−２のドレイン電極１７７ｄ−２は、第１の初期化薄膜トランジスターＴ４−１のソース電極１７６ｄ−１と接続されており、ゲート電極１２５ｄ−２は、直前のスキャン線１２２のうち半導体１３１の「逆コ」の字状の部分と重なり合う部分に配設され、半導体１３１ｄ−２は、半導体１３１の「逆コ」の字状の部分のうち直前のスキャン線１２２と重なり合う個所に配設され、ソース電極１７６ｄ−２は、半導体１３１ｄ−２を基準としてドレイン電極１７７ｄ−２の反対側であって、半導体１３１の「逆コ」の字状の部分の終端に配設される。

また、発光制御薄膜トランジスターＴ６のドレイン電極１７７ｆの下側には、下部にさらに延びた部分が配設されている。発光制御薄膜トランジスターＴ６のドレイン電極１７７ｆに隣り合う側にはバイパス薄膜トランジスターＴ７のソース電極１７６ｇが配設されており、その次には、バイパス薄膜トランジスターＴ７の半導体１３１ｇおよびバイパス薄膜トランジスターＴ７のドレイン電極１７７ｇがこの順に配設されている。

実施形態によっては、半導体１３１の構造は様々であり、半導体１３１は、多結晶半導体で形成されていてもよい。半導体１３１に形成されているソース電極／ドレイン電極は、当該領域のみをドーピングして形成してもよい。なお、半導体１３１における異なるトランジスターのソース電極とドレイン電極との間の領域もドーピングされてソース電極およびドレイン電極が電気的に接続されていてもよい。

半導体１３１は絶縁基板１１０の上に形成されており、絶縁基板１１０と半導体１３１との間にはバッファー層１１１が配設されていてもよい。バッファー層１１１は、多結晶半導体を形成するために結晶化工程に際して絶縁基板１１０から不純物を遮断して多結晶半導体の特性を向上させ、絶縁基板１１０が受けるストレスを減らす役割を果たす。

半導体１３１の上には、これを覆うゲート絶縁膜１４１が形成されている。ゲート絶縁膜１４１は、無機絶縁膜により形成されていてもよい。

ゲート絶縁膜１４１の上には、行方向に沿って形成されているスキャン線１２１と、直前のスキャン線１２２と、発光制御線１２３と、初期化電圧線１２４と、第１の駆動電圧線１２６と、バイパス制御線１２８および駆動薄膜トランジスターＴ１のゲート電極１２５ａが形成されている。

スキャン線１２１および直前のスキャン線１２２は、それぞれ突出されている突出部を有し、スキャン線１２１の突出部は、直前のスキャン線１２２に向かって突出されており、直前のスキャン線１２２の突出部は、スキャン線１２１に向かって突出されている。

まず、スキャン線１２１の突出部は、スキャン線１２１の上方向に突出されており、第１の補償薄膜トランジスターＴ３−１の半導体１３１ｃ−１と重なり合い、第１の補償薄膜トランジスターＴ３−１のゲート電極１２５ｃ−１を構成する。第１の補償薄膜トランジスターＴ３−１のソース電極１７６ｃ−１およびドレイン電極１７７ｃ−１は、第１の補償薄膜トランジスターＴ３−１のゲート電極１２５ｃ−１と重なり合わない。

直前のスキャン線１２２の突出部は、直前のスキャン線１２２の下方向に突出されており、第１の初期化薄膜トランジスターＴ４−１の半導体１３１ｄ−１と重なり合い、第１の初期化薄膜トランジスターＴ４−１のゲート電極１２５ｄ−１を構成する。第１の初期化薄膜トランジスターＴ４−１のソース電極１７６ｄ−１およびドレイン電極１７７ｄ−１は、第１の初期化薄膜トランジスターＴ４−１のゲート電極１２５ｄ−１と重なり合わない。

スキャン線１２１の下側には発光制御線１２３が配設され、発光制御線１２３は、半導体１３１の左側の縦部分および右側の縦部分とそれぞれ重なり合う。発光制御線１２３は、半導体１３１の左側の縦部分のうち動作制御薄膜トランジスターＴ５の半導体１３１ｅと重なり合い、動作制御薄膜トランジスターＴ５のソース電極１７６ｅおよびドレイン電極１７７ｅとは重なり合わない。なお、発光制御線１２３は、半導体１３１の右側の縦部分のうち発光制御薄膜トランジスターＴ６の半導体１３１ｆと重なり合い、発光制御薄膜トランジスターＴ６のソース電極１７６ｆおよびドレイン電極１７７ｆとは重なり合わない。

直前のスキャン線１２２の上側には初期化電圧線１２４が配設され、初期化電圧線１２４は、一部の拡張された領域を有する。初期化電圧線１２４の拡張された領域は、他の配線と接触し易くするために拡張されている。

初期化電圧線１２４の上側には第１の駆動電圧線１２６が配設されており、第１の駆動電圧線１２６も一部の拡張された領域を有して他の配線と接触し易くしている。

初期化電圧線１２４および第１の駆動電圧線１２６は、半導体１３１と重なり合わない。

バイパス制御線１２８は、画素の最下部に横方向に延びており、半導体１３１のうち右側の縦部分の下部からさらに延びた部分と重なり合い、重なり合うさらに延びた部分にはバイパス薄膜トランジスターＴ７の半導体１３１ｇが配設される。

駆動薄膜トランジスターＴ１のゲート電極１２５ａは矩形状に形成され、半導体１３１の逆「己」字状を有する部分、すなわち、駆動薄膜トランジスターＴ１の半導体１３１ａと重なり合う。駆動薄膜トランジスターＴ１のソース電極１７６ａおよびドレイン電極１７７ａは、駆動薄膜トランジスターＴ１のゲート電極１２５ａと重なり合わない。

スキャン線１２１と、直前のスキャン線１２２と、発光制御線１２３と、初期化電圧線１２４と、第１の駆動電圧線１２６と、バイパス制御線１２８および駆動薄膜トランジスターＴ１のゲート電極１２５ａと露出されているゲート絶縁膜１４１の上には、層間絶縁膜１６０が覆われている。層間絶縁膜１６０は、無機絶縁膜により形成されてもよい。

層間絶縁膜１６０には、複数のコンタクト孔１６１、１６２、１６３、１６４、１６５、１６６、１６７、１６８、１６９が形成されている。

第１のコンタクト孔１６１は、第１の駆動電圧線１２６の拡張領域を露出させ、第２のコンタクト孔１６２は、初期化電圧線１２４の拡張領域を露出させ、第３のコンタクト孔１６３は、半導体１３１のさらに延びている「逆コ」の字状の部分の終端（第２の初期化薄膜トランジスターＴ４−２のソース電極１７６ｄ−２）を露出させる。第４のコンタクト孔１６４は、半導体１３１の左側の縦部分の上側の終端（スイッチング薄膜トランジスターＴ２のソース電極１７６ｂ）を露出させ、第５のコンタクト孔１６５は、半導体１３１の左側の縦部分の下側の終端（動作制御薄膜トランジスターＴ５のソース電極１７６ｅ）を露出させ、第６のコンタクト孔１６６は、半導体１３１の右側の縦部分からさらに延びている「逆コ」の字状の部分の一部分である第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１を露出させる。第７のコンタクト孔１６７は、駆動薄膜トランジスターＴ１のゲート電極１２５ａの一部の領域を露出させ、第８のコンタクト孔１６８は、半導体１３１の右側の縦部分の下側の終端（発光制御薄膜トランジスターＴ６のソース電極１７６ｆ）を露出させる。なお、第９のコンタクト孔１６９は、半導体１３１のうち右側の縦部分の下部でさらに延びた部分の終端（バイパス薄膜トランジスターＴ７のドレイン電極１７７ｇ）を露出させる。

層間絶縁膜１６０の上には、データ線１７１と、拡張領域１７５を有する第２の駆動電圧線１７２と、第１の接続部１７３と、第２の接続部１７４および第３の接続部１７８が形成されている。

データ線１７１は、第４のコンタクト孔１６４を通って縦方向に延びており、第４のコンタクト孔１６４を介してスイッチング薄膜トランジスターＴ２のソース電極１７６ｂと接続されている。その結果、データ線１７１を流れるデータ電圧がスイッチング薄膜トランジスターＴ２のソース電極１７６ｂに伝達される。

第２の駆動電圧線１７２は縦方向に延びており、第１のコンタクト孔１６１を介して第１の駆動電圧線１２６と接続されている。第１の駆動電圧線１２６は、駆動電圧ＥＬＶＤＤを横方向に伝達し、第２の駆動電圧線１７２は、駆動電圧ＥＬＶＤＤを縦方向に伝達する。第２の駆動電圧線１７２は拡張領域を有し、拡張領域は、一つの画素ごとに一つずつ形成されている。第２の駆動電圧線１７２の拡張領域は、ストレージキャパシターＣｓｔの第２の電極１７５を構成する。ストレージキャパシターＣｓｔの第２の電極１７５には駆動電圧ＥＬＶＤＤが印加される。ストレージキャパシターＣｓｔの第２の電極１７５は、薄膜トランジスターＴ１のゲート電極１２５ａおよび逆「己」字状を有する駆動薄膜トランジスターＴ１の半導体１３１ａと重なり合う。ストレージキャパシターＣｓｔは、薄膜トランジスターＴ１のゲート電極１２５ａと、ストレージキャパシターＣｓｔの第２の電極１７５およびこれらの間の層間絶縁膜１６０からなる。

以上のような第２の駆動電圧線１７２の構造によれば、第２の駆動電圧線１７２およびストレージキャパシターＣｓｔの第２の電極１７５は、同じ物質により同時に形成されるので、別途の層にストレージキャパシターＣｓｔの電極を形成する必要がなく、その結果、製造時に用いられるマスクの数が減る。マスクの１枚当たりの値段を考慮すれば、製造コストも節減され、且つ、製造時間も短縮される。

第１の接続部１７３は、第２のコンタクト孔１６２と、第３のコンタクト孔１６３および第９のコンタクト孔１６９を介して初期化電圧線１２４と、第２の初期化薄膜トランジスターＴ４−２のソース電極１７６ｄ−２およびバイパス薄膜トランジスターＴ７のドレイン電極１７７ｇを接続する。その結果、第２の初期化薄膜トランジスターＴ４−２のソース電極１７６ｄ−２およびバイパス薄膜トランジスターＴ７のドレイン電極１７７ｇには初期化電圧Ｖｉｎｔが印加される。ここで、第１および第２の初期化薄膜トランジスターＴ４−１、Ｔ４−２をデュアルゲート構造の一つの薄膜トランジスターとして見なすことができるので、初期化薄膜トランジスターＴ４のソース電極に初期化電圧Ｖｉｎｔが印加されるものと解釈され得る。

第２の接続部１７４は、第６のコンタクト孔１６６および第７のコンタクト孔１６７を介して第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１および薄膜トランジスターＴ１のゲート電極１２５ａを接続する。その結果、薄膜トランジスターＴ１のゲート電極１２５ａには第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１の電圧が伝達される。駆動薄膜トランジスターＴ１のゲート電極１２５ａのうちの一部は、第２の駆動電圧線１７２の拡張領域と重なり合わない露出領域を有し、露出領域は、第２の接続部１７４を介して第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１と接続されている。

第３の接続部１７８は、第８のコンタクト孔１６８の上に形成されていて発光制御薄膜トランジスターＴ６のドレイン電極１７７ｆと接続されている。第３の接続部１７８の上には、平坦化膜１８０が配設されている。平坦化膜１８０には、第１の上部コンタクト孔１８１があって第３の接続部１７８を露出させる。平坦化膜１８０の上には画素電極１９１が配設され、平坦化膜の第１の上部コンタクト孔１８１を介して画素電極１９１および第３の接続部１７８が接続されている。その結果、画素電極１９１は、発光制御薄膜トランジスターＴ６のドレイン電極１７７ｆと接続されている。画素電極１９１の上には有機発光層３７０が配設され、その上には共通電極２７０が配設される。画素電極１９１と、有機発光層３７０および共通電極２７０は有機発光ダイオード７０を構成し、画素電極１９１は、有機発光ダイオード７０のアノードである。

駆動薄膜トランジスターＴ１は、１２５ａ、１３１ａ、１７６ａ、１７７ａにより構成され、スイッチング薄膜トランジスターＴ２は、１２５ｂ、１３１ｂ、１７６ｂ、１７７ｂにより構成され、補償薄膜トランジスターＴ３−１、Ｔ３−２は、それぞれ１２５ｃ−１、１３１ｃ−１、１７６ｃ−１、１７７ｃ−１と１２５ｃ−２、１３１ｃ−２、１７６ｃ−２、１７７ｃ−２により構成され、初期化薄膜トランジスターＴ４−１、Ｔ４−２は、それぞれ１２５ｄ−１、１３１ｄ−１、１７６ｄ−１、１７７ｄ−１と１２５ｄ−２、１３１ｄ−２、１７６ｄ−２、１７７ｄ−２により構成され、動作制御薄膜トランジスターＴ５は、１２５ｅ、１３１ｅ、１７６ｅ、１７７ｅにより構成され、発光制御薄膜トランジスターＴ６は、１２５ｆ、１３１ｆ、１７６ｆ、１７７ｆにより構成され、発光制御薄膜トランジスターＴ６は、１２５ｆ、１３１ｆ、１７６ｆ、１７７ｆにより構成され、バイパス薄膜トランジスターＴ７は、１２５ｇ、１３１ｇ、１７６ｇ、１７７ｇにより構成される。なお、ストレージキャパシターＣｓｔは、１２５ａおよび１７５により構成される。

図１７乃至図１９の実施形態も、図３乃至図５の実施形態の製造方法に準拠して製造される。

以下、図２０乃至図２２に基づいて、本発明の他の実施形態による有機発光表示装置について説明する。

図２０乃至図２２は、図１５と同じ回路構成を有するが、図１７乃至図１９とは異なり、第１の駆動電圧線１９２がスキャン線１２１と同じ層に形成されず、画素電極１９１と同じ層に形成されるという点に相違点がある。図２０の実施形態における第１の駆動電圧線１９２は、第２の駆動電圧線１７２および第１のコンタクト孔により接触するが、第１のコンタクト孔は平坦化膜１８０に配設される。なお、第１の駆動電圧線１９２が初期化電圧線１２４と配置図上において重なり合う。

以下、図２０乃至図２２に基づいて詳細に説明する。

図２０は、本発明の実施形態による有機発光表示装置の一つの画素の配置図であり、図２１は、図２０の実施形態による有機発光表示装置における隣り合う三つの画素と一緒に示す配置図であり、図２２は、図２１の有機発光表示装置をＸＸＩＩ−ＸＸＩＩ線に沿って切り取った断面図である。

図２０の実施形態による有機発光表示装置の画素は、図１６に示されているスキャン信号Ｓｎと、直前のスキャン信号Ｓｎ−１と、発光制御信号Ｅｍと、バイパス信号ＢＰおよび初期化電圧Ｖｉｎｔをそれぞれ印加され、行方向に沿って形成されているスキャン線１２１と、直前のスキャン線１２２と、発光制御線１２３と、バイパス制御線１２８および初期化電圧線１２４を備え、スキャン線１２１と、直前のスキャン線１２２と、発光制御線１２３と、バイパス制御線１２８および初期化電圧線１２４の全てと交差しており、画素にデータ信号Ｄｍを印加するデータ線１７１を備える。

また、駆動電圧ＥＬＶＤＤを印加する駆動電圧線１９２／１７２も備えられており、駆動電圧線１９２／１７２はスキャン線１２１と平行であり、画素電極１９１と同じ層に配設される第１の駆動電圧線１９２およびデータ線１７１と平行な第２の駆動電圧線１７２からなる。第１の駆動電圧線１９２および第２の駆動電圧線１７２は、電気的に接続されている。

さらに、画素には、駆動薄膜トランジスターＴ１と、スイッチング薄膜トランジスターＴ２と、補償薄膜トランジスターＴ３−１、Ｔ３−２と、初期化薄膜トランジスターＴ４−１、Ｔ４−２と、動作制御薄膜トランジスターＴ５と、発光制御薄膜トランジスターＴ６と、バイパス薄膜トランジスターＴ７と、ストレージキャパシターＣｓｔおよび有機発光ダイオードＯＬＥＤが形成されている。図２０の実施形態を参照すると、補償薄膜トランジスターＴ３−１、Ｔ３−２および初期化薄膜トランジスターＴ４−１、Ｔ４−２は、デュアルゲート構造の薄膜トランジスターにより構成されており、以下では、それぞれ二つのトランジスターが接続された構造を例にとって説明する。

駆動薄膜トランジスターＴ１と、スイッチング薄膜トランジスターＴ２と、補償薄膜トランジスターＴ３−１、Ｔ３−２と、初期化薄膜トランジスターＴ４−１、Ｔ４−２と、動作制御薄膜トランジスターＴ５と、発光制御薄膜トランジスターＴ６およびバイパス薄膜トランジスターＴ７のチャンネルは、接続されている一つの半導体１３１の内に形成されており、半導体１３１は、様々な形状に折り曲げられて形成されている。図２０の実施形態による半導体１３１は、駆動薄膜トランジスターＴ１の半導体１３１ａを中心に左右に垂直方向（データ線１７１と平行な方向）に延びた縦部分を備え、各縦部分の両端部は折れ曲がっている。なお、右側の縦部分の上部はさらに延びている「逆コ」の字状に折れ曲がった部分を有し、右側の縦部分の下部は下部にさらに延びた部分を有する。

駆動薄膜トランジスターＴ１の半導体１３１ａは逆「己」字状を有し、ほとんどが駆動薄膜トランジスターＴ１の半導体１３１ａを構成し、左右に配設される縦部分に隣り合う部分には駆動薄膜トランジスターＴ１のそれぞれソース電極１７６ａおよびドレイン電極１７７ａが配設されている。駆動薄膜トランジスターＴ１の半導体１３１ａは、実施形態において逆「己」字状を有するが、様々な形状を有してもよく、一つ以上の折曲部を備える構造を有すれば十分である。なお、駆動薄膜トランジスターＴ１の半導体１３１ａは、第１の方向に延びている複数の第１の延長部３１および第１の方向とは異なる第２の方向に延びている複数の第２の延長部３２を備え、折曲部３３は、前記第１の延長部３１および前記第２の延長部３２を接続する構造を有し得る。

駆動薄膜トランジスターＴ１のソース電極１７６ａと接続されている左側の縦部分には、上側に配設されるスイッチング薄膜トランジスターＴ２の半導体１３１ｂおよび下側に配設される動作制御薄膜トランジスターＴ５の半導体１３１ｅが形成されている。スイッチング薄膜トランジスターＴ２の半導体１３１ｂと動作制御薄膜トランジスターＴ５の半導体１３１ｅとの間には、スイッチング薄膜トランジスターＴ２のドレイン電極１７７ｂおよび動作制御薄膜トランジスターＴ５のドレイン電極１７７ｅが配設されていて駆動薄膜トランジスターＴ１のソース電極１７６ａと接続されている。

スイッチング薄膜トランジスターＴ２の半導体１３１ｂの上側にはスイッチング薄膜トランジスターＴ２のソース電極１７６ｂが配設され、動作制御薄膜トランジスターＴ５の半導体１３１ｅの下側には動作制御薄膜トランジスターＴ５のソース電極１７６ｅが配設されている。

一方、駆動薄膜トランジスターＴ１のドレイン電極１７７ａと接続されている右側の縦部分には、上側に配設される補償薄膜トランジスターＴ３−１、Ｔ３−２の半導体１３１ｃ−１、１３１ｃ−２および下側に配設される発光制御薄膜トランジスターＴ６の半導体１３１ｆが形成されている。正確には、補償薄膜トランジスターＴ３−１の半導体１３１ｃ−１は、半導体１３１の右側の縦部分の上端から左側に折れた部分に位置する。補償薄膜トランジスターＴ３−１、Ｔ３−２の半導体１３１ｃ−１、１３１ｃ−２と発光制御薄膜トランジスターＴ６の半導体１３１ｆとの間には、補償薄膜トランジスターＴ３−１、Ｔ３−２のうち第２の補償薄膜トランジスターＴ３−２のソース電極１７６ｃ−２および発光制御薄膜トランジスターＴ６のソース電極１７６ｆが配設されていて駆動薄膜トランジスターＴ１のドレイン電極１７７ａと接続されている。

補償薄膜トランジスターＴ３−１、Ｔ３−２の構造についてより詳細に説明すると、下記の通りである。補償薄膜トランジスターＴ３−１、Ｔ３−２は、第１の補償薄膜トランジスターＴ３−１および第２の補償薄膜トランジスターＴ３−２を備え、第１の補償薄膜トランジスターＴ３−１は、スキャン線１２１の突出部を中心に配設されており、第２の補償薄膜トランジスターＴ３−２は、スキャン線１２１および半導体１３１の右側の縦部分が重なり合う部分を中心に配設されている。

まず、第２の補償薄膜トランジスターＴ３−２のソース電極１７６ｃ−２は、発光制御薄膜トランジスターＴ６のソース電極１７６ｆおよび駆動薄膜トランジスターＴ１のドレイン電極１７７ａと接続されており、ゲート電極１２５ｃ−２は、スキャン線１２１のうち半導体１３１の右側の縦部分が重なり合う個所に配設され、半導体１３１ｃ−２は、半導体１３１の右側の縦部分のうちスキャン線１２１と重なり合う個所に配設され、ドレイン電極１７７ｃ−２は、半導体１３１の右側の縦部分のうち半導体１３１ｃ−２の上側に配設される。

一方、第１の補償薄膜トランジスターＴ３−１のソース電極１７６ｃ−１は、第２の補償薄膜トランジスターＴ３−２のドレイン電極１７７ｃ−２と接続されており、ゲート電極１２５ｃ−１は、スキャン線１２１の突出部に配設され、半導体１３１ｃ−１は、半導体１３１の右側の縦部分のうちスキャン線１２１の突出部と重なり合う個所に配設され、ドレイン電極１７７ｃ−１は、半導体１３１ｃ−１を基準としてソース電極１７６ｃ−１の反対側に配設される。第１の補償薄膜トランジスターＴ３−１は、本発明の実施形態において、半導体１３１の右側の縦部分から「逆コ」の字状にさらに延びた部分に配設される。

発光制御薄膜トランジスターＴ６の半導体１３１ｆの下側には発光制御薄膜トランジスターＴ６のドレイン電極１７７ｆが配設され、第２の補償薄膜トランジスターＴ３−２の半導体１３１ｃ−２およびドレイン電極１７７ｃ−１の上側にはさらに延びている「逆コ」の字状の追加延長部分に初期化薄膜トランジスターＴ４−１、Ｔ４−２の半導体１３１ｄ−１、１３１ｄ−２がさらに形成されている。第１の初期化薄膜トランジスターＴ４−１の半導体１３１ｄ−１と第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１との間には、第１の初期化薄膜トランジスターＴ４−１のドレイン電極１７７ｄ−１が配設され、さらに延びている「逆コ」の字状の部分の終端には第２の初期化薄膜トランジスターＴ４−２のソース電極１７６ｄ−２が配設されている。

初期化薄膜トランジスターＴ４−１、Ｔ４−２の構造についてより詳細に説明すると、下記の通りである。初期化薄膜トランジスターＴ４−１、Ｔ４−２は、第１の初期化薄膜トランジスターＴ４−１および第２の初期化薄膜トランジスターＴ４−２を備え、第１の初期化薄膜トランジスターＴ４−１は、直前のスキャン線１２２の突出部を中心に配設されており、第２の初期化薄膜トランジスターＴ４−２は、直前のスキャン線１２２および半導体１３１の「逆コ」の字状の部分が重なり合う部分を中心に配設されている。

まず、第１の初期化薄膜トランジスターＴ４−１のドレイン電極１７７ｄ−１は、第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１と接続されており、ゲート電極１２５ｄ−１は、直前のスキャン線１２２のうち半導体１３１の「逆コ」の字状の部分が重なり合う個所に配設され、半導体１３１ｄ−１は、半導体１３１の「逆コ」の字状の部分のうち直前のスキャン線１２２の突出部と重なり合う個所に配設され、ドレイン電極１７７ｄ−１は、半導体１３１ｄ−１を基準としてソース電極１７６ｄ−１の反対側に配設される。

一方、第２の初期化薄膜トランジスターＴ４−２のドレイン電極１７７ｄ−２は、第１の初期化薄膜トランジスターＴ４−１のソース電極１７６ｄ−１と接続されており、ゲート電極１２５ｄ−２は、直前のスキャン線１２２のうち半導体１３１の「逆コ」の字状の部分と重なり合う部分に配設され、半導体１３１ｄ−２は、半導体１３１の「逆コ」の字状の部分のうち直前のスキャン線１２２と重なり合う個所に配設され、ソース電極１７６ｄ−２は、半導体１３１ｄ−２を基準としてドレイン電極１７７ｄ−２の反対側であって、半導体１３１の「逆コ」の字状の部分の終端に配設される。

また、発光制御薄膜トランジスターＴ６のドレイン電極１７７ｆの下側には、下部にさらに延びた部分が配設されている。発光制御薄膜トランジスターＴ６のドレイン電極１７７ｆに隣り合う側にはバイパス薄膜トランジスターＴ７のソース電極１７６ｇが配設されており、その次には、バイパス薄膜トランジスターＴ７の半導体１３１ｇおよびバイパス薄膜トランジスターＴ７のドレイン電極１７７ｇがこの順に配設されている。

実施形態によっては半導体１３１の構造は様々であり、半導体１３１は、多結晶半導体で形成されていてもよい。半導体１３１に形成されているソース電極／ドレイン電極は、当該領域のみをドーピングして形成してもよい。なお、半導体１３１における異なるトランジスターのソース電極とドレイン電極との間の領域もドーピングされてソース電極およびドレイン電極が電気的に接続されていてもよい。

半導体１３１は、絶縁基板１１０の上に形成されており、絶縁基板１１０と半導体１３１との間にはバッファー層１１１が配設されていてもよい。バッファー層１１１は、多結晶半導体を形成するために、結晶化工程に際して絶縁基板１１０から不純物を遮断して多結晶半導体の特性を向上させ、絶縁基板１１０が受けるストレスを減らす役割を果たす。

半導体１３１の上には、これを覆うゲート絶縁膜１４１が形成されている。ゲート絶縁膜１４１は、無機絶縁膜により形成されてもよい。

ゲート絶縁膜１４１の上には、行方向に沿って形成されているスキャン線１２１と、直前のスキャン線１２２と、発光制御線１２３と、初期化電圧線１２４と、バイパス制御線１２８および駆動薄膜トランジスターＴ１のゲート電極１２５ａが形成されている。

スキャン線１２１および直前のスキャン線１２２は、それぞれ突出されている突出部を有し、スキャン線１２１の突出部は、直前のスキャン線１２２に向かって突出されており、直前のスキャン線１２２の突出部は、スキャン線１２１に向かって突出されている。

まず、スキャン線１２１の突出部は、スキャン線１２１の上方向に突出されており、第１の補償薄膜トランジスターＴ３−１の半導体１３１ｃ−１と重なり合い、第１の補償薄膜トランジスターＴ３−１のゲート電極１２５ｃ−１を構成する。第１の補償薄膜トランジスターＴ３−１のソース電極１７６ｃ−１およびドレイン電極１７７ｃ−１は、第１の補償薄膜トランジスターＴ３−１のゲート電極１２５ｃ−１と重なり合わない。

直前のスキャン線１２２の突出部は、直前のスキャン線１２２の下方向に突出されており、第１の初期化薄膜トランジスターＴ４−１の半導体１３１ｄ−１と重なり合い、第１の初期化薄膜トランジスターＴ４−１のゲート電極１２５ｄ−１を構成する。第１の初期化薄膜トランジスターＴ４−１のソース電極１７６ｄ−１およびドレイン電極１７７ｄ−１は、第１の初期化薄膜トランジスターＴ４−１のゲート電極１２５ｄ−１と重なり合わない。

スキャン線１２１の下側には発光制御線１２３が配設され、発光制御線１２３は、半導体１３１の左側の縦部分および右側の縦部分とそれぞれ重なり合う。発光制御線１２３は、半導体１３１の左側の縦部分のうち動作制御薄膜トランジスターＴ５の半導体１３１ｅと重なり合い、動作制御薄膜トランジスターＴ５のソース電極１７６ｅおよびドレイン電極１７７ｅとは重なり合わない。また、発光制御線１２３は、半導体１３１の右側の縦部分のうち発光制御薄膜トランジスターＴ６の半導体１３１ｆと重なり合い、発光制御薄膜トランジスターＴ６のソース電極１７６ｆおよびドレイン電極１７７ｆとは重なり合わない。

直前のスキャン線１２２の上側には初期化電圧線１２４が配設され、初期化電圧線１２４は、一部の拡張された領域を有していてもよい。初期化電圧線１２４の拡張された領域は、他の配線と接触し易くするために拡張されている。

初期化電圧線１２４は、半導体１３１と重なり合わない。

バイパス制御線１２８は、画素の最下部に横方向に延びており、半導体１３１のうち右側の縦部分の下部からさらに延びた部分と重なり合い、重なり合うさらに延びた部分にはバイパス薄膜トランジスターＴ７の半導体１３１ｇが配設される。

駆動薄膜トランジスターＴ１のゲート電極１２５ａは矩形状に形成され、半導体１３１の逆「己」字状を有する部分、すなわち、駆動薄膜トランジスターＴ１の半導体１３１ａと重なり合う。駆動薄膜トランジスターＴ１のソース電極１７６ａおよびドレイン電極１７７ａは、駆動薄膜トランジスターＴ１のゲート電極１２５ａと重なり合わない。

スキャン線１２１と、直前のスキャン線１２２と、発光制御線１２３と、初期化電圧線１２４と、バイパス制御線１２８および駆動薄膜トランジスターＴ１のゲート電極１２５ａと露出されているゲート絶縁膜１４１の上には、層間絶縁膜１６０が覆われている。層間絶縁膜１６０は、無機絶縁膜により形成されていてもよい。

層間絶縁膜１６０には、複数のコンタクト孔１６２、１６３、１６４、１６５、１６６、１６７、１６８、１６９が形成されている。

第２のコンタクト孔１６２は、初期化電圧線１２４を露出させ、第３のコンタクト孔１６３は、半導体１３１のさらに延びている「逆コ」の字状の部分の終端（第２の初期化薄膜トランジスターＴ４−２のソース電極１７６ｄ−２）を露出させる。なお、第２のコンタクト孔１６２が形成される部分において、初期化電圧線１２４は拡張された拡張領域を有していてもよい。第４のコンタクト孔１６４は、半導体１３１の左側の縦部分の上側の終端（スイッチング薄膜トランジスターＴ２のソース電極１７６ｂ）を露出させ、第５のコンタクト孔１６５は、半導体１３１の左側の縦部分の下側の終端（動作制御薄膜トランジスターＴ５のソース電極１７６ｅ）を露出させ、第６のコンタクト孔１６６は、半導体１３１の右側の縦部分からさらに延びている「逆コ」の字状の部分の一部分である第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１を露出させる。第７のコンタクト孔１６７は、駆動薄膜トランジスターＴ１のゲート電極１２５ａの一部の領域を露出させ、第８のコンタクト孔１６８は、半導体１３１の右側の縦部分の下側の終端（発光制御薄膜トランジスターＴ６のソース電極１７６ｆ）を露出させる。なお、第９のコンタクト孔１６９は、半導体１３１のうち右側の縦部分の下部からさらに延びた部分の終端（バイパス薄膜トランジスターＴ７のドレイン電極１７７ｇ）を露出させる。

層間絶縁膜１６０の上には、データ線１７１と、拡張領域１７５を有する第２の駆動電圧線１７２と、第１の接続部１７３と、第２の接続部１７４および第３の接続部１７８が形成されている。

データ線１７１は、第４のコンタクト孔１６４を通って縦方向に延びており、第４のコンタクト孔１６４を介してスイッチング薄膜トランジスターＴ２のソース電極１７６ｂと接続されている。その結果、データ線１７１を流れるデータ電圧がスイッチング薄膜トランジスターＴ２のソース電極１７６ｂに伝達される。

第２の駆動電圧線１７２は縦方向に延びており、駆動電圧ＥＬＶＤＤを縦方向に伝達する。第２の駆動電圧線１７２は拡張領域を有し、拡張領域は、一つの画素ごとに一つずつ形成されている。第２の駆動電圧線１７２の拡張領域は、ストレージキャパシターＣｓｔの第２の電極１７５を構成する。ストレージキャパシターＣｓｔの第２の電極１７５には駆動電圧ＥＬＶＤＤが印加される。ストレージキャパシターＣｓｔの第２の電極１７５は、薄膜トランジスターＴ１のゲート電極１２５ａおよび逆「己」字状を有する駆動薄膜トランジスターＴ１の半導体１３１ａと重なり合う。ストレージキャパシターＣｓｔは、薄膜トランジスターＴ１のゲート電極１２５ａと、ストレージキャパシターＣｓｔの第２の電極１７５およびこれらの間の層間絶縁膜１６０からなる。

以上のような第２の駆動電圧線１７２の構造によれば、第２の駆動電圧線１７２およびストレージキャパシターＣｓｔの第２の電極１７５は同じ物質により同時に形成されるので、別途の層にストレージキャパシターＣｓｔの電極を形成する必要がなく、その結果、製造時に用いられるマスクの数が減る。マスクの１枚当たりの値段を考慮すれば、製造コストも節減され、且つ、製造時間も短縮される。

第１の接続部１７３は、第２のコンタクト孔１６２と、第３のコンタクト孔１６３および第９のコンタクト孔１６９を介して初期化電圧線１２４と、第２の初期化薄膜トランジスターＴ４−２のソース電極１７６ｄ−２およびバイパス薄膜トランジスターＴ７のドレイン電極１７７ｇを接続する。その結果、第２の初期化薄膜トランジスターＴ４−２のソース電極１７６ｄ−２およびバイパス薄膜トランジスターＴ７のドレイン電極１７７ｇには初期化電圧Ｖｉｎｔが印加される。ここで、第１および第２の初期化薄膜トランジスターＴ４−１、Ｔ４−２をデュアルゲート構造の一つの薄膜トランジスターとして見なすことができるので、初期化薄膜トランジスターＴ４のソース電極に初期化電圧Ｖｉｎｔが印加されるものと解釈され得る。

第２の接続部１７４は、第６のコンタクト孔１６６および第７のコンタクト孔１６７を介して第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１および薄膜トランジスターＴ１のゲート電極１２５ａを接続する。その結果、薄膜トランジスターＴ１のゲート電極１２５ａには第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１の電圧が伝達される。駆動薄膜トランジスターＴ１のゲート電極１２５ａのうちの一部は、第２の駆動電圧線１７２の拡張領域と重なり合わない露出領域を有し、露出領域は、第２の接続部１７４を介して第１の補償薄膜トランジスターＴ３−１のドレイン電極１７７ｃ−１と接続されている。

第３の接続部１７８は、第８のコンタクト孔１６８の上に形成されていて発光制御薄膜トランジスターＴ６のドレイン電極１７７ｆと接続されている。第３の接続部１７８の上には平坦化膜１８０が配設されている。平坦化膜１８０には、第３の接続部１７８を露出させる第１の上部コンタクト孔１８１および第１の駆動電圧線１９２の一部を露出させる第２の上部コンタクト孔１８２が存在し、第２の上部コンタクト孔１８２により第２の駆動電圧線１７２を露出させる。

平坦化膜１８０の上には、画素電極１９１および第１の駆動電圧線１９２が形成されている。

まず、画素電極１９１は、平坦化膜１８０の第１の上部コンタクト孔１８１を介して第３の接続部１７８が接続されている。その結果、画素電極１９１は発光制御薄膜トランジスターＴ６のドレイン電極１７７ｆと接続されている。

第１の駆動電圧線１９２は、スキャン線１２１のように横方向に延びており、一部の拡張された領域を有して他の配線と接触し易くしている。第２の上部コンタクト孔１８２により第１の駆動電圧線１９２は第２の駆動電圧線１７２と電気的に接続されており、第１の駆動電圧線１９２は、駆動電圧ＥＬＶＤＤを横方向に伝達する。第１の駆動電圧線１９２は、画素の面積を減らすために、より具体的には、非表示領域の面積を減らすために、初期化電圧線１２４と配置図上において重なり合っている。

画素電極１９１の上には有機発光層３７０が配設され、その上には共通電極２７０が配設される。画素電極１９１と、有機発光層３７０および共通電極２７０は有機発光ダイオード７０を構成し、画素電極１９１は、有機発光ダイオード７０のアノードである。

駆動薄膜トランジスターＴ１は、１２５ａ、１３１ａ、１７６ａ、１７７ａにより構成され、スイッチング薄膜トランジスターＴ２は、１２５ｂ、１３１ｂ、１７６ｂ、１７７ｂにより構成され、補償薄膜トランジスターＴ３−１、Ｔ３−２は、それぞれ１２５ｃ−１、１３１ｃ−１、１７６ｃ−１、１７７ｃ−１と１２５ｃ−２、１３１ｃ−２、１７６ｃ−２、１７７ｃ−２により構成され、初期化薄膜トランジスターＴ４−１、Ｔ４−２は、それぞれ１２５ｄ−１、１３１ｄ−１、１７６ｄ−１、１７７ｄ−１と１２５ｄ−２、１３１ｄ−２、１７６ｄ−２、１７７ｄ−２により構成され、動作制御薄膜トランジスターＴ５は、１２５ｅ、１３１ｅ、１７６ｅ、１７７ｅにより構成され、発光制御薄膜トランジスターＴ６は、１２５ｆ、１３１ｆ、１７６ｆ、１７７ｆにより構成され、バイパス薄膜トランジスターＴ７は、１２５ｇ、１３１ｇ、１７６ｇ、１７７ｇにより構成される。なお、ストレージキャパシターＣｓｔは、１２５ａおよび１７５により構成される。

図２０乃至図２２の実施形態も、図３乃至図５の実施形態の製造方法に準拠して製造される。

図２３乃至図２８は、本発明の実施形態による有機発光表示装置における隣り合う二つの画素の配置図である。

図２３は、図３に示す有機発光表示装置の画素の変形例であり、隣り合っている二つの画素を示している。

隣り合う二つの画素と接続されている二本のデータ線１７１は、隣り合うように配設され、二つの画素は、隣り合う二本のデータ線１７１の間において、データ線と概ね平行に配設される任意の線（以下、対称基準線と称する。）を基準として線対称構造を有する。

図２３に示す二つの画素のうち左側に配設される画素（以下、第１の画素と称する。）は、図３の構造と同様であるが、第１の駆動電圧線１２６が第２の駆動電圧線１７２を基準として一方向にのみ延びているという点で相違点がある。

より具体的には、図２３中の左側の第１の画素の第１の駆動電圧線１２６は、第２の駆動電圧線１７２とコンタクト孔１６１と接続されている部分から右側に、つまり対称基準線に向かって初期化電圧線１２４に沿って延びる。図２３中の右側の第２の画素の第１の駆動電圧線１２６は、第２の駆動電圧線１７２とコンタクト孔と接続されている部分から左側に、つまり対称基準線に向かって初期化電圧線１２４に沿って延びる。結局、左側の第１の画素の第１の駆動電圧線１２６と、右側の第２の画素の第１の駆動電圧線１２６とが接続されて一体の第１の駆動電圧線１２６が初期化電圧線１２４に沿って延びている。

第１の駆動電圧線１２６の延長方向に配設される画素（図２３の右側に配設される画素、以下、第２の画素と称する。）は、データ線と概ね平行な対称基準線に基づいて第１の画素と対称を成す。

図２３のような画素によれば、第２の駆動電圧線１７２および第１の駆動電圧線１２６には駆動電圧ＥＬＶＤＤが印加されるが、隣り合う二つの画素（第１の画素、第２の画素）を有する二つの画素列に対して共通的に印加される。図３の場合には、第１の駆動電圧線１２６が隣り合う画素の全体に対して接続される構造を有して一つの行に配設される全ての画素でも駆動電圧ＥＬＶＤＤが共通的に印加されるという点で相違点がある。図２３のような実施形態においては、表示領域の外側に第２の駆動電圧線１７２を接続する配線がさらに配設されて隣り合う第２の駆動電圧線１７２に共通の駆動電圧ＥＬＶＤＤを印加するようにしてもよい。

図２４に示す実施形態は、図１２に示す有機発光表示装置の画素の変形例であり、隣り合っている二つの画素を示している。

図２４においても、図２３でのように、隣り合う二つの画素と接続されている二本のデータ線１７１は隣り合うように配設され、二つの画素は、隣り合う二本のデータ線１７１の間に配設される任意の線（以下、対称基準線と称する。）を基準として線対称構造を有する。

図２４に示す二つの画素のうち左側に配設される画素（以下、第１の画素と称する。）は、図１２の構造と同様であるが、第１の駆動電圧線１９２が第２の駆動電圧線１７２を基準として一方向に、図２３では初期化電圧線１２４に沿って、のみ延びているという点で相違点がある。

第１の駆動電圧線１９２の延長方向に配設される画素（図２４の右側に配設される画素、以下、第２の画素と称する。）は、対称基準線に基づいて第１の画素と対称を成す。

図２４のような画素によれば、第２の駆動電圧線１７２および第１の駆動電圧線１９２には駆動電圧ＥＬＶＤＤが印加されるが、隣り合う二つの画素（第１の画素、第２の画素）を有する二つの画素列に対して共通的に印加される。図１２の場合には、第１の駆動電圧線１９２が隣り合う画素の全体に対して接続される構造を有して一つの行に配設される全ての画素でも駆動電圧ＥＬＶＤＤが共通的に印加されるという点で相違点がある。図２４のような実施形態においては、表示領域の外側に第２の駆動電圧線１７２を接続する配線がさらに配設されて隣り合う第２の駆動電圧線１７２に共通の駆動電圧ＥＬＶＤＤを印加するようにしてもよい。

図２４の実施形態においては、図２３の実施形態とは異なり、第１の駆動電圧線１９２が画素電極１９１と同じ物質で形成されている。

図２５は、図１７に示す有機発光表示装置の画素の変形例であり、隣り合っている二つの画素を示している。

隣り合う二つの画素と接続されている二本のデータ線１７１は、隣り合うように配設され、二つの画素は、隣り合う二本のデータ線１７１の間に配設され、データ線と概ね平行な任意の線（以下、対称基準線と称する。）を基準として線対称構造を有する。

図２５に示す二つの画素のうち左側に配設される画素（以下、第１の画素と称する。）は、図１７の構造と同様であるが、第１の駆動電圧線１２６が第２の駆動電圧線１７２を基準として一方向にのみ延びているという点で相違点がある。第１の駆動電圧線１２６の延長方向に配設される画素（図２５の右側に配設される画素、以下、第２の画素と称する。）は、対称基準線に基づいて第１の画素と対称を成す。より具体的には、図２５中の左側の第１の画素の第１の駆動電圧線１２６は、第２の駆動電圧線１７２とコンタクト孔１６１と接続されている部分から右側に、つまり対称基準線に向かって初期化電圧線１２４に沿って延びる。図２５中の右側の第２の画素の第１の駆動電圧線１２６は、第２の駆動電圧線１７２とコンタクト孔と接続されている部分から左側に、つまり対称基準線に向かって初期化電圧線１２４に沿って延びる。結局、左側の第１の画素の第１の駆動電圧線１２６と、右側の第２の画素の第１の駆動電圧線１２６とが接続されて一体の第１の駆動電圧線１２６が初期化電圧線１２４に沿って延びている。

図２５のような画素によれば、第２の駆動電圧線１７２および第１の駆動電圧線１２６には駆動電圧ＥＬＶＤＤが印加されるが、隣り合う二つの画素（第１の画素、第２の画素）を有する二つの画素列に対して共通的に印加される。図１７の場合には、第１の駆動電圧線１２６が隣り合う画素の全体に対して接続される構造を有して一つの行に配設される全ての画素でも駆動電圧ＥＬＶＤＤが共通的に印加されるという点で相違点がある。図２５のような実施形態においては、表示領域の外側に第２の駆動電圧線１７２を接続する配線がさらに配設されて隣り合う第２の駆動電圧線１７２に共通の駆動電圧ＥＬＶＤＤを印加するようにしてもよい。

図２６に示す実施形態は、図２０に示す有機発光表示装置の画素の変形例であり、隣り合っている二つの画素を示している。

図２６においても、図２５でのように、隣り合う二つの画素と接続されている二本のデータ線１７１は隣り合うように配設され、二つの画素は、隣り合う二本のデータ線１７１の間に配設される任意の線（以下、対称基準線と称する。）を基準として線対称構造を有する。

図２６に示す二つの画素のうち左側に配設される画素（以下、第１の画素と称する。）は、図２０の構造と同様であるが、第１の駆動電圧線１９２が第２の駆動電圧線１７２を基準として一方向にのみ延びているという点で相違点がある。第１の駆動電圧線１９２の延長方向に配設される画素（図２６の右側に配設される画素、以下、第２の画素と称する。）は、対称基準線に基づいて第１の画素と対称を成す。

図２６のような画素によれば、第２の駆動電圧線１７２および第１の駆動電圧線１９２には駆動電圧ＥＬＶＤＤが印加されるが、隣り合う二つの画素（第１の画素、第２の画素）を有する二つの画素列に対して共通的に印加される。図２０の場合には、第１の駆動電圧線１９２が隣り合う画素の全体に対して接続される構造を有して一つの行に配設される全ての画素でも駆動電圧ＥＬＶＤＤが共通的に印加されるという点で相違点がある。図２６のような実施形態においては、表示領域の外側に第２の駆動電圧線１７２を接続する配線がさらに配設されて隣り合う第２の駆動電圧線１７２に共通の駆動電圧ＥＬＶＤＤを印加するようにしてもよい。

図２６の実施形態においては、図２５の実施形態とは異なり、第１の駆動電圧線１９２が画素電極１９１と同じ物質で形成されている。

図２７および図２８は、それぞれ図３に示す有機発光表示装置の画素の変形例であり、隣り合う二つの画素ＰＸを示している。特に、図２７および図２８は、図２３に示す隣り合う二つの画素ＰＸとは異なり、離れている二本のデータ線１７１の間に配設される隣り合う二つの画素ＰＸを示す。

図２７および図２８に示す二つの画素のそれぞれは、図１５に示す有機発光表示装置と同じ構造を有する。

隣り合う二つの画素ＰＸは、これらの二つの画素ＰＸの間に配設される任意の線対称基準線を基準として線対称構造を有する。以下、第１の方向Ｄｉｒ１とは、例えばスキャン信号Ｓｎ等が延びる方向に沿った方向である。また、第２の方向Ｄｉｒ２とは、例えば、データ線１７１が延びる方向に沿った方向である。よって、第１の方向Ｄｉｒ１と第２の方向Ｄｉｒ２とは互いに交差し、例えば概ね直交する。

本発明の実施形態による有機発光表示装置の画素には、スキャン信号Ｓｎと、直前のスキャン信号Ｓｎ−１と、発光制御信号Ｅｍと、バイパス信号ＢＰおよび初期化電圧Ｖｉｎｔがそれぞれ印加され、図２７および図２８に示す平面上の横方向の第１の方向Ｄｉｒ１に沿って形成されているスキャン線１２１と、直前のスキャン線１２２と、発光制御線１２３およびバイパス制御線１２８を備え、スキャン線１２１と、直前のスキャン線１２２と、発光制御線１２３およびバイパス制御線１２８と交差しており、画素にデータ信号Ｄｍを印加するデータ線１７１を備える。本発明の実施形態による有機発光表示装置は、上述した実施形態の初期化電圧線１２４は備えておらず、上述した施形態の初期化電圧線１２４とは異なる構造を有する初期化電圧線１９３をさらに備える。初期化電圧線１９３は、上述した色々な実施形態の画素電極１９１と同じ層に配設され、画素電極１９１から離れている。初期化電圧線１９３は、略第１の方向Ｄｉｒ１に延び、周期的に折れ曲がっていてもよいが、構造がこれに限定されることはない。図２７の場合、初期化電圧線１９３は、例えば、第１の方向Ｄｉｒ１及び第２の方向Ｄｉｒ２に構成する方向に延びている。より具体的には、図１７の場合、左側の画素においては、第１の方向Ｄｉｒ１及び第２の方向Ｄｉｒ２に交差するように上方斜めに向かって延びている。そして、初期化電圧線１９３は、第１の接続部１７３近傍においては第１の方向Ｄｉｒ１に沿って延びる。その後、初期化電圧線１９３は、右側の画素においては、第１の方向Ｄｉｒ１及び第２の方向Ｄｉｒ２に交差するように下方斜めに向かって延びている。例えば、左側の画素においては初期化電圧線１９３が延びる方向と、右側の画素においては初期化電圧線１９３が延びる方向とは、線対称基準線を基準として概ね対称である。また、左側の画素においては初期化電圧線１９３が延びる方向及び右側の画素においては初期化電圧線１９３が延びる方向は、第１の方向Ｄｉｒ１を基準として約４５°又は約１３５°の方向であってもよい。また、本発明の実施形態による有機発光表示装置は、駆動電圧ＥＬＶＤＤを印加する駆動電圧線１２６／１７２／１７９ｈも備えている。駆動電圧線１２６／１７２／１７９ｈは、第１の駆動電圧線１２６と、第２の駆動電圧線１７２および第３の駆動電圧線１７９ｈを備える。

第２の駆動電圧線１７２は、平面上の第１の方向Ｄｉｒ１と交差する方向（縦方向であってもよい）である第２の方向Ｄｉｒ２に延び、複数の画素に亘って延びており、データ線１７１と略平行である。

第１の駆動電圧線１２６はスキャン線１２１と略平行であり、図２７および図２８に示すように、隣り合う二本の第２の駆動電圧線１７２を接続してもよい。しかしながら、これとは異なり、第１の駆動電圧線１２６は、横方向に複数の画素に亘って延びていてもよい。

第３の駆動電圧線１７９ｈは、第１の方向Ｄｉｒ１に延びており、隣り合う二本の第２の駆動電圧線１７２を電気的に接続してもよい。第１の駆動電圧線１２６および第２の駆動電圧線１７２は電気的に接続されており、第３の駆動電圧線１７９ｈおよび第２の駆動電圧線１７２は電気的に接続されている。第３の駆動電圧線１７９ｈは、層間絶縁膜１６０の第５のコンタクト孔１６５を介して第２の駆動電圧線１７２と電気的に接続される。

第３の駆動電圧線１７９ｈは、第２の方向Ｄｉｒ２に拡張または突出されている拡張部１７９ｖをさらに備えていてもよい。拡張部１７９ｖは、隣り合う二つの画素ＰＸの間に主として配設され、隣り合う二本のデータ線１７１のうちの少なくとも一方と絶縁層を間に挟んで重なり合い、データ線１７１に沿って延びていてもよい。図２７および図２８は、第３の駆動電圧線１７９ｈの拡張部１７９ｖが隣り合う二本のデータ線１７１の両方と重なり合う例を示す。拡張部１７９ｖは、平面上の第２の方向Ｄｉｒ２に延びて発光制御線１２３と交差し、スイッチング薄膜トランジスターＴ２のソース電極１７６ｂが配設される個所の直前まで近付いて形成されていてもよい。

拡張部１７９ｖは、データ線１７１と重なり合う部分の以外に配設される少なくとも一つの切欠部（図示せず）をさらに備えていてもよい。例えば、拡張部１７９ｖは、隣り合う二本のデータ線１７１の間に配設される切欠部を備えていてもよい。

導電性を有する拡張部１７９ｖがこのようにデータ線１７１と重なり合うと、データ線１７１を遮蔽してデータ線１７１が伝達するデータ信号Ｄｍの信号の変化に応じて周りの画素電極１９１と、駆動薄膜トランジスターＴ１などの電気素子の電圧が影響を受けることを防ぐことができる。

断面構造からみたとき、第２の駆動電圧線１７２は、第１の駆動電圧線１２６とは異なる層に配設され、第３の駆動電圧線１７９ｈとも異なる層に配設される。第２の駆動電圧線１７２および第１の駆動電圧線１２６は、上述した図３から図５、図１７から図１９または図２３に示す実施形態と同じ層に配設されてもよい。第１の駆動電圧線１２６および第３の駆動電圧線１７９ｈは異なる層に配設されるが、第３の駆動電圧線１７９ｈは、上述した実施形態の半導体１３１と同じ層に配設される。

隣り合う第２の駆動電圧線１７２を接続する第１の駆動電圧線１２６および第３の駆動電圧線１７９ｈのうちのいずれか一方は省略されてもよい。図２８は、第１の駆動電圧線１２６が省略されて第３の駆動電圧線１７９ｈが第２の駆動電圧線１７２を第１の方向Ｄｉｒ１に接続する実施形態を示す。

図１５と結び付けて図２７および図２８を参照すると、一つの画素ＰＸは、駆動薄膜トランジスターＴ１と、スイッチング薄膜トランジスターＴ２と、補償薄膜トランジスターＴ３−１、Ｔ３−２（Ｔ３）と、初期化薄膜トランジスターＴ４−１、Ｔ４−２（Ｔ４）と、動作制御薄膜トランジスターＴ５と、発光制御薄膜トランジスターＴ６と、バイパス薄膜トランジスターＴ７と、ストレージキャパシターＣｓｔおよび有機発光ダイオードを備える。本発明の実施形態による色々な薄膜トランジスターの構造は、上述した色々な実施形態例（例えば、図１７に示す実施形態）と同様または類似であるため、ここでは同じ説明は省略して相違点を中心に説明する。

一つの画素ＰＸに配設される半導体１３１は、駆動薄膜トランジスターＴ１の半導体１３１ａを中心において向かい合う一対の縦部分を有する。

駆動薄膜トランジスターＴ１の半導体１３１ａは、ゲート電極１２５ａと重なり合う。半導体１３１ａは、第１の延長部３１と、第２の延長部３２および折曲部３３を備えていてもよいが、構造がこれに限定されることはない。

図２７および図２８に示す左側画素に配設される半導体１３１の左側の縦部分のほとんどはデータ線１７１と重なり合わず、第２の方向Ｄｉｒ２に延び、さらに、半導体１３１の左側の縦部分のほとんどが第２の駆動電圧線１７２と重なり合う。

スキャン線１２１と重なり合うスイッチング薄膜トランジスターＴ２の半導体１３１ｂと上側に接続されたスイッチング薄膜トランジスターＴ２のソース電極１７６ｂは左側に折れ曲がって層間絶縁膜の第４のコンタクト孔１６４を介してデータ線１７１と電気的に接続されている。

発光制御線１２３と重なり合う動作制御薄膜トランジスターＴ５の半導体１３１ｅの下側には動作制御薄膜トランジスターＴ５のソース電極１７６ｅが配設され、ソース電極１７６ｅは、層間絶縁膜の第５のコンタクト孔１６５を介して第２の駆動電圧線１７２と電気的に接続されている。

動作制御薄膜トランジスターＴ５のソース電極１７６ｅは、第３の駆動電圧線１７９ｈと同じ層において直接接続されている。すなわち、第３の駆動電圧線１７９ｈは、層間絶縁膜の第５のコンタクト孔１６５を介して第２の駆動電圧線１７２と電気的に接続されていると見なされる。

図２７に示す左側の画素ＰＸに配設される半導体１３１の右側の縦部分の上側には、半導体１３１の延長方向に沿ってスキャン線１２１と重なり合う補償薄膜トランジスターＴ３−１、Ｔ３−２の半導体および直前のスキャン線１２２と重なり合う初期化薄膜トランジスターＴ４−１、Ｔ４−２の半導体がこの順に形成されている。

図２７に示す左側の画素ＰＸに配設される半導体１３１の右側の縦部分の下側には、半導体１３１の延長方向に沿って発光制御線１２３と重なり合う発光制御薄膜トランジスターＴ６の半導体およびバイパス制御線１２８と重なり合うバイパス薄膜トランジスターＴ７の半導体がこの順に配設される。

隣り合う二つの画素ＰＸの第２の初期化薄膜トランジスターＴ４−２のソース電極１７６ｄ−２は、互いに同じ層において接続されている。隣り合う二つの画素ＰＸの間の境界と重なり合う第１の接続部１７３は、層間絶縁膜の第３のコンタクト孔１６３を介して第２の初期化薄膜トランジスターＴ４−２のソース電極１７６ｄ−２と電気的に接続されている。第１の接続部１７３は、その上に積層されている平坦化膜の第３の上部コンタクト孔１８３を介して初期化電圧線１９３と接続されて初期化電圧Ｖｉｎｔをソース電極１７６ｄ−２に伝達する。

バイパス薄膜トランジスターＴ７のドレイン電極１７７ｇは、層間絶縁膜の第９のコンタクト孔１６９を介して第１の接続部１７３と接続されて初期化電圧Ｖｉｎｔを伝達されてもよい。

第２の駆動電圧線１７２は、駆動薄膜トランジスターＴ１のゲート電極１２５ａと重なり合わず、横方向に隣り合わない第１の部分１７２ｅと、第１の部分１７２ｅに接続されており、駆動薄膜トランジスターＴ１のゲート電極１２５ａと重なり合う部分を有する拡張領域１７５とを備える。第２の方向Ｄｉｒ２に配置された複数の画素ＰＸに亘って延びた第２の駆動電圧線１７２は、第２の方向Ｄｉｒ２に交互に配置された第１の部分１７２ｅおよび拡張領域１７５を有していてもよい。つまり、隣接する２つの画素において、第２の駆動電圧線１７２は、線対称基準線を基準として概ね対称となるように配置されており、各第２の駆動電圧線１７２は第１の部分１７２ｅおよび拡張領域１７５を有する。

図２７および図２８に示す左側の画素ＰＸを参照すると、第１の部分１７２ｅと拡張領域１７５との間の境界において第２の駆動電圧線１７２の右辺は右側に折れ曲がっている。このため、拡張領域１７５の右辺は、ゲート電極１２５ａと重なり合う。第１の部分１７２ｅと拡張領域１７５との間の境界において、第２の駆動電圧線１７２の左辺は直線であってもよく、折れ線であってもよい。特に、第２の駆動電圧線１７２と駆動薄膜トランジスターＴ１のゲート電極１２５ａとの間の重畳領域を確保するために、拡張領域１７５の第１の方向Ｄｉｒ１の幅は、第１の部分１７２ｅの第１の方向Ｄｉｒ１の幅よりも大きい。

図２７および図２８を参照すると、隣り合う二つの画素ＰＸに配設される拡張領域１７５は、同じ層において互いに接続されている。これによれば、隣り合う二本の第２の駆動電圧線１７２は、第１の駆動電圧線１２６または第３の駆動電圧線１７９ｈを介して接続されてもよく、隣り合う二つの画素ＰＸの間において互いに接続された拡張領域１７５を介して第１の方向Ｄｉｒ１にも複数の画素ＰＸに亘って接続されてもよい。隣り合う二つの画素ＰＸの間に第１の駆動電圧線１２６または第３の駆動電圧線１７９ｈが形成されていない部分においては、互いに接続された拡張領域１７５を介して隣り合う二本の第２の駆動電圧線１７２が接続されてもよい。このため、有機発光表示装置が第１の方向Ｄｉｒ１および第２の方向Ｄｉｒ２の両方に沿って配置された全体の画素ＰＸに均一な駆動電圧ＥＬＶＤＤが伝達され得る。

拡張領域１７５および駆動薄膜トランジスターＴ１のゲート電極１２５ａは、これらの間の層間絶縁膜１６０を間に挟んでストレージキャパシターＣｓｔをなし、拡張領域１７５を有していない場合に比べて広幅の拡張領域１７５がゲート電極１２５ａと重なり合うので、十分な容量のストレージキャパシターＣｓｔを形成することができる。これにより得られる効果は、上述した通りである。

このように、本発明の実施形態によれば、データ線１７１と同じ層に配設される第２の駆動電圧線１７２の拡張領域１７５と駆動薄膜トランジスターＴ１のゲート電極１２５ａとの間には一種類の層間絶縁膜１６０のみが配設され、拡張領域１７５が配設される層と駆動薄膜トランジスターＴ１のゲート電極１２５ａが配設される層との間には別途の導電層が配設されない。

上記本実施形態によれば、有機発光表示装置の画素構造を変更して少なくとも一枚のマスクの数を減らして製造することのできる有機発光表示装置およびその製造方法を提供することができる。

より具体的には、本発明の実施形態においては、キャパシターを構成する一方の電極を電源電圧を印加する配線と同じ層に形成して少なくとも一枚のマスクを減らして製造することのできる有機発光表示装置を提供する。また、本発明の実施形態においては、キャパシターを構成する一方の電極をデータ線と同じ層に形成して少なくとも一枚のマスクを減らして製造することのできる有機発光表示装置を提供する。

結果として、製造工程を簡略化することができる。

以上、本発明の好適な実施形態について説明したが、本発明の権利範囲はこれに何ら限定されるものではなく、下記の特許請求の範囲において定義している本発明の基本概念を用いた当業者の種々の変形および改良形態もまた本発明の権利範囲に属するものであるといえる。

１１０:絶縁基板
１１１:バッファー層
１２１:スキャン線
１２２:直前のスキャン線
１２３:発光制御線
１２４:初期化電圧線
１２５:ゲート電極
１２６、１９２:第１の駆動電圧線
１２８:バイパス制御線
１３１:半導体
１４１:ゲート絶縁膜
１６０:層間絶縁膜
１６１−１６９:コンタクト孔
１７１:データ線
１７２:第２の駆動電圧線
１７３:第１の接続部
１７４:第２の接続部
１７５:第２の電極
１７６:ソース電極
１７７:ドレイン電極
１７８:第３の接続部
１８０:平坦化膜
１８１、１８２:上部コンタクト孔
１９１:画素電極
２７０:共通電極
３７０:有機発光層
７０:有機発光ダイオード
３１:第１の延長部
３２:第２の延長部
３３:折曲部

Claims (36)

1. 基板と、
   前記基板の上に配設されるスイッチング薄膜トランジスターの半導体と、
   前記基板の上に配設され、一つ以上の折曲部を有する駆動薄膜トランジスターの半導体 と、
   前記スイッチング薄膜トランジスターの半導体および前記駆動薄膜トランジスターの半導体を覆っているゲート絶縁膜と、
   前記ゲート絶縁膜の上に形成されており、前記スイッチング薄膜トランジスターの半導体と重なり合う前記スイッチング薄膜トランジスターのゲート電極と、
   前記ゲート絶縁膜の上に形成されており、前記駆動薄膜トランジスターの半導体と重なり合う前記駆動薄膜トランジスターのゲート電極と、
   前記スイッチング薄膜トランジスターのゲート電極および前記駆動薄膜トランジスターのゲート電極を覆う層間絶縁膜と、
   前記層間絶縁膜の上に形成されており、前記スイッチング薄膜トランジスターの半導体と電気的に接続されているデータ線と、
   前記層間絶縁膜の上に形成されている第１の駆動電圧線と、
   を備え、
   前記第１の駆動電圧線は、第１の方向に延びている第１の部分および前記第１の方向に垂直な第２の方向に前記第１の部分よりも広い幅を有する第２の部分を有し、前記第２の部分は、前記駆動薄膜トランジスターのゲート電極および前記層間絶縁膜を間に挟んで重なり合う有機発光表示装置。
2. 前記第１の駆動電圧線とは異なる層に配設され、前記第１の駆動電圧線と電気的に接続されている第２の駆動電圧線をさらに備え、
   前記第２の駆動電圧線は、前記第２の方向に延びている部分を有する請求項１に記載の有機発光表示装置。
3. 前記第２の駆動電圧線は、前記データ線とは異なる層に配設される請求項２に記載の有機発光表示装置。
4. 前記第２の駆動電圧線は、二本以上の隣り合う前記第１の駆動電圧線を電気的に接続する請求項３に記載の有機発光表示装置。
5. 前記第２の駆動電圧線は、前記第１の方向と交差する方向に延びている部分を有する請求項４に記載の有機発光表示装置。
6. 前記第２の駆動電圧線は、前記駆動薄膜トランジスターのゲート電極と同じ層に配設され、且つ、同じ物質を含む請求項５に記載の有機発光表示装置。
7. 前記駆動薄膜トランジスターのゲート電極は、前記第１の駆動電圧線の前記第２の部分と重なり合わない部分を有し、前記層間絶縁膜は、前記駆動薄膜トランジスターのゲート電極の前記第２の部分と重なり合わない前記部分の上に配設されるコンタクト孔を有する請求項６に記載の有機発光表示装置。
8. 前記第２の駆動電圧線は、前記駆動薄膜トランジスターの半導体と同じ層に配設され、且つ、同じ物質を含む請求項５に記載の有機発光表示装置。
9. 前記第２の駆動電圧線は、隣り合う二本の前記データ線のうちの少なくとも一方を覆い、且つ、前記データ線に沿って延びる拡張部を有する請求項８に記載の有機発光表示装置。
10. 隣り合う二つの前記第２の部分は、互いに接続されている請求項５に記載の有機発光表示装置。
11. 前記層間絶縁膜と、前記データ線および前記第１の駆動電圧線の上に配設される絶縁層をさらに備える請求項５に記載の有機発光表示装置。
12. 前記絶縁層の上に配設される画素電極と、
    前記画素電極の上に配設される有機発光層と、
    前記有機発光層の上に配設される共通電極と、
    をさらに備え、
    前記第２の駆動電圧線は、前記画素電極と同じ層に配設され、且つ、前記画素電極と同じ物質を含む請求項１１に記載の有機発光表示装置。
13. 前記スイッチング薄膜トランジスターの半導体は、前記駆動薄膜トランジスターの半導体と一体に形成されている請求項１に記載の有機発光表示装置。
14. 前記スイッチング薄膜トランジスターのゲート電極と接続されているスキャン線をさらに備え、
    前記スキャン線は、前記駆動薄膜トランジスターのゲート電極と同じ層に配設される請求項１に記載の有機発光表示装置。
15. 前記第１の駆動電圧線の前記第２の部分と前記駆動薄膜トランジスターのゲート電極との間には、前記層間絶縁膜のみが配設される請求項１に記載の有機発光表示装置。
16. 前記第１の駆動電圧線の前記第２の部分と前記駆動薄膜トランジスターのゲート電極との間には、他のいかなる導電層も配設されていない請求項１に記載の有機発光表示装置。
17. 基板と、
    前記基板の上に形成されており、スキャン信号を伝達するスキャン線と、
    データ電圧を伝達するデータ線および駆動電圧を伝達する第１の駆動電圧線と、
    前記スキャン線と接続されている第１のゲート電極と、前記データ線と接続されている第１のソース電極および前記第１のソース電極と向かい合う第１のドレイン電極を有するスイッチング薄膜トランジスターと、
    前記第１のドレイン電極と接続されている第２のソース電極と、前記第２のソース電極と向かい合う第２のドレイン電極と、第２のゲート電極および半導体を有する駆動薄膜トランジスターと、
    第１のストレージ端子として前記駆動薄膜トランジスターのゲート電極を有し、前記第１のストレージ端子と向かい合う第２のストレージ端子として前記第１の駆動電圧線の前記第２の部分を有するストレージキャパシターと、
    前記駆動薄膜トランジスターの前記第２のドレイン電極と電気的に接続されている有機発光ダイオードと、
    を備え、
    前記第１の駆動電圧線は、第１の方向に延びる前記スキャン線と交差する方向に延びている第１の部分および前記第１の部分と接続されている第２の部分を有する有機発光表示装置。
18. 前記第１の駆動電圧線の前記第２の部分は、前記第１の方向に垂直な第２の方向に前記第１の部分よりも広い幅を有する請求項１７に記載の有機発光表示装置。
19. 前記第１の駆動電圧線とは異なる層に配設され、前記第１の駆動電圧線と電気的に接続されている第２の駆動電圧線をさらに備え、
    前記第２の駆動電圧線は、前記第１の方向と交差する方向に延びている部分を有する請求項１８に記載の有機発光表示装置。
20. 前記第２の駆動電圧線は、前記第１の駆動電圧線と前記基板との間に配設される請求項１９に記載の有機発光表示装置。
21. 前記第２の駆動電圧線は、前記スキャン線と同じ層に配設される請求項２０に記載の有機発光表示装置。
22. 前記第２の駆動電圧線は、前記駆動薄膜トランジスターの半導体と同じ層に配設され、且つ、前記駆動薄膜トランジスターの半導体と同じ物質を含む請求項１９に記載の有機発光表示装置。
23. 前記第２の駆動電圧線は、隣り合う二本の前記データ線のうちの少なくとも一方を覆い、且つ、前記データ線に沿って延びる拡張部を有する請求項２２に記載の有機発光表示装置。
24. 前記スイッチング薄膜トランジスターと、前記駆動薄膜トランジスターと、前記ストレージキャパシターおよび前記第１の駆動電源線を覆っている平坦化膜をさらに備える請求項１９に記載の有機発光表示装置。
25. 前記有機発光ダイオードは、前記平坦化膜の上に配設される画素電極と、有機発光層および共通電極を備え、
    前記第２の駆動電圧線は、前記平坦化膜のコンタクト孔を介して前記駆動電圧を伝達する請求項２４に記載の有機発光表示装置。
26. 前記第２の駆動電圧線は、前記第１の駆動電源線と前記有機発光層との間に配設される請求項２５に記載の有機発光表示装置。
27. 前記第２の駆動電圧線は、前記画素電極と同じ層に同じ物質で形成されている請求項２６に記載の有機発光表示装置。
28. 前記第２の駆動電圧線は、隣り合う二本以上の前記第１の駆動電圧線を互いに接続する請求項１９に記載の有機発光表示装置。
29. 隣り合う二つの前記第２の部分は、互いに接続されている請求項１８に記載の有機発光表示装置。
30. 基板の上に駆動半導体およびスイッチング半導体を形成するステップと、
    前記駆動半導体および前記スイッチング半導体の上にゲート絶縁膜を形成するステップと、
    前記ゲート絶縁膜の上に形成されており、前記駆動半導体のチャンネル領域および前記スイッチング半導体のチャンネル領域にそれぞれ対応する駆動ゲート電極およびスイッチングゲート電極を形成するステップと、
    前記駆動ゲート電極および前記スイッチングゲート電極を覆う層間絶縁膜を形成するステップと、
    前記層間絶縁膜の上にデータ線および第１の駆動電圧線を形成するステップと、
    前記第１の駆動電圧線とは異なる層に配設され、前記第１の駆動電圧線と電気的に接続されている第２の駆動電圧線を形成するステップと、
    を含み、
    前記第１の駆動電圧線は、第１の方向に延びている第１の部分および前記第１の方向に垂直な第２の方向に前記第１の部分よりも広い幅を有する第２の部分を有し、
    前記第２の駆動電圧線は、前記第２の方向に延びている部分を有し、
    前記第１の駆動電圧線の前記第２の部分は、前記駆動ゲート電極と重なり合う有機発光表示装置の製造方法。
31. 前記スイッチングゲート電極を形成するステップは、前記スイッチングゲート電極と接続されており、スキャン信号を伝達するスキャン線を一緒に形成するステップを含む請求項３０に記載の有機発光表示装置の製造方法。
32. 前記駆動半導体層は、複数の折曲部を有するように形成する請求項３１に記載の有機発光表示装置の製造方法。
33. 前記第２の駆動電圧線を形成するステップおよび前記スキャン線を形成するステップは、同時に行われる請求項３１に記載の有機発光表示装置の製造方法。
34. 前記第２の駆動電圧線を形成するステップおよび前記駆動半導体を形成するステップは、同時に行われる請求項３１に記載の有機発光表示装置の製造方法。
35. 前記層間絶縁膜および前記第１の駆動電圧線を覆う平坦化膜を形成するステップと、
    前記平坦化膜の上に画素電極を形成するステップと、
    前記画素電極の上に有機発光層を形成するステップと、
    前記有機発光層の上に共通電極を形成するステップと、
    をさらに含み、
    前記第２の駆動電圧線を形成するステップおよび前記画素電極を形成するステップは、同時に行われる請求項３１に記載の有機発光表示装置の製造方法。
36. 前記第２の駆動電圧線は、二本以上の隣り合う前記第１の駆動電圧線を互いに電気的に接続する請求項３０に記載の有機発光表示装置の製造方法。

Images