JP2016039512A - 電極が貫通配線と繋がったデバイス、及びその製造方法 - Google Patents

Abstract

【課題】デバイス性能の確保や製造コストの低減を可能とし、低抵抗で高薬品耐性の貫通配線構造を実現する技術およびそれを用いた静電容量型トランスジューサを提供する。【解決手段】静電容量型トランスデューサは、対向する第１面１ａと第２面１ｂの間を貫通する貫通配線２を有する基板１と、第１面上に設けられ、第１の電極４と、この第１の電極と間隙５を隔てて設けられた第２の電極６と、を備えるセルと、を有する。第１面側及び第２面側において、貫通配線の表面側に導電性保護膜３が形成されている。【選択図】図１

Description

本発明は、超音波変換デバイスなどとして用いられる静電容量型トランスデューサ等のデバイスの電極が貫通配線と電気的に接続されたデバイス、その製造方法などに関する。特に、基板に形成された貫通電極を用いた静電容量型トランスデューサ、及びその製造方法に関する。

従来、マイクロマシニング技術によって製造される静電容量型トランスデューサ（ＣＭＵＴ：Ｃａｐａｃｉｔｉｖｅ Ｍｉｃｒｏｍａｃｈｉｎｅｄ Ｕｌｔｒａｓｏｎｉｃ Ｔｒａｎｓｄｕｃｅｒ）は、圧電デバイスの代替品として研究されている。このようなＣＭＵＴによると、振動膜の振動を用いて超音波などの音響波を送信、受信することができ、特に液中において優れた広帯域特性を容易に得ることができる。実用上、２次元アレイ状に配置される複数の振動膜（ないしセル）を１つのエレメントとし、更に、複数のエレメントを基板上に並べて１つのデバイスを構成して、所望の性能を実現している。各エレメントを独立に制御するためには、それぞれのエレメントに対応して接続配線を形成する必要がある。

こうした構造において、デバイスの小型化及び接続配線の寄生容量低減のために、基板を貫通する貫通配線ないし貫通電極を利用することが望ましい。貫通配線を利用するデバイスの製法には、いわゆるビアファスト（ｖｉａ ｆｉｒｓｔ）法とビアラスト（ｖｉａ ｌａｓｔ）法がある。ビアファスト法の場合、デバイスの形成に先立って、基板を貫通する貫通配線を形成する。それに対して、ビアラスト法の場合、デバイスを形成した後に、基板を貫通する貫通配線を形成する。デバイス性能上や製造上の観点から、ビアファスト法が望ましい場合がある。

特許文献１は、貫通配線を用いたＣＭＵＴを開示している。ここでは、ＣＭＵＴの製造にはビアファスト法を用い、貫通配線の材料としてポリシリコンを使用している。ポリシリコンからなる貫通配線は、貫通配線形成後の製造工程においてプロセス耐性が比較的高く、ＣＭＵＴの使用過程においても環境耐性が比較的に強い。また、特許文献２は、導電性貫通配線を有する貫通電極構造体を開示している。導電性貫通配線の表面酸化及び損傷を防止するために、導電性貫通配線の底部に導電性保護膜を設けている。

米国特許公開第２００７０２６４７３２号 特開２０１０−４５３７１号公報

しかしながら、特許文献１の場合、貫通配線は抵抗率が高いポリシリコンで構成されているので、貫通配線の抵抗を低くすることが容易ではない。その結果、ＣＭＵＴのデバイス特性が低下することになりやすい。ＣＭＵＴのデバイス特性上、貫通配線は低抵抗の金属（例えば、Ｃｕ）を主材料にするのが好適である。一方、特許文献２の場合、貫通配線を導電性材料にすることで、貫通配線の抵抗を低減することができる。しかし、貫通配線の製造工程が複雑で、貫通配線の一部が保護膜から露出している。このような貫通配線構造を用いて、ビアファスト法でＣＭＵＴなどのデバイスを作製する場合、露出する貫通配線の部分は、作製工程で化学的や機械的なダメージを受ける可能性がある。その結果、貫通配線は表面荒れや長さ減少が発生しやすく、引出し配線と確実且つ低抵抗に接続することが容易とはいえない。一般的に、化学的や機械的なダメージを低減するためには、貫通配線の材料制限、またはデバイス製造の工程増加が必要となる。これは、デバイス性能の低下や製造コストの増加に繋がることになりやすい。こうした技術状況において、デバイス性能の確保や製造コストの低減のために、低抵抗で薬品耐性の高い貫通配線構造を容易に製造できることが望ましい。

上記課題に鑑み、本発明の静電容量型トランスデューサは、対向する第１面と第２面の間を貫通する貫通配線を有する基板と、前記第１面上に設けられ、第１の電極と、前記第１の電極と間隙を隔てて設けられた第２の電極と、を備えるセルと、を有し、前記第１面側及び前記第２面側において、前記貫通配線の表面側に導電性保護膜が形成されている。

また上記課題に鑑み、本発明のデバイスは、対向する第１面と第２面の間を貫通する貫通配線を有する基板と、前記貫通配線と電気的に接続された電極と、を有し、前記第１面側及び前記第２面側において、前記貫通配線の表面側に導電性保護膜が形成されている。

本発明によれば、静電容量型トランスデューサなどのデバイスにおいて、貫通配線の主面側および主面と反対の表面側（つまり両表面側）に金属などからなる導電性保護膜が形成されているので、貫通配線の接続抵抗を低くできる。その結果、デバイス特性が良好に確保できる。また、貫通配線の両表面側に薬品耐性などが高い導電性保護膜を形成しているので、貫通配線形成後のデバイス製造工程において、貫通配線の表面が腐食される恐れが少なくなる。その結果、貫通配線は表面荒れや長さ減少が少なくなり、引出し配線などと良好且つ容易に接続できる。

本発明の静電容量型トランスデューサの構造を説明するための図面である。 本発明の静電容量型トランスデューサの製法を説明するための図面である。 静電容量型トランスデューサの例の上面図。 本発明の静電容量型トランスデューサを用いた被検体情報取得装置の説明図。

本発明では、対向する第１面と第２面の間を貫通する貫通配線を有する基板と、貫通配線と電気的に接続された電極と、を有するデバイスにおいて、第１面側及び第２面側において、貫通配線の表面側に導電性保護膜が形成されている。デバイスは、例えば、第１面上に設けられ、第１の電極と、第１の電極と間隙を隔てて設けられた第２の電極と、を備えるセルを有する静電容量型トランスデューサである。こうした静電容量型トランスデューサの作製方法では、第１面側と第２面側における貫通配線の表面側に導電性保護膜を形成し、基板の第１面上に前記構造のセルを形成する。

以下に、本発明の実施形態及び実施例について図を用いて説明する。
（第１の実施形態）
図１を用いて、本発明の第１の実施形態の静電容量型トランスデューサの基本構成を説明する。図１は静電容量型トランスデューサの断面図である。分かり易くするため、図１では、静電容量型トランスデューサの１つのセル（１つの振動膜）のみが示されている。

図１のように、本実施形態の静電容量型トランスデューサは、次の構造のセルを複数有する。セルは、基板１の対向する第１面１ａと第２面１ｂの間を貫通する貫通配線２（２−１と２−２を含む）と、基板１の第１面１ａ側に形成される第１の電極４と、第１の電極４と間隙（キャビティ）５を挟んで設けられた第２の電極６を備える。そして、第２の電極６の上下に配設された絶縁膜７、８で構成された振動膜９が振動可能に支持されている。第１面１ａ側及び第２面１ｂ側において、貫通配線２の表面（２−１ａ、２−１ｂと２−２ａ、２−２ｂ）には、それぞれ導電性保護膜３（３−１a、３−１ｂと３−２ａ、３−２ｂ）が形成されている。導電性保護膜の機能は、貫通配線の低抵抗性接続を確保すること、貫通配線の物理的及び化学的な耐性を高めること、貫通配線の表面における平坦性を向上させることである。

平坦性の向上について説明する。通常、貫通配線ないし貫通電極の端面を含む基板の表面は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学機械的研磨）処理などを用いて平滑化される。特に基板面よりはみ出た貫通電極や異物を除去することが望まれる。静電容量型トランスデューサは精密なギャップ制御が重要である。そのため、主面（第１面）側の基板面の面粗さはギャップ（上記間隙）の大きさ（厚さ）よりも十分に小さいことが望ましく、仮にギャップの厚さが２００ｎｍ程度の場合、面粗さの最大値（Ｒｍａｘ）は２０ｎｍ以下に平滑化することが望ましい。しかしながら貫通電極に平滑化処理を行うと、ＣＭＰ特有の配線が過剰に研磨される「ディッシング」や絶縁膜が過剰に研磨される「エロージョン」と呼ばれる凹凸がしばしば発生する。また、凹凸は、貫通電極の成膜条件おける内部の欠陥やＣＭＰ処理時に巻き込む異物によって貫通電極が損傷を受けることでも発生する。このディッシングなどの凹凸の大きさは数μｍオーダーとなり、制御することが容易ではない。

上記のことについて更に述べる。貫通電極基板は、その貫通電極材料に抵抗の低い銅を主とした材料を用いるのがしばしばである。シリコン基板などにスルーホールを形成し銅の電極を埋め込み作製された基板は、基板と銅の貫通電極との間に上述したように凹凸が発生しやすい。これは、銅を埋め込んだ後で表面を平滑にするためのＣＭＰ工程でディッシングが発生しやすく、また基板との熱膨張係数差なども起因して凹凸が生じやすいからである。こうした構造において、貫通電極の絶縁や保護を行うために被覆性の高いプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相堆積）による絶縁膜等の形成が行われる。しかし、ディッシングサイズが数μｍオーダーの凹凸であるのに対して絶縁膜が数百ｎｍオーダーの膜厚であることや、高温処理が必要なため熱膨張係数差によって絶縁膜上にクラックが発生しやすいことなどの理由で、完全に電極を保護することは難しい。よって、貫通電極基板上に静電容量型トランスデューサを作製する工程で犠牲層エッチングを行う場合、上記の如きピンホールのため貫通電極が損傷を受けてしまうことになりやすいのである。本実施形態では、貫通配線の表面上に導電性保護膜を設けることで、こうした困難を克服している。

構成の説明に戻って、基板１は、静電容量型トランスデューサに対する要求性能に合わせて選択する。例えば、基板１は、ガラスのような絶縁材料から構成される。また、基板１は、高抵抗シリコンや低抵抗シリコンのいずれかによって構成されてもよい。基板１の厚さは、例えば、１００μｍ〜１０００μｍである。電気的絶縁の必要性に応じて、基板１の第１面１ａと第２面１ｂの表面、及び貫通配線２を納める基板１の貫通穴の側壁を含む基板１の表面に、絶縁性膜（図示なし）を設けてもよい。

貫通配線２は、導電性の高い材料から構成される。例えば、貫通配線２は、金属を含む材料から構成される。望ましくは、貫通配線２は、Ｃｕを主材料とする（本明細書において、組成の大半を占めるという意味）抵抗の低い材料（ＣｕやＣｕ合金など）で形成される。貫通配線２は、基板１の第１面１ａ側において、その端面２−１ａ、２−２ａが第１面１ａの表面より基板１の内側に凹んでいてもよく、基板１の外側に出っ張っていてもよい。望ましくは、端面２−１ａと２−２ａが基板１の第１面１ａの表面より０．１μｍ〜５μｍ程度基板１の内側に凹んでいる。これは、上述のディッシングで生じる場合もある。

同様に、貫通配線２は、基板１の第２面１ｂ側において、その端面２−１ｂ、２−２ｂが第２面１ｂの表面より基板１の内側に凹んでいてもよく、基板１の外側に出っ張っていてもよい。望ましくは、端面２−１ｂ、２−２ｂが基板１の第２面１ｂの表面より０．１μｍ〜５μｍ程度基板１の内側に凹んでいる。基板１の第１面１ａに垂直な方向から見た貫通配線２の断面形状は、貫通配線２の静電容量、抵抗、及びその作製容易性に依って設計される。その断面形状は、貫通配線２の長さ方向において、均一であってもよく、不均一であってもよい。一例として、基板１の第１面１ａに垂直な方向から見た貫通配線２の断面はほぼ円形であり、その直径は５μｍ〜１００μｍである。

貫通配線が基板表面より凹んでいることが望ましい理由を説明する。理想的には、貫通配線が基板表面より少し凹んでおり、導電性保護膜を形成したら、導電性保護膜の表面がちょうど基板の表面と同じ高さになっていることが好ましい。なぜなら、貫通配線が基板表面より出っ張っている場合、次の可能性があるからである。

１）後から形成する導電性保護膜も基板表面から出っ張り、さらに横に広がってしまう可能性がある。
２）また、出っ張りが５μｍ以上なら、段差の部分で、後から形成する配線や膜などが貫通配線のところで不連続（段切れ）になる可能性や、フォトリソのためのレジスト塗布で、レジストが不均一になる可能性がある。

一方、貫通配線が基板表面より凹んでいる場合、後から形成する導電性保護膜も基板表面から出っ張らないようにすることができる。ただし、凹みが深い（５μｍ以上）と、段差の部分で、後から形成する配線や膜などが貫通配線のところで不連続（段切れ）になる可能性や、フォトリソのためのレジスト塗布で、レジストが不均一になる可能性があるので、凹みは５μｍ未満にすることが好ましい。

導電性保護膜３（３−１ａ、３−１ｂと３−２ａ、３−２ｂを含む）は、貫通配線２のそれぞれの端面（２−１ａ、２−１ｂと２−２ａ、２−２ｂを含む）の表面を覆い、これらの端面が露出しないように形成されている。導電性保護膜３は、これらの端面の全表面にのみ形成され、基板１の表面１ａ、１ｂに形成されなくてもよい。或いは、端面の一部表面にのみ形成されたり、基板１の表面１ａ、１ｂにも多少はみ出して形成されてもよい場合もある。導電性保護膜３は、貫通配線２の端面が反応ガスや薬品などで腐食されないようにする機能を有する。より具体的には、導電性保護膜３は、ＣＭＵＴの製造工程で使用される反応ガスや薬品に耐性がある材料から構成される。また、後述のように、導電性保護膜３は、貫通配線２と接続配線１０及び電極パッド１１、１２との電気的な接続を中継する機能を有する。導電性保護膜３は、単層膜であってもよいし、あるいは２層以上の膜であってもよい。導電性保護膜３の主材料は、単金属、または合金によって構成される。例えば、導電性保護膜３は、Ａｕ、Ｎｉ、Ａｇ、Ｐｄ、Ｆｅ、Ｃｒ、Ｎｄ、Ｗ、Ｔｉ等の金属、もしくはその合金を含む。より具体的な例として、導電性保護膜３は、ＮｉとＡｕの積層膜によって構成され、その最表面がＡｕの薄膜である。導電性保護膜３には、貫通配線２の端面がＣＭＵＴの製造工程で腐食されないように、その厚さの下限が存在する。一例として、導電性保護膜３は、０．２μｍ厚のＮｉ薄膜と０．１μｍのＡｕ薄膜の積層膜によって構成される。また、貫通配線２の端面と基板１の表面との位置関係に応じて、導電性保護膜３の厚さを上記下限より厚く調整してもよい。一例として、貫通配線２の端面２−１ａが基板１の表面（第１面１ａ）より０．５μｍ程度基板１の内側に凹んでいる場合、０．４μｍ厚のＮｉ薄膜と０．１μｍのＡｕ薄膜の積層膜を導電性保護膜３−１ａとして、その表面を基板１の表面１ａと同じ高さにできる。

導電性保護膜３は、反応ガス又は薬品に耐性がある特性など、次のような特性を有するのが好ましい。例えば、犠牲層エッチングの際の腐食抑制を目的としているのであれば、エッチング液に対するエッチング速度が貫通配線の材料より遅い、もしくは、エッチングレートが０．１倍以下であるのが好ましい。

すなわち、「導電性」に関して、導電性保護膜は、抵抗率が１０^−４Ωｍ以下で、金属または金属の合金からなることが望ましい。また、「保護性」に関して導電性保護膜に求められる特性は、導電性保護膜以外のすべての膜または構造の加工が終了した時点で、まだ貫通配線材料を被覆して、ダメージを受けないようにすることが好ましい。つまり、導電性保護膜は全ての加工工程が完了した時点で、まだ十分な膜厚を有し、貫通配線材料を被覆して、ダメージを受けさせないように機能するのが好ましい。貫通配線材料をダメージから保護できれば、導電性保護膜は、加工工程によって膜厚が減少してもよいが、加工工程が完了した時点での導電性保護膜の膜厚としては、１原子層または１分子層以上であることが求められる。より具体的な数値としては、０．０１μｍ以上とするのが望ましい。

第１の電極４は、基板１の第１面１ａ側に形成される。第１の電極４は、金属の薄膜によって構成される。第１の電極４は、基板１が絶縁性である場合、直接基板１の表面上に形成されてもよい。また、密着性向上や電気的絶縁性向上等のために、第１の電極４は、基板１の第１面１ａと導電性保護膜３−１ａの両方に密着可能な金属膜を下地膜として基板１の第１面１ａ側に形成されてもよい。第１の電極４は、導電性保護膜３−１ａを介して、貫通配線２の１つである貫通配線２−１と接続され、さらに導電性保護膜３−１ｂを介して、基板１の第２面１ｂ側の電極パッド１１と接続されている。必要に応じて、第１の電極４の間隙５に露出している表面上に絶線膜を形成してもよい。

間隙５は、静電容量型トランスデューサに対する要求性能によって、面積と高さが設計される。静電容量型トランスデューサを駆動する際、振動膜９の振動に従って間隙５が変形する。例えば、間隙５は、直径１０μｍ〜１００μｍ、高さ５０ｎｍ〜５００ｎｍのほぼ円柱形状の空洞となっている。第２の電極６は、間隙５を挟んで基板１の第１面１ａ側に設けられている。第２の電極６は、金属の薄膜によって構成される。電気的絶縁のため、第２の電極６は、絶縁膜７と絶縁膜８に挟まれている。第２の電極６は、接続配線１０によって、導電性保護膜３−２ａを介して貫通配線２の１つである貫通配線２−２と接続され、さらに、導電性保護膜３−２ｂを介して基板１の第２面１ｂ側の電極パッド１２と接続されている。接続配線１０の導電性保護膜３−２ａと接続する部分は、その外周の少なくとも一部が導電性保護膜３−２ａの外周の内側に位置する。より望ましくは、この接続部分は、完全に導電性保護膜３−２ａの内側に位置する。こうすることによって、第２の電極６は、貫通配線２−２と確実に接続される。

絶縁膜７、８は、第２の電極６の絶縁保護膜として機能する他に、第２の電極６と一緒にセルの振動膜９を構成する。絶縁膜７、８の材料及び膜厚は、静電容量型トランスデューサに対する要求性能によって設計される。一例として、絶縁膜７、８は、シリコンの窒化物であり、厚さはそれぞれ１００ｎｍ〜１０００ｎｍである。もちろん、絶縁膜７と絶縁膜８は、異なる材料で構成されてもよい。また、絶縁膜７と絶縁膜８は、それぞれ、単層膜または多層膜から構成することができる。

絶縁膜７、第２の電極６及び絶縁膜８からなる振動膜９は、１ＧＰａ以下の引張り応力を有することが望ましい。振動膜９が圧縮応力を有する場合、振動膜９がスティッキングあるいは座屈を引き起こし、大きく変形することがある。スティッキングとは、振動膜９が基板１側の第１の電極４に付着してしまうことである。一方、振動膜９は、大きな引張り応力を有する場合、破壊しやすくなることがある。振動膜９が１ＧＰａ以下の引張り応力を有するように、絶縁膜７、第２の電極６及び絶縁膜８のそれぞれの材料、膜厚、成膜条件及び熱処理条件を設計する。また、絶縁膜７、第２の電極６、絶縁膜８及び接続配線１０において、膜間密着性向上や絶縁性向上や相互拡散防止等のために、膜間にその効用を有する膜を設けることもできる。

そして、図示はしないが、静電容量型トランスデューサは制御回路と接続されている。接続は、電極パッド１１、１２を介して、バンプ接合やワイヤボンディングやＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合などが利用できる。静電容量型トランスデューサを駆動する際、バイアス電圧を第１の電極４に印加し、信号印加または信号取り出し電極として第２の電極６を用いる。また、その逆でも構わない。

以上のように、本実施形態の静電容量型トランスデューサは、貫通配線は銅などの金属を主材料とし、その両端面に導電性保護膜がある。従って、貫通配線は低抵抗に構成できる。同時に、静電容量型トランスデューサの製造工程などにおいて、貫通配線の端面の表面が腐食される恐れが少なくなる。その結果、貫通配線は、製造工程による表面荒れや長さ減少が抑制され、引出し配線（接続配線、電極パッドなどを含む）と良好且つ容易に電気的に接続できる。この導電性保護膜によって、デバイスの構造設計に対する制限が少なくなり、製造歩留まりの向上が図れる。その上、静電容量型トランスデューサの性能が確保できる。以上の静電容量型トランスデューサに用いた貫通配線基板は、静電容量型トランスデューサ以外の半導体デバイスなどのデバイスにも応用できる。このような半導体デバイスとしては、例えば、各種のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈｅｎｉｃａｌ Ｓｙｓｔｅｍ）デバイスなどがある。

（第２の実施形態）
第２の実施形態において、図２を用いて、本発明の静電容量型トランスデューサの製造方法の例を説明する。図２（Ａ）〜（Ｏ）は、本実施形態の静電容量型トランスデューサの製法を説明する断面図である。簡明化のため、図２でも、静電容量型トランスデューサの１つのセル（１つの振動膜）のみが示されている。

まず、図２（Ａ）のように、対向する第１面１ａと第２面１ｂを有する基板１を用意する。基板１は、静電容量型トランスデューサに対する要求性能に合わせて選択する。例えば、基板１は、ガラスのような絶縁材料や、高抵抗シリコンや、低抵抗シリコンなどによって構成される。以下では、基板１が低抵抗シリコンによって構成されている場合を例にする。基板１の厚さは、例えば、１００μｍ〜１０００μｍである。セル間の性能バラつきの低減のため、基板１の第１面１ａは平坦且つ平滑であることが望ましい。例えば、基板１の第１面１ａの表面粗さＲａ（算術平均粗さ）はＲａ＜１０ｎｍである。

次に、図２（Ｂ）のように、基板１において、基板１の第１面１ａと第２面１ｂの間を貫通する貫通穴１３を形成する。貫通穴１３は、所定の貫通配線（貫通電極）２を通す穴として機能する。貫通穴１３の断面形状は、その長さ方向において、均一であってもよいし、不均一であっても構わない。一例として、貫通穴１３の断面はほぼ円形状であり、その直径は５μｍ〜１００μｍである。貫通穴１３の加工は、例えば、シリコンの深堀反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）技術を用いて行う。必要に応じて、基板１の第１面１ａと第２面１ｂの両面からそれぞれＲＩＥ加工をする。また、必要に応じて、貫通穴１３の内壁１３ａを平滑化する。内壁１３ａの平滑化は、例えば、熱酸化によって内壁１３ａの表面にシリコンの酸化膜を形成してから、フッ酸やバッファードフッ酸（ＢＨＦ）等の薬品でシリコンの酸化膜を取り除くことによって実現される。また、水素雰囲気中の加熱処理も内壁１３ａの平滑化に効果的である。貫通穴１３の数は、貫通配線２の数に対応するようにする。予め作成されている貫通穴付きの基板を用意してもよい。

次に、図２（Ｃ）のように、第１面１ａ、第２面１ｂ及び貫通穴１３の内壁１３ａ（図２（Ｂ）参照）を含む基板１の表面上に、絶縁膜１４を形成する。絶縁膜１４は、例えば、シリコンの酸化物、シリコンの窒化物、アルミの酸化物（Ａｌ_２Ｏ_３）などであって、絶縁性の高いものが望ましい。絶縁膜１４の厚さは、必要とする絶縁耐圧と、使用される材料の特性で決まる。絶縁膜１４の厚さは、例えば、０．１μｍ〜２μｍである。絶縁膜１４の形成法としては、例えば、熱酸化、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、原子層体積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）などの方法がある。絶縁膜１４は、単層膜でもよく多層膜でもよい。また、必要に応じて、基板１の表面と絶縁膜１４との間に、密着層を形成してもよい。この段階でも、予め作成されている以上の如き基板を用意してもよい。

次に、図２（Ｄ）のように、基板１の対向する第１面１ａと第２面１ｂの間を貫通する貫通配線２（２−１と２−２を含む）を、貫通穴１３（図２（Ｃ）参照）の中に形成する。貫通配線２は、抵抗率の低い材料から構成される。望ましくは、貫通配線２は、金属を含む材料から構成される。例えば、貫通配線２は、Ｃｕを主材料とする構造である。貫通配線２は、貫通穴１３の内部をほぼ充満して形成される。貫通配線２の形成方法として、例えば、めっき法がある。特に、基板１の一表面（例えば、基板１の第２面１ｂ）をシード層付き基板と接合して、電解めっきを行う方法が好適である。めっき後、基板１の第１面１ａと第２面１ｂに対して研磨を行い、平坦化を実現する。研磨の方法として、化学機械研磨（ＣＭＰ）法が好適である。ＣＭＰによって、基板１の第１面１ａの表面粗さＲａをＲａ＜１０ｎｍにする。ＣＭＰ後、貫通配線２の端面が基板１の表面より基板１の内側に凹んでいるようにする。例えば、基板１の第１面１ａ側において、貫通配線２の端面２−１ａ、２−２ａが絶縁膜１４の表面より０．１μｍ〜５μｍ程度基板１の内側に凹んでいるようにする。同様に、基板１の第２面１ｂ側において、貫通配線２の端面２−１ｂ、２−２ｂが絶縁膜１４の表面より０．１μｍ〜５μｍ程度基板１の内側に凹んでいるようにする。貫通配線２は、複数の振動膜（セル）を含む１つのエレメントに対して、２つ以上形成される。

次に、図２（Ｅ）のように、貫通配線２の端面の表面（２−１ａ、２−１ｂと２−２ａ、２−２ｂを含む）に、それぞれ導電性保護膜３（３−１ａ、３−１ｂと３−２ａ、３−２ｂを含む）を形成する。導電性保護膜３は、貫通配線２の端面の全表面を覆い、その端面が露出しないように形成されている。導電性保護膜３は、これらの端面の表面にのみ形成され、基板１の表面１ａ、１ｂに形成されなくてもよい。導電性保護膜３の主材料は、単金属または合金によって構成される。例えば、導電性保護膜３は、Ａｕ、Ｎｉ、Ａｇ、Ｐｄ、Ｆｅ、Ｃｒ、Ｎｄ、Ｗ、Ｔｉ等の金属、もしくはその合金を含む。

より具体的な例として、導電性保護膜３は、ＮｉとＡｕの積層膜によって構成され、その最表面がＡｕの薄膜である。導電性保護膜３は、貫通配線２の端面がＣＭＵＴの製造工程で腐食されないように、その厚さの下限が決まるが、貫通配線２の端面と基板１の表面との位置関係に応じて、導電性保護膜３の厚さを下限より厚くしてもよい。一例として、基板１の第１面１ａ側において、貫通配線２の端面２−１ａが絶縁膜１４の表面より０．５μｍ程度基板１の内側に凹んでいる場合、約０．４μｍ厚のＮｉ薄膜と約０．１μｍのＡｕ薄膜の積層膜を導電性保護膜３−１ａとする。これによって、基板１の第１面１ａ側において、導電性保護膜３−１ａの表面が絶縁膜１４の表面と同じ高さになる。導電性保護膜３は、例えば、無電解めっき法で形成される。無電解めっき法の場合、貫通配線２のすべての端面の表面（２−１ａ、２−１ｂと２−２ａ、２−２ｂを含む）に、同時に導電性保護膜３（３−１ａ、３−１ｂと３−２ａ、３−２ｂを含む）を形成できる。めっき膜の厚さは、めっき条件とめっき時間によって制御する。めっき後、必要に応じて、ＣＭＰを用いて導電性保護膜３の厚さ及び表面平坦性を調整する。

次に、図２（Ｆ）のように、基板１の第１面１ａ側に第１の電極４を形成する。第１の電極４は、振動膜９（図２（Ｏ）参照）を駆動するための電極の１つである。第１の電極４は、絶縁膜１４の上に形成されるので、基板１と絶縁されている。第１の電極４は、セルの振動膜９の振動部分（図２（Ｏ）の間隙５に対応する部分）の下部に位置し、振動膜９の振動部分より周囲に延伸している。第１の電極４は、導電率の高い材料で構成される。例えば、第１の電極４は、金属を主成分である膜から構成される。第１の電極４は、単層膜であってもよいし、複数層の膜から構成されてもよい。一例として、第１の電極４は、厚さが約１０ｎｍのＴｉ膜と厚さが約５０ｎｍのＷを積層して構成される。第１の電極４は、同じエレメント中の各セルに関して、導通するように形成されている。第１の電極４の形成法として、例えば、金属の成膜、フォトリソグラフィー、及び金属のドライエッチングまたはウェットエッチングを含む方法がある。

次に、図２（Ｇ）のように、絶縁膜１６を形成する。絶縁膜１６は、第１の電極４の表面を覆い、その役割の１つは第１の電極４の絶縁保護膜として働く。絶縁膜１６は、例えば、シリコンの酸化物、シリコンの窒化物、アルミの酸化物（Ａｌ_２Ｏ_３）のいずれか、または２種類以上の材料によって構成される絶縁性の高い膜である。絶縁膜１６の厚さは、必要とする絶縁耐圧と材料の特性で決まり、例えば、０．１μｍ〜２μｍである。絶縁膜１６の形成は、４００℃以下の温度で行うのが望ましい。絶縁膜１６の形成方法として、例えば、化学気相堆積、原子層体積、真空蒸着、スパッタ堆積などがある。絶縁膜１６は、単層膜でもよいし、多層膜でもよい。また、必要に応じて、絶縁膜１６の下に、密着層を形成してもよい。絶縁膜１６には、開口１６ａ、１６ｂ、１６ｃが形成されている。開口１６ａにより、導電性保護膜３−２ａの表面が部分的に露出している。開口１６ｂにより、導電性保護膜３−１ａの表面が部分的に露出している。また、開口１６ｃにより、第１の電極４の表面が部分的に露出している。開口１６ａ、１６ｂ、１６ｃの形成法として、フォトリソグラフィーを含むエッチングマスクの形成と、反応性イオンエッチングを含むドライエッチングまたは薬品を使用するウェットエッチングとを含む方法がある。

次に、図２（Ｈ）のように、犠牲層１７を形成する。犠牲層１７は、セルの間隙５（図２（Ｏ）参照）を形成するための一時的な構造体で、間隙５を形成する工程で選択的に除去できる材料で構成される。犠牲層１７は、例えば、シリコン系の材料、またはＣｒなどの金属によって構成される。犠牲層１７のパターンの形成法として、膜形成と、フォトリソグラフィーを含むエッチングマスク形成と、ドライエッチングまたは薬品を使用するウェットエッチングとを含む方法がある。

次に、図２（Ｉ）のように、絶縁膜７を形成する。絶縁膜７は、第２の電極６（図２（Ｊ）参照）の下表面に亘って広がり、その役割の１つは第２の電極６の絶縁保護膜として働く。絶縁膜７は、例えば、シリコンの酸化物、シリコンの窒化物、アルミの酸化物（Ａｌ_２Ｏ_３）のいずれか、または２種類以上の材料によって構成される絶縁性の高い膜である。絶縁膜７の厚さは、必要とする絶縁耐圧と材料の特性で決まり、例えば、０．１μｍ〜２μｍである。絶縁膜７の形成は、４００℃以下の温度で行うことが望ましい。絶縁膜７の形成方法として、例えば、化学気相堆積、原子層体積、スパッタなどがある。絶縁膜７は、単層膜でもよいし、多層膜でもよい。

次に、図２（Ｊ）のように、第２の電極６を形成する。第２の電極６は、第１の電極４と対向して振動膜９（図２（Ｏ）参照）に形成され、振動膜９を駆動するための電極の１つである。第２の電極６は、第１の電極４と同様な材料構成を有し、第１の電極４と同様な方法で形成されてもよい。一例として、第２の電極６は、厚さが約１０ｎｍのＴｉ膜と厚さが約１００ｎｍのＡｌＮｄ合金膜を積層して構成される。また、第２の電極６は、同じエレメント中の各セルに関して、導通するように形成する。

次に、図２（Ｋ）のように、絶縁膜８を形成する。絶縁膜８は、第２の電極６の上表面を覆い、その役割の１つは第２の電極６の絶縁保護膜として働く。絶縁膜８の形成は、４００℃以下の温度で行うことが望ましい。絶縁膜８は、絶縁膜７と同様な材料構成を有し、絶縁膜７と同様な方法で形成することができる。

次に、図２（Ｌ）のように、エッチホール１８を形成し、犠牲層１７（図２（Ｋ）参照）を除去する。エッチホール１８は、絶縁膜７、８を貫通して、犠牲層１７をエッチングするための開口である。エッチホール１８の形成法として、フォトリソグラフィーを含むエッチングマスク形成と、反応性イオンエッチングを含むドライエッチングまたは薬品を使用するウェットエッチングとを含む方法がある。犠牲層１７の除去は、エッチホール１８を介して、エッチング液あるいはエッチングガスを用いて行う。犠牲層１７を除去すると、間隙５が形成される。

次に、図２（Ｍ）のように、薄膜９を形成し、エッチホール１８（図２（Ｌ）参照）を封止する。薄膜９は、エッチホール１８を封止すると同時に、絶縁膜７、第２の電極６及び絶縁膜８と合わせて、間隙５の上部に振動可能な振動膜９を構成する。薄膜９は、エッチホール１８を良好に封止すると同時に、振動膜９の必要な性能に合わせて、材料や厚さ等が決められる。薄膜９の形成は、４００℃以下の温度で行うことが望ましい。絶縁膜の薄膜９は、絶縁膜７と同様な材料構成を有し、絶縁膜７と同様な方法で形成されてもよい。絶縁膜７、第２の電極６、絶縁膜８及び薄膜９からなる振動膜９は、上述した理由により１ＧＰａ以下の引張り応力を有するために、絶縁膜７、第２の電極６、絶縁膜８及び薄膜９のそれぞれの材料、膜厚、成膜条件及び熱処理条件を総合的に設計する。

次に、図２（Ｎ）のように、電気接続用のコンタクト穴２０、２１（２１ａと２１ｂを含む）、２２（２２ａと２２ｂを含む）を形成する。コンタクト穴２０は、基板１の第２表面１ｂ側に形成され、基板１の第２表面１ｂを部分的に露出する開口である。コンタクト穴２１、２２は、基板１の第１表面１ａ側に形成される。コンタクト穴２１ａは導電性保護膜３−２ａの表面を部分的に露出する開口で、コンタクト穴２１ｂは第２の電極６の表面を部分的に露出する開口である。コンタクト穴２２ａは第１の電極４の表面を部分的に露出する開口で、コンタクト穴２２ｂは導電性保護膜３−１ａの表面を部分的に露出する開口である。コンタクト穴２１ａは、その外周の少なくとも一部が導電性保護膜３−２ａの内側に位置する。より望ましくは、コンタクト穴２１ａは、完全に導電性保護膜３−２ａの内側に位置する。同様に、コンタクト穴２２ｂは、その外周の少なくとも一部が導電性保護膜３−１ａの内側に位置する。より望ましくは、コンタクト穴２２ｂは、完全に導電性保護膜３−１ａの内側に位置する。コンタクト穴２０、２１、２２の形成法として、フォトリソグラフィーを含むエッチングマスク形成と、反応性イオンエッチングを含むドライエッチングまたは薬品を使用するウェットエッチングとを含む方法がある。

次に、図２（Ｏ）のように、接続配線１０、２３、電極パッド１１、１２、２４を形成する。接続配線１０、２３は、基板１の第１表面１ａ側に形成される。接続配線１０は、コンタクト穴２１（２１ａと２１ｂを含む。図２（Ｎ）参照）を介して、第２の電極６と貫通配線２−２の端面にある導電性保護膜３−２ａとを接続する。接続配線２３は、コンタクト穴２２（２２ａと２２ｂを含む。図２（Ｎ）参照）を介して、第１の電極４と貫通配線２−１の端面にある導電性保護膜３−１ａとを接続する。電極パッド１１、１２、２４は、基板１の第２表面１ｂ側に形成される。電極パッド１１は、貫通配線２−１の端面にある導電性保護膜３−１ｂと接続するように形成される。電極パッド１２は、貫通配線２−２の端面にある導電性保護膜３−２ｂと接続するように形成される。その結果、基板１の第１表面１ａ側にある第１の電極４は、貫通配線２−１を介して、対向する基板１の第２表面１ｂ側に引出されている。同様に、基板１の第１表面１ａ側にある第２の電極６は、貫通配線２−２を介して、対向する基板１の第２表面１ｂ側に引出されている。電極パッド２４は、基板１と接続するように形成される。接続配線１０、２３、電極パッド１１、１２、２４は、金属を主材料として構成され、第１の電極４と同様な方法で形成してもよい。

上述の第２の実施形態において、図２では、貫通配線を形成してその表面と裏面に導電性保護膜を形成しているが、裏面側に関しては、貫通配線に直に電極パッドを形成し、その上から導電性保護膜を形成することも可能ではある。つまり、セルを形成する前に、裏面側は貫通配線に直接電極パッドを形成し、その次に、表面側及び裏面側に導電性保護膜を形成する工程を設けるという例も可能である。ただし、１）パッド材料が貫通配線材料と異なる場合、貫通配線へ導電性保護膜をめっきするとき、パッドにめっきできない場合があり得るので、その点は工夫する必要がある。また、２）パッド形成後にセル形成プロセスを行うと、熱によって、パッド材料が裏面の絶縁膜に拡散して、絶縁耐性を劣化させてしまうことがあり得るので、その点も工夫して、絶縁耐性の劣化を抑制する必要がある。

以上の図２（Ｃ）〜（Ｏ）の製造工程において、膜間の密着性向上や、絶縁性向上や相互拡散防止等のために、膜間にその効用を有する膜を設けることができる。また、膜間の密着性向上のために、上の膜の成膜前に、下敷き膜の表面処理を行うことも有効である。表面処理によって、下敷き膜の表面が清浄化または活性化される。表面処理としては、例えば、プラズマ処理や薬品による処理がある。

次に、図示はしないが、静電容量型トランスデューサを制御回路と接続する。接続は、電極パッド１１、１２、２４を介して行う。接続の方法として、金属直接接合や、パンプ接合や、ＡＣＦ接合や、ワイヤボンディングなどの方法がある。静電容量型トランスデューサを駆動する際、バイアス電圧を第１の電極４に印加し、信号印加または信号取り出し電極として第２の電極６を用いている。また、その逆でも構わない。電極パッド２４を介して基板１を接地して、信号ノイズを低減することができる。本実施形態によっても、第１の実施形態と同様な効果を奏することができる。

以下、より具体的な実施例を説明する。
（実施例１）
図１は静電容量型トランスデューサの実施例１の断面図である。静電容量型トランスデューサの１つのセル（１つの振動膜）のみが示されている。

図１のように、本実施例の静電容量型トランスデューサは、第１の実施形態の所で述べたような構造のセルを有し、導電性保護膜３が形成されている。本実施例では、基板１は、両面ミラー研磨の絶縁性ガラスで、表面粗さＲａ＜５ｎｍである。基板１の厚さは１８０μｍである。貫通配線２は、Ｃｕを主材料とするほぼ円柱状の構造であり、基板１の第１面１ａと第２面１ｂにおける両終端の直径が約３０μｍである。貫通配線２は、基板１の第１面１ａ側において、その端面２−１ａ、２−２ａが基板１の第１面１ａの表面より０．５μｍ程度基板１の内側に凹んでいる。同様に、貫通配線２は、基板１の第２面１ｂ側において、その端面２−１ｂ、２−２ｂが第２面１ｂの表面より０．５μｍ程度基板１の内側に凹んでいる。

導電性保護膜３は、貫通配線２のそれぞれの端面の表面を覆い、これらの端面の表面にのみ形成されている。導電性保護膜３は、約０．４μｍ厚のＮｉと約０．１μｍ厚のＡｕの積層膜によって構成され、その最表面がＡｕの薄膜である。導電性保護膜３−１ａ、３−２ａの表面は、基板１の表面１ａとほぼ同じ高さになっている。同様に、導電性保護膜３−１ｂ、３−２ｂの表面は、基板１の表面１ｂとほぼ同じ高さになっている。

第１の電極４は、基板１の第１面１ａ側に形成され、間隙５の下部の全域をカバーしている。また、第１の電極４は、導電性保護膜３−１ａを介して、貫通配線２−１と接続され、さらに導電性保護膜３−１ｂを介して、基板１の第２面１ｂ側の電極パッド１１と電気的に接続されている。第１の電極４として、１０ｎｍのＴｉ膜と５０ｎｍのＷ膜が順番に基板１の第１面１ａ上に形成されている。Ｔｉ膜は、主に第１の電極４と基板１の第１面１ａ間の密着性を向上させる役割をする。間隙５は、直径が約３０μｍ、高さ（厚さ）が約１５０ｎｍの円柱状空洞である。

第２の電極６は、間隙５を挟んで基板１の第１面１ａ側に設けられている。電気的絶縁のため、第２の電極６は、絶縁膜７と絶縁膜８で挟まれて形成される。第２の電極６は、接続配線１０によって、導電性保護膜３−２ａを介して貫通配線２−２と接続され、さらに導電性保護膜３−２ｂを介して基板１の第２面１ｂ側の電極パッド１２と電気的に接続されている。接続配線１０の導電性保護膜３−２ａと接続する部分は、完全に導電性保護膜３−２ａの内側に位置し、第２の電極６と貫通配線２−２とを確実に接続している。第２の電極６は、１０ｎｍのＴｉ膜と１００ｎｍのＡｌＮｄ合金膜をこの順番に積層して形成されている。Ｔｉ膜は、主に第２の電極６と絶縁膜７間の密着性向上、及び相互拡散防止の役割をする。

絶縁膜７と絶縁膜８は、第２の電極６の絶縁保護膜として機能する他に、第２の電極６と一緒にセルの振動膜９を構成する。絶縁膜７、８は、シリコンの窒化物からなる。絶縁膜７の厚さは約４００ｎｍで、絶縁膜８の厚さは約１μｍである。絶縁膜７、第２の電極６及び絶縁膜８からなる振動膜９は、０．７ＧＰａ以下の引張り応力を有する。接続配線１０は、厚さが１０ｎｍのＴｉ膜と厚さが５００ｎｍのＡｌ膜をこの順番に積層して形成されている。Ｔｉ膜は、主に接続配線１０と絶縁膜７、絶縁膜８及び導電性保護膜３−２ａとの間の密着性向上、及び相互拡散防止の役割をする。電極パッド１１、１２は、厚さが約５００ｎｍのＡｌ膜である。

図示しないが、静電容量型トランスデューサは制御回路と接続されている。接続は、電極パッド１１、１２を介して、ＡＣＦ接合を利用する。静電容量型トランスデューサを駆動する際、バイアス電圧を第１の電極４に印加し、信号印加または信号取り出し電極として第２の電極６を用いる。

以上のように、本実施例の静電容量型トランスデューサでは、貫通配線はＣｕを主材料とし、その端面にＡｕ／Ｎｉからなる導電性保護膜がある。従って、貫通配線は低抵抗に構成されると同時に、製造工程における貫通配線の端面の腐食が避けられる。その結果、電極と貫通配線及び引出し配線（接続配線と電極パッドを含む）との間は、確実且つ低抵抗に接続できる。この導電性保護膜によって、デバイスの構造設計に対する制限が少なくなり、製造歩留まりの向上が図れる。その上、静電容量型トランスデューサの性能が確保できる。

（実施例２）
実施例２では、断面図である図２を用いて、本発明の静電容量型トランスデューサの製造方法のより具体的な例を説明する。

まず、図２（Ａ）のように、対向する第１面１ａと第２面１ｂを有する基板１を用意する。基板１は、両面ミラー研磨の低抵抗シリコンで、表面粗さＲａ＜２ｎｍで、抵抗率が約０．０１Ω・ｃｍである。基板１の厚さは２００μｍである。次に、図２（Ｂ）のように、基板１において、基板１の対向する第１面１ａと第２面１ｂの間を貫通する貫通穴１３を形成する。貫通穴１３は、ほぼ円柱形状であり、基板１の第１面１ａと第２面１ｂにおける開口の直径が約２０μｍである。貫通穴１３の加工は、シリコンの深堀ＲＩＥ技術を用いて行う。深堀ＲＩＥの後、貫通穴１３の内壁１３ａを平滑化する。平滑化は、シリコンからなる基板１の表面の熱酸化と熱酸化膜の除去を２回繰り返して実現する。

次に、図２（Ｃ）のように、基板１の第１面１ａ、第２面１ｂ及び貫通穴１３の内壁１３ａを含む基板１の表面上に、絶縁膜１４を形成する。絶縁膜１４は、約１μｍ厚のシリコン酸化物であって、シリコンの熱酸化で形成する。次に、図２（Ｄ）のように、基板１の対向する第１面１ａと第２面１ｂの間を貫通する貫通配線２を、貫通穴１３の中に形成する。貫通配線２は、Ｃｕを主材料とする。貫通配線２の形成方法として、電解めっき及び研磨技術を用いる。具体的には、まず、基板１の第２面１ｂをシード層付き基板（図示なし）と密着させて、Ｃｕの電解めっきを行う。めっき後、シード層付き基板を除去する。そして、基板１の第１面１ａと第２面１ｂに対してそれぞれＣｕのＣＭＰを行う。ＣＭＰによって、貫通配線２の端面が基板１の表面より基板１の内側に約０．５μｍ凹むようにする。つまり、基板１の第１面１ａ側において、貫通配線２の端面２−１ａ、２−２ａが絶縁膜１４の表面より約０．５μｍ程度基板１の内側に凹んでいる。同様に、基板１の第２面１ｂ側において、貫通配線２の端面２−１ｂ、２−２ｂが絶縁膜１４の表面より０．５μｍ程度基板１の内側に凹んでいる。図２（Ｄ）では、貫通配線２は１つの振動膜（１つのセル）に対して２つ形成されているように見えるが、実際は、複数の振動膜からなる１つのエレメントに対して、２つの貫通配線２が形成されている。貫通配線２の数は、貫通穴１３の数に対応している。

次に、図２（Ｅ）のように、貫通配線２の端面の表面（２−１ａ、２−１ｂと２−２ａ、２−２ｂを含む）に、それぞれ導電性保護膜３（３−１ａ、３−１ｂと３−２ａ、３−２ｂを含む）を形成する。導電性保護膜３は、貫通配線２の端面の表面にのみ形成され、その端面を露出しないように覆っている。導電性保護膜３は、約０．４μｍ厚のＮｉ薄膜と約０．１μｍのＡｕ薄膜の積層膜で構成され、その最表面がＡｕの薄膜である。これによって、基板１の第１面１ａ側及び第２面１ｂ側において、導電性保護膜３の表面は、絶縁膜１４とほぼ同じ高さになる。導電性保護膜３は、無電解めっき法によって、ＮｉそしてＡｕの順番に形成される。Ｎｉめっきの前に、貫通配線２の端面を清浄化処理してから、Ｃｕの表面にのみＰｄの微粒子を付与する。このＰｄの微粒子は、Ｎｉめっきの核として機能する。めっきは、貫通配線２のすべての端面の表面（２−１ａ、２−１ｂと２−２ａ、２−２ｂを含む）に対して、同時に行う。めっき膜の厚さは、めっき条件とめっき時間によって制御する。めっき後、必要に応じて、ＣＭＰを用いて導電性保護膜３の厚さ及び表面平坦性を調整する。特に、Ｎｉめっき後、ＣＭＰすることによって、Ｎｉの形状と厚さを調整すれば、導電性保護膜３全体の形状と厚さが制御しやすくなる。

次に、図２（Ｆ）のように、基板１の第１面１ａ側に第１の電極４を形成する。第１の電極４は、振動膜９を駆動するための電極の１つである。第１の電極４は、絶縁膜１４の上に形成されるので、基板１と絶縁されている。第１の電極４は、セルの振動膜９の振動部分（図２（Ｏ）の間隙５に対応する部分）の下部に位置し、振動膜９の振動部分より周囲に延伸している。第１の電極４は、同じエレメント中の各セルに関して、導通するように形成されている。第１の電極４は、厚さが約１０ｎｍのＴｉ膜と厚さが約５０ｎｍのＷを積層して構成される。第１の電極４は、金属の成膜、フォトリソグラフィーを含むエッチングマスクの形成及び金属のエッチングを含む方法によって形成される。

次に、図２（Ｇ）のように、絶縁膜１６を形成する。絶縁膜１６は、第１の電極４の表面を覆い、その役割の１つは第１の電極４の絶縁保護膜として働く。絶縁膜１６は、２００ｎｍ厚のシリコン酸化物の膜である。シリコン酸化物の膜は、約３００℃の基板温度でＣＶＤ法によって形成される。シリコン酸化物の成膜後、絶縁膜１６に、開口１６ａ、１６ｂ、１６ｃを形成する。開口１６ａ、１６ｂ、１６ｃは、フォトリソグラフィーを含むエッチングマスク形成と反応性イオンエッチングを含むドライエッチングとを含む方法で形成する。

次に、図２（Ｈ）のように、犠牲層１７を形成する。犠牲層１７は、セルの間隙５を形成するためのもので、Ｃｒによって構成される。まず、１５０ｎｍ厚のＣｒ膜を電子ビーム蒸着法で基板１の第１面１ａに形成する。そして、フォトリソグラフィーとウェットエッチングとを含む方法で所望の形状に加工する。犠牲層１７は、直径が約３０μｍ、高さが約１５０ｎｍの円柱状構造を有し、後の工程においてエッチホール１８（図２（Ｌ）参照）に繋がる構造を有する。

次に、図２（Ｉ）のように、絶縁膜７を形成する。絶縁膜７は、第２の電極６の下表面に接し、その役割の１つは第２の電極６の絶縁保護膜として働く。絶縁膜７は、４００ｎｍ厚のシリコン窒化物である。シリコン窒化物の膜は、約３００℃の基板温度でＰＥ−ＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）によって成膜される。成膜時、成膜ガスの流量等を制御して、絶縁膜７となるシリコン窒化物の膜が０．１ＧＰａ程度の引張り応力を有するようにする。

次に、図２（Ｊ）のように、第２の電極６を形成する。第２の電極６は、振動膜の上において第１の電極４と対向して形成され、振動膜９を駆動するための電極の１つである。第２の電極６は、１０ｎｍのＴｉ膜と１００ｎｍのＡｌＮｄ合金膜をこの順番に積層して形成されている。第２の電極６は、金属のスパッタ成膜、フォトリソグラフィーを含むエッチングマスクの形成、及び金属のエッチングを含む方法によって形成される。第２の電極６は、静電容量型トランスデューサの製造が完成した時点で、０．４ＧＰａ以下の引張り応力を有するように成膜条件を調整する。第２の電極６は、同じエレメント中の各セルに関して、導通するように形成する。

次に、図２（Ｋ）のように、絶縁膜８を形成する。絶縁膜８は、第２の電極６の上表面を覆い、その役割の１つは第２の電極６の絶縁保護膜として働く。絶縁膜８は、絶縁膜７と同様な構成を持ち、絶縁膜７と同様な方法で形成される。

次に、図２（Ｌ）のように、エッチホール１８を形成して犠牲層１７を除去する。エッチホール１８は、フォトリソグラフィーと反応性イオンエッチングとを含む方法によって形成される。そして、エッチホール１８を介して、エッチング液の導入によってＣｒからなる犠牲層１７を除去する。これによって、犠牲層１７と同じ形状の間隙５が形成される。

次に、図２（Ｍ）のように、薄膜９を形成する。薄膜９は、エッチホール１８を封止すると同時に、絶縁膜７、第２の電極６、及び絶縁膜８と合わせて、間隙５の上部で振動可能な振動膜９を構成する。薄膜９は、５００ｎｍ厚のシリコン窒化物である。薄膜９は、絶縁膜７と同様、約３００℃の基板温度でＰＥ−ＣＶＤによって成膜される。このように形成された振動膜９は、全体で０．７ＧＰａ程度の引張り応力を有し、スティッキングあるいは座屈がなく、破壊しにくい構造になっている。

次に、図２（Ｎ）のように、電気接続用のコンタクト穴２０、２１（２１ａと２１ｂを含む）、２２（２２ａと２２ｂを含む）を形成する。コンタクト穴２０は、基板１の第２表面１ｂ側に形成され、基板１の表面１ｂを部分的に露出する開口である。コンタクト穴２１、２２は、基板１の第１表面１ａ側に形成される。コンタクト穴２１ａは導電性保護膜３−２ａの表面を部分的に露出する開口で、コンタクト穴２１ｂは第２の電極６の表面を部分的に露出する開口である。コンタクト穴２２ａは第１の電極４の表面を部分的に露出する開口で、コンタクト穴２２ｂは導電性保護膜３−１ａの表面を部分的に露出する開口である。コンタクト穴２１ａは、その外周が導電性保護膜３−２ａの内側に位置する。同様に、コンタクト穴２２ｂは、その外周が導電性保護膜３−１ａの内側に位置する。コンタクト穴２０の形成法として、フォトリソグラフィーを含むエッチングマスク形成とバッファードフッ酸によるシリコン酸化物のエッチングとを含む方法を用いる。コンタクト穴２１、２２の形成法として、フォトリソグラフィーを含むエッチングマスク形成とシリコン窒化物の反応性イオンエッチングとを含む方法を用いる。コンタクト穴２０、２１、２２の形状は、例えば、直径が１０μｍ程度の円柱状である。

次に、図２（Ｏ）のように、接続配線１０、２３、電極パッド１１、１２、２４を形成する。接続配線１０、２３は、基板１の第１表面１ａ側に形成され、厚さが１０ｎｍのＴｉ膜と厚さが５００ｎｍのＡｌ膜をこの順番に積層して構成される。接続配線１０は、コンタクト穴２１（２１ａと２１ｂを含む。図２（Ｎ）参照）を介して、第２の電極６と貫通配線２−２の端面にある導電性保護膜３−２ａとを接続する。接続配線２３は、コンタクト穴２２（２２ａと２２ｂを含む。図２（Ｎ）参照）を介して、第１の電極４と貫通配線２−１の端面にある導電性保護膜３−１ａとを接続する。電極パッド１１、１２、２４は、基板１の第２表面１ｂ側に形成され、厚さが約５００ｎｍのＡｌ膜から構成される。電極パッド１１は、貫通配線２−１の端面にある導電性保護膜３−１ｂと接続するように形成される。電極パッド１２は、貫通配線２−２の端面にある導電性保護膜３−２ｂと接続するように形成される。その結果、基板１の第１表面１ａ側にある第１の電極４は、貫通配線２−１を介して、対向する基板１の第２表面１ｂ側に引出されている。同様に、基板１の第１表面１ａ側にある第２の電極６は、貫通配線２−２を介して、対向する基板１の第２表面１ｂ側に引出されている。電極パッド２４は、基板１と接続するように形成される。

以上の製造工程において、絶縁膜７、８、９の膜間密着性を向上するために、上層の膜の成膜前に、下層膜の表面に対してプラズマ処理を施してもよい。このプラズマ処理によって、下層膜の表面が清浄化または活性化される。

次に、静電容量型トランスデューサを制御回路と接続する。接続は、電極パッド１１、１２、２４を介して行う。接続の方法として、ＡＣＦ接合を用いる。上述した製造方法によってセルが構成され、上面図である図３に示すように、実際にはセル２０が多数配置される。図３のＡ−Ｂ断面におけるセルの構造が図１に示す如きものとなる。図３に示す如く複数のセル２０によりエレメント３０が構成され、１つのエレメント３０内では、第１電極と第２電極のうちの少なくとも一方が電気的に接続されている。駆動の際、バイアス電圧を第１の電極４に印加し、信号印加または信号取り出し電極として第２の電極６を用いる。電極パッド２４を介して基板１を接地して、信号ノイズを低減することができる。本実施例によっても、上記実施形態や実施例と同様な効果を奏することができる。

（第３の実施形態）
上記実施形態や実施例で説明した静電容量型トランスデューサは、音響波を用いた超音波診断装置、超音波画像形成装置などの被検体情報取得装置に適用することができる。被検体からの音響波を静電容量型トランスデューサで受信し、出力される電気信号を用いて、光吸収係数などの被検体の光学特性値を反映した被検体情報や音響インピーダンスの違いを反映した被検体情報などを取得することができる。

図４（ａ）は、光音響効果を利用した被検体情報取得装置の実施例を示したものである。光源２０１０から発振したパルス光は、レンズ、ミラー、光ファイバー等の光学部材２０１２を介して、被検体２０１４に照射される。被検体２０１４の内部にある光吸収体２０１６は、パルス光のエネルギーを吸収し、音響波である光音響波２０１８を発生する。プローブ（探触子）２０２２内の本発明の電気機械変換装置（静電容量型トランスデューサ）を含むデバイス２０２０は、光音響波２０１８を受信して電気信号に変換し、信号処理部２０２４に出力する。信号処理部２０２４は、入力された電気信号に対して、Ａ／Ｄ変換や増幅等の信号処理を行い、データ処理部２０２６へ出力する。データ処理部２０２６は、入力された信号を用いて被検体情報（光吸収係数などの被検体の光学特性値を反映した特性情報）を画像データとして取得する。ここでは、信号処理部２０２４とデータ処理部２０２６を含めて、処理部という。表示部２０２８は、データ処理部２０２６から入力された画像データに基づいて、画像を表示する。以上のように、本例の被検体の情報取得装置は、本発明によるデバイスと、光源と、処理部と、を有する。そして、デバイスは、光源から発振した光が被検体に照射されることにより発生する光音響波を受信して電気信号に変換し、処理部は、電気信号を用いて被検体の情報を取得する。

図４（ｂ）は、音響波の反射を利用した超音波エコー診断装置等の被検体情報取得装置を示したものである。プローブ（探触子）２１２２内の本発明の電気機械変換装置（静電容量型トランスデューサ）を含むデバイス２１２０から被検体２１１４へ送信された音響波は、反射体２１１６により反射される。デバイス２１２０は、反射された音響波（反射波）２１１８を受信して電気信号に変換し、信号処理部２１２４に出力する。信号処理部２１２４は、入力された電気信号に対して、Ａ／Ｄ変換や増幅等の信号処理を行い、データ処理部２１２６へ出力する。データ処理部２１２６は、入力された信号を用いて被検体情報（音響インピーダンスの違いを反映した特性情報）を画像データとして取得する。ここでも、信号処理部２１２４とデータ処理部２１２６を含めて、処理部という。表示部２１２８は、データ処理部２１２６から入力された画像データに基づいて、画像を表示する。以上のように、本例の被検体の情報取得装置は、本発明のデバイスと、該デバイスが出力する電気信号を用いて被検体の情報を取得する処理部と、を有し、該デバイスは、被検体からの音響波を受信し、電気信号を出力する。

なお、プローブは、機械的に走査するものであっても、医師や技師等のユーザが被検体に対して移動させるもの（ハンドヘルド型）であってもよい。また、図４（ｂ）のように反射波を用いる装置の場合、音響波を送信するプローブは受信するプローブと別に設けてもよい。さらに、図４（ａ）と図４（ｂ）の装置の機能をどちらも兼ね備えた装置とし、被検体の光学特性値を反映した被検体情報と、音響インピーダンスの違いを反映した被検体情報と、をどちらも取得するようにしてもよい。この場合、図４（ａ）のデバイス２０２０が光音響波の受信だけでなく、音響波の送信と反射波の受信を行うようにしてもよい。

また、上記の如き静電容量型トランスデューサを、外力の大きさを測定する測定装置などでも用いることができる。ここでは、外力を受ける静電容量型トランスデューサからの電気信号を用いて、静電容量型トランスデューサの表面に印加された外力の大きさを測定する。

１・・基板、１ａ・・第１面、１ｂ・・第２面、２・・貫通配線、３・・導電性保護膜、４・・第１の電極、５・・間隙、６・・第２の電極

Claims (19)

1. 対向する第１面と第２面の間を貫通する貫通配線を有する基板と、
   前記第１面上に設けられ、第１の電極と、前記第１の電極と間隙を隔てて設けられた第２の電極と、を備えるセルと、
   を有する静電容量型トランスデューサであって、
   前記第１面側及び前記第２面側において、前記貫通配線の表面側に導電性保護膜が形成されていることを特徴とする静電容量型トランスデューサ。
2. 前記導電性保護膜は、２層以上の積層膜であることを特徴とする請求項１に記載の静電容量型トランスデューサ。
3. 前記貫通配線の表面は、前記基板の表面より凹んでいることを特徴とする請求項１または３に記載の静電容量型トランスデューサ。
4. 前記導電性保護膜を介して前記貫通配線と電気的に接続される電極パッドを備えることを特徴とする請求項１から３の何れか１項に記載の静電容量型トランスデューサ。
5. 前記導電性保護膜を介して前記貫通配線と電気的に接続される配線を備えることを特徴とする請求項１から４の何れか１項に記載の静電容量型トランスデューサ。
6. 前記導電性保護膜は、最表面がＡｕの膜であることを特徴とする請求項１から５の何れか１項に記載の静電容量型トランスデューサ。
7. 前記導電性保護膜は、Ｎｉの膜とＡｕの膜を含み、最表面がＡｕの膜であることを特徴とする請求項６に記載の静電容量型トランスデューサ。
8. 前記貫通配線は、ＣｕもしくはＣｕ合金であることを特徴とする請求項１から７の何れか１項に記載の静電容量型トランスデューサ。
9. 前記貫通配線は、前記第１電極または前記第２電極に電気的に接続されていることを特徴とする請求項１から８の何れか１項に記載の静電容量型トランスデューサ。
10. 前記導電性保護膜は、前記貫通配線の全表面に形成されていることを特徴とする請求項１から９の何れか１項に記載の静電容量型トランスデューサ。
11. 対向する第１面と第２面の間を貫通する貫通配線を有する基板と、
    前記貫通配線と電気的に接続された電極と、
    を有するデバイスであって、
    前記第１面側及び前記第２面側において、前記貫通配線の表面側に導電性保護膜が形成されていることを特徴とするデバイス。
12. 対向する第１面と第２面の間を貫通する貫通配線を有する基板と、
    前記第１面上に設けられ、第１の電極と、前記第１の電極と間隙を隔てて設けられた第２の電極と、を備えるセルと、
    を有する静電容量型トランスデューサの作製方法であって、
    前記第１面側と前記第２面側における前記貫通配線の表面側に導電性保護膜を形成する工程と、
    前記基板の第１面上に前記構造のセルを形成する工程と、
    を有することを特徴とする静電容量型トランスデューサの作製方法。
13. 前記貫通配線を前記基板に形成する工程を有することを特徴とする請求項１２に記載の静電容量型トランスデューサの作製方法。
14. 前記導電性保護膜は、前記貫通配線の全表面に形成されることを特徴とする請求項１２または１３に記載の静電容量型トランスデューサの作製方法。
15. 前記導電性保護膜は、無電解めっき法により形成されることを特徴とする請求項１２から１４の何れか１項に記載の静電容量型トランスデューサの作製方法。
16. 前記導電性保護膜は、無電解めっき法により形成された後、表面が平坦化されることを特徴とする請求項１２から１５の何れか１項に記載の静電容量型トランスデューサの作製方法。
17. 請求項１から１０の何れか１項に記載の静電容量型トランスデューサと、
    前記静電容量型トランスデューサが出力する電気信号を用いて被検体の情報を取得して処理する処理部と、
    を有し、
    前記静電容量型トランスデューサは、被検体からの音響波を受信し、前記電気信号を出力することを特徴とする被検体情報取得装置。
18. 光源を有し、
    前記静電容量型トランスデューサは、前記光源から発振した光が被検体に照射されることにより発生する音響波を受信して電気信号に変換することを特徴とする請求項１７に記載の被検体情報取得装置。
19. 外力を受ける請求項１から１０の何れか１項に記載の静電容量型トランスデューサを有し、
    前記静電容量型トランスデューサからの電気信号を用いて、前記静電容量型トランスデューサの表面に印加された外力の大きさを測定することを特徴とする測定装置。