JP2015522218A - 電子デバイスの真空補助アンダーフィル方法 - Google Patents
電子デバイスの真空補助アンダーフィル方法 Download PDFInfo
- Publication number
- JP2015522218A JP2015522218A JP2015521827A JP2015521827A JP2015522218A JP 2015522218 A JP2015522218 A JP 2015522218A JP 2015521827 A JP2015521827 A JP 2015521827A JP 2015521827 A JP2015521827 A JP 2015521827A JP 2015522218 A JP2015522218 A JP 2015522218A
- Authority
- JP
- Japan
- Prior art keywords
- underfill
- substrate
- electronic device
- space
- vacuum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W74/012—
-
- H10W72/013—
-
- H10W74/15—
-
- H10W72/072—
-
- H10W72/07232—
-
- H10W72/07236—
-
- H10W72/073—
-
- H10W72/252—
-
- H10W72/325—
-
- H10W72/353—
-
- H10W72/354—
-
- H10W72/387—
-
- H10W72/931—
-
- H10W90/722—
-
- H10W90/724—
-
- H10W90/734—
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
本出願は、2011年1月11日に出願された米国特許出願第13/004,198号の一部係属出願であり、この特許出願の開示はその全体が引用により本明細書に組み入れられる。
12 基板
14 電子デバイス
16 表面
22 外縁部
26 半田接合部
28 空間
30 アンダーフィル
31 フィレット部
66 空気
68 ダム
70 側壁
72 上壁
Claims (19)
- 導電性接合部によって電子デバイスが実装された基板上にアンダーフィルを施す方法であって、前記電子デバイスは、前記導電性接合部によって占められていない開放部分を有する空間によって前記基板から分離されており、前記方法は、
前記電子デバイスの外縁部に沿った前記基板上の位置に前記アンダーフィルを施すステップと、
前記空間を真空排気して、前記空間の前記開放部分内に真空状態を与えるステップと、
前記空間を真空排気して前記真空状態を与えた後、前記アンダーフィルを加熱して、該アンダーフィルが前記電子デバイスの前記外縁部に向かって流れ、前記空間の前記開放部分に流入するようにするステップと、
前記空間が真空排気されている間に、前記基板上の前記アンダーフィルが施された位置と前記電子デバイスの前記外縁部との間に位置する障害物を横切って前記アンダーフィルを流すことにより、前記アンダーフィルの下方に閉じ込められた気体を該アンダーフィルから除去するステップと、
を含むことを特徴とする方法。 - 前記障害物は、前記アンダーフィルが施されて前記電子デバイスを実装した前記基板の表面上に隆起するダムである、
ことを特徴とする請求項1に記載の方法。 - 前記障害物は、前記アンダーフィルが施されて前記電子デバイスを実装した前記基板の表面の下方に奥まったチャネルである、
ことを特徴とする請求項1に記載の方法。 - 前記障害物は、実質的に前記電子デバイスの前記外縁部の長さにわたって延びる、
ことを特徴とする請求項1に記載の方法。 - 前記基板上に前記アンダーフィルを施すステップは、前記基板上に前記アンダーフィルを分注するステップをさらに含む、
ことを特徴とする請求項1に記載の方法。 - 前記基板上に前記アンダーフィルを施すステップは、前記基板上に固体アンダーフィルを配置するステップをさらに含む、
ことを特徴とする請求項1に記載の方法。 - 導電性接合部によって電子デバイスが実装された表面を有する基板上にアンダーフィルを施す方法であって、前記電子デバイスは、前記導電性接合部によって占められていない開放部分を有する空間によって前記基板から分離されており、前記方法は、
前記表面がプラズマ処理された状態の前記基板を取得するステップと、
前記電子デバイスの外縁部に沿って前記基板上に前記アンダーフィルを施すステップと、
前記空間を真空排気して、前記空間の前記開放部分内に真空状態を与えるステップと、
前記空間を真空排気して前記真空状態を与えた後、前記アンダーフィルを加熱して、前記アンダーフィルが前記外縁部に向かって流れ、前記空間の前記開放部分に流入するようにするステップと、
を含み、前記表面の前記プラズマ処理された状態は、前記基板上に施された前記アンダーフィルの下方に閉じ込められる気体を減少させる、
ことを特徴とする方法。 - 前記プラズマは、前記基板の表面を、該表面のぬれ性が変化するように活性化する、
ことを特徴とする請求項7に記載の方法。 - 前記プラズマは、前記基板の前記表面を、該表面の組成を変化させることによって活性化する、
ことを特徴とする請求項7に記載の方法。 - 前記基板の前記表面を前記プラズマに曝した後、前記導電性接合部によって前記基板の前記表面上に前記電子デバイスを実装するステップをさらに含む、
ことを特徴とする請求項7に記載の方法。 - 前記基板上に前記アンダーフィルを施すステップは、前記基板上に前記アンダーフィルを分注するステップをさらに含む、
ことを特徴とする請求項7に記載の方法。 - 前記基板上に前記アンダーフィルを施すステップは、前記基板上に固体アンダーフィルを配置するステップをさらに含む、
ことを特徴とする請求項7に記載の方法。 - 前記表面が前記プラズマ処理された状態の前記基板を取得するステップは、前記基板の前記表面をプラズマ処理するステップを含む、
ことを特徴とする請求項7に記載の方法。 - 導電性接合部によって電子デバイスが実装された表面を有する基板上にアンダーフィルを施す方法であって、前記電子デバイスは、前記導電性接合部によって占められていない開放部分を有する空間によって前記基板から分離されており、前記方法は、
前記基板の前記表面に比べて粗さの小さい上面を有するガラス状の膜によって前記表面が少なくとも部分的に覆われた状態の前記基板を取得するステップと、
前記電子デバイスの外縁部に沿って前記ガラス状の膜の前記上面上に前記アンダーフィルを施すステップと、
前記空間を真空排気して、前記空間の前記開放部分内に真空状態を与えるステップと、
前記空間を真空排気して前記真空状態を与えた後、前記アンダーフィルを加熱して、前記アンダーフィルが前記外縁部に向かって流れ、前記空間の前記開放部分に流入するようにするステップと、
を含み、前記ガラス状の膜は、前記アンダーフィルの下方に閉じ込められる気体を減少させる、
ことを特徴とする方法。 - 前記表面がガラス状の膜によって少なくとも部分的に覆われた状態の前記基板を取得するステップは、前記基板上に前記ガラス状の膜を堆積させるステップをさらに含む、
ことを特徴とする請求項14に記載の方法。 - 前記基板上に前記ガラス状の膜を堆積させた後、該ガラス状の膜の表面をプラズマ活性化するステップをさらに含む、
ことを特徴とする請求項15に記載の方法。 - 前記基板上に前記ガラス状の膜を堆積させた後、前記導電性接合部によって前記基板の前記表面上に前記電子デバイスを実装するステップをさらに含む、
ことを特徴とする請求項14に記載の方法。 - 前記ガラス状の膜の前記上面上に前記アンダーフィルを施すステップは、前記ガラス状の膜の前記上面上に前記アンダーフィルを分注するステップをさらに含む、
ことを特徴とする請求項14に記載の方法。 - 前記ガラス状の膜の前記上面上に前記アンダーフィルを施すステップは、前記ガラス状の膜の前記上面上に固体アンダーフィルを配置するステップをさらに含む、
ことを特徴とする請求項14に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/548,965 US8796075B2 (en) | 2011-01-11 | 2012-07-13 | Methods for vacuum assisted underfilling |
| US13/548,965 | 2012-07-13 | ||
| PCT/US2013/050180 WO2014025487A1 (en) | 2012-07-13 | 2013-07-12 | Method for vacuum assisted underfilling of an electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015522218A true JP2015522218A (ja) | 2015-08-03 |
Family
ID=48906488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015521827A Pending JP2015522218A (ja) | 2012-07-13 | 2013-07-12 | 電子デバイスの真空補助アンダーフィル方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP2873092A1 (ja) |
| JP (1) | JP2015522218A (ja) |
| CN (1) | CN104704619A (ja) |
| WO (1) | WO2014025487A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113727514A (zh) * | 2021-08-26 | 2021-11-30 | 维沃移动通信有限公司 | 电路板组件和电子设备 |
| US12315775B2 (en) | 2021-12-06 | 2025-05-27 | International Business Machines Corporation | Underfill vacuum process |
| CN119381268A (zh) * | 2024-10-25 | 2025-01-28 | 中国科学院上海技术物理研究所 | 一种高密度像元红外焦平面器件充胶的优化方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54122869A (en) * | 1978-03-17 | 1979-09-22 | Tokyo Shibaura Electric Co | Method of producing circuit board |
| JPH11121484A (ja) * | 1997-10-16 | 1999-04-30 | Toshiba Corp | 半導体装置及びその製造方法と製造装置 |
| US6521481B1 (en) * | 2002-01-07 | 2003-02-18 | Advanced Semiconductor Engineering, Inc. | Method for controlling adhesive distribution in a flip-chip semiconductor product |
| US20040232530A1 (en) * | 2003-05-23 | 2004-11-25 | Paul Morganelli | Pre-applied thermoplastic reinforcement for electronic components |
| JP2011171426A (ja) * | 2010-02-17 | 2011-09-01 | Canon Inc | 半導体装置 |
| JP2012074450A (ja) * | 2010-09-28 | 2012-04-12 | Toppan Printing Co Ltd | 半導体パッケージの製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5998242A (en) * | 1997-10-27 | 1999-12-07 | Lsi Logic Corporation | Vacuum assisted underfill process and apparatus for semiconductor package fabrication |
| US7547579B1 (en) * | 2000-04-06 | 2009-06-16 | Micron Technology, Inc. | Underfill process |
| US20040214370A1 (en) * | 2003-01-28 | 2004-10-28 | Nordson Corporation | Method for efficient capillary underfill |
| JP4700438B2 (ja) * | 2005-08-22 | 2011-06-15 | ナミックス株式会社 | 半導体装置の製造方法 |
| JP2007189005A (ja) * | 2006-01-12 | 2007-07-26 | Sharp Corp | 半導体装置の実装構造 |
-
2013
- 2013-07-12 JP JP2015521827A patent/JP2015522218A/ja active Pending
- 2013-07-12 EP EP13742776.1A patent/EP2873092A1/en not_active Withdrawn
- 2013-07-12 WO PCT/US2013/050180 patent/WO2014025487A1/en not_active Ceased
- 2013-07-12 CN CN201380037388.6A patent/CN104704619A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54122869A (en) * | 1978-03-17 | 1979-09-22 | Tokyo Shibaura Electric Co | Method of producing circuit board |
| JPH11121484A (ja) * | 1997-10-16 | 1999-04-30 | Toshiba Corp | 半導体装置及びその製造方法と製造装置 |
| US6521481B1 (en) * | 2002-01-07 | 2003-02-18 | Advanced Semiconductor Engineering, Inc. | Method for controlling adhesive distribution in a flip-chip semiconductor product |
| US20040232530A1 (en) * | 2003-05-23 | 2004-11-25 | Paul Morganelli | Pre-applied thermoplastic reinforcement for electronic components |
| JP2011171426A (ja) * | 2010-02-17 | 2011-09-01 | Canon Inc | 半導体装置 |
| JP2012074450A (ja) * | 2010-09-28 | 2012-04-12 | Toppan Printing Co Ltd | 半導体パッケージの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104704619A (zh) | 2015-06-10 |
| EP2873092A1 (en) | 2015-05-20 |
| WO2014025487A1 (en) | 2014-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9314882B2 (en) | Methods for vacuum assisted underfilling | |
| JP6290357B2 (ja) | エレクトロニクスアセンブリを製造する方法 | |
| CN100517662C (zh) | 半导体装置及半导体装置的制造方法 | |
| US8377745B2 (en) | Method of forming a semiconductor device | |
| US12144065B2 (en) | Warpage control in the packaging of integrated circuits | |
| JP5971868B2 (ja) | 真空補助によるアンダーフィル形成方法 | |
| JP2015522218A (ja) | 電子デバイスの真空補助アンダーフィル方法 | |
| CN102484082B (zh) | 用于焊料凸块模具填充的真空转移 | |
| US8927391B2 (en) | Package-on-package process for applying molding compound | |
| US10224269B2 (en) | Element place on laminates | |
| US20070224729A1 (en) | Method for manufacturing a flip-chip package, substrate for manufacturing and flip-chip assembly | |
| TWI854141B (zh) | 半導體製造裝置 | |
| CN101246869B (zh) | 降低基板翘曲的芯片倒装封装结构及其制作方法 | |
| CN111370334B (zh) | 3d封装方法 | |
| TWI567840B (zh) | Fabrication process and its welding method | |
| US9640492B1 (en) | Laminate warpage control | |
| JP2009044150A (ja) | 通気用溝を有するハンダ・モールド、通気用溝を有するハンダ・モールドを形成する方法及びこれを使用する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170213 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170417 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170911 |