[go: up one dir, main page]

JP2015231046A - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP2015231046A
JP2015231046A JP2014118335A JP2014118335A JP2015231046A JP 2015231046 A JP2015231046 A JP 2015231046A JP 2014118335 A JP2014118335 A JP 2014118335A JP 2014118335 A JP2014118335 A JP 2014118335A JP 2015231046 A JP2015231046 A JP 2015231046A
Authority
JP
Japan
Prior art keywords
transistor
photoelectric conversion
conversion unit
pixel
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014118335A
Other languages
English (en)
Inventor
佳孝 江川
Yoshitaka Egawa
佳孝 江川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014118335A priority Critical patent/JP2015231046A/ja
Priority to TW104105048A priority patent/TW201547277A/zh
Priority to US14/624,958 priority patent/US20150358569A1/en
Priority to KR1020150025724A priority patent/KR20150141127A/ko
Priority to CN201510086954.3A priority patent/CN105282465A/zh
Publication of JP2015231046A publication Critical patent/JP2015231046A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】画質の劣化を抑制しつつ、画素の微細化を図ることが可能な固体撮像装置を提供する。【解決手段】光電変換された電荷を蓄積する光電変換部が設けられた画素ＰＣと、光電変換部の光入射面の反対面のポテンシャルを制御するフォトゲートＴＰＧとを備え、光電変換部の入射光量が小さい場合は大きい場合に比べて光電変換部のポテンシャルを浅くする。【選択図】図１

Description

本発明の実施形態は、固体撮像装置に関する。
固体撮像装置の小型化および高画質化の要請に伴って、画素の微細化が進められている。画素の微細化が進むと、画素への入射光量が減少し、特に低照度時には白傷やリーク電流などによる画質の劣化が目立つようになっている。
特開２００３−３１７８５号公報 特開２００６−２８７６１２号公報 特開２０１３−２３９６３４号公報 特開２０１０−１４１０４５号公報
本発明の一つの実施形態は、画質の劣化を抑制しつつ、画素の微細化を図ることが可能な固体撮像装置を提供することを目的とする。
本発明の一つの実施形態によれば、画素と、フォトゲートとが設けられている。画素は、光電変換された電荷を蓄積する光電変換部が設けられている。フォトゲートは、前記光電変換部の光入射面の反対面のポテンシャルを制御する。
図１は、第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。 図２は、図１の固体撮像装置の２画素１セル構成におけるベイヤ配列の画素の構成例を示す回路図である。 図３（ａ）は、図２の画素の構成例を示す断面図、図３（ｂ）は、図３（ａ）の構成例におけるポテンシャル分布を示す図である。 図４（ａ）は、図３（ａ）の構成の低照度時の状態を示す断面図、図４（ｂ）は、図４（ａ）の状態のポテンシャル分布を示す図である。 図５（ａ）は、図３（ａ）の構成の高照度時の状態を示す断面図、図５（ｂ）は、図５（ａ）の状態のポテンシャル分布を示す図である。 図６は、第２実施形態に係る固体撮像装置の２画素１セル構成における横２×縦４画素分の画素の構成例を示す回路図である。 図７（ａ）は、図６の画素の第１読み出し動作時の各部の電圧波形を示すタイミングチャート、図７（ｂ）は、図６の画素の第２読み出し動作時の各部の電圧波形を示すタイミングチャートである。 図８は、第３実施形態に係る固体撮像装置の２画素１セル構成におけるベイヤ配列の画素の構成例を示す回路図である。 図９（ａ）は、図８の画素の構成例を示す断面図、図９（ｂ）は、図９（ａ）の構成例におけるポテンシャル分布を示す図である。 図１０（ａ）は、図９（ａ）の構成の低照度時の状態を示す断面図、図１０（ｂ）は、図１０（ａ）の状態のポテンシャル分布を示す図である。 図１１（ａ）は、図９（ａ）の構成の高照度時の状態を示す断面図、図１１（ｂ）は、図１１（ａ）の状態のポテンシャル分布を示す図である。 図１２（ａ）は、図８の画素の第１読み出し動作時の各部の電圧波形を示すタイミングチャート、図１２（ｂ）は、図８の画素の第２読み出し動作時の各部の電圧波形を示すタイミングチャートである。 図１３は、第４実施形態に係る固体撮像装置の概略構成を示すブロック図である。 図１４は、図１３の画素の読み出し動作時の各部の電圧波形を示すタイミングチャートである。 図１５（ａ）は、第５実施形態に係る固体撮像装置の画素の構成例を示す断面図、図１５（ｂ）は、図１５（ａ）の構成例におけるポテンシャル分布を示す図である。 図１６（ａ）は、図１５（ａ）の構成の電荷蓄積時の状態を示す断面図、図１６（ｂ）は、図１５（ａ）の状態のポテンシャル分布を示す図である。 図１７は、図１５（ａ）の画素の読み出し動作時の各部の電圧波形を示すタイミングチャートである。 図１８（ａ）は、第６実施形態に係る固体撮像装置に適用される切替トランジスタの構成例を示す回路図、図１８（ｂ）は、図１８（ａ）の切替トランジスタのレイアウト構成例を示す平面図である。 図１９は、第７実施形態に係る固体撮像装置の２画素１セル構成における横１×縦４画素分の画素の構成例を示す回路図である。 図２０は、第８実施形態に係る固体撮像装置の２画素１セル構成における横１×縦４画素分の画素の構成例を示す回路図である。 図２１は、第９実施形態に係る固体撮像装置の２画素１セル構成における横１×縦４画素分の画素の構成例を示す回路図である。 図２２は、第１０実施形態に係る固体撮像装置の２画素１セル構成における横１×縦４画素分の画素の構成例を示す回路図である。 図２３（ａ）は、第１１実施形態に係る固体撮像装置に適用される切替トランジスタの構成例を示す回路図、図２３（ｂ）は、図２３（ａ）の切替トランジスタのレイアウト構成例を示す平面図である。 図２４（ａ）は、第１２実施形態に係る固体撮像装置に適用される切替トランジスタの構成例を示す回路図、図２４（ｂ）は、図２４（ａ）の切替トランジスタのレイアウト構成例を示す平面図である。 図２５（ａ）は、第１３実施形態に係る固体撮像装置に適用される切替トランジスタの構成例を示す回路図、図２５（ｂ）は、図２５（ａ）の切替トランジスタのレイアウト構成例を示す平面図である。 図２６（ａ）は、第１４実施形態に係る固体撮像装置に適用される切替トランジスタの構成例を示す回路図、図２６（ｂ）は、図２６（ａ）の切替トランジスタのレイアウト構成例を示す平面図である。 図２７（ａ）は、第１５実施形態に係る固体撮像装置の２画素１セル構成における横１×縦４画素分の画素の構成例を示す回路図、図２７（ｂ）は、図２７（ａ）の分割トランジスタのレイアウト構成例を示す平面図である。 図２８（ａ）は、第１６実施形態に係る固体撮像装置の２画素１セル構成における横１×縦４画素分の画素の構成例を示す回路図、図２８（ｂ）は、図２８（ａ）の分割トランジスタのレイアウト構成例を示す平面図である。 図２９は、図２８の画素の第１読み出し動作時の各部の電圧波形を示すタイミングチャートである。 図３０は、図２８の画素の第２読み出し動作時の各部の電圧波形を示すタイミングチャートである。 図３１は、図２８の画素の第３読み出し動作時の各部の電圧波形を示すタイミングチャートである。 図３２は、第１７実施形態に係る固体撮像装置が適用されたデジタルカメラの概略構成を示すブロック図である。 図３３は、第１８実施形態に係る固体撮像装置が適用されたカメラモジュールの概略構成を示す断面図である。
以下に添付図面を参照して、実施形態に係る固体撮像装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１実施形態）
図１は、第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。なお、この固体撮像装置は、裏面照射型ＣＭＯＳセンサを用いることができる。
図１において、固体撮像装置には、画素アレイ部１が設けられている。画素アレイ部１には、光電変換した電荷を蓄積する光電変換部が設けられた画素ＰＣがロウ方向ＲＤおよびカラム方向ＣＤにｍ（ｍは正の整数）行×ｎ（ｎは正の整数）列分だけマトリックス状に配置されている。なお、光電変換部は、フォトダイオードを用いることができる。ここで、各画素ＰＣの光電変換部の光入射面の反対面にはフォトゲートＴＰＧが設けられている。フォトゲートＴＰＧは、光電変換部の光入射面の反対面のポテンシャルを制御することができる。また、この画素アレイ部１において、ロウ方向ＲＤには画素ＰＣの読み出し制御を行う水平制御線Ｈｌｉｎが設けられ、カラム方向ＣＤには画素ＰＣから読み出された信号を伝送する垂直信号線Ｖｌｉｎが設けられている。なお、画素ＰＣは、２個の緑色用画素Ｇｒ、Ｇｂと１個の赤色用画素Ｒと１個の青色用画素Ｂからなるベイヤ配列を構成することができる。
また、固体撮像装置には、読み出し対象となる画素ＰＣを垂直方向に走査する垂直走査回路２、画素ＰＣとの間でソースフォロア動作を行うことにより、画素ＰＣから垂直信号線Ｖｌｉｎにカラムごとに画素信号を読み出す負荷回路３、各画素ＰＣの信号成分のみを抽出するためのＣＤＳ処理を実施するとともにデジタル信号に変換するカラムＡＤＣ回路４、カラムＡＤＣ回路４にて検出された各画素ＰＣの信号成分をカラムごとに記憶するラインメモリ５、読み出し対象となる画素ＰＣを水平方向に走査する水平走査回路６、カラムＡＤＣ回路４に基準電圧ＶＲＥＦを出力する基準電圧発生回路７および各画素ＰＣの読み出しや蓄積のタイミングを制御するタイミング制御回路８が設けられている。ここで、タイミング制御回路８は、各画素ＰＣの光電変換部の入射光量が小さい場合は大きい場合に比べて光電変換部のポテンシャルが浅くなるようにフォトゲートＴＰＧの電圧を制御することができる。なお、タイミング制御回路８にはマスタークロックＭＣＫが入力される。基準電圧ＶＲＥＦはランプ波を用いることができる。
そして、垂直走査回路２にて画素ＰＣが１ラインずつ垂直方向に走査されることで、ロウ方向ＲＤに画素ＰＣが選択される。そして、負荷回路３において、その画素ＰＣとの間でソースフォロア動作がカラムごとに行われることにより、画素ＰＣから読み出された画素信号が垂直信号線Ｖｌｉｎを介して伝送され、カラムＡＤＣ回路４に送られる。また、基準電圧発生回路７において、基準電圧ＶＲＥＦとしてランプ波が設定され、カラムＡＤＣ回路４に送られる。そして、カラムＡＤＣ回路４において、画素ＰＣから読み出された信号レベルとリセットレベルがランプ波のレベルに一致するまでクロックのカウント動作が行われることでデジタル信号に変換される。その時の信号レベルとリセットレベルとの差分がとられることで各画素ＰＣの信号成分がＣＤＳにて検出され、ラインメモリ５を介して出力信号Ｓｏｕｔとして出力される。
ここで、低照度時には、各画素ＰＣの光電変換部のポテンシャルが浅くなるようにフォトゲートＴＰＧの電圧を制御し、高照度時には、各画素ＰＣの光電変換部のポテンシャルが深くなるようにフォトゲートＴＰＧの電圧を制御することができる。このため、低照度時には、各画素ＰＣの光電変換部の表面側をピンニングさせることができ、白傷やリーク電流などによる画質の劣化を低減させることができる。高照度時には、各画素ＰＣの電荷蓄積容量を増大させることができ、各画素ＰＣの飽和電子数を増大させることが可能となることから、光ショットノイズによる画質の劣化を低減させることができる。
図２は、図１の固体撮像装置の２画素１セル構成における横２×縦２画素分の画素の構成例を示す回路図である。
図２において、ベイヤ配列ＢＨには、緑色用画素Ｇｒに対して光電変換部ＰＤ＿Ｇｒが設けられ、青色用画素Ｂに対して光電変換部ＰＤ＿Ｂが設けられ、赤色用画素Ｒに対して光電変換部ＰＤ＿Ｒが設けられ、緑色用画素Ｇｂに対して光電変換部ＰＤ＿Ｇｂが設けられている。光電変換部ＰＤ＿ＧｒにはフォトゲートＴＰＧｇｒが設けられ、光電変換部ＰＤ＿ＢにはフォトゲートＴＰＧｂが設けられ、光電変換部ＰＤ＿ＲにはフォトゲートＴＰＧｒが設けられ、光電変換部ＰＤ＿ＧｂにはフォトゲートＴＰＧｇｂが設けられている。また、ベイヤ配列ＢＨには、行選択トランジスタＴＲａｄｒＡ、ＴＲａｄｒＢ、増幅トランジスタＴＲａｍｐＡ、ＴＲａｍｐＢ、リセットトランジスタＴＲｒｓｔＡ、ＴＲｒｓｔＢおよび読み出しトランジスタＴＧｇｒ、ＴＧｂ、ＴＧｒ、ＴＧｇｂが設けられている。また、増幅トランジスタＴＲａｍｐＡとリセットトランジスタＴＲｒｓｔＡと読み出しトランジスタＴＧｇｒ、ＴＧｂとの接続点には電圧変換部としてフローティングディフュージョンＦＤＡが形成されている。増幅トランジスタＴＲａｍｐＢとリセットトランジスタＴＲｒｓｔＢと読み出しトランジスタＴＧｒ、ＴＧｇｂとの接続点には電圧変換部としてフローティングディフュージョンＦＤＢが形成されている。ここで、光電変換部ＰＤ＿Ｇｒ、ＰＤ＿ＢにてフローティングディフュージョンＦＤＡが共有されることで２画素１セルが構成され、光電変換部ＰＤ＿Ｒ、ＰＤ＿ＧｂにてフローティングディフュージョンＦＤＢが共有されることで２画素１セルが構成されている。
そして、光電変換部ＰＤ＿Ｇｒは読み出しトランジスタＴＧｇｒを介してフローティングディフュージョンＦＤＡに接続され、光電変換部ＰＤ＿Ｂは読み出しトランジスタＴＧｂを介してフローティングディフュージョンＦＤＡに接続されている。増幅トランジスタＴＲａｍｐＡのゲートはフローティングディフュージョンＦＤＡに接続され、増幅トランジスタＴＲａｍｐＡのソースは行選択トランジスタＴＲａｄｒＡを介して垂直信号線Ｖｌｉｎ１に接続され、増幅トランジスタＴＲａｍｐＡのドレインは電源電位ＶＤＤに接続されている。また、フローティングディフュージョンＦＤＡは、リセットトランジスタＴＲｒｓｔＡを介して電源電位ＶＤＤに接続されている。
光電変換部ＰＤ＿Ｒは読み出しトランジスタＴＧｒを介してフローティングディフュージョンＦＤＢに接続され、光電変換部ＰＤ＿Ｇｂは読み出しトランジスタＴＧｇｂを介してフローティングディフュージョンＦＤＢに接続されている。増幅トランジスタＴＲａｍｐＢのゲートはフローティングディフュージョンＦＤＢに接続され、増幅トランジスタＴＲａｍｐＢのソースは行選択トランジスタＴＲａｄｒＢを介して垂直信号線Ｖｌｉｎ２に接続され、増幅トランジスタＴＲａｍｐＢのドレインは電源電位ＶＤＤに接続されている。また、フローティングディフュージョンＦＤＢは、リセットトランジスタＴＲｒｓｔＢを介して電源電位ＶＤＤに接続されている。なお、行選択トランジスタＴＲａｄｒＡ、ＴＲａｄｒＢ、リセットトランジスタＴＲｒｓｔＡ、ＴＲｒｓｔＢおよび読み出しトランジスタＴＧｇｒ、ＴＧｂ、ＴＧｒ、ＴＧｇｂのゲートおよびフォトゲートＴＰＧｇｒ、ＴＰＧｂ、ＴＰＧｒ、ＴＰＧｇｂには水平制御線Ｈｌｉｎを介して信号を入力することができる。
図３（ａ）は、図２の画素の構成例を示す断面図、図３（ｂ）は、図３（ａ）の構成例におけるポテンシャル分布を示す図、図４（ａ）は、図３（ａ）の構成の低照度時の状態を示す断面図、図４（ｂ）は、図４（ａ）の状態のポテンシャル分布（一番深いポテンシャル断面）を示す図、図５（ａ）は、図３（ａ）の構成の高照度時の状態を示す断面図、図５（ｂ）は、図５（ａ）の状態のポテンシャル分布（一番深いポテンシャル断面）を示す図である。なお、図３（ａ）から図５（ａ）では、図１の青色用画素Ｂの概略構成を示した。
図３（ａ）において、半導体層Ｈ０の表面上には絶縁膜Ｚ１が形成され、半導体層Ｈ０の裏面上には絶縁膜Ｚ２が形成されている。なお、半導体層Ｈ０の材料は、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓＰ、ＧａＰ、ＧａＮおよびＺｎＳｅなどから選択することができる。絶縁膜Ｚ１、Ｚ２の材料は、例えば、シリコン酸化膜を用いることができる。半導体層Ｈ０の表面から裏面に渡って拡散層Ｈ１が形成されることで光電変換部ＰＤ＿Ｂが形成されている。拡散層Ｈ１の裏面側にはピニング層Ｈ４が形成されている。半導体層Ｈ０の表面側には拡散層Ｈ１と離間して拡散層Ｈ２が形成されることでフローティングディフュージョンＦＤＡが形成されている。また、半導体層Ｈ０の表面側には拡散層Ｈ２と離間して拡散層Ｈ３が形成され、拡散層Ｈ３は電源電位ＶＤＤに接続されている。なお、半導体層Ｈ０はｐ型に設定することができる。拡散層Ｈ１はｎ−型に設定することができる。拡散層Ｈ２、Ｈ３はｎ＋型に設定することができる。ピニング層Ｈ４はｐ＋型に設定することができる。拡散層Ｈ１上には絶縁膜Ｚ１を介してゲート電極Ｇ１が形成されることでフォトゲートＴＰＧｂが形成されている。拡散層Ｈ１、Ｈ２間には絶縁膜Ｚ１を介してゲート電極Ｇ２が形成されることで読み出しトランジスタＴＧｂが形成されている。なお、ゲート電極Ｇ１、Ｇ２間には、１μｍ以下の間隔を設けるようにしてもよいし、ゲート電極Ｇ１、Ｇ２の端部が重なり合うようにしてもよい。拡散層Ｈ２、Ｈ３間には絶縁膜Ｚ２を介してゲート電極Ｇ３が形成されることでリセットトランジスタＴＲｒｓｔＡが形成されている。なお、ゲート電極Ｇ１〜Ｇ３の材料は、例えば、多結晶シリコンを用いるようにしてもよいし、Ｃｕ、Ａｌ、Ｗなどの金属を用いるようにしてもよい。拡散層Ｈ１の裏面側には絶縁膜Ｚ２を介してブルーフィルタＦＢが形成され、ブルーフィルタＦＢ上にはマイクロレンズＭＬが形成されている。
そして、マイクロレンズＭＬにて集光された入射光ＬＩはブルーフィルタＦＢにて青色光が選択され、拡散層Ｈ１に入射する。そして、図４（ａ）および図５（ａ）に示すように、拡散層Ｈ１において入射光ＬＩが電荷ｅに変換され、拡散層Ｈ１に蓄積される。なお、ゲート電極Ｇ１を金属などの反射率の高い材料で形成することにより、拡散層Ｈ１に入射した入射光ＬＩをフォトゲートＴＰＧｂで反射させることができ、入射光ＬＩの利用効率を向上させることができる。
ここで、低照度時には、図３（ｂ）および図４（ｂ）に示すように、光電変換部ＰＤ＿Ｂのポテンシャルが浅くなるようにフォトゲートＴＰＧｂの電圧をＶＰＧ＿Ｌに設定することができる。この時、フォトゲートＴＰＧｂの電圧ＶＰＧ＿Ｌは、０Ｖまたは−１〜−２Ｖに設定することができる。これにより、光電変換部ＰＤ＿Ｂに表面側にｐ＋型のピニング層Ｈ５を形成することができ、白傷やリーク電流などによる画質の劣化を低減させることができる。
一方、高照度時には、図３（ｂ）および図５（ｂ）に示すように、光電変換部ＰＤ＿Ｂのポテンシャルが深くなるようにフォトゲートＴＰＧｂの電圧をＶＰＧ＿Ｈに設定することができる。この時、フォトゲートＴＰＧｂの電圧ＶＰＧ＿Ｈは、３〜５Ｖに設定することができる。これにより、光電変換部ＰＤ＿Ｂの電荷蓄積容量を増大させることができ、光電変換部ＰＤ＿Ｂの飽和電子数を増大させることが可能となることから、光ショットノイズによる画質の劣化を低減させることができる。
なお、中照度時には、光電変換部ＰＤ＿Ｂのポテンシャルが中間レベルになるようにフォトゲートＴＰＧｂの電圧ＶＰＧ＿Ｍを制御するようにしてもよい。この時、フォトゲートＴＰＧｂの電圧ＶＰＧ＿Ｍは、１〜３Ｖに設定することができる。これにより、白傷やリーク電流などによる画質の劣化と光ショットノイズによる画質の劣化とをバランスさせることができる。
（第２実施形態）
図６は、第２実施形態に係る固体撮像装置の２画素１セル構成における横２×縦４画素分の画素の構成例を示す回路図である。
図６において、この固体撮像装置では、画素で生成された電荷を電圧に変換する電圧変換部の容量を切り替える切替トランジスタＴＲｍｉｘＡ、ＴＲｍｉｘＢが画素ＰＣ間に設けられている。切替トランジスタＴＲｍｉｘＡ、ＴＲｍｉｘＢはカラム方向ＣＤに隣接する画素ＰＣ間に設けることができる。画素ＰＣに蓄積された電荷を電圧に変換する電圧変換部を複数の画素ＰＣで共有した画素構成をセルと呼ぶと、切替トランジスタＴＲｍｉｘＡ、ＴＲｍｉｘＢはセル間に設けるようにしてもよい。
ここで、低照度時には、各画素ＰＣの光電変換部のポテンシャルが浅くなるようにフォトゲートＴＰＧの電圧を制御するとともに、切替トランジスタＴＲｍｉｘＡ、ＴＲｍｉｘＢをオフすることができる。これにより、各画素ＰＣの光電変換部の表面側をピンニングさせることができ、白傷やリーク電流などによる画質の劣化を低減させることが可能となるとともに、画素ＰＣに蓄積された電荷を電圧に変換する電圧変換部の容量を小さくすることができ、電荷を電圧に変換する変換ゲインを向上させることが可能となることから、ＳＮ比を向上させることができる。この時、電圧変換部の容量をＣｆｄ、電圧変換部に蓄積された電荷量をＱｓｉｇ、電圧変換部で変換された電圧をＶｓｉｇとすると、Ｖｓｉｇ＝Ｑｓｉｇ／Ｃｆｄで表すことができる。
高照度時には、各画素ＰＣの光電変換部のポテンシャルが深くなるようにフォトゲートＴＰＧの電圧を制御するとともに、切替トランジスタＴＲｍｉｘＡ、ＴＲｍｉｘＢをオンすることができる。これにより、光電変換部の電荷蓄積容量を増大させることが可能となるとともに、電圧変換部の飽和電子数を２倍以上に増やすことができ、ダイナミックレンジを増大させることができる。
以下、切替トランジスタＴＲｍｉｘＡ、ＴＲｍｉｘＢの接続関係について具体的に説明する。ここで、ベイヤ配列ＢＨ１、ＢＨ２がカラム方向ＣＤに隣接して配置されているものとする。
ベイヤ配列ＢＨ１には、緑色用画素Ｇｒに対して光電変換部ＰＤ＿Ｇｒ１が設けられ、青色用画素Ｂに対して光電変換部ＰＤ＿Ｂ１が設けられ、赤色用画素Ｒに対して光電変換部ＰＤ＿Ｒ１が設けられ、緑色用画素Ｇｂに対して光電変換部ＰＤ＿Ｇｂ１が設けられている。光電変換部ＰＤ＿Ｇｒ１にはフォトゲートＴＰＧｇｒ１が設けられ、光電変換部ＰＤ＿Ｂ１にはフォトゲートＴＰＧｂ１が設けられ、光電変換部ＰＤ＿Ｒ１にはフォトゲートＴＰＧｒ１が設けられ、光電変換部ＰＤ＿Ｇｂ１にはフォトゲートＴＰＧｇｂ１が設けられている。また、ベイヤ配列ＢＨ１には、行選択トランジスタＴＲａｄｒＡ１、ＴＲａｄｒＢ１、増幅トランジスタＴＲａｍｐＡ１、ＴＲａｍｐＢ１、リセットトランジスタＴＲｒｓｔＡ１、ＴＲｒｓｔＢ１および読み出しトランジスタＴＧｇｒ１、ＴＧｂ１、ＴＧｒ１、ＴＧｇｂ１が設けられている。また、増幅トランジスタＴＲａｍｐＡ１とリセットトランジスタＴＲｒｓｔＡ１と読み出しトランジスタＴＧｇｒ１、ＴＧｂ１との接続点には電圧変換部としてフローティングディフュージョンＦＤＡ１が形成されている。増幅トランジスタＴＲａｍｐＢ１とリセットトランジスタＴＲｒｓｔＢ１と読み出しトランジスタＴＧｒ１、ＴＧｇｂ１との接続点には電圧変換部としてフローティングディフュージョンＦＤＢ１が形成されている。
そして、光電変換部ＰＤ＿Ｇｒ１は読み出しトランジスタＴＧｇｒ１を介してフローティングディフュージョンＦＤＡ１に接続され、光電変換部ＰＤ＿Ｂ１は読み出しトランジスタＴＧｂ１を介してフローティングディフュージョンＦＤＡ１に接続されている。増幅トランジスタＴＲａｍｐＡ１のゲートはフローティングディフュージョンＦＤＡ１に接続され、増幅トランジスタＴＲａｍｐＡ１のソースは行選択トランジスタＴＲａｄｒＡ１を介して垂直信号線Ｖｌｉｎ１に接続され、増幅トランジスタＴＲａｍｐＡ１のドレインは電源電位ＶＤＤに接続されている。また、フローティングディフュージョンＦＤＡ１は、リセットトランジスタＴＲｒｓｔＡ１を介して電源電位ＶＤＤに接続されている。
光電変換部ＰＤ＿Ｒ１は読み出しトランジスタＴＧｒ１を介してフローティングディフュージョンＦＤＢ１に接続され、光電変換部ＰＤ＿Ｇｂ１は読み出しトランジスタＴＧｇｂ１を介してフローティングディフュージョンＦＤＢ１に接続されている。増幅トランジスタＴＲａｍｐＢ１のゲートはフローティングディフュージョンＦＤＢ１に接続され、増幅トランジスタＴＲａｍｐＢ１のソースは行選択トランジスタＴＲａｄｒＢ１を介して垂直信号線Ｖｌｉｎ２に接続され、増幅トランジスタＴＲａｍｐＢ１のドレインは電源電位ＶＤＤに接続されている。また、フローティングディフュージョンＦＤＢ１は、リセットトランジスタＴＲｒｓｔＢ１を介して電源電位ＶＤＤに接続されている。
ベイヤ配列ＢＨ２には、緑色用画素Ｇｒに対して光電変換部ＰＤ＿Ｇｒ２が設けられ、青色用画素Ｂに対して光電変換部ＰＤ＿Ｂ２が設けられ、赤色用画素Ｒに対して光電変換部ＰＤ＿Ｒ２が設けられ、緑色用画素Ｇｂに対して光電変換部ＰＤ＿Ｇｂ２が設けられている。光電変換部ＰＤ＿Ｇｒ２にはフォトゲートＴＰＧｇｒ２が設けられ、光電変換部ＰＤ＿Ｂ２にはフォトゲートＴＰＧｂ２が設けられ、光電変換部ＰＤ＿Ｒ２にはフォトゲートＴＰＧｒ２が設けられ、光電変換部ＰＤ＿Ｇｂ２にはフォトゲートＴＰＧｇｂ２が設けられている。また、ベイヤ配列ＢＨ２には、行選択トランジスタＴＲａｄｒＡ２、ＴＲａｄｒＢ２、増幅トランジスタＴＲａｍｐＡ２、ＴＲａｍｐＢ２、リセットトランジスタＴＲｒｓｔＡ２、ＴＲｒｓｔＢ２および読み出しトランジスタＴＧｇｒ２、ＴＧｂ２、ＴＧｒ２、ＴＧｇｂ２が設けられている。また、増幅トランジスタＴＲａｍｐＡ２とリセットトランジスタＴＲｒｓｔＡ２と読み出しトランジスタＴＧｇｒ２、ＴＧｂ２との接続点には電圧変換部としてフローティングディフュージョンＦＤＡ２が形成されている。増幅トランジスタＴＲａｍｐＢ２とリセットトランジスタＴＲｒｓｔＢ２と読み出しトランジスタＴＧｒ２、ＴＧｇｂ２との接続点には電圧変換部としてフローティングディフュージョンＦＤＢ２が形成されている。
そして、光電変換部ＰＤ＿Ｇｒ２は読み出しトランジスタＴＧｇｒ２を介してフローティングディフュージョンＦＤＡ２に接続され、光電変換部ＰＤ＿Ｂ２は読み出しトランジスタＴＧｂ２を介してフローティングディフュージョンＦＤＡ２に接続されている。増幅トランジスタＴＲａｍｐＡ２のゲートはフローティングディフュージョンＦＤＡ２に接続され、増幅トランジスタＴＲａｍｐＡ２のソースは行選択トランジスタＴＲａｄｒＡ２を介して垂直信号線Ｖｌｉｎ１に接続され、増幅トランジスタＴＲａｍｐＡ２のドレインは電源電位ＶＤＤに接続されている。また、フローティングディフュージョンＦＤＡ２は、リセットトランジスタＴＲｒｓｔＡ２を介して電源電位ＶＤＤに接続されている。
光電変換部ＰＤ＿Ｒ２は読み出しトランジスタＴＧｒ２を介してフローティングディフュージョンＦＤＢ２に接続され、光電変換部ＰＤ＿Ｇｂ２は読み出しトランジスタＴＧｇｂ２を介してフローティングディフュージョンＦＤＢ２に接続されている。増幅トランジスタＴＲａｍｐＢ２のゲートはフローティングディフュージョンＦＤＢ２に接続され、増幅トランジスタＴＲａｍｐＢ２のソースは行選択トランジスタＴＲａｄｒＢ２を介して垂直信号線Ｖｌｉｎ２に接続され、増幅トランジスタＴＲａｍｐＢ２のドレインは電源電位ＶＤＤに接続されている。また、フローティングディフュージョンＦＤＢ２は、リセットトランジスタＴＲｒｓｔＢ２を介して電源電位ＶＤＤに接続されている。なお、行選択トランジスタＴＲａｄｒＡ１、ＴＲａｄｒＢ１、ＴＲａｄｒＡ２、ＴＲａｄｒＢ２、リセットトランジスタＴＲｒｓｔＡ１、ＴＲｒｓｔＢ１、ＴＲｒｓｔＡ２、ＴＲｒｓｔＢ２および読み出しトランジスタＴＧｇｒ１、ＴＧｂ１、ＴＧｒ１、ＴＧｇｂ１、ＴＧｇｒ２、ＴＧｂ２、ＴＧｒ２、ＴＧｇｂ２のゲートには水平制御線Ｈｌｉｎを介して信号を入力することができる。
フローティングディフュージョンＦＤＡ１、ＦＤＡ２は、切替トランジスタＴＲｍｉｘＡを介して互いに接続され、フローティングディフュージョンＦＤＢ１、ＦＤＢ２は、切替トランジスタＴＲｍｉｘＢを介して互いに接続されている。
図７（ａ）は、図６の画素の第１読み出し動作時の各部の電圧波形を示すタイミングチャート、図７（ｂ）は、図６の画素の第２読み出し動作時の各部の電圧波形を示すタイミングチャートである。なお、図７（ａ）および図７（ｂ）の例では、図６の光電変換部ＰＤ＿Ｂ１の読み出し動作について示した。
図７（ａ）において、この第１読み出し動作では、切替トランジスタＴＲｍｉｘＡがオンされることで、フローティングディフュージョンＦＤＡ１、ＦＤＡ２が互いに結合される。また、電荷蓄積時にフォトゲートＴＰＧの電圧がＶＰＧ＿Ｈに設定される。
そして、読み出しトランジスタＴＧｂ１がオンされることで光電変換部ＰＤ＿Ｂ１の残留電荷がフローティングディフュージョンＦＤＡ１に排出される。その後、読み出しトランジスタＴＧｂ１がオフされることで光電変換部ＰＤ＿Ｂでの信号電荷の蓄積が開始される。そして、リセットトランジスタＴＲｒｓｔＡ１がオンされることでフローティングディフュージョンＦＤＡ１の電荷が排出された後、リセットトランジスタＴＲｒｓｔＡ１がオフされる。
次に、読み出しトランジスタＴＧｂ１がオフの時に行選択トランジスタＴＲａｄｒＡ１がオンされることで増幅トランジスタＴＲａｍｐＡ１がソースフォロア動作し、フローティングディフュージョンＦＤＡ１の黒レベルの電荷に応じた電圧が垂直信号線Ｖｌｉｎ１に読み出される。そして、この時の垂直信号線Ｖｌｉｎ１の電圧に基づいて黒レベルの画素信号Ｓｒｓｔ１が検出される。その後、読み出しトランジスタＴＧｂ１がオンされることで光電変換部ＰＤ＿Ｂ１の信号電荷がフローティングディフュージョンＦＤＡ１に読み出される。そして、増幅トランジスタＴＲａｍｐＡ１がソースフォロア動作することで、フローティングディフュージョンＦＤＡ１の信号レベルの電荷に応じた電圧が垂直信号線Ｖｌｉｎ１に読み出される。そして、この時の垂直信号線Ｖｌｉｎ１の電圧に基づいて信号レベルの画素信号Ｓｓｉｇ１が検出される。そして、信号レベルの画素信号Ｓｓｉｇ１と黒レベルの画素信号Ｓｒｓｔ１との差分が取られることで光電変換部ＰＤ＿Ｂ１に蓄積された電荷に応じた信号成分が検出される。この時、光電変換部ＰＤ＿Ｂ１の蓄積時間はＴＭ１となる。また、黒レベルの画素信号Ｓｒｓｔ１と信号レベルの画素信号Ｓｓｉｇ１は水平同期信号ＨＤに同期して順次読み出される。なお、光電変換部ＰＤ＿ＢからフローティングディフュージョンＦＤＡ１へのポテンシャル勾配を形成するために、読み出しトランジスタＴＧｂ１がオンからオフに移行する時に、フォトゲートＴＰＧｂ１の電圧を一時的に立ち下げるようにしてもよい。
ここで、第１読み出し動作では、フォトゲートＴＰＧにて光電変換部ＰＤ＿Ｂ１のポテンシャルを深くするとともに、切替トランジスタＴＲｍｉｘＡにてフローティングディフュージョンＦＤＡ１、ＦＤＡ２を結合させることができ、画素ＰＣの飽和電子数を増やすことができる。
一方、図７（ｂ）において、この第２読み出し動作では、切替トランジスタＴＲｍｉｘＡがオフされることで、フローティングディフュージョンＦＤＡ１、ＦＤＡ２が互いに分離される。また、電荷蓄積時にフォトゲートＴＰＧの電圧がＶＰＧ＿Ｌに設定される。
そして、読み出しトランジスタＴＧｂ１がオンされることで光電変換部ＰＤ＿Ｂ１の残留電荷がフローティングディフュージョンＦＤＡ１に排出される。その後、読み出しトランジスタＴＧｂ１がオフされることで光電変換部ＰＤ＿Ｂでの信号電荷の蓄積が開始される。そして、リセットトランジスタＴＲｒｓｔＡ１がオンされることでフローティングディフュージョンＦＤＡ１の電荷が排出された後、リセットトランジスタＴＲｒｓｔＡ１がオフされる。
次に、読み出しトランジスタＴＧｂ１がオフの時に行選択トランジスタＴＲａｄｒＡ１がオンされることで増幅トランジスタＴＲａｍｐＡ１がソースフォロア動作し、フローティングディフュージョンＦＤＡ１の黒レベルの電荷に応じた電圧が垂直信号線Ｖｌｉｎ１に読み出される。そして、この時の垂直信号線Ｖｌｉｎ１の電圧に基づいて黒レベルの画素信号Ｓｒｓｔ２が検出される。その後、読み出しトランジスタＴＧｂ１がオンされることで光電変換部ＰＤ＿Ｂ１の信号電荷がフローティングディフュージョンＦＤＡ１に読み出される。そして、増幅トランジスタＴＲａｍｐＡ１がソースフォロア動作することで、フローティングディフュージョンＦＤＡ１の信号レベルの電荷に応じた電圧が垂直信号線Ｖｌｉｎ１に読み出される。そして、この時の垂直信号線Ｖｌｉｎ１の電圧に基づいて信号レベルの画素信号Ｓｓｉｇ２が検出される。そして、信号レベルの画素信号Ｓｓｉｇ２と黒レベルの画素信号Ｓｒｓｔ２との差分が取られることで光電変換部ＰＤ＿Ｂ１に蓄積された電荷に応じた信号成分が検出される。この時、光電変換部ＰＤ＿Ｂ１の蓄積時間はＴＭ２となる。なお、光電変換部ＰＤ＿Ｂの裏面側から表面側へのポテンシャル勾配を形成するために、読み出しトランジスタＴＧｂ１がオフからオンに移行する時に、フォトゲートＴＰＧｂ１の電圧を一時的に立ち上げるようにしてもよい。
ここで、第２読み出し動作では、フォトゲートＴＰＧにて光電変換部ＰＤ＿Ｂ１のポテンシャルを浅くするとともに、切替トランジスタＴＲｍｉｘＡにてフローティングディフュージョンＦＤＡ１、ＦＤＡ２を切り離すことができ、白傷やリーク電流などによる画質の劣化を低減させることが可能となるとともに、ＳＮ比を向上させることができる。
（第３実施形態）
図８は、第３実施形態に係る固体撮像装置の２画素１セル構成におけるベイヤ配列の画素の構成例を示す回路図である。この固体撮像装置では、図２のベイヤ配列ＢＨの代わりにベイヤ配列ＢＨ´が設けられている。ベイヤ配列ＢＨ´では、光電変換部ＰＤ＿Ｇｒとして光電変換部ＰＤｄ＿Ｇｒｄ、ＰＤｕ＿Ｇｒｕが設けられ、光電変換部ＰＤ＿Ｂとして光電変換部ＰＤｄ＿Ｂｄ、ＰＤｕ＿Ｂｕが設けられ、光電変換部ＰＤ＿Ｒとして光電変換部ＰＤｄ＿Ｒｄ、ＰＤｕ＿Ｒｕが設けられ、光電変換部ＰＤ＿Ｇｂとして光電変換部ＰＤｄ＿Ｇｂｄ、ＰＤｕ＿Ｇｂｕが設けられている。光電変換部ＰＤｄ＿ＧｒｄにはフォトゲートＴＰＧｇｒが設けられ、光電変換部ＰＤｄ＿ＢｄにはフォトゲートＴＰＧｂが設けられ、光電変換部ＰＤｄ＿ＲｄにはフォトゲートＴＰＧｒが設けられ、光電変換部ＰＤｄ＿ＧｂｄにはフォトゲートＴＰＧｇｂが設けられている。
図９（ａ）は、図８の画素の構成例を示す断面図、図９（ｂ）は、図９（ａ）の構成例におけるポテンシャル分布を示す図、図１０（ａ）は、図９（ａ）の構成の低照度時の状態を示す断面図、図１０（ｂ）は、図１０（ａ）の状態のポテンシャル分布を示す図、図１１（ａ）は、図９（ａ）の構成の高照度時の状態を示す断面図、図１１（ｂ）は、図１１（ａ）の状態のポテンシャル分布を示す図である。なお、図９（ａ）から図１１（ａ）では、図１の青色用画素Ｂの概略構成を示した。
図９（ａ）において、この構成例では、図３（ａ）の拡散層Ｈ１の代わりに拡散層Ｈ６、Ｈ７が設けられている。拡散層Ｈ６は半導体層Ｈ０の表面側に配置され、拡散層Ｈ７は半導体層Ｈ０の裏面側に配置されている。また、拡散層Ｈ６、Ｈ７は重なり合うように配置されている。ここで、半導体層Ｈ０の裏面側から表面側にポテンシャル勾配が形成されるように、拡散層Ｈ６、Ｈ７の不純物濃度を設定することができる。また、飽和電子数が増大するように拡散層Ｈ６はポテンシャルを深くし、リーク電流が減少するように拡散層Ｈ７はポテンシャルを浅くすることができる。例えば、拡散層Ｈ６はｎ型に設定することができ、拡散層Ｈ７はｎ−型に設定することができる。
そして、マイクロレンズＭＬにて集光された入射光ＬＩはブルーフィルタＦＢにて青色光が選択され、拡散層Ｈ６、Ｈ７に入射する。そして、図１０（ａ）および図１１（ａ）に示すように、拡散層Ｈ６、Ｈ７において入射光ＬＩが電荷ｅに変換され、拡散層Ｈ６、Ｈ７に蓄積される。
ここで、低照度時および中照度時には、図９（ｂ）および図１０（ｂ）に示すように、光電変換部ＰＤｄ＿Ｂｄのポテンシャルが浅くなるようにフォトゲートＴＰＧｂの電圧をＶＰＧ＿Ｌに設定し、光電変換部ＰＤｄ＿Ｂｄ、ＰＤｕ＿Ｂｕ間にポテンシャル障壁を形成することができる。そして、低照度時には、光電変換部ＰＤｄ＿Ｂｄに蓄積された電荷ｅを排出した後、光電変換部ＰＤｕ＿Ｂｕに蓄積された電荷ｅを読み出すことができる。これにより、信号検出時に白傷やリーク電流などに起因する電荷の影響を低減することができ、白傷やリーク電流などによる画質の劣化を低減させることができる。中照度時には、光電変換部ＰＤｄ＿Ｂｄ、ＰＤｕ＿Ｂｕに蓄積された電荷ｅを加算して読み出すことができる。これにより、飽和電子数の減少を抑制しつつ、白傷やリーク電流などによる画質の劣化を低減させることができる。
一方、高照度時には、図９（ｂ）および図１１（ｂ）に示すように、光電変換部ＰＤｄ＿Ｂｄのポテンシャルが深くなるようにフォトゲートＴＰＧｂの電圧をＶＰＧ＿Ｈに設定し、光電変換部ＰＤｕ＿Ｂｕから光電変換部ＰＤｄ＿Ｂｄへのポテンシャル勾配を形成することができる。これにより、光電変換部ＰＤｄ＿Ｂｄ、ＰＤｕ＿Ｂｕの容量を結合させることができ、画素ＰＣの飽和電子数を増大させることが可能となる。
図１２（ａ）は、図８の画素の第１読み出し動作時の各部の電圧波形を示すタイミングチャート、図１２（ｂ）は、図８の画素の第２読み出し動作時の各部の電圧波形を示すタイミングチャートである。なお、図１２（ａ）および図１２（ｂ）の例では、図８の光電変換部ＰＤｄ＿Ｂｄ、ＰＤｕ＿Ｂｕの読み出し動作について示した。第１読み出し動作は中照度時に適用し、第２読み出し動作は低照度時に適用することができる。高照度時には図７（ａ）のタイミングチャートを適用することができる。 図１２（ａ）において、この第１読み出し動作では、電荷蓄積時にフォトゲートＴＰＧｂ１の電圧がＶＰＧ＿Ｌに設定される。
そして、読み出しトランジスタＴＧｂ１がオンされることで光電変換部ＰＤｄ＿Ｂｄ、ＰＤｕ＿Ｂｕの残留電荷がフローティングディフュージョンＦＤＡ１に排出される。その後、読み出しトランジスタＴＧｂ１がオフされることで光電変換部ＰＤｄ＿Ｂｄ、ＰＤｕ＿Ｂｕでの信号電荷の蓄積が開始される。そして、リセットトランジスタＴＲｒｓｔＡ１がオンされることでフローティングディフュージョンＦＤＡ１の電荷が排出された後、リセットトランジスタＴＲｒｓｔＡ１がオフされる。
次に、読み出しトランジスタＴＧｂ１がオフの時に行選択トランジスタＴＲａｄｒＡ１がオンされることで増幅トランジスタＴＲａｍｐＡ１がソースフォロア動作し、フローティングディフュージョンＦＤＡ１の黒レベルの電荷に応じた電圧が垂直信号線Ｖｌｉｎ１に読み出される。そして、この時の垂直信号線Ｖｌｉｎ１の電圧に基づいて黒レベルの画素信号Ｓｒｓｔ３が検出される。その後、読み出しトランジスタＴＧｂ１がオンされることで光電変換部ＰＤｄ＿Ｂｄ、ＰＤｕ＿Ｂｕの信号電荷がフローティングディフュージョンＦＤＡ１に読み出される。そして、増幅トランジスタＴＲａｍｐＡ１がソースフォロア動作することで、フローティングディフュージョンＦＤＡ１の信号レベルの電荷に応じた電圧が垂直信号線Ｖｌｉｎ１に読み出される。そして、この時の垂直信号線Ｖｌｉｎ１の電圧に基づいて信号レベルの画素信号Ｓｓｉｇ３が検出される。そして、信号レベルの画素信号Ｓｓｉｇ３と黒レベルの画素信号Ｓｒｓｔ３との差分が取られることで光電変換部ＰＤｄ＿Ｂｄ、ＰＤｕ＿Ｂｕに蓄積された電荷に応じた信号成分が検出される。この時、光電変換部ＰＤ＿Ｂ１の蓄積時間はＴＭ３となる。なお、光電変換部ＰＤｕ＿Ｂｕから光電変換部ＰＤｄ＿Ｂｄへのポテンシャル勾配を形成するために、読み出しトランジスタＴＧｂ１がオフからオンに移行する時に、フォトゲートＴＰＧｂ１の電圧を一時的に立ち上げるようにしてもよい。
一方、図１２（ｂ）において、この第２読み出し動作では、電荷蓄積時にフォトゲートＴＰＧｂ１の電圧がＶＰＧ＿Ｌに設定される。
そして、読み出しトランジスタＴＧｂ１がオンされることで光電変換部ＰＤｄ＿Ｂｄ、ＰＤｕ＿Ｂｕの残留電荷がフローティングディフュージョンＦＤＡ１に排出される。その後、読み出しトランジスタＴＧｂ１がオフされることで光電変換部ＰＤｄ＿Ｂｄ、ＰＤｕ＿Ｂｕでの信号電荷の蓄積が開始される。そして、リセットトランジスタＴＲｒｓｔＡ１がオンされることでフローティングディフュージョンＦＤＡ１の電荷が排出された後、リセットトランジスタＴＲｒｓｔＡ１がオフされる。
次に、読み出しトランジスタＴＧｂ１がオンされることで光電変換部ＰＤｄ＿Ｂｄに蓄積された電荷がフローティングディフュージョンＦＤＡ１に排出される。その後、読み出しトランジスタＴＧｂ１がオフされた後、リセットトランジスタＴＲｒｓｔＡ１がオンされることでフローティングディフュージョンＦＤＡ１の電荷が排出され、リセットトランジスタＴＲｒｓｔＡ１がオフされる。
次に、読み出しトランジスタＴＧｂ１がオフの時に行選択トランジスタＴＲａｄｒＡ１がオンされることで増幅トランジスタＴＲａｍｐＡ１がソースフォロア動作し、フローティングディフュージョンＦＤＡ１の黒レベルの電荷に応じた電圧が垂直信号線Ｖｌｉｎ１に読み出される。そして、この時の垂直信号線Ｖｌｉｎ１の電圧に基づいて黒レベルの画素信号Ｓｒｓｔ４が検出される。その後、読み出しトランジスタＴＧｂ１がオンされることで光電変換部ＰＤｕ＿Ｂｕの信号電荷がフローティングディフュージョンＦＤＡ１に読み出される。そして、増幅トランジスタＴＲａｍｐＡ１がソースフォロア動作することで、フローティングディフュージョンＦＤＡ１の信号レベルの電荷に応じた電圧が垂直信号線Ｖｌｉｎ１に読み出される。そして、この時の垂直信号線Ｖｌｉｎ１の電圧に基づいて信号レベルの画素信号Ｓｓｉｇ４が検出される。そして、信号レベルの画素信号Ｓｓｉｇ４と黒レベルの画素信号Ｓｒｓｔ４との差分が取られることで光電変換部ＰＤｕ＿Ｂｕに蓄積された電荷に応じた信号成分が検出される。この時、光電変換部ＰＤｕ＿Ｂｕの蓄積時間はＴＭ４となる。なお、光電変換部ＰＤｕ＿Ｂｕから光電変換部ＰＤｄ＿Ｂｄへのポテンシャル勾配を形成するために、読み出しトランジスタＴＧｂ１がオフからオンに移行する時に、フォトゲートＴＰＧｂ１の電圧を一時的に立ち上げるようにしてもよい。
ここで、第２読み出し動作では、リーク電流が大きな光電変換部ＰＤｄ＿Ｂｄに蓄積された電荷を排出した後、リーク電流が小さな光電変換部ＰＤｕ＿Ｂｕに蓄積された電荷を読み出すことができ、白傷やリーク電流などによる画質の劣化を低減させることができる。
（第４実施形態）
図１３は、第４実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１３において、この固体撮像装置では、図１のラインメモリ５の代わりにラインメモリ５Ｌ、５Ｓが設けられている。また、この固体撮像装置の画素ＰＣは、図８の構成を用いることができる。そして、例えば、光電変換部ＰＤｄ＿Ｇｒｄ、ＰＤｄ＿Ｂｄ、ＰＤｄ＿Ｒｄ、ＰＤｄ＿Ｇｂｄは光電変換部ＰＤｕ＿Ｇｒｕ、ＰＤｕ＿Ｂｕ、ＰＤｕ＿Ｒｕ、ＰＤｕ＿Ｇｂｕよりも蓄積時間が短くなるように設定される。
そして、垂直走査回路２にて画素ＰＣが１ラインずつ垂直方向に走査されることで、ロウ方向ＲＤに画素ＰＣが選択され、光電変換部ＰＤｄ＿Ｇｒｄ、ＰＤｄ＿Ｂｄ、ＰＤｄ＿Ｒｄ、ＰＤｄ＿Ｇｂｄから信号が読み出される。そして、負荷回路３において、その画素ＰＣとの間でソースフォロア動作がカラムごとに行われることにより、光電変換部ＰＤｄ＿Ｇｒｄ、ＰＤｄ＿Ｂｄ、ＰＤｄ＿Ｒｄ、ＰＤｄ＿Ｇｂｄから読み出された画素信号が垂直信号線Ｖｌｉｎを介して伝送され、カラムＡＤＣ回路４に送られる。そして、カラムＡＤＣ回路４において、光電変換部ＰＤｄ＿Ｇｒｄ、ＰＤｄ＿Ｂｄ、ＰＤｄ＿Ｒｄ、ＰＤｄ＿Ｇｂｄから読み出された信号レベルとリセットレベルがランプ波のレベルに一致するまでクロックのカウント動作が行われることでデジタル信号に変換される。その時の信号レベルとリセットレベルとの差分がとられることで光電変換部ＰＤｄ＿Ｇｒｄ、ＰＤｄ＿Ｂｄ、ＰＤｄ＿Ｒｄ、ＰＤｄ＿Ｇｂｄの信号成分がＣＤＳにて検出され、ラインメモリ５Ｓを介して出力信号ＳＳｏｕｔとして出力される。
また、光電変換部ＰＤｄ＿Ｇｒｄ、ＰＤｄ＿Ｂｄ、ＰＤｄ＿Ｒｄ、ＰＤｄ＿Ｇｂｄからの信号の読み出しに続いて、光電変換部ＰＤｕ＿Ｇｒｕ、ＰＤｕ＿Ｂｕ、ＰＤｕ＿Ｒｕ、ＰＤｕ＿Ｇｂｕから信号が読み出される。そして、負荷回路３において、その画素ＰＣとの間でソースフォロア動作がカラムごとに行われることにより、光電変換部ＰＤｕ＿Ｇｒｕ、ＰＤｕ＿Ｂｕ、ＰＤｕ＿Ｒｕ、ＰＤｕ＿Ｇｂｕから読み出された画素信号が垂直信号線Ｖｌｉｎを介して伝送され、カラムＡＤＣ回路４に送られる。そして、カラムＡＤＣ回路４において、光電変換部ＰＤｕ＿Ｇｒｕ、ＰＤｕ＿Ｂｕ、ＰＤｕ＿Ｒｕ、ＰＤｕ＿Ｇｂｕから読み出された信号レベルとリセットレベルがランプ波のレベルに一致するまでクロックのカウント動作が行われることでデジタル信号に変換される。その時の信号レベルとリセットレベルとの差分がとられることで光電変換部ＰＤｕ＿Ｇｒｕ、ＰＤｕ＿Ｂｕ、ＰＤｕ＿Ｒｕ、ＰＤｕ＿Ｇｂｕの信号成分がＣＤＳにて検出され、ラインメモリ５Ｌを介して出力信号ＳＬｏｕｔとして出力される。
ここで、光電変換部ＰＤｄ＿Ｇｒｄ、ＰＤｄ＿Ｂｄ、ＰＤｄ＿Ｒｄ、ＰＤｄ＿Ｇｂｄは光電変換部ＰＤｕ＿Ｇｒｕ、ＰＤｕ＿Ｂｕ、ＰＤｕ＿Ｒｕ、ＰＤｕ＿Ｇｂｕよりも蓄積時間が短くなるように設定するとともに、光電変換部ＰＤｄ＿Ｇｒｄ、ＰＤｄ＿Ｂｄ、ＰＤｄ＿Ｒｄ、ＰＤｄ＿Ｇｂｄからの信号と、光電変換部ＰＤｕ＿Ｇｒｕ、ＰＤｕ＿Ｂｕ、ＰＤｕ＿Ｒｕ、ＰＤｕ＿Ｇｂｕからの信号とを別個に読み出すことより、解像度を低下させることなく、ダイナミックレンジを拡大することができる。
図１４は、図１３の画素の読み出し動作時の各部の電圧波形を示すタイミングチャートである。なお、図１４の例では、図８の光電変換部ＰＤｄ＿Ｂｄ、ＰＤｕ＿Ｂｕの読み出し動作について示した。
図１４において、この読み出し動作では、電荷蓄積時にフォトゲートＴＰＧｂ１の電圧がＶＰＧ＿Ｌに設定される。
そして、フォトゲートＴＰＧｂ１の電圧が立ち上がった状態で読み出しトランジスタＴＧｂ１がオンされることで光電変換部ＰＤｄ＿Ｂｄ、ＰＤｕ＿Ｂｕの残留電荷がフローティングディフュージョンＦＤＡ１に排出される。その後、フォトゲートＴＰＧｂ１の電圧が立ち下げられた後、読み出しトランジスタＴＧｂ１がオフされることで光電変換部ＰＤｕ＿Ｂｕでの信号電荷の蓄積が開始される。これにより、光電変換部ＰＤｕ＿Ｂｕでの蓄積時間はＴＬに設定することができる。そして、リセットトランジスタＴＲｒｓｔＡ１がオンされることでフローティングディフュージョンＦＤＡ１の電荷が排出された後、リセットトランジスタＴＲｒｓｔＡ１がオフされる。
次に、読み出しトランジスタＴＧｂ１がオンされることで光電変換部ＰＤｄ＿Ｂｄに蓄積された電荷がフローティングディフュージョンＦＤＡ１に排出される。そして、読み出しトランジスタＴＧｂ１がオフされることで光電変換部ＰＤｄ＿Ｂｄでの信号電荷の蓄積が開始される。これにより、光電変換部ＰＤｄ＿Ｂｄでの蓄積時間はＴＳに設定することができる。その後、読み出しトランジスタＴＧｂ１がオフされた後、リセットトランジスタＴＲｒｓｔＡ１がオンされることでフローティングディフュージョンＦＤＡ１の電荷が排出され、リセットトランジスタＴＲｒｓｔＡ１がオフされる。
次に、読み出しトランジスタＴＧｂ１がオフの時に行選択トランジスタＴＲａｄｒＡ１がオンされることで増幅トランジスタＴＲａｍｐＡ１がソースフォロア動作し、フローティングディフュージョンＦＤＡ１の黒レベルの電荷に応じた電圧が垂直信号線Ｖｌｉｎ１に読み出される。そして、この時の垂直信号線Ｖｌｉｎ１の電圧に基づいて黒レベルの画素信号Ｓｒｓｔ５が検出される。その後、読み出しトランジスタＴＧｂ１がオンされることで光電変換部ＰＤｄ＿Ｂｄの信号電荷がフローティングディフュージョンＦＤＡ１に読み出される。そして、増幅トランジスタＴＲａｍｐＡ１がソースフォロア動作することで、フローティングディフュージョンＦＤＡ１の信号レベルの電荷に応じた電圧が垂直信号線Ｖｌｉｎ１に読み出される。そして、この時の垂直信号線Ｖｌｉｎ１の電圧に基づいて信号レベルの画素信号Ｓｓｉｇ５が検出される。そして、信号レベルの画素信号Ｓｓｉｇ５と黒レベルの画素信号Ｓｒｓｔ５との差分が取られることで光電変換部ＰＤｄ＿Ｂｄに蓄積された電荷に応じた信号成分が検出される。
次に、読み出しトランジスタＴＧｂ１がオフされた状態でリセットトランジスタＴＲｒｓｔＡ１がオンされることでフローティングディフュージョンＦＤＡ１の電荷が排出された後、リセットトランジスタＴＲｒｓｔＡ１がオフされる。
次に、読み出しトランジスタＴＧｂ１がオフ、行選択トランジスタＴＲａｄｒＡ１がオンしている時に増幅トランジスタＴＲａｍｐＡ１がソースフォロア動作することで、フローティングディフュージョンＦＤＡ１の黒レベルの電荷に応じた電圧が垂直信号線Ｖｌｉｎ１に読み出される。そして、この時の垂直信号線Ｖｌｉｎ１の電圧に基づいて黒レベルの画素信号Ｓｒｓｔ６が検出される。そして、フォトゲートＴＰＧｂ１の電圧が立ち上げられた後、読み出しトランジスタＴＧｂ１がオンされることで光電変換部ＰＤu＿Ｂｕの信号電荷がフローティングディフュージョンＦＤＡ１に読み出される。そして、フォトゲートＴＰＧｂ１の電圧が立ち下げられた後、読み出しトランジスタＴＧｂ１がオフされるとともに、増幅トランジスタＴＲａｍｐＡ１がソースフォロア動作することで、フローティングディフュージョンＦＤＡ１の信号レベルの電荷に応じた電圧が垂直信号線Ｖｌｉｎ１に読み出される。そして、この時の垂直信号線Ｖｌｉｎ１の電圧に基づいて信号レベルの画素信号Ｓｓｉｇ６が検出される。そして、信号レベルの画素信号Ｓｓｉｇ６と黒レベルの画素信号Ｓｒｓｔ６との差分が取られることで光電変換部ＰＤｕ＿Ｂｕに蓄積された電荷に応じた信号成分が検出される。
光電変換部ＰＤｄ＿Ｂｄ、ＰＤｕ＿Ｂｕに蓄積された電荷に応じた信号成分の検出は１水平期間に行われ、ラインメモリ５Ｓ、５Ｌにそれぞれ保持される。そして、次の１水平期間にラインメモリ５Ｓ、５Ｌに保持された信号成分が同時に出力され、蓄積時間ＴＬ、ＴＳが等しくなるように後段の信号処理で出力信号ＳＳｏｕｔが増幅される。この時の増幅係数はＴＬ／ＴＳで与えることができる。そして、蓄積時間ＴＬ、ＴＳが同等化された出力信号ＳＳｏｕｔ、ＳＬｏｕｔが入射光量に対して線形になるように合成されることでダイナミックレンジが拡大される。
（第５実施形態）
図１５（ａ）は、第５実施形態に係る固体撮像装置の画素の構成例を示す断面図、図１５（ｂ）は、図１５（ａ）の構成例におけるポテンシャル分布を示す図、図１６（ａ）は、図１５（ａ）の構成の電荷蓄積時の状態を示す断面図、図１６（ｂ）は、図１５（ａ）の状態のポテンシャル分布を示す図である。なお、図１５（ａ）および図１６（ａ）では、図１の青色用画素Ｂの概略構成を示した。
図１５（ａ）において、この構成例では、図３（ａ）の拡散層Ｈ１の代わりに拡散層Ｈ８、Ｈ９が半導体層Ｈ０に設けられている。拡散層Ｈ８は赤色用画素Ｒに対応した光電変換部ＰＤ＿Ｒを構成し、拡散層Ｈ９は青色用画素Ｂに対応した光電変換部ＰＤ＿Ｂを構成することができる。拡散層Ｈ８は、赤色光に対する感度を上げるために、半導体層Ｈ０の光入射面から２μｍ〜３μｍの位置に配置することが好ましい。拡散層Ｈ９は、青色光に対する感度を上げるために、半導体層Ｈ０の光入射面から０．３μｍ〜０．５μｍの位置に配置することが好ましい。また、ブルーフィルタＦＢの代わりにマゼンタフィルタＦＭが設けられている。なお、マゼンタフィルタＦＭはなくてもよい。拡散層Ｈ８は半導体層Ｈ０の表面側に配置され、拡散層Ｈ９は半導体層Ｈ０の裏面側に配置されている。また、拡散層Ｈ８、Ｈ９は重なり合うように配置されている。なお、拡散層Ｈ８、Ｈ９はｎ−型に設定することができる。
そして、マイクロレンズＭＬにて集光された入射光ＬＩはマゼンタフィルタＦＭにて青色光および赤色光が選択され、青色光が拡散層Ｈ９で光電変換されるとともに、赤色光が拡散層Ｈ８で光電変換される。そして、図１６（ａ）に示すように、青色光に対応した電荷ｅは拡散層Ｈ８に蓄積され、赤色光に対応した電荷ｅは拡散層Ｈ９に蓄積される。
ここで、図１６（ｂ）に示すように、光電変換部ＰＤ＿Ｒ、ＰＤ＿Ｂのポテンシャルが互いに等しくなるようにフォトゲートＴＰＧｂの電圧を設定することができる。そして、光電変換部ＰＤ＿Ｒから電荷ｅを読み出した後、光電変換部ＰＤ＿Ｂから電荷ｅを読み出すことができる。これにより、光電変換部ＰＤ＿Ｒ、ＰＤ＿Ｂを互いに積層することができ、光電変換部ＰＤ＿Ｒ、ＰＤ＿Ｂの受光面積を拡大することが可能となることから、赤色光および青色光の感度を上げることができる。
図１７は、図１５（ａ）の画素の読み出し動作時の各部の電圧波形を示すタイミングチャートである。
図１７において、この読み出し動作では、電荷蓄積時にフォトゲートＴＰＧｂ１の電圧がＶＰＧ＿Ｌに設定される。
そして、フォトゲートＴＰＧｂ１の電圧が立ち上がった状態で読み出しトランジスタＴＧｂ１がオンされることで光電変換部ＰＤ＿Ｒ、ＰＤ＿Ｂの残留電荷がフローティングディフュージョンＦＤＡ１に排出される。その後、フォトゲートＴＰＧｂ１の電圧が立ち下げられた後、読み出しトランジスタＴＧｂ１がオフされることで光電変換部ＰＤ＿Ｒ、ＰＤ＿Ｂでの信号電荷の蓄積が開始される。そして、リセットトランジスタＴＲｒｓｔＡ１がオンされることでフローティングディフュージョンＦＤＡ１の電荷が排出された後、リセットトランジスタＴＲｒｓｔＡ１がオフされる。
次に、読み出しトランジスタＴＧｂ１がオフの時に行選択トランジスタＴＲａｄｒＡ１がオンされることで増幅トランジスタＴＲａｍｐＡ１がソースフォロア動作し、フローティングディフュージョンＦＤＡ１の黒レベルの電荷に応じた電圧が垂直信号線Ｖｌｉｎ１に読み出される。そして、この時の垂直信号線Ｖｌｉｎ１の電圧に基づいて黒レベルの画素信号Ｓｒｓｔ７が検出される。その後、読み出しトランジスタＴＧｂ１がオンされることで光電変換部ＰＤ＿Ｒの信号電荷がフローティングディフュージョンＦＤＡ１に読み出される。そして、増幅トランジスタＴＲａｍｐＡ１がソースフォロア動作することで、フローティングディフュージョンＦＤＡ１の信号レベルの電荷に応じた電圧が垂直信号線Ｖｌｉｎ１に読み出される。そして、この時の垂直信号線Ｖｌｉｎ１の電圧に基づいて信号レベルの画素信号Ｓｓｉｇ７が検出される。そして、信号レベルの画素信号Ｓｓｉｇ７と黒レベルの画素信号Ｓｒｓｔ７との差分が取られることで光電変換部ＰＤ＿Ｒに蓄積された電荷に応じた信号成分が検出される。この時、光電変換部ＰＤ＿Ｒの蓄積時間はＴＭ５となる。
次に、読み出しトランジスタＴＧｂ１がオフされた状態でリセットトランジスタＴＲｒｓｔＡ１がオンされることでフローティングディフュージョンＦＤＡ１の電荷が排出された後、リセットトランジスタＴＲｒｓｔＡ１がオフされる。その後、読み出しトランジスタＴＧｂ１がオンされることで光電変換部ＰＤ＿Ｒに蓄積された１水平期間分の電荷がフローティングディフュージョンＦＤＡ１に排出される。次に、読み出しトランジスタＴＧｂ１がオフされた状態でリセットトランジスタＴＲｒｓｔＡ１がオンされることでフローティングディフュージョンＦＤＡ１の電荷が排出された後、リセットトランジスタＴＲｒｓｔＡ１がオフされる。
次に、読み出しトランジスタＴＧｂ１がオフ、行選択トランジスタＴＲａｄｒＡ１がオンしている時に増幅トランジスタＴＲａｍｐＡ１がソースフォロア動作することで、フローティングディフュージョンＦＤＡ１の黒レベルの電荷に応じた電圧が垂直信号線Ｖｌｉｎ１に読み出される。そして、この時の垂直信号線Ｖｌｉｎ１の電圧に基づいて黒レベルの画素信号Ｓｒｓｔ８が検出される。そして、フォトゲートＴＰＧｂ１の電圧が立ち上げられた後、読み出しトランジスタＴＧｂ１がオンされることで光電変換部ＰＤ＿Ｂの信号電荷がフローティングディフュージョンＦＤＡ１に読み出される。そして、フォトゲートＴＰＧｂ１の電圧が立ち下げられた後、読み出しトランジスタＴＧｂ１がオフされるとともに、増幅トランジスタＴＲａｍｐＡ１がソースフォロア動作することで、フローティングディフュージョンＦＤＡ１の信号レベルの電荷に応じた電圧が垂直信号線Ｖｌｉｎ１に読み出される。そして、この時の垂直信号線Ｖｌｉｎ１の電圧に基づいて信号レベルの画素信号Ｓｓｉｇ８が検出される。そして、信号レベルの画素信号Ｓｓｉｇ８と黒レベルの画素信号Ｓｒｓｔ８との差分が取られることで光電変換部ＰＤ＿Ｂに蓄積された電荷に応じた信号成分が検出される。この時、光電変換部ＰＤ＿Ｂの蓄積時間はＴＭ６となる。
（第６実施形態）
図１８（ａ）は、第６実施形態に係る固体撮像装置に適用される切替トランジスタの構成例を示す回路図、図１８（ｂ）は、図１８（ａ）の切替トランジスタのレイアウト構成例を示す平面図である。
図１８（ａ）において、この固体撮像装置では、図２のフローティングディフュージョンＦＤＡに結合トランジスタＴＲｃを介して容量Ｃｐが付加されている。また、図１８（ｂ）に示すように、結合トランジスタＴＲｃにはゲート電極Ｇ１１が設けられ、リセットトランジスタＴＲｒｓｔＡにはゲート電極Ｇ１２が設けられている。また、ゲート電極Ｇ１１、Ｇ１２間には拡散層Ｄ１２が形成されている。ゲート電極Ｇ１１に対して拡散層Ｄ１２の反対側には拡散層Ｄ１１が形成され、ゲート電極Ｇ１２に対して拡散層Ｄ１２の反対側には拡散層Ｄ１３が形成されている。拡散層Ｄ１１には容量Ｃｐが接続されている。
ここで、結合トランジスタＴＲｃをオンさせることでフローティングディフュージョンＦＤＡに容量Ｃｐを付加させることができる。このため、フローティングディフュージョンＦＤＡの飽和電子数を増大させることが可能となるとともに、変換ゲインを下げることができる。
（第７実施形態）
図１９は、第７実施形態に係る固体撮像装置の２画素１セル構成における横１×縦４画素分の画素の構成例を示す回路図である。なお、図１９の例では、図６の青色用画素Ｂおよび緑色用画素Ｇｒのみについて示した。図６の赤色用画素Ｒおよび緑色用画素Ｇｂについても同様に構成することができる。
図１９において、この固体撮像装置では、図６の切替トランジスタＴＲｍｉｘＡの代わりに切替トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＡ２が設けられている。また、図６のリセットトランジスタＴＲｒｓｔＡ１、ＴＲｒｓｔＡ２の代わりにリセットトランジスタＴＲｒｓｔＡが設けられている。
切替トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＡ２は互いに直列に接続され、その直列回路は、フローティングディフュージョンＦＤＡ１、ＦＤＡ２間に接続されている。切替トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＡ２のゲートは共通に接続されている。リセットトランジスタＴＲｒｓｔＡは、切替トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＡ２の接続点と電源電位ＶＤＤとの間に接続されている。切替トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＡ２の接続点にはフローティングディフュージョンＦＤＡｍが形成されている。なお、切替トランジスタＴＲｍｉｘＡ１は、フローティングディフュージョンＦＤＡ１に近接して配置することができる。切替トランジスタＴＲｍｉｘＡ２は、フローティングディフュージョンＦＤＡ２に近接して配置することができる。
切替トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＡ２は切替トランジスタＴＲｍｉｘＡと同様に動作し、リセットトランジスタＴＲｒｓｔＡはリセットトランジスタＴＲｒｓｔＡ１、ＴＲｒｓｔＡ２と同様に動作することができる。
ここで、切替トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＡ２をフローティングディフュージョンＦＤＡ１、ＦＤＡ２にそれぞれ近接して配置することにより、図７（ｂ）の第２読み出し動作時にフローティングディフュージョンＦＤＡ１、ＦＤＡ２に付加される配線容量を低減することができ、変換ゲインを上げることができる。さらに、図６のリセットトランジスタＴＲｒｓｔＡ１、ＴＲｒｓｔＡ２の２個を１個に削減することができる。同様にリセットトランジスタＴＲｒｓｔＢ１、ＴＲｒｓｔＢ２の２個を１個に削減することができる。
（第８実施形態）
図２０は、第８実施形態に係る固体撮像装置の２画素１セル構成における横１×縦４画素分の画素の構成例を示す回路図である。なお、図２０の例では、図６の青色用画素Ｂおよび緑色用画素Ｇｒのみについて示した。図６の赤色用画素Ｒおよび緑色用画素Ｇｂについても同様に構成することができる。
図２０において、この固体撮像装置では、図６の行選択トランジスタＴＲａｄｒＡ１、ＴＲａｄｒＡ２が除去されている。また、この固体撮像装置では、フローティングディフュージョンＦＤＡ１は、リセットトランジスタＴＲｒｓｔＡ１を介して電源電位ＶＲＤに接続され、フローティングディフュージョンＦＤＡ２は、リセットトランジスタＴＲｒｓｔＡ２を介して電源電位ＶＲＤに接続されている。
ここで、図６の構成では、行選択トランジスタＴＲａｄｒＡ１、ＴＲａｄｒＡ２がオフされることで非選択行が設定される。これに対して、図２０の構成では、リセットトランジスタＴＲｒｓｔＡ１、ＴＲｒｓｔＡ２がオンしている時に電源電位ＶＲＤを立ち下げ、増幅トランジスタＴＲａｍｐＡ１、ＴＲａｍｐＡ２をオフすることで非選択行が設定される。それ以外は図６の構成と同様に動作することができる。
これにより、行選択トランジスタＴＲａｄｒＡ１、ＴＲａｄｒＡ２が除去されている場合においても、切替トランジスタＴＲｍｉｘＡにてフローティングディフュージョンＦＤＡ１、ＦＤＡ２を切り離したり結合させたりすることができる。
（第９実施形態）
図２１は、第９実施形態に係る固体撮像装置の２画素１セル構成における横１×縦４画素分の画素の構成例を示す回路図である。
図２１において、この固体撮像装置では、図１９の構成に結合トランジスタＴＲｃおよび容量Ｃｐが付加されている。容量Ｃｐは結合トランジスタＴＲｃを介して切替トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＡ２の接続点ＦＤＡｍに接続されている。
ここで、切替トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＡ２がオンされている時に結合トランジスタＴＲｃをオンさせることでフローティングディフュージョンＦＤＡ１、ＦＤＡ２に容量Ｃｐを付加させることができる。このため、フローティングディフュージョンＦＤＡ１、ＦＤＡ２の飽和電子数を増大させることが可能となるとともに、変換ゲインを下げることができる。
（第１０実施形態）
図２２は、第１０実施形態に係る固体撮像装置の２画素１セル構成における横１×縦４画素分の画素の構成例を示す回路図である。
図２２において、この固体撮像装置では、図２１の構成から結合トランジスタＴＲｃが除去されている。容量Ｃｐは切替トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＡ２の接続点に直接接続されている。
ここで、切替トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＡ２をオンさせることでフローティングディフュージョンＦＤＡ１、ＦＤＡ２に容量Ｃｐを付加させることができる。このため、フローティングディフュージョンＦＤＡ１、ＦＤＡ２の飽和電子数を増大させることが可能となるとともに、変換ゲインを下げることができる。
（第１１実施形態）
図２３（ａ）は、第１１実施形態に係る固体撮像装置に適用される切替トランジスタの構成例を示す回路図、図２３（ｂ）は、図２３（ａ）の切替トランジスタのレイアウト構成例を示す平面図である。
図２３（ａ）において、この固体撮像装置では、図６の切替トランジスタＴＲｍｉｘＡのチャネル領域に容量Ｃｐが付加されている。また、図２３（ｂ）に示すように、切替トランジスタＴＲｍｉｘＡには、ゲート電極Ｇ２１が設けられ、ゲート電極Ｇ２１下にはチャネル領域が形成されている。また、チャネル領域の両側には拡散層Ｄ１、Ｄ２が形成されている。さらに、チャネル領域の脇には拡散層Ｄ３が形成され、拡散層Ｄ３には容量Ｃｐが接続されている。
ここで、切替トランジスタＴＲｍｉｘＡをオンさせることでフローティングディフュージョンＦＤＡ１、ＦＤＡ２に容量Ｃｐを付加させることができる。このため、フローティングディフュージョンＦＤＡ１、ＦＤＡ２の飽和電子数を増大させることが可能となるとともに、変換ゲインを下げることができる。また、容量Ｃｐが接続される拡散層Ｄ３をチャネル領域の脇に配置することにより、レイアウト面積の増大を抑制することができる。
（第１２実施形態）
図２４（ａ）は、第１２実施形態に係る固体撮像装置に適用される切替トランジスタの構成例を示す回路図、図２４（ｂ）は、図２４（ａ）の切替トランジスタのレイアウト構成例を示す平面図である。
図２４（ａ）において、この固体撮像装置では、図２３（ａ）の切替トランジスタＴＲｍｉｘＡのチャネル領域に結合トランジスタＴＲｃを介して容量Ｃｐが付加されている。また、図２４（ｂ）に示すように、結合トランジスタＴＲｃには、ゲート電極Ｇ２２が設けられている。また、ゲート電極Ｇ２２下のチャネル領域の両側には拡散層Ｄ４、Ｄ５が形成されている。ここで、拡散層Ｄ４は切替トランジスタＴＲｍｉｘＡのチャネル領域の脇に配置されている。また、拡散層Ｄ５には容量Ｃｐが接続されている。
ここで、切替トランジスタＴＲｍｉｘＡがオンされている時に結合トランジスタＴＲｃをオンさせることでフローティングディフュージョンＦＤＡ１、ＦＤＡ２に容量Ｃｐを付加させることができる。このため、フローティングディフュージョンＦＤＡ１、ＦＤＡ２の電圧変換部の飽和電子数を増大させることが可能となるとともに、変換ゲインを下げることができる。また、結合トランジスタＴＲｃの拡散層Ｄ４を切替トランジスタＴＲｍｉｘＡのチャネル領域の脇に配置することにより、切替トランジスタＴＲｍｉｘＡと結合トランジスタＴＲｃとを接続する配線を不要とすることができ、レイアウト面積の増大を抑制することができる。
（第１３実施形態）
図２５（ａ）は、第１３実施形態に係る固体撮像装置に適用される切替トランジスタの構成例を示す回路図、図２５（ｂ）は、図２５（ａ）の切替トランジスタのレイアウト構成例を示す平面図である。
図２５（ａ）において、この固体撮像装置では、図６のリセットトランジスタＴＲｒｓｔＡ１、ＴＲｒｓｔＡ２の代わりにリセットトランジスタＴＲｒｓｔが設けられている。ここで、切替トランジスタＴＲｍｉｘＡのチャネル領域はリセットトランジスタＴＲｒｓｔを介して電源電位ＶＤＤに接続されている。また、図２５（ｂ）に示すように、リセットトランジスタＴＲｒｓｔには、ゲート電極Ｇ２３が設けられている。また、ゲート電極Ｇ２３下のチャネル領域の両側には拡散層Ｄ６、Ｄ７が形成されている。ここで、拡散層Ｄ６は切替トランジスタＴＲｍｉｘＡのチャネル領域の脇に配置されている。また、拡散層Ｄ７には電源電位ＶＤＤが接続されている。
ここで、切替トランジスタＴＲｍｉｘＡがオンされている時にリセットトランジスタＴＲｒｓｔをオンさせることでフローティングディフュージョンＦＤＡ１、ＦＤＡ２をリセットすることができる。また、リセットトランジスタＴＲｒｓｔの拡散層Ｄ６を切替トランジスタＴＲｍｉｘＡのチャネル領域の脇に配置することにより、フローティングディフュージョンＦＤＡ１、ＦＤＡ２でリセットトランジスタＴＲｒｓｔを共有することができる。このため、図２のリセットトランジスタＴＲｒｓｔＡ１、ＴＲｒｓｔＡ２をフローティングディフュージョンＦＤＡ１、ＦＤＡ２ごとに設ける必要がなくなり、リセットトランジスタの個数を減らすことができる。
（第１４実施形態）
図２６（ａ）は、第１４実施形態に係る固体撮像装置に適用される切替トランジスタの構成例を示す回路図、図２６（ｂ）は、図２６（ａ）の切替トランジスタのレイアウト構成例を示す平面図である。
図２６（ａ）において、この固体撮像装置では、図２５（ａ）の切替トランジスタＴＲｍｉｘＡのチャネル領域に結合トランジスタＴＲｃを介して容量Ｃｐが付加されている。なお、結合トランジスタＴＲｃは、図２４（ａ）および図２４（ｂ）の構成と同様である。ここで、結合トランジスタＴＲｃの拡散層Ｄ４とリセットトランジスタＴＲｒｓｔの拡散層Ｄ６とは、ゲート電極Ｇ２１を間にして互いに対向するようにゲート電極Ｇ２１下のチャネル領域の脇に配置することができる。
ここで、結合トランジスタＴＲｃの拡散層Ｄ４を切替トランジスタＴＲｍｉｘＡのチャネル領域の脇に配置することにより、切替トランジスタＴＲｍｉｘＡと結合トランジスタＴＲｃとを接続する配線を不要とすることができ、レイアウト面積の増大を抑制することができる。また、リセットトランジスタＴＲｒｓｔの拡散層Ｄ６を切替トランジスタＴＲｍｉｘＡのチャネル領域の脇に配置することにより、図６のリセットトランジスタＴＲｒｓｔＡ１、ＴＲｒｓｔＡ２をフローティングディフュージョンＦＤＡ１、ＦＤＡ２ごとに設ける必要がなくなり、リセットトランジスタの個数を減らすことができる。
（第１５実施形態）
図２７（ａ）は、第１５実施形態に係る固体撮像装置の２画素１セル構成における横１×縦４画素分の画素の構成例を示す回路図、図２７（ｂ）は、図２７（ａ）の分割トランジスタのレイアウト構成例を示す平面図である。なお、図２７（ａ）の例では、図１の青色用画素Ｂおよび緑色用画素Ｇｒのみについて示した。図１の赤色用画素Ｒおよび緑色用画素Ｇｂについても同様に構成することができる。
図２７（ａ）において、この固体撮像装置には、画素ＰＣで生成された電荷を電圧に変換する電圧変換部をポテンシャルが互いに異なる第１電圧変換部と第２電圧変換部とに分割する分割トランジスタＴＲｍｉｘ１、ＴＲｍｉｘ２が設けられている。分割トランジスタＴＲｍｉｘ１、ＴＲｍｉｘ２は画素ＰＣごとに設けることができる。ここで、第１電圧変換部と第２電圧変換部のポテンシャルを互いに異ならせることにより、第１電圧変換部の容量と第２電圧変換部の容量を互いに分割することができる。低照度撮像時では、分割トランジスタＴＲｍｉｘ１、ＴＲｍｉｘ２を介して電圧変換部を分割させることにより変換ゲインを上げることができる。高照度撮像時では、分割トランジスタＴＲｍｉｘ１、ＴＲｍｉｘ２を介して電圧変換部が分割されないようにすることにより飽和電子数を増大させることができる。分割トランジスタＴＲｍｉｘ１、ＴＲｍｉｘ２は、外部の照度の計測結果に基づいて自動で切り替えられるようにしてもよいし、ユーザが任意に切り替えられるようにしてもよい。
ここで、電圧変換部の容量が分割された場合、電圧変換部の容量が分割されない場合に比べて、画素ＰＣに蓄積された電荷を電圧に変換する電圧変換部の容量を小さくすることができ、ＳＮ比を向上させることができる。一方、電圧変換部の容量が分割されない場合、電圧変換部の容量が分割された場合に比べて電圧変換部の飽和電子数を増大させることができ、ダイナミックレンジを増大させることができる。
以下、分割トランジスタＴＲｍｉｘ１、ＴＲｍｉｘ２の接続関係について具体的に説明する。ベイヤ配列ＢＨ１´´、ＢＨ２´´がカラム方向ＣＤに隣接して配置されているものとする。
ベイヤ配列ＢＨ１´´には、緑色用画素Ｇｒに対して光電変換部ＰＤ＿Ｇｒ１が設けられ、青色用画素Ｂに対して光電変換部ＰＤ＿Ｂ１が設けられている。ベイヤ配列ＢＨ２´´には、緑色用画素Ｇｒに対して光電変換部ＰＤ＿Ｇｒ２が設けられ、青色用画素Ｂに対して光電変換部ＰＤ＿Ｂ２が設けられている。また、ベイヤ配列ＢＨ１´´には、読み出しトランジスタＴＧｇｒ１、ＴＧｂ１および分割トランジスタＴＲｍｉｘ１が設けられ、ベイヤ配列ＢＨ２´´には、読み出しトランジスタＴＧｇｒ２、ＴＧｂ２および分割トランジスタＴＲｍｉｘ２が設けられている。また、行選択トランジスタＴＲａｄｒ、増幅トランジスタＴＲａｍｐ、リセットトランジスタＴＲｒｓｔが、ベイヤ配列ＢＨ１´´、ＢＨ２´´に共通に設けられている。また、読み出しトランジスタＴＧｇｒ１、ＴＧｂ１の接続点には第１電圧変換部としてフローティングディフュージョンＦＤ１が形成され、増幅トランジスタＴＲａｍｐとリセットトランジスタＴＲｒｓｔとの接続点には第２電圧変換部としてフローティングディフュージョンＦＤｍが形成され、読み出しトランジスタＴＧｇｒ２、ＴＧｂ２の接続点には第３電圧変換部としてフローティングディフュージョンＦＤ２が形成されている。
そして、光電変換部ＰＤ＿Ｇｒ１は読み出しトランジスタＴＧｇｒ１を介してフローティングディフュージョンＦＤ１に接続され、光電変換部ＰＤ＿Ｂ１は読み出しトランジスタＴＧｂ１を介してフローティングディフュージョンＦＤ１に接続されている。光電変換部ＰＤ＿Ｇｒ２は読み出しトランジスタＴＧｇｒ２を介してフローティングディフュージョンＦＤ２に接続され、光電変換部ＰＤ＿Ｂ２は読み出しトランジスタＴＧｂ２を介してフローティングディフュージョンＦＤ２に接続されている。
増幅トランジスタＴＲａｍｐのゲートはフローティングディフュージョンＦＤｍに接続され、増幅トランジスタＴＲａｍｐのソースは行選択トランジスタＴＲａｄｒを介して垂直信号線Ｖｌｉｎ１に接続され、増幅トランジスタＴＲａｍｐのドレインは電源電位ＶＤＤに接続されている。また、フローティングディフュージョンＦＤｍは、リセットトランジスタＴＲｒｓｔを介して電源電位ＶＤＤに接続されている。
フローティングディフュージョンＦＤ１、ＦＤｍ間には分割トランジスタＴＲｍｉｘ１が接続され、フローティングディフュージョンＦＤ２、ＦＤｍ間には分割トランジスタＴＲｍｉｘ２が接続されている。
図２７（ｂ）において、分割トランジスタＴＲｍｉｘ１にはゲート電極Ｇ３２が設けられ、分割トランジスタＴＲｍｉｘ２にはゲート電極Ｇ３３が設けられ、リセットトランジスタＴＲｒｓｔにはゲート電極Ｇ３４が設けられている。ゲート電極Ｇ３２〜Ｇ３４間には拡散層Ｈ２２が形成され、ゲート電極Ｇ３２に対して拡散層Ｈ２２の反対側には拡散層Ｈ２３が形成され、ゲート電極Ｇ３３に対して拡散層Ｈ２２の反対側には拡散層Ｈ２４が形成され、ゲート電極Ｇ３４に対して拡散層Ｈ２２の反対側には拡散層Ｈ２５が形成されている。これにより、分割トランジスタＴＲｍｉｘ１、ＴＲｍｉｘ２を隣接して配置することができ、フローティングディフュージョンＦＤｍの容量を小さくすることが可能となることから、変換ゲインを向上させることができる。
（第１６実施形態）
図２８（ａ）は、第１６実施形態に係る固体撮像装置の２画素１セル構成における横１×縦４画素分の画素の構成例を示す回路図、図２８（ｂ）は、図２８（ａ）の分割トランジスタのレイアウト構成例を示す平面図である。
図２８（ａ）において、この固体撮像装置では、図２７（ａ）のフローティングディフュージョンＦＤｍに結合トランジスタＴＲｃを介して容量Ｃｐが付加されている。また、図２８（ｂ）に示すように、結合トランジスタＴＲｃにはゲート電極Ｇ３１が設けられている。ゲート電極Ｇ３１〜Ｇ３４間には拡散層Ｈ２２が形成され、ゲート電極Ｇ３１に対して拡散層Ｈ２２の反対側には拡散層Ｈ２１が形成されている。拡散層Ｈ２１には容量Ｃｐが接続されている。
ここで、結合トランジスタＴＲｃをオンさせることでフローティングディフュージョンＦＤｍに容量Ｃｐを付加させることができ飽和電子数を増大させることが可能となる。また、ゲート電極Ｇ３１をフローティングディフュージョンＦＤｍに隣接して配置することにより、フローティングディフュージョンＦＤｍと結合トランジスタＴＲｃとを接続する配線を不要とすることができ、レイアウト面積の増大を抑制することができる。
図２９は、図２８の画素の第１読み出し動作時の各部の電圧波形を示すタイミングチャートである。
図２９において、第１読み出し動作では、分割トランジスタＴＲｍｉｘ１、ＴＲｍｉｘ２がオンされることで、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤｍの容量が互いに結合される。また、フォトゲートＴＰＧｇｒ１、ＴＰＧｂ１、ＴＰＧｇｒ２、ＴＰＧｂ２の電位がハイレベルＨに設定されることで、光電変換部ＰＤ＿Ｇｒ１、ＰＤ＿Ｂ１、ＰＤ＿Ｇｒ２、ＰＤ＿Ｂ２のポテンシャルが深くなるように設定される。また、結合トランジスタＴＲｃがオンされることでフローティングディフュージョンＦＤｍに容量Ｃｐが付加される。
そして、読み出しトランジスタＴＧｇｒ１、ＴＧｇｒ２、ＴＧｂ１、ＴＧｂ２がオフしている時に、行選択トランジスタＴＲａｄｒがオンすると、増幅トランジスタＴＲａｍｐのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴＲａｍｐがソースフォロア動作する。そして、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤｍのリセットレベルＳｒｓｔ１１に応じた電圧が増幅トランジスタＴＲａｍｐのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、リセットレベルＳｒｓｔ１１の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。
次に、読み出しトランジスタＴＧｇｒ１がオンすると、光電変換部ＰＤ＿Ｇｒ１に蓄積されていた電荷ｅがフローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍに転送される。そして、フローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍの信号レベルＳｓｉｇ１１に応じた電圧が増幅トランジスタＴＲａｍｐのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、信号レベルＳｓｉｇ１１の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。そして、信号レベルＳｓｉｇ１１の画素信号とリセットレベルＳｒｓｔ１１の画素信号との差分が取られることで光電変換部ＰＤ＿Ｇｒ１に蓄積された電荷に応じた信号成分が検出される。この時、光電変換部ＰＤ＿Ｇｒ１の蓄積時間はＴＭ７となる。なお、読み出しトランジスタＴＧｇｒ１がオンした後に、フォトゲートＴＰＧｇｒ１の電位を立ち下げ、読み出しトランジスタＴＧｇｒ１がオフした後に、フォトゲートＴＰＧｇｒ１の電位を立ち上げるようにしてもよい。ここで、読み出しトランジスタＴＧｇｒ１がオンした後に、フォトゲートＴＰＧｇｒ１の電位を立ち下げることで、光電変換部ＰＤ＿Ｇｒ１からフローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍへのポテンシャル勾配を形成することができ、光電変換部ＰＤ＿Ｇｒ１からフローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍに電荷を効率よく転送することができる。
信号レベルＳｓｉｇ１１の画素信号が垂直信号線Ｖｌｉｎ１に出力された後、リセットトランジスタＴＲｒｓｔがオンされることで、フローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍの電荷が排出される。
そして、読み出しトランジスタＴＧｇｒ１、ＴＧｇｒ２、ＴＧｂ１、ＴＧｂ２がオフしている時に行選択トランジスタＴＲａｄｒがオンしている場合、増幅トランジスタＴＲａｍｐのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴＲａｍｐがソースフォロア動作する。そして、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤｍのリセットレベルＳｒｓｔ１２に応じた電圧が増幅トランジスタＴＲａｍｐのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、リセットレベルＳｒｓｔ１２の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。
次に、読み出しトランジスタＴＧｂ１がオンすると、光電変換部ＰＤ＿Ｂ１に蓄積されていた電荷ｅがフローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍに転送される。そして、フローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍの信号レベルＳｓｉｇ１２に応じた電圧が増幅トランジスタＴＲａｍｐＡのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、信号レベルＳｓｉｇ１２の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。そして、信号レベルＳｓｉｇ１２の画素信号とリセットレベルＳｒｓｔ１２の画素信号との差分が取られることで光電変換部ＰＤ＿Ｂ１に蓄積された電荷に応じた信号成分が検出される。なお、読み出しトランジスタＴＧｂ１がオンした後に、フォトゲートＴＰＧｂ１の電位を立ち下げ、読み出しトランジスタＴＧｂ１がオフした後に、フォトゲートＴＰＧｂ１の電位を立ち上げるようにしてもよい。
信号レベルＳｓｉｇ１２の画素信号が垂直信号線Ｖｌｉｎ１に出力された後、リセットトランジスタＴＲｒｓｔがオンされることで、フローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍの電荷が排出される。
そして、読み出しトランジスタＴＧｇｒ１、ＴＧｇｒ２、ＴＧｂ１、ＴＧｂ２がオフしている時に行選択トランジスタＴＲａｄｒがオンしている場合、増幅トランジスタＴＲａｍｐのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴＲａｍｐがソースフォロア動作する。そして、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤｍのリセットレベルＳｒｓｔ１３に応じた電圧が増幅トランジスタＴＲａｍｐのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、リセットレベルＳｒｓｔ１３の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。
次に、読み出しトランジスタＴＧｇｒ２がオンすると、光電変換部ＰＤ＿Ｇｒ２に蓄積されていた電荷ｅがフローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍに転送される。そして、フローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍの信号レベルＳｓｉｇ１３に応じた電圧が増幅トランジスタＴＲａｍｐのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、信号レベルＳｓｉｇ１３の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。そして、信号レベルＳｓｉｇ１３の画素信号とリセットレベルＳｒｓｔ１３の画素信号との差分が取られることで光電変換部ＰＤ＿ｇｒ２に蓄積された電荷に応じた信号成分が検出される。なお、読み出しトランジスタＴＧｇｒ２がオンした後に、フォトゲートＴＰＧｇｒ２の電位を立ち下げ、読み出しトランジスタＴＧｇｒ２がオフした後に、フォトゲートＴＰＧｇｒ２の電位を立ち上げるようにしてもよい。
信号レベルＳｓｉｇ１３の画素信号が垂直信号線Ｖｌｉｎ１に出力された後、リセットトランジスタＴＲｒｓｔがオンされることで、フローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍの電荷が排出される。
そして、読み出しトランジスタＴＧｇｒ１、ＴＧｇｒ２、ＴＧｂ１、ＴＧｂ２がオフしている時に行選択トランジスタＴＲａｄｒがオンしている場合、増幅トランジスタＴＲａｍｐのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴＲａｍｐがソースフォロア動作する。そして、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤｍのリセットレベルＳｒｓｔ１４に応じた電圧が増幅トランジスタＴＲａｍｐのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、リセットレベルＳｒｓｔ１４の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。
次に、読み出しトランジスタＴＧｂ２がオンすると、光電変換部ＰＤ＿Ｂ２に蓄積されていた電荷ｅがフローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍに転送される。そして、フローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍの信号レベルＳｓｉｇ１４に応じた電圧が増幅トランジスタＴＲａｍｐＡのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、信号レベルＳｓｉｇ１４の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。そして、信号レベルＳｓｉｇ１４の画素信号とリセットレベルＳｒｓｔ１４の画素信号との差分が取られることで光電変換部ＰＤ＿Ｂ２に蓄積された電荷に応じた信号成分が検出される。なお、読み出しトランジスタＴＧｂ２がオンした後に、フォトゲートＴＰＧｂ２の電位を立ち下げ、読み出しトランジスタＴＧｂ２がオフした後に、フォトゲートＴＰＧｂ２の電位を立ち上げるようにしてもよい。
ここで、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤｍの容量を互いに結合しつつ、フローティングディフュージョンＦＤｍに容量Ｃｐを付加するとともに、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤｍのポテンシャルを深くすることで、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤｍおよび光電変換部ＰＤ＿Ｇｒ１、ＰＤ＿Ｂ１、ＰＤ＿Ｇｒ２、ＰＤ＿Ｂ２の飽和電子数を増大させることができ、入射光量の増大に対応することができる。
図３０は、図２８の画素の第２読み出し動作時の各部の電圧波形を示すタイミングチャートである。
図３０において、第２読み出し動作では、分割トランジスタＴＲｍｉｘ１、ＴＲｍｉｘ２がオンされることで、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤｍの容量が互いに結合される。また、フォトゲートＴＰＧｇｒ１、ＴＰＧｂ１、ＴＰＧｇｒ２、ＴＰＧｂ２の電位がロウレベルＬＯとハイレベルＨＩとの間の中間電位Ｍに設定されることで、光電変換部ＰＤ＿Ｇｒ１、ＰＤ＿Ｂ１、ＰＤ＿Ｇｒ２、ＰＤ＿Ｂ２のポテンシャルが中間レベルに設定される。この中間電位Ｍは０Ｖ〜２Ｖに設定することができる。また、結合トランジスタＴＲｃがオフされることでフローティングディフュージョンＦＤｍから容量Ｃｐが切り離される。
そして、読み出しトランジスタＴＧｇｒ１、ＴＧｇｒ２、ＴＧｂ１、ＴＧｂ２がオフしている時に、行選択トランジスタＴＲａｄｒがオンすると、増幅トランジスタＴＲａｍｐのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴＲａｍｐがソースフォロア動作する。そして、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤｍのリセットレベルＳｒｓｔ２１に応じた電圧が増幅トランジスタＴＲａｍｐのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、リセットレベルＳｒｓｔ２１の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。
次に、読み出しトランジスタＴＧｇｒ１がオンすると、光電変換部ＰＤ＿Ｇｒ１に蓄積されていた電荷ｅがフローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍに転送される。そして、フローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍの信号レベルＳｓｉｇ２１に応じた電圧が増幅トランジスタＴＲａｍｐのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、信号レベルＳｓｉｇ２１の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。そして、信号レベルＳｓｉｇ２１の画素信号とリセットレベルＳｒｓｔ２１の画素信号との差分が取られることで光電変換部ＰＤ＿Ｇｒ１に蓄積された電荷に応じた信号成分が検出される。この時、光電変換部ＰＤ＿Ｇｒ１の蓄積時間はＴＭ８となる。なお、読み出しトランジスタＴＧｇｒ１がオンする前に、フォトゲートＴＰＧｇｒ１の電位を立ち上げ、読み出しトランジスタＴＧｇｒ１がオンした後に、フォトゲートＴＰＧｇｒ１の電位を立ち下げ、読み出しトランジスタＴＧｇｒ１がオフした後に、フォトゲートＴＰＧｇｒ１の電位を中間レベルに戻すようにしてもよい。ここで、読み出しトランジスタＴＧｇｒ１がオンする前に、フォトゲートＴＰＧｇｒ１の電位を立ち上げることで、光電変換部ＰＤ＿Ｇｒ１の深さ方向にポテンシャル勾配を形成することができ、光電変換部ＰＤ＿Ｇｒ１の底から表面側に電荷を効率よく転送することができる。また、読み出しトランジスタＴＧｇｒ１がオンした後に、フォトゲートＴＰＧｇｒ１の電位を立ち下げることで、光電変換部ＰＤ＿Ｇｒ１からフローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍへのポテンシャル勾配を形成することができ、光電変換部ＰＤ＿Ｇｒ１からフローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍに電荷を効率よく転送することができる。
信号レベルＳｓｉｇ２１の画素信号が垂直信号線Ｖｌｉｎ１に出力された後、リセットトランジスタＴＲｒｓｔがオンされることで、フローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍの電荷が排出される。
そして、読み出しトランジスタＴＧｇｒ１、ＴＧｇｒ２、ＴＧｂ１、ＴＧｂ２がオフしている時に行選択トランジスタＴＲａｄｒがオンしている場合、増幅トランジスタＴＲａｍｐのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴＲａｍｐがソースフォロア動作する。そして、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤｍのリセットレベルＳｒｓｔ２２に応じた電圧が増幅トランジスタＴＲａｍｐのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、リセットレベルＳｒｓｔ２２の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。
次に、読み出しトランジスタＴＧｂ１がオンすると、光電変換部ＰＤ＿Ｂ１に蓄積されていた電荷ｅがフローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍに転送される。そして、フローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍの信号レベルＳｓｉｇ２２に応じた電圧が増幅トランジスタＴＲａｍｐＡのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、信号レベルＳｓｉｇ２２の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。そして、信号レベルＳｓｉｇ２２の画素信号とリセットレベルＳｒｓｔ１２の画素信号との差分が取られることで光電変換部ＰＤ＿Ｂ１に蓄積された電荷に応じた信号成分が検出される。なお、読み出しトランジスタＴＧｂ１がオンする前に、フォトゲートＴＰＧｂ１の電位を立ち上げ、読み出しトランジスタＴＧｂ１がオンした後に、フォトゲートＴＰＧｂ１の電位を立ち下げ、読み出しトランジスタＴＧｂ１がオフした後に、フォトゲートＴＰＧｂ１の電位を中間レベルに戻すようにしてもよい。
信号レベルＳｓｉｇ２２の画素信号が垂直信号線Ｖｌｉｎ１に出力された後、リセットトランジスタＴＲｒｓｔがオンされることで、フローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍの電荷が排出される。
そして、読み出しトランジスタＴＧｇｒ１、ＴＧｇｒ２、ＴＧｂ１、ＴＧｂ２がオフしている時に行選択トランジスタＴＲａｄｒがオンしている場合、増幅トランジスタＴＲａｍｐのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴＲａｍｐがソースフォロア動作する。そして、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤｍのリセットレベルＳｒｓｔ２３に応じた電圧が増幅トランジスタＴＲａｍｐのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、リセットレベルＳｒｓｔ２３の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。
次に、読み出しトランジスタＴＧｇｒ２がオンすると、光電変換部ＰＤ＿Ｇｒ２に蓄積されていた電荷ｅがフローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍに転送される。そして、フローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍの信号レベルＳｓｉｇ２３に応じた電圧が増幅トランジスタＴＲａｍｐのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、信号レベルＳｓｉｇ２３の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。そして、信号レベルＳｓｉｇ２３の画素信号とリセットレベルＳｒｓｔ２３の画素信号との差分が取られることで光電変換部ＰＤ＿ｇｒ２に蓄積された電荷に応じた信号成分が検出される。なお、読み出しトランジスタＴＧｇｒ２がオンする前に、フォトゲートＴＰＧｇｒ２の電位を立ち上げ、読み出しトランジスタＴＧｇｒ２がオンした後に、フォトゲートＴＰＧｇｒ２の電位を立ち下げ、読み出しトランジスタＴＧｇｒ２がオフした後に、フォトゲートＴＰＧｇｒ２の電位を中間レベルに戻すようにしてもよい。
信号レベルＳｓｉｇ２３の画素信号が垂直信号線Ｖｌｉｎ１に出力された後、リセットトランジスタＴＲｒｓｔがオンされることで、フローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍの電荷が排出される。
そして、読み出しトランジスタＴＧｇｒ１、ＴＧｇｒ２、ＴＧｂ１、ＴＧｂ２がオフしている時に行選択トランジスタＴＲａｄｒがオンしている場合、増幅トランジスタＴＲａｍｐのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴＲａｍｐがソースフォロア動作する。そして、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤｍのリセットレベルＳｒｓｔ２４に応じた電圧が増幅トランジスタＴＲａｍｐのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、リセットレベルＳｒｓｔ２４の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。
次に、読み出しトランジスタＴＧｂ２がオンすると、光電変換部ＰＤ＿Ｂ２に蓄積されていた電荷ｅがフローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍに転送される。そして、フローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍの信号レベルＳｓｉｇ２４に応じた電圧が増幅トランジスタＴＲａｍｐＡのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、信号レベルＳｓｉｇ２４の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。そして、信号レベルＳｓｉｇ２４の画素信号とリセットレベルＳｒｓｔ２４の画素信号との差分が取られることで光電変換部ＰＤ＿Ｂ２に蓄積された電荷に応じた信号成分が検出される。なお、読み出しトランジスタＴＧｇｒ２がオンする前に、フォトゲートＴＰＧｇｒ２の電位を立ち上げ、読み出しトランジスタＴＧｇｒ２がオンした後に、フォトゲートＴＰＧｇｒ２の電位を立ち下げ、読み出しトランジスタＴＧｇｒ２がオフした後に、フォトゲートＴＰＧｇｒ２の電位を中間レベルに戻すようにしてもよい。
ここで、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤｍの容量を互いに結合するとともに、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤｍのポテンシャルを中間レベルにすることで、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤｍおよび光電変換部ＰＤ＿Ｇｒ１、ＰＤ＿Ｂ１、ＰＤ＿Ｇｒ２、ＰＤ＿Ｂ２の飽和電子数の減少を抑制しつつ、白傷やリーク電流などによる画質の劣化を抑制することができ、中照度撮像時における画質の適正化を図ることができる。
図３１は、図２８の画素の第３読み出し動作時の各部の電圧波形を示すタイミングチャートである。
図３１において、第３読み出し動作では、フォトゲートＴＰＧｇｒ１、ＴＰＧｂ１、ＴＰＧｇｒ２、ＴＰＧｂ２の電位がロウレベルＬに設定されることで、光電変換部ＰＤ＿Ｇｒ１、ＰＤ＿Ｂ１、ＰＤ＿Ｇｒ２、ＰＤ＿Ｂ２のポテンシャルが浅くなるように設定される。また、結合トランジスタＴＲｃがオフされることでフローティングディフュージョンＦＤｍから容量Ｃｐが切り離される。
そして、分割トランジスタＴＲｍｉｘ１がオン、分割トランジスタＴＲｍｉｘ２がオフされることで、フローティングディフュージョンＦＤ１、ＦＤｍの容量が互いに結合されるとともに、フローティングディフュージョンＦＤ２、ＦＤｍの容量が互いに分離される。そして、読み出しトランジスタＴＧｇｒ１、ＴＧｇｒ２、ＴＧｂ１、ＴＧｂ２がオフしている時に、行選択トランジスタＴＲａｄｒがオンすると、増幅トランジスタＴＲａｍｐのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴＲａｍｐがソースフォロア動作する。そして、フローティングディフュージョンＦＤ１、ＦＤｍのリセットレベルＳｒｓｔ３１に応じた電圧が増幅トランジスタＴＲａｍｐのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、リセットレベルＳｒｓｔ３１の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。
次に、読み出しトランジスタＴＧｇｒ１がオンすると、光電変換部ＰＤ＿Ｇｒ１に蓄積されていた電荷ｅがフローティングディフュージョンＦＤＡ１、ＦＤＡｍに転送される。そして、フローティングディフュージョンＦＤＡ１、ＦＤＡｍの信号レベルＳｓｉｇ３１に応じた電圧が増幅トランジスタＴＲａｍｐのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、信号レベルＳｓｉｇ３１の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。そして、信号レベルＳｓｉｇ３１の画素信号とリセットレベルＳｒｓｔ３１の画素信号との差分が取られることで光電変換部ＰＤ＿Ｇｒ１に蓄積された電荷に応じた信号成分が検出される。この時、光電変換部ＰＤ＿Ｇｒ１の蓄積時間はＴＭ９となる。なお、読み出しトランジスタＴＧｇｒ１がオンする前に、フォトゲートＴＰＧｇｒ１の電位を立ち上げ、読み出しトランジスタＴＧｇｒ１がオンした後に、フォトゲートＴＰＧｇｒ１の電位を立ち下げるようにしてもよい。ここで、読み出しトランジスタＴＧｇｒ１がオンする前に、フォトゲートＴＰＧｇｒ１の電位を立ち上げることで、光電変換部ＰＤ＿Ｇｒ１の深さ方向にポテンシャル勾配を形成することができ、光電変換部ＰＤ＿Ｇｒ１の底から表面側に電荷を効率よく転送することができる。
信号レベルＳｓｉｇ３１の画素信号が垂直信号線Ｖｌｉｎ１に出力された後、リセットトランジスタＴＲｒｓｔがオンされることで、フローティングディフュージョンＦＤＡ１、ＦＤＡｍの電荷が排出される。
そして、読み出しトランジスタＴＧｇｒ１、ＴＧｇｒ２、ＴＧｂ１、ＴＧｂ２がオフしている時に行選択トランジスタＴＲａｄｒがオンしている場合、増幅トランジスタＴＲａｍｐのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴＲａｍｐがソースフォロア動作する。そして、フローティングディフュージョンＦＤ１、ＦＤｍのリセットレベルＳｒｓｔ３２に応じた電圧が増幅トランジスタＴＲａｍｐのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、リセットレベルＳｒｓｔ３２の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。
次に、読み出しトランジスタＴＧｂ１がオンすると、光電変換部ＰＤ＿Ｂ１に蓄積されていた電荷ｅがフローティングディフュージョンＦＤＡ１、ＦＤＡｍに転送される。そして、フローティングディフュージョンＦＤＡ１、ＦＤＡｍの信号レベルＳｓｉｇ３２に応じた電圧が増幅トランジスタＴＲａｍｐＡのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、信号レベルＳｓｉｇ３２の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。そして、信号レベルＳｓｉｇ３２の画素信号とリセットレベルＳｒｓｔ３２の画素信号との差分が取られることで光電変換部ＰＤ＿Ｂ１に蓄積された電荷に応じた信号成分が検出される。なお、読み出しトランジスタＴＧｂ１がオンする前に、フォトゲートＴＰＧｂ１の電位を立ち上げ、読み出しトランジスタＴＧｂ１がオンした後に、フォトゲートＴＰＧｂ１の電位を立ち下げるようにしてもよい。
そして、信号レベルＳｓｉｇ３２の画素信号が垂直信号線Ｖｌｉｎ１に出力された後、分割トランジスタＴＲｍｉｘ１がオフ、分割トランジスタＴＲｍｉｘ２がオンされることで、フローティングディフュージョンＦＤ２、ＦＤｍの容量が互いに結合されるとともに、フローティングディフュージョンＦＤ１、ＦＤｍの容量が互いに分離される。また、リセットトランジスタＴＲｒｓｔがオンされることで、フローティングディフュージョンＦＤＡ１、ＦＤＡｍの電荷が排出される。
そして、読み出しトランジスタＴＧｇｒ１、ＴＧｇｒ２、ＴＧｂ１、ＴＧｂ２がオフしている時に行選択トランジスタＴＲａｄｒがオンしている場合、増幅トランジスタＴＲａｍｐのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴＲａｍｐがソースフォロア動作する。そして、フローティングディフュージョンＦＤ２、ＦＤｍのリセットレベルＳｒｓｔ３３に応じた電圧が増幅トランジスタＴＲａｍｐのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、リセットレベルＳｒｓｔ３３の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。
次に、読み出しトランジスタＴＧｇｒ２がオンすると、光電変換部ＰＤ＿ｇｒ２に蓄積されていた電荷ｅがフローティングディフュージョンＦＤＡ２、ＦＤＡｍに転送される。そして、フローティングディフュージョンＦＤＡ２、ＦＤＡｍの信号レベルＳｓｉｇ３３に応じた電圧が増幅トランジスタＴＲａｍｐのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、信号レベルＳｓｉｇ３３の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。そして、信号レベルＳｓｉｇ３３の画素信号とリセットレベルＳｒｓｔ３３の画素信号との差分が取られることで光電変換部ＰＤ＿Ｇｒ２に蓄積された電荷に応じた信号成分が検出される。なお、読み出しトランジスタＴＧｇｒ２がオンする前に、フォトゲートＴＰＧｇｒ２の電位を立ち上げ、読み出しトランジスタＴＧｇｒ２がオンした後に、フォトゲートＴＰＧｇｒ２の電位を立ち下げるようにしてもよい。
信号レベルＳｓｉｇ３３の画素信号が垂直信号線Ｖｌｉｎ１に出力された後、リセットトランジスタＴＲｒｓｔがオンされることで、フローティングディフュージョンＦＤＡ２、ＦＤＡｍの電荷が排出される。
そして、読み出しトランジスタＴＧｇｒ１、ＴＧｇｒ２、ＴＧｂ１、ＴＧｂ２がオフしている時に行選択トランジスタＴＲａｄｒがオンしている場合、増幅トランジスタＴＲａｍｐのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴＲａｍｐがソースフォロア動作する。そして、フローティングディフュージョンＦＤ２、ＦＤｍのリセットレベルＳｒｓｔ３４に応じた電圧が増幅トランジスタＴＲａｍｐのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、リセットレベルＳｒｓｔ３４の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。
次に、読み出しトランジスタＴＧｂ２がオンすると、光電変換部ＰＤ＿Ｂ２に蓄積されていた電荷ｅがフローティングディフュージョンＦＤＡ２、ＦＤＡｍに転送される。そして、フローティングディフュージョンＦＤＡ２、ＦＤＡｍの信号レベルＳｓｉｇ３４に応じた電圧が増幅トランジスタＴＲａｍｐのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、信号レベルＳｓｉｇ３４の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。そして、信号レベルＳｓｉｇ３４の画素信号とリセットレベルＳｒｓｔ３４の画素信号との差分が取られることで光電変換部ＰＤ＿Ｂ２に蓄積された電荷に応じた信号成分が検出される。なお、読み出しトランジスタＴＧｂ２がオンする前に、フォトゲートＴＰＧｂ２の電位を立ち上げ、読み出しトランジスタＴＧｂ２がオンした後に、フォトゲートＴＰＧｂ２の電位を立ち下げるようにしてもよい。
ここで、フローティングディフュージョンＦＤ１、ＦＤ２、ＦＤｍの容量を互いに分離することにより、変換ゲインを上げることが可能となるとともに、光電変換部ＰＤ＿Ｇｒ１、ＰＤ＿Ｂ１、ＰＤ＿Ｇｒ２、ＰＤ＿Ｂ２のポテンシャルを浅くすることにより、白傷やリーク電流などによる画質の劣化を低減することができ、低照度撮像時における画質を向上させることができる。
（第１７実施形態）
図３２は、第７実施形態に係る固体撮像装置が適用されたデジタルカメラの概略構成を示すブロック図である。
図３２において、デジタルカメラ１１は、カメラモジュール１２および後段処理部１３を有する。カメラモジュール１２は、撮像光学系１４および固体撮像装置１５を有する。後段処理部１３は、イメージシグナルプロセッサ（ＩＳＰ）１６、記憶部１７及び表示部１８を有する。なお、ＩＳＰ１６の少なくとも一部の構成は固体撮像装置１５とともに１チップ化するようにしてもよい。固体撮像装置１５としては、例えば、図１、図８、図１３、図１５、図１９から図２２、図２３（ａ）から図２７（ａ）または図３１（ａ）のいずれかの構成を用いることができる。
撮像光学系１４は、被写体からの光を取り込み、被写体像を結像させる。固体撮像装置１５は、被写体像を撮像する。ＩＳＰ１６は、固体撮像装置１５での撮像により得られた画像信号を信号処理する。記憶部１７は、ＩＳＰ１６での信号処理を経た画像を格納する。記憶部１７は、ユーザの操作等に応じて、表示部１８へ画像信号を出力する。表示部１８は、ＩＳＰ１６あるいは記憶部１７から入力される画像信号に応じて、画像を表示する。表示部１８は、例えば、液晶ディスプレイである。なお、カメラモジュール１２は、デジタルカメラ１１以外にも、例えばカメラ付き携帯端末等の電子機器に適用するようにしてもよい。
（第１８実施形態）
図３３は、第８実施形態に係る固体撮像装置が適用されたカメラモジュールの概略構成を示す断面図である。
図３３において、被写体からカメラモジュール２１のレンズ２２へ入射した光は、メインミラー２３、サブミラー２４およびメカシャッタ２８を経て固体撮像装置２９に入射する。
サブミラー２４で反射した光は、オートフォーカス（ＡＦ）センサ２５に入射する。カメラモジュール２１では、ＡＦセンサ２５での検出結果に基づいてフォーカス調整が行われる。メインミラー２３で反射した光は、レンズ２６およびプリズム２７を経てファインダ３０に入射する。
なお、上述した実施形態では、画素ＰＣがベイヤ配列を構成しているカラーセンサを例にとったが、単色センサに適用してもよい。画素ＰＣは正方配列であってもよいし、４５度だけ傾いたハニカム配列であってもよい。また、行選択トランジスタが画素ＰＣにあってもよいし、行選択トランジスタが画素ＰＣになくてもよい。また、２画素１セル構成に適用してもよいし、１画素１セル構成に適用してもよいし、４画素１セル構成に適用してもよい。また、カラムＡＤＣ回路が搭載され、デジタル信号を出力する構成に適用してもよいし、カラムＡＤＣ回路が搭載されておらず、アナログ信号を出力する構成に適用してもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 画素アレイ部、２ 垂直走査回路、３ 負荷回路、４ カラムＡＤＣ回路、５ ラインメモリ、６ 水平走査回路、７ 基準電圧発生回路、８ タイミング制御回路、ＴＰＧ フォトゲート、ＰＣ 画素、Ｖｌｉｎ 垂直信号線、Ｈｌｉｎ 水平制御線

Claims (5)

  1. 半導体基板に光電変換された電荷を蓄積する光電変換部が設けられた画素と、
    前記光電変換部の光入射面の反対面に、前記光電変換部のポテンシャルを制御するフォトゲートと、
    前記光電変換部から読み出した信号電荷を電圧に変換する電圧変換部と、
    前記電圧変換部の変換容量を制御する変換容量制御部と
    を備える固体撮像装置。
  2. 半導体基板に光電変換された電荷を蓄積する光電変換部が、前記半導体基板の深さ方向に２層構造で設けられた画素と、
    前記２層構造の光電変換部は、光入射面に設けた第１の光電変換部と反対面に設けた第２の光電変換部を有し、
    前記第２の光電変換部のポテンシャルを制御するフォトゲートと、
    前記光電変換部から読み出した信号電荷を電圧に変換する電圧変換部と、
    前記電圧変換部の変換容量を制御する変換容量制御部と
    を備える固体撮像装置。
  3. 前記2層の光電変換部のポテンシャルは、前記第１の光電変換部のポテンシャルより深くしたことを特徴とする請求項２に記載の固体撮像装置。
  4. 前記変換容量制御部は、前記電圧変換部に結合トランジスタを接続し、
    前記結合トランジスタに容量を接続した請求項１または２に記載の固体撮像装置。
  5. 前記変換容量制御部は、前記複数の電圧変換部間とを結合する切替トランジスタにより、接続できるようにした請求項１または２に記載の固体撮像装置。
JP2014118335A 2014-06-09 2014-06-09 固体撮像装置 Pending JP2015231046A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014118335A JP2015231046A (ja) 2014-06-09 2014-06-09 固体撮像装置
TW104105048A TW201547277A (zh) 2014-06-09 2015-02-13 固體攝像裝置
US14/624,958 US20150358569A1 (en) 2014-06-09 2015-02-18 Solid-state imaging device
KR1020150025724A KR20150141127A (ko) 2014-06-09 2015-02-24 고체 촬상 장치
CN201510086954.3A CN105282465A (zh) 2014-06-09 2015-02-25 固体摄像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014118335A JP2015231046A (ja) 2014-06-09 2014-06-09 固体撮像装置

Publications (1)

Publication Number Publication Date
JP2015231046A true JP2015231046A (ja) 2015-12-21

Family

ID=54770578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014118335A Pending JP2015231046A (ja) 2014-06-09 2014-06-09 固体撮像装置

Country Status (5)

Country Link
US (1) US20150358569A1 (ja)
JP (1) JP2015231046A (ja)
KR (1) KR20150141127A (ja)
CN (1) CN105282465A (ja)
TW (1) TW201547277A (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10313612B2 (en) 2015-12-18 2019-06-04 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Image sensor, control method, and electronic device
US10917625B1 (en) 2016-10-20 2021-02-09 Facebook Technologies, Llc Time multiplexed dual-band sensor
US10419701B2 (en) 2017-06-26 2019-09-17 Facebook Technologies, Llc Digital pixel image sensor
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
US11393867B2 (en) 2017-12-06 2022-07-19 Facebook Technologies, Llc Multi-photodiode pixel cell
US10969273B2 (en) 2018-03-19 2021-04-06 Facebook Technologies, Llc Analog-to-digital converter having programmable quantization resolution
US11004881B2 (en) 2018-04-03 2021-05-11 Facebook Technologies, Llc Global shutter image sensor
US10923523B2 (en) * 2018-04-16 2021-02-16 Facebook Technologies, Llc Multi-photodiode pixel cell
US11233085B2 (en) 2018-05-09 2022-01-25 Facebook Technologies, Llc Multi-photo pixel cell having vertical gate structure
US11089210B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Configurable image sensor
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11089241B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Pixel cell with multiple photodiodes
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
US10931884B2 (en) 2018-08-20 2021-02-23 Facebook Technologies, Llc Pixel sensor having adaptive exposure time
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
US11102430B2 (en) 2018-12-10 2021-08-24 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
EP4062631B1 (en) * 2019-11-20 2024-08-21 Gigajot Technology, Inc. Scalable-pixel-size image sensor
WO2021166913A1 (ja) * 2020-02-20 2021-08-26 ヌヴォトンテクノロジージャパン株式会社 固体撮像装置および撮像装置
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
JP7574051B2 (ja) 2020-10-28 2024-10-28 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
US12022218B2 (en) 2020-12-29 2024-06-25 Meta Platforms Technologies, Llc Digital image sensor using a single-input comparator based quantizer

Also Published As

Publication number Publication date
CN105282465A (zh) 2016-01-27
TW201547277A (zh) 2015-12-16
US20150358569A1 (en) 2015-12-10
KR20150141127A (ko) 2015-12-17

Similar Documents

Publication Publication Date Title
JP2015231046A (ja) 固体撮像装置
KR101836039B1 (ko) 고체 촬상 센서, 고체 촬상 센서의 구동 방법, 촬상 장치 및 전자 기기
US8934036B2 (en) Solid state imaging device, driving method of the solid state imaging device and electronic equipment
CN107210311B (zh) 固态成像器件和电子设备
KR101621158B1 (ko) 고체 촬상 장치
EP3111479B1 (en) Imaging element and imaging apparatus
WO2006109683A1 (ja) 光センサ、固体撮像装置、および固体撮像装置の動作方法
KR20150123148A (ko) 고체 촬상 장치
US20150163464A1 (en) Solid-state imaging device
US20150358562A1 (en) Solid-state imaging device
TW202205652A (zh) 固體攝像裝置、固體攝像裝置的製造方法、以及電子機器
WO2015166900A1 (ja) 固体撮像装置および撮像装置
US20150334323A1 (en) Solid-state imaging device
JP2017055350A (ja) 固体撮像装置
JP2017076872A (ja) 撮像素子
JP2021068758A (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2017059875A (ja) 固体撮像装置、カメラモジュールおよび電子機器
JP2016219589A (ja) 固体撮像装置
JP2015100004A (ja) 固体撮像素子及び撮像装置
JP5213969B2 (ja) 固体撮像装置及びカメラ
JP2013128130A (ja) 固体撮像装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20151102