JP2015226050A - Method for manufacturing printed circuit board - Google Patents
Method for manufacturing printed circuit board Download PDFInfo
- Publication number
- JP2015226050A JP2015226050A JP2014168256A JP2014168256A JP2015226050A JP 2015226050 A JP2015226050 A JP 2015226050A JP 2014168256 A JP2014168256 A JP 2014168256A JP 2014168256 A JP2014168256 A JP 2014168256A JP 2015226050 A JP2015226050 A JP 2015226050A
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- resist layer
- printed circuit
- circuit board
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 115
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910000679 solder Inorganic materials 0.000 claims abstract description 148
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000011347 resin Substances 0.000 claims abstract description 27
- 229920005989 resin Polymers 0.000 claims abstract description 27
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 22
- 238000003384 imaging method Methods 0.000 claims description 9
- 239000007788 liquid Substances 0.000 claims description 8
- 238000001723 curing Methods 0.000 claims description 6
- 238000000016 photochemical curing Methods 0.000 claims description 5
- 239000007787 solid Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 3
- 238000011417 postcuring Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 116
- 238000005476 soldering Methods 0.000 description 30
- 239000007864 aqueous solution Substances 0.000 description 11
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 238000007761 roller coating Methods 0.000 description 6
- 238000007650 screen-printing Methods 0.000 description 6
- 238000005507 spraying Methods 0.000 description 6
- 238000000576 coating method Methods 0.000 description 5
- 238000007766 curtain coating Methods 0.000 description 5
- 230000001678 irradiating effect Effects 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000013036 cure process Methods 0.000 description 4
- BWHMMNNQKKPAPP-UHFFFAOYSA-L potassium carbonate Chemical compound [K+].[K+].[O-]C([O-])=O BWHMMNNQKKPAPP-UHFFFAOYSA-L 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 3
- 229910000029 sodium carbonate Inorganic materials 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910000027 potassium carbonate Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
本発明は、印刷回路基板の製造方法に関し、より詳細には、ソルダーレジスト層のアンダーカット(undercut)不良を防止することができる印刷回路基板の製造方法に関する。 The present invention relates to a method for manufacturing a printed circuit board, and more particularly to a method for manufacturing a printed circuit board that can prevent an undercut defect of a solder resist layer.
近年、半導体パッケージング技術は、微細化、薄膜化、及び多機能化する傾向にある。その傾向に応じて、現在、パッケージオンパッケージ(PoP)用のFCCSP(Flip Chip Chip Scale Package)が量産されており、印刷回路基板(Printed Circuit Board;PCB)においては、2ステップ(2‐step)のソルダーレジスト(Solder Resist;SR)構造が多く用いられている。 In recent years, semiconductor packaging technology tends to be miniaturized, thinned, and multifunctional. According to this trend, FCCSP (Flip Chip Chip Scale Package) for package-on-package (PoP) is currently mass-produced, and in printed circuit board (PCB), two steps (2-step) The solder resist (SR) structure is often used.
通常、2ステップのソルダーレジスト構造では、フリップチップ(Flip Chip;FC)領域には薄いソルダーレジストを形成し、PoP(Package on Package)トップボール(top ball)領域には厚いソルダーレジストを形成することが一般的である。2ステップのソルダーレジストは、フリップチップ領域にチップをボンディングする時に、外側のPoPトップボール領域のソルダーレジストがアンダーフィルバリア(Underfill Barrier)の役割をしたり、PoPトップボール領域のソルダーレジストが相対的に高く形成されるため、PoPトップボール領域のバンプ(Bump)が互いにブリッジ(Bridge)されることを防止して、ピッチ(Pitch)をより減少させる役割をしたりする。したがって、近年、PoPトップボール領域のバンプピッチをより減少させるために、PoPトップボール領域のソルダーレジストの厚さをより高めることがさらに要求されている。 Usually, in a two-step solder resist structure, a thin solder resist is formed in a flip chip (FC) region, and a thick solder resist is formed in a PoP (Package on Package) top ball (top ball) region. Is common. In the 2-step solder resist, when the chip is bonded to the flip chip area, the solder resist in the outer PoP topball area acts as an underfill barrier, or the solder resist in the PoP topball area is relatively Therefore, the bumps in the PoP topball region are prevented from being bridged with each other, thereby reducing the pitch. Therefore, in recent years, in order to further reduce the bump pitch in the PoP topball region, it is further required to increase the thickness of the solder resist in the PoP topball region.
このようにPoPトップボール領域のソルダーレジストの厚さを高めるためには、2ステップ以上のソルダーレジスト工程を行うことになる。25〜40μmの厚さにソルダーレジストを形成する場合には、2ステップのソルダーレジスト開口部の形成工程を行うことができる。しかし、40μm以上のソルダーレジストを形成するためには、3ステップ以上のソルダーレジストのコーティングが必要となる。従来は、ソルダーレジストを1次コーティングした後、露光を行ってから、ソルダーレジストを2次、3次コーティングした後に露光を行った。この場合、二回目の露光工程時に、2層以上に積層されて厚くなったソルダーレジスト層を露光して硬化させなければならない。しかし、ソルダーレジストの厚さがUVの透過率に比べ厚すぎるため、ソルダーレジストの下部はUVにより十分に硬化されなくなる。したがって、後続の現像工程で、硬化されていないソルダーレジストの下部領域がエッチング液によりエッチングされて、アンダーカット(undercut、図1a)不良が発生する。特に、このような不良は、ソルダーレジストの厚さが増加するほど、さらに激しく発生する。 Thus, in order to increase the thickness of the solder resist in the PoP topball region, a solder resist process of two steps or more is performed. When the solder resist is formed to a thickness of 25 to 40 μm, a two-step solder resist opening forming step can be performed. However, in order to form a solder resist of 40 μm or more, it is necessary to coat the solder resist of three steps or more. Conventionally, after first coating with a solder resist, the exposure was performed, and then the second and third coatings with the solder resist were performed. In this case, it is necessary to expose and cure the solder resist layer that has been laminated and thickened in two or more layers in the second exposure step. However, since the thickness of the solder resist is too thick compared to the transmittance of UV, the lower portion of the solder resist is not sufficiently cured by UV. Therefore, in the subsequent development process, the lower region of the uncured solder resist is etched by the etchant, and an undercut (FIG. 1a) defect occurs. In particular, such defects are more serious as the thickness of the solder resist increases.
したがって、本発明は、従来の印刷回路基板における上記の問題点を解決するためになされたものであって、印刷回路基板のソルダーレジスト開口部を形成するための現像工程時におけるアンダーカット(undercut)不良を解消することができる印刷回路基板を提供することをその目的とする。 Accordingly, the present invention has been made to solve the above-described problems in the conventional printed circuit board, and undercuts during the development process for forming the solder resist opening of the printed circuit board. It is an object of the present invention to provide a printed circuit board that can eliminate defects.
上記の目的を効果的に達成するために、本発明によれば、基板上に回路パターンを形成する段階と、前記回路パターンが形成された基板上に、光硬化性樹脂を用いて第1ソルダーレジスト層を形成する段階と、前記第1ソルダーレジスト層を第1マスクを用いて露光して、硬化領域及び未硬化領域を形成する段階と、前記第1ソルダーレジスト層上に、光硬化性樹脂を用いて第2ソルダーレジスト層を形成する段階と、前記第2ソルダーレジスト層を第2マスクを用いて露光して、ダム(dam)形成部を硬化させる段階と、前記第2ソルダーレジスト層を形成する段階及び前記ダム形成部を硬化させる段階を1回以上繰り返して、ダム形成部の高さを高める段階と、前記ソルダーレジスト層の形成及び露光が繰り返された基板を現像して、未硬化のソルダーレジスト層を除去する段階と、を含む印刷回路基板の製造方法が提供される。 In order to effectively achieve the above object, according to the present invention, a step of forming a circuit pattern on a substrate, and a first solder using a photocurable resin on the substrate on which the circuit pattern is formed. Forming a resist layer; exposing the first solder resist layer using a first mask to form a cured region and an uncured region; and a photocurable resin on the first solder resist layer. Forming a second solder resist layer using, exposing the second solder resist layer using a second mask to cure a dam forming portion, and forming the second solder resist layer The step of forming and repeating the step of curing the dam formation part at least once, increasing the height of the dam formation part, and developing the substrate on which the formation and exposure of the solder resist layer are repeated, Method of manufacturing a printed circuit board comprising the steps of removing the solder resist layer of curing, is provided.
前記ダム形成部は、PoP(Package on Package)トップボール(top ball)領域に形成されることができ、前記第1ソルダーレジスト層は、液状の光硬化性樹脂を用いて形成することができる。 The dam forming portion may be formed in a PoP (Package on Package) top ball region, and the first solder resist layer may be formed using a liquid photocurable resin.
前記第1ソルダーレジスト層以外の他のソルダーレジスト層は、固体状の光硬化性樹脂フィルムを用いて形成することができ、前記第1ソルダーレジスト層を形成する段階の前に、前記外層回路を有する基板をソルダーレジスト前処理(pre‐treatment)する段階をさらに含むことができる。 Other solder resist layers other than the first solder resist layer can be formed using a solid photocurable resin film, and the outer layer circuit is formed before the step of forming the first solder resist layer. The method may further include pre-treating the substrate having the solder resist.
前記露光して硬化領域及び未硬化領域を形成する段階は、第1マスクの代わりに、UV‐DI(UV Direct Imaging)により行うことができ、前記第2マスクを用いて露光してダム形成部を硬化させる段階も、UV‐DI(UV Direct Imaging)により行うことができる。 The step of forming the cured region and the uncured region by the exposure can be performed by UV-DI (UV Direct Imaging) instead of the first mask, and the dam forming unit is exposed by using the second mask. The step of curing can also be performed by UV-DI (UV Direct Imaging).
また、前記基板を現像する段階の後に、前記印刷回路基板にポストキュア(post‐curing)工程を行う段階をさらに含むことができる。 The method may further include performing a post-curing process on the printed circuit board after the developing the substrate.
本発明による印刷回路基板の製造方法は、3ステップ以上のソルダーレジストのコーティングが必要な、厚いソルダーレジストの形成時におけるアンダーカット(undercut)不良を防止することができて、信頼性が向上された印刷回路基板を提供することができる。 The method of manufacturing a printed circuit board according to the present invention can prevent undercut failure when forming a thick solder resist that requires a three-step or more solder resist coating, and has improved reliability. A printed circuit board can be provided.
本明細書で用いられる用語は、特定の実施形態を説明するために用いられ、本発明を限定しようとするものではない。本明細書に用いられたように、単数形は文脈上異なる場合を明白に指摘するものでない限り、複数形を含むことができる。また、本明細書で用いられる「含む(comprise)」及び/または「含んでいる(comprising)」は言及された形状、数字、段階、動作、部材、要素、及び/またはこれらの組み合わせが存在することを特定するものであり、一つ以上の他の形状、数字、段階、動作、部材、要素、及び/またはこれらの組み合わせの存在または付加を排除するものではない。 The terminology used herein is for the purpose of describing particular embodiments and is not intended to be limiting of the invention. As used herein, the singular forms may include the plural unless the context clearly dictates otherwise. Also, as used herein, “comprise” and / or “comprising” includes the stated shapes, numbers, steps, actions, members, elements, and / or combinations thereof. It does not exclude the presence or addition of one or more other shapes, numbers, steps, actions, members, elements, and / or combinations thereof.
本発明の目的、特定の長所及び新規の特徴は添付図面と以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、本発明を説明するにあたり、係わる公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明を省略する。本明細書において、第1、第2などの用語は一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。 Objects, specific advantages and novel features of the present invention will become more apparent from the accompanying drawings and the following detailed description and preferred embodiments. In this specification, it should be noted that when adding reference numerals to the components of each drawing, the same components are given the same number as much as possible even if they are shown in different drawings. I must. Further, in describing the present invention, when it is determined that a specific description of the related art related to the present invention may obscure the gist of the present invention, a detailed description thereof will be omitted. In this specification, terms such as “first” and “second” are used to distinguish one component from other components, and the component is not limited by the terms.
以下、従来のソルダーレジスト層の形成方法の問題であったアンダーカット(undercut)不良を改善するためになされた本発明を、添付図面を参照して詳細に説明する。 Hereinafter, the present invention made to improve an undercut defect which has been a problem of a conventional solder resist layer forming method will be described in detail with reference to the accompanying drawings.
図2aから図2jは、本発明の一形態による印刷回路基板の製造過程を示した断面図である。 2A to 2J are cross-sectional views illustrating a process of manufacturing a printed circuit board according to an embodiment of the present invention.
本発明の一形態による印刷回路基板100を製造するためには、先ず、基板上に導電性物質で回路パターン20を形成する(図2a)。この際、基板上に形成した回路パターン20は、金属からなることができる。また、前記基板は、フリップチップ(flip chip)が実装されるフリップチップ領域80と、パッケージオンパッケージの実装のためのPoP(Package on Package)トップボール(top ball)領域70と、を有することができる。
In order to manufacture the
この際、フリップチップ領域80は、ソルダーレジスト層の厚さが厚くないため、上述のような従来の方法でソルダーレジストの開口部50を形成する工程を行う場合にも、露光工程中にソルダーレジストの未硬化によるアンダーカット不良が発生することがない。しかし、ソルダーレジストの厚さが相対的に厚いPoPトップボール領域70は、3層以上のソルダーレジストを形成しなければならない場合に従来の方法を利用すると、ソルダーレジスト層の下部領域が硬化されず、未硬化のソルダーレジスト層が後続の現像工程中にエッチングされて、アンダーカット不良(図1a)が発生し得る。前記不良を防止するために、本発明の一形態によれば、各ソルダーレジスト層を形成する度に露光工程を行うことで、ソルダーレジストの未硬化による不良を防止することができる。(図1b)
At this time, since the thickness of the solder resist layer in the
その後、導電性物質の回路パターン20が形成された前記基板上に、光硬化性樹脂を用いて第1ソルダーレジスト層31を形成することができる(図2b)。
Thereafter, the first solder resist
この際、ソルダーレジスト層は、スクリーン印刷法、ローラーコーティング(Roller Coating)法、カーテンコーティング(Curtain Coating)法、スプレーコーティング(Spray Coating)法、及びソルダーレジストフィルム積層(lamination)法などで形成することができるが、これに限定されるものではない。 At this time, the solder resist layer is formed by a screen printing method, a roller coating method, a curtain coating method, a spray coating method, a solder resist film lamination method, or the like. However, it is not limited to this.
スクリーン印刷法は、製版を用いてソルダーレジストパターンを直接印刷する方法であり、この場合、露光及び現像が不要であって、硬化を直接施すことができる。ローラーコーティング法は、スクリーン印刷法で用いられるものより粘度の低い光硬化性樹脂をゴムなどの材質のローラーに薄く塗って、基板にコーティングする方法である。但し、この方法は、基板に応じてコーティングされるソルダーレジスト層の厚さを調節し難く、均一なコーティング層を形成し難い。カーテンコーティング法は、ローラーコーティング法で用いられるものよりも粘度の低い光硬化性樹脂を用いて、光硬化性樹脂をスリット(slit、不図示)を介して出しながら、スリットの下部に基板を通過させてソルダーレジスト層をコーティングする方法である。この方法は、非常に均一なコーティング品質が得られ、基板のサイズにかかわらず適用することができる。スプレーコーティング法は、光硬化性樹脂インクを噴霧してコーティングする方法であって、ソルダーレジスト層の厚さを調節しやすいという利点がある。 The screen printing method is a method in which a solder resist pattern is directly printed using plate making. In this case, exposure and development are unnecessary, and curing can be performed directly. The roller coating method is a method in which a photocurable resin having a lower viscosity than that used in the screen printing method is thinly applied to a roller made of a material such as rubber and coated on a substrate. However, this method makes it difficult to adjust the thickness of the solder resist layer to be coated according to the substrate, and it is difficult to form a uniform coating layer. The curtain coating method uses a photo-curing resin having a lower viscosity than that used in the roller coating method, and passes the substrate under the slit while taking out the photo-curing resin through a slit (not shown). In this method, the solder resist layer is coated. This method gives very uniform coating quality and can be applied regardless of the size of the substrate. The spray coating method is a method of coating by spraying a photocurable resin ink, and has an advantage that the thickness of the solder resist layer can be easily adjusted.
その後、第1ソルダーレジスト層31に、第1マスク60を用いて1次露光(exposure)工程(図2c)を行うことができる。
Thereafter, the first solder resist
この際、後続の現像工程で除去されるべき領域は、第1マスク60の不透過領域61によりUVが照射されないように光を遮断して、未硬化のソルダーレジスト層(図2c、31)として残るようにし、現像工程を行った後にも除去されずに残って印刷回路パターンの保護膜の役割をするべき領域(図2c、41、46)は、第1マスク60の透過領域62を介してUVが照射されて硬化されるようにすることができる。このように1次露光工程を経て硬化されたソルダーレジスト層(図2c、41、46)は、後続の現像工程で除去されずに印刷回路基板に残って、印刷回路パターンの保護層の役割をすることができる。この1次露光工程は、第1マスクを用いず、UV‐DI(UV‐Direct Imaging)方法により行うこともできる。すなわち、マスクを用いず、UVをソルダーレジスト層の所望の領域に直接照射して特定領域を硬化させる方法で行ってもよい。
At this time, the region to be removed in the subsequent development process blocks the light so as not to be irradiated with UV by the
1次露光工程を行った後、第1ソルダーレジスト層上に、光硬化性樹脂を用いて第2ソルダーレジスト層32を形成することができる(図2d)。上述のように、第2ソルダーレジスト層32も、スクリーン印刷法、ローラーコーティング法、カーテンコーティング法、スプレーコーティング法、及びソルダーレジストフィルム積層法などで形成することができるが、これに限定されるものではない。
After performing the primary exposure step, the second solder resist
その後、第2ソルダーレジスト層32上に、第2マスク65を用いて2次露光工程(図2e)を行うことができる。この際、PoPトップボール領域のダム(dam、図2j、40)が形成されるべき領域(図2e、42)は、第2マスクの透過領域(図2e、67)を介してUVに露出させて硬化させることができ、後続の現像工程で除去されるべき領域(図2e、32)は、第2マスク(図2e、65)の不透過領域(図2e、66)によりUVが照射されないように光を遮断して、未硬化のソルダーレジスト層(図2e、32)として残るようにすることができる。
Thereafter, a secondary exposure process (FIG. 2 e) can be performed on the second solder resist
上記のように、2次露光工程を経て硬化されたソルダーレジスト層(図2e、42)は、後続の現像工程で除去されずに印刷回路基板に残って、PoPトップボール領域のダム(図2j、40)になることができる。この2次露光工程は、第2マスクを用いず、UV‐DI(UV‐Direct Imaging)方法により行うこともできる。すなわち、マスクを用いず、UVをソルダーレジスト層の所望の領域に直接照射して特定領域を硬化させる方法で行ってもよい。 As described above, the solder resist layer (FIGS. 2e and 42) cured through the secondary exposure process remains on the printed circuit board without being removed in the subsequent development process, and the dam (FIG. 2j 40). This secondary exposure process can also be performed by a UV-DI (UV-Direct Imaging) method without using the second mask. That is, a method may be used in which a specific region is cured by directly irradiating UV onto a desired region of the solder resist layer without using a mask.
2次露光工程まで行った後、前記第2ソルダーレジスト層上に、光硬化性樹脂を用いて第3ソルダーレジスト層を形成(図2f、33)することができる。上述のように、第3ソルダーレジスト層も、スクリーン印刷法、ローラーコーティング法、カーテンコーティング法、及びスプレーコーティング法などで形成することができるが、これに限定されるものではない。 After performing to a secondary exposure process, a 3rd soldering resist layer can be formed on a said 2nd soldering resist layer using a photocurable resin (FIG. 2f, 33). As described above, the third solder resist layer can also be formed by a screen printing method, a roller coating method, a curtain coating method, a spray coating method, or the like, but is not limited thereto.
その後、第3ソルダーレジスト層(図2f、33)上に、2次露光工程で用いたものと同一の前記第2マスク65を用いて3次露光工程(図2g)を行うことができる。PoPトップボール領域のダム(図2j、40)が形成されるべき領域(図2g、43)は、第2マスクの透過領域(図2g、67)を介してUVに露出させて硬化させることができ、後続の現像工程で除去されるべき領域は、第2マスク(図2g、65)の不透過領域(図2g、66)によりUVが照射されないように光を遮断して、未硬化のソルダーレジスト層(図2g、33)として残るようにすることができる。このように、3次露光工程を経て硬化されたソルダーレジスト層(図2g、43)は、後続の現像工程で除去されずに印刷回路基板に残って、印刷回路パターンの保護層の役割をすることができる。この3次露光工程は、第2マスクを用いず、UV‐DI(UV‐Direct Imaging)方法により行うこともできる。すなわち、マスクを用いず、UVをソルダーレジスト層の所望の領域に直接照射して特定領域を硬化させる方法で行ってもよい。
Thereafter, a third exposure step (FIG. 2g) can be performed on the third solder resist layer (FIGS. 2f and 33) using the same
第2ソルダーレジスト層及び第3ソルダーレジスト層を形成する理由は、PoPトップボール領域70のソルダーレジストの厚さを厚く形成するためである。この形態のように、各ソルダーレジスト層を形成する度に露光工程を行うことで、ソルダーレジスト層の下部の未硬化によるアンダーカット不良を防止することができる。また、厚く形成されたソルダーレジスト層により、PoPトップボール領域70のパッド露出部50の周辺に高いダムが形成されるため、バンプ(bump)が互いに通電(bridge)されることを防止することができて、微細ピッチの印刷回路基板を製造することができる。
The reason for forming the second solder resist layer and the third solder resist layer is to increase the thickness of the solder resist in the
もし、第3ソルダーレジスト層によるソルダーレジスト層の厚さよりも厚いソルダーレジスト層が必要な場合には、第2ソルダーレジスト層及び第3ソルダーレジスト層の形成及び露光工程と同一の方法で、第4ソルダーレジスト層(図2h、34)を形成して露光(図2i)することができ、必要に応じて、それ以上のソルダーレジスト層を形成して露光してもよい。 If a solder resist layer thicker than the thickness of the solder resist layer by the third solder resist layer is necessary, the fourth solder resist layer and the third solder resist layer are formed by the same method as the formation and exposure steps of the fourth solder resist layer. A solder resist layer (FIGS. 2h and 34) can be formed and exposed (FIG. 2i). If necessary, a further solder resist layer may be formed and exposed.
全てのソルダーレジスト層を形成して露光した後には、未硬化のソルダーレジストを現像工程により除去することができる。現像が完了した印刷回路基板(図2j)には、相対的に高いソルダーレジスト層を有するPoPトップボール領域のダム(図2j、40)が備えられることができる。現像工程は、炭酸ナトリウム水溶液、炭酸カリウム水溶液、水酸化ナトリウム水溶液、水酸化カリウム水溶液などをスプレー方式で塗布する方法で行うことができるが、前記水溶液などに限定されるものではなく、塗布方法の他にも、使用可能な様々な方法で行ってもよい。 After all the solder resist layers are formed and exposed, the uncured solder resist can be removed by a development process. The developed printed circuit board (FIG. 2j) may be provided with a PoP topball area dam (FIG. 2j, 40) having a relatively high solder resist layer. The development step can be performed by a method of applying a sodium carbonate aqueous solution, a potassium carbonate aqueous solution, a sodium hydroxide aqueous solution, a potassium hydroxide aqueous solution, or the like by a spray method, but is not limited to the aqueous solution, There may be various other methods that can be used.
現像工程が完了した印刷回路基板に、必要に応じて、ポストキュア(post‐cure)工程を行うことができる。ポストキュア工程は、1,000〜3,000mJ/cm2のエネルギーを利用する光硬化工程と、150〜180℃の温度で1〜3時間程度行う熱硬化工程と、からなることができる。 If necessary, a post-cure process may be performed on the printed circuit board after the development process is completed. The post-cure process can consist of a photocuring process using energy of 1,000 to 3,000 mJ / cm 2 and a thermosetting process performed at a temperature of 150 to 180 ° C. for about 1 to 3 hours.
本発明による他の形態を図2aから図2jを参照して詳細に説明する。但し、上述の内容と重複される内容については、発明の明確な説明のために省略することがある。 Another embodiment according to the present invention will be described in detail with reference to FIGS. 2a to 2j. However, the same contents as those described above may be omitted for a clear explanation of the invention.
先ず、基板上に導電性物質で回路パターン20を形成する(図2a)。基板上に形成した回路パターン20は、金属からなることができる。前記基板は、フリップチップが実装されるフリップチップ領域80と、パッケージオンパッケージの実装のためのPoPトップボール領域70と、を有することができる。
First, a
その後、導電性物質の回路パターン20が形成された前記基板上に、液状の光硬化性樹脂を用いて第1ソルダーレジスト層31を形成することができる。液状の光硬化性樹脂を用いることで、スクリーン印刷法、ローラーコーティング法、カーテンコーティング法、及びスプレーコーティング法が適用されることができるが、これに限定されるものではない。
Thereafter, the first solder resist
この際、液状の光硬化性樹脂を用いて第1ソルダーレジスト層を形成する理由は、ソルダーレジスト層がコーティングされる下部領域がプリプレグ(prepreg)またはABFフィルムであることを考慮して、液状の光硬化性樹脂が前記下部領域との濡れ性(wetting)が良いためである。また、基板10上に回路パターン20が形成されていて、段差を有するため、その段差を液状のソルダーレジストが容易に埋めることができるという点でも有利である。
At this time, the reason for forming the first solder resist layer using the liquid photocurable resin is that the lower region coated with the solder resist layer is a prepreg or an ABF film. This is because the photocurable resin has good wettability with the lower region. Further, since the
その後、第1ソルダーレジスト層31に、第1マスク60を用いて1次露光工程(図2c)を行うことができる。
Thereafter, a primary exposure process (FIG. 2 c) can be performed on the first solder resist
この際、後続の現像工程で除去されるべき領域は、第1マスク60の不透過領域61によりUVが照射されないように光を遮断して、未硬化のソルダーレジスト層(図2c、31)として残るようにし、現像工程を行った後にも除去されずに残って印刷回路パターンの保護膜の役割をするべき領域(図2c、41、46)は、第1マスク60の透過領域62を介してUVが照射されて硬化されるようにすることができる。このように、1次露光工程を経て硬化されたソルダーレジスト層(図2c、41、46)は、後続の現像工程で除去されずに印刷回路基板に残って、印刷回路パターンの保護層の役割をすることができる。この1次露光工程は、第1マスクを用いず、UV‐DI(UV‐Direct Imaging)方法により行うこともできる。すなわち、マスクを用いず、UVをソルダーレジスト層の所望の領域に直接照射して特定領域を硬化させる方法で行ってもよい。
At this time, the region to be removed in the subsequent development process blocks the light so as not to be irradiated with UV by the
1次露光工程を行った後、第1ソルダーレジスト層31上に、固体状の光硬化性樹脂フィルムを用いて第2ソルダーレジスト層32を形成することができる(図2d)。この際、固体状の光硬化性樹脂フィルムの特性上、ソルダーレジストフィルム積層法などを用いることが好ましいが、これに限定されるものではない。
After performing a primary exposure process, the 2nd soldering resist
この際、固体状の光硬化性樹脂フィルムを用いる理由は、液状の第1ソルダーレジスト層が形成された基板の場合、回路パターン層の段差が液状の光硬化性樹脂で形成された第1ソルダーレジスト層により平坦化されているため、ドライフィルム形態の固体状の光硬化性樹脂フィルムを用いることが、製造工程において有利であるためである。 At this time, the reason for using the solid photocurable resin film is that, in the case of the substrate on which the liquid first solder resist layer is formed, the step of the circuit pattern layer is formed by using the liquid photocurable resin. This is because the use of a solid photocurable resin film in the form of a dry film is advantageous in the manufacturing process because it is flattened by the resist layer.
その後、第2ソルダーレジスト層32上に、第2マスク65を用いて2次露光工程(図2e)を行うことができる。この際、PoPトップボール領域のダム(図2j、40)が形成されるべき領域は、第2マスクの透過領域(図2e、67)を介して硬化させ、後続の現像工程で除去されるべき領域は、第2マスク(図2e、65)の不透過領域(図2e、66)によりUVが照射されないように光を遮断して、未硬化のソルダーレジスト層(図2e、32)として残るようにすることができる。
Thereafter, a secondary exposure process (FIG. 2 e) can be performed on the second solder resist
このように2次露光工程を経て硬化されたソルダーレジスト層(図2e、42)は、後続の現像工程で除去されずに印刷回路基板に残って、PoPトップボール領域のダム(図2j、40)になることができる。この2次露光工程は、第2マスクを用いず、UV‐DI(UV‐Direct Imaging)方法により行うこともできる。すなわち、マスクを用いず、UVをソルダーレジスト層の所望の領域に直接照射して特定領域を硬化させる方法で行ってもよい。 The solder resist layer (FIGS. 2e and 42) cured through the secondary exposure process in this manner remains on the printed circuit board without being removed in the subsequent development process, so that the dam (FIGS. 2j and 40 in the PoP topball region) is left. ) Can be. This secondary exposure process can also be performed by a UV-DI (UV-Direct Imaging) method without using the second mask. That is, a method may be used in which a specific region is cured by directly irradiating UV onto a desired region of the solder resist layer without using a mask.
その後、前記第2ソルダーレジスト層の形成及び露光工程と同一の方法で、第3ソルダーレジスト層の形成及び露光工程を繰り返すことができ、必要に応じて、それ以上のソルダーレジスト層の形成及び露光を繰り返して行ってもよい。 Thereafter, the formation and exposure of the third solder resist layer can be repeated in the same manner as the formation and exposure of the second solder resist layer. If necessary, the formation and exposure of further solder resist layers can be repeated. May be repeated.
このように全てのソルダーレジスト層を形成して露光した後には、未硬化のソルダーレジストを現像工程により除去することができる。現像が完了した印刷回路基板(図2j)には、相対的に高いソルダーレジスト層を有するPoPトップボール領域のダム(図2j、40)が備えられることができる。現像工程は、炭酸ナトリウム水溶液、炭酸カリウム水溶液、水酸化ナトリウム水溶液、水酸化カリウム水溶液などをスプレー方式で塗布する方法で行うことができるが、前記水溶液などに限定されるものではなく、塗布方法の他に、使用可能な様々な方法で行ってもよい。 After all the solder resist layers are thus formed and exposed, the uncured solder resist can be removed by a development process. The developed printed circuit board (FIG. 2j) may be provided with a PoP topball area dam (FIG. 2j, 40) having a relatively high solder resist layer. The development step can be performed by a method of applying a sodium carbonate aqueous solution, a potassium carbonate aqueous solution, a sodium hydroxide aqueous solution, a potassium hydroxide aqueous solution, or the like by a spray method, but is not limited to the aqueous solution, In addition, various methods that can be used may be used.
現像工程が完了した印刷回路基板に、必要に応じて、ポストキュア工程を行うことができる。ポストキュア工程は、1,000〜3,000mJ/cm2のエネルギーを利用する光硬化工程と、150〜180℃の温度で1〜3時間程度行う熱硬化工程と、からなることができる。 If necessary, a post-cure process can be performed on the printed circuit board on which the development process has been completed. The post-cure process can consist of a photocuring process using energy of 1,000 to 3,000 mJ / cm 2 and a thermosetting process performed at a temperature of 150 to 180 ° C. for about 1 to 3 hours.
比較例(従来方法)
銅張積層板を準備し、23μmのソルダーレジスト層を3回コーティングして総69μmのソルダーレジスト層を形成した。次に、1回の露光工程を行った後、現像した。その後、VSEM写真を用いて、アンダーカットによって浸蝕されたソルダーレジスト壁面の深さ(図1a、A)を測定した。
Comparative example (conventional method)
A copper clad laminate was prepared, and a 23 μm solder resist layer was coated three times to form a total of 69 μm solder resist layer. Next, after performing the exposure process once, it developed. Then, the depth (FIG. 1a, A) of the soldering resist wall surface eroded by the undercut was measured using the VSEM photograph.
実施例
銅張積層板を準備し、23μmのソルダーレジスト層をコーティングした後、露光工程を行った。前記過程を2回繰り返して、総69μmのソルダーレジスト層を形成した後、炭酸ナトリウム1%水溶液で60秒間現像工程を行った。その後、VSEM写真を用いて、アンダーカットによって浸蝕されたソルダーレジスト壁面の深さ(図1a、A)を測定した。
Example A copper-clad laminate was prepared and coated with a 23 μm solder resist layer, followed by an exposure step. The above process was repeated twice to form a solder resist layer having a total thickness of 69 μm, and then developed with a 1% aqueous solution of sodium carbonate for 60 seconds. Then, the depth (FIG. 1a, A) of the soldering resist wall surface eroded by the undercut was measured using the VSEM photograph.
前記表1に示したように、本発明の実施例によるソルダーレジスト層は、従来の方法によるソルダーレジスト層に比べアンダーカットによるソルダーレジスト壁面の浸蝕量が非常に減少したことが分かる。 As shown in Table 1, it can be seen that the solder resist layer according to the embodiment of the present invention has a greatly reduced amount of erosion of the solder resist wall surface due to undercut as compared with the solder resist layer according to the conventional method.
10 基板
20 回路パターン層
31 第1ソルダーレジスト層
32 第2ソルダーレジスト層
33 第3ソルダーレジスト層
34 第4ソルダーレジスト層
40 PoPトップボール領域のソルダーレジストダム
41 第1硬化ソルダーレジスト層
42 第2硬化ソルダーレジスト層
43 第3硬化ソルダーレジスト層
44 第4硬化ソルダーレジスト層
46 フリップチップ領域の硬化ソルダーレジスト層
50 ソルダーレジスト開口部
60 第1マスク
61 第1マスクの不透過領域
62 第1マスクの透過領域
65 第2マスク
66 第2マスクの不透過領域
67 第2マスクの透過領域
70 PoPトップボール領域
80 フリップチップ領域
100 印刷回路基板
DESCRIPTION OF
Claims (9)
前記回路パターンが形成された基板上に、光硬化性樹脂を用いて第1ソルダーレジスト層を形成する段階と、
前記第1ソルダーレジスト層を第1マスクを用いて露光して、硬化領域及び未硬化領域を形成する段階と、
前記第1ソルダーレジスト層上に、光硬化性樹脂を用いて第2ソルダーレジスト層を形成する段階と、
前記第2ソルダーレジスト層を第2マスクを用いて露光して、ダム(dam)形成部を硬化させる段階と、
前記第2ソルダーレジスト層を形成する段階及び前記ダム形成部を硬化させる段階を1回以上繰り返して、ダム形成部の高さを高める段階と、
前記ソルダーレジスト層の形成及び露光が繰り返された基板を現像して、未硬化のソルダーレジスト層を除去する段階と、を含む印刷回路基板の製造方法。 Forming a circuit pattern on the substrate;
Forming a first solder resist layer on the substrate on which the circuit pattern is formed using a photocurable resin;
Exposing the first solder resist layer using a first mask to form a cured region and an uncured region;
Forming a second solder resist layer on the first solder resist layer using a photocurable resin;
Exposing the second solder resist layer using a second mask to cure a dam forming portion;
Repeating the step of forming the second solder resist layer and the step of curing the dam formation portion one or more times to increase the height of the dam formation portion;
Developing the substrate on which the formation and exposure of the solder resist layer are repeated, and removing the uncured solder resist layer.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140063714A KR102186151B1 (en) | 2014-05-27 | 2014-05-27 | Method of printed circuit board |
KR10-2014-0063714 | 2014-05-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015226050A true JP2015226050A (en) | 2015-12-14 |
Family
ID=54842584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014168256A Pending JP2015226050A (en) | 2014-05-27 | 2014-08-21 | Method for manufacturing printed circuit board |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2015226050A (en) |
KR (1) | KR102186151B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114641145A (en) * | 2020-12-16 | 2022-06-17 | 深南电路股份有限公司 | Circuit board and manufacturing method of circuit board solder mask |
US11646287B2 (en) | 2020-07-22 | 2023-05-09 | Kioxia Corporation | Semiconductor device |
CN118116875A (en) * | 2024-04-30 | 2024-05-31 | 格创通信(浙江)有限公司 | System-in-chip and preparation method thereof |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230015213A (en) * | 2021-07-22 | 2023-01-31 | 엘지이노텍 주식회사 | Circuit board and package substrate having the same |
KR102777266B1 (en) * | 2024-08-22 | 2025-03-10 | 에이엠주식회사 | Manufacturing method of board assembly |
KR102790903B1 (en) * | 2024-08-22 | 2025-04-07 | 에이엠주식회사 | Board assembly |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04267397A (en) * | 1991-02-22 | 1992-09-22 | Nec Corp | Manufacture of printed wiring board |
JPH08186361A (en) * | 1994-12-28 | 1996-07-16 | Sony Corp | Solder resist, method of forming the same, and method of supplying solder |
JP2003195513A (en) * | 2001-09-07 | 2003-07-09 | Canon Inc | Manufacturing method for patterned member, electron source, and manufacturing method for image display device |
JP2004327743A (en) * | 2003-04-24 | 2004-11-18 | Kyocera Corp | Wiring board with solder bumps and method of manufacturing the same |
JP2006203236A (en) * | 1998-08-10 | 2006-08-03 | Fujitsu Ltd | Method of forming solder bump |
JP2009098344A (en) * | 2007-10-16 | 2009-05-07 | Hitachi Chem Co Ltd | Photosensitive resin composition, photosensitive element using the same, resist pattern forming method, and printed wiring board manufacturing method |
JP2010010325A (en) * | 2008-06-26 | 2010-01-14 | Elna Co Ltd | Printed circuit board, and method of forming solder resist of printed circuit board |
JP2010087018A (en) * | 2008-09-29 | 2010-04-15 | Kyocer Slc Technologies Corp | Wiring board and manufacturing method thereof |
JP2011119567A (en) * | 2009-12-07 | 2011-06-16 | Panasonic Corp | Method of manufacturing printed wiring board |
JP2014045195A (en) * | 2012-08-27 | 2014-03-13 | Samsung Electro-Mechanics Co Ltd | Method for forming solder resist and substrate for package |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110020542A (en) | 2009-08-24 | 2011-03-03 | 주식회사 하이닉스반도체 | Chip embedded printed circuit board |
-
2014
- 2014-05-27 KR KR1020140063714A patent/KR102186151B1/en active Active
- 2014-08-21 JP JP2014168256A patent/JP2015226050A/en active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04267397A (en) * | 1991-02-22 | 1992-09-22 | Nec Corp | Manufacture of printed wiring board |
JPH08186361A (en) * | 1994-12-28 | 1996-07-16 | Sony Corp | Solder resist, method of forming the same, and method of supplying solder |
JP2006203236A (en) * | 1998-08-10 | 2006-08-03 | Fujitsu Ltd | Method of forming solder bump |
JP2003195513A (en) * | 2001-09-07 | 2003-07-09 | Canon Inc | Manufacturing method for patterned member, electron source, and manufacturing method for image display device |
JP2004327743A (en) * | 2003-04-24 | 2004-11-18 | Kyocera Corp | Wiring board with solder bumps and method of manufacturing the same |
JP2009098344A (en) * | 2007-10-16 | 2009-05-07 | Hitachi Chem Co Ltd | Photosensitive resin composition, photosensitive element using the same, resist pattern forming method, and printed wiring board manufacturing method |
JP2010010325A (en) * | 2008-06-26 | 2010-01-14 | Elna Co Ltd | Printed circuit board, and method of forming solder resist of printed circuit board |
JP2010087018A (en) * | 2008-09-29 | 2010-04-15 | Kyocer Slc Technologies Corp | Wiring board and manufacturing method thereof |
JP2011119567A (en) * | 2009-12-07 | 2011-06-16 | Panasonic Corp | Method of manufacturing printed wiring board |
JP2014045195A (en) * | 2012-08-27 | 2014-03-13 | Samsung Electro-Mechanics Co Ltd | Method for forming solder resist and substrate for package |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11646287B2 (en) | 2020-07-22 | 2023-05-09 | Kioxia Corporation | Semiconductor device |
CN114641145A (en) * | 2020-12-16 | 2022-06-17 | 深南电路股份有限公司 | Circuit board and manufacturing method of circuit board solder mask |
CN118116875A (en) * | 2024-04-30 | 2024-05-31 | 格创通信(浙江)有限公司 | System-in-chip and preparation method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20150136343A (en) | 2015-12-07 |
KR102186151B1 (en) | 2020-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6514808B2 (en) | Wiring board manufacturing method | |
JP2015226050A (en) | Method for manufacturing printed circuit board | |
JP6514807B2 (en) | Wiring board manufacturing method | |
JP5444050B2 (en) | Method for forming solder resist pattern | |
JP2014045195A (en) | Method for forming solder resist and substrate for package | |
KR20200000700U (en) | Printed wiring board | |
KR20150024150A (en) | Printed circuit board and manufacturing method thereof | |
JP2011077191A (en) | Method of forming solder resist | |
KR101056404B1 (en) | Manufacturing method of solder resist dam of package substrate | |
KR20140005664U (en) | Printed wiring board | |
JP2013232464A (en) | Circuit board | |
US9288902B2 (en) | Printed circuit board and method of manufacturing the same | |
KR20190127471A (en) | Method for forming cavity in pcb | |
US20140126166A1 (en) | Method of forming solder resist post, method of manufacturing electronic device package usong solder resist post, and electronic device package manufactured by using methods | |
JP2018072814A (en) | Multilayer photosensitive film | |
JP5743208B2 (en) | Circuit board manufacturing method | |
KR102254875B1 (en) | Method for forming via hole of multi-layer printed circuit board | |
KR20120026369A (en) | Printed circuit board manufacturing process | |
KR101258869B1 (en) | Method of fabricating a fine pitch metal bump for flip chip package | |
JP2015159163A (en) | Printed wiring board manufacturing method | |
JP2016157840A (en) | Method for manufacturing printed-wiring board | |
KR102029480B1 (en) | Method of Manufacturing for the Printed Circuit Board | |
JP2023074861A (en) | Manufacturing method for printed wiring board | |
KR20060062892A (en) | Circuit Pattern Formation Method of Printed Circuit Board | |
JP2015192081A (en) | Manufacturing method for wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161115 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170613 |