JP2015211392A - バンドパスフィルタ - Google Patents

Abstract

【課題】Ｄｕｔｙ変換回路を不要として、減衰量の劣化を抑えることができるバンドパスフィルタを提供すること。
【解決手段】４相バンドパスフィルタは、入力電流信号を出力電圧信号に変換するロード素子１２と、４個のインピーダンス素子Ｚ１４１乃至Ｚ１４４からなるインピーダンス素子群１４と、４個のスイッチ群１３１乃至１３４を備えている。スイッチ群１３１乃至１３４は、それぞれ４個のスイッチＳＷ１３１１乃至ＳＷ１３１４，スイッチＳＷ１３２１乃至ＳＷ１３２４，スイッチＳＷ１３３１乃至ＳＷ１３３４，スイッチＳＷ１３４１乃至ＳＷ１３４４からなる。スイッチＳＷ１３１１及びスイッチＳＷ１３４２などの接続／非接続はクロックＬＯ１乃至ＬＯ８で制御される。
【選択図】図１

Description

本発明は、バンドパスフィルタ（帯域通過フィルタ；ＢＰＦ）に関し、より詳細には、減衰量の劣化や希望波のゲインの減衰を抑えることができるバンドパスフィルタを備えた受信システムの回路技術に関する。

従来から無線信号の受信システムにおいて、希望波を正常に復調するために、アンテナと受信器の間に、妨害波を十分除去するためのＳＡＷフィルタ（ｓｕｒｆａｃｅ ａｃｏｕｓｔｉｃ ｗａｖｅ ｆｉｌｔｅｒ；表面弾性波フィルタ）を用いることが多い。このＳＡＷフィルタは、圧電体の薄膜、もしくは基板上に形成された規則性のある櫛型電極（ＩＤＴ）により、特定の周波数帯域の電気信号を取り出す素子で、櫛型電極（ＩＤＴ）の構造周期と圧電体や電極の物性により、中心周波数や帯域を決めることができる。
しかし、システムの小型化やコスト削減を目指す上では、ＳＡＷフィルタレスの受信システムが望ましい。近年、ＳＡＷフィルタレスの受信システムにおいて、ＳＡＷフィルタの代替手段として、ＩＣチップ内にＭ相バンドパスフィルタを用いる手段が多く採用されている（例えば、特許文献１及び非特許文献１参照）。

図７は、一般的なＭ相バンドパスフィルタの回路構成図である。Ｍ相バンドパスフィルタ７０は、入力電流信号を電圧信号に変換して出力するロード素子７２とスイッチ群７３とインピーダンス素子群７４とから構成されている。また、ロード素子７２は、例えば、低雑音増幅器などの増幅器のロード素子で良い。また、スイッチ群７３は、Ｍ個のスイッチＳＷ７３１乃至７３Ｍから構成されている。ただし、Ｍは２以上の整数である。
また、インピーダンス素子群７４は、Ｍ個のインピーダンス素子Ｚ７４１乃至Ｚ７４Ｍから構成されている。また、スイッチＳＷ７３ｉは、出力信号とインピーダンス素子Ｚ７４ｉとを接続している。ただし、ｉは１乃至Ｍの整数である。インピーダンス素子Ｚ７４ｉは、スイッチＳＷ７３ｉと接続されないもう一方の端子がグランドと接続されている。スイッチＳＷ７３ｉの接続／非接続は、Ｍ相クロックＬＯｉ（ＬＯ７１乃至ＬＯ７Ｍ）で制御されている。

図８は、図７に示したＭ相クロック群のタイミング図である。Ｍ相クロックＬＯｉの周期はＴで、Ｈｉｇｈの区間はＴ／Ｍであり、つまり、Ｄｕｔｙ比１００／Ｍ％の信号である。また、互いにＴ／Ｍの遅延差があり、つまり、３６０／Ｍ度ずつ位相がずれている。
例えば、スイッチＳＷ７３ｉをＮＭＯＳトランジスタで構成すると、Ｍ相クロックＬＯ７ｉがＨｉｇｈのとき、スイッチＳＷ７３ｉは接続状態となり、Ｍ相クロックＬＯｉがＬｏｗのとき、スイッチＳＷ７３ｉは非接続状態となる。つまり、ＳＷ７３１乃至ＳＷ７３Ｍは、どの２つも同時に接続状態にならず、常に、１つがＴ／Ｍ区間だけ接続状態になる。
以下に、Ｍ相バンドパスフィルタの特性を示すために、Ｍ＝４の場合を例にして説明する。
図９は、一般的な４相バンドパスフィルタの回路構成図である。４相バンドパスフィルタ８０は、図７におけるロード素子７２をロード抵抗９２に置き換え、インピーダンス素子群７４は、キャパシタから構成されるキャパシタ群９４（９４１乃至９４４）に置き換えている。なお、ＳＷ９３１乃至ＳＷ９３４はスイッチ群を示し、ＬＯ９１乃至ＬＯ９４は４相クロック群を示している。

図１０は、図９に示した４個のスイッチ群の接続／非接続を制御する４相クロック群のタイミング図である。４相クロックＬＯ９１乃至ＬＯ９４の周期はＴで、Ｈｉｇｈの区間はＴ／４であり、つまり、Ｄｕｔｙ比２５％の信号である。また、互いにＴ／４の遅延差があり、つまり、９０度ずつ位相がずれている。
図１１は、図９に示した４相バンドパスフィルタの周波数特性を示す図である。横軸は対数目盛の周波数を示している。通過帯域の中心周波数ＦＬＯは、４相クロックＬＯ９１乃至ＬＯ９４の周波数に相当する。縦軸はゲインを示しており、帯域は一次の傾きを持ち、中心周波数においてゲインをＧ０とする、周波数Ｆｃ１、Ｆｃ２は、通過帯域からＧ０−３ｄＢのゲインになる周波数を示している。ＦＬＯ−Ｆｃ１及びＦｃ２−ＦＬＯは、１／（２π×４ＲＣ）で与えられる。

図１２は、Ｍ相バンドパスフィルタを用いるダイレクトコンバージョン方式の受信器の回路構成図である。受信器１２０のＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）入力電圧信号は、ＧＭセル１２１に入力され、ＲＦ電流信号に変換されたのち、Ｍ相バンドパスフィルタ７０に入力されてミキサーに入力されるミキサー入力信号として出力される。ここで、ＧＭセル１２１と、Ｍ相バンドパスフィルタ７０のロード素子７２の組合せは、低雑音増幅器として考えてよい。
ミキサー入力信号は、ミキサー１２２にて、ミキサーローカル信号と掛け合わされて、ベースバンド信号に周波数変換されて出力される。このとき、ミキサーローカル信号の周波数は、ＲＦ入力信号のキャリア周波数に相当する。多くの場合、受信器のミキサーに用いるローカル信号は高い周波数精度が求められるため、Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ（ＰＬＬ）回路を用いて正確な周波数を生成される。ここでは、ミキサーローカル信号はＰＬＬ回路１２４の出力である。

高周波のＰＬＬ回路で生成される信号は、多くの場合、正弦波を分周や増幅して生成されるため、ＰＬＬ回路１２４が出力するローカル信号のＤｕｔｙ比は５０％である。従って、Ｄｕｔｙ比が５０％のＤｕｔｙ５０Ｍ相クロックをＤｕｔｙ変換回路１２３でＭ相バンドパスフィルタ７０に必要なＤｕｔｙ比に変換して、Ｍ相クロックが得られる。
Ｍ相クロックの周波数は、ＲＦ信号のキャリア周波数であるから、Ｍ相バンドパスフィルタ７０の通過帯域の中心周波数は、高い精度でＲＦ入力信号のキャリア周波数と等価である。すなわち、４相バンドパスフィルタの通過帯域の中心周波数は高い精度で設定することができる。

また、ＲＦ入力信号の周波数帯域やチャネルが複数あり、周波数帯域やチャネルに応じて、キャリア周波数が変化する場合、ＰＬＬ回路は、出力周波数を変更できるシンセサイザＰＬＬ回路を用いる。その場合、Ｍ相クロックの周波数は常に、キャリア周波数となるため、Ｍ相バンドパスフィルタ７０の通過帯域の中心周波数は常に、ＲＦ入力信号のキャリア周波数となる。
このように、Ｍ相バンドパスフィルタ７０は、通常の受信器が有する周波数変換器に用いるローカル信号と同一の周波数のクロックを用いることができ、また、周波数精度が高く、かつ周波数帯域やチャネルに応じて通過帯域の中心周波数を変えることができることから、ＲＦ信号のバンドパスフィルタとして非常に有効な手段とされている。

図１３は、図１２に示したＤｕｔｙ変換回路の回路構成図で、図１４は、図１３に示したＩＱローカル信号と４相クロックのタイミング図である。Ｍ＝４の場合、図１０で示したように、４相クロックのそれぞれの位相差は９０度である。ミキサー１２２がＩＱ直交ミキサーの場合、ミキサーローカル信号は互いに９０度位相がずれたＩＱローカル信号である。
図１３に示したＡＮＤ回路２３１乃至２３４は論理積の動作となり、２つの入力レベルがともにＨｉｇｈのときだけ、出力がＨｉｇｈとなる。ＡＮＤ回路２３１には、ＬＱＰとＬＩＰが入力されてＬＯ９１が出力され、ＡＮＤ回路２３２には、ＬＩＰとＬＱＮが入力されてＬＯ９２が出力され、ＡＮＤ回路２３３には、ＬＱＮとＬＩＮが入力されてＬＯ９３が出力され、ＡＮＤ回路２３４には、ＬＩＮとＬＱＰが入力されてＬＯ９４が出力される。
このとき、ローカル信号の周波数が高くなるほど、図１３に示したＡＮＤ回路２３１乃至２３４の消費電流が大きくなる。また、Ｍ相クロックの波形が鈍ると、スイッチのオンする時間が、本来のクロック周期の１／Ｍからずれてきて、減衰量が下がるなどの特性劣化を引き起こす。高い周波数で急峻なＭ相クロックを得るためには、微細な製造プロセスを必要とするなど、製造コストが増大になる。

図１５は、図９におけるスイッチを直列に２段接続した場合の４相バンドパスフィルタの回路構成図である。図１５に示した４相バンドパスフィルタ１５０は、スイッチ１５３５とスイッチ１５３２にＬＩＰを入力し、スイッチ１５３７とスイッチ１５３４にＬＩＮを入力し、スイッチ１５３１とスイッチ１５３８にＬＱＰを入力し、スイッチ１５３６とスイッチ１５３３にＬＱＮを入力する。
すなわち、図１３に示したＡＮＤ回路１３１乃至１３４のそれぞれに入力されるローカル信号の組合せと、図１５に示したそれぞれの直列接続された２つのスイッチに入力は適切な組み合わせが同じである。それぞれの直列接続された２つのスイッチに入力されたローカル信号が同時にＨｉｇｈになるときのみ、出力信号とインピーダンス素子が接続される。従って、４相クロック生成回路を用いなくとも、４相クロックを用いる場合と等価の動作にすることができる。このように４相クロック生成回路を不要とすることで、消費電力の増大を避けて、必要な製造プロセスの微細化によるコスト増大を抑えることができる。

特開２０１１−８２８７５号公報

"Ａｒｃｈｉｔｅｃｔｕｒａｌ Ｅｖｏｌｕｔｉｏｎ ｏｆ Ｉｎｔｅｇｒａｔｅｄ Ｍ−Ｐｈａｓｅ Ｈｉｇｈ−Ｑ Ｂａｎｄｐａｓｓ Ｆｉｌｔｅｒｓ" Ａｈａｍａｄ Ｍｉｒｚａｅｉ ｅｔ ａｌ． ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＣＩＲＣＵＩＴＳ ＡＮＤ ＳＹＳＴＥＭＳ Ｉ：ＲＥＧＲＬＡＲ ＰＡＰＥＲＳ，ＶＯＬ．５９，ＮＯ．１ ＪＡＮ．２０１２

しかしながら、図１５に示したバンドパスフィルタは、通過させるＲＦ信号の周波数が高くなると、それに応じてローカル信号の周波数を高くする必要があり、Ｍ相クロックが鈍り、バンドパスフィルタの減衰量が下がるなどの特性劣化を引き起こすという問題がある。消費電力を増大させることで、Ｍ相クロックをある程度急峻にすることができるが、トランジスタや配線の寄生容量の影響により、それも限界がある。より微細な製造プロセスを選択することで寄生容量を減少させることができるが、コストが増大してしまう。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、Ｄｕｔｙ変換を行うためのＤｕｔｙ変換回路を不要として、必要な製造プロセス微細化によるコスト増大を抑えながら、減衰量の劣化を抑えることができるバンドパスフィルタを提供することにある。

本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、入力電流信号を出力電圧信号に変換するロード素子（１２，３２，５２）と、Ｍ個（Ｍは２以上の整数）のインピーダンス素子（Ｚ１４１乃至Ｚ１４４，Ｚ３４１乃至Ｚ３４Ｍ，Ｚ５４１乃至Ｚ５４Ｍ）からなるインピーダンス素子群（１４，３４，５４）と、前記インピーダンス素子毎に対応づけられたＭ組のスイッチ群（１３１乃至１３４，３３１乃至３３（Ｍ），５３１乃至５３（Ｍ））とを備え、前記スイッチ群（１３１乃至１３４，３３１乃至３３（Ｍ），５３１乃至５３（Ｍ））は、２個ずつ直列に接続された、直列接続スイッチの組がＮ組（Ｎは偶数）（ＳＷ１３１１乃至ＳＷ１３１４，ＳＷ３３１１乃至ＳＷ３３１４，ＳＷ５３１１乃至ＳＷ５３１（Ｎ））からなり、前記直列接続スイッチのうち第１のスイッチは前記出力電圧信号に接続され、前記直列接続スイッチのうち第２のスイッチは対応付けられたインピーダンス素子に接続され、前記Ｍ組のスイッチ群（１３１乃至１３４，３３１乃至３３（Ｍ），５３１乃至５３（Ｍ））の前記Ｎ組の直列接続スイッチ（ＳＷ１３１１乃至ＳＷ１３４４，ＳＷ３３１１乃至ＳＷ３３Ｍ４，ＳＷ５３１１乃至ＳＷ５３（Ｍ）（Ｎ））の接続／非接続は、Ｍ×Ｎ個のクロックから成るクロック群（ＬＯ１乃至ＬＯ（Ｍ×Ｎ））で制御されることを特徴とするバンドパスフィルタ（１０，３０，５０）である。（図１，図３，図５；実施例１乃至３）。

また、請求項２に記載の発明は、請求項１に記載の発明において、前記各スイッチ群の直列接続スイッチの接続／非接続を制御する各クロックは、（３６０／（Ｍ×Ｎ））度づつ位相が異なり、前記直列接続スイッチの前記第１のスイッチの接続／非接続を制御するクロックと前記第２のスイッチの接続／非接続を制御するクロックはともにＨｉｇｈ時間がクロックの周期の１／（Ｍ×Ｎ）である位相関係となり、全ての前記第１のスイッチの接続／非接続を制御するＮ個のクロックは、互いに（３６０／Ｎ）度だけ位相が異なることを特徴とする。

本発明によれば、通過帯域の周波数が高くなっても、製造プロセス微細化してコスト増大させることを抑えるために、通過帯域の周波数よりも低い周波数のクロックを用いて、減衰量の劣化を抑えたＭ相のＲＦバンドパスフィルタを実現することができる。

本発明に係るバンドパスフィルタにおける実施例１のクロックの２倍周波数の４相バンドパスフィルタを説明するための回路構成図である。 図１に示したスイッチの接続／非接続を制御するクロック群のタイミング図である。 本発明に係るバンドパスフィルタにおける実施例２のクロックの２倍周波数のＭ相バンドパスフィルタを説明するための回路構成図である。 図３に示したスイッチの接続／非接続を制御するクロック群のタイミング図である。 本発明に係るバンドパスフィルタにおける実施例３のクロックのＮ倍周波数のＭ相差動バンドパスフィルタを説明するための回路構成図である。 図５に示したスイッチの接続／非接続を制御するクロック群のタイミング図である。 一般的なＭ相バンドパスフィルタの回路構成図である。 図７に示したＭ相クロック群のタイミング図である。 一般的な４相バンドパスフィルタの回路構成図である。 図９に示した４個のスイッチ群の接続／非接続を制御する４相クロック群のタイミング図である。 図９に示した４相バンドパスフィルタの周波数特性を示す図である。 Ｍ相バンドパスフィルタを用いるダイレクトコンバージョン方式の受信器の回路構成図である。 図１２に示したＤｕｔｙ変換回路の回路構成図である。 図１３に示したＩＱローカル信号と４相クロックのタイミング図である。 図９におけるスイッチを直列に２段接続した場合の４相バンドパスフィルタの回路構成図である。

以下、図面を参照して本発明の各実施例について説明する。

図１は、本発明に係るバンドパスフィルタにおける実施例１のクロックの２倍速の４相バンドパスフィルタを説明するための回路構成図である。図中符号１０は４相バンドパスフィルタ、１２はロード素子、１３はスイッチ群、１４はインピーダンス素子群を示している。
本実施例１のバンドパスフィルタ１０は、入力電流信号を出力電圧信号に変換するロード素子１２と、４個のインピーダンス素子Ｚ１４１乃至Ｚ１４４からなるインピーダンス素子群１４と、この４個のインピーダンス素子Ｚ１４１乃至Ｚ１４４毎に対応づけられた４組のスイッチ群１３１乃至１３４とを備えている。

４個のスイッチ群１３１乃至１３４は、それぞれ２個ずつ直列に接続された、直列接続スイッチの組が２組ＳＷ１３１１とＳＷ１３１２及びＳＷ１３１３とＳＷ１３１４からなり、直列接続スイッチのうち第１のスイッチＳＷ１３１１及びＳＷ１３１３は出力電圧信号に接続され、直列接続スイッチのうち第２のスイッチＳＷ１３１２及びＳＷ１３１４は対応付けられたインピーダンス素子Ｚ１４１に接続されている。
また、４組のスイッチ群１３１乃至１３４の２組の直列接続スイッチＳＷ１３１１乃至ＳＷ１３４４の接続／非接続は、４×２個のクロックから成るクロック群ＬＯ１乃至ＬＯ８で制御される。

また、各スイッチ群の直列接続スイッチの接続／非接続を制御する各クロックは、（３６０／（４×２））度づつ位相が異なり、直列接続スイッチの第１のスイッチの接続／非接続を制御するクロックと第２のスイッチの接続／非接続を制御するクロックはともにＨｉｇｈ時間がクロックの周期の１／（４×２）である位相関係となり、全ての第１のスイッチの接続／非接続を制御するＮ個のクロックは、互いに（３６０／２）度だけ位相が異なる。
つまり、本実施例１の４相バンドパスフィルタは、入力電流信号を出力電圧信号に変換するロード素子１２と、Ｍ個（本実施例１においてはＭ＝４の４相）のインピーダンス素子Ｚ１４１乃至Ｚ１４４からなるインピーダンス素子群１４と、４個のスイッチ群１３１乃至１３４を備えている。

スイッチ群１３１は、４個のスイッチＳＷ１３１１乃至ＳＷ１３１４からなり、スイッチ群１３２は、４個のスイッチＳＷ１３２１乃至ＳＷ１３２４からなり、スイッチ群１３３は、４個のスイッチＳＷ１３３１乃至ＳＷ１３３４からなり、スイッチ群１３４は、４個のスイッチＳＷ１３４１乃至ＳＷ１３４４からなっている。
スイッチＳＷ１３（ｎ）１とスイッチＳＷ１３（ｎ）２は直列に接続されている。スイッチＳＷ１３（ｎ）３とスイッチＳＷ１３（ｎ）４は直列に接続されている。スイッチＳＷ１３（ｎ）１とスイッチＳＷ１３（ｎ）３は出力信号に接続されている。ここでｎは１から４までの整数である。また、スイッチＳＷ１３１２及びスイッチＳＷ１３１４はインピーダンス素子１４１に接続され、スイッチＳＷ１３２２及びスイッチＳＷ１３２４はインピーダンス素子１４２に接続され、スイッチＳＷ１３３２及びスイッチＳＷ１３３４はインピーダンス素子１４３に接続され、スイッチＳＷ１３４２及びスイッチＳＷ１３４４はインピーダンス素子１４４に接続されている。

スイッチＳＷ１３１１及びスイッチＳＷ１３４２の接続／非接続はクロックＬＯ１で制御され、スイッチＳＷ１３２１及びスイッチＳＷ１３１４の接続／非接続はクロックＬＯ２で制御され、スイッチＳＷ１３３１及びスイッチＳＷ１３２４の接続／非接続はクロックＬＯ３で制御され、スイッチＳＷ１３４１及びスイッチＳＷ１３３４の接続／非接続はクロックＬＯ４で制御される。
また、スイッチＳＷ１３１３及びスイッチＳＷ１３４４の接続／非接続はクロックＬＯ５で制御され、スイッチＳＷ１３２３及びスイッチＳＷ１３１２の接続／非接続はクロックＬＯ６で制御され、スイッチＳＷ１３３３及びスイッチＳＷ１３２２の接続／非接続はクロックＬＯ７で制御され、スイッチＳＷ１３４３及びスイッチＳＷ１３３２の接続／非接続はクロックＬＯ８で制御される。
なお、クロック群ＬＯ１及至ＬＯ８は、位相が４５度ずつ異なるＤｕｔｙ比５０％のクロックである。

図２は、図１に示したクロック群ＬＯ１及至ＬＯ８のタイミング図である。クロック群ＬＯ１及至ＬＯ８は、周期がＴで、Ｈｉｇｈの区間とＬｏｗの区間はＴ／２であり、つまり、Ｄｕｔｙ比５０％の信号である。また、クロックＬＯ１及至ＬＯ８のＬｏｗからＨｉｇｈになる立ち上りエッジの時間差をτ１からτ８で示す。τ１及至τ８は等しい時間でＴ／８である。つまり、ＬＯ１及至ＬＯ８は４５度ずつ位相がずれている。
クロックＬＯ１とＬＯ６がともにＨｉｇｈのとき、つまり、時間τ１の間、スイッチＳＷ１３１１およびＳＷ１３１２がオンし、また、クロックＬＯ５とＬＯ２がともにＨｉｇｈのとき、つまり、時間τ５の間、スイッチＳＷ１３１３およびＳＷ１３１４がオンする。従って、時間τ１およびτ５の間、出力信号とインピーダンス素子Ｚ１４１が接続される。

クロックＬＯ２とＬＯ７がともにＨｉｇｈのとき、つまり、時間τ２の間、スイッチＳＷ１３２１およびＳＷ１３２２がオンし、また、クロックＬＯ６とＬＯ３がともにＨｉｇｈのとき、つまり、時間τ６の間、スイッチＳＷ１３２３およびＳＷ１３２４がオンする。従って、時間τ２およびτ６の間、出力信号とインピーダンス素子Ｚ１４２が接続される。
クロックＬＯ３とＬＯ８がともにＨｉｇｈのとき、つまり、時間τ３の間、スイッチＳＷ１３３１およびＳＷ１３３２がオンし、また、クロックＬＯ７とＬＯ４がともにＨｉｇｈのとき、つまり、時間τ７の間、スイッチＳＷ１３３３およびＳＷ１３３４がオンする。従って、時間τ３およびτ７の間、出力信号とインピーダンス素子Ｚ１４３が接続される。
クロックＬＯ４とＬＯ１がともにＨｉｇｈのとき、つまり、時間τ４の間、スイッチＳＷ１３４１およびＳＷ１３４２がオンし、また、クロックＬＯ８とＬＯ５がともにＨｉｇｈのとき、つまり、時間τ８の間、スイッチＳＷ１３４３およびＳＷ１３４４がオンする。従って、時間τ４およびτ８の間、出力信号とインピーダンス素子Ｚ１４４が接続される。

このような構成により、インピーダンス素子Ｚ１４１乃至Ｚ１４４は、Ｔ／２の周期でそれぞれＴ／８の時間だけ出力信号と接続され、つまり、Ｔ／２の周期の４相バンドパスフィルタと同じ働きになることがわかる。このようにして、通過させたい周波数の半分の周波数のクロック群を用いて、４相バンドパスフィルタを構成することができる。周波数が遅い方が、より急峻なクロックにすることができるので、製造プロセス微細化によるコスト増大を抑えながら、減衰量の劣化を抑えた４相のＲＦバンドパスフィルタを実現することができる。

図３は、本発明に係るバンドパスフィルタにおける実施例２のクロックの２倍速のＭ相バンドパスフィルタを説明するための回路構成図である。図中符号３０はＭ相バンドパスフィルタ、３２はロード素子、３３はスイッチ群、３４はインピーダンス素子群を示している。
本実施例２のバンドパスフィルタ３０は、入力電流信号を出力電圧信号に変換するロード素子３２と、Ｍ個（Ｍは２以上の整数）のインピーダンス素子Ｚ３４１乃至Ｚ３４Ｍからなるインピーダンス素子群３４と、インピーダンス素子毎に対応づけられたＭ組のスイッチ群３３１乃至３３Ｍとを備えている。

スイッチ群３３１乃至３３Ｍは、２個ずつ直列に接続された、直列接続スイッチの組が２組ＳＷ３３１１とＳＷ３３１２及びＳＷ３３１３とＳＷ３３１４からなり、直列接続スイッチのうち第１のスイッチＳＷ３３１１及びＳＷ３３１３は出力電圧信号に接続され、直列接続スイッチのうち第２のスイッチＳＷ３３１２及びＳＷ３３１４は対応付けられたインピーダンス素子に接続されている。
また、Ｍ組のスイッチ群３３１乃至３３Ｍの２組の直列接続スイッチＳＷ３３１１乃至ＳＷ３３Ｍ４の接続／非接続は、Ｍ×２個のクロックから成るクロック群（ＬＯ１乃至ＬＯ（Ｍ×２））で制御される。

つまり、本実施例２のＭ相バンドパスフィルタは、入力電流信号を出力電圧信号に変換するロード素子３２と、Ｍ個のインピーダンス素子Ｚ３４１乃至Ｚ３４（Ｍ）からなるインピーダンス素子群３４と、Ｍ個のスイッチ群３３１乃至３３（Ｍ）を備えている。
スイッチ群３３（ｎ）は、４個のスイッチＳＷ３３（ｎ）１乃至ＳＷ３３（ｎ）４からなる。スイッチＳＷ３３（ｎ）１とスイッチＳＷ３３（ｎ）２は直列に接続されている。スイッチＳＷ３３（ｎ）３とスイッチＳＷ３３（ｎ）４は直列に接続されている。スイッチＳＷ３３（ｎ）１とスイッチＳＷ３３（ｎ）３は出力信号に接続されている。また、スイッチＳＷ３３（ｎ）２及びスイッチＳＷ３３（ｎ）４はインピーダンス素子３４（ｎ）に接続されている。ここでｎは１からＭまでの整数である。

スイッチＳＷ３３１１の接続／非接続はクロックＬＯ１で制御され、スイッチＳＷ３３１２の接続／非接続はクロックＬＯ（Ｍ＋２）で制御され、スイッチＳＷ３３１３の接続／非接続はクロックＬＯ（Ｍ＋１）で制御され、スイッチＳＷ３３１４の接続／非接続はクロックＬＯ２で制御される。２からＭまでの整数ｉに対して、スイッチＳＷ３３（ｉ）１の接続／非接続はクロックＬＯ（ｉ）で制御され、スイッチＳＷ３３（ｉ）２の接続／非接続はクロックＬＯ（ｉ＋Ｍ＋１）で制御され、スイッチＳＷ３３（ｉ）３の接続／非接続はクロックＬＯ（ｉ＋Ｍ）で制御され、スイッチＳＷ３３（ｉ）４の接続／非接続はクロックＬＯ（ｉ＋１）で制御される。
なお、クロック群ＬＯ１及至ＬＯ（２Ｍ）は、位相が（１８０／Ｍ）度ずつ異なるＤｕｔｙ比５０％のクロックである。

図４は、図３に示したクロック群ＬＯ１及至ＬＯ（２Ｍ）のタイミング図である。クロック群ＬＯ１及至ＬＯ（２Ｍ）は、周期がＴで、Ｈｉｇｈの区間とＬｏｗの区間はＴ／２であり、つまり、Ｄｕｔｙ比５０％の信号である。また、クロックＬＯ１及至ＬＯ（２Ｍ）のＬｏｗからＨｉｇｈになる立ち上りエッジの時間差をτ１からτ（２Ｍ）で示す。τ１及至τ（２Ｍ）は等しい時間でＴ／（２Ｍ）である。つまり、ＬＯ１及至ＬＯ（２Ｍ）は（１８０／Ｍ）度ずつ位相がずれている。
クロックＬＯ１とＬＯ（Ｍ＋２）がともにＨｉｇｈのとき、つまり、時間τ１の間、スイッチＳＷ３３１１およびＳＷ３３１２がオンし、また、クロックＬＯ（Ｍ＋１）とＬＯ２がともにＨｉｇｈのとき、つまり、時間τ（Ｍ＋１）の間、スイッチＳＷ３３１３およびＳＷ３３１４がオンする。従って、時間τ１およびτ（Ｍ＋１）の間、出力信号とインピーダンス素子Ｚ３４１が接続される。

２からＭまでの整数ｉに対して、クロックＬＯ（ｉ）とＬＯ（ｉ＋Ｍ＋１）がともにＨｉｇｈのとき、つまり、時間τ（ｉ）の間、スイッチＳＷ３３（ｉ）１およびＳＷ３３（ｉ）２がオンし、また、クロックＬＯ（ｉ＋Ｍ）とＬＯ（ｉ＋１）がともにＨｉｇｈのとき、つまり、時間τ（ｉ＋Ｍ）の間、スイッチＳＷ３３（ｉ）３およびＳＷ３３（ｉ）４がオンする。従って、時間τ（ｉ）およびτ（ｉ＋Ｍ）の間、出力信号とインピーダンス素子Ｚ３４（ｉ）が接続される。

このような構成により、インピーダンス素子Ｚ３４１乃至Ｚ３４（Ｍ）は、Ｔ／２の周期でそれぞれＴ／２Ｍの時間だけ出力信号と接続され、つまり、Ｔ／２の周期のＭ相バンドパスフィルタと同じ働きになることがわかる。このようにして、通過させたい周波数の半分の周波数のクロック群を用いて、Ｍ相バンドパスフィルタを構成することができる。周波数が遅い方が、より急峻なクロックにすることができるので、製造プロセス微細化によるコスト増大を抑えながら、減衰量の劣化を抑えたＭ相のＲＦバンドパスフィルタを実現することができる。

図５は、本発明に係るバンドパスフィルタにおける実施例３のクロックのＮ倍速のＭ相バンドパスフィルタを説明するための回路構成図である。図中符号５０はＭ相バンドパスフィルタ、５２はロード素子、５３はスイッチ群、５４はインピーダンス素子群を示している。
本実施例３のバンドパスフィルタ５０は、入力電流信号を出力電圧信号に変換するロード素子５２と、Ｍ個（Ｍは２以上の整数）のインピーダンス素子Ｚ５４１乃至Ｚ５４Ｍからなるインピーダンス素子群５４と、インピーダンス素子毎に対応づけられたＭ組のスイッチ群５３１乃至５３Ｍとを備えている。

また、スイッチ群５３１乃至５３Ｍは、２個ずつ直列に接続された、直列接続スイッチの組がＮ組（Ｎは偶数）ＳＷ５３１１乃至ＳＷ５３１Ｎからなり、直列接続スイッチのうち第１のスイッチは出力電圧信号に接続され、直列接続スイッチのうち第２のスイッチは対応付けられたインピーダンス素子に接続されている。
また、Ｍ組のスイッチ群５３１乃至５３ＭのＮ組の直列接続スイッチＳＷ５３１１乃至ＳＷ５３ＭＮの接続／非接続は、Ｍ×Ｎ個のクロックから成るクロック群（ＬＯ１乃至ＬＯ（Ｍ×Ｎ））で制御される。

つまり、本実施例３のＭ相バンドパスフィルタは、入力電流信号を出力電圧信号に変換するロード素子５２と、Ｍ個のインピーダンス素子Ｚ５４１乃至Ｚ５４（Ｍ）からなるインピーダンス素子群５４と、Ｍ個のスイッチ群５３１乃至５３（Ｍ）を備えている。
スイッチ群５３（ｎ）は、偶数Ｎに対して２Ｎ個のスイッチＳＷ５３（ｎ）１乃至ＳＷ５３（ｎ）（２Ｎ）からなる。スイッチＳＷ５３（ｎ）（２ｋ−１）とスイッチＳＷ５３（ｎ）（２ｋ）は直列に接続されている。スイッチＳＷ５３（ｎ）（２ｋ−１）は出力信号に接続されている。また、スイッチＳＷ５３（ｎ）（２ｋ）はインピーダンス素子５４（ｎ）に接続されている。ここでｋは１からＮまでの整数、ｎは１からＭまでの整数である。

スイッチＳＷ５３１１の接続／非接続はクロックＬＯ１で制御され、スイッチＳＷ５３１２の接続／非接続はクロックＬＯ（Ｍ×Ｎ／２＋２）で制御される。２からＮ−１までの整数ｊに対して、スイッチＳＷ５３１（２ｊ−１）の接続／非接続はクロックＬＯ（Ｍ×ｊ＋１）で制御され、スイッチＳＷ５３１（２ｊ＋１）の接続／非接続はクロックＬＯ（Ｍ×Ｎ／２＋ｊ＋１）で制御される。スイッチＳＷ５３１（２Ｎ−１）の接続／非接続はクロックＬＯ（Ｍ×（Ｎ−１）＋１）で制御され、スイッチＳＷ５３１（２Ｎ）の接続／非接続はクロックＬＯ（Ｍ×（Ｎ／２−１）＋２）で制御される。

２からＭまでの整数ｉに対して、スイッチＳＷ５３（ｉ）１の接続／非接続はクロックＬＯ（ｉ）で制御され、スイッチＳＷ５３（ｉ）２の接続／非接続はクロックＬＯ（Ｍ×Ｎ／２＋ｉ＋１）で制御される。スイッチＳＷ５３（ｉ）（２ｊ−１）の接続／非接続はクロックＬＯ（Ｍ×（ｊ＋１）＋ｉ）で制御され、スイッチＳＷ５３（ｉ）（２ｊ＋１）の接続／非接続はクロックＬＯ（Ｍ×（Ｎ／２＋ｊ）＋ｉ＋１）で制御される。スイッチＳＷ５３（ｉ）（２Ｎ−１）の接続／非接続はクロックＬＯ（Ｍ×（Ｎ−１）＋ｉ）で制御され、スイッチＳＷ５３（ｉ）（Ｎ）の接続／非接続はクロックＬＯ（Ｍ×（Ｎ／２−１）＋ｉ＋１）で制御される。

図６は、図５に示したクロック群ＬＯ１及至ＬＯ（Ｍ×Ｎ）のタイミング図である。クロック群ＬＯ１及至ＬＯ（Ｍ×Ｎ）は、周期がＴで、Ｈｉｇｈの区間とＬｏｗの区間はＴ／２であり、つまり、Ｄｕｔｙ比５０％の信号である。また、クロックＬＯ１及至ＬＯ（Ｍ×Ｎ）のＬｏｗからＨｉｇｈになる立ち上りエッジの時間差をτ１からτ（Ｍ×Ｎ）で示す。τ１及至τ（Ｍ×Ｎ）は等しい時間でＴ／（Ｍ×Ｎ）である。つまり、ＬＯ１及至ＬＯ（Ｍ×Ｎ）は（３６０／（Ｍ×Ｎ））度ずつ位相がずれている。
クロックＬＯ１とＬＯ（Ｍ×Ｎ／２＋２）がともにＨｉｇｈのとき、つまり、時間τ１の間、スイッチＳＷ５３１１およびＳＷ５３１２がオンする。また、１からＮ−２までの整数ｊに対して、クロックＬＯ（Ｍ×ｊ＋１）とＬＯ（Ｍ×（Ｎ／２＋ｊ）＋２）がともにＨｉｇｈのとき、つまり時間τ（Ｍ×ｊ＋１）の間、スイッチＳＷ５３１（２ｊ−１）およびＳＷ５３１（２ｊ）がオンする。また、クロックＬＯ（Ｍ×（Ｎ−１）＋１）とＬＯ（Ｍ×（Ｎ／２−１）＋２）がともにＨｉｇｈのとき、つまり、時間τ（Ｍ×（Ｎ−１）＋１）の間、スイッチＳＷ５３１（２Ｎ−１）およびＳＷ５３１（２Ｎ）がオンする。従って、時間τ１、τ（Ｍ×ｊ＋１）およびτ（Ｍ×（Ｎ−１）＋１）の間、出力信号とインピーダンス素子Ｚ５４１が接続される。すなわち、Ｔ／Ｎの周期でそれぞれＴ／（Ｍ×Ｎ）の時間だけ出力信号とインピーダンス素子Ｚ５４１が接続される。

２からＭ−１までの整数ｉに対して、クロックＬＯ（ｉ）とＬＯ（Ｍ×Ｎ／２＋ｉ＋１）がともにＨｉｇｈのとき、つまり、時間τ（ｉ）の間、スイッチＳＷ５３（ｉ）１およびＳＷ５３（ｉ）２がオンする。また、１からＮ−２までの整数ｊに対して、クロックＬＯ（Ｍ×ｊ＋ｉ）とＬＯ（Ｍ×（Ｎ／２＋ｊ）＋ｉ＋１）がともにＨｉｇｈのとき、つまり、時間τ（Ｍ×ｊ＋ｉ）の間、スイッチＳＷ５３（ｉ）（２ｊ−１）およびＳＷ５３（ｉ）（２ｊ）がオンする。また、クロックＬＯ（Ｍ×（Ｎ−１）＋ｉ）とＬＯ（Ｍ×（Ｎ／２−１）＋ｉ＋１）がともにＨｉｇｈのとき、つまり、時間τ（Ｍ×（Ｎ−１）＋ｉ）の間、スイッチＳＷ５３（ｉ）（２Ｎ−１）およびＳＷ５３（ｉ）（２Ｎ）がオンする。

従って、時間τ（ｉ）、τ（Ｍ×ｊ＋ｉ）およびτ（Ｍ×（Ｎ−１）＋ｉ）の間、出力信号とインピーダンス素子Ｚ５４（ｉ）が接続される。すなわち、Ｔ／Ｎの周期でそれぞれＴ／（Ｍ×Ｎ）の時間だけ出力信号とインピーダンス素子Ｚ５４（ｉ）が接続される。
クロックＬＯ（Ｍ）とＬＯ（Ｍ×（Ｎ／２＋１）＋１）がともにＨｉｇｈのとき、つまり時間τ（Ｍ）の間、スイッチＳＷ５３（Ｍ）１およびＳＷ５３（Ｍ）２がオンする。また、１からＮ−２までの整数ｊに対して、クロックＬＯ（Ｍ×（ｊ＋１））とＬＯ（Ｍ×（Ｎ／２＋ｊ＋１）＋１）がともにＨｉｇｈのとき、つまり、時間τ（Ｍ×（ｊ＋１））の間、スイッチＳＷ５３（Ｍ）（２ｊ−１）およびＳＷ５３（Ｍ）（２ｊ）がオンする。また、クロックＬＯ（Ｍ×Ｎ）とＬＯ（Ｍ×Ｎ／２＋１）がともにＨｉｇｈのとき、つまり、時間τ（Ｍ×Ｎ）の間、スイッチＳＷ５３（Ｍ）（２Ｎ−１）およびＳＷ５３（Ｍ）（２Ｎ）がオンする。

従って、時間τ（Ｍ）、τ（Ｍ×（ｊ＋１））およびτ（Ｍ×Ｎ）の間、出力信号とインピーダンス素子Ｚ５４（Ｍ）が接続される。すなわち、Ｔ／Ｎの周期でそれぞれＴ／（Ｍ×Ｎ）の時間だけ出力信号とインピーダンス素子Ｚ５４（Ｍ）が接続される。
このような構成により、インピーダンス素子Ｚ５４１乃至Ｚ５４（Ｍ）は、Ｔ／Ｎの周期でそれぞれＴ／（Ｍ×Ｎ）の時間だけ出力信号と接続され、つまり、Ｔ／Ｎの周期のＭ相バンドパスフィルタと同じ働きになることがわかる。このようにして、通過させたい周波数の１／Ｎの周波数のクロック群を用いて、Ｍ相バンドパスフィルタを構成することができる。周波数が遅い方が、より急峻なクロックにすることができるので、製造プロセス微細化によるコスト増大を抑えながら、減衰量の劣化を抑えたＭ相のＲＦバンドパスフィルタを実現することができる。

なお、本発明の技術的範囲は、図示され、かつ記載された例示的な実施例に限定されるものではなく、本発明が目的とするものと均等な効果をもたらすすべての実施例をも含むものである。さらに、本発明の技術的範囲は、すべての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって構成されうるものである。

１０，９０，１５０ ４相バンドパスフィルタ
１２，３２，５２，７２ ロード素子
１４，３４，５４，７４ インピーダンス素子群
３０，５０，７０ Ｍ相バンドパスフィルタ
９２，１５２ ロード抵抗
９４，１５４ キャパシタ群
１２０ 受信器
１２１ ＧＭセル
１２２ ミキサー
１２３ Ｄｕｔｙ変換回路
１２４ ＰＬＬ回路
１３１〜１３４，３３１〜３３（Ｍ），５１１〜５ＮＭ，７３，９３，１５３ スイッチ群
２３１乃至２３４ ＡＮＤ回路

Claims (2)

1. 入力電流信号を出力電圧信号に変換するロード素子と、
   Ｍ個（Ｍは２以上の整数）のインピーダンス素子からなるインピーダンス素子群と、
   前記インピーダンス素子毎に対応づけられたＭ組のスイッチ群とを備え、
   前記スイッチ群は、２個ずつ直列に接続された、直列接続スイッチの組がＮ組（Ｎは偶数）からなり、前記直列接続スイッチのうち第１のスイッチは前記出力電圧信号に接続され、前記直列接続スイッチのうち第２のスイッチは対応付けられたインピーダンス素子に接続され、
   前記Ｍ組のスイッチ群の前記Ｎ組の直列接続スイッチの接続／非接続は、Ｍ×Ｎ個のクロックから成るクロック群で制御されることを特徴とするバンドパスフィルタ。
2. 前記各スイッチ群の直列接続スイッチの接続／非接続を制御する各クロックは、（３６０／（Ｍ×Ｎ））度づつ位相が異なり、
   前記直列接続スイッチの前記第１のスイッチの接続／非接続を制御するクロックと前記第２のスイッチの接続／非接続を制御するクロックはともにＨｉｇｈ時間がクロックの周期の１／（Ｍ×Ｎ）である位相関係となり、
   全ての前記第１のスイッチの接続／非接続を制御するＮ個のクロックは、互いに（３６０／Ｎ）度だけ位相が異なることを特徴とする請求項１に記載のバンドパスフィルタ。

Images